JP2000124220A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000124220A JP2000124220A JP10296981A JP29698198A JP2000124220A JP 2000124220 A JP2000124220 A JP 2000124220A JP 10296981 A JP10296981 A JP 10296981A JP 29698198 A JP29698198 A JP 29698198A JP 2000124220 A JP2000124220 A JP 2000124220A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- temperature
- hydrogen
- time
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000001257 hydrogen Substances 0.000 claims abstract description 108
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 108
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 106
- 238000000034 method Methods 0.000 claims abstract description 87
- 238000012545 processing Methods 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 35
- 238000010438 heat treatment Methods 0.000 claims description 32
- 235000012431 wafers Nutrition 0.000 abstract description 99
- 238000005245 sintering Methods 0.000 abstract description 95
- 230000008569 process Effects 0.000 abstract description 64
- 238000009792 diffusion process Methods 0.000 abstract description 17
- 230000004044 response Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 18
- 230000000694 effects Effects 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910000838 Al alloy Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 238000012937 correction Methods 0.000 description 6
- 230000006872 improvement Effects 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000000605 extraction Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910052774 Proactinium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ８インチ以上の大口径ウエハーの水素シンタ
ー処理を、特にＭＯＳ型半導体装置の特性を劣化させる
ことなく行なってスループットを向上させる。 【解決手段】 枚葉式熱処理装置を用い、ＭＯＳ型半導
体素子を形成したウエハーを１枚ずつ処理装置に設置す
る。水素シンター処理においては、水素を装置内に導入
してウエハー温度を一定温度に上昇させ（ステップＳＴ
１）、ウエハー温度が一定以上になったら水素シンター
処理を行ない（ステップＳＴ２）、その後熱処理装置内
で一定温度以下に温度を下げる（ステップＳＴ３）。そ
の後、ウエハーを取り出す（ステップＳＴ４）。１回の
シンター時間は３分以内で可能になるので従来の拡散炉
処理に比べてスループットが上昇し、ウエハーの温度応
答、温度均一性もよくなる。シンター処理後、いったん
冷却してから取り出すことにより、ＭＯＳ界面準位など
の前工程のダメージを短時間で回復させうる。
ー処理を、特にＭＯＳ型半導体装置の特性を劣化させる
ことなく行なってスループットを向上させる。 【解決手段】 枚葉式熱処理装置を用い、ＭＯＳ型半導
体素子を形成したウエハーを１枚ずつ処理装置に設置す
る。水素シンター処理においては、水素を装置内に導入
してウエハー温度を一定温度に上昇させ（ステップＳＴ
１）、ウエハー温度が一定以上になったら水素シンター
処理を行ない（ステップＳＴ２）、その後熱処理装置内
で一定温度以下に温度を下げる（ステップＳＴ３）。そ
の後、ウエハーを取り出す（ステップＳＴ４）。１回の
シンター時間は３分以内で可能になるので従来の拡散炉
処理に比べてスループットが上昇し、ウエハーの温度応
答、温度均一性もよくなる。シンター処理後、いったん
冷却してから取り出すことにより、ＭＯＳ界面準位など
の前工程のダメージを短時間で回復させうる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に、加工によるダメージを回復させるため
の水素シンター処理方法に関する。
法に関し、特に、加工によるダメージを回復させるため
の水素シンター処理方法に関する。
【０００２】
【従来の技術】従来より、半導体装置の製造工程におい
て、ドライエッチング工程，金属膜のスパッタリング工
程などにおいてゲート酸化膜などに導入されたダメージ
を除去することを目的として、水素雰囲気での熱処理い
わゆる水素シンター処理が行われている。この従来行な
われている水素シンター処理の方法について、以下に説
明する。
て、ドライエッチング工程，金属膜のスパッタリング工
程などにおいてゲート酸化膜などに導入されたダメージ
を除去することを目的として、水素雰囲気での熱処理い
わゆる水素シンター処理が行われている。この従来行な
われている水素シンター処理の方法について、以下に説
明する。
【０００３】図７は、水素シンター処理を行なう対象と
なる半導体装置の例を示す断面図であって、タングステ
ンプラグ構造を採用した従来の半導体装置の製造工程中
の第２層間絶縁膜１６の形成を終了した時点での基板の
一部を示す断面図である。同図に示すように、シリコン
基板１０上の拡散層１１とアルミニウム合金配線１５と
の間の層間絶縁膜１２には、アルミニウム合金配線１５
と拡散層１１とを電気的に接続するためのコンタクトホ
ールが形成されている。このコンタクトホール内及びそ
の周囲の層間絶縁膜１２の上に亘って、チタンと窒化チ
タンとの積層膜，またはタンタルと窒化タンタルとの積
層膜からなるバリアメタル層１３が形成されている。そ
して、コンタクトホール内においては、バリアメタル層
１３の上にタングステンなどの金属膜が埋め込まれ、プ
ラグ状構造の埋め込み層１４となっている。なお、図
中、１６は、アルミニウム合金配線１５の上方にさらに
第２のアルミニウム合金配線層を形成するための層間絶
縁膜である。
なる半導体装置の例を示す断面図であって、タングステ
ンプラグ構造を採用した従来の半導体装置の製造工程中
の第２層間絶縁膜１６の形成を終了した時点での基板の
一部を示す断面図である。同図に示すように、シリコン
基板１０上の拡散層１１とアルミニウム合金配線１５と
の間の層間絶縁膜１２には、アルミニウム合金配線１５
と拡散層１１とを電気的に接続するためのコンタクトホ
ールが形成されている。このコンタクトホール内及びそ
の周囲の層間絶縁膜１２の上に亘って、チタンと窒化チ
タンとの積層膜，またはタンタルと窒化タンタルとの積
層膜からなるバリアメタル層１３が形成されている。そ
して、コンタクトホール内においては、バリアメタル層
１３の上にタングステンなどの金属膜が埋め込まれ、プ
ラグ状構造の埋め込み層１４となっている。なお、図
中、１６は、アルミニウム合金配線１５の上方にさらに
第２のアルミニウム合金配線層を形成するための層間絶
縁膜である。
【０００４】このような各配線間あるいは配線と下方の
基板とを接続するコンタクト部材として、層間絶縁膜に
形成された接続孔にタングステンを埋め込んでなるタン
グステンプラグを設けた構造は、最近ではごく一般的な
構造である。
基板とを接続するコンタクト部材として、層間絶縁膜に
形成された接続孔にタングステンを埋め込んでなるタン
グステンプラグを設けた構造は、最近ではごく一般的な
構造である。
【０００５】ここで、従来の一般的な半導体製造工程で
は、図７に示す工程を終了した後、バリアメタル層１３
と拡散層１１とのコンタクト抵抗を低減したり、また、
特にＭＯＳ型半導体装置の場合には、それまでのドライ
エッチング工程又は金属膜のスパッタリング工程におい
てゲート酸化膜などに導入されたダメージを除去するこ
とを目的として水素雰囲気での熱処理いわゆる水素シン
ター処理が行われる。従来の半導体装置の製造工程で
は、この水素シンター処理を行なう際、例えば石英管に
より構成され水素ガス供給ラインを付加したバッチ式拡
散炉に、半導体基板（ウエハ）を数１０枚投入し、一括
して熱処理を行っていた。便宜上、大量のウエハーに一
括して水素シンター処理を施す方法を、以下、「バッチ
式水素シンター処理」と呼ぶことにする。従来、このバ
ッチ式水素シンター処理を行うことにより、ＭＯＳトラ
ンジスタのゲート酸化膜の界面安定化などを行ってい
た。
は、図７に示す工程を終了した後、バリアメタル層１３
と拡散層１１とのコンタクト抵抗を低減したり、また、
特にＭＯＳ型半導体装置の場合には、それまでのドライ
エッチング工程又は金属膜のスパッタリング工程におい
てゲート酸化膜などに導入されたダメージを除去するこ
とを目的として水素雰囲気での熱処理いわゆる水素シン
ター処理が行われる。従来の半導体装置の製造工程で
は、この水素シンター処理を行なう際、例えば石英管に
より構成され水素ガス供給ラインを付加したバッチ式拡
散炉に、半導体基板（ウエハ）を数１０枚投入し、一括
して熱処理を行っていた。便宜上、大量のウエハーに一
括して水素シンター処理を施す方法を、以下、「バッチ
式水素シンター処理」と呼ぶことにする。従来、このバ
ッチ式水素シンター処理を行うことにより、ＭＯＳトラ
ンジスタのゲート酸化膜の界面安定化などを行ってい
た。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
ような大量のウエハーを熱拡散炉中で一括してシンタリ
ングする従来のバッチ式水素シンター処理に要する時間
は、一回の処理に対して約２時間３０分いう非常に長い
時間が必要であり、生産効率がよいとはいえなかった。
また、今後、半導体集積回路の高機能化に伴うチップサ
イズの増大、あるいは単位ウエハからの半導体チップの
取れ数を増加させることによるチップ製造コストの低減
のため、ウエハーの大口径化が進む方向にある。
ような大量のウエハーを熱拡散炉中で一括してシンタリ
ングする従来のバッチ式水素シンター処理に要する時間
は、一回の処理に対して約２時間３０分いう非常に長い
時間が必要であり、生産効率がよいとはいえなかった。
また、今後、半導体集積回路の高機能化に伴うチップサ
イズの増大、あるいは単位ウエハからの半導体チップの
取れ数を増加させることによるチップ製造コストの低減
のため、ウエハーの大口径化が進む方向にある。
【０００７】こうした状況の下では、大口径ウエハーの
水素シンターを従来のようなバッチ式熱拡散炉で行う
と、ウエハー面内の温度均一性がますます劣化するの
で、炉内へのウエハーの挿入時にウエハー面内の温度の
不均一性に起因するウエハ内部の結晶格子欠陥の発生の
おそれが大きくなる。一方、ウエハー挿入時のウエハー
温度の応答性や均一性を維持するために、ウエハーを乗
せたボートの炉心への投入速度やボートの炉心からの取
り出し速度を低速化したり、ウエハーボート投入前及び
取り出し前に炉心温度を下降させる工程を設けると、熱
処理の時間が従来以上に長時間必要になり、生産効率の
低下を招く。
水素シンターを従来のようなバッチ式熱拡散炉で行う
と、ウエハー面内の温度均一性がますます劣化するの
で、炉内へのウエハーの挿入時にウエハー面内の温度の
不均一性に起因するウエハ内部の結晶格子欠陥の発生の
おそれが大きくなる。一方、ウエハー挿入時のウエハー
温度の応答性や均一性を維持するために、ウエハーを乗
せたボートの炉心への投入速度やボートの炉心からの取
り出し速度を低速化したり、ウエハーボート投入前及び
取り出し前に炉心温度を下降させる工程を設けると、熱
処理の時間が従来以上に長時間必要になり、生産効率の
低下を招く。
【０００８】本発明は、かかる点に鑑みてなされてもの
であり、その目的は、金属配線形成後の水素シンター処
理などの熱処理時間が非常に短くなり、且つ従来の製造
工程と同等またはそれ以上の電気的特性を維持できる効
果を有する半導体装置の製造方法を提供することにあ
る。
であり、その目的は、金属配線形成後の水素シンター処
理などの熱処理時間が非常に短くなり、且つ従来の製造
工程と同等またはそれ以上の電気的特性を維持できる効
果を有する半導体装置の製造方法を提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体素子が形成された基板を熱処理装置の
内部に設置して行なわれる熱処理を含む半導体装置の製
造方法であって、上記熱処理は、上記基板を加熱して基
板の温度を処理温度まで上昇させる第１のステップと、
少なくとも水素を含む雰囲気中で上記基板を上記処理温
度に一定時間の間保持する第２のステップと、上記第２
のステップの終了後、上記基板の温度を上記処理温度か
ら下降させる第３のステップと、上記第３のステップの
終了後に上記基板を上記熱処理装置から取り出す第４の
ステップとを備えている。
造方法は、半導体素子が形成された基板を熱処理装置の
内部に設置して行なわれる熱処理を含む半導体装置の製
造方法であって、上記熱処理は、上記基板を加熱して基
板の温度を処理温度まで上昇させる第１のステップと、
少なくとも水素を含む雰囲気中で上記基板を上記処理温
度に一定時間の間保持する第２のステップと、上記第２
のステップの終了後、上記基板の温度を上記処理温度か
ら下降させる第３のステップと、上記第３のステップの
終了後に上記基板を上記熱処理装置から取り出す第４の
ステップとを備えている。
【００１０】この方法により、水素シンター処理の対象
となる部分がそれまでの工程で受けたダメージが短時間
で回復する。したがって、例えばＭＯＳデバイスのフラ
ットバンド電圧など、半導体素子の特性が正常値に回復
するための水素シンターを行なう時間が短縮され、スル
ープットが向上する。
となる部分がそれまでの工程で受けたダメージが短時間
で回復する。したがって、例えばＭＯＳデバイスのフラ
ットバンド電圧など、半導体素子の特性が正常値に回復
するための水素シンターを行なう時間が短縮され、スル
ープットが向上する。
【００１１】上記半導体装置の製造方法において、上記
１回の熱処理時に上記熱処理装置の内部に設置する上記
基板を３枚以下とし、上記熱処理の上記第１〜第４のス
テップに要する時間を５分以下とすることにより、短時
間で半導体素子の特性を回復させながら、基板間及び基
板内の温度分布の改善により、半導体素子の特性のばら
つきを抑制することができる。
１回の熱処理時に上記熱処理装置の内部に設置する上記
基板を３枚以下とし、上記熱処理の上記第１〜第４のス
テップに要する時間を５分以下とすることにより、短時
間で半導体素子の特性を回復させながら、基板間及び基
板内の温度分布の改善により、半導体素子の特性のばら
つきを抑制することができる。
【００１２】上記基板の径を８インチ以上とすることに
より、ウエハーの大口径化にも十分適応できる水素シン
ターを施す方法が得られることになる。
より、ウエハーの大口径化にも十分適応できる水素シン
ターを施す方法が得られることになる。
【００１３】上記半導体素子をＭＯＳ型半導体素子とす
ることにより、短時間の水素シンター処理によってフラ
ットバンド電圧特性が正常値に回復したＭＯＳ型半導体
素子を製造することができる。
ることにより、短時間の水素シンター処理によってフラ
ットバンド電圧特性が正常値に回復したＭＯＳ型半導体
素子を製造することができる。
【００１４】
【発明の実施の形態】−水素シンター処理のための装置
− 以下、本発明の半導体装置の製造方法について詳細に説
明する。図６は本発明の水素シンター処理に用いる処理
装置の一例を示す図である。２１はウエハーを処理する
チャンバーであり、チャンバー２１には、ウエハーを搬
入／搬出するためのゲートバルブ２２と、ウエハー２８
を直接支持加熱するためのサセプター２３と、サセプタ
ー２３の下方に設置されている石英窓２６と、チャンバ
ー２１内に水素を供給するためのシャワーヘッド２４
と、チャンバー２１内部を真空状態に保つための真空ポ
ンプ２５とを備えている。サセプター２３は、石英窓２
６の下方に設けられたランプ２７により加熱される。そ
して、水素シンター中の温度は、サセプター２３の温度
をモニターすることにより、制御されている。そして、
本実施形態では、ウエハー２８を基本的には１枚ずつ水
素シンターするように構成されている。
− 以下、本発明の半導体装置の製造方法について詳細に説
明する。図６は本発明の水素シンター処理に用いる処理
装置の一例を示す図である。２１はウエハーを処理する
チャンバーであり、チャンバー２１には、ウエハーを搬
入／搬出するためのゲートバルブ２２と、ウエハー２８
を直接支持加熱するためのサセプター２３と、サセプタ
ー２３の下方に設置されている石英窓２６と、チャンバ
ー２１内に水素を供給するためのシャワーヘッド２４
と、チャンバー２１内部を真空状態に保つための真空ポ
ンプ２５とを備えている。サセプター２３は、石英窓２
６の下方に設けられたランプ２７により加熱される。そ
して、水素シンター中の温度は、サセプター２３の温度
をモニターすることにより、制御されている。そして、
本実施形態では、ウエハー２８を基本的には１枚ずつ水
素シンターするように構成されている。
【００１５】以上のように、本実施形態に係る水素シン
ターに用いられる処理装置は、ランプ加熱方式を用いた
一般に市販される枚葉式ＣＶＤ装置と変わりがない。す
なわち、本方式の水素シンター処理（便宜上、「枚葉式
水素シンター処理」と呼ぶ）を実施するに際しては、装
置上、特別の構成を付加する必要はなく、図６に示すよ
うな従来から汎用されている装置を用いることができ
る。
ターに用いられる処理装置は、ランプ加熱方式を用いた
一般に市販される枚葉式ＣＶＤ装置と変わりがない。す
なわち、本方式の水素シンター処理（便宜上、「枚葉式
水素シンター処理」と呼ぶ）を実施するに際しては、装
置上、特別の構成を付加する必要はなく、図６に示すよ
うな従来から汎用されている装置を用いることができ
る。
【００１６】−水素シンター処理の概要− ここで、本実施形態における水素シンター処理は、枚葉
式処理装置を用いた熱処理を行なうとともに、その処理
中にウエハーの処理温度を変化させることに特徴があ
る。その制御内容について、以下に説明する。
式処理装置を用いた熱処理を行なうとともに、その処理
中にウエハーの処理温度を変化させることに特徴があ
る。その制御内容について、以下に説明する。
【００１７】図１は、本実施形態に係る枚葉式水素シン
ター処理におけるサセプター温度制御及びこの制御中に
おけるウエハー温度変化の一例を示すタイムチャートで
ある。図１中のＳＴ１はウエハー温度上昇ステップ、Ｓ
Ｔ２はシンター処理ステップ、ＳＴ３はウエハー温度下
降ステップ、ＳＴ４は真空引きステップをそれぞれ示し
ている。
ター処理におけるサセプター温度制御及びこの制御中に
おけるウエハー温度変化の一例を示すタイムチャートで
ある。図１中のＳＴ１はウエハー温度上昇ステップ、Ｓ
Ｔ２はシンター処理ステップ、ＳＴ３はウエハー温度下
降ステップ、ＳＴ４は真空引きステップをそれぞれ示し
ている。
【００１８】まず、本実施形態における処理を行なう前
の処理について説明する。図６に示す構造において、ゲ
ートバルブ２２を通ってＭＯＳトランジスタなどの半導
体素子が形成されたウエハー２８がチャンバー２１内に
搬送されて、ゲートバルブ２２が閉じられる。ウエハー
２８を加熱するために、サセプター２３は、ランプ２７
により予め水素シンターをすべき所望の温度（例えば４
００℃）に加熱されている。
の処理について説明する。図６に示す構造において、ゲ
ートバルブ２２を通ってＭＯＳトランジスタなどの半導
体素子が形成されたウエハー２８がチャンバー２１内に
搬送されて、ゲートバルブ２２が閉じられる。ウエハー
２８を加熱するために、サセプター２３は、ランプ２７
により予め水素シンターをすべき所望の温度（例えば４
００℃）に加熱されている。
【００１９】ウエハー温度上昇ステップＳＴ１において
は、チャンバー２１内に搬送されたウエハー２８がサセ
プター２３上に設置されると、ウエハー２８はサセプタ
ー２３を介して加熱され始める（時刻ｔ０）。そして、
シャワーヘッド２４より、０．５ｓｌｍ〜５ｓｌｍの水
素がチャンバー２１内に供給される。さらに、真空ポン
プ２５により、チャンバー２１内の圧力が１００Ｐａ〜
６０００Ｐａに制御される。ここまでのウエハー温度上
昇ステップＳＴ１は、ウエハーを１枚づつ処理するチャ
ンバー２１の容積が小さいために、図１に示すように短
い期間に行うことができる。ただし、ウエハー２８をサ
セプター２３に設置したとき、図１には示されていない
がサセプター２３の温度はウエハー２８の温度の影響に
よりわずかに低下する。そのため、ランプ２７によって
自動的に温度が制御されサセプター２３およびウエハー
温度が約４００℃に回復、安定する（時刻ｔ１）。
は、チャンバー２１内に搬送されたウエハー２８がサセ
プター２３上に設置されると、ウエハー２８はサセプタ
ー２３を介して加熱され始める（時刻ｔ０）。そして、
シャワーヘッド２４より、０．５ｓｌｍ〜５ｓｌｍの水
素がチャンバー２１内に供給される。さらに、真空ポン
プ２５により、チャンバー２１内の圧力が１００Ｐａ〜
６０００Ｐａに制御される。ここまでのウエハー温度上
昇ステップＳＴ１は、ウエハーを１枚づつ処理するチャ
ンバー２１の容積が小さいために、図１に示すように短
い期間に行うことができる。ただし、ウエハー２８をサ
セプター２３に設置したとき、図１には示されていない
がサセプター２３の温度はウエハー２８の温度の影響に
よりわずかに低下する。そのため、ランプ２７によって
自動的に温度が制御されサセプター２３およびウエハー
温度が約４００℃に回復、安定する（時刻ｔ１）。
【００２０】次に、シンター処理ステップＳＴ２におい
ては、ウエハー温度上昇ステップＳＴ１と同様に、水素
の供給量は０．５ｓｌｍ〜５ｓｌｍに、チャンバー内圧
力は１００Ｐａ〜６０００Ｐａに維持されている（時刻
ｔ２まで）。ここで、ウエハー温度上昇ステップＳＴ１
とシンター処理ステップＳＴ２の期間は併せて約１分で
ある。
ては、ウエハー温度上昇ステップＳＴ１と同様に、水素
の供給量は０．５ｓｌｍ〜５ｓｌｍに、チャンバー内圧
力は１００Ｐａ〜６０００Ｐａに維持されている（時刻
ｔ２まで）。ここで、ウエハー温度上昇ステップＳＴ１
とシンター処理ステップＳＴ２の期間は併せて約１分で
ある。
【００２１】次に、ウエハー温度下降ステップＳＴ３に
おいては、ランプ２７を消灯し（時刻ｔ２）、ウエハー
温度を３５０℃もしくはそれ以下の温度にまで下げる
（時刻ｔ３）。このウエハー温度下降ステップＳＴ３の
期間中もシャワーヘッド２４より水素がチャンバーに供
給され続けている。ここで、本実施形態の方法では、ウ
エハー冷却を短時間で行うべく大量の水素をチャンバー
内に供給しても良い。このウエハー温度下降ステップＳ
Ｔ３は約５０秒で終了することができる。
おいては、ランプ２７を消灯し（時刻ｔ２）、ウエハー
温度を３５０℃もしくはそれ以下の温度にまで下げる
（時刻ｔ３）。このウエハー温度下降ステップＳＴ３の
期間中もシャワーヘッド２４より水素がチャンバーに供
給され続けている。ここで、本実施形態の方法では、ウ
エハー冷却を短時間で行うべく大量の水素をチャンバー
内に供給しても良い。このウエハー温度下降ステップＳ
Ｔ３は約５０秒で終了することができる。
【００２２】次に、真空引きステップＳＴ４では、シャ
ワーヘッド２４からの水素の供給を停止して、ウエハー
２８をチャンバー２１から搬出するために、真空ポンプ
２５によりチャンバー２１から水素を排気除去する。こ
の期間、サセプタ２３の温度は３５０℃またはそれ以下
に保たれている。この真空引きステップＳＴ４は、チャ
ンバー２１の容積が小さいために約１０秒で終了する
（時刻ｔ４）。
ワーヘッド２４からの水素の供給を停止して、ウエハー
２８をチャンバー２１から搬出するために、真空ポンプ
２５によりチャンバー２１から水素を排気除去する。こ
の期間、サセプタ２３の温度は３５０℃またはそれ以下
に保たれている。この真空引きステップＳＴ４は、チャ
ンバー２１の容積が小さいために約１０秒で終了する
（時刻ｔ４）。
【００２３】次に、真空引きステップＳＴ４が終了した
後、チャンバー２１内部が大気圧に戻されてゲートバル
ブ２２が開かれると、水素シンター済みのウエハー２８
がチャンバー２１から取り出され、直ちに次の処理すべ
きウエハーが入れられる。その際、ウエハーがサセプタ
２３上に設置されるまでにそのサセプター２３は３５０
℃またはそれ以下の温度から所望の温度までランプ２７
により加熱され最初のシンターすべき温度約４００℃に
なっている（時刻ｔ０′）。この時刻ｔ４から時刻ｔ
０′までの期間も約１０秒程度で済む。
後、チャンバー２１内部が大気圧に戻されてゲートバル
ブ２２が開かれると、水素シンター済みのウエハー２８
がチャンバー２１から取り出され、直ちに次の処理すべ
きウエハーが入れられる。その際、ウエハーがサセプタ
２３上に設置されるまでにそのサセプター２３は３５０
℃またはそれ以下の温度から所望の温度までランプ２７
により加熱され最初のシンターすべき温度約４００℃に
なっている（時刻ｔ０′）。この時刻ｔ４から時刻ｔ
０′までの期間も約１０秒程度で済む。
【００２４】その後、時刻ｔ０′から時刻ｔ４′までの
間に、上述のステップＳＴ１〜ＳＴ４が繰り返され、次
のウエハーの水素シンター処理が行なわれる。
間に、上述のステップＳＴ１〜ＳＴ４が繰り返され、次
のウエハーの水素シンター処理が行なわれる。
【００２５】以上説明したように、ウエハー１枚に水素
シンター処理を施すのに要する時間は、約２分１０秒と
いう短時間である。そして、以上のような一連の工程を
繰り返し行うことにより多数のウエハーの水素シンター
処理を連続して行うのである。本実施形態では、シンタ
ー温度を約４００℃としたがこれに限らず３７５℃〜４
２０℃で行うことができ、また、水素のみを用いてシン
ター処理する場合を説明したが、水素とアルゴン、ある
いは水素と窒素の混合ガスなどを用いてもよい。また本
実施形態のウエハー加熱はランプ加熱方式を用いたもの
であるが、抵抗加熱方式を用いてもよい。
シンター処理を施すのに要する時間は、約２分１０秒と
いう短時間である。そして、以上のような一連の工程を
繰り返し行うことにより多数のウエハーの水素シンター
処理を連続して行うのである。本実施形態では、シンタ
ー温度を約４００℃としたがこれに限らず３７５℃〜４
２０℃で行うことができ、また、水素のみを用いてシン
ター処理する場合を説明したが、水素とアルゴン、ある
いは水素と窒素の混合ガスなどを用いてもよい。また本
実施形態のウエハー加熱はランプ加熱方式を用いたもの
であるが、抵抗加熱方式を用いてもよい。
【００２６】従来の拡散炉を用いた「バッチ式水素シン
ター処理」においては、１バッチ５０枚のウエハーを約
２時間３０分で処理するのが一般的である。一方、本発
明の実施形態の枚葉式水素シンター処理においては、ウ
エハー１枚についての処理時間が２分１０秒であるか
ら、５０枚のウエハーを約１時間５０分で処理できるこ
とになり、従来の拡散炉を用いたシンター処理よりも処
理時間を短縮することができる。
ター処理」においては、１バッチ５０枚のウエハーを約
２時間３０分で処理するのが一般的である。一方、本発
明の実施形態の枚葉式水素シンター処理においては、ウ
エハー１枚についての処理時間が２分１０秒であるか
ら、５０枚のウエハーを約１時間５０分で処理できるこ
とになり、従来の拡散炉を用いたシンター処理よりも処
理時間を短縮することができる。
【００２７】なお、ウエハーを１枚ずつ処理する場合、
１回の熱処理サイクルに要する時間が上記実施形態のご
とく２分１０秒ほど短くなくても、例えば３分以下であ
れば、５０枚分の処理に要する時間を、従来のバッチ式
拡散炉シンターよりも短縮できる。場合によっては、１
回の水素シンター処理に要する時間をさらに長い時間に
設定してもよいが、５分以内が好ましい。
１回の熱処理サイクルに要する時間が上記実施形態のご
とく２分１０秒ほど短くなくても、例えば３分以下であ
れば、５０枚分の処理に要する時間を、従来のバッチ式
拡散炉シンターよりも短縮できる。場合によっては、１
回の水素シンター処理に要する時間をさらに長い時間に
設定してもよいが、５分以内が好ましい。
【００２８】また、水素シンター処理を行なう装置をバ
ッチ式熱拡散炉ではなく枚葉式処理装置にしたことによ
り、図１に示すようなランプ短時間加熱が可能となる。
その場合、ウエハーはサセプター２３を介して全面がほ
ぼ均一に加熱されるので、ウエハー内における温度均一
性が改善され、温度不均一性による結晶格子欠陥の発生
を防止できるとともにウエハーの温度応答特性も改善さ
れる。
ッチ式熱拡散炉ではなく枚葉式処理装置にしたことによ
り、図１に示すようなランプ短時間加熱が可能となる。
その場合、ウエハーはサセプター２３を介して全面がほ
ぼ均一に加熱されるので、ウエハー内における温度均一
性が改善され、温度不均一性による結晶格子欠陥の発生
を防止できるとともにウエハーの温度応答特性も改善さ
れる。
【００２９】さらに、ウエハーが大口径化した場合に
は、このウエハーを熱処理するためのバッチ式拡散炉を
構成する石英管の直径はさらに巨大なものとなり、石英
管の洗浄など炉のメインテナンスに困難が伴うおそれが
あるが、本実施形態の方法では、かかる困難は生じな
い。
は、このウエハーを熱処理するためのバッチ式拡散炉を
構成する石英管の直径はさらに巨大なものとなり、石英
管の洗浄など炉のメインテナンスに困難が伴うおそれが
あるが、本実施形態の方法では、かかる困難は生じな
い。
【００３０】−ＭＯＳ型半導体装置の特性改善に関する
実験結果− ここで、本発明の水素シンター処理によって得られるＭ
ＯＳ型半導体装置の特性改善に関する実験結果について
説明する。本発明のような短時間の枚葉式水素シンター
処理を行なうことによって、前工程で導入されたダメー
ジを回復させ、特に、ＭＯＳ型半導体装置に対して従来
のバッチ式シンター処理を行なった場合と同等の良好な
特性を得るためには、上記実施形態において説明したよ
うに、ウエハーをチャンバーから取り出すときの温度を
シンター処理中の温度より低くすることが重要である。
このような方法は本発明者らが見いだしたものである。
以下、この点を中心として枚葉式水素シンター処理の実
験結果について説明する。
実験結果− ここで、本発明の水素シンター処理によって得られるＭ
ＯＳ型半導体装置の特性改善に関する実験結果について
説明する。本発明のような短時間の枚葉式水素シンター
処理を行なうことによって、前工程で導入されたダメー
ジを回復させ、特に、ＭＯＳ型半導体装置に対して従来
のバッチ式シンター処理を行なった場合と同等の良好な
特性を得るためには、上記実施形態において説明したよ
うに、ウエハーをチャンバーから取り出すときの温度を
シンター処理中の温度より低くすることが重要である。
このような方法は本発明者らが見いだしたものである。
以下、この点を中心として枚葉式水素シンター処理の実
験結果について説明する。
【００３１】この実験では、主として本発明の水素シン
ター処理によるＭＯＳ構造のダメージ回復の程度を確認
するために、シリコン基板上にＭＯＳダイオードが形成
された試料を用いた。試料は以下のような構成になって
いる。以下、特に断らない限り用いた試料は同じであ
る。
ター処理によるＭＯＳ構造のダメージ回復の程度を確認
するために、シリコン基板上にＭＯＳダイオードが形成
された試料を用いた。試料は以下のような構成になって
いる。以下、特に断らない限り用いた試料は同じであ
る。
【００３２】 基板濃度：Ｎ型 ５×１０15／ｃｍ2 ゲート酸化膜：９ｎｍ ゲート電極：Ｎ＋型ＷＳｉポリサイドゲート（全膜厚
１００ｎｍ） ゲート電極上に絶縁膜を形成し開口 表１は、ＭＯＳダイオードのＣ−Ｖ特性（容量ーバイア
ス電圧特性）測定から求めたフラットバンド電圧と、ア
ルミニウム合金層のグレインサイズとを、各種水素シン
ター処理法について測定した結果を示す表である。
１００ｎｍ） ゲート電極上に絶縁膜を形成し開口 表１は、ＭＯＳダイオードのＣ−Ｖ特性（容量ーバイア
ス電圧特性）測定から求めたフラットバンド電圧と、ア
ルミニウム合金層のグレインサイズとを、各種水素シン
ター処理法について測定した結果を示す表である。
【００３３】表１中の試料１は、本発明の枚葉式水素シ
ンター処理を施したＭＯＳダイオードであって、水素シ
ンター処理の際の条件は１００％水素雰囲気、処理圧力
１０００Ｐａ、シンター中の処理温度４００℃（ウエハ
ーでの温度）、ウエハー取り出し温度３５０℃（ウエハ
ーでの温度）、図１におけるステップＳＴ１の期間が３
０秒、ステップＳＴ２の期間が２分３０秒、ステップＳ
Ｔ３の期間が５０秒、ステップＳＴ４の期間が１０秒で
ある。試料２は、同じく枚葉式水素シンター処理を施し
たＭＯＳダイオードであるが、ウエハー取り出し時の温
度を水素シンター時の温度と同じ４００℃とし、その他
の処理条件を試料１と同じとしたものである。試料３
は、従来のバッチ式拡散炉を用いたバッチ式水素シンタ
ー処理を施したＭＯＳダイオードであって、処理温度は
４００℃とし、処理時間はウエハーの挿入から取り出し
終了まで約２時間３０分としている。
ンター処理を施したＭＯＳダイオードであって、水素シ
ンター処理の際の条件は１００％水素雰囲気、処理圧力
１０００Ｐａ、シンター中の処理温度４００℃（ウエハ
ーでの温度）、ウエハー取り出し温度３５０℃（ウエハ
ーでの温度）、図１におけるステップＳＴ１の期間が３
０秒、ステップＳＴ２の期間が２分３０秒、ステップＳ
Ｔ３の期間が５０秒、ステップＳＴ４の期間が１０秒で
ある。試料２は、同じく枚葉式水素シンター処理を施し
たＭＯＳダイオードであるが、ウエハー取り出し時の温
度を水素シンター時の温度と同じ４００℃とし、その他
の処理条件を試料１と同じとしたものである。試料３
は、従来のバッチ式拡散炉を用いたバッチ式水素シンタ
ー処理を施したＭＯＳダイオードであって、処理温度は
４００℃とし、処理時間はウエハーの挿入から取り出し
終了まで約２時間３０分としている。
【００３４】
【表１】
【００３５】上記表１から以下のことがわかる。
【００３６】第１に、本発明の短時間の枚葉式水素シン
ター処理をすることによって、従来から生産に使用され
ていた長時間のバッチ式水素シンター処理の場合と同じ
程度のフラットバンド電圧を得ることができる。本実験
の試料においては、フラットバンド電圧値が０に近いほ
どゲート酸化膜−シリコン基板間の界面準位密度が小さ
く、前工程でのダメージが少ないことを示しており、本
発明の方法がダメージを回復させるのに十分であること
がわかる。これに対して、同じ枚葉式の短時間水素シン
ター処理であっても、シンター温度と同じ温度でウエハ
ーを取り出したときには、フラットバンド電圧値は水素
シンター処理を施さないものとほぼ同じ値でダメージを
回復させる効果がほとんどなかった。このように、短時
間で行なわれる枚葉式水素シンター処理では、ウエハー
の取り出し温度がＭＯＳ型半導体装置のダメージ回復と
特性の安定化に重要な役割を果たしている。この水素シ
ンター処理は、ＭＯＳ型半導体装置の特性向上ととも
に、バイポーラトランジスタの電流増幅率の向上に寄与
することが従来から知られている。言い換えると、本実
験結果のように、フラットバンド電圧の改善効果が従来
の長時間を費やして行なわれるバッチ式水素シンター処
理と同等であることで、バイポーラトランジスタの電流
増幅率の向上効果が得られることを示唆している。すな
わち、ゲート酸化膜−シリコン基板間の界面密準位が低
減していることは、バイポーラトランジスタにもダメー
ジの回復による影響を与えているといえる。すなわち、
本発明はＭＯＳ型半導体装置以外にも有効である。
ター処理をすることによって、従来から生産に使用され
ていた長時間のバッチ式水素シンター処理の場合と同じ
程度のフラットバンド電圧を得ることができる。本実験
の試料においては、フラットバンド電圧値が０に近いほ
どゲート酸化膜−シリコン基板間の界面準位密度が小さ
く、前工程でのダメージが少ないことを示しており、本
発明の方法がダメージを回復させるのに十分であること
がわかる。これに対して、同じ枚葉式の短時間水素シン
ター処理であっても、シンター温度と同じ温度でウエハ
ーを取り出したときには、フラットバンド電圧値は水素
シンター処理を施さないものとほぼ同じ値でダメージを
回復させる効果がほとんどなかった。このように、短時
間で行なわれる枚葉式水素シンター処理では、ウエハー
の取り出し温度がＭＯＳ型半導体装置のダメージ回復と
特性の安定化に重要な役割を果たしている。この水素シ
ンター処理は、ＭＯＳ型半導体装置の特性向上ととも
に、バイポーラトランジスタの電流増幅率の向上に寄与
することが従来から知られている。言い換えると、本実
験結果のように、フラットバンド電圧の改善効果が従来
の長時間を費やして行なわれるバッチ式水素シンター処
理と同等であることで、バイポーラトランジスタの電流
増幅率の向上効果が得られることを示唆している。すな
わち、ゲート酸化膜−シリコン基板間の界面密準位が低
減していることは、バイポーラトランジスタにもダメー
ジの回復による影響を与えているといえる。すなわち、
本発明はＭＯＳ型半導体装置以外にも有効である。
【００３７】第２に、本実施形態のような短時間の枚葉
式水素シンター処理をすることによって従来から生産に
使用されていた長時間のバッチ式水素シンター処理の場
合と同等の配線特性を得ることができる。表１には、配
線のうち、アルミニウム合金層のグレインサイズも示し
てある。水素シンター処理はダメージの回復とともに現
在の半導体装置では上記グレインサイズを一定値に設定
するためにも使われる。これは配線のエレクトロマイグ
レーション寿命をできる限り長くしたいためである。
式水素シンター処理をすることによって従来から生産に
使用されていた長時間のバッチ式水素シンター処理の場
合と同等の配線特性を得ることができる。表１には、配
線のうち、アルミニウム合金層のグレインサイズも示し
てある。水素シンター処理はダメージの回復とともに現
在の半導体装置では上記グレインサイズを一定値に設定
するためにも使われる。これは配線のエレクトロマイグ
レーション寿命をできる限り長くしたいためである。
【００３８】アルミグレインサイズは膜厚が０．４μｍ
のＡｌ−Ｃｕ（０．５％）膜を熱酸化膜上に形成した別
構造の試料を用いて評価した。表１に示すグレインサイ
ズの値は走査型電子顕微鏡写真よりインターセプト法を
用い、直接平均的な直径を測定して得たものである。本
発明の水素シンター処理後のグレインサイズは、従来の
確立された長時間のバッチ式水素シンター処理によって
よく制御されたグレインサイズと同等まで成長させるこ
とができる。このことは、アルミニウム合金のグレイン
は４００℃近辺の温度で速やかに成長し、数分という短
時間のシンターでもグレインの成長効果があることを示
している。
のＡｌ−Ｃｕ（０．５％）膜を熱酸化膜上に形成した別
構造の試料を用いて評価した。表１に示すグレインサイ
ズの値は走査型電子顕微鏡写真よりインターセプト法を
用い、直接平均的な直径を測定して得たものである。本
発明の水素シンター処理後のグレインサイズは、従来の
確立された長時間のバッチ式水素シンター処理によって
よく制御されたグレインサイズと同等まで成長させるこ
とができる。このことは、アルミニウム合金のグレイン
は４００℃近辺の温度で速やかに成長し、数分という短
時間のシンターでもグレインの成長効果があることを示
している。
【００３９】次に、図２は、本実施形態のような短時間
の枚葉式水素シンター処理を施したＭＯＳトランジスタ
について、そのフラットバンド電圧の取り出し温度依存
性を示す図である。同図において、横軸は取り出し温度
（ウエハー温度）を表し、縦軸はフラットバンド電圧を
表している。枚葉式水素シンター処理の条件は、雰囲気
が１００％水素雰囲気で、処理圧力が１０００Ｐａで、
処理温度が４００℃（ウエハー温度）で、図１における
ステップＳＴ１の期間が３０秒、ステップＳＴ２軒間が
２分３０秒、ステップＳＴ３の期間が５０秒、ステップ
ＳＴ４の期間が１０秒である。同図に示されるように、
ウエハー冷却を行わず処理温度と同じ約４００℃でウエ
ハーを取り出すと、すでに述べたようにフラットバンド
電圧は、水素シンター処理を行なわない試料のフラット
バンド電圧と同等となる。しかし、ウエハー温度を３５
０℃以下まで冷却するとフラットバンド電圧は、バッチ
式水素シンター処理を行なったものと同じ程度に正常値
まで回復していることが示されている。このような効果
のメカニズムはまだ明らかではないが、十分確実な再現
性を有していることが確認された。現在のところ、この
効果が得られる理由は、シンター温度下において水素が
ゲート酸化膜ーシリコン基板界面に存在する界面準位
（ダメージに起因する準位）と結合する一方、取り出し
時にはシンター温度よりも低い温度まで冷却することで
その水素が界面に固定され安定化すると推定される。図
２には、取り出し温度が２００℃付近までのデータしか
示されていないが、フラットバンド電圧の正常値への回
復効果は、取り出し温度が室温程度に低くても得られ
る。
の枚葉式水素シンター処理を施したＭＯＳトランジスタ
について、そのフラットバンド電圧の取り出し温度依存
性を示す図である。同図において、横軸は取り出し温度
（ウエハー温度）を表し、縦軸はフラットバンド電圧を
表している。枚葉式水素シンター処理の条件は、雰囲気
が１００％水素雰囲気で、処理圧力が１０００Ｐａで、
処理温度が４００℃（ウエハー温度）で、図１における
ステップＳＴ１の期間が３０秒、ステップＳＴ２軒間が
２分３０秒、ステップＳＴ３の期間が５０秒、ステップ
ＳＴ４の期間が１０秒である。同図に示されるように、
ウエハー冷却を行わず処理温度と同じ約４００℃でウエ
ハーを取り出すと、すでに述べたようにフラットバンド
電圧は、水素シンター処理を行なわない試料のフラット
バンド電圧と同等となる。しかし、ウエハー温度を３５
０℃以下まで冷却するとフラットバンド電圧は、バッチ
式水素シンター処理を行なったものと同じ程度に正常値
まで回復していることが示されている。このような効果
のメカニズムはまだ明らかではないが、十分確実な再現
性を有していることが確認された。現在のところ、この
効果が得られる理由は、シンター温度下において水素が
ゲート酸化膜ーシリコン基板界面に存在する界面準位
（ダメージに起因する準位）と結合する一方、取り出し
時にはシンター温度よりも低い温度まで冷却することで
その水素が界面に固定され安定化すると推定される。図
２には、取り出し温度が２００℃付近までのデータしか
示されていないが、フラットバンド電圧の正常値への回
復効果は、取り出し温度が室温程度に低くても得られ
る。
【００４０】図３は、本実施形態の枚葉式水素シンター
処理における処理時間とフラットバンド電圧との関係を
示す図であり、図４は水素シンター処理時間とアルミニ
ウム合金のグレインサイズとの関係を示す図である。各
図において、横軸は処理時間を表し、縦軸はフラットバ
ンド電圧あるいはグレインサイズを表している。ここで
言う処理時間には、図１におけるウエー温度上昇ステッ
プＳＴ１の時間とシンター処理ステップＳＴ２の時間と
が含まれるが、ウエハー温度上昇ステップＳＴ１の時間
は３０秒に固定されている。その他の条件は、雰囲気が
１００％水素雰囲気で、処理圧力が１０００Ｐａで、処
理温度が４００℃（ウエハー温度）で、図１に示すウエ
ハー温度下降ステップＳＴ３の時間が５０秒で、真空引
きステップＳＴ４の時間が１０秒である。図３に示され
ているように、フラットバンド電圧を前述のバッチ式シ
ンターと同等の値にするには処理時間（図１のステップ
ＳＴ１，ＳＴ２の合計時間）が約１分で足りる。これよ
りも長い時間でも効果があることはもちろんであり、水
素シンター処理に最適なスループットから適当な処理時
間を選べばよい。一方、アルミグレインサイズに関して
も、処理時間が約１分でも従来のバッチ式シンター処理
におけると同等のサイズレベルまでグレインを成長させ
ることができる。すなわち、きわめて短時間の熱処理を
行なうだけでも、ＭＯＳダイオードなどの特性には悪影
響がない。
処理における処理時間とフラットバンド電圧との関係を
示す図であり、図４は水素シンター処理時間とアルミニ
ウム合金のグレインサイズとの関係を示す図である。各
図において、横軸は処理時間を表し、縦軸はフラットバ
ンド電圧あるいはグレインサイズを表している。ここで
言う処理時間には、図１におけるウエー温度上昇ステッ
プＳＴ１の時間とシンター処理ステップＳＴ２の時間と
が含まれるが、ウエハー温度上昇ステップＳＴ１の時間
は３０秒に固定されている。その他の条件は、雰囲気が
１００％水素雰囲気で、処理圧力が１０００Ｐａで、処
理温度が４００℃（ウエハー温度）で、図１に示すウエ
ハー温度下降ステップＳＴ３の時間が５０秒で、真空引
きステップＳＴ４の時間が１０秒である。図３に示され
ているように、フラットバンド電圧を前述のバッチ式シ
ンターと同等の値にするには処理時間（図１のステップ
ＳＴ１，ＳＴ２の合計時間）が約１分で足りる。これよ
りも長い時間でも効果があることはもちろんであり、水
素シンター処理に最適なスループットから適当な処理時
間を選べばよい。一方、アルミグレインサイズに関して
も、処理時間が約１分でも従来のバッチ式シンター処理
におけると同等のサイズレベルまでグレインを成長させ
ることができる。すなわち、きわめて短時間の熱処理を
行なうだけでも、ＭＯＳダイオードなどの特性には悪影
響がない。
【００４１】図５は、本実施形態の枚葉式水素シンター
処理における処理圧力とフラットバンド電圧の相関関係
を示す図である。同図において、横軸はチャンバー内の
処理圧力を表し、縦軸はフラットバンド電圧を表してい
る。枚葉式水素シンター処理における処理条件は、雰囲
気が１００％水素雰囲気で、処理温度が４００℃（ウエ
ハー温度）で、取り出し温度が３５０℃（ウエハー温
度）で、図１に示すステップＳＴ１の時間が３０秒で、
ステップＳＴ２の時間が２分３０秒で、ステップＳＴ３
の時間が５０秒で、ステップＳＴ４の時間が１０秒であ
る。同図に示されているように、処理圧力を１０００Ｐ
ａから６０００Ｐａに変化させてもフラットバンド電圧
には何らの影響もない。したがって、枚葉式水素シンタ
ー処理においては水素と不活性ガスとの混合ガスつまり
アンモニアを分解して得られるガスで処理してもよいこ
とがわかる。例えば、全体圧力を６０００Ｐａとし、水
素分圧を１０００Ｐａとすることが可能である。すなわ
ち、少なくとも水素分圧が１０００Ｐａあればよいので
ある。
処理における処理圧力とフラットバンド電圧の相関関係
を示す図である。同図において、横軸はチャンバー内の
処理圧力を表し、縦軸はフラットバンド電圧を表してい
る。枚葉式水素シンター処理における処理条件は、雰囲
気が１００％水素雰囲気で、処理温度が４００℃（ウエ
ハー温度）で、取り出し温度が３５０℃（ウエハー温
度）で、図１に示すステップＳＴ１の時間が３０秒で、
ステップＳＴ２の時間が２分３０秒で、ステップＳＴ３
の時間が５０秒で、ステップＳＴ４の時間が１０秒であ
る。同図に示されているように、処理圧力を１０００Ｐ
ａから６０００Ｐａに変化させてもフラットバンド電圧
には何らの影響もない。したがって、枚葉式水素シンタ
ー処理においては水素と不活性ガスとの混合ガスつまり
アンモニアを分解して得られるガスで処理してもよいこ
とがわかる。例えば、全体圧力を６０００Ｐａとし、水
素分圧を１０００Ｐａとすることが可能である。すなわ
ち、少なくとも水素分圧が１０００Ｐａあればよいので
ある。
【００４２】一般に、水素シンター処理には上述の役割
とは別に、図７に示すバリヤメタル層１３とシリコン基
板１０の拡散層１１とを例えば反応させて合金化し、コ
ンタクト抵抗を低下させるという役割がある。この役割
に関し、本発明のような短時間の枚葉式水素シンター処
理の場合は、従来の長時間のバッチ式水素シンター処理
に比べて合金化という役割を十分果たすことができない
おそれがある。しかしながら、図７に示すような構造を
有する最近のデバイスにおいては、ＣＶＤ法によるタン
グステン形成の際、あるいはその上の層間絶縁膜形成の
際に、高温（約３５０℃から約４００℃程度）に維持さ
れることによって自動的に合金化が進むため、この枚葉
式水素シンター処理がバリアメタル層１３の低抵抗化と
いう役割を果たさなくても問題はない。もちろん、本発
明において、このバリアメタル層１３の低抵抗化のため
の熱処理を独立して行ってもよい。
とは別に、図７に示すバリヤメタル層１３とシリコン基
板１０の拡散層１１とを例えば反応させて合金化し、コ
ンタクト抵抗を低下させるという役割がある。この役割
に関し、本発明のような短時間の枚葉式水素シンター処
理の場合は、従来の長時間のバッチ式水素シンター処理
に比べて合金化という役割を十分果たすことができない
おそれがある。しかしながら、図７に示すような構造を
有する最近のデバイスにおいては、ＣＶＤ法によるタン
グステン形成の際、あるいはその上の層間絶縁膜形成の
際に、高温（約３５０℃から約４００℃程度）に維持さ
れることによって自動的に合金化が進むため、この枚葉
式水素シンター処理がバリアメタル層１３の低抵抗化と
いう役割を果たさなくても問題はない。もちろん、本発
明において、このバリアメタル層１３の低抵抗化のため
の熱処理を独立して行ってもよい。
【００４３】さらに、本発明の短時間の枚葉式水素シン
ター処理は、各層の配線形成終了ごとに実施することも
でき、また、多層配線層のすべてを形成後まとめて実施
しても効果がある。
ター処理は、各層の配線形成終了ごとに実施することも
でき、また、多層配線層のすべてを形成後まとめて実施
しても効果がある。
【００４４】また、上記実施形態では、チャンバー内に
１回に１枚づつウエハーを設置してシンター処理する方
法を示したが、複数枚１度に設置して処理しても、本実
施形態の効果がある程度得られる。ただし、直径８イン
チ以上の大口径ウエハのサイズと、チャンバーの経済的
な大きさを考慮すれば２枚〜３枚が望ましい。このよう
な場合は、ウエハーをチャンバーに設置する時間や、取
り出す時間が増加するだけであり、正味のシンター処理
時間は増加しないので、１枚づつ処理するよりもさらに
スループットを向上できるという効果がある。
１回に１枚づつウエハーを設置してシンター処理する方
法を示したが、複数枚１度に設置して処理しても、本実
施形態の効果がある程度得られる。ただし、直径８イン
チ以上の大口径ウエハのサイズと、チャンバーの経済的
な大きさを考慮すれば２枚〜３枚が望ましい。このよう
な場合は、ウエハーをチャンバーに設置する時間や、取
り出す時間が増加するだけであり、正味のシンター処理
時間は増加しないので、１枚づつ処理するよりもさらに
スループットを向上できるという効果がある。
【００４５】いずれにしても、本発明の方法は、今後８
インチ以上に大口径化するウエハー、特に直径が３００
ｍｍ、４００ｍｍというウエハーの水素シンター処理に
きわめて有効である。
インチ以上に大口径化するウエハー、特に直径が３００
ｍｍ、４００ｍｍというウエハーの水素シンター処理に
きわめて有効である。
【００４６】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法により、従来のバッチ式拡散炉よりも短時
間で一定の枚数のウエハーを水素シンター処理し、しか
も前工程のドライエッチングやスパッタリングで受けた
ダメージを従来と同じように回復できる。
置の製造方法により、従来のバッチ式拡散炉よりも短時
間で一定の枚数のウエハーを水素シンター処理し、しか
も前工程のドライエッチングやスパッタリングで受けた
ダメージを従来と同じように回復できる。
【００４７】特に、本発明は、８インチよりも大きい大
口径半導体ウエハーを用いる熱処理工程の生産性向上、
低コスト化にきわめて有効である。
口径半導体ウエハーを用いる熱処理工程の生産性向上、
低コスト化にきわめて有効である。
【図１】本発明の実施形態に係る枚葉式短時間水素シン
ター処理におけるサセプター温度及びウエハー温度の時
間変化を示すタイムチャート図である。
ター処理におけるサセプター温度及びウエハー温度の時
間変化を示すタイムチャート図である。
【図２】水素シンター処理におけるウエハー取り出し温
度とフラットバンド電圧との相関関係を示す図である。
度とフラットバンド電圧との相関関係を示す図である。
【図３】水素シンター処理における処理時間とフラット
バンド電圧との相関関係を示す図である。
バンド電圧との相関関係を示す図である。
【図４】水素シンター処理における処理時間とアルミニ
ウム合金グレインサイズとの相関関係を示す図である。
ウム合金グレインサイズとの相関関係を示す図である。
【図５】水素シンター処理における処理圧力とフラット
バンド電圧との相関関係を示す図である。
バンド電圧との相関関係を示す図である。
【図６】本発明の実施形態に係る枚葉式水素シンター処
理装置の断面図である。
理装置の断面図である。
【図７】水素シンター処理の対象となる部分の例である
多層配線のコンタクト部の断面図である。
多層配線のコンタクト部の断面図である。
１０ シリコン基板 １１ 拡散層 １２，１６ 層間絶縁膜 １３ バリアメタル層 １４ 埋込み層 １５ メタル配線 ２１ 処理チャンバー ２２ ゲートバルブ ２３ サセプター ２４ シャワーヘッド ２５ 真空ポンプ ２６ 石英窓 ２７ ランプ ２８ ウエハー
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年９月２７日（１９９９．９．２
７）
７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体素子が形成された基板を熱処理装置の
内部に設置して行なわれる熱処理を含む半導体装置の製
造方法であって、上記熱処理は、上記基板を加熱して基
板の温度を処理温度まで上昇させる第１のステップと、
少なくとも水素を含む雰囲気中で上記基板を上記処理温
度に一定時間の間保持する第２のステップと、上記第２
のステップの終了後、上記基板の温度を上記処理温度か
ら一定温度に下降させる第３のステップと、上記第３の
ステップの終了後に上記基板を上記熱処理装置から取り
出す第４のステップとを備え、加工ダメージを除去する
方法である。
造方法は、半導体素子が形成された基板を熱処理装置の
内部に設置して行なわれる熱処理を含む半導体装置の製
造方法であって、上記熱処理は、上記基板を加熱して基
板の温度を処理温度まで上昇させる第１のステップと、
少なくとも水素を含む雰囲気中で上記基板を上記処理温
度に一定時間の間保持する第２のステップと、上記第２
のステップの終了後、上記基板の温度を上記処理温度か
ら一定温度に下降させる第３のステップと、上記第３の
ステップの終了後に上記基板を上記熱処理装置から取り
出す第４のステップとを備え、加工ダメージを除去する
方法である。
Claims (4)
- 【請求項１】 半導体素子が形成された基板を熱処理装
置の内部に設置して行なわれる熱処理を含む半導体装置
の製造方法であって、 上記熱処理は、 上記基板を加熱して基板の温度を処理温度まで上昇させ
る第１のステップと、 少なくとも水素を含む雰囲気中で上記基板を上記処理温
度に一定時間の間保持する第２のステップと、 上記第２のステップの終了後、上記基板の温度を上記処
理温度から下降させる第３のステップと、 上記第３のステップの終了後に、上記基板を上記熱処理
装置から取り出す第４のステップとを備えていることを
特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 上記１回の熱処理時に上記熱処理装置の内部に設置する
上記基板が３枚以下であり、 上記熱処理の上記第１〜第４のステップに要する時間
は、５分以下であることを特徴とする半導体装置の製造
方法。 - 【請求項３】 請求項１又は２記載の半導体装置の製造
方法において、 上記基板の径は８インチ以上であることを特徴とする半
導体装置の製造方法。 - 【請求項４】 請求項１〜３のうちいずれか１つに記載
の半導体装置の製造方法において、 上記半導体素子はＭＯＳ型半導体素子であることを特徴
とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29698198A JP3516596B2 (ja) | 1998-10-19 | 1998-10-19 | 半導体装置の製造方法 |
| US09/419,007 US6316335B1 (en) | 1998-10-19 | 1999-10-13 | Method for fabricating semiconductor device |
| TW088117800A TW440965B (en) | 1998-10-19 | 1999-10-14 | Manufacture of semiconductor device |
| EP99120557A EP0996148A1 (en) | 1998-10-19 | 1999-10-15 | Method for fabricating semiconductor devices comprising a heat treatment step |
| KR1019990045188A KR20000029158A (ko) | 1998-10-19 | 1999-10-19 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29698198A JP3516596B2 (ja) | 1998-10-19 | 1998-10-19 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000209939A Division JP2001057364A (ja) | 2000-01-01 | 2000-07-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000124220A true JP2000124220A (ja) | 2000-04-28 |
| JP3516596B2 JP3516596B2 (ja) | 2004-04-05 |
Family
ID=17840716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29698198A Expired - Fee Related JP3516596B2 (ja) | 1998-10-19 | 1998-10-19 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6316335B1 (ja) |
| EP (1) | EP0996148A1 (ja) |
| JP (1) | JP3516596B2 (ja) |
| KR (1) | KR20000029158A (ja) |
| TW (1) | TW440965B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081414A (ja) * | 2006-10-10 | 2007-03-29 | Seiko Epson Corp | 半導体装置の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101271845B (zh) * | 2007-03-20 | 2010-04-21 | 中芯国际集成电路制造(上海)有限公司 | 一种提高mos器件阈值电压稳定性的方法 |
| KR100917823B1 (ko) * | 2007-12-28 | 2009-09-18 | 주식회사 동부하이텍 | 반도체 소자의 금속 배선 형성 방법 |
| AT518590A3 (de) * | 2016-04-29 | 2022-09-15 | Mosbach Klaus | Speicherung von binärkodes in molekular geprägten polymeren |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE795737A (fr) | 1972-02-21 | 1973-06-18 | Siemens Ag | Procede pour fabriquer des transistors a effet de champ a canal |
| DE2932569C2 (de) | 1979-08-10 | 1983-04-07 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen |
| WO1981000487A1 (en) | 1979-08-13 | 1981-02-19 | Ncr Co | Hydrogen annealing process for silicon gate memory device |
| US4364779A (en) | 1980-08-04 | 1982-12-21 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor devices including double annealing steps for radiation hardening |
| US4565157A (en) * | 1983-03-29 | 1986-01-21 | Genus, Inc. | Method and apparatus for deposition of tungsten silicides |
| US4851295A (en) * | 1984-03-16 | 1989-07-25 | Genus, Inc. | Low resistivity tungsten silicon composite film |
| US4868133A (en) * | 1988-02-11 | 1989-09-19 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using RTA |
| US4851358A (en) * | 1988-02-11 | 1989-07-25 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing |
| KR960010334B1 (en) * | 1990-09-25 | 1996-07-30 | Matsushita Electric Ind Co Ltd | Fabricating method of semiconductor device |
| JPH04152640A (ja) | 1990-10-17 | 1992-05-26 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置の作製方法 |
| US5444217A (en) * | 1993-01-21 | 1995-08-22 | Moore Epitaxial Inc. | Rapid thermal processing apparatus for processing semiconductor wafers |
| JP3417072B2 (ja) | 1994-08-15 | 2003-06-16 | ソニー株式会社 | 半導体装置の製法 |
| US5780364A (en) * | 1994-12-12 | 1998-07-14 | Micron Technology, Inc. | Method to cure mobile ion contamination in semiconductor processing |
| US5773356A (en) * | 1996-02-20 | 1998-06-30 | Micron Technology, Inc. | Gettering regions and methods of forming gettering regions within a semiconductor wafer |
| US6146980A (en) * | 1997-06-04 | 2000-11-14 | United Microelectronics Corp. | Method for manufacturing silicon substrate having gettering capability |
| US6214704B1 (en) * | 1998-12-16 | 2001-04-10 | Memc Electronic Materials, Inc. | Method of processing semiconductor wafers to build in back surface damage |
-
1998
- 1998-10-19 JP JP29698198A patent/JP3516596B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-13 US US09/419,007 patent/US6316335B1/en not_active Expired - Fee Related
- 1999-10-14 TW TW088117800A patent/TW440965B/zh not_active IP Right Cessation
- 1999-10-15 EP EP99120557A patent/EP0996148A1/en not_active Withdrawn
- 1999-10-19 KR KR1019990045188A patent/KR20000029158A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081414A (ja) * | 2006-10-10 | 2007-03-29 | Seiko Epson Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6316335B1 (en) | 2001-11-13 |
| EP0996148A1 (en) | 2000-04-26 |
| JP3516596B2 (ja) | 2004-04-05 |
| TW440965B (en) | 2001-06-16 |
| KR20000029158A (ko) | 2000-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985372A (en) | Method of forming conductive layer including removal of native oxide | |
| JP3590416B2 (ja) | 薄膜形成方法および薄膜形成装置 | |
| TW509963B (en) | Method for manufacturing a semiconductor device and device for manufacturing a semiconductor | |
| US20030000645A1 (en) | Apparatus and method for reducing leakage in a capacitor stack | |
| JPH08279511A (ja) | シリコン移動を減少させる金属窒化物膜処理方法 | |
| JPH1112738A (ja) | Ｃｖｄ成膜方法 | |
| US6339016B1 (en) | Method and apparatus for forming an epitaxial silicon wafer with a denuded zone | |
| US20020142500A1 (en) | Ultra-thin interface oxidation by ozonated water rinsing for emitter poly structure | |
| JP3516596B2 (ja) | 半導体装置の製造方法 | |
| JP3292545B2 (ja) | 半導体基板の熱処理方法 | |
| JP2001057364A (ja) | 半導体装置の製造方法 | |
| US6624095B1 (en) | Method for manufacturing a semiconductor device | |
| KR0137550B1 (ko) | 게이트 산화막 형성 방법 | |
| JP3210510B2 (ja) | 半導体装置の製造方法 | |
| JP3189788B2 (ja) | 銅配線の形成方法 | |
| JPH08162461A (ja) | 半導体基板の熱処理方法 | |
| KR100353806B1 (ko) | 반도체소자의 금속배선 형성 방법 | |
| KR100312380B1 (ko) | 반도체소자의 평탄화 방법 | |
| JP3357815B2 (ja) | 半導体装置の製造方法 | |
| JPH0645322A (ja) | 窒化シリコン膜の製造方法 | |
| KR100250639B1 (ko) | 반도체 기판상에의 산화막 제조방법 | |
| US20110156222A1 (en) | Silicon Wafer and Manufacturing Method Thereof | |
| JP4522569B2 (ja) | 熱処理方法 | |
| JPH08264453A (ja) | 熱処理成膜方法 | |
| JP4157508B2 (ja) | Ｃｖｄ成膜方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |