JP3292545B2 - 半導体基板の熱処理方法 - Google Patents

半導体基板の熱処理方法

Info

Publication number
JP3292545B2
JP3292545B2 JP13853693A JP13853693A JP3292545B2 JP 3292545 B2 JP3292545 B2 JP 3292545B2 JP 13853693 A JP13853693 A JP 13853693A JP 13853693 A JP13853693 A JP 13853693A JP 3292545 B2 JP3292545 B2 JP 3292545B2
Authority
JP
Japan
Prior art keywords
temperature
wafer
heat treatment
atmosphere
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13853693A
Other languages
English (en)
Other versions
JPH06349839A (ja
Inventor
俣 秀 一 佐
井 博 之 福
屋 陽 子 板
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP13853693A priority Critical patent/JP3292545B2/ja
Priority to KR1019940012939A priority patent/KR100194489B1/ko
Priority to EP97112237A priority patent/EP0807966A1/en
Priority to EP94108961A priority patent/EP0628994A3/en
Publication of JPH06349839A publication Critical patent/JPH06349839A/ja
Application granted granted Critical
Publication of JP3292545B2 publication Critical patent/JP3292545B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体基板の熱処理方
法に係り、特に、半導体基板を炉中に載置し還元性ある
いは不活性の雰囲気中で所定時間熱処理し、半導体基板
をさらに熱処理しあるいは炉から取り出す半導体基板の
熱処理方法に関する。
【０００２】
【従来の技術】ＭＯＳ型ＵＬＳＩの微細化や高集積化が
進につれてＭＯＳトランジスタの大きさもスケーリング
則に従い微細化され、ゲート酸化膜の厚さも薄くなって
きた。
【０００３】一方、電源電圧はスケーリング則には左右
されないので、ＭＯＳデバイスの動作時にゲート酸化膜
に加わる電界の強度が増大する。
【０００４】ゲート酸化膜には２ー８ＭＶ／ｃｍの強度
の電界で破壊する基板に起因する欠陥が生じることがあ
る。この欠陥はデバイスを製造した直後においてはＤ／
Ｓ試験では不良として検出されないが、その後の信頼性
試験で不良と検出されることがある。このような基板に
起因する酸化膜の欠陥は、特にハーフミクロン以下の微
細なデバイスにおいて、零化されることが必須とされて
いる。基板に起因する酸化膜の欠陥を無くする有力な方
法として、半導体基板を炉中に載置し１１００℃以上の
温度のＨ2 、ＣＯ等の還元性あるいはＨｅ、Ａｒ、Ｎ
ｅ、Ｘｅ、Ｋｒ等の不活性の雰囲気中で熱処理すること
が注目されている。
【０００５】この方法においては、H2,CO 等の還元性の
雰囲気あるいはＨｅ、Ａｒ、Ｎｅ、Ｘｅ、Ｋｒ等の不活
性の雰囲気中で爆発や窒息等を起こす危険等があるの
で、図２に示すように雰囲気の温度を約９００℃へ降下
させた後雰囲気を窒素ガスに換え、半導体基板をさらに
熱処理するかあるいは炉から取り出すかすることが行わ
れている。この方法により、基板に起因する酸化膜欠陥
を生じさせないようにかなりすることができる。
【０００６】
【発明が解決しようとする課題】しかしながら従来の方
法では、基板に起因する酸化膜欠陥を零化することは十
分には行うことができなかった。その原因は次のような
ことであることがわかった。
【０００７】すなわち、１１００℃以上の高温の還元性
あるいは不活性の雰囲気の下で半導体基板の表面の自然
酸化膜が完全に除去されるため基板表面が非常に活性な
状態になり、約９００℃の温度に降下させてから雰囲気
を窒素ガスに換えたとしても、基板表面に窒化膜が形成
され、この後の洗浄処理や酸化により基板表面の粗さが
増大してしまう。この結果、ゲート酸化膜が劣化し耐圧
が低下するという問題点があり、この対策が求められて
いた。
【０００８】そこで本発明の目的は、上記従来技術の有
する問題を解消し、１１００℃以上の高温の還元性ある
いは不活性の雰囲気の下で熱処理を行っても、雰囲気を
窒素ガスに換えた場合に基板表面に窒化膜を生じさせる
ことなく基板表面の粗さを増大させないようし、基板に
起因する酸化膜の欠陥を生じさせないようにする半導体
基板の処理方法を提供することである。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体基板の熱処理方法は、半導体基板を
炉中に載置し１１００℃以上の温度の還元性の雰囲気あ
るいは窒素以外の不活性の雰囲気中で所定時間熱処理
し、前記雰囲気を所定温度へ降下させた後あるいは前記
所定温度へ降下させながら前記雰囲気を窒素ガスに換
え、前記半導体基板をさらに熱処理しあるいは炉から取
り出す半導体基板の熱処理方法において、前記所定温度
は略６００℃以上略８５０℃以下の温度であることを特
徴とする。
【００１０】図３にＳｉ基板表面のＳｉと窒素ガスとの
反応の温度依存性を示す。図３から明かなように約８５
０℃以上の温度で顕著な窒化反応が生じることが認めら
れる。このため、還元性あるいは不活性の雰囲気を温度
降下させて窒素ガスに換える温度は８５０℃以下である
ことがよい。また、還元性あるいは不活性の雰囲気を窒
素ガスに換える温度を６００℃以上としたのは、現在主
に用いられているＣＺ法で育成したＳｉ基板に５００℃
ー６００℃付近の低温熱処理が必要以上に加わるとＳｉ
基板中の酸素の析出が進みすぎてしまい例えば基板の機
械的強度の低下が懸念されるためである。
【００１１】
【００１２】
【作用】１１００℃以上の高温の還元性あるいは不活性
の雰囲気を略６００℃以上略８５０℃以下という低い温
度へ降下させた後あるいは降下させながら雰囲気を窒素
ガスに換えるので、雰囲気を窒素ガスに換えた場合に基
板表面に窒化膜を生じさせることなく基板表面の粗さを
増大させないようにすることができる。
【００１３】
【００１４】
【実施例】以下に本発明の請求項１に係る実施例を、従
来例および比較例と比較しながら説明する。本発明の実
施例、従来例および比較例におけるウェーハは図４に示
す炉を用いて熱処理された。図４において、熱処理炉１
は石英チューブからなる反応室２と、反応室２の外側に
周設されたヒータ３と、反応室２の内側に配設されたボ
ート４を備えている。反応室２の上部にはガス導入管５
が設けられ、また反応室２の底部にはガス排気管６が設
けられている。ガス導入管５から導入された反応ガス７
はガス排気管６から排気される。ボート４の底部にはボ
ート台８がある。このボート台８にはボート４を回転さ
せるための回転軸９が接続されており、この回転軸９は
反応室２の底部を抜けて延在している。ボート４には、
熱処理される複数個のＳｉ基板１０が水平に挿入される
ようになっている。
【００１５】＜実施例＞図１を参照して本発明の実施例
について説明する。ＣＺ法で育成したP ドープN 型（１
００）の比抵抗１０Ω・ｃｍのウエーハ１０を熱処理炉
１のボート４に載置した。反応ガス７として還元性ガス
であるＨ2 を用い、反応室２の雰囲気の温度を約１２０
０℃にして約１時間に渡ってＨ2 熱処理を行った。その
後、ヒータ３を制御して反応室２の温度を６００℃ー８
５０℃の温度範囲にある約８００℃へ温度降下させ、こ
の温度で熱処理炉１内のＨ2 ガスを十分に窒素ガスに換
えた。その後、ウエーハ１０を熱処理炉１から取り出し
た。
【００１６】＜従来例＞従来例においては図２に示すよ
うに、６００℃ー８５０℃の温度範囲より高い約９００
℃の温度で、熱処理炉１内のＨ2 ガスを十分に窒素ガス
に換えた。その後、ウエーハ１０を熱処理炉１から取り
出した。他の条件は実施例と同じである。
【００１７】＜比較例＞比較例においては、６００℃ー
８５０℃の温度範囲より低い約５００℃の温度で、熱処
理炉１内のＨ2 ガスを十分に窒素ガスに換えた。その
後、ウエーハ１０を熱処理炉１から取り出した。他の条
件は実施例と同じである。
【００１８】以上の実施例、従来例および比較例におけ
る熱処理炉１から取り出したウエーハ１０について、そ
れらの表面の窒化膜の濃度をＸＰＳ分析（Ｘ線光電子分
光）で測定した。従来例においては、窒化膜の存在が確
認されたが、実施例においては窒化膜の反応は認められ
なかった。
【００１９】また、実施例、従来例および比較例におけ
るウエーハ１０を用いて１６ＤＲＡＭを試作してみた。
製造の歩留りは実施例の場合が最もよかった。ついで従
来例の場合であり、比較例の場合が最もよくなかった。
実施例における歩留まりは、従来例における場合よりも
５ー１０％の向上が確認された。
【００２０】従来例ではＨ２熱処理工程におけるウエー
ハ１０の表面の窒化反応のために、実施例における場合
と比べて表面の粗さが大きく、酸化膜の耐圧が低くな
り、この結果実施例における場合よりも低い歩留まりと
なった。
【００２１】比較例の場合は、表面の窒化は無く、表面
の粗さは実施例の場合と同様に良好であったが、実施例
の場合に比べて酸化析出が１０倍以上生じてしまう。こ
のため、基板の機械的強度が低下しデバイス製造プロセ
スの熱ストレスによりウエーハ１０の中央に転移（スリ
ップ）が多発してしまい、実施例や比較例と比べて極端
に低い歩留まりとなった。
【００２２】また、酸化膜の耐圧やリーク電流について
より厳しい特性が要求されるＥ2 ＰＯＲＭを、実施例お
よび従来例のウエーハ１０を用いて試作し、性能を比較
した。実施例においては従来例における場合に比べて、
製造歩留まりが約１０％向上し、また信頼性の不良をほ
ぼ零になった。
【００２３】以上より、本実施例においては、１１００
℃以上の高温の還元性の雰囲気の下で熱処理を行って
も、雰囲気を窒素ガスに換えた場合に基板表面に窒化膜
を生じさせることなく基板表面の粗さを増大させないよ
うし、基板に起因する酸化膜の欠陥を生じさせないよう
にすることができる。
【００２４】なお、還元性雰囲気としてＨ2 の代わりに
ＣＯガスを用いてもよく、また還元性雰囲気の代わりに
Ｈｅ、Ａｒ、Ｎｅ、Ｘｅ、Ｋｒ等の不活性ガスを用いて
も同様の効果が得られる。
【００２５】また、本実施例においては、従来例におけ
る場合よりも５ー１０％の製造歩留まりの向上が確認さ
れたが、６４ＭＤＲＡＭ以上の高集積の高密度デバイス
においては、より一層の歩留まりの向上が期待される。
【００２６】次に本発明の請求項２に係る実施例を説明
する。ＣＺ法で育成したＰドープN 型（１００）の比抵
抗１０Ω・ｃｍのウエーハ１０を用い、実施例１、実施
例２および従来例の各熱処理を行った。還元性の雰囲気
として水素ガスを用いた。
【００２７】＜実施例１＞ウエーハ１０を１２００℃の
水素雰囲気中で約１時間アニールした後、熱処理炉１内
の温度を降下させずに水素雰囲気をＡｒガスに置換し、
充分に雰囲気が置換された後に温度を下げ、熱処理炉１
より取り出したウエーハを実施例１におけるウエーハと
する。
【００２８】＜実施例２＞ウエーハ１０を１２００℃の
水素雰囲気中で約１時間アニールした後、熱処理炉１内
の温度を降下中に水素雰囲気を水素雰囲気をＡｒガスに
置換し、充分に雰囲気が置換された後に温度を下げ、熱
処理炉１より取り出したウエーハを実施例２におけるウ
エーハとする。
【００２９】＜従来例＞実施例１と同様にウエーハ１０
を１２００℃の水素雰囲気中で約１時間アニールした
後、熱処理炉１内の温度を降下させずに水素雰囲気を窒
素ガスに置換し、充分に雰囲気が置換された後に温度を
下げ、熱処理炉１より取り出したウエーハを従来例にお
けるウエーハとする。
【００３０】これらの実施例１、実施例２および従来例
の各ウエーハをＲＣＡ洗浄して表面を観察した。図５
に、係る実施例１および実施例２におけるＲＣＡ洗浄前
のウエーハ（ａ）とＲＣＡ洗浄後のウエーハ（ｃ）、お
よび従来例におけるＲＣＡ洗浄前のウエーハ（ｂ）とＲ
ＣＡ洗浄後のウエーハ（ｄ）を示す。従来例のウエーハ
では表面の面荒れが観察された。この面荒れの部分にお
いてＸＰＳ（Ｘ線光電子分光）分析により窒素が４atmi
c ％検出された。これに対して、実施例１および実施例
２におけるウエーハでは、面荒れは観察されず、また窒
素も検出されなかった。
【００３１】また、これらの３例におけるウエーハを用
いてＭＯＳキャパシターを作成し、酸化膜の耐圧を評価
した。図６に、実施例１および実施例２におけるウエー
ハの酸化膜のリーク電流（ａ）、および従来例における
ウエーハの酸化膜のリーク電流（ｂ）を比較して示す。
実施例１および実施例２におけるウエーハの酸化膜のリ
ーク電流（ａ）に比べ、従来例におけるウエーハの酸化
膜のリーク電流（ｂ）が多く認められる。
【００３２】また、これらの３例におけるウエーハを用
いて４ＭＥ2 ＰＲＯＭを試作したところ、酸化膜のリー
クが増大し不良が多発したのは従来例のウエーハを用い
たものであった。これに対し、実施例１及び実施例２の
ウエーハを用いた場合は酸化膜のリークは観測されなか
った。このように、微妙なリーク電流の有無が問題とさ
れる４ＭＥ2 ＰＲＯＭにおいても、従来例に比べて実施
例１及び実施例２の有効性が確認された。
【００３３】なお、実施例１及び実施例２においては、
水素ガスをＡｒガスに置換したことについて示したが、
本発明はこれに限らず置換ガスとしてＡｒガスの代わり
に、Ｎｅ，Ｈｅ，ＸｅまたはＫｒ等の他の不活性ガスを
用いてもよい。
【００３４】以上、本実施例の構成によれば、水素雰囲
気中で高温の熱処理をした後に、水素雰囲気の置換ガス
として不活性ガスを用い窒素ガスを用いないので、置換
ガスとして窒素ガスを用いた場合にウエーハの表面に形
成される窒化膜を生じないようにすることができる。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
１１００℃以上の高温の還元性あるいは不活性の雰囲気
を略６００℃以上略８５０℃以下という低い温度へ降下
させた後あるいは降下させながら雰囲気を窒素ガスに換
えるので、雰囲気を窒素ガスに換えた場合に基板表面に
窒化膜を生じさせることなく基板表面の粗さを増大させ
ないようし、基板に起因する酸化膜の欠陥を生じさせな
いようにする半導体基板の処理方法を提供することがで
きる。
【００３６】
【図面の簡単な説明】
【図１】本発明の半導体基板の処理方法の一実施例を示
す工程図。
【図２】従来の半導体基板の処理方法を示す工程図。
【図３】窒化反応の温度依存性を示す図。
【図４】熱処理炉の概略構成を示す断面図。
【図５】本発明の請求項２に係る実施例１および実施例
２におけるＲＣＡ洗浄前のウエーハ（ａ）とＲＣＡ洗浄
後のウエーハ（ｃ）、および従来例におけるＲＣＡ洗浄
前のウエーハ（ｂ）とＲＣＡ洗浄後のウエーハ（ｄ）を
示す図。
【図６】同 実施例１および実施例２におけるウエーハ
の酸化膜のリーク電流（ａ）、および従来例におけるウ
エーハの酸化膜のリーク電流（ｂ）を比較して示す図。
【符号の説明】
１ 熱処理炉 ２ 反応室 ３ ヒータ ４ ボート ５ ガス導入室 ６ ガス排気室 ７ 反応ガス ８ ボート台 ９ 回転軸 １０ ウエーハ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 板 屋 陽 子 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (56)参考文献 特開 平４−167433（ＪＰ，Ａ) 特開 昭62−123098（ＪＰ，Ａ) 特開 昭53−67362（ＪＰ，Ａ) 特開 平３−123027（ＪＰ，Ａ) 特開 昭62−279644（ＪＰ，Ａ) 特開 平２−177542（ＪＰ，Ａ) 特開 平５−275435（ＪＰ，Ａ) 特開 平５−144828（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/324 H01L 29/78

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板を炉中に載置し１１００℃以上
    の温度の還元性の雰囲気あるいは窒素以外の不活性の雰
    囲気中で所定時間熱処理し、前記雰囲気を所定温度へ降
    下させた後あるいは前記所定温度へ降下させながら前記
    雰囲気を窒素ガスに換え、前記半導体基板をさらに熱処
    理しあるいは炉から取り出す半導体基板の熱処理方法に
    おいて、前記所定温度は略６００℃以上略８５０℃以下
    の温度であることを特徴とする半導体基板の熱処理方
    法。
JP13853693A 1993-06-10 1993-06-10 半導体基板の熱処理方法 Expired - Fee Related JP3292545B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP13853693A JP3292545B2 (ja) 1993-06-10 1993-06-10 半導体基板の熱処理方法
KR1019940012939A KR100194489B1 (ko) 1993-06-10 1994-06-09 반도체기판의 열처리방법
EP97112237A EP0807966A1 (en) 1993-06-10 1994-06-10 Heat treatment method for semiconductor substrate
EP94108961A EP0628994A3 (en) 1993-06-10 1994-06-10 Heat treatment process for semiconductor substrates.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13853693A JP3292545B2 (ja) 1993-06-10 1993-06-10 半導体基板の熱処理方法

Publications (2)

Publication Number Publication Date
JPH06349839A JPH06349839A (ja) 1994-12-22
JP3292545B2 true JP3292545B2 (ja) 2002-06-17

Family

ID=15224453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13853693A Expired - Fee Related JP3292545B2 (ja) 1993-06-10 1993-06-10 半導体基板の熱処理方法

Country Status (3)

Country Link
EP (2) EP0807966A1 (ja)
JP (1) JP3292545B2 (ja)
KR (1) KR100194489B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210222A (zh) * 2015-01-21 2017-09-26 硅电子股份公司 外延涂布的半导体晶圆和生产外延涂布的半导体晶圆的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
KR20010083771A (ko) 1998-12-28 2001-09-01 와다 다다시 실리콘 웨이퍼의 열처리 방법 및 실리콘 웨이퍼
DE19909564A1 (de) * 1999-03-04 2001-01-04 Siemens Ag Verfahren zur Verbesserung thermischer Prozeßschritte
JP3893608B2 (ja) 2000-09-21 2007-03-14 信越半導体株式会社 アニールウェーハの製造方法
KR102478155B1 (ko) 2020-11-30 2022-12-16 주식회사 코드리치 발판센서를 이용한 운동 및 놀이장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3855024A (en) * 1971-11-01 1974-12-17 Western Electric Co Method of vapor-phase polishing a surface of a semiconductor
US4149905A (en) * 1977-12-27 1979-04-17 Bell Telephone Laboratories, Incorporated Method of limiting stacking faults in oxidized silicon wafers
JPH01134932A (ja) * 1987-11-19 1989-05-26 Oki Electric Ind Co Ltd 基板清浄化方法及び基板清浄化装置
US5264396A (en) * 1993-01-14 1993-11-23 Micron Semiconductor, Inc. Method for enhancing nitridation and oxidation growth by introducing pulsed NF3

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210222A (zh) * 2015-01-21 2017-09-26 硅电子股份公司 外延涂布的半导体晶圆和生产外延涂布的半导体晶圆的方法

Also Published As

Publication number Publication date
EP0628994A3 (en) 1996-05-08
EP0628994A2 (en) 1994-12-14
KR950001931A (ko) 1995-01-04
JPH06349839A (ja) 1994-12-22
EP0807966A1 (en) 1997-11-19
KR100194489B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US5502010A (en) Method for heat treating a semiconductor substrate to reduce defects
JP3105770B2 (ja) 半導体装置の製造方法
JP2000091342A (ja) シリコンウエーハの熱処理方法及びシリコンウエーハ
US5704986A (en) Semiconductor substrate dry cleaning method
JPH11168106A (ja) 半導体基板の処理方法
US4666532A (en) Denuding silicon substrates with oxygen and halogen
JP3292545B2 (ja) 半導体基板の熱処理方法
JPH1032210A (ja) 半導体装置の製造方法
JPH0380338B2 (ja)
JPS59202640A (ja) 半導体ウエハの処理方法
KR100266426B1 (ko) 반도체장치및그제조방법
JP4228676B2 (ja) Ｓｉｍｏｘウェーハの製造方法
US20060228492A1 (en) Method for manufacturing SIMOX wafer
JP2002343800A (ja) シリコン半導体装置及びその製造方法
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JP3210510B2 (ja) 半導体装置の製造方法
JPH1041241A (ja) 半導体装置の製造方法
JP2002151519A (ja) アニールウェーハの製造方法及びアニールウェーハ
KR100312971B1 (ko) 실리콘 웨이퍼내의 산소 불순물 농도 감소방법
JP3565068B2 (ja) シリコンウエーハの熱処理方法およびシリコンウエーハ
KR0137550B1 (ko) 게이트 산화막 형성 방법
JPS61193458A (ja) シリコンウエハの処理方法
JP2652346B2 (ja) シリコンウエーハの製造方法
JPS61193459A (ja) シリコンウエハの処理方法
JPH08162461A (ja) 半導体基板の熱処理方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080329

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090329

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100329

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100329

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110329

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120329

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130329

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees