JP2002151519A - アニールウェーハの製造方法及びアニールウェーハ - Google Patents
アニールウェーハの製造方法及びアニールウェーハInfo
- Publication number
- JP2002151519A JP2002151519A JP2000341619A JP2000341619A JP2002151519A JP 2002151519 A JP2002151519 A JP 2002151519A JP 2000341619 A JP2000341619 A JP 2000341619A JP 2000341619 A JP2000341619 A JP 2000341619A JP 2002151519 A JP2002151519 A JP 2002151519A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- angle
- haze
- plane
- annealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000007789 gas Substances 0.000 claims abstract description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910001873 dinitrogen Inorganic materials 0.000 claims abstract description 4
- 239000011261 inert gas Substances 0.000 claims abstract description 4
- 239000013078 crystal Substances 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 16
- 235000012431 wafers Nutrition 0.000 description 48
- 238000000137 annealing Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】アニールするウェーハの（１００）からの傾斜
角度と、アニール後の表面に発生するヘイズとの関係を
明らかにし、ヘイズの発生を抑制するのに最適な傾斜角
度を設定し、ヘイズが抑制され、結果としてデバイス特
性を向上させることのできるアニールウェーハの製造方
法を提供する。 【解決手段】（１００）またはこれと等価な面に対して
傾斜角度θが０．１°＜θ＜０．２°の範囲内に傾斜し
た面方位を有するシリコン鏡面ウェーハを、水素ガス、
不活性ガス、窒素ガスまたはこれらの混合ガス雰囲気中
で熱処理するようにした。
角度と、アニール後の表面に発生するヘイズとの関係を
明らかにし、ヘイズの発生を抑制するのに最適な傾斜角
度を設定し、ヘイズが抑制され、結果としてデバイス特
性を向上させることのできるアニールウェーハの製造方
法を提供する。 【解決手段】（１００）またはこれと等価な面に対して
傾斜角度θが０．１°＜θ＜０．２°の範囲内に傾斜し
た面方位を有するシリコン鏡面ウェーハを、水素ガス、
不活性ガス、窒素ガスまたはこれらの混合ガス雰囲気中
で熱処理するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン鏡面ウェ
ーハを熱処理することにより得られるアニールウェーハ
の製造方法及びアニールウェーハに関する。
ーハを熱処理することにより得られるアニールウェーハ
の製造方法及びアニールウェーハに関する。
【０００２】
【関連技術】従来、優れた酸化膜耐圧特性を得るため
に、シリコンウェーハに高温水素（Ｈ 2）アニールやア
ルゴン（Ａｒ）アニールを施す方法が取られている。し
かし、これらの高温アニールウェーハは、通常の鏡面仕
上げされたウェーハ（鏡面ウェーハ）と比較し、ヘイズ
と呼ばれる面荒れの指標が悪化することが知られてい
る。
に、シリコンウェーハに高温水素（Ｈ 2）アニールやア
ルゴン（Ａｒ）アニールを施す方法が取られている。し
かし、これらの高温アニールウェーハは、通常の鏡面仕
上げされたウェーハ（鏡面ウェーハ）と比較し、ヘイズ
と呼ばれる面荒れの指標が悪化することが知られてい
る。
【０００３】これはシリコンウェーハを高温でアニール
する際に表面のシリコン原子が表面エネルギーの低い形
態へと再構成されるため、結晶の面方位を鋭敏に反映
し、その結果表面に原子ステップと呼ばれる階段状の凹
凸が形成されるためである。このヘイズはデバイス特性
を劣化させるため、その値が小さければ小さいほど良い
とされている。この傾向はデバイスのデザインルールが
微細化し、ゲート酸化膜厚が薄膜化すればするほど顕在
化すると言われている。
する際に表面のシリコン原子が表面エネルギーの低い形
態へと再構成されるため、結晶の面方位を鋭敏に反映
し、その結果表面に原子ステップと呼ばれる階段状の凹
凸が形成されるためである。このヘイズはデバイス特性
を劣化させるため、その値が小さければ小さいほど良い
とされている。この傾向はデバイスのデザインルールが
微細化し、ゲート酸化膜厚が薄膜化すればするほど顕在
化すると言われている。
【０００４】このようなアニールウェーハのヘイズを低
減するための方法として、特開平５−１５２１７９号公
報では、ウェーハ面を結晶方位（１００）に対して０．
２〜２．０°傾けてスライスしたシリコンウェーハを還
元性ガス雰囲気中でアニールする技術が開示されてい
る。
減するための方法として、特開平５−１５２１７９号公
報では、ウェーハ面を結晶方位（１００）に対して０．
２〜２．０°傾けてスライスしたシリコンウェーハを還
元性ガス雰囲気中でアニールする技術が開示されてい
る。
【０００５】一方、特開平８−３２１４４３号公報で
は、（１００）面からの傾斜角度を０．１°以下に設定
した半導体ウェーハを、少なくともＨ2ガス、Ａｒガス
のいずれかを含む雰囲気中で所定の温度、所定の時間熱
処理する技術が開示されている。
は、（１００）面からの傾斜角度を０．１°以下に設定
した半導体ウェーハを、少なくともＨ2ガス、Ａｒガス
のいずれかを含む雰囲気中で所定の温度、所定の時間熱
処理する技術が開示されている。
【０００６】
【発明が解決しようとする課題】ところで、前記特開平
５−１５２１７９号公報においては、還元性雰囲気でア
ニールするシリコンウェーハの面方位の（１００）から
の傾斜角度が０．２°以内のものはアニール後に虹色を
したヘイズが認められたため、アニール前の面方位の
（１００）からの傾斜角度を０．２°〜２．０°に設定
することを主旨とするものである。
５−１５２１７９号公報においては、還元性雰囲気でア
ニールするシリコンウェーハの面方位の（１００）から
の傾斜角度が０．２°以内のものはアニール後に虹色を
したヘイズが認められたため、アニール前の面方位の
（１００）からの傾斜角度を０．２°〜２．０°に設定
することを主旨とするものである。
【０００７】一方、前記特開平８−３２１４４３号公報
においては、（１００）からの傾斜角度を０．１°以下
にすることによりアニール後のヘイズの発生を抑制でき
ることが記載されている。
においては、（１００）からの傾斜角度を０．１°以下
にすることによりアニール後のヘイズの発生を抑制でき
ることが記載されている。
【０００８】すなわち、アニールするウェーハの（１０
０）からの傾斜角度と、アニール後の表面に発生するヘ
イズとの関係に関して、両者には矛盾する見解が記載さ
れていることがわかる。
０）からの傾斜角度と、アニール後の表面に発生するヘ
イズとの関係に関して、両者には矛盾する見解が記載さ
れていることがわかる。
【０００９】そこで本発明は、アニールするウェーハの
（１００）からの傾斜角度と、アニール後の表面に発生
するヘイズとの関係を明らかにし、ヘイズの発生を抑制
するのに最適な傾斜角度を設定し、ヘイズが抑制され、
結果としてデバイス特性を向上させることのできるアニ
ールウェーハの製造方法を提供することを目的とする。
（１００）からの傾斜角度と、アニール後の表面に発生
するヘイズとの関係を明らかにし、ヘイズの発生を抑制
するのに最適な傾斜角度を設定し、ヘイズが抑制され、
結果としてデバイス特性を向上させることのできるアニ
ールウェーハの製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明のアニールウェーハの製造方法は、（１０
０）またはこれと等価な面に対して傾斜角度（オフアン
グル角）θを０．１°＜θ＜０．２°の範囲内で傾斜し
た面方位を有するシリコン鏡面ウェーハを、水素ガス、
不活性ガス、窒素ガスまたはこれらの混合ガス雰囲気中
で熱処理することを特徴とする。
め、本発明のアニールウェーハの製造方法は、（１０
０）またはこれと等価な面に対して傾斜角度（オフアン
グル角）θを０．１°＜θ＜０．２°の範囲内で傾斜し
た面方位を有するシリコン鏡面ウェーハを、水素ガス、
不活性ガス、窒素ガスまたはこれらの混合ガス雰囲気中
で熱処理することを特徴とする。
【００１１】また、前記シリコン鏡面ウェーハは、スラ
イス面が（１００）またはこれと等価な面に対して傾斜
角度θが０．１°＜θ＜０．２°の範囲内となるように
シリコン単結晶インゴットをスライスしたウェーハから
作製することができる。
イス面が（１００）またはこれと等価な面に対して傾斜
角度θが０．１°＜θ＜０．２°の範囲内となるように
シリコン単結晶インゴットをスライスしたウェーハから
作製することができる。
【００１２】このような製造方法により製造されたアニ
ールウェーハは、（１００）またはこれと等価な面に対
して傾斜角度θを０．１°＜θ＜０．２°の範囲内に傾
斜した面方位を有し、ヘイズレベルが低く、高い酸化膜
耐圧が得られるアニールウェーハとなる。
ールウェーハは、（１００）またはこれと等価な面に対
して傾斜角度θを０．１°＜θ＜０．２°の範囲内に傾
斜した面方位を有し、ヘイズレベルが低く、高い酸化膜
耐圧が得られるアニールウェーハとなる。
【００１３】本発明者らは、アニールに供するウェーハ
の（１００）からの傾斜角度とヘイズとの関係について
詳細に研究した結果、後述する実験例１、２から、ヘイ
ズの観察モード（測定する空間周波数）を変更して観察
することにより、ヘイズレベルが大きく異なるという新
規の知見を得て本発明を完成させたものである。
の（１００）からの傾斜角度とヘイズとの関係について
詳細に研究した結果、後述する実験例１、２から、ヘイ
ズの観察モード（測定する空間周波数）を変更して観察
することにより、ヘイズレベルが大きく異なるという新
規の知見を得て本発明を完成させたものである。
【００１４】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて説明する。
いて説明する。
【００１５】（オフアングル角θが０．１°＜θ＜０．
２°のシリコン鏡面ウェーハの作製）１）チョクラルス
キー（ＣＺ）法により結晶方位＜１００＞のシリコン単
結晶インゴットを作製する。この場合、結晶を引き上げ
る際の種結晶として＜１００＞から０．１°から数度程
度傾いたものを用いて、引き上げ方向自体が＜１００＞
から０．１°から数度程度傾斜した結晶を引き上げても
よい。
２°のシリコン鏡面ウェーハの作製）１）チョクラルス
キー（ＣＺ）法により結晶方位＜１００＞のシリコン単
結晶インゴットを作製する。この場合、結晶を引き上げ
る際の種結晶として＜１００＞から０．１°から数度程
度傾いたものを用いて、引き上げ方向自体が＜１００＞
から０．１°から数度程度傾斜した結晶を引き上げても
よい。
【００１６】２）引き上げられたシリコン単結晶インゴ
ットを通常の工程に従い、円筒研削、オリエンテーショ
ンフラット（またはノッチ）の形成等を行った後、Ｘ線
を用いた結晶方位測定装置により、スライス面が（１０
０）またはこれと等価な面である
ットを通常の工程に従い、円筒研削、オリエンテーショ
ンフラット（またはノッチ）の形成等を行った後、Ｘ線
を用いた結晶方位測定装置により、スライス面が（１０
０）またはこれと等価な面である
【００１７】
【外１】
【００１８】のいずれか一面から傾斜角度θが０．１°
＜θ＜０．２°の範囲内に傾斜した方位となる様に精密
に位置決めを行い、ワイヤーソーまたは内周刃によるス
ライサー等を用いてスライスする。尚、傾斜角度θは、
（１００）またはこれと等価な面のいずれか一面とのな
す角度であり、その傾く方向はどの方向であってもよ
い。
＜θ＜０．２°の範囲内に傾斜した方位となる様に精密
に位置決めを行い、ワイヤーソーまたは内周刃によるス
ライサー等を用いてスライスする。尚、傾斜角度θは、
（１００）またはこれと等価な面のいずれか一面とのな
す角度であり、その傾く方向はどの方向であってもよ
い。
【００１９】３）スライスされたウェーハを通常の工程
に従い、面取り、ラッピング、エッチング、鏡面研磨加
工等を施して、シリコン鏡面ウェーハを作製する。
に従い、面取り、ラッピング、エッチング、鏡面研磨加
工等を施して、シリコン鏡面ウェーハを作製する。
【００２０】（水素ガス、アルゴンガスによる熱処理）
ＣＺ法により作製されたシリコンウェーハにはGrown-in
欠陥と呼ばれる欠陥が含まれており、これがウェーハ表
面近傍のデバイス作製領域に存在するとデバイス特性に
悪影響を及ぼす。そこで、ウェーハ表面近傍のGrown-in
欠陥を除去するため、水素ガスやアルゴン、ヘリウム等
の不活性ガスまたは窒素ガス、あるいはこれらの混合ガ
ス雰囲気中で熱処理（アニール）を行う。
ＣＺ法により作製されたシリコンウェーハにはGrown-in
欠陥と呼ばれる欠陥が含まれており、これがウェーハ表
面近傍のデバイス作製領域に存在するとデバイス特性に
悪影響を及ぼす。そこで、ウェーハ表面近傍のGrown-in
欠陥を除去するため、水素ガスやアルゴン、ヘリウム等
の不活性ガスまたは窒素ガス、あるいはこれらの混合ガ
ス雰囲気中で熱処理（アニール）を行う。
【００２１】アニール雰囲気としては、水素１００％、
アルゴン１００％、水素濃度を爆発限界（４％）以下と
した水素とアルゴンの混合ガス雰囲気、あるいは、水素
とアルゴンを適当な濃度で混合した雰囲気を用いればウ
ェーハ表面近傍のGrown-in欠陥を除去する効果が高いの
で好ましい。
アルゴン１００％、水素濃度を爆発限界（４％）以下と
した水素とアルゴンの混合ガス雰囲気、あるいは、水素
とアルゴンを適当な濃度で混合した雰囲気を用いればウ
ェーハ表面近傍のGrown-in欠陥を除去する効果が高いの
で好ましい。
【００２２】また、アニール温度および時間に関して
は、１０００℃〜１３００℃、０．５〜１０時間の範囲
とすればよい。特に１１５０℃〜１２５０℃で１〜５時
間の範囲であれば、Grown-in欠陥を除去する効果は大き
く、熱処理炉の耐久性や重金属汚染等の問題も比較的抑
制できる。
は、１０００℃〜１３００℃、０．５〜１０時間の範囲
とすればよい。特に１１５０℃〜１２５０℃で１〜５時
間の範囲であれば、Grown-in欠陥を除去する効果は大き
く、熱処理炉の耐久性や重金属汚染等の問題も比較的抑
制できる。
【００２３】尚、熱処理炉としては、上記のような熱処
理を行うヒータ加熱式のバッチ式熱処理炉のほか、ラン
プ加熱式等による毎葉式のＲＴＡ（Rapid Thermal Anne
aling）装置がある。ＲＴＡ装置を用いる場合のGrown-i
n欠陥を除去するための好適な熱処理条件は、１０００
〜１３５０℃、１〜６０秒の範囲である。
理を行うヒータ加熱式のバッチ式熱処理炉のほか、ラン
プ加熱式等による毎葉式のＲＴＡ（Rapid Thermal Anne
aling）装置がある。ＲＴＡ装置を用いる場合のGrown-i
n欠陥を除去するための好適な熱処理条件は、１０００
〜１３５０℃、１〜６０秒の範囲である。
【００２４】いずれの熱処理を行っても、本発明による
傾斜面を有するウェーハであれば、熱処理後のヘイズレ
ベルを従来に比べ低減することができ、かつ、高い酸化
膜耐圧が得られる。
傾斜面を有するウェーハであれば、熱処理後のヘイズレ
ベルを従来に比べ低減することができ、かつ、高い酸化
膜耐圧が得られる。
【００２５】
【実施例】以下に、本発明を完成させるに至った実験例
を挙げながら、本発明についてさらに詳細に説明する。
を挙げながら、本発明についてさらに詳細に説明する。
【００２６】（実験例１）本実験例では先ず、ウェーハ
の面方位の（１００）からの傾斜角度と高温アニール後
のウェーハのヘイズとの関係を調査した。ここではアニ
ール炉として東京エレクトロン社製のUL-260-10Hを用
い、ヘイズ評価装置として、KLAテンコール社製のSurfs
can SP1を使用した。本実験例で採用したヘイズの測定
モードは通常用いられるWide channel（ワイドチャネ
ル：空間周波数の小さい短波長の凹凸を観察するモー
ド）で測定したときの値である。熱処理内容はＡｒ１０
０％雰囲気、１１５０℃、４時間とした。
の面方位の（１００）からの傾斜角度と高温アニール後
のウェーハのヘイズとの関係を調査した。ここではアニ
ール炉として東京エレクトロン社製のUL-260-10Hを用
い、ヘイズ評価装置として、KLAテンコール社製のSurfs
can SP1を使用した。本実験例で採用したヘイズの測定
モードは通常用いられるWide channel（ワイドチャネ
ル：空間周波数の小さい短波長の凹凸を観察するモー
ド）で測定したときの値である。熱処理内容はＡｒ１０
０％雰囲気、１１５０℃、４時間とした。
【００２７】使用したウェーハの（１００）からのウェ
ーハの傾斜角度θ
ーハの傾斜角度θ
【００２８】
【外２】
【００２９】を横軸とし、縦軸にアニール後のヘイズ値
を表したグラフを図1に示す。図１からは、（１００）
からの傾き（オフアングル角θ）が少ないほどアニール
後のヘイズが低いことが分かる。これは、特開平８−３
２１４４３号公報と同様の結果を示すものである。この
データのみでは結晶のオフアングル角は低ければ低いほ
ど良いことになる。また、傾斜角度を０．２°未満にす
ることにより、０．０６ｐｐｍ以下のヘイズレベルが得
られることが分かる。
を表したグラフを図1に示す。図１からは、（１００）
からの傾き（オフアングル角θ）が少ないほどアニール
後のヘイズが低いことが分かる。これは、特開平８−３
２１４４３号公報と同様の結果を示すものである。この
データのみでは結晶のオフアングル角は低ければ低いほ
ど良いことになる。また、傾斜角度を０．２°未満にす
ることにより、０．０６ｐｐｍ以下のヘイズレベルが得
られることが分かる。
【００３０】（実験例２）本実験例ではヘイズを上記し
たSurfscan SP1のNarrow channel（ナローチャネル）で
測定を行った。Narrow channelはWide channelと比較
し、空間周波数の大きい長波長の凹凸、うねり成分を観
察するモードである。その他の条件は実験例１と同一に
した。測定結果を図２に示した。
たSurfscan SP1のNarrow channel（ナローチャネル）で
測定を行った。Narrow channelはWide channelと比較
し、空間周波数の大きい長波長の凹凸、うねり成分を観
察するモードである。その他の条件は実験例１と同一に
した。測定結果を図２に示した。
【００３１】図２からは、オフアングル角が０．１°以
下になるとNarrow channelのヘイズが極端に増大してい
く傾向が観察された。この結果は、特開平５−１５２１
７９号公報において（１００）からの傾斜角度が０．２
°以内のものはアニール後に虹色をしたヘイズが認めら
れたという現象に相当するものと考えることができる。
下になるとNarrow channelのヘイズが極端に増大してい
く傾向が観察された。この結果は、特開平５−１５２１
７９号公報において（１００）からの傾斜角度が０．２
°以内のものはアニール後に虹色をしたヘイズが認めら
れたという現象に相当するものと考えることができる。
【００３２】このNarrow channelのヘイズの発生原因は
不明であるが、結果的に０．１°以下のオフアングル角
ではウェーハ表面の長波長のうねり成分が増大し、Narr
ow channelのヘイズが非常に高くなることが判明した。
このNarrow channelのヘイズは将来、シリコンウェーハ
に求められる長周期の平坦度がますます厳しいものとな
ったときに問題となる。また、この様な長周期の平坦度
を評価するためにNarrow channelでヘイズ検査を行う際
にヘイズが非常に高いレベルであると、パーティクル等
の他の表面欠陥が観察しにくくなるという問題も生ず
る。従ってNarrowchannelのヘイズを増大させないこと
が重要であり、そのためには０．１°を超える傾斜角度
が必要であることがわかった。
不明であるが、結果的に０．１°以下のオフアングル角
ではウェーハ表面の長波長のうねり成分が増大し、Narr
ow channelのヘイズが非常に高くなることが判明した。
このNarrow channelのヘイズは将来、シリコンウェーハ
に求められる長周期の平坦度がますます厳しいものとな
ったときに問題となる。また、この様な長周期の平坦度
を評価するためにNarrow channelでヘイズ検査を行う際
にヘイズが非常に高いレベルであると、パーティクル等
の他の表面欠陥が観察しにくくなるという問題も生ず
る。従ってNarrowchannelのヘイズを増大させないこと
が重要であり、そのためには０．１°を超える傾斜角度
が必要であることがわかった。
【００３３】（実験例３）次に、オフアングル角を振っ
た各ウェーハに実験例１と同様のアニールを施し、様々
なヘイズ値を持つアニールウェーハを用意した。このウ
ェーハを用いて、酸化膜耐圧実験(ＴＤＤＢ測定)を行っ
た。ここで言うＴＤＤＢの良品率とは、ゲート酸化膜厚
５．０ｎｍ、ゲート面積４ｍｍ2、ストレス電流値０．
０１Ａ/ｃｍ 2、室温の条件下で、酸化膜耐圧が１Ｃ/ｃ
ｍ2以上を有するものの割合である。
た各ウェーハに実験例１と同様のアニールを施し、様々
なヘイズ値を持つアニールウェーハを用意した。このウ
ェーハを用いて、酸化膜耐圧実験(ＴＤＤＢ測定)を行っ
た。ここで言うＴＤＤＢの良品率とは、ゲート酸化膜厚
５．０ｎｍ、ゲート面積４ｍｍ2、ストレス電流値０．
０１Ａ/ｃｍ 2、室温の条件下で、酸化膜耐圧が１Ｃ/ｃ
ｍ2以上を有するものの割合である。
【００３４】ここで酸化膜厚を５．０ｎｍとした理由
は、酸化膜厚が薄くなるほど表面状態に対して敏感とな
ることが経験的に知られているためである。
は、酸化膜厚が薄くなるほど表面状態に対して敏感とな
ることが経験的に知られているためである。
【００３５】ウェーハのオフアングル角と良品率を示し
たグラフを図３に示す。この図よりオフアングル角が
０．２°以上となると良品率が８０％以下となることが
分かる。０．２°未満の結晶についてはほぼ１００％の
値を示した。よって、この実験から得られる適正オフア
ングル角は０．２°未満である。（実験例４）実験例３
と同様のアニールを施し、様々なヘイズ値を持つアニー
ルウェーハを用意した。このウェーハを用いて、酸化膜
耐圧実験(ＴＺＤＢ測定)を行った。ここで言うＴＺＤＢ
の良品率とは、ゲート酸化膜厚５．０ｎｍ、ゲート面積
８ｍｍ 2、判定電流値１ｍＡ/ｃｍ2、室温の条件下で、
酸化膜耐圧が８ＭＶ/ｃｍ以上を有するものの率であ
る。
たグラフを図３に示す。この図よりオフアングル角が
０．２°以上となると良品率が８０％以下となることが
分かる。０．２°未満の結晶についてはほぼ１００％の
値を示した。よって、この実験から得られる適正オフア
ングル角は０．２°未満である。（実験例４）実験例３
と同様のアニールを施し、様々なヘイズ値を持つアニー
ルウェーハを用意した。このウェーハを用いて、酸化膜
耐圧実験(ＴＺＤＢ測定)を行った。ここで言うＴＺＤＢ
の良品率とは、ゲート酸化膜厚５．０ｎｍ、ゲート面積
８ｍｍ 2、判定電流値１ｍＡ/ｃｍ2、室温の条件下で、
酸化膜耐圧が８ＭＶ/ｃｍ以上を有するものの率であ
る。
【００３６】ここで酸化膜厚を５．０ｎｍとした理由
は、酸化膜厚が薄くなるほど表面状態に対して敏感とな
ることが経験的に知られているためである。結晶のオフ
アングル角と良品率を示したグラフを図4に示す。この
図よりオフアングル角が０．２°を越えると良品率が８
５％以下となることが分かる。オフアングル角が０．２
°未満の結晶についてはほぼ１００％の値を示した。よ
って、この実験から得られる適正オフアングル角は０．
２°未満である。
は、酸化膜厚が薄くなるほど表面状態に対して敏感とな
ることが経験的に知られているためである。結晶のオフ
アングル角と良品率を示したグラフを図4に示す。この
図よりオフアングル角が０．２°を越えると良品率が８
５％以下となることが分かる。オフアングル角が０．２
°未満の結晶についてはほぼ１００％の値を示した。よ
って、この実験から得られる適正オフアングル角は０．
２°未満である。
【００３７】以上の実験例１〜４を総合的に考えると最
適なヘイズ値を達成するためにはウェーハのオフアング
ル角θが０．１°＜θ＜０．２°の範囲内にあることが
必要であることが分かる。また、熱処理条件として、水
素ガス３％を含有するＡｒ雰囲気、１２００℃、１時間
とした以外は実験例１〜４と同様の実験を行ってオフア
ングル角の適正範囲を確認したところ、図１〜図４と同
様の傾向が得られ、オフアングル角としては、０．１°
＜θ＜０．２°が適切であることがわかった。
適なヘイズ値を達成するためにはウェーハのオフアング
ル角θが０．１°＜θ＜０．２°の範囲内にあることが
必要であることが分かる。また、熱処理条件として、水
素ガス３％を含有するＡｒ雰囲気、１２００℃、１時間
とした以外は実験例１〜４と同様の実験を行ってオフア
ングル角の適正範囲を確認したところ、図１〜図４と同
様の傾向が得られ、オフアングル角としては、０．１°
＜θ＜０．２°が適切であることがわかった。
【００３８】
【発明の効果】以上述べたごとく、本発明によれば、ヘ
イズの非常に低い高品質アニールウェーハを製造するこ
とができる。
イズの非常に低い高品質アニールウェーハを製造するこ
とができる。
【図１】 実験例１におけるウェーハのオフアングル角
とアニール後のヘイズ値の関係を示すグラフである。
とアニール後のヘイズ値の関係を示すグラフである。
【図２】 実験例２におけるウェーハのオフアングル角
とアニール後のヘイズ値の関係を示すグラフである。
とアニール後のヘイズ値の関係を示すグラフである。
【図３】 実験例３におけるウェーハのオフアングル角
とＴＤＤＢ良品率との関係を示すグラフである。
とＴＤＤＢ良品率との関係を示すグラフである。
【図４】 実験例４におけるウェーハのオフアングル角
とＴＺＤＢ良品率との関係を示すグラフである。
とＴＺＤＢ良品率との関係を示すグラフである。
【図５】 ウェーハのオフアングル角がＸ軸方向の傾き
αとＹ軸方向の傾きβの合成値θであることを示す説明
図である。
αとＹ軸方向の傾きβの合成値θであることを示す説明
図である。
Claims (3)
- 【請求項１】 （１００）またはこれと等価な面に対し
て傾斜角度θが０．１°＜θ＜０．２°の範囲内に傾斜
した面方位を有するシリコン鏡面ウェーハを、水素ガ
ス、不活性ガス、窒素ガスまたはこれらの混合ガス雰囲
気中で熱処理することを特徴とするアニールウェーハの
製造方法。 - 【請求項２】 前記シリコン鏡面ウェーハは、スライス
面が（１００）またはこれと等価な面に対して傾斜角度
θが０．１°＜θ＜０．２°の範囲内となるようにシリ
コン単結晶インゴットをスライスしたウェーハから作製
することを特徴とする請求項１に記載されたアニールウ
ェーハの製造方法。 - 【請求項３】 請求項１または請求項２に記載された製
造方法により製造されたアニールウェーハであって、
（１００）またはこれと等価な面に対して傾斜角度θを
０．１°＜θ＜０．２°の範囲内に傾斜した面方位を有
することを特徴とするアニールウェーハ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000341619A JP4603677B2 (ja) | 2000-11-09 | 2000-11-09 | アニールウェーハの製造方法及びアニールウェーハ |
| EP01980948A EP1276141A4 (en) | 2000-11-09 | 2001-11-01 | METHOD FOR MANUFACTURING RECLAIMED WAFER AND RECLAIMED WAFER |
| KR1020027006866A KR20020060244A (ko) | 2000-11-09 | 2001-11-01 | 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼 |
| US10/203,011 US6645834B2 (en) | 2000-11-09 | 2001-11-01 | Method for manufacturing annealed wafer and annealed wafer |
| PCT/JP2001/009586 WO2002039496A1 (fr) | 2000-11-09 | 2001-11-01 | Procede de fabrication de plaquette recuite et plaquette recuite |
| TW090127676A TWI286342B (en) | 2000-11-09 | 2001-11-07 | Method for manufacturing annealed wafer and annealed wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000341619A JP4603677B2 (ja) | 2000-11-09 | 2000-11-09 | アニールウェーハの製造方法及びアニールウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002151519A true JP2002151519A (ja) | 2002-05-24 |
| JP4603677B2 JP4603677B2 (ja) | 2010-12-22 |
Family
ID=18816333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000341619A Expired - Fee Related JP4603677B2 (ja) | 2000-11-09 | 2000-11-09 | アニールウェーハの製造方法及びアニールウェーハ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6645834B2 (ja) |
| EP (1) | EP1276141A4 (ja) |
| JP (1) | JP4603677B2 (ja) |
| KR (1) | KR20020060244A (ja) |
| TW (1) | TWI286342B (ja) |
| WO (1) | WO2002039496A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7135420B2 (en) | 2003-03-25 | 2006-11-14 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4947248B2 (ja) * | 2001-09-14 | 2012-06-06 | Ｄｏｗａエレクトロニクス株式会社 | ノッチ付き化合物半導体ウエハ |
| US20060009011A1 (en) * | 2004-07-06 | 2006-01-12 | Gary Barrett | Method for recycling/reclaiming a monitor wafer |
| US8396670B2 (en) * | 2004-08-16 | 2013-03-12 | Venture Milling, Inc. | Process, system and method for improving the determination of digestive effects upon an ingestable substance |
| JP2008060355A (ja) * | 2006-08-31 | 2008-03-13 | Sumco Corp | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
| CN113421823A (zh) * | 2021-05-10 | 2021-09-21 | 中环领先半导体材料有限公司 | 一种控制氩退火片边缘Haze的工艺 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152179A (ja) * | 1991-11-30 | 1993-06-18 | Toshiba Ceramics Co Ltd | シリコンウエハの製造方法 |
| JPH05347256A (ja) * | 1992-06-12 | 1993-12-27 | Toshiba Corp | 半導体装置用基板 |
| JPH08264401A (ja) * | 1995-03-20 | 1996-10-11 | Toshiba Ceramics Co Ltd | 傾斜表面シリコンウエハ及びその表面構造の形成方法 |
| JPH08264552A (ja) * | 1995-03-24 | 1996-10-11 | Toshiba Ceramics Co Ltd | シリコンウエーハの製造方法 |
| JPH08321443A (ja) * | 1995-05-25 | 1996-12-03 | Toshiba Microelectron Corp | 半導体装置の製造方法 |
| JPH11121407A (ja) * | 1997-10-09 | 1999-04-30 | Toshiba Ceramics Co Ltd | 半導体装置用基板及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786289A (ja) * | 1993-07-22 | 1995-03-31 | Toshiba Corp | 半導体シリコンウェハおよびその製造方法 |
| JP3827167B2 (ja) | 1995-03-20 | 2006-09-27 | 東芝セラミックス株式会社 | 傾斜表面シリコンウエハの表面構造の形成方法 |
| JPH08264780A (ja) | 1995-03-20 | 1996-10-11 | Toshiba Ceramics Co Ltd | 半導体素子 |
| CA2172233C (en) * | 1995-03-20 | 2001-01-02 | Lei Zhong | Slant-surface silicon wafer having a reconstructed atomic-level stepped surface structure |
| US6294469B1 (en) * | 1999-05-21 | 2001-09-25 | Plasmasil, Llc | Silicon wafering process flow |
| JP4846915B2 (ja) * | 2000-03-29 | 2011-12-28 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
-
2000
- 2000-11-09 JP JP2000341619A patent/JP4603677B2/ja not_active Expired - Fee Related
-
2001
- 2001-11-01 US US10/203,011 patent/US6645834B2/en not_active Expired - Lifetime
- 2001-11-01 KR KR1020027006866A patent/KR20020060244A/ko active Search and Examination
- 2001-11-01 WO PCT/JP2001/009586 patent/WO2002039496A1/ja active Application Filing
- 2001-11-01 EP EP01980948A patent/EP1276141A4/en not_active Withdrawn
- 2001-11-07 TW TW090127676A patent/TWI286342B/zh not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152179A (ja) * | 1991-11-30 | 1993-06-18 | Toshiba Ceramics Co Ltd | シリコンウエハの製造方法 |
| JPH05347256A (ja) * | 1992-06-12 | 1993-12-27 | Toshiba Corp | 半導体装置用基板 |
| JPH08264401A (ja) * | 1995-03-20 | 1996-10-11 | Toshiba Ceramics Co Ltd | 傾斜表面シリコンウエハ及びその表面構造の形成方法 |
| JPH08264552A (ja) * | 1995-03-24 | 1996-10-11 | Toshiba Ceramics Co Ltd | シリコンウエーハの製造方法 |
| JPH08321443A (ja) * | 1995-05-25 | 1996-12-03 | Toshiba Microelectron Corp | 半導体装置の製造方法 |
| JPH11121407A (ja) * | 1997-10-09 | 1999-04-30 | Toshiba Ceramics Co Ltd | 半導体装置用基板及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7135420B2 (en) | 2003-03-25 | 2006-11-14 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002039496A1 (fr) | 2002-05-16 |
| EP1276141A1 (en) | 2003-01-15 |
| EP1276141A4 (en) | 2007-08-01 |
| KR20020060244A (ko) | 2002-07-16 |
| US20030003773A1 (en) | 2003-01-02 |
| JP4603677B2 (ja) | 2010-12-22 |
| US6645834B2 (en) | 2003-11-11 |
| TWI286342B (en) | 2007-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7846252B2 (en) | Silicon wafer for IGBT and method for producing same | |
| TWI393168B (zh) | 降低矽晶圓中金屬污染之方法 | |
| US7011717B2 (en) | Method for heat treatment of silicon wafers and silicon wafer | |
| JP6044660B2 (ja) | シリコンウェーハの製造方法 | |
| KR100319413B1 (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
| KR20140001815A (ko) | 실리콘 기판의 제조 방법 및 실리콘 기판 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JP4013276B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2003502836A (ja) | イントリンシックゲッタリングを有するエピタキシャルシリコンウエハの製造方法 | |
| JPH11168106A (ja) | 半導体基板の処理方法 | |
| US6204188B1 (en) | Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method | |
| JP4603677B2 (ja) | アニールウェーハの製造方法及びアニールウェーハ | |
| US6709957B2 (en) | Method of producing epitaxial wafers | |
| EP1052313B1 (en) | Silicon wafer and method of manufacture thereof | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP4035886B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| JP5211550B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
| KR100685260B1 (ko) | 실리콘 웨이퍼의 열처리 방법 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JP3565068B2 (ja) | シリコンウエーハの熱処理方法およびシリコンウエーハ | |
| JP7384264B1 (ja) | エピタキシャル成長用シリコンウェーハ及びエピタキシャルウェーハ | |
| JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP2652346B2 (ja) | シリコンウエーハの製造方法 | |
| JPH06166595A (ja) | シリコンウェーハ | |
| JPH07165495A (ja) | シリコンウエーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080527 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100825 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101004 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4603677 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |