JPH05347256A - 半導体装置用基板 - Google Patents
半導体装置用基板Info
- Publication number
- JPH05347256A JPH05347256A JP4153720A JP15372092A JPH05347256A JP H05347256 A JPH05347256 A JP H05347256A JP 4153720 A JP4153720 A JP 4153720A JP 15372092 A JP15372092 A JP 15372092A JP H05347256 A JPH05347256 A JP H05347256A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wafer
- angle
- epitaxial wafer
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 超ＬＳＩ用エピタキシャルウェーハの（１０
０）基板面方位をある特定の範囲に限定することにより
マイクロラフネスを最小に抑える。 【構成】 （１００）面からの基板の傾斜角を［０１
１］方向または［０１１］方向に角度θ、および［０１
１］方向または［０１１］方向に角度φだけ傾斜させ
る。角度θおよびφは３０′≦θ，φ≦２°に設定す
る。
０）基板面方位をある特定の範囲に限定することにより
マイクロラフネスを最小に抑える。 【構成】 （１００）面からの基板の傾斜角を［０１
１］方向または［０１１］方向に角度θ、および［０１
１］方向または［０１１］方向に角度φだけ傾斜させ
る。角度θおよびφは３０′≦θ，φ≦２°に設定す
る。
Description
【０００１】
【産業上の利用分野】本発明は、気相成長プロセスに関
するものであって、超ＬＳＩ用基板の製造に使用され
る。
するものであって、超ＬＳＩ用基板の製造に使用され
る。
【０００２】
【従来の技術】一般にＬＳＩ用の基板材料として、バイ
ポーラおよびディスクリートデバイスにはシリコンエピ
タキシャルウェーハが、また、ＭＯＳデバイスにはチョ
コラルスキー法シリコンウェーハが、用いられてきた。
特に、高集積ＣＭＯＳデバイスは、低消費電力、簡便な
設計および低ノイズ性を特徴としている。しかし、ＣＭ
ＯＳデバイスでは微細化にともない、寄生トランジスタ
形成によるラッチアップ現象が起こる。ラッチアップ対
策のために、構造的にシリコンエピタキシャルウェーハ
が用いられている。
ポーラおよびディスクリートデバイスにはシリコンエピ
タキシャルウェーハが、また、ＭＯＳデバイスにはチョ
コラルスキー法シリコンウェーハが、用いられてきた。
特に、高集積ＣＭＯＳデバイスは、低消費電力、簡便な
設計および低ノイズ性を特徴としている。しかし、ＣＭ
ＯＳデバイスでは微細化にともない、寄生トランジスタ
形成によるラッチアップ現象が起こる。ラッチアップ対
策のために、構造的にシリコンエピタキシャルウェーハ
が用いられている。
【０００３】最近、超ＬＳＩ用ＭＯＳデバイスにおい
て、さらに信頼性向上またはデバイス構造の自由度をも
たせるために、シリコンエピキタシャルウェーハが注目
されるようになった。このようなＭＯＳ用シリコンエピ
タキシャルウェーハとして代表的なものは、シリコン
（１００）面単結晶基板に同一方位のシリコン単結晶を
気相成長させたものである。
て、さらに信頼性向上またはデバイス構造の自由度をも
たせるために、シリコンエピキタシャルウェーハが注目
されるようになった。このようなＭＯＳ用シリコンエピ
タキシャルウェーハとして代表的なものは、シリコン
（１００）面単結晶基板に同一方位のシリコン単結晶を
気相成長させたものである。
【０００４】しかしながら、設計ルールが０．５μｍ以
下となる様な超ＬＳＩにエピタキシャルウェーハを適用
するためには、従来デバイスではほとんど関心が払われ
ていなかったエピタキシャルウェーハ表面の原子レベル
の微小凹凸、いわゆるマイクロラフネスを制御する必要
がある。超ＬＳＩ用ウェーハの表面マイクロラフネス
は、酸化膜耐圧、移動度などの電気特性に影響を及ぼす
からである。このマイクロラフネスは、表面欠陥による
表面粗れではなく、原子レベルの表面凹凸である。マイ
クロラフネスが大きいと電気特性は悪化する。すなわ
ち、エピタキシャルウェーハの電気特性を向上させるた
めには、エピタキシャルウェーハの表面マイクロラフネ
スを小さくする必要がある。
下となる様な超ＬＳＩにエピタキシャルウェーハを適用
するためには、従来デバイスではほとんど関心が払われ
ていなかったエピタキシャルウェーハ表面の原子レベル
の微小凹凸、いわゆるマイクロラフネスを制御する必要
がある。超ＬＳＩ用ウェーハの表面マイクロラフネス
は、酸化膜耐圧、移動度などの電気特性に影響を及ぼす
からである。このマイクロラフネスは、表面欠陥による
表面粗れではなく、原子レベルの表面凹凸である。マイ
クロラフネスが大きいと電気特性は悪化する。すなわ
ち、エピタキシャルウェーハの電気特性を向上させるた
めには、エピタキシャルウェーハの表面マイクロラフネ
スを小さくする必要がある。
【０００５】従来、シリコンエピタキシャルウェーハの
製造において、（１００）面基板のオフアングル、即
ち、傾斜角度は、ＳＥＭＩスタンダード（Semiconducto
r Equipment and Materials International ）で２°以
下と規定されている（SEMI M2-87）。また、最近では基
板の加工精度の向上により傾斜角度１°以下の基板が通
常用いられている。この様な従来技術としては特開昭６
２−２２６８９１号が一例として挙げられるが、これは
エピタキシャル成長時の微小欠陥、即ち、ティアドロッ
プの低減を図ることを目的としている。しかしながら、
この数値範囲のシリコン（１００）基板ウェーハをエピ
タキシャル成長したときに、そのエピタキシャルウェー
ハ表面が基板ウェーハ表面より粗れてしまうことがあ
り、エピタキシャルウェーハ表面のマイクロラフネスを
制御することが困難であった。
製造において、（１００）面基板のオフアングル、即
ち、傾斜角度は、ＳＥＭＩスタンダード（Semiconducto
r Equipment and Materials International ）で２°以
下と規定されている（SEMI M2-87）。また、最近では基
板の加工精度の向上により傾斜角度１°以下の基板が通
常用いられている。この様な従来技術としては特開昭６
２−２２６８９１号が一例として挙げられるが、これは
エピタキシャル成長時の微小欠陥、即ち、ティアドロッ
プの低減を図ることを目的としている。しかしながら、
この数値範囲のシリコン（１００）基板ウェーハをエピ
タキシャル成長したときに、そのエピタキシャルウェー
ハ表面が基板ウェーハ表面より粗れてしまうことがあ
り、エピタキシャルウェーハ表面のマイクロラフネスを
制御することが困難であった。
【０００６】われわれは、この従来ほとんど関心の払わ
れていなかったエピタキシャルウェーハ表面のマイクロ
ラフネスに注目し、基板のオフアングルとの相関を詳細
に調べた結果、ある特定の範囲にオフアングルを用いる
ことによって、エピタキシャルウェーハ表面のマイクロ
ラフネスを基板と同等以上に向上させることができるこ
とを知見した。
れていなかったエピタキシャルウェーハ表面のマイクロ
ラフネスに注目し、基板のオフアングルとの相関を詳細
に調べた結果、ある特定の範囲にオフアングルを用いる
ことによって、エピタキシャルウェーハ表面のマイクロ
ラフネスを基板と同等以上に向上させることができるこ
とを知見した。
【０００７】
【発明が解決しようとする課題】本発明は、超ＬＳＩ用
エピタキシャルウェーハを製造する際に、（１００）基
板の面方位をある特定の範囲に限定することにより、エ
ピタキシャルウェーハ表面のマイクロラフネスを最小に
抑えることを目的とする。
エピタキシャルウェーハを製造する際に、（１００）基
板の面方位をある特定の範囲に限定することにより、エ
ピタキシャルウェーハ表面のマイクロラフネスを最小に
抑えることを目的とする。
【０００８】
【課題を解決するための手段】われわれは、前記エピタ
キシャルウェーハ表面のマイクロラフネスの問題点を検
討していたところ、シリコン（１００）面基板ウェーハ
のオフアングルとマイクロラフネスとの間に強い相関関
係があることがわかった。さらに、マイクロラフネス
は、酸化膜耐圧などの電気特性と関係があることから、
基板を適切なオフアングルにすることでエピタキシャル
ウェーハの電気特性を向上させることができることもわ
かった。
キシャルウェーハ表面のマイクロラフネスの問題点を検
討していたところ、シリコン（１００）面基板ウェーハ
のオフアングルとマイクロラフネスとの間に強い相関関
係があることがわかった。さらに、マイクロラフネス
は、酸化膜耐圧などの電気特性と関係があることから、
基板を適切なオフアングルにすることでエピタキシャル
ウェーハの電気特性を向上させることができることもわ
かった。
【０００９】本発明は、従来（１００）面から±２°、
あるいは±１°以内では、オフアングルの方向や数値は
特に規定せずに用いられてきたのとは異なり、シリコン
（１００）面基板ウェーハの［０１１］方向または［０
１１］方向に角度θだけ、および［０１１］方向または
［０１１］方向に角度φだけ傾け、角度θおよびφは、
３０′≦θ≦２°かつ３０′≦φ≦２°の範囲としたも
のである。前記オフアングルに制御したシリコン基板に
エピタキシャル成長することによりマイクロラフネスが
良好で、酸化膜耐圧が優れたウェーハをつくることがで
きた。
あるいは±１°以内では、オフアングルの方向や数値は
特に規定せずに用いられてきたのとは異なり、シリコン
（１００）面基板ウェーハの［０１１］方向または［０
１１］方向に角度θだけ、および［０１１］方向または
［０１１］方向に角度φだけ傾け、角度θおよびφは、
３０′≦θ≦２°かつ３０′≦φ≦２°の範囲としたも
のである。前記オフアングルに制御したシリコン基板に
エピタキシャル成長することによりマイクロラフネスが
良好で、酸化膜耐圧が優れたウェーハをつくることがで
きた。
【００１０】本発明は、前記のように、シリコン基板ウ
ェーハの表面を（１００）面から特定の方向に傾斜する
ように制御するものである。
ェーハの表面を（１００）面から特定の方向に傾斜する
ように制御するものである。
【００１１】図１によってオフアングルθおよびφを、
説明する。基板ウェーハの（１００）面１において、ウ
ェーハ中心Ｏを通り、各結晶方向［０１１］、［０１
１］、［０１１］および［０１１］がある。（１００）
面法線２と基板ウェーハ表面の面法線３とのなす角（オ
フアングル）において、［０１１］または［０１１］方
向の角度成分をθ、［０１１］または［０１１］方向の
角度成分をφとする。このときのθおよびφを、３０′
≦θ≦２°かつ３０′≦φ≦２°にしたものが、本発明
の特徴である。
説明する。基板ウェーハの（１００）面１において、ウ
ェーハ中心Ｏを通り、各結晶方向［０１１］、［０１
１］、［０１１］および［０１１］がある。（１００）
面法線２と基板ウェーハ表面の面法線３とのなす角（オ
フアングル）において、［０１１］または［０１１］方
向の角度成分をθ、［０１１］または［０１１］方向の
角度成分をφとする。このときのθおよびφを、３０′
≦θ≦２°かつ３０′≦φ≦２°にしたものが、本発明
の特徴である。
【００１２】図２は、本発明のオフアングル角度θおよ
びφの範囲を示すものである。横軸は角度θ（［０１
１］方向または［０１１］方向のオフアングル成分）、
縦軸は角度φ（［０１１］方向または［０１１］方向の
オフアングル成分）を表す。本発明では、角度θおよび
φの範囲を、横軸は左右に３０′から２°まで、縦軸は
上下に３０′から２°までとしている。
びφの範囲を示すものである。横軸は角度θ（［０１
１］方向または［０１１］方向のオフアングル成分）、
縦軸は角度φ（［０１１］方向または［０１１］方向の
オフアングル成分）を表す。本発明では、角度θおよび
φの範囲を、横軸は左右に３０′から２°まで、縦軸は
上下に３０′から２°までとしている。
【００１３】本発明において、エピタキシャルウェーハ
表面のマイクロラフネスを制御できる機構は、以下のよ
うに解釈できる。
表面のマイクロラフネスを制御できる機構は、以下のよ
うに解釈できる。
【００１４】通常、シリコンの気相成長は、気相化学反
応により遊離したＳｉ原子がウェハ表面に吸着され、そ
の時の基板表面温度に規定される移動度で表面を泳動
（マイグレーション）してエネルギー的に安定なキンク
サイトに到達し、そこで結晶格子として安定な位置に固
定される、という機構で進行する。
応により遊離したＳｉ原子がウェハ表面に吸着され、そ
の時の基板表面温度に規定される移動度で表面を泳動
（マイグレーション）してエネルギー的に安定なキンク
サイトに到達し、そこで結晶格子として安定な位置に固
定される、という機構で進行する。
【００１５】オフアングルがＯであるシリコン（１０
０）面のような低次指数面は、原子が稠密に配列した面
であるから平滑であり、図３（ａ）のようにキンクサイ
トが少ない。キンクサイトは、表面に吸着しているシリ
コンを収容して、平滑な表面の形成に不可欠なものであ
る。
０）面のような低次指数面は、原子が稠密に配列した面
であるから平滑であり、図３（ａ）のようにキンクサイ
トが少ない。キンクサイトは、表面に吸着しているシリ
コンを収容して、平滑な表面の形成に不可欠なものであ
る。
【００１６】このキンクの密度は、基板のオフアングル
と密接な関係があり、オフアングルをθとした場合、ほ
ぼｔａｎθに比例する。したがって、このキンクサイト
の少ない（１００）面上に気相成長したとき、成長表面
に吸着したシリコンを収容する場所が少ないので、平滑
な表面が形成できない。そのため、図３（ｂ）のような
多数のキンクサイトが存在する（１００）面からある一
定値以上傾けた面に、エピタキシャル成長をすれば、表
面マイクロラフネスを小さくし、かつ電気特性を向上さ
せることができる。
と密接な関係があり、オフアングルをθとした場合、ほ
ぼｔａｎθに比例する。したがって、このキンクサイト
の少ない（１００）面上に気相成長したとき、成長表面
に吸着したシリコンを収容する場所が少ないので、平滑
な表面が形成できない。そのため、図３（ｂ）のような
多数のキンクサイトが存在する（１００）面からある一
定値以上傾けた面に、エピタキシャル成長をすれば、表
面マイクロラフネスを小さくし、かつ電気特性を向上さ
せることができる。
【００１７】
【実施例】本発明の実施例を以下に示す。
【００１８】チョコラルスキー法で引き上げたシリコン
単結晶インゴットから、シリコン単結晶基板として、抵
抗率１〜３０Ω・cmのｐ型（１００）面から、オフアン
グル［０１１］方向のθおよび［０１１］方向のφがそ
れぞれ１０′≦θ＝φ≦２°のものを用い、気相反応容
器中で１１００℃、１０分間水素ガスでアニールした
後、同一温度で３分間、塩酸ガスでエッチングした。そ
の後、水素およびジクロルシランの混合ガスを供給し、
１１００℃で０．８μｍ／min の成長速度で１５分間エ
ピタキシャル成長した。それらのウェーハの表面マイク
ロラフネスは、振動干渉法により自乗平均平方根値（Ｒ
ms）で評価し、また、酸化膜耐圧はＣモード良品率で評
価した。
単結晶インゴットから、シリコン単結晶基板として、抵
抗率１〜３０Ω・cmのｐ型（１００）面から、オフアン
グル［０１１］方向のθおよび［０１１］方向のφがそ
れぞれ１０′≦θ＝φ≦２°のものを用い、気相反応容
器中で１１００℃、１０分間水素ガスでアニールした
後、同一温度で３分間、塩酸ガスでエッチングした。そ
の後、水素およびジクロルシランの混合ガスを供給し、
１１００℃で０．８μｍ／min の成長速度で１５分間エ
ピタキシャル成長した。それらのウェーハの表面マイク
ロラフネスは、振動干渉法により自乗平均平方根値（Ｒ
ms）で評価し、また、酸化膜耐圧はＣモード良品率で評
価した。
【００１９】図４にオフアングルとＲmsとの関係を示
す。オフアングルが３０′≦θ＝φ≦２°のとき、Ｒms
は０．２〜０．３nmとなり、オフアングル１０′≦θ＝
φ≦２０′のときの０．５〜０．８nmに比べて急激に小
さくなり、さらに基板ウェーハのＲms（０．４〜０．５
nm）より小さくなっていた。
す。オフアングルが３０′≦θ＝φ≦２°のとき、Ｒms
は０．２〜０．３nmとなり、オフアングル１０′≦θ＝
φ≦２０′のときの０．５〜０．８nmに比べて急激に小
さくなり、さらに基板ウェーハのＲms（０．４〜０．５
nm）より小さくなっていた。
【００２０】図５にオフアングルとＣモード良品率との
関係を示す。３０′≦θ＝φ≦２°においてＣモード良
品率は９０％以上で、１０′≦θ＝φ≦２０′のときの
６０〜８０％に比べて増加した。
関係を示す。３０′≦θ＝φ≦２°においてＣモード良
品率は９０％以上で、１０′≦θ＝φ≦２０′のときの
６０〜８０％に比べて増加した。
【００２１】同様に、オフアングル１０′≦θ≦２°か
つ１０′≦φ≦２°の範囲で、３０′≦θ≦２°かつ３
０′≦φ≦２°のときに、前記の効果を確認した。
つ１０′≦φ≦２°の範囲で、３０′≦θ≦２°かつ３
０′≦φ≦２°のときに、前記の効果を確認した。
【００２２】
【発明の効果】本発明によれば、基板のオフアングルを
制御することにより、エピタキシャルウェーハ表面マイ
クロラフネスを基板ウェーハおよび従来のエピタキシウ
ェーハより安定的に向上させることができ、さらに酸化
膜耐圧などの電気特性も向上するなどの効果が得られ
た。本発明のエピタキシャルウェーハを超ＬＳＩ用の出
発材料として用いれば、デバイスの製造歩留りだけでな
く、デバイスの信頼性向上も期待できる。
制御することにより、エピタキシャルウェーハ表面マイ
クロラフネスを基板ウェーハおよび従来のエピタキシウ
ェーハより安定的に向上させることができ、さらに酸化
膜耐圧などの電気特性も向上するなどの効果が得られ
た。本発明のエピタキシャルウェーハを超ＬＳＩ用の出
発材料として用いれば、デバイスの製造歩留りだけでな
く、デバイスの信頼性向上も期待できる。
【図１】基板ウェーハのオフアングルを説明するための
斜視図。
斜視図。
【図２】本発明の基板ウェーハオフアングル数値範囲を
示す図。
示す図。
【図３】シリコン（１００）面基板ウェーハの断面模式
図。（ａ）はオフアングルがゼロのとき、（ｂ）はオフ
アングルがあるとき。
図。（ａ）はオフアングルがゼロのとき、（ｂ）はオフ
アングルがあるとき。
【図４】本発明の効果を確認した実験結果を示す図。
【図５】本発明の効果を確認した実験結果を示す図。
１、８ シリコン単結晶（１００）面 ２ 基板表面の面法線 ３ オフアングルの［０１１］方向または［０１１］方
向の成分 ４ オフアングルの［０１１］方向または［０１１］方
向の成分 ５ 基板ウェーハ ６ 基板オフアングルの数値範囲 ７ シリコン原子 ９ キンクサイト １０ オフアングル
向の成分 ４ オフアングルの［０１１］方向または［０１１］方
向の成分 ５ 基板ウェーハ ６ 基板オフアングルの数値範囲 ７ シリコン原子 ９ キンクサイト １０ オフアングル
Claims (1)
- 【請求項１】シリコン単結晶（１００）面基板ウェーハ
を用いたシリコンエピタキシャルウェーハにおいて、
（１００）面からの基板の傾斜角度を［０１１］方向ま
たは［０１１］方向に角度θだけ、および［０１１］方
向または［０１１］方向に角度φだけ傾斜させたもので
あって、角度θおよびφが、３０′≦θ≦２°かつ３
０′≦φ≦２°であることを特徴とする半導体装置用基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04153720A JP3081706B2 (ja) | 1992-06-12 | 1992-06-12 | 半導体装置用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04153720A JP3081706B2 (ja) | 1992-06-12 | 1992-06-12 | 半導体装置用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05347256A true JPH05347256A (ja) | 1993-12-27 |
| JP3081706B2 JP3081706B2 (ja) | 2000-08-28 |
Family
ID=15568631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04153720A Expired - Lifetime JP3081706B2 (ja) | 1992-06-12 | 1992-06-12 | 半導体装置用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3081706B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002005335A1 (en) * | 2000-07-10 | 2002-01-17 | Shin-Etsu Handotai Co.,Ltd. | Single crystal wafer and solar battery cell |
| WO2002039496A1 (fr) * | 2000-11-09 | 2002-05-16 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication de plaquette recuite et plaquette recuite |
| JP2004152965A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
| WO2004101867A1 (ja) * | 2003-05-15 | 2004-11-25 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 |
| EP1533402A1 (en) * | 2002-08-30 | 2005-05-25 | Sumitomo Mitsubishi Silicon Corporation | Epitaxial wafer and its manufacturing method |
| JP2006210698A (ja) * | 2005-01-28 | 2006-08-10 | Toshiba Ceramics Co Ltd | 歪みシリコンウェーハ |
| US7135420B2 (en) | 2003-03-25 | 2006-11-14 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| JP2017117974A (ja) * | 2015-12-25 | 2017-06-29 | 信越半導体株式会社 | エピタキシャルウェーハ及びエピタキシャルウェーハの製造方法 |
| KR20190124793A (ko) * | 2017-04-06 | 2019-11-05 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI402896B (zh) | 2006-02-02 | 2013-07-21 | Nippon Mining Co | Substrate semiconductor growth substrate and epitaxial growth method |
-
1992
- 1992-06-12 JP JP04153720A patent/JP3081706B2/ja not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002005335A1 (en) * | 2000-07-10 | 2002-01-17 | Shin-Etsu Handotai Co.,Ltd. | Single crystal wafer and solar battery cell |
| US7459720B2 (en) | 2000-07-10 | 2008-12-02 | Shin-Etsu Handotai Co., Ltd. | Single crystal wafer and solar battery cell |
| AU2001269469B2 (en) * | 2000-07-10 | 2006-11-02 | Shin-Etsu Handotai Co., Ltd. | Single crystal wafer and solar battery cell |
| WO2002039496A1 (fr) * | 2000-11-09 | 2002-05-16 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication de plaquette recuite et plaquette recuite |
| JP2002151519A (ja) * | 2000-11-09 | 2002-05-24 | Shin Etsu Handotai Co Ltd | アニールウェーハの製造方法及びアニールウェーハ |
| US6645834B2 (en) | 2000-11-09 | 2003-11-11 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing annealed wafer and annealed wafer |
| EP1533402A1 (en) * | 2002-08-30 | 2005-05-25 | Sumitomo Mitsubishi Silicon Corporation | Epitaxial wafer and its manufacturing method |
| EP1533402A4 (en) * | 2002-08-30 | 2007-07-11 | Sumco Corp | EPITAXIAL WAFER AND METHOD OF MANUFACTURE |
| JP2004152965A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
| US7135420B2 (en) | 2003-03-25 | 2006-11-14 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| WO2004101867A1 (ja) * | 2003-05-15 | 2004-11-25 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 |
| JP2006210698A (ja) * | 2005-01-28 | 2006-08-10 | Toshiba Ceramics Co Ltd | 歪みシリコンウェーハ |
| JP2017117974A (ja) * | 2015-12-25 | 2017-06-29 | 信越半導体株式会社 | エピタキシャルウェーハ及びエピタキシャルウェーハの製造方法 |
| KR20190124793A (ko) * | 2017-04-06 | 2019-11-05 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3081706B2 (ja) | 2000-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4190906B2 (ja) | シリコン半導体基板及びその製造方法 | |
| US8449675B2 (en) | Semiconductor wafer with an epitaxially deposited layer, and process for producing the semiconductor wafer | |
| EP1176633A2 (en) | Surface treatment solution for polysilicon film and method of treating the surface of polysilicon film using the same | |
| US4435447A (en) | Method for forming an insulating film on a semiconductor substrate surface | |
| WO2008075449A1 (ja) | 歪Ｓｉ基板の製造方法 | |
| EP0159252A2 (en) | Process for the production of semiconductor devices by using silicon-on-isolation techniques | |
| JP2003124219A (ja) | シリコンウエーハおよびエピタキシャルシリコンウエーハ | |
| Hsieh et al. | Silicon homoepitaxy by rapid thermal processing chemical vapor deposition (RTPCVD)—A review | |
| JP3081706B2 (ja) | 半導体装置用基板 | |
| WO2004081987A2 (en) | Sige rectification process | |
| JP4972330B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH03295235A (ja) | エピタキシャルウェーハの製造方法 | |
| US5168089A (en) | Substantially facet-free selective epitaxial growth process | |
| JPH10303208A (ja) | 半導体基板およびその製造方法 | |
| US7060597B2 (en) | Manufacturing method for a silicon substrate having strained layer | |
| JPS62226891A (ja) | 半導体装置用基板 | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| JP2005079134A (ja) | 半導体基板およびその製造方法 | |
| EP0486066A1 (en) | Method for forming crystal article | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JPH09223699A (ja) | シリコンウェーハとその製造方法 | |
| JPH06338464A (ja) | 半導体装置用基板 | |
| JP2001144095A (ja) | アニーリングを伴った半導体ウェーハの製造方法及び半導体素子の製造方法 | |
| JP3337735B2 (ja) | 半導体基板の製造方法 | |
| JPS5968949A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |