JPS62226891A - 半導体装置用基板 - Google Patents
半導体装置用基板Info
- Publication number
- JPS62226891A JPS62226891A JP7018086A JP7018086A JPS62226891A JP S62226891 A JPS62226891 A JP S62226891A JP 7018086 A JP7018086 A JP 7018086A JP 7018086 A JP7018086 A JP 7018086A JP S62226891 A JPS62226891 A JP S62226891A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- silicon single
- angle
- axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000013078 crystal Substances 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000010409 thin film Substances 0.000 claims description 5
- 238000001947 vapour-phase growth Methods 0.000 claims description 4
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 3
- 239000005052 trichlorosilane Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置特に半導体集積回路用単結晶シリ
コン基板に関する。
コン基板に関する。
（従来の技術）
半導体集積回路素子、特にＭＯ３ｌ造によって集積回路
の構成要素が形成されている所謂ＭＯ３ＩＣの始発半導
体基板は、＜１００＞結晶軸をもつシリコン単結晶棒を
主としてチョクラルスキー法で引き上げ、これを軸方向
に直角に切断して円形薄板に分割したのち、ラッピング
、エツチング、ポリッシングし、少なくとも一方の表面
が鏡面に仕上げられてウェーハとされる。しかして、近
年ＭＯ５構造ダイナミックメモリは集積度が著しく高く
なり、そのメモリ回路を構成するトランジスタメモリセ
ルの電荷蓄積部の面積が縮小するにつれて、ソフトエラ
一対策が重要となってきている。
の構成要素が形成されている所謂ＭＯ３ＩＣの始発半導
体基板は、＜１００＞結晶軸をもつシリコン単結晶棒を
主としてチョクラルスキー法で引き上げ、これを軸方向
に直角に切断して円形薄板に分割したのち、ラッピング
、エツチング、ポリッシングし、少なくとも一方の表面
が鏡面に仕上げられてウェーハとされる。しかして、近
年ＭＯ５構造ダイナミックメモリは集積度が著しく高く
なり、そのメモリ回路を構成するトランジスタメモリセ
ルの電荷蓄積部の面積が縮小するにつれて、ソフトエラ
一対策が重要となってきている。
また、０ＭＯ８構造のマイクロプロセッサ−などにおい
では、寄生トランジスタの形成によるラッチアップ現象
防止等のために、始発半導体基板にエピタキシャル構造
をもつものが多用される傾向にある。
では、寄生トランジスタの形成によるラッチアップ現象
防止等のために、始発半導体基板にエピタキシャル構造
をもつものが多用される傾向にある。
コノようなＭＯ５ＩＣまたはＣＭＯ５ＩＣ用の始発エピ
タキシャル半導体基板は、その結晶面の結晶方位が＜１
００＞のシリコン単結晶であって、ドーパントにはｐ型
としてボロン（Ｂ）、ｎ型としてアンチモン（ｓｂ）ま
たはヒ素（Ａｓ）等が用いられ、低抵抗率例えばｏ、ｏ
ｏｔΩ口であり、片面が機械的加工歪のほとんどない完
全平面例えばフラットネスで２〜３μｍの円形薄板とさ
れ、この上に気相成長法によって下地単結晶シリコンと
同一導電型で、高抵抗率例えば１００国の単結晶層を成
長させて得られる。
タキシャル半導体基板は、その結晶面の結晶方位が＜１
００＞のシリコン単結晶であって、ドーパントにはｐ型
としてボロン（Ｂ）、ｎ型としてアンチモン（ｓｂ）ま
たはヒ素（Ａｓ）等が用いられ、低抵抗率例えばｏ、ｏ
ｏｔΩ口であり、片面が機械的加工歪のほとんどない完
全平面例えばフラットネスで２〜３μｍの円形薄板とさ
れ、この上に気相成長法によって下地単結晶シリコンと
同一導電型で、高抵抗率例えば１００国の単結晶層を成
長させて得られる。
（発明が解決しようとする問題点）
主表面の結晶方位が＜１００＞方向からなるつ工−ハは
、通常そのオフアングルの傾は方向に指定がなく、主表
面に直角な法線の方向が＜ｉｏｏ＞に対し±１乃至２°
以下の傾斜になるように加工された後エピタキシャル成
長されるが、しばしば成長面に微小な円状、楕円状ある
いは一方向に尾を引くロケット状の凹みを生じる。これ
らの凹みは長さが高々１０μｍで、これに直角方向の幅
は高々５μｍ程度であるが、その凹みの深さはエピタキ
シャル成長面から最大１〜２μｍにも及ぶことがある。
、通常そのオフアングルの傾は方向に指定がなく、主表
面に直角な法線の方向が＜ｉｏｏ＞に対し±１乃至２°
以下の傾斜になるように加工された後エピタキシャル成
長されるが、しばしば成長面に微小な円状、楕円状ある
いは一方向に尾を引くロケット状の凹みを生じる。これ
らの凹みは長さが高々１０μｍで、これに直角方向の幅
は高々５μｍ程度であるが、その凹みの深さはエピタキ
シャル成長面から最大１〜２μｍにも及ぶことがある。
この微小な凹みが円状または楕円状の先端とその尾部か
ら形成される場合、その長さ方向が個々のウェーハ内で
一定の方向に揃っているのが特徴である。この形状から
しばしばこれをティアドロップと呼ぶことがある。かが
る微小な凹み（以下ティアドロップという）は、エピタ
キシャル反応器中に同時に気相成長された複数個のエピ
タキシャルウェーハに一様に発生せずに、エピタキシャ
ル反応器中の下地単結晶ウェーハの位置によって変化し
、また一枚の下地単結晶ウェーハ内の場所によってその
密度が変化する。ティアドロップはその発生が著しい場
合には単位平方糎あたり１００〜２００ケまたはそれ以
上に及ぶことがあり。
ら形成される場合、その長さ方向が個々のウェーハ内で
一定の方向に揃っているのが特徴である。この形状から
しばしばこれをティアドロップと呼ぶことがある。かが
る微小な凹み（以下ティアドロップという）は、エピタ
キシャル反応器中に同時に気相成長された複数個のエピ
タキシャルウェーハに一様に発生せずに、エピタキシャ
ル反応器中の下地単結晶ウェーハの位置によって変化し
、また一枚の下地単結晶ウェーハ内の場所によってその
密度が変化する。ティアドロップはその発生が著しい場
合には単位平方糎あたり１００〜２００ケまたはそれ以
上に及ぶことがあり。
発生密度が著しい場合にはエピタキシャルウェーハ表面
は曇って見え、鏡面から程遠い表面状態となる。 ティ
アドロップは皆無であることが最も望ましいが、エピタ
キシャルウェーハ一枚あたりＩＯケ以下の場合は、ＭＯ
５ＩＣをつくる場合の収率にほとんど影響はない。しか
しこれが多くなると問題となる。ティアドロップがある
と、ＩＣパターンがその部分で不鮮明になり、最近のよ
うに集積度が向上し線幅が数μｍ、さらにはサブミクロ
ンになると、一枚のウェーハから得られるＩＣの良品収
率が大いに低下する。またティアドロップはその外形か
らＩＣパターンに影響するだけでなく、ＩＣ回路のエレ
メントである例えばトランジスタがその場所に形成され
た場合、拡散接合またはシリコンとその酸化膜接合の電
気特性にも悪影響があると考えられる。
は曇って見え、鏡面から程遠い表面状態となる。 ティ
アドロップは皆無であることが最も望ましいが、エピタ
キシャルウェーハ一枚あたりＩＯケ以下の場合は、ＭＯ
５ＩＣをつくる場合の収率にほとんど影響はない。しか
しこれが多くなると問題となる。ティアドロップがある
と、ＩＣパターンがその部分で不鮮明になり、最近のよ
うに集積度が向上し線幅が数μｍ、さらにはサブミクロ
ンになると、一枚のウェーハから得られるＩＣの良品収
率が大いに低下する。またティアドロップはその外形か
らＩＣパターンに影響するだけでなく、ＩＣ回路のエレ
メントである例えばトランジスタがその場所に形成され
た場合、拡散接合またはシリコンとその酸化膜接合の電
気特性にも悪影響があると考えられる。
（発明の構成）
本発明者らは前記問題点に鑑み、種々検討した結果５驚
くべきことに、下地シリコン単結晶基板の主表面を（１
００）面から特定の方向に一定の微小な傾きをもつよう
に調整することによって、ティアドロップの発生を防止
できることを見出し本発明に到達したものである。本発
明の第１の発明は、 （１００）面に近い主表面をもつ
シリコン単結晶ウェーハであって、該主表面が［１００
１軸に対し［０１１］方向もしくは［０１１］方向に角
度Ｏ１［０１１］方向もしくは［０１１１方向に角度φ
だけ傾斜し、該Ｏ１φはつぎの数値範囲、 ５′≦０≦２° 、 φ≦１０′ または ５′≦φ≦２″′ 、 θ≦１０′にあるこ
とを特徴とする半導体装置用基板を、第２の発明は、第
１の発明の基板に、気相成長法によりシリコン単結晶薄
膜をエピタキシャル成長させて成ることを特徴とする半
導体装置用基板を要旨とするものである。
くべきことに、下地シリコン単結晶基板の主表面を（１
００）面から特定の方向に一定の微小な傾きをもつよう
に調整することによって、ティアドロップの発生を防止
できることを見出し本発明に到達したものである。本発
明の第１の発明は、 （１００）面に近い主表面をもつ
シリコン単結晶ウェーハであって、該主表面が［１００
１軸に対し［０１１］方向もしくは［０１１］方向に角
度Ｏ１［０１１］方向もしくは［０１１１方向に角度φ
だけ傾斜し、該Ｏ１φはつぎの数値範囲、 ５′≦０≦２° 、 φ≦１０′ または ５′≦φ≦２″′ 、 θ≦１０′にあるこ
とを特徴とする半導体装置用基板を、第２の発明は、第
１の発明の基板に、気相成長法によりシリコン単結晶薄
膜をエピタキシャル成長させて成ることを特徴とする半
導体装置用基板を要旨とするものである。
つぎに本発明を添付の図面により詳しく説明する。
本発明は前記のように、下地シリコン単結晶基板の主表
面を（１００）面から特定の方向に一定の微小な傾きを
もつように調整するが、この場合の基板の傾は方向およ
び角度Ｏ１φを第１図によって説明する。
面を（１００）面から特定の方向に一定の微小な傾きを
もつように調整するが、この場合の基板の傾は方向およ
び角度Ｏ１φを第１図によって説明する。
（１００）面１上に０点を通り、各結晶軸［０１１］、
［０１ｒ］、［０１１コ、［０１１］カアリ、サラニ（
１００）面上に直方体２が、その一つの頂点を０点に置
かれ、この頂点に集まる３辺を［０１１］、［０１１コ
。
［０１ｒ］、［０１１コ、［０１１］カアリ、サラニ（
１００）面上に直方体２が、その一つの頂点を０点に置
かれ、この頂点に集まる３辺を［０１１］、［０１１コ
。
［１００１軸に一致させて位置している。この直方体の
側面３．４の対角線ＯＡ、ＯＢが［１００コ軸となす角
をθ、φとすると、０点を通る直方イ：：の対角線ＯＣ
を法線とするウェーハ５は、主表面が［１００１軸に対
して［０１１］方向に角度θだけ傾斜し、［０１１コ方
向に角度φだけ傾斜したものであるから、このθ、φを
。
側面３．４の対角線ＯＡ、ＯＢが［１００コ軸となす角
をθ、φとすると、０点を通る直方イ：：の対角線ＯＣ
を法線とするウェーハ５は、主表面が［１００１軸に対
して［０１１］方向に角度θだけ傾斜し、［０１１コ方
向に角度φだけ傾斜したものであるから、このθ、φを
。
５′≦θ≦２° 、 φ≦１０’
または ５′≦φ≦２° 、 θ≦１０′の数値範囲
に入るようにしたものが本発明の基板である。
に入るようにしたものが本発明の基板である。
θ、φは［１００１軸からそれぞれ［０１１］、［０１
１］軸方向に傾斜させてもよい。０．φが小さい場合、
ウェーハ５は（１００）面に近い主表面をもつウェーハ
である。
１］軸方向に傾斜させてもよい。０．φが小さい場合、
ウェーハ５は（１００）面に近い主表面をもつウェーハ
である。
第２図は本発明の傾斜角Ｏ１φの数値範囲を示すもので
、横軸に角度０ （［０１１］、［０１１コ軸方向への
傾斜角）、縦軸に角度φ Ｃ［ＯＩＴ］、［０１１コ軸
方向への傾斜角）をとり、縦横軸の交点から左右に５′
から２６まで、上下に１０′ の範囲、および交点から
上下に５′から２″まで、左右に１０′の範囲が本発明
のＯ１φの数値範囲である。したがって第２図で、中央
の正方形部分６を除く斜線の入った十字形内の点により
表されるＯ１φのウェーハに、シリコン単結晶薄膜をエ
ピタキシャル成長させた基板は、ティアドロップが皆無
であるかまたはウェーハ一枚あたり１０ケ以下で、ＩＣ
回路用として優れた基板となる。しかし第２図における
斜線部以外の部分にある点により表されるθ、φをもつ
ウェーハでは、表面に多数のティアドロップを発生し、
ＩＣ回路を形成したときパターンが不鮮明となり、電気
特性も劣化し信頼性の乏しい基板となる。
、横軸に角度０ （［０１１］、［０１１コ軸方向への
傾斜角）、縦軸に角度φ Ｃ［ＯＩＴ］、［０１１コ軸
方向への傾斜角）をとり、縦横軸の交点から左右に５′
から２６まで、上下に１０′ の範囲、および交点から
上下に５′から２″まで、左右に１０′の範囲が本発明
のＯ１φの数値範囲である。したがって第２図で、中央
の正方形部分６を除く斜線の入った十字形内の点により
表されるＯ１φのウェーハに、シリコン単結晶薄膜をエ
ピタキシャル成長させた基板は、ティアドロップが皆無
であるかまたはウェーハ一枚あたり１０ケ以下で、ＩＣ
回路用として優れた基板となる。しかし第２図における
斜線部以外の部分にある点により表されるθ、φをもつ
ウェーハでは、表面に多数のティアドロップを発生し、
ＩＣ回路を形成したときパターンが不鮮明となり、電気
特性も劣化し信頼性の乏しい基板となる。
このように微小なオフアングルの（１００）面近傍に主
表面をもつエピタキシャルウェーハが、何故ティアドロ
ップを発生しないかについて理論的な解明はなされてい
ないが、その発生原因追究の過程で、エピタキシャル反
応器中における気相反応工程では、初期の水素雰囲気中
の、高温例えば１０００℃で３０分程度の熱処理によっ
て、前記第１の発明の数値範囲外の下地結晶表面に微小
凹みの発生があり、前記第１の発明の数値範囲内の場合
には発生しないことを発見し、これがティアドロップ発
生の原因解明に有力な手掛かりになることが判明した。
表面をもつエピタキシャルウェーハが、何故ティアドロ
ップを発生しないかについて理論的な解明はなされてい
ないが、その発生原因追究の過程で、エピタキシャル反
応器中における気相反応工程では、初期の水素雰囲気中
の、高温例えば１０００℃で３０分程度の熱処理によっ
て、前記第１の発明の数値範囲外の下地結晶表面に微小
凹みの発生があり、前記第１の発明の数値範囲内の場合
には発生しないことを発見し、これがティアドロップ発
生の原因解明に有力な手掛かりになることが判明した。
第２の発明におけるエピタキシャルシリコン基板は、第
１の発明でつくられた基板上に、シリコン単結晶薄膜を
気相成長させる方法でつくられる。
１の発明でつくられた基板上に、シリコン単結晶薄膜を
気相成長させる方法でつくられる。
例えば水素とトリクロロシランとの混合ガスを１０００
〜１２００℃に加熱されたシリコン単結晶基板上に送入
し、その熱分解乃至還元反応によって、前記基板上にシ
リコン単結晶を薄膜として形成させる方法が採用される
。
〜１２００℃に加熱されたシリコン単結晶基板上に送入
し、その熱分解乃至還元反応によって、前記基板上にシ
リコン単結晶を薄膜として形成させる方法が採用される
。
つぎに実施例をあげるが、本発明はこれに限定されるも
のではない。
のではない。
（実施例１）
０ ＝２０’ （［０１１］方向）、φ＝５’ （
［０１１コ方向）となるよう傾けてスライスされた（１
００）面に近い主表面をもつ、固有抵抗ｏ、ｏｏｓ〜０
．０２Ω■のｐ型シリコン単結晶基板を反応器に入れ、
８５０℃で１５分間水素アニールした後、１１５０℃で
１分間塩酸エツチングし、その後水素・トリクロロシラ
ン混合ガスを供給し、１１５０℃で１．０μｍ／ｍｉｎ
の成長速度で１５分間エピタキシャル成長させた結果、
エピタキシャル成長面にはティアドロップが認められな
かった。
［０１１コ方向）となるよう傾けてスライスされた（１
００）面に近い主表面をもつ、固有抵抗ｏ、ｏｏｓ〜０
．０２Ω■のｐ型シリコン単結晶基板を反応器に入れ、
８５０℃で１５分間水素アニールした後、１１５０℃で
１分間塩酸エツチングし、その後水素・トリクロロシラ
ン混合ガスを供給し、１１５０℃で１．０μｍ／ｍｉｎ
の成長速度で１５分間エピタキシャル成長させた結果、
エピタキシャル成長面にはティアドロップが認められな
かった。
（実施例２）
０＝３’ （［０１１１方向）、φ＝２５’ （［
０１１１方向）となるよう傾けてスライスされた（１０
０）面に近い主表面をもつ、固有抵抗１〜２Ω国のｎ型
シリコン単結晶基板を反応器に入れ、８５０℃で１５分
間水素アニールした後、１１５０℃で９０秒間塩酸エツ
チングし、その後水素・トリクロロシラン混合ガスを供
給し、１１５０℃で１．０μｍ／ｍｉｎの成長速度で１
０分間エピタキシャル成長させた結果、エピタキシャル
成長面にはティアドロップが認められなかった。
０１１１方向）となるよう傾けてスライスされた（１０
０）面に近い主表面をもつ、固有抵抗１〜２Ω国のｎ型
シリコン単結晶基板を反応器に入れ、８５０℃で１５分
間水素アニールした後、１１５０℃で９０秒間塩酸エツ
チングし、その後水素・トリクロロシラン混合ガスを供
給し、１１５０℃で１．０μｍ／ｍｉｎの成長速度で１
０分間エピタキシャル成長させた結果、エピタキシャル
成長面にはティアドロップが認められなかった。
（比較例１）
θ＝２０’ （Ｅ０１１コ方向）、φ＝２０’ （［０
１１コ方向）となるよう傾けてスライスされた以外は、
実施例１と同じシリコン単結晶基板を同じ条件でエピタ
キシャル成長させたところ、該成長面にはティアドロッ
プが１０’〜１０’ ／ ｃＪの密度で発生した。
１１コ方向）となるよう傾けてスライスされた以外は、
実施例１と同じシリコン単結晶基板を同じ条件でエピタ
キシャル成長させたところ、該成長面にはティアドロッ
プが１０’〜１０’ ／ ｃＪの密度で発生した。
（比較例２）
０ ＝２０’ （［０１１Ｆ方向）、φ＝２５’ （［
０１１］方向）となるよう傾けてスライスされた以外は
、実施例１と同じシリコン単結晶基板を同じ条件でエピ
タキシャル成長させたところ、該成長面にはティアドロ
ップが１０’〜１０’／ａｉの密度で発生した。
０１１］方向）となるよう傾けてスライスされた以外は
、実施例１と同じシリコン単結晶基板を同じ条件でエピ
タキシャル成長させたところ、該成長面にはティアドロ
ップが１０’〜１０’／ａｉの密度で発生した。
（発明の効果）
本発明によれば、ティアドロップは皆無となるか高々１
０ケ以下となり、エピタキシャル成長面がきわめて平滑
なものとなるので、ウェーハプロセス中におけるエピタ
キシャル成長後の面積度が著しく向上し、エピタキシャ
ル工程の歩留まりが向上した。さらに従来はエピタキシ
ャル成長後ティアドロップにスクッキングフォールトが
しばしば観察されたが、これもティアドロップの消滅に
伴い皆無となったことはもちろんである。デバイスの高
集積化に伴いますますデザインルールが厳しく要求され
ているが、本発明によりティアドロップがなくなり、微
開パターンの描画の精度が高まり、ひいてはＭＯ８ＩＣ
の集積度が向上するという効果が期待できる。
０ケ以下となり、エピタキシャル成長面がきわめて平滑
なものとなるので、ウェーハプロセス中におけるエピタ
キシャル成長後の面積度が著しく向上し、エピタキシャ
ル工程の歩留まりが向上した。さらに従来はエピタキシ
ャル成長後ティアドロップにスクッキングフォールトが
しばしば観察されたが、これもティアドロップの消滅に
伴い皆無となったことはもちろんである。デバイスの高
集積化に伴いますますデザインルールが厳しく要求され
ているが、本発明によりティアドロップがなくなり、微
開パターンの描画の精度が高まり、ひいてはＭＯ８ＩＣ
の集積度が向上するという効果が期待できる。
第１図は基板の結晶軸に対する傾き方向、角度を示す説
明用斜視図、第２図は本発明の基板の傾斜角数値範囲を
示す説明図である。 １・・・（１００）面、 ２・・・直方体。 ３．４・・・直方体の側面、 ５・・・ウェーハ。 ６・・・正方形部分。
明用斜視図、第２図は本発明の基板の傾斜角数値範囲を
示す説明図である。 １・・・（１００）面、 ２・・・直方体。 ３．４・・・直方体の側面、 ５・・・ウェーハ。 ６・・・正方形部分。
Claims (1)
- 【特許請求の範囲】 １）（１００）面に近い主表面をもつシリコン単結晶ウ
ェーハであって、該主表面が［１００］軸に対し［０１
１］方向もしくは［０＠１＠＠１＠］方向に角度θ、［
０１＠１＠］方向もしくは［０＠１＠１］方向に角度φ
だけ傾斜し、該θ、φはつぎの数値範囲、 ５′≦θ≦２°、φ≦１０′ または５′≦φ≦２°、θ≦１０′ にあることを特徴とする半導体装置用基板。 ２）（１００）面に近い主表面をもつシリコン単結晶ウ
ェーハであって、該主表面が［１００］軸に対し［０１
１］方向もしくは［０＠１＠＠１＠］方向に角度θ、［
０１＠１＠］方向もしくは［０＠１＠１］方向に角度φ
だけ傾斜し、該θ、φはつぎの数値範囲、 ５′≦θ≦２°、φ≦１０′ または５′≦φ≦２°、θ≦１０′ にある半導体装置用基板に、気相成長法によりシリコン
単結晶薄膜をエピタキシャル成長させて成ることを特徴
とする半導体装置用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7018086A JPS62226891A (ja) | 1986-03-28 | 1986-03-28 | 半導体装置用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7018086A JPS62226891A (ja) | 1986-03-28 | 1986-03-28 | 半導体装置用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62226891A true JPS62226891A (ja) | 1987-10-05 |
| JPH0361634B2 JPH0361634B2 (ja) | 1991-09-20 |
Family
ID=13424067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7018086A Granted JPS62226891A (ja) | 1986-03-28 | 1986-03-28 | 半導体装置用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62226891A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002005335A1 (en) * | 2000-07-10 | 2002-01-17 | Shin-Etsu Handotai Co.,Ltd. | Single crystal wafer and solar battery cell |
| WO2004020705A1 (ja) * | 2002-08-30 | 2004-03-11 | Sumitomo Mitsubishi Silicon Corporation | エピタキシャルウｴーハとその製造方法 |
| JP2004152965A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
| WO2004101867A1 (ja) * | 2003-05-15 | 2004-11-25 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 |
| US6958094B2 (en) | 2000-07-11 | 2005-10-25 | Shin-Etsu Handotai Co., Ltd. | Single crystal cutting method |
| US7745854B2 (en) | 2006-02-02 | 2010-06-29 | Nippon Mining & Metals Co., Ltd. | Substrate for growing compound semiconductor and epitaxial growth method |
| JP2011216780A (ja) * | 2010-04-01 | 2011-10-27 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハ、シリコンエピタキシャルウェーハの製造方法、貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ |
| CN104145337A (zh) * | 2012-02-29 | 2014-11-12 | Lg矽得荣株式会社 | 图像传感器以及制造该图像传感器的方法 |
| JP2017117974A (ja) * | 2015-12-25 | 2017-06-29 | 信越半導体株式会社 | エピタキシャルウェーハ及びエピタキシャルウェーハの製造方法 |
| KR20190025709A (ko) | 2016-08-10 | 2019-03-11 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼 및, 에피택셜 실리콘 웨이퍼의 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6111614B2 (ja) * | 2012-11-22 | 2017-04-12 | 信越半導体株式会社 | シリコンウェーハの熱処理方法 |
-
1986
- 1986-03-28 JP JP7018086A patent/JPS62226891A/ja active Granted
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002005335A1 (en) * | 2000-07-10 | 2002-01-17 | Shin-Etsu Handotai Co.,Ltd. | Single crystal wafer and solar battery cell |
| US7459720B2 (en) * | 2000-07-10 | 2008-12-02 | Shin-Etsu Handotai Co., Ltd. | Single crystal wafer and solar battery cell |
| KR100804247B1 (ko) | 2000-07-10 | 2008-02-20 | 신에쯔 한도타이 가부시키가이샤 | 단결정 웨이퍼와 태양전지 셀 |
| AU2001269469B2 (en) * | 2000-07-10 | 2006-11-02 | Shin-Etsu Handotai Co., Ltd. | Single crystal wafer and solar battery cell |
| US6958094B2 (en) | 2000-07-11 | 2005-10-25 | Shin-Etsu Handotai Co., Ltd. | Single crystal cutting method |
| US7288791B2 (en) | 2002-08-30 | 2007-10-30 | Sumitomo Mitsubishi Silicon Corporation | Epitaxial wafer and method for manufacturing method |
| WO2004020705A1 (ja) * | 2002-08-30 | 2004-03-11 | Sumitomo Mitsubishi Silicon Corporation | エピタキシャルウｴーハとその製造方法 |
| JP2004152965A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
| WO2004101867A1 (ja) * | 2003-05-15 | 2004-11-25 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 |
| US7745854B2 (en) | 2006-02-02 | 2010-06-29 | Nippon Mining & Metals Co., Ltd. | Substrate for growing compound semiconductor and epitaxial growth method |
| EP2555227A4 (en) * | 2010-04-01 | 2015-08-26 | Shinetsu Handotai Kk | EPITACTIC SILICON WAFER AND METHOD FOR THE PRODUCTION THEREOF, AND JOINT SOI WAFERS, AND METHOD FOR THE PRODUCTION THEREOF |
| JP2011216780A (ja) * | 2010-04-01 | 2011-10-27 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハ、シリコンエピタキシャルウェーハの製造方法、貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ |
| CN104145337A (zh) * | 2012-02-29 | 2014-11-12 | Lg矽得荣株式会社 | 图像传感器以及制造该图像传感器的方法 |
| JP2015510275A (ja) * | 2012-02-29 | 2015-04-02 | エルジー シルトロン インコーポレイテッド | イメージセンサ及びその製造方法 |
| JP2017117974A (ja) * | 2015-12-25 | 2017-06-29 | 信越半導体株式会社 | エピタキシャルウェーハ及びエピタキシャルウェーハの製造方法 |
| KR20190025709A (ko) | 2016-08-10 | 2019-03-11 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼 및, 에피택셜 실리콘 웨이퍼의 제조 방법 |
| DE112017004005T5 (de) | 2016-08-10 | 2019-04-18 | Sumco Corporation | Siliziumepitaxialwafer und verfahren zur herstellung von siliziumepitaxialwafern |
| US11462409B2 (en) | 2016-08-10 | 2022-10-04 | Sumco Corporation | Epitaxial silicon wafer, and method for manufacturing epitaxial silicon wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0361634B2 (ja) | 1991-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0415537B1 (en) | Method for manufacturing a wiring contact portion of a semiconductor device | |
| KR20100092932A (ko) | 반도체 기판 및 반도체 기판의 제조 방법 | |
| US5562770A (en) | Semiconductor manufacturing process for low dislocation defects | |
| JPS62226891A (ja) | 半導体装置用基板 | |
| JP4708697B2 (ja) | エピタキシャルシリコンウェーハ | |
| JP4817078B2 (ja) | シリコンウェーハ | |
| US5696034A (en) | Method for producing semiconductor substrate | |
| JP3081706B2 (ja) | 半導体装置用基板 | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| JP2670453B2 (ja) | 結晶の形成方法 | |
| CN109585526A (zh) | 半导体衬底及其制造方法 | |
| EP0552366B1 (en) | Semiconductor device manufacturing process | |
| JPH0563439B2 (ja) | ||
| JPS6142855B2 (ja) | ||
| JP5173441B2 (ja) | 化合物半導体成長用基板およびエピタキシャル成長方法 | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| EP0365166B1 (en) | Crystal article and method for forming same | |
| JP2789301B2 (ja) | 半導体基板とその製造方法 | |
| JPH08321443A (ja) | 半導体装置の製造方法 | |
| JP2003188107A (ja) | 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ | |
| JPS5821854A (ja) | 半導体回路素子 | |
| JPS59134819A (ja) | 半導体基板の製造方法 | |
| JPH07273025A (ja) | 半導体基板 | |
| JP2807296B2 (ja) | 半導体単結晶層の製造方法 | |
| JP2585642B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |