JP2017117974A - エピタキシャルウェーハ及びエピタキシャルウェーハの製造方法 - Google Patents
エピタキシャルウェーハ及びエピタキシャルウェーハの製造方法 Download PDFInfo
- Publication number
- JP2017117974A JP2017117974A JP2015252936A JP2015252936A JP2017117974A JP 2017117974 A JP2017117974 A JP 2017117974A JP 2015252936 A JP2015252936 A JP 2015252936A JP 2015252936 A JP2015252936 A JP 2015252936A JP 2017117974 A JP2017117974 A JP 2017117974A
- Authority
- JP
- Japan
- Prior art keywords
- angle
- epitaxial wafer
- single crystal
- silicon single
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 81
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 61
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 61
- 239000010703 silicon Substances 0.000 claims abstract description 61
- 239000013078 crystal Substances 0.000 claims abstract description 52
- 239000002019 doping agent Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 90
- 230000000052 comparative effect Effects 0.000 description 31
- 230000006866 deterioration Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
法線が[100]軸に対して[001]又は[00−1]方向に角度θ、かつ、[100]軸に対して[010]又は[0−10]方向に角度φ、傾斜する主表面を有するシリコン単結晶基板を準備する工程と、
シリコン単結晶基板にエピタキシャル層を成長する工程と、
を備え、
準備する工程は、角度θ又は角度φの少なくとも一方が20′を超え、かつ、30′未満であるシリコン単結晶基板を準備することを特徴とする。
法線が[100]軸に対して[011]又は[0−1−1]方向に角度α、かつ、[100]軸に対して[0−11]又は[01−1]方向に角度β、傾斜する主表面を有するシリコン単結晶基板を準備する工程と、
シリコン単結晶基板にエピタキシャル層を成長する工程と、
を備え、
準備する工程は、角度α又は角度βの少なくとも一方が20′を超え、かつ、30′未満であるシリコン単結晶基板を準備することを特徴とする。
法線が[100]軸に対して[001]又は[00−1]方向に角度θ、かつ、[100]軸に対して[010]又は[0−10]方向に角度φ、傾斜する主表面を有するシリコン単結晶基板と、
シリコン単結晶基板上に位置するエピタキシャル層と、
を備え、
角度θ又は角度φの少なくとも一方が20′を超え、かつ、30′未満であることを特徴とする。
法線が[100]軸に対して[011]又は[0−1−1]方向に角度α、かつ、[100]軸に対して[0−11]又は[01−1]方向に角度β、傾斜する主表面を有するシリコン単結晶基板と、
シリコン単結晶基板上に位置するエピタキシャル層と、
を備え、
角度α又は角度βの少なくとも一方が20′を超え、かつ、30′未満であることを特徴とする。
実施例1は、図1の角度θが21′、角度φが1′となるオフアングルの基板Wを複数作製し、作製した各基板Wに成長速度を変える以外は同じ条件でエピタキシャル層を成長したエピタキシャルウェーハを使用した。具体的には、エピタキシャル層の成長速度を0.5〜2.5μm/minの範囲において、偏りがないように8つ選択して作製したエピタキシャルウェーハを使用した。
比較例1は、図1の角度θが15′、角度φが−2′となるオフアングルの基板Wを使用する以外は、実施例1と同じように作製したエピタキシャルウェーハを使用した。
Wa 主表面
Claims (10)
- 法線が[100]軸に対して[001]又は[00−1]方向に角度θ、かつ、[100]軸に対して[010]又は[0−10]方向に角度φ、傾斜する主表面を有するシリコン単結晶基板を準備する工程と、
前記シリコン単結晶基板にエピタキシャル層を成長する工程と、
を備え、
前記準備する工程は、前記角度θ又は前記角度φの少なくとも一方が20′を超え、かつ、30′未満である前記シリコン単結晶基板を準備することを特徴とするエピタキシャルウェーハの製造方法。 - 前記準備する工程は、前記角度θ又は前記角度φの少なくとも一方が21′以上25′以下である前記シリコン単結晶基板を準備する請求項1に記載のエピタキシャルウェーハの製造方法。
- 法線が[100]軸に対して[011]又は[0−1−1]方向に角度α、かつ、[100]軸に対して[0−11]又は[01−1]方向に角度β、傾斜する主表面を有するシリコン単結晶基板を準備する工程と、
前記シリコン単結晶基板にエピタキシャル層を成長する工程と、
を備え、
前記準備する工程は、前記角度α又は前記角度βの少なくとも一方が20′を超え、かつ、30′未満である前記シリコン単結晶基板を準備することを特徴とするエピタキシャルウェーハの製造方法。 - 前記成長する工程は、ドーパントをドープして前記エピタキシャル層を成長する請求項1ないし3のいずれか1項に記載のエピタキシャルウェーハの製造方法。
- 前記準備する工程は、導電型がP−型である前記シリコン単結晶基板を準備し、
前記成長する工程は、導電型がN++型の前記エピタキシャル層を成長する請求項1ないし4のいずれか1項に記載のエピタキシャルウェーハの製造方法。 - 法線が[100]軸に対して[001]又は[00−1]方向に角度θ、かつ、[100]軸に対して[010]又は[0−10]方向に角度φ、傾斜する主表面を有するシリコン単結晶基板と、
前記シリコン単結晶基板上に位置するエピタキシャル層と、
を備え、
前記角度θ又は前記角度φの少なくとも一方が20′を超え、かつ、30′未満であることを特徴とするエピタキシャルウェーハ。 - 前記角度θ又は前記角度φの少なくとも一方が21′以上25′以下である請求項6に記載のエピタキシャルウェーハ。
- 法線が[100]軸に対して[011]又は[0−1−1]方向に角度α、かつ、[100]軸に対して[0−11]又は[01−1]方向に角度β、傾斜する主表面を有するシリコン単結晶基板と、
前記シリコン単結晶基板上に位置するエピタキシャル層と、
を備え、
前記角度α又は前記角度βの少なくとも一方が20′を超え、かつ、30′未満であることを特徴とするエピタキシャルウェーハ。 - 前記エピタキシャル層は、ドーパントを有する請求項6ないし8のいずれか1項に記載のエピタキシャルウェーハ。
- 前記シリコン単結晶基板は、導電型がP−型であり、
前記エピタキシャル層は、導電型がN++型である請求項6ないし9のいずれか1項に記載のエピタキシャルウェーハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015252936A JP6474048B2 (ja) | 2015-12-25 | 2015-12-25 | エピタキシャルウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015252936A JP6474048B2 (ja) | 2015-12-25 | 2015-12-25 | エピタキシャルウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017117974A true JP2017117974A (ja) | 2017-06-29 |
JP6474048B2 JP6474048B2 (ja) | 2019-02-27 |
Family
ID=59232076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015252936A Active JP6474048B2 (ja) | 2015-12-25 | 2015-12-25 | エピタキシャルウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6474048B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62226891A (ja) * | 1986-03-28 | 1987-10-05 | Shin Etsu Handotai Co Ltd | 半導体装置用基板 |
JPH05347256A (ja) * | 1992-06-12 | 1993-12-27 | Toshiba Corp | 半導体装置用基板 |
JPH08236458A (ja) * | 1995-02-24 | 1996-09-13 | Sumitomo Sitix Corp | 半導体基板の製造方法 |
JPH10247731A (ja) * | 1997-03-05 | 1998-09-14 | Hitachi Ltd | 半導体ウエハおよびその製造方法ならびに半導体集積回路装置およびその製造方法 |
JP2000100737A (ja) * | 1998-06-16 | 2000-04-07 | Komatsu Electronic Metals Co Ltd | エピタキシャルウェハの製造方法 |
JP2000260711A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | 半導体基板製造方法 |
JP2004091234A (ja) * | 2002-08-30 | 2004-03-25 | Sumitomo Mitsubishi Silicon Corp | エピタキシャルウェーハとその製造方法 |
JP2004339003A (ja) * | 2003-05-15 | 2004-12-02 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 |
JP2011216780A (ja) * | 2010-04-01 | 2011-10-27 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハ、シリコンエピタキシャルウェーハの製造方法、貼り合わせsoiウェーハの製造方法、及び貼り合わせsoiウェーハ |
-
2015
- 2015-12-25 JP JP2015252936A patent/JP6474048B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62226891A (ja) * | 1986-03-28 | 1987-10-05 | Shin Etsu Handotai Co Ltd | 半導体装置用基板 |
JPH05347256A (ja) * | 1992-06-12 | 1993-12-27 | Toshiba Corp | 半導体装置用基板 |
JPH08236458A (ja) * | 1995-02-24 | 1996-09-13 | Sumitomo Sitix Corp | 半導体基板の製造方法 |
JPH10247731A (ja) * | 1997-03-05 | 1998-09-14 | Hitachi Ltd | 半導体ウエハおよびその製造方法ならびに半導体集積回路装置およびその製造方法 |
JP2000100737A (ja) * | 1998-06-16 | 2000-04-07 | Komatsu Electronic Metals Co Ltd | エピタキシャルウェハの製造方法 |
JP2000260711A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | 半導体基板製造方法 |
JP2004091234A (ja) * | 2002-08-30 | 2004-03-25 | Sumitomo Mitsubishi Silicon Corp | エピタキシャルウェーハとその製造方法 |
JP2004339003A (ja) * | 2003-05-15 | 2004-12-02 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 |
JP2011216780A (ja) * | 2010-04-01 | 2011-10-27 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハ、シリコンエピタキシャルウェーハの製造方法、貼り合わせsoiウェーハの製造方法、及び貼り合わせsoiウェーハ |
Also Published As
Publication number | Publication date |
---|---|
JP6474048B2 (ja) | 2019-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2555227B1 (en) | Bonded soi wafer and method for producing the same | |
JP4937685B2 (ja) | エピタキシャル炭化珪素単結晶基板及びその製造方法 | |
US9145622B2 (en) | Manufacturing method of silicon carbide single crystal | |
KR20030031192A (ko) | 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼 | |
JP2003124219A (ja) | シリコンウエーハおよびエピタキシャルシリコンウエーハ | |
JP2010016366A (ja) | シリコンエピタキシャルウェーハおよびその製造方法 | |
US10774444B2 (en) | Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions | |
CN104025260A (zh) | 氮化物半导体元件结构体及其制造方法 | |
JP5664534B2 (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
JP7083139B1 (ja) | 半導体基板、半導体ウエハ、及び半導体ウエハの製造方法 | |
US10867791B2 (en) | Method for manufacturing epitaxial silicon wafer and epitaxial silicon wafer | |
US20060281283A1 (en) | Silicon epitaxial wafer, and silicon epitaxial wafer manufacturing method | |
JP6474048B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP6052465B2 (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
JP5710104B2 (ja) | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 | |
JP6432879B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP5359991B2 (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
JP2005223092A (ja) | エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハ | |
JP6372709B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2011155130A (ja) | エピタキシャルウェーハ及びその製造方法 | |
JP2011046565A (ja) | 単結晶シリコンインゴット、単結晶シリコンウェハ、単結晶シリコン太陽電池セル、および単結晶シリコンインゴットの製造方法 | |
JP2011134830A (ja) | エピタキシャルウェーハ | |
JP2017208470A (ja) | エピタキシャルウェーハの製造方法 | |
WO2010098012A1 (ja) | シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法 | |
JP2013045805A (ja) | シリコンエピタキシャルウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181029 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6474048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |