JP7083139B1 - 半導体基板、半導体ウエハ、及び半導体ウエハの製造方法 - Google Patents

半導体基板、半導体ウエハ、及び半導体ウエハの製造方法 Download PDF

Info

Publication number
JP7083139B1
JP7083139B1 JP2021129837A JP2021129837A JP7083139B1 JP 7083139 B1 JP7083139 B1 JP 7083139B1 JP 2021129837 A JP2021129837 A JP 2021129837A JP 2021129837 A JP2021129837 A JP 2021129837A JP 7083139 B1 JP7083139 B1 JP 7083139B1
Authority
JP
Japan
Prior art keywords
base surface
growth base
epitaxial film
less
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021129837A
Other languages
English (en)
Other versions
JP2023023898A (ja
Inventor
公平 佐々木
家弘 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Novel Crystal Technology Inc
Original Assignee
Tamura Corp
Novel Crystal Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp, Novel Crystal Technology Inc filed Critical Tamura Corp
Priority to JP2021129837A priority Critical patent/JP7083139B1/ja
Application granted granted Critical
Publication of JP7083139B1 publication Critical patent/JP7083139B1/ja
Priority to PCT/JP2022/029844 priority patent/WO2023013696A1/ja
Priority to CN202280054928.0A priority patent/CN117795654A/zh
Priority to EP22853114.1A priority patent/EP4383315A1/en
Publication of JP2023023898A publication Critical patent/JP2023023898A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】膜厚分布及びドナー濃度分布が小さくかつ結晶欠陥の密度が小さい酸化ガリウム系のエピタキシャル膜をＨＶＰＥ法により成膜することができる酸化ガリウム系の半導体基板、その半導体基板とエピタキシャル膜を備えた半導体ウエハ、及び半導体ウエハの製造方法を提供する。【解決手段】一実施の形態として、少なくとも一方の主面を結晶の成長下地面１１とする半導体基板１０であって、酸化ガリウム系半導体の単結晶からなり、成長下地面１１が（００１）面であり、成長下地面１１の７０面積％以上の連続した領域において、［０１０］方向のオフ角が、－０．３°よりも大きくかつ－０．０１°以下の範囲、又は０．０１°以上かつ０．３°よりも小さい範囲内にあり、成長下地面１１の前記領域において、［００１］方向のオフ角が、－１°以上かつ１°以下の範囲内にあり、直径が２インチ以上である、半導体基板１０を提供する。【選択図】図１

Description

本発明は、半導体基板、半導体ウエハ、及び半導体ウエハの製造方法に関する。
従来、ＨＶＰＥ（Halide Vapor Phase Epitaxy）法により、酸化ガリウム系単結晶からなる基板上に酸化ガリウム系単結晶膜をエピタキシャル成長させる発明が知られている（例えば、特許文献１参照）。特許文献１に記載された発明によれば、基板の主面の方位を所定の方位に設定することにより、ＨＶＰＥ法によるエピタキシャル膜の成長レートを高めることができる。
特開２０１７－１０９９０２号公報
従来の技術により作製された直径が２インチ以上の酸化ガリウム系のエピタキシャルウエハには、エピタキシャル膜の膜厚分布が１１％と大きく、また、ドナー濃度の分布が大きくなる（意図的にドナーを添加しない場合にはドナー分布が４０％以上となる）という問題があった。また、膜厚分布が小さくなるような条件で成膜を行う場合には、エッチピットとして現れるエピタキシャル成長に起因する結晶欠陥の密度が５×１０４ｃｍ－３以上と大きくなっていた。これらの問題により、従来の酸化ガリウム系のエピタキシャルウエハを用いて酸化ガリウム系のパワーデバイスを歩留まりよく製造することが困難であった。
したがって、本発明の目的は、膜厚分布及びドナー濃度分布が小さくかつ結晶欠陥の密度が小さい酸化ガリウム系のエピタキシャル膜をＨＶＰＥ法により成膜することができる酸化ガリウム系の半導体基板、その半導体基板とエピタキシャル膜を備えた半導体ウエハ、及びその半導体ウエハの製造方法を提供することにある。
本発明の一態様は、上記目的を達成するために、下記［１］の半導体基板、下記［２］～［５］の半導体ウエハ、下記［６］の半導体ウエハの製造方法を提供する。
［１］少なくとも一方の主面を結晶の成長下地面とする半導体基板であって、酸化ガリウム系半導体の単結晶からなり、前記成長下地面が（００１）面であり、前記成長下地面の７０面積％以上の連続した領域において、［０１０］方向のオフ角が、－０．３°よりも大きくかつ－０．０１°以下の範囲、又は０．０１°以上かつ０．３°よりも小さい範囲内にあり、前記成長下地面の前記領域において、［００１］方向のオフ角が、－１°以上かつ１°以下の範囲内にあり、直径が２インチ以上である、半導体基板。
［２］上記［１］に記載の半導体基板と、前記半導体基板の前記成長下地面上の、ＨＶＰＥ法の原料に由来するＣｌを含む酸化ガリウム系半導体の単結晶からなるエピタキシャル膜と、を備え、前記エピタキシャル膜中のエッチピットとして現れる結晶欠陥の密度が５×１０４ｃｍ－３未満である、半導体ウエハ。
［３］前記エピタキシャル膜がアズグロウンの状態であり、前記エピタキシャル膜の７０面積％以上の連続した領域において、膜厚の分布が±１０％未満である、上記［２］に記載の半導体ウエハ。
［４］前記エピタキシャル膜が意図的に添加されたドナーを含まず、前記エピタキシャル膜のドナー濃度の分布が±４０％未満である、上記［２］又は［３］に記載の半導体ウエハ。
［５］前記エピタキシャル膜の表面の７０面積％以上の連続した領域において、前記エピタキシャル膜の表面から前記半導体基板の表面まで達するピットの面内密度が、０．１個／ｃｍ２以下である、上記［２］～［４］のいずれか１項に記載の半導体ウエハ。
［６］少なくとも一方の主面を結晶の成長下地面とする、酸化ガリウム系半導体の単結晶からなり、直径が２インチ以上である半導体基板を用意する工程と、前記半導体基板の前記成長下地面上に、酸化ガリウム系半導体の単結晶をＨＶＰＥ法によりエピタキシャル成長させて、エピタキシャル膜を形成する工程と、を含み、前記成長下地面が（００１）面であり、前記成長下地面の７０面積％以上の連続した領域において、［０１０］方向のオフ角が、－０．３°よりも大きくかつ－０．０１°以下の範囲、又は０．０１°以上かつ０．３°よりも小さい範囲内にあり、前記成長下地面の前記領域において、［００１］方向のオフ角が、－１°以上かつ１°以下の範囲内にある、半導体ウエハの製造方法。
本発明によれば、膜厚分布及びドナー濃度分布が小さくかつ結晶欠陥の密度が小さい酸化ガリウム系のエピタキシャル膜をＨＶＰＥ法により成膜することができる酸化ガリウム系の半導体基板、その半導体基板とエピタキシャル膜を備えた半導体ウエハ、及びその半導体ウエハの製造方法を提供することができる。
図１は、本発明の実施の形態に係る半導体ウエハの垂直断面図である。 図２（ａ）、（ｂ）は、成長下地面の［０１０］方向のオフ角の設定値を０°として製造された半導体ウエハをエピタキシャル膜の表面側から写した写真である。 図３は、成長下地面の［０１０］方向のオフ角の設定値を０°として製造された半導体ウエハをエピタキシャル膜の表面側から写した写真である。 図４は、成長下地面の［０１０］方向のオフ角の設定値を０．１°として製造された半導体ウエハをエピタキシャル膜の表面側から写した写真である。 図５（ａ）は、サファイア基板上にＨＶＰＥ法により成膜されたＧａ２Ｏ３膜の膜厚分布を示す平面図である。図５（ｂ）は、中心部の膜厚を１．００として規格化されたサファイア基板上のＧａ２Ｏ３膜の膜厚分布を示す平面図である。 図６は、規格化されたサファイア基板上のＧａ２Ｏ３膜の膜厚分布を用いて補正された、図２（ｂ）に示されるエピタキシャル膜の膜厚分布を示す平面図である。 図７は、２５枚のエピタキシャル膜の線状のモフォロジーを有する領域と、線状のモフォロジーを有しない領域におけるドナー濃度の測定値を示すグラフである。
〔実施の形態〕
（半導体ウエハの構成）
図１は、本発明の実施の形態に係る半導体ウエハ１の垂直断面図である。半導体ウエハ１は、酸化ガリウム系半導体の単結晶からなる半導体基板１０と、半導体基板１０の成長下地面１１上にエピタキシャル成長により形成された、酸化ガリウム系半導体の単結晶からなるエピタキシャル膜２０を備える。
ここで、酸化ガリウム系半導体とは、Ｇａ２Ｏ３、又は、Ａｌ、Ｉｎなどの元素が添加されたＧａ２Ｏ３をいう。例えば、酸化ガリウム系半導体は、（ＧａｘＡｌｙＩｎ（１－ｘ－ｙ））２Ｏ３（０＜ｘ≦１、０≦ｙ≦１、０＜ｘ＋ｙ≦１）で表される組成を有する。Ｇａ２Ｏ３にＡｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。
半導体基板１０とエピタキシャル膜２０を構成する酸化ガリウム系半導体の単結晶は、β型の結晶構造を有する。また、半導体基板１０とエピタキシャル膜２０は、Ｓｉ、Ｓｎなどのドーパントを含んでいてもよい。
半導体基板１０は、ＨＶＰＥ法によるエピタキシャル結晶成長用の下地基板として用いられる基板である。半導体基板１０は、例えば、ＦＺ（Floating Zone）法やＥＦＧ（Edge Defined Film Fed Growth）法等の融液成長法により育成したＧａ２Ｏ３系単結晶のバルク結晶をスライスし、表面を研磨することにより形成される。
エピタキシャル膜２０は、Ｃｌを含む原料ガスを用いるＨＶＰＥ法により成膜される。このため、エピタキシャル膜２０は、ＨＶＰＥ法の原料に由来するＣｌを含む。エピタキシャル膜２０に含まれるＣｌの濃度は、５×１０１６ａｔｏｍｓ／ｃｍ３以下である。ＨＶＰＥ法以外の方法により酸化ガリウム系半導体のエピタキシャル膜を形成する場合には、Ｃｌを含む原料を用いないため、通常、エピタキシャル膜中にＣｌが含まれることはなく、少なくとも、１×１０１６ｃｍ－３以上のＣｌが含まれることはない。
エピタキシャル膜２０の原料ガスには、ＧａＣｌガス、ＧａＣｌ２ガス、ＧａＣｌ３ガス、（ＧａＣｌ３）２ガスなどのＧａ塩化物ガスであるＧａの原料ガスと、Ｏ２ガスやＨ２Ｏガスなどの酸素含有ガスであるＯの原料ガスと、ＳｉＣｌ４ガス、ＧｅＣｌ４ガス、ＳｎＣｌ４ガス、ＰｂＣｌ２ガスなどのドーパント含有ガスであるドーパントの原料ガスを用いる。また、エピタキシャル膜２０がＡｌやＩｎを含む場合には、ＡｌＣｌなどのＡｌ塩化物ガスであるＡｌの原料ガスや、ＩｎＣｌなどのＩｎ塩化物ガスであるＩｎの原料ガスを用いる。
また、エピタキシャル膜２０は、結晶成長速度の速いＨＶＰＥ法により形成されるため、厚く形成することができ、例えば、１０００ｎｍ以上の厚さに形成することができる。また、産業用のＨＶＰＥ法によるエピタキシャル膜２０の成長速度は２００μｍ／ｈ程度であり、この場合は、１０００μｍまでの厚さであれば、現実的な時間で成膜することができる。すなわち、例えば、厚さ１０００ｎｍ以上１０００μｍ以下のエピタキシャル膜２０を形成することができる。なお、ＭＢＥ法を用いる場合の酸化ガリウム系半導体のエピタキシャル膜の結晶成長速度は１２０ｎｍ／ｈ程度であり、１０００ｎｍ以上の厚さに形成するためには８時間以上の時間が必要となるため、生産現場においては現実的ではない。
半導体基板１０は、少なくとも一方の主面を結晶の成長下地面１１とする。半導体基板１０の成長下地面１１は、（００１）面である。成長下地面１１の７０面積％以上の連続した領域（成長下地面１１の全体の７０％以上の面積を有する連続した領域）において、［０１０］方向のオフ角（（００１）面からの傾斜角度）が、－０．３°よりも大きくかつ－０．０１°以下の範囲、又は０．０１°以上かつ０．３°よりも小さい範囲内にある。好ましくは、成長下地面１１の８０面積％以上の連続した領域、より好ましくは、成長下地面１１の９０面積％以上の連続した領域における［０１０］方向のオフ角（（００１）面からの傾斜角度）が、－０．３°よりも大きくかつ－０．０１°以下の範囲、又は０．０１°以上かつ０．３°よりも小さい範囲内にある。また、この［０１０］方向のオフ角（（００１）面からの傾斜角度）が、－０．３°よりも大きくかつ－０．０１°以下の範囲、又は０．０１°以上かつ０．３°よりも小さい範囲内にある領域においては、［００１］方向のオフ角が、－１°以上かつ１°以下の範囲内にある。
なお、成長下地面１１のオフ角は、原子間力顕微鏡を用いて測定することができる。具体的には、原子間力顕微鏡で成長下地面１１を観察すると、（００１）面をテラスとしたステップテラス構造の情報が得られ、そのテラスの長さとステップの高さから、三角関数を用いてオフ角を得ることができる。
成長下地面１１の［００１］方向のオフ角が、－０．０１°より大きくかつ０．０１°より小さい範囲内にある領域が存在する場合、エピタキシャル膜２０の表面２１のその領域上の部分から線状のモフォロジーが広がる。
図２（ａ）、（ｂ）、図３は、半導体ウエハ１をエピタキシャル膜２０の表面２１側から写した写真である。図２（ａ）、（ｂ）に示されるエピタキシャル膜２０は、粉降り（後述する）を抑制することのできる同一の条件で形成されたＧａ２Ｏ３膜であり、それぞれ３μｍ、６μｍの厚さを有する。図２（ａ）、（ｂ）に示されるエピタキシャル膜２０の表面２１の領域Ａは線状のモフォロジーを有する領域であり、領域Ｂは黒色の粗面化した領域であり、領域Ｃは白色の粗面化した領域である。
図３は、図２（ｂ）に示される半導体ウエハ１の写真上に、エピタキシャル膜２０の下の半導体基板１０の成長下地面１１上の９つの点における［０１０］方向のオフ角の値を示したものである。図３の破線の円で囲まれた領域は、成長下地面１１のオフ角が０°近傍である領域である。なお、図２（ａ）、（ｂ）、図３に示される半導体ウエハ１の半導体基板１０は、成長下地面１１の［０１０］方向のオフ角の設定値を０°（オフ角なし）として製造されたものであり、オフ角の分布は、スライス加工や研磨加工の加工誤差や酸化ガリウム系単結晶の捻れにより生じるものである。
図２（ａ）、（ｂ）、図３によれば、エピタキシャル膜２０の表面２１の線状のモフォロジーは、成長下地面１１のオフ角が０°近傍である領域上に成長した部分から広がっていることがわかる。
エピタキシャル膜２０の表面２１に線状のモフォロジーを有する部分は成膜速度が低いため、表面２１に線状のモフォロジーを有する部分と有しない部分が混在すると、エピタキシャル膜２０の膜厚の分布が大きくなる。また、エピタキシャル膜２０の線状のモフォロジーを有する部分においては、ドナー濃度が高くなる。ドナー濃度の上昇は、意図せずに取り込まれるＨＶＰＥ法の原料に含まれるＣｌが起源であると推測される。
半導体基板１０の成長下地面１１の［０１０］方向のオフ角が、－０．０１°以下、又は０．０１°以上であれば、エピタキシャル膜２０の表面２１における線状のモフォロジーの発生を抑制でき、エピタキシャル膜２０の成膜速度の面内のばらつきが抑えられるため、アズグロウンの状態（研磨処理などを施していない成長したままの状態）のエピタキシャル膜２０の膜厚の分布が±１０％未満（最も厚い部分の膜厚と最も薄い部分の膜厚のそれらの中心値からのずれが中心値の±１０％未満、すなわち最も厚い部分の膜厚と最も薄い部分の膜厚の、それらの中心値との差の絶対値が、中心値の１０％未満）に抑えられる。成長下地面１１は、７０面積％以上（好ましくは８０面積％以上、より好ましくは９０面積％以上）の連続した領域における［０１０］方向のオフ角が、－０．０１°以下、又は０．０１°以上であるため、アズグロウンの状態のエピタキシャル膜２０の７０面積％以上（好ましくは８０面積％以上、より好ましくは９０面積％以上）の連続した領域において、膜厚の分布が±１０％未満となる。なお、エピタキシャル膜２０の膜厚は、フーリエ変換赤外分光光度計（ＦＴ－ＩＲ）により測定することができる。
図４は、成長下地面１１の［０１０］方向のオフ角の設定値を０．１°として製造された半導体ウエハ１をエピタキシャル膜２０の表面２１側から写した写真である。図４に示される半導体ウエハ１は、半導体基板１０の成長下地面１１の図示される９つの点における［０１０］方向のオフ角が－０．０１°以下であり、それら９つの点を含む成長下地面１１の大部分を占める領域が白色の粗面化した領域（線状のモフォロジーを有しない領域）である。
なお、成膜中に原料ガスが気相反応することによりＧａ酸化物の粉が気相中で生成されて成長下地面１１に付着する（以下、粉降りと呼ぶ）条件を用いると、Ｇａ酸化物の粉は成長下地面１１上に満遍なく降り積もるため、成長下地面１１のオフ角に起因したエピタキシャル膜２０の膜厚の面内のばらつきを緩和することができる。しかしながら、粉降りに起因して、エッチピットとして現れる結晶欠陥の密度が５×１０４ｃｍ－３以上に増加し、半導体ウエハから製造されるデバイスの耐圧を低下させるなどの不具合を生じさせるため、粉降りが生じる条件で製造された半導体ウエハは実用できない。
上記のエッチピットとして現れる結晶欠陥の密度は、８５℃に加熱された１０％のＫＯＨ溶液を用いて半導体ウエハ１に３０分間のエッチングを施し、微分干渉顕微鏡を用いてエピタキシャル膜２０の表面に現れたエッチピットの密度を計測することにより得られる。
粉降りが生じる条件でエピタキシャル膜２０を成膜することなく、半導体基板１０の成長下地面１１の所定の領域における［０１０］方向のオフ角を－０．０１°以下、又は０．０１°以上とすることにより、エピタキシャル膜２０の所定の領域における膜厚の分布を±１０％未満に抑える場合には、エッチピットとして現れるエピタキシャル成長に起因する結晶欠陥の密度は５×１０４ｃｍ－３未満となる。
また、半導体基板１０の成長下地面１１の［０１０］方向のオフ角が、－０．０１°以下、又は０．０１°以上であれば、エピタキシャル膜２０の表面２１に線状のモフォロジーがほぼ観察されず、Ｃｌの意図しない取り込みが抑えられる。そのため、エピタキシャル膜２０に意図的にドナーを添加する場合に、より正確にドナー濃度を制御することができる。なお、エピタキシャル膜２０に意図的にドナーを添加しない場合には、エピタキシャル膜２０のドナー濃度の分布が±４０％未満（最も濃度の高い部分の濃度と最も低い部分の濃度のそれらの中心値からのずれが中心値の±４０％未満、すなわち最も濃度の高い部分の濃度と最も濃度の低い部分の濃度の、それらの中心値との差の絶対値が、中心値の４０％未満）となる。成長下地面１１は、７０面積％以上（好ましくは８０面積％以上、より好ましくは９０面積％以上）の連続した領域における［０１０］方向のオフ角が、－０．０１°以下、又は０．０１°以上であるため、エピタキシャル膜２０に意図的にドナーを添加しない場合には、エピタキシャル膜２０の７０面積％以上（好ましくは８０面積％以上、より好ましくは９０面積％以上）の連続した領域において、ドナー濃度の分布が±４０％未満となる。なお、エピタキシャル膜２０のドナー濃度は、容量測定（Ｃ－Ｖ測定）により求めることができる。
半導体基板１０の成長下地面１１の［０１０］方向のオフ角が、－０．３°以下、又は０．３°以上である領域が存在する場合、その領域において、エピタキシャル膜２０の表面２１から半導体基板１０まで到達する深いピット（以下、貫通ピットと呼ぶ）が発生しやすくなる。
半導体基板１０の成長下地面１１の［０１０］方向のオフ角が、－０．３°よりも大きくかつ０．３°よりも小さい範囲内にあれば、エピタキシャル膜２０の表面２１における貫通ピットの面内密度が０．１個／ｃｍ２以下に抑えられる。成長下地面１１は、７０面積％以上（好ましくは８０面積％以上、より好ましくは９０面積％以上）の連続した領域における［０１０］方向のオフ角が、－０．３°よりも大きくかつ０．３°よりも小さい範囲内にあるため、エピタキシャル膜２０の表面２１の７０面積％以上（好ましくは８０面積％以上、より好ましくは９０面積％以上）の連続した領域において、貫通ピットの面内密度が０．１個／ｃｍ２以下となる。なお、エピタキシャル膜２０に含まれる貫通ピットの面内密度は、光学顕微鏡を用いて測定することができる。
上記の「成長下地面１１の７０面積％以上（好ましくは８０面積％以上、より好ましくは９０面積％以上）の連続した領域における［０１０］方向のオフ角（（００１）面からの傾斜角度）が、－０．３°よりも大きくかつ－０．０１°以下の範囲、又は０．０１°以上かつ０．３°よりも小さい範囲内にある」の条件を満たすことにより得られる各種の効果は、少なくとも、その領域における［００１］方向のオフ角が－１°以上かつ１°以下の範囲内にあれば得られる。
なお、「成長下地面１１の７０面積％以上（好ましくは８０面積％以上、より好ましくは９０面積％以上）の連続した領域における［０１０］方向のオフ角（（００１）面からの傾斜角度）が、－０．３°よりも大きくかつ－０．０１°以下の範囲、又は０．０１°以上かつ０．３°よりも小さい範囲内にある」の条件を満たすことは、半導体基板１０の直径が大きくなるほど難しくなるが、半導体基板１０は、２インチ以上の大きさであってもこの条件を満たす。また、少なくとも、この条件を満たす、８インチまでの直径の半導体基板１０を製造することができる。
（半導体ウエハの製造方法）
本発明の実施の形態に係る半導体ウエハ１の製造方法は、少なくとも一方の主面を結晶の成長下地面１１とする、酸化ガリウム系半導体の単結晶からなり、直径が２インチ以上である半導体基板１０を用意する工程と、半導体基板１０の成長下地面１１上に、酸化ガリウム系半導体の単結晶をＨＶＰＥ法によりエピタキシャル成長させて、エピタキシャル膜２０を形成する工程と、を含む。
エピタキシャル膜２０を形成する工程においては、ＨＶＰＥ装置の反応チャンバー内の半導体基板１０がセットされる空間の圧力と温度を、例えば、それぞれ０.５～１．５ａｔｍ、９００～１１００℃に保ち、その空間にＧａの原料ガス、Ｏの原料ガス（さらに、エピタキシャル膜２０がＡｌを含む場合はＡｌの原料ガス、Ｉｎを含む場合はＩｎの原料ガス、ドーパントを含む場合はドーパントの原料ガス）をキャリアガスとしての不活性ガスとともに流入させ、半導体基板１０の成長下地面１１上に酸化ガリウム系半導体の単結晶をエピタキシャル成長させる。
ここで、例えば、ＧａＣｌ分圧を１．５×１０－３ａｔｍ以下、ＶＩ/ＩＩＩ比（ＧａＣｌとＯの供給比）を１０、反応チャンバー内部のガスの線速度を１５０ｃｍ／ｓ以上にしてエピタキシャル膜２０を形成することにより、上述の粉降りの発生を抑え、エピタキシャル膜２０におけるエッチピットとして現れるエピタキシャル成長に起因する結晶欠陥の密度を５×１０４ｃｍ－３未満とすることができる。
また、Ｇａの原料ガスであるＧａ塩化物ガスとして、ＧａＣｌガスを用いることが好ましい。ＧａＣｌガスは、Ｇａ塩化物ガスの中で、Ｇａ２Ｏ３系半導体の単結晶の成長駆動力を最も高い温度まで保つことのできるガスである。高純度、高品質のＧａ２Ｏ３系半導体の単結晶を得るためには、高い成長温度での成長が有効であるため、高温において成長駆動力の高いＧａＣｌガスを用いることが好ましい。
また、ドーパントの原料ガスとしては、意図しない他の不純物の混入を抑制するために、塩化物系ガスを用いることが好ましく、例えば、１４族元素であるＳｉ、Ｇｅ、Ｓｎ、又はＰｂをドーパントとする場合は、それぞれＳｉＣｌ４、ＧｅＣｌ４、ＳｎＣｌ４、ＰｂＣｌ２等の塩化物系ガスが用いられる。また、塩化物系ガスは、塩素のみと化合したものに限られず、例えば、ＳｉＨＣｌ３等のシラン系ガスを用いてもよい。
また、エピタキシャル膜２０を形成する際の雰囲気に水素が含まれていると、エピタキシャル膜２０の表面２１の平坦性及び結晶成長駆動力が低下するため、Ｏの原料ガスとして、水素を含まないＯ２ガスを用いることが好ましい。
（実施の形態の効果）
上記実施の形態によれば、半導体基板１０の成長下地面１１のオフ角を所定の範囲内に納めることにより、膜厚分布及びドナー濃度分布が小さくかつ結晶欠陥の密度が小さいエピタキシャル膜２０をＨＶＰＥ法により成膜することができる。
一般的に、半導体デバイスのウエハ面内での製造歩留まりは６０％以上が求められるが、それを達成するためにはウエハの有効面積（半導体デバイスの製造に用いることができる面積）が６０％よりもさらに大きい、例えば７０％以上であることが求められる。上述のように、半導体ウエハ１においては、成長下地面１１の７０面積％以上（好ましくは８０面積％以上、より好ましくは９０面積％以上）の連続した領域において、［０１０］方向のオフ角（（００１）面からの傾斜角度）が、－０．３°よりも大きくかつ－０．０１°以下の範囲、又は０．０１°以上かつ０．３°よりも小さい範囲内にあるため、エピタキシャル膜２０の７０面積％以上（好ましくは８０面積％以上、より好ましくは９０面積％以上）の連続した領域において、膜厚分布、ドナー濃度分布、及び貫通ピットの面内密度が小さくなる。このため、半導体ウエハ１の有効面積は７０％以上、８０％、又は９０％以上であり、半導体デバイスの製造歩留まりを大きく高めることができる。
上記の実施の形態で述べた現象「成長下地面１１の［０１０］方向のオフ角が、－０．０１°より大きくかつ０．０１°より小さい範囲内にある領域が存在する場合、エピタキシャル膜２０の表面２１のその領域上の部分から線状のモフォロジーが広がる」、及び「エピタキシャル膜２０の表面２１に線状のモフォロジーを有する部分は成膜速度が低い」について、実験結果を示しつつ説明する。
エピタキシャル膜２０の膜厚に分布が生じる原因には、半導体基板１０の成長下地面１１の［０１０］方向のオフ角の分布の他に、製造工程上の要因がある。このため、本実施例では、成長下地面１１の［０１０］方向のオフ角とエピタキシャル膜２０の膜厚分布の関係を正確に判断するために、まず、ＨＶＰＥ装置による製法上の原因を補正により取り除く。
図５（ａ）は、Ｃ面を主面とするサファイア基板上にＨＶＰＥ法により成膜されたＧａ２Ｏ３膜の膜厚分布を示す平面図である。サファイア基板のオフ角の面内分布は±０．０５度以内に収まっており、主面全体のオフ角をほぼ０°と見做すことができる。さらに、Ｃ面を主面とするサファイア基板上に成膜したＧａ２Ｏ３膜の膜厚分布は、サファイア基板のオフ角にはほぼ依存しないことがわかっていた。このため、サファイア基板上のＧａ２Ｏ３膜の膜厚分布は、ほぼ製造工程上の要因によるものである。具体的には、ＨＶＰＥ装置の反応チャンバー内で、図の上側から基板上に原料ガスを流入させており、原料ガスの流れの下流側（図の下側）で膜厚が大きくなっている。
このサファイア基板上のＧａ２Ｏ３膜とエピタキシャル膜２０は同じＨＶＰＥ装置を用いて同様の条件で成膜されるため、サファイア基板上のＧａ２Ｏ３膜の膜厚分布を利用してエピタキシャル膜２０の膜厚分布を補正し、成長下地面１１のオフ角がエピタキシャル膜２０の膜厚分布に及ぼす影響のみを抽出することができる。
図５（ｂ）は、中心部の膜厚を１．００として規格化されたサファイア基板上のＧａ２Ｏ３膜の膜厚分布を示す平面図である。図５（ｂ）に示されるサファイア基板上のＧａ２Ｏ３膜の各点の規格化された膜厚を補正値として用いる。
図６は、規格化されたサファイア基板上のＧａ２Ｏ３膜の膜厚分布を用いて補正された、図２（ｂ）に示されるエピタキシャル膜２０の膜厚分布を示す平面図である。図６の各点の数値は補正後の膜厚（単位はμｍ）を示し、括弧内の数値は補正前の膜厚を示す。補正は、エピタキシャル膜２０の各点の膜厚を補正値（図５（ｂ）に示されるサファイア基板上のＧａ２Ｏ３膜の規格化された膜厚）で除することにより行われる。
図６によれば、エピタキシャル膜２０の線状のモフォロジーを有する部分の膜厚が、他の部分の膜厚と比較して小さいことが確認できる。
次に、上記の実施の形態で述べた現象「エピタキシャル膜２０の線状のモフォロジーを有する部分においては、ドナー濃度が高くなる」を示す実験結果について説明する。
図７は、２５枚のエピタキシャル膜２０の線状のモフォロジーを有する領域（上述の領域Ａに対応）と、線状のモフォロジーを有しない領域（上述の領域Ｂ及び領域Ｃに対応）における実効ドナー濃度（Ｎｄ－Ｎａ）の測定値を示すグラフである。図７に係る２５枚のエピタキシャル膜２０には、いずれも濃度１×１０１６ｃｍ－３程度の微量のＳｉが添加されている。
図７は、線状のモフォロジーを有する領域のドナー濃度が、線状のモフォロジーを有しない領域のドナー濃度と比較して、全体的に高く、かつばらつきが大きいことを示している。これは、線状のモフォロジーを有する領域が、ドナーとして働く不純物（ＨＶＰＥ法の原料に含まれるＣｌと推測される）を取り込みやすいためと考えられる。
以上、本発明の実施の形態及び実施例を説明したが、本発明は、上記実施の形態及び実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。また、発明の主旨を逸脱しない範囲内において上記実施の形態及び実施例の構成要素を任意に組み合わせることができる。
また、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
１…半導体ウエハ、１０…半導体基板、１１…成長下地面、２０…エピタキシャル膜、２１…表面

Claims (6)

  1. 少なくとも一方の主面を結晶の成長下地面とする半導体基板であって、
    酸化ガリウム系半導体の単結晶からなり、
    前記成長下地面が（００１）面であり、
    前記成長下地面の７０面積％以上の連続した領域において、［０１０］方向のオフ角が、－０．３°よりも大きくかつ－０．０１°以下の範囲、又は０．０１°以上かつ０．３°よりも小さい範囲内にあり、
    前記成長下地面の前記領域において、［００１］方向のオフ角が、－１°以上かつ１°以下の範囲内にあり、
    直径が２インチ以上である、
    半導体基板。
  2. 請求項１に記載の半導体基板と、
    前記半導体基板の前記成長下地面上の、ＨＶＰＥ法の原料に由来するＣｌを含む酸化ガリウム系半導体の単結晶からなるエピタキシャル膜と、
    を備え、
    前記エピタキシャル膜中のエッチピットとして現れる結晶欠陥の密度が５×１０４ｃｍ－３未満である、
    半導体ウエハ。
  3. 前記エピタキシャル膜がアズグロウンの状態であり、
    前記エピタキシャル膜の７０面積％以上の連続した領域において、膜厚の分布が±１０％未満である、
    請求項２に記載の半導体ウエハ。
  4. 前記エピタキシャル膜が意図的に添加されたドナーを含まず、
    前記エピタキシャル膜のドナー濃度の分布が±４０％未満である、
    請求項２又は３に記載の半導体ウエハ。
  5. 前記エピタキシャル膜の表面の７０面積％以上の連続した領域において、前記エピタキシャル膜の表面から前記半導体基板の表面まで達するピットの面内密度が、０．１個／ｃｍ２以下である、
    請求項２～４のいずれか１項に記載の半導体ウエハ。
  6. 少なくとも一方の主面を結晶の成長下地面とする、酸化ガリウム系半導体の単結晶からなり、直径が２インチ以上である半導体基板を用意する工程と、
    前記半導体基板の前記成長下地面上に、酸化ガリウム系半導体の単結晶をＨＶＰＥ法によりエピタキシャル成長させて、エピタキシャル膜を形成する工程と、
    を含み、
    前記成長下地面が（００１）面であり、
    前記成長下地面の７０面積％以上の連続した領域において、［０１０］方向のオフ角が、－０．３°よりも大きくかつ－０．０１°以下の範囲、又は０．０１°以上かつ０．３°よりも小さい範囲内にあり、
    前記成長下地面の前記領域において、［００１］方向のオフ角が、－１°以上かつ１°以下の範囲内にある、
    半導体ウエハの製造方法。
JP2021129837A 2021-08-06 2021-08-06 半導体基板、半導体ウエハ、及び半導体ウエハの製造方法 Active JP7083139B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021129837A JP7083139B1 (ja) 2021-08-06 2021-08-06 半導体基板、半導体ウエハ、及び半導体ウエハの製造方法
PCT/JP2022/029844 WO2023013696A1 (ja) 2021-08-06 2022-08-03 半導体基板、半導体ウエハ、及び半導体ウエハの製造方法
CN202280054928.0A CN117795654A (zh) 2021-08-06 2022-08-03 半导体基板、半导体晶片以及半导体晶片的制造方法
EP22853114.1A EP4383315A1 (en) 2021-08-06 2022-08-03 Semiconductor substrate, semiconductor wafer, and method for manufacturing semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021129837A JP7083139B1 (ja) 2021-08-06 2021-08-06 半導体基板、半導体ウエハ、及び半導体ウエハの製造方法

Publications (2)

Publication Number Publication Date
JP7083139B1 true JP7083139B1 (ja) 2022-06-10
JP2023023898A JP2023023898A (ja) 2023-02-16

Family

ID=81972140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021129837A Active JP7083139B1 (ja) 2021-08-06 2021-08-06 半導体基板、半導体ウエハ、及び半導体ウエハの製造方法

Country Status (4)

Country Link
EP (1) EP4383315A1 (ja)
JP (1) JP7083139B1 (ja)
CN (1) CN117795654A (ja)
WO (1) WO2023013696A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023013696A1 (ja) * 2021-08-06 2023-02-09 株式会社タムラ製作所 半導体基板、半導体ウエハ、及び半導体ウエハの製造方法
WO2024034512A1 (ja) * 2022-08-10 2024-02-15 株式会社ノベルクリスタルテクノロジー β－Ｇａ２Ｏ３系単結晶膜の成長方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086458A (ja) 2012-10-19 2014-05-12 Tamura Seisakusho Co Ltd 酸化ガリウム系基板の製造方法
JP2015163566A (ja) 2014-02-28 2015-09-10 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶基板
JP2016037417A (ja) 2014-08-07 2016-03-22 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
JP2017109902A (ja) 2015-12-16 2017-06-22 株式会社タムラ製作所 半導体基板、並びにエピタキシャルウエハ及びその製造方法
WO2020209022A1 (ja) 2019-04-08 2020-10-15 Ａｇｃ株式会社 酸化ガリウム基板、および酸化ガリウム基板の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7083139B1 (ja) * 2021-08-06 2022-06-10 株式会社タムラ製作所 半導体基板、半導体ウエハ、及び半導体ウエハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086458A (ja) 2012-10-19 2014-05-12 Tamura Seisakusho Co Ltd 酸化ガリウム系基板の製造方法
JP2015163566A (ja) 2014-02-28 2015-09-10 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶基板
JP2016037417A (ja) 2014-08-07 2016-03-22 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
JP2017109902A (ja) 2015-12-16 2017-06-22 株式会社タムラ製作所 半導体基板、並びにエピタキシャルウエハ及びその製造方法
WO2020209022A1 (ja) 2019-04-08 2020-10-15 Ａｇｃ株式会社 酸化ガリウム基板、および酸化ガリウム基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023013696A1 (ja) * 2021-08-06 2023-02-09 株式会社タムラ製作所 半導体基板、半導体ウエハ、及び半導体ウエハの製造方法
WO2024034512A1 (ja) * 2022-08-10 2024-02-15 株式会社ノベルクリスタルテクノロジー β－Ｇａ２Ｏ３系単結晶膜の成長方法

Also Published As

Publication number Publication date
JP2023023898A (ja) 2023-02-16
CN117795654A (zh) 2024-03-29
EP4383315A1 (en) 2024-06-12
WO2023013696A1 (ja) 2023-02-09

Similar Documents

Publication Publication Date Title
US11982016B2 (en) Method for growing beta-Ga2O3-based single crystal film, and crystalline layered structure
WO2023013696A1 (ja) 半導体基板、半導体ウエハ、及び半導体ウエハの製造方法
JP4937685B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
TWI429797B (zh) 第 iii 族氮化物半導體結晶基板及半導體元件
US20120032229A1 (en) Silicon Wafer And Production Method Thereof
US20070221119A1 (en) Method of Sic Single Crystal Growth and Sic Single Crystal
CN107532326A (zh) 晶体层叠结构体
JP3776374B2 (ja) ＳｉＣ単結晶の製造方法，並びにエピタキシャル膜付きＳｉＣウエハの製造方法
CN106471163B (zh) 半导体衬底、外延片及其制造方法
WO2021210476A1 (ja) 半導体膜及びその製造方法
US10774444B2 (en) Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions
JP2019048766A (ja) α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
JP6437736B2 (ja) 自立基板の製造方法および自立基板
EP3112504B1 (en) Method for producing epitaxial silicon carbide wafer
JP6671640B2 (ja) エピタキシャルウェーハの製造方法
JP5647997B2 (ja) エピタキシャル結晶基板の製造方法、エピタキシャル結晶基板及びそれを用いて製造された半導体デバイス
KR101625135B1 (ko) 실리콘 에피택셜 웨이퍼 및 그 제조방법
JP2004363510A (ja) 半導体基板の製造方法
US6752976B2 (en) Inp single crystal substrate
WO2024034512A1 (ja) β－Ｇａ２Ｏ３系単結晶膜の成長方法
WO2024075430A1 (ja) エピタキシャルウエハ及びその製造方法
JPH08139027A (ja) 半導体基板の製造方法
JP2002114600A (ja) ＩｎＰ単結晶基板
JPS6270293A (ja) 化合物半導体単結晶の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211019

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20211020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220523

R150 Certificate of patent or registration of utility model

Ref document number: 7083139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150