JP5647997B2 - エピタキシャル結晶基板の製造方法、エピタキシャル結晶基板及びそれを用いて製造された半導体デバイス - Google Patents

エピタキシャル結晶基板の製造方法、エピタキシャル結晶基板及びそれを用いて製造された半導体デバイス Download PDF

Info

Publication number
JP5647997B2
JP5647997B2 JP2011550914A JP2011550914A JP5647997B2 JP 5647997 B2 JP5647997 B2 JP 5647997B2 JP 2011550914 A JP2011550914 A JP 2011550914A JP 2011550914 A JP2011550914 A JP 2011550914A JP 5647997 B2 JP5647997 B2 JP 5647997B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
substrate
epitaxial
composition
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011550914A
Other languages
English (en)
Other versions
JPWO2011090040A1 (ja
Inventor
桃井　元
元 桃井
浩二 角田
浩二 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Priority to JP2011550914A priority Critical patent/JP5647997B2/ja
Publication of JPWO2011090040A1 publication Critical patent/JPWO2011090040A1/ja
Application granted granted Critical
Publication of JP5647997B2 publication Critical patent/JP5647997B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/029—Graded interfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体デバイスの製造に用いられるエピタキシャル結晶基板の製造方法に関し、特に、基板とエピタキシャル層が格子整合しない場合に有用な技術に関する。
近年、レーザーダイオードや受光素子に用いられる半導体デバイスは、多くの光波長領域にて実用化され、近赤外から青色まで幅広く用いられるようになっている。
これらの半導体デバイスに用いられる基板は、通常、エピタキシャル成長方法により製造され、このとき、異なる材料を組みあわせるヘテロ接合を用いることは周知のことである。ヘテロ接合は、１９６２年にダブルヘテロ接合によるレーザーダイオードがH.Kroemerにより提案されて以来、液相エピタキシー法、気相エピタキシー法等各種のエピタキシャル成長技術において実用化されている。
このように基板上に異種の半導体層をエピタキシャル成長させる場合、基板と格子定数がほぼ等しい半導体材料を選び、成長を行うことが常識となっている。基板と格子定数が異なる材料を用いてエピタキシャル成長を行うと、格子定数の差に伴う歪みエネルギーが蓄積され、ある臨界膜厚を超えるとエピタキシャル層にミスフィット転位が導入され、クロスハッチと呼ばれる表面模様が形成されるためである。そして、エピタキシャル層に一旦ミスフィット転位が導入されると結晶性が劣化するため、高性能の半導体デバイスの作製が困難となる。
一方で、最近では基板と格子定数が異なる半導体層をエピタキシャル成長させる方法が提案されており、エピタキシャル層における総歪み量を臨界膜厚以下に抑えた歪み超格子を形成する方法や、臨界膜厚を超えるようなエピタキシャル成長も行われるようになってきた（例えば、特許文献１）。
特許文献１によれば、１．３５ｅＶのバンドギャップを有するＩｎＰ基板に格子整合するＩｎＧａＡｓＰ材料系では、０．７５ｅＶのバンドギャップを有するＩｎＧａＡｓを成長できる。この場合、対応する光波長として０．９２〜１．６５μｍまでをカバーできる。また、特許文献１には、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）やクロライドＶＰＥ法を利用してエピタキシャル成長できることが開示されている。一般には、量産性や、膜厚・組成の精密制御という点で、ＭＯＣＶＤ法が優れているとされ、現在は、殆どの半導体デバイスに用いられるエピタキシャル結晶基板はＭＯＣＶＤ法により製造されている。
ところで、近赤外線領域の１．９〜２．６μｍ帯は、水分の他、ガスの特定の吸収帯があり、気体から固体に及ぶ各種の水分濃度の測定に有用である他、２００〜５００℃といった中温度領域の輻射熱を測定するセンサーとしても有効であり、各種の加熱工程の非接触モニターとして大変有効である。こうしたセンサーを半導体デバイスで実現し、しかも歩留まりよく製造できれば、イメージセンサーとして有効であり、プロセスモニター、品質管理のほか、火災防止といった各種用途に用いられることが期待される。
特開２００３−３０９２８１号公報
しかしながら、上述した長波長帯に対応する半導体（例えば、ＩｎｘＧａ１−ｘＡｓ（ｘ＞０．５４））は基板との格子不整合度が大きいため、これをエピタキシャル成長させるためには、歪みを入れたＩｎＧａＡｓ層を成長するか、ＩｎＰ基板上にＩｎＡｓＰやＩｎＡｌＡｓといった材料を用いて組成勾配層を成長し、格子定数を変化させる必要がある。このような方法では、組成勾配層を比較的厚く（例えば、４μｍ以上）形成することとなるために、臨界膜厚を超えたところでミスフィット転位が非常に多く導入されてしまい、良質な結晶性をもつエピタキシャル層を成長させるのが困難となる。
組成勾配層そのものは、古くから知られた方法であり、従来は、クロライドＶＰＥ（Vapor Phase Epitaxy）法やハイドライドＶＰＥ法によりＧａＰ基板上にＧａＡｓＰといった材料をエピタキシャル成長し、発光ダイオード（ＬＥＤ）が作製されていた。有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）は、その成長構造や結晶性の制約等によりクロライドＶＰＥ法に比べて成長速度が遅く、０．５〜３．０μｍ／ｈｒで行われることが多いため、全体で１０μｍ以上の厚さとなるエピタキシャル層の成長には適さないと考えられることが多い。
一方で、クロライドＶＰＥ法は、ＭＯＣＶＤ法に比べて成長速度が数倍から数十倍と早いため、比較的短時間で厚い構造が成長できるものの、反応管の中でのガスの流れ方向の均一性が悪く、また、基板周辺部の結晶面方位の違いにより周辺異常成長が起こりやすい。さらには、反応管内で落下した異物による表面欠陥などの発生により、その後の素子作製プロセスに与える影響が大きく、安く大量にデバイス作るのには、適していない。また、センサーを集積素子として応用し、イメージセンサーを作製するような場合には、素子間の特性が安定せず、適用される用途が限られているなどの問題が生じていた。
発明者らのグループの研究により、ＭＯＣＶＤ法を用いても、技術的にはクロライドＶＰＥ法と同等のデバイス特性が得られるようなエピ基板が作製できる条件が見つかった。基本的には、クロライドＶＰＥ法と同等の１０μｍ以上の厚いエピ構造を成長することが重要であり、ＭＯＣＶＤ法の純度の向上や均一性の面で、さらに高品質なエピ基板が生産できるようになった。
具体的には、原料にＴＭＩｎとＡｓＨ３やＰＨ３の原料ガスとＨ２キャリアガスを用い、成長温度６００℃、圧力５０Ｔｏｒｒにて、ＩｎＰ基板上にＩｎＡｓｘＰ１−ｘの三元系混晶を成長させる。このとき、ＡＳＨ３とＰＨ３のガス流量比率を精密に変化させることで、ＩｎＡｓＰの固相組成を変化させることができる。また、ＳｉＨ４ガスをドーピングガスとして用いることにより、不純物濃度も制御でき、高抵抗から低抵抗の任意の抵抗率を有するＩｎＡｓＰエピタキシャル層を得ることもできる。
上述したように組成勾配層を成長させる場合、一度に組成を大きく変化させると、多結晶化したり、表面が荒れてしまうことや、成長中に基板が湾曲しさらに異常成長が増長されるため、組成は成長時間とともに徐々に変化させたり、階段状に変化させる場合が多い。しかしながら、従来知られている通り、エピタキシャル層の膜厚が臨界膜厚を超えるとミスフィット転位による格子柄のクロスハッチパターンが形成される。この様子を検証するために、ＭＯＣＶＤ法を用いて成長させたＩｎＡｓＰからなる組成勾配層について調べた。
ＩｎＰ基板上にＩｎＡｓｘＰ１−ｘ（ｘ＝０．０５，０．１０，０．１５，０．２０，０．２５，０．３０）からなる組成勾配層を成長させた場合の透過電子顕微鏡(ＴＥＭ：Transmission Electron Microscope)観察の例を図６に示す。図６に示すように、組成が階段状に変化するところで、不規則なミスフィット転位が観察される。こういった不規則な転位の発生具合は、用いる基板の平坦性や、成長条件等により変化し、基板面内で均一に発生させることが難しく、結果として、エピタキシャル層に残留歪みを生じたり、原子レベルの成長ステップ間隔が変化したりすることにより、成長速度に揺らぎが生じ、結果的にクロスハッチ模様が形成されると考えられる。さらに悪い場合には、局部的に歪みが緩和されず、ひび割れが生じたりすることもある。
また、図７に示すように、この組成勾配層の上に、実際の受光素子に用いられるＩｎ0.82Ｇａ0.18Ａｓ受光層及びＩｎＡｓ0.62Ｐ0.38窓層からなるエピタキシャル層を成長させると、表面にクロスハッチと呼ばれる表面モホロジーが強調される。初期の小さな成長ステップの乱れや欠陥は、成長膜の厚さが厚くなるにつれて大きく目立つようになり、はっきりしたクロスハッチパターンが形成されるようになる。
一方で、非常に薄い組成勾配層を成長させることも可能であるが、エピタキシャル層が薄い場合には格子不整合による歪みが充分に緩和できず、そのまま基板の反りとして残留したり、モホロジーが悪化したりするなど、結晶内の歪みが残留したままでは、高品質のエピタキシャル層が形成できない。したがって、従来の技術では、層毎に臨界膜厚より厚いエピタキシャル層を形成することにより、歪みを緩和しながら、さらに厚い膜を成長することが肝要であると考えられる。
このように、ひび割れや表面モホロジー劣化のない高品質のＩｎＡｓＰ層を得るためには、ＩｎＡｓＰからなる組成勾配層を厚く形成する必要があり、結果としてエピタキシャル成長に長時間を要し、製造コストが増大するという問題があった。
本発明は、基板と格子定数が異なる半導体からなるエピタキシャル層を成長させる場合に有用で、良質で均一なエピタキシャル層を備えたエピタキシャル結晶基板を低コストで実現できる製造技術を提供することを目的とする。
請求項１に記載の発明は、上記目的を達成するためになされたもので、第１化合物半導体からなり、表面にステップ−テラス構造を有する基板を用い、
この基板表面に、同一テラス内で格子定数が段階的に変化するように組成を変化させながら第２化合物半導体をステップフロー成長させることによって、格子定数が異なる複数の量子細線で構成される分子層を積層して組成変調層を形成し、
該組成変調層上に、前記第１化合物半導体と格子定数が異なる第３化合物半導体からなるエピタキシャル層を成長させる
ことを特徴とするエピタキシャル結晶基板の製造方法である。
請求項２に記載の発明は、第１化合物半導体からなり、表面にステップ−テラス構造を有する基板を用い、
この基板表面に、同一テラス内で格子定数が段階的に小さくなるように組成を変化させながら第２化合物半導体からなる組成変調層をステップフロー成長させ、
前記組成変調層上に、前記第１化合物半導体と格子定数が異なる第３化合物半導体からなるエピタキシャル層を成長させることを特徴とするエピタキシャル結晶基板の製造方法である。
請求項３に記載の発明は、請求項２に記載のエピタキシャル結晶基板の製造方法において、前記基板は、前記第１化合物半導体と前記第３化合物半導体との格子不整合度に応じて面方位が傾斜されたオフ基板であることを特徴とする。
請求項４に記載の発明は、請求項３に記載のエピタキシャル結晶基板の製造方法において、前記ステップ−テラス構造のステップが実質的に消失するまで前記組成変調層を積層形成することを特徴とする。
請求項５に記載の発明は、請求項４に記載のエピタキシャル結晶基板の製造方法において、前記第１化合物半導体がＩｎＰ、第２化合物半導体がＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）、第３化合物半導体がＩｎＡｓｙＰ１−ｙ（ｙ＞０）で構成されていることを特徴とする。
請求項６に記載の発明は、請求項１から５のいずれか一項に記載のエピタキシャル結晶基板の製造方法において、前記組成変調層及び前記エピタキシャル層を、有機金属気相成長法により成長させることを特徴とする。
請求項７に記載の発明は、第１化合物半導体からなり、表面にステップ−テラス構造を有する基板を用い、
この基板表面に、同一テラス内で格子定数が段階的に変化するように組成を変化させながら第２化合物半導体をステップフロー成長させることによって、格子定数が異なる複数の量子細線で構成される分子層を積層して組成変調層を形成し、
該組成変調層上に、前記第１化合物半導体と格子定数が異なる第３化合物半導体からなるエピタキシャル層を成長させたエピタキシャル結晶基板である。
請求項８に記載の発明は、第１化合物半導体からなり、表面にステップ−テラス構造を有する基板を用い、
この基板表面に、同一テラス内で格子定数が段階的に小さくなるように組成を変化させながら第２化合物半導体からなる組成変調層をステップフロー成長させ、
前記組成変調層上に、前記第１化合物半導体と格子定数が異なる第３化合物半導体からなるエピタキシャル層を成長させたエピタキシャル結晶基板である。
請求項９に記載の発明は、請求項８に記載のエピタキシャル結晶基板において、前記基板は、前記第１化合物半導体と前記第３化合物半導体との格子不整合度に応じて面方位が傾斜されたオフ基板であることを特徴とする。
請求項１０に記載の発明は、請求項９に記載のエピタキシャル結晶基板において、前記ステップ−テラス構造のステップが実質的に消失するまで前記組成変調層を積層形成したことを特徴とする。
請求項１１に記載の発明は、請求項１０に記載のエピタキシャル結晶基板において、前記第１化合物半導体がＩｎＰ、第２化合物半導体がＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）、第３化合物半導体がＩｎＡｓｙＰ１−ｙ（ｙ＞０）で構成されていることを特徴とする。
請求項１２に記載の発明は、請求項７から１１のいずれか一項に記載のエピタキシャル結晶基板において、前記組成変調層及び前記エピタキシャル層を、有機金属気相成長法により成長させることを特徴とする。
請求項１３に記載の発明は、第１化合物半導体からなり、表面にステップ−テラス構造を有する基板を用い、
この基板表面に、同一テラス内で格子定数が段階的に変化するように組成を変化させながら第２化合物半導体をステップフロー成長させることによって、格子定数が異なる複数の量子細線で構成される分子層を積層して組成変調層を形成し、
該組成変調層上に、前記第１化合物半導体と格子定数が異なる第３化合物半導体からなるエピタキシャル層を成長させたエピタキシャル結晶基板を用いて製造された半導体デバイスである。
請求項１４に記載の発明は、第１化合物半導体からなり、表面にステップ−テラス構造を有する基板を用い、
この基板表面に、同一テラス内で格子定数が段階的に小さくなるように組成を変化させながら第２化合物半導体からなる組成変調層をステップフロー成長させ、
前記組成変調層上に、前記第１化合物半導体と格子定数が異なる第３化合物半導体からなるエピタキシャル層を成長させたエピタキシャル結晶基板を用いて製造された半導体デバイスである。
請求項１５に記載の発明は、請求項８に記載のエピタキシャル結晶基板を用いて製造された半導体デバイスにおいて、前記基板は、前記第１化合物半導体と前記第３化合物半導体との格子不整合度に応じて面方位が傾斜されたオフ基板であることを特徴とする。
請求項１６に記載の発明は、請求項９に記載のエピタキシャル結晶基板を用いて製造された半導体デバイスにおいて、前記ステップ−テラス構造のステップが実質的に消失するまで前記組成変調層を積層形成したことを特徴とする。
請求項１７に記載の発明は、請求項１０に記載のエピタキシャル結晶基板を用いて製造された半導体デバイスにおいて、前記第１化合物半導体がＩｎＰ、第２化合物半導体がＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）、第３化合物半導体がＩｎＡｓｙＰ１−ｙ（ｙ＞０）で構成されていることを特徴とする。
請求項１８に記載の発明は、請求項７から１１のいずれか一項に記載のエピタキシャル結晶基板を用いて製造された半導体デバイスにおいて、前記組成変調層及び前記エピタキシャル層を、有機金属気相成長法により成長させたことを特徴とする。
以下に、本発明を完成するに至った経緯について説明する。
図１は、基板上のエピタキシャル成長のメカニズムについて示す図である。簡単のため（１００）面を基準とし、基板の面方位が（１００）からオフ角θで傾斜している基板（以下、オフ基板）にＩＩＩ−Ｖ族化合物半導体をエピタキシャル成長させる場合について説明する。
図１に示すように、オフ基板の表面を原子レベルで見ると、ステップと呼ばれる原子又は分子１個分の段差Ｓとテラスと呼ばれる平坦な面Ｔからなる階段状のステップ−テラス構造が形成されている。例えば、参考文献「Journal of Crystal Growth 179(1997)18-25」によると、基板を研磨加工して処理した後は、原子レベルでは荒れた表面構造になっているが、エピタキシャル成長装置内で水素やホスフィン雰囲気下で昇温し、一定時間保持することで、表面にステップ−テラス構造が現れることが示されている。
このステップ−テラス構造は、基板表面におけるＩＩＩ族原子の表面マイグレーションと、Ｖ族原子の表面被覆の度合いにより、エピタキシャル層に引き継がれると考えられている。ここで、表面マイグレーションとは、気相中から基板表面に到達した原子が、基板表面を拡散し、ステップの位置まで移動することである。
通常、ステップ−テラス構造を有する基板表面に対してエピタキシャル成長を行うと、ステップフロー成長と呼ばれるメカニズムでエピタキシャル層が成長する。このステップフロー成長では、基板表面に到達した原子は、表面を構成する原子のポテンシャルにより拘束され、原子の種類や格子振動の影響を受けながら表面をランダムに移動することにより、最終的にテラスの位置からステップの位置へ移動する。ステップＳがほぼ直線上に平行に形成されていれば、気相中から表面に到着した原子は、テラスＴ上を移動し、速やかにステップＳまで辿り着くものと予想される。そして、ステップ端で成長が生じ、あたかもステップＳが流れる様に結晶成長が進行する。ステップフロー成長によると、図１ではステップＳが左から右に向けて移動することとなる。
このとき、表面マイグレーション速度は、成長温度やガスの分圧、原子の種類により変化する。特に、Ｖ族原子は表面に特有の結合構造を形成するため、十分な表面被覆が必要であると考えられている。
そして、ＩＩＩ族原子が表面に到達する速度に比べて、到達した原子がステップへ辿り着くための表面マイグレーション速度が十分に速ければ、エピタキシャル層にもステップ−テラス構造が形成されることとなる。もし、表面マイグレーション速度が十分に早くなければ、テラスＴの上にある別の原子と結びつき、次第にアイランドを形成し、厚く成長すると表面荒れを引き起こすことが考えられる。
ステップ−テラス構造が形成されたかどうかは、原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）などで確認可能である。このようなステップフロー成長のメカニズムは非常に重要であり、表面に付着した原子は基板結晶に従って規則正しく配列されることとなる。
ここで、図２に示すように、ステップＳの段差（高さ）Ａと、隣り合うステップＳの間隔（テラスＴの幅）Ｂで形成される直角三角形に着目すると、基板表面にバッファ層を斜めに成長させて１分子層相当の段差Ａを埋めることができれば、このバッファ層表面では擬似的に斜辺Ｃに相当する格子定数（すなわち基板の格子定数の１／ｃｏｓθ）になると考えられる。そうすると、これに格子整合する半導体からなるエピタキシャル層を成長させることができることになる。
なお、基板表面に形成されるテラスＴの幅は基板面方位のずれ（オフ角）で制御され、直角三角形の斜辺Ｃとテラスのなす角がオフ角θとなることが知られている。
一方で、基板と格子定数が異なる半導体材料を用いてエピタキシャル成長を行うと、格子定数の差に伴う歪みエネルギーがエピタキシャル層に蓄積され、その歪みエネルギーが、ある転位が導入されるエネルギーの臨界値を越えるとミスフィット転位が導入されると考えられている。この歪みエネルギーは歪み量と厚さで決定される。
また、ミスフィット転位が導入されるまでの間は、弾性力学的に歪んだ結晶格子となる。この歪んだ結晶は、横方向（テラスの面内方向）には基板と同じ格子定数を保つが、縦方向（ステップの高さ方向）には自由に伸張し、本来の歪みのない状態に比べ、僅かに大きな格子定数を持つことが知られている。歪み量は、縦と横の弾性係数の関係で、概算では２倍に相当する。つまり、歪みの全くない状態で格子定数が基板と１％異なる材料をエピタキシャル成長させた場合には、エピタキシャル層では２％程度縦方向に歪んでいると考えられる。
例えば、ＩｎＰ基板上にＩｎＡｓ又はＧａＡｓからなるエピタキシャル層を成長させる場合、ＩｎＰ，ＩｎＡｓ，ＧａＡｓの格子定数は各々５．８６Å，６．０５Å，５．６３Åなので、ＩｎＰに対するＩｎＡｓ、ＧａＡｓの格子不整合度Δａ／ａは、各々＋３．２％、−３．９％となる。
ここで、格子不整合度Δａ／ａは、
Δａ／ａ＝（ａepi−ａsub）／ａsub
ａepi：エピタキシャル層の格子定数
ａsub：基板の格子定数
で定義される。
そして、ＩｎＰ基板上に形成されたＩｎＡｓ又はＧａＡｓのエピタキシャル層は格子定数が縦方向には約２倍歪むため、各々＋７．４％，−７．８％歪むことになる。したがって、ＩｎＰ基板表面のテラス内でＩｎＡｓとＧａＡｓを並べて成長させると最大１４．２％の段差が形成されることになる。そうすると、ＩｎＰ基板表面のテラス内において、Ｉｎの組成ｘを段階的に変化させたＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）からなる組成変調層を２〜１０層程度積層させれば、ステップに辿り着く原子がステップのエネルギー差を感じられなくなる程度まで段差を低減することが可能になる。
本発明者は、上述したステップフロー成長による成長メカニズムと縦方向の歪み量に着目して、基板の格子定数より大きな格子定数の半導体をエピタキシャル成長させることを検討した。具体的には、ステップ−テラス構造を有する基板表面に、縦方向の弾性歪みによる周期的な凹凸を積極的に形成し、当初形成されていたステップ−テラス構造が緩和された表面形状とすることで、格子定数の異なるエピタキシャル層を成長させることを試みた。
そして、図２における段差Ａを埋める手法として、基板表面のテラス内において化合物半導体（例えばＩｎｘＧａ１−ｘＡｓ）の組成を段階的に変化させた組成変調層（バッファ層）をエピタキシャル成長させることを発案した。また、かかる手法により、斜辺Ｃに相当する格子定数を有する化合物半導体からなるエピタキシャル層を良好に成長させることができることを見出し、本発明を完成した。
図２で示したように、基板の面方位が（１００）からオフ角θで傾斜している場合、基板の格子定数の１／ｃｏｓθに相当する格子定数の半導体をエピタキシャル成長可能となるので、例えば、基板のオフ角θが５°のときには、この基板との格子不整合度が０．３８％の半導体をエピタキシャル成長可能となる。通常、エピタキシャル成長では、基板との格子不整合度は、０．１％以下が好ましいとされているので、従来技術では成長できない組成の半導体をエピタキシャル成長できることになる。
このように、有機金属気相成長法の特徴を活かして、品質やコストの両面において安定したエピタキシャル結晶基板の製造が可能になる。
本発明によれば、基板上に、この基板と格子定数が異なる半導体からなるエピタキシャル層を成長させる場合に、格子不整合に起因してエピタキシャル層の結晶性が低下するのを防止することができるので、良質で均一なエピタキシャル層を備えたエピタキシャル結晶基板を実現できる。また、基板上に形成される組成変調層の膜厚は従来の組成勾配層に比較して格段に薄く、要する成長時間が短くなるので、低コスト化を図ることができる。
基板上のエピタキシャル成長のメカニズムについて示す図である。 本発明の概念を説明するための説明図である。 基板のオフ角と組成変調層により無歪みとできる格子不整合度の関係を示す図である。 ＩｎＰ基板上に、ＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）からなる組成変調層を形成する場合のシミュレーション結果を示す図である。 オフ角を増大させる組成変調層の一例について示す図である。 従来技術によるエピタキシャル結晶基板の断面を透過電子顕微鏡で観察した写真例である。 従来技術によるエピタキシャル結晶基板の表面を光学顕微鏡で観察した写真例である。
以下、本発明の実施の形態を図面に基づいて説明する。
本実施形態では、ＭＯＣＶＤ法により、ＩｎＰ基板上にＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）の組成変調層を形成し、その上にＩｎＡｓｙＰ１−ｙ（ｙ＝０．１２）のエピタキシャル層を成長させる場合について説明する。
ＩｎＰの格子定数が５．８６Åであるのに対してＩｎＡｓ0.12Ｐ0.88の格子定数は５．８８３Åであり、格子不整合度は０．３９％と大きいので、ＩｎＰ基板上にＩｎＡｓ0.12Ｐ0.88を直接エピタキシャル成長させると、エピタキシャル層の結晶性が低下する。本実施形態では、ＩｎＰ基板上にＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）の組成変調層を形成することで、ＩｎＡｓ0.12Ｐ0.88からなるエピタキシャル層に、格子不整合による転位が生じて結晶性が低下するのを防止する。
まず、所定の面方位（例えば（１００））から僅かにオフ角θで傾斜したＩｎＰ基板を準備する。このとき、基板と、成長させる半導体の格子不整合度に応じて基板のオフ角を決定する。
図３は、基板のオフ角と組成変調層により無歪みとできる格子不整合度（１/ｃｏｓθ）の関係を示す説明図である。図３より、基板よりも格子定数が２％大きい結晶を成長するには、オフ角が１１．５°の基板を用いればよいことになる。実施形態において、ＩｎＰとＩｎＡｓ0.12Ｐ0.88の格子不整合度は０．３９％なので、ＩｎＰ基板のオフ角θを５°とするのが望ましい。
準備したＩｎＰ基板をＭＯＣＶＤ装置内に配置し、真空中又は主に水素原子を含むガス中で加熱し、基板表面にステップ−テラス構造を形成する。
次いで、ＩｎＰ基板表面に、同一テラス内で組成を変化させながらＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）からなる組成変調層をステップフロー成長させる。
本実施形態では、ＩｎＰ基板よりも格子定数が大きいＩｎＡｓＰを最終的にエピタキシャル成長させるので、組成変調層を構成するＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）の格子定数が段階的に小さくなるように組成を変化させる。例えば、Ｉｎの組成ｘを１，０．５，０と段階的に変化させて、ＩｎＡｓ（ｘ＝１），ＧａＩｎＡｓ（ｘ＝０．５），ＧａＡｓ(ｘ＝０)で組成変調層を構成する。つまり、格子定数が異なる複数の量子細線で１分子層が構成され、数分子層が積層されて組成変調層が構成される。
具体的には、テラス幅が分子１００個分の場合には、ＩｎＡｓを３０個、ＩｎＧａＡｓを３０個、ＧａＡｓを３０個、ＩｎＧａＡｓを１０個のように、合計１００個が並んで１分子層を構成する。また、組成変調層の積層数（厚さに相当）は、ステップの段差を実質的に消失させる程度、すなわち、ステップに辿り着く原子がステップのエネルギー差を感じられなくなる程度とし、厚さで０．００４３μｍ（１５分子相当）を繰り返しながら成長させる。
ここで、ステップの段差を効率よく埋め合わせるためには、ステップ端から格子定数の大きいＩｎＡｓを成長させ、テラス終端には格子定数の小さいＧａＡｓを成長させるのが望ましい。しかし、現実にはそのような制御は難しいので、ちょうどステップの位置に最後の１０個分のＩｎＧａＡｓを成長させることで、ステップ端からＧａＡｓが成長したり、テラス終端にＩｎＡｓが成長したりして意図する組成変調が極端に阻害されるのを防止している。
なお、ＩｎＰ基板と組成変調層を構成するＩｎＡｓ，ＧａＩｎＡｓ，ＧａＡｓとの格子不整合度は大きいが、成長させる厚さは臨界膜厚（量子井戸構造では約０．００５μｍ、１７分子層相当）よりも薄いため、格子不整合に起因するミスフィット転位が生じることはない。なお、成長した厚さは、臨界膜厚に近い厚さであるが、臨界厚さに等しい時に著しく転位が導入される訳ではなく、実際にはもう少し厚いところで徐々に転位が増加することがわかっている。
組成変調層を成長させるときの成長モード（成長条件）は、組成変調層がステップフロー成長するようなものであれば、特に制限されない。例えば、組成変調層の原料ガスには、ＴＭＧａ、ＴＭＩｎ、ＰＨ３、ＡｓＨ３を用いる。組成変調層の成長時の温度は５８０℃、圧力は０．００８ＭＰａとする。
また、組成変調層の１分子層を上述したように合計１００個の分子で構成する場合、１分子層の成長に１０秒かかるものとして、ＩｎＡｓを３秒、ＩｎＧａＡｓを３秒、ＧａＡｓを３秒、ＩｎＧａＡｓを１秒で成長するように原料ガスの供給量を調整する。ガスの切り替えには、マイグレーションを確実にするために所定時間（例えば３秒）の中断を挟むのが望ましい。
次いで、組成変調層の上に、ＩｎＡｓ0.12Ｐ0.88からなるエピタキシャル層を成長させる。組成変調層表面の格子定数は、ＩｎＡｓ0.12Ｐ0.88の格子定数とほぼ一致するので、良質なエピタキシャル層が形成されることとなる。実際に、ＩｎＡｓ0.12Ｐ0.88を約２μｍの厚さで成長させたところ、転位の少ない良好な結晶性が確認された。
［シミュレーション］
図４は、ＩｎＰ基板上に、ＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）からなる組成変調層を形成する場合のシミュレーション結果を示す説明図である。図４では、横方向の原子並びの１５−１６間にステップが形成され、テラス幅が１５個分以上の原子並びである場合について示している。
図４では、約１０層程度成長したところで、すでに１分子層程度の段差が解消され、もともとステップのあったところは、正確にあわせることが難しいものの、組成変調層表面の平均的な凹凸をみると明らかに傾斜しているようになっている。また、当初ステップがあった第１５原子付近はミスフィット転位が形成されるような段差となっており、転位線形成の位置を制御できている。
なお、上述したように、テラス内において引っ張りと圧縮の両方の歪みを入れることは、結晶が壊れやすくなるような印象もあるが、近年の歪みＭＱＷ成長においては、こうした引っ張りと圧縮歪みにより総歪み量を少なくする事がクロスハッチのない結晶を得る手法としてむしろ普通に用いられている。
また、上記した１テラス内で組成勾配を形成する方法は、文献（P.M.Petroff et al., J. Cryst. Growth 95 (1989) 260-254）にもあるように、以前から知られており、ある成長条件では成長可能である。ガス切替のタイミングを出来る限り正確に保つことでより適切な組成変調層を成長可能となる。
これらの方法を応用することで、縦方向へ局部的に歪んだ組成変調層を得る事ができる。原子を１つずつ配置するほどの正確な組成制御は難しいが、従来技術は格子不整合度に相当するようなミスフィット転位をわざと最大限導入して異なる組成のものを成長していたことを考えると、格段にミスフィット転位が削減され、結晶性の良いものが成長できる。また、これまで組成勾配層として何層も成長していたものに比べるとほんの数分子層で組成変調層が形成されるため、成長時間を格段に短縮することができる。
このように、実施形態に係るエピタキシャル結晶基板は、第１化合物半導体（ＩｎＰ）からなり、表面にステップ−テラス構造を有する基板を用い、この基板表面に、同一テラス内で組成を変化させながら第２化合物半導体（ＩｎｘＧａ１−ｘＡｓ）からなる組成変調層をステップフロー成長させ、この組成変調層上に第１化合物半導体と格子定数が異なる第３化合物半導体（ＩｎｙＡｓ１−ｙＰ）からなるエピタキシャル層を成長させることにより製造される。
したがって、格子不整合に起因してエピタキシャル層の結晶性が低下するのを防止することができるので、良質で均一なエピタキシャル層を備えたエピタキシャル結晶基板が実現される。また、基板上に形成される組成変調層の膜厚は従来の組成勾配層に比較して格段に薄く（例えば１μｍ以下）、要する成長時間が短くなるので、低コスト化を図ることができる。
また、ＩｎＡｓ0.12Ｐ0.88からなる良質なエピタキシャル層の上に格子定数が５．８８ÅのＩｎｘＧａ１−ｘＡｓ（ｘ＝０．６０）からなるエピタキシャル層を成長させれば、長波長帯（λ＝１．８５μｍ）のちょうど空気中の水分吸収帯域に対応する半導体デバイスに好適なエピタキシャル結晶基板を実現できる。
さらには、組成変調層に導入される転位箇所を制御できるので、良好なモホロジーを有するエピタキシャル層となるとともに、成長中に飛来する異物を低減できることから、半導体デバイスの製造プロセスにおいて平坦な表面が要求されるホトリソグラフィの問題が低減される。
以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
上記実施形態では、図２のように縦方向への歪みを利用して原子ステップによる段差をなくする、すなわち基板のオフ角を小さくする場合について示したが、逆に、組成変調層を構成する化合物半導体の格子定数が段階的に大きくなるように組成を変化させることで、オフ角を大きくすることも考えられる（図５参照）。これにより、デバイス毎に異なるオフ角をもつ基板を準備しなくても、組成変調層により最終的に成長させるエピタキシャル層の面方位を制御することが可能となる。
また、基板表面の１テラス内において、格子定数が大小大小、または小大小大となる半導体を成長できれば、ステップ間隔を半分にするような傾斜成長も可能と予想される。このような方法を単独で、または組み合わせることで、基板面方位の選び方による制約条件を緩和することが可能となる。
また、上記実施形態では、ＩｎＰ基板上にＩｎＡｓＰをエピタキシャル成長させたエピタキシャル結晶基板について説明したが、Ｓｉ基板上にＧａＡｓやＩｎＰをエピタキシャル成長させる場合など、基板上に、格子定数が異なる半導体からなるエピタキシャル層を成長させる場合に本発明を適用できる。この場合、組成変調層の構成は、エピタキシャル層の結晶性を低下させない範囲で適宜選択されることとなる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
Ａ ステップの段差
Ｂ ステップ間隔（テラス幅）
Ｃ 斜辺
Ｓ ステップ
Ｔ テラス
θ オフ角

Claims (18)

  1. 第１化合物半導体からなり、表面にステップ−テラス構造を有する基板を用い、
    この基板表面に、同一テラス内で格子定数が段階的に変化するように組成を変化させながら第２化合物半導体をステップフロー成長させることによって、格子定数が異なる複数の量子細線で構成される分子層を積層して組成変調層を形成し、
    該組成変調層上に、前記第１化合物半導体と格子定数が異なる第３化合物半導体からなるエピタキシャル層を成長させる
    ことを特徴とするエピタキシャル結晶基板の製造方法。
  2. 第１化合物半導体からなり、表面にステップ−テラス構造を有する基板を用い、
    この基板表面に、同一テラス内で格子定数が段階的に小さくなるように組成を変化させながら第２化合物半導体からなる組成変調層をステップフロー成長させ、
    前記組成変調層上に、前記第１化合物半導体と格子定数が異なる第３化合物半導体からなるエピタキシャル層を成長させることを特徴とするエピタキシャル結晶基板の製造方法。
  3. 前記基板は、前記第１化合物半導体と前記第３化合物半導体との格子不整合度に応じて面方位が傾斜されたオフ基板であることを特徴とする請求項２に記載のエピタキシャル結晶基板の製造方法。
  4. 前記ステップ−テラス構造のステップが実質的に消失するまで前記組成変調層を積層形成することを特徴とする請求項３に記載のエピタキシャル結晶基板の製造方法。
  5. 前記第１化合物半導体がＩｎＰ、第２化合物半導体がＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）、第３化合物半導体がＩｎＡｓｙＰ１−ｙ（ｙ＞０）で構成されていることを特徴とする請求項４に記載のエピタキシャル結晶基板の製造方法。
  6. 前記組成変調層及び前記エピタキシャル層を、有機金属気相成長法により成長させることを特徴とする請求項１から５のいずれか一項に記載のエピタキシャル結晶基板の製造方法。
  7. 第１化合物半導体からなり、表面にステップ−テラス構造を有する基板を用い、
    この基板表面に、同一テラス内で格子定数が段階的に変化するように組成を変化させながら第２化合物半導体をステップフロー成長させることによって、格子定数が異なる複数の量子細線で構成される分子層を積層して組成変調層を形成し、
    該組成変調層上に、前記第１化合物半導体と格子定数が異なる第３化合物半導体からなるエピタキシャル層を成長させたエピタキシャル結晶基板。
  8. 第１化合物半導体からなり、表面にステップ−テラス構造を有する基板を用い、
    この基板表面に、同一テラス内で格子定数が段階的に小さくなるように組成を変化させながら第２化合物半導体からなる組成変調層をステップフロー成長させ、
    前記組成変調層上に、前記第１化合物半導体と格子定数が異なる第３化合物半導体からなるエピタキシャル層を成長させたエピタキシャル結晶基板。
  9. 前記基板は、前記第１化合物半導体と前記第３化合物半導体との格子不整合度に応じて面方位が傾斜されたオフ基板である請求項８に記載のエピタキシャル結晶基板。
  10. 前記ステップ−テラス構造のステップが実質的に消失するまで前記組成変調層を積層形成した請求項９に記載のエピタキシャル結晶基板。
  11. 前記第１化合物半導体がＩｎＰ、第２化合物半導体がＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）、第３化合物半導体がＩｎＡｓｙＰ１−ｙ（ｙ＞０）で構成されている請求項１０に記載のエピタキシャル結晶基板。
  12. 前記組成変調層及び前記エピタキシャル層を、有機金属気相成長法により成長させた請求項７から１１のいずれか一項に記載のエピタキシャル結晶基板。
  13. 第１化合物半導体からなり、表面にステップ−テラス構造を有する基板を用い、
    この基板表面に、同一テラス内で格子定数が段階的に変化するように組成を変化させながら第２化合物半導体をステップフロー成長させることによって、格子定数が異なる複数の量子細線で構成される分子層を積層して組成変調層を形成し、
    該組成変調層上に、前記第１化合物半導体と格子定数が異なる第３化合物半導体からなるエピタキシャル層を成長させたエピタキシャル結晶基板を用いて製造された半導体デバイス。
  14. 第１化合物半導体からなり、表面にステップ−テラス構造を有する基板を用い、
    この基板表面に、同一テラス内で格子定数が段階的に小さくなるように組成を変化させながら第２化合物半導体からなる組成変調層をステップフロー成長させ、
    前記組成変調層上に、前記第１化合物半導体と格子定数が異なる第３化合物半導体からなるエピタキシャル層を成長させたエピタキシャル結晶基板を用いて製造された半導体デバイス。
  15. 前記基板は、前記第１化合物半導体と前記第３化合物半導体との格子不整合度に応じて面方位が傾斜されたオフ基板である請求項８に記載のエピタキシャル結晶基板を用いて製造された半導体デバイス。
  16. 前記ステップ−テラス構造のステップが実質的に消失するまで前記組成変調層を積層形成した請求項９に記載のエピタキシャル結晶基板を用いて製造された半導体デバイス。
  17. 前記第１化合物半導体がＩｎＰ、第２化合物半導体がＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）、第３化合物半導体がＩｎＡｓｙＰ１−ｙ（ｙ＞０）で構成されている請求項１０に記載のエピタキシャル結晶基板を用いて製造された半導体デバイス。
  18. 前記組成変調層及び前記エピタキシャル層を、有機金属気相成長法により成長させた請求項７から１１のいずれか一項に記載のエピタキシャル結晶基板を用いて製造された半導体デバイス。
JP2011550914A 2010-01-20 2011-01-19 エピタキシャル結晶基板の製造方法、エピタキシャル結晶基板及びそれを用いて製造された半導体デバイス Active JP5647997B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011550914A JP5647997B2 (ja) 2010-01-20 2011-01-19 エピタキシャル結晶基板の製造方法、エピタキシャル結晶基板及びそれを用いて製造された半導体デバイス

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010010004 2010-01-20
JP2010010004 2010-01-20
JP2011550914A JP5647997B2 (ja) 2010-01-20 2011-01-19 エピタキシャル結晶基板の製造方法、エピタキシャル結晶基板及びそれを用いて製造された半導体デバイス
PCT/JP2011/050806 WO2011090040A1 (ja) 2010-01-20 2011-01-19 エピタキシャル結晶基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2011090040A1 JPWO2011090040A1 (ja) 2013-05-23
JP5647997B2 true JP5647997B2 (ja) 2015-01-07

Family

ID=44306842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011550914A Active JP5647997B2 (ja) 2010-01-20 2011-01-19 エピタキシャル結晶基板の製造方法、エピタキシャル結晶基板及びそれを用いて製造された半導体デバイス

Country Status (5)

Country Link
US (1) US8643060B2 (ja)
EP (1) EP2527500B1 (ja)
JP (1) JP5647997B2 (ja)
TW (1) TWI505504B (ja)
WO (1) WO2011090040A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216624A (ja) * 2013-04-30 2014-11-17 住友電気工業株式会社 エピタキシャルウエハ、その製造方法、半導体素子、および光学センサ装置
DE102017113383B4 (de) * 2017-06-19 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
CN115216837A (zh) * 2022-07-07 2022-10-21 西安唐晶量子科技有限公司 一种改善vcsel外延片翘曲度的方法及激光器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007246330A (ja) * 2006-03-15 2007-09-27 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板、ｉｉｉ−ｖ族窒化物系デバイス、及びそれらの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3927906C1 (ja) * 1989-08-24 1991-02-14 Energieversorgung Weser-Ems Ag, 2900 Oldenburg, De
JPH0391922A (ja) * 1989-09-05 1991-04-17 Fujitsu Ltd 化合物半導体の縦型超格子の形成方法
JPH10199813A (ja) * 1997-01-07 1998-07-31 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2003309281A (ja) 2002-04-16 2003-10-31 Sumitomo Electric Ind Ltd ＩｎＧａＡｓ層を含むエピタキシャルウエハ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007246330A (ja) * 2006-03-15 2007-09-27 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板、ｉｉｉ−ｖ族窒化物系デバイス、及びそれらの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6011013836; Ｍ．Ｄ'ＨＯＮＤＴ: 'Ｃｈａｒａｃｔｅｒｉｓａｔｉｏｎ　ｏｆ　２％　ｍｉｓｍａｔｃｈｅｄ　ＩｎＧａＡｓ　ａｎｄ　ＩｎＡｓＰ　ｌａｙｅｒｓ，　ｇｒｏｗｎ　ｏｎ　ｄｉｆｆｅｒｅｎｔ　ｂｕｆｆｅｒ　ｌａｙｅｒｓ　ａｎｄ　ａｔ　ｄ' Ｊｏｕｒｎａｌ　ｏｆ　Ｃｒｙｓｔａｌ　Ｇｒｏｗｔｈ １７０, 1997, ６１６-６２０ *

Also Published As

Publication number Publication date
EP2527500A4 (en) 2014-04-09
TW201145581A (en) 2011-12-16
EP2527500A1 (en) 2012-11-28
JPWO2011090040A1 (ja) 2013-05-23
EP2527500B1 (en) 2019-05-01
US20120299061A1 (en) 2012-11-29
WO2011090040A1 (ja) 2011-07-28
US8643060B2 (en) 2014-02-04
TWI505504B (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
US8362503B2 (en) Thick nitride semiconductor structures with interlayer structures
US7825432B2 (en) Nitride semiconductor structures with interlayer structures
US6232138B1 (en) Relaxed InxGa(1-x)as buffers
KR102090347B1 (ko) Iii-n 단결정의 제조방법
KR20110099103A (ko) 질화물계 화합물 반도체 기판의 제조 방법 및 질화물계 화합물 반도체 자립 기판
JP5179635B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
US9082616B2 (en) III-V device and method for manufacturing thereof
JP5647997B2 (ja) エピタキシャル結晶基板の製造方法、エピタキシャル結晶基板及びそれを用いて製造された半導体デバイス
US6594293B1 (en) Relaxed InxGa1-xAs layers integrated with Si
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
US6589335B2 (en) Relaxed InxGa1-xAs layers integrated with Si
JP3369304B2 (ja) 化合物半導体結晶層の成長方法
JP4158607B2 (ja) 半導体基板の製造方法
JP6527667B2 (ja) 窒化物半導体基板の製造方法
Ren et al. Heteroepitaxy of In0. 53Ga0. 47As on GaAs substrate by low pressure metalorganic chemical vapor deposition for the OEIC applications
EP2543754A1 (en) Semiconductor epitaxial substrate
KR20140100121A (ko) 에피택셜 웨이퍼 및 그 제조 방법
WO2013038980A1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP2016174071A (ja) 結晶成長方法
Xiong et al. Epitaxial lateral overgrowth of InP/GaAs (1 0 0) heterostructures by metalorganic chemical vapor deposition
WO2011111647A1 (ja) 窒化物系化合物半導体基板の製造方法、窒化物系化合物半導体基板及び窒化物系化合物半導体自立基板
KR20150002062A (ko) 에피택셜 웨이퍼
WO2002063665A2 (en) RELAXED InXGa1-xAs LAYERS INTEGRATED WITH Si

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141110

R150 Certificate of patent or registration of utility model

Ref document number: 5647997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250