KR20110099103A - 질화물계 화합물 반도체 기판의 제조 방법 및 질화물계 화합물 반도체 자립 기판 - Google Patents

질화물계 화합물 반도체 기판의 제조 방법 및 질화물계 화합물 반도체 자립 기판 Download PDF

Info

Publication number
KR20110099103A
KR20110099103A KR1020117013472A KR20117013472A KR20110099103A KR 20110099103 A KR20110099103 A KR 20110099103A KR 1020117013472 A KR1020117013472 A KR 1020117013472A KR 20117013472 A KR20117013472 A KR 20117013472A KR 20110099103 A KR20110099103 A KR 20110099103A
Authority
KR
South Korea
Prior art keywords
substrate
compound semiconductor
protective layer
hcl
gan
Prior art date
Application number
KR1020117013472A
Other languages
English (en)
Inventor
사토루 모리오카
미사오 다카쿠사키
마코토 미카미
다카유키 시미즈
Original Assignee
제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 filed Critical 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Publication of KR20110099103A publication Critical patent/KR20110099103A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

질화물계 화합물 반도체층에 휨이 생기는 것을 방지할 수 있고, 면 내의 오프각의 편차가 작은 질화물계 화합물 반도체층을 양호한 재현성으로 성장시킬 수 있는 기술을 제공한다.
HVPE(Hydride Vapor Phase Epitaxy)법을 이용한 질화물계 화합물 반도체 기판의 제조 방법에 있어서, 희토류(稀土類) 페로브스카이트(Perovskite) 기판 상에 제1 성장 온도로 저온 보호층을 형성하고(제1 공정), 이 저온 보호층 상에 제1 성장 온도보다 높은 제2 성장 온도로 질화물계 화합물 반도체로 이루어지는 후막층(厚膜層)을 형성한다(제2 공정). 제1 공정에서는, HCl과 NH3의 공급비(III/V)가 0.016∼0.13으로 되도록 HCl 및 NH3의 공급량을 조정하여, 50∼90 nm의 막 두께로 저온 보호층을 형성한다.

Description

질화물계 화합물 반도체 기판의 제조 방법 및 질화물계 화합물 반도체 자립 기판{MANUFACTURING METHOD OF NITRIDE-BASED COMPOUND SEMICONDUCTOR SUBSTRATE AND NITRIDE-BASED COMPOUND SEMICONDUCTOR FREE-STANDING SUBSTRATE}
본 발명은, HVPE(Hydride Vapor Phase Epitaxy)법을 이용한 질화물계 화합물 반도체 기판의 제조 방법 및 질화물계 화합물 반도체 자립(自立) 기판에 관한 것이며, 특히, 저온 보호층을 성장시킬 때의 성장 조건에 관한 것이다.
종래, 기판 상에 GaN 등의 질화물계 화합물 반도체(이하, GaN계 반도체라고 함)를 에피택셜(epitaxial) 성장시켜 이루어지는 반도체 디바이스(예를 들면, 전자 디바이스나 광 디바이스)가 알려져 있다. 이 반도체 디바이스에는, 주로 사파이어나 SiC 등으로 이루어지는 기판이 사용되지만, 이들 기판 재료는 GaN계 반도체와의 격자 부정합(lattice-mismatch)이 크기 때문에, 그 위에 GaN계 반도체를 에피택셜 성장시키면, 불균일에 의한 결정 결함이 발생한다. 그리고, 에피택셜층에 생긴 결정 결함은, 반도체 디바이스의 특성을 저하시키는 요인이 된다. 그래서, 이와 같은 격자 부정합에 기인하는 문제를 해결하기 위해 다양한 성장 방법이 시도되고 있다.
예를 들면, 특허 문헌 1에서는, 의사적(擬似的)인 격자 상수가 GaN계 반도체에 가까운 NdGaO3 기판(이하, NGO 기판)을 사용하는 것이 제안되어 있다. 구체적으로는, 수소기상증착법(HVPE: Hydride Vapor Phase Epitaxy)에 의해 NGO 기판 상에 GaN 후막(厚膜)을 성장시키고, GaN 자립 기판(GaN 만으로 구성된 기판)을 제작하는 기술이 개시되어 있다. NGO 기판의 (011)면에서는, NGO의 a축의 길이와 GaN의 [11-20] 방향의 격자 상수가 대략 일치하므로, 전술한 격자 부정합에 기인하는 문제를 해결할 수 있다. 그리고, GaN 자립 기판을 반도체 디바이스용 기판으로 함으로써, 디바이스 특성의 향상을 도모할 수 있다.
또한, GaN 후막층의 성장은 일반적으로는 1000℃ 부근의 성장 온도에서 이루어지지만, NGO 기판이 1000℃ 부근의 고온 하에서 원료 가스에 노출되면 변질되어, GaN 후막층의 결정 품질이 저하된다. 그러므로, GaN 후막층을 성장시키기 전에 600℃ 부근에서 NGO 기판 상에 저온 보호층으로 불리는 GaN 박막층을 성장시켜, NGO 기판을 보호하는 기술이 제안되어 있다(예를 들면, 특허 문헌 1, 2).
일본 특허출원 공개번호 2003-257854호 공보 일본 특허출원 공개번호 2000-4045호 공보
그러나, 1000℃에서 GaN 후막층을 성장시킨 후, 실온까지 온도를 낮추어 가면, GaN와 NGO의 열팽창 계수의 차이에 의해 GaN 후막층에 응력이 더해져, GaN 후막층이 휜 상태로 되어, 면 내의 오프(OFF)각의 편차가 커지게 된다. 또한, 휜 상태의 GaN 후막층을 NGO 기판과 분리하여, 이 GaN 후막 결정으로부터 잘라낸 GaN 자립 기판에 있어서도, 면 내의 오프각의 편차가 커진다. 그리고, GaN 자립 기판의 면 내의 오프각의 편차가 커지면, 그 기판을 사용한 반도체 디바이스에 있어서, 원하는 특성(예를 들면, 발광 소자의 발광 파장)을 얻을 수 없게 될 우려가 있다.
본 발명은, 질화물계 화합물 반도체층에 휨이 생기는 것을 방지할 수 있고, 면 내의 오프각의 편차가 작은 질화물계 화합물 반도체층을 양호한 재현성으로 성장시킬 수 있는 질화물계 화합물 반도체 기판의 제조 방법, 및 반도체 디바이스의 제조에 바람직한 질화물계 화합물 반도체 기판을 제공하는 것을 목적으로 한다.
청구항 1에 기재된 발명은, 상기 목적을 달성하기 위해 행해진 것이며, 수소기상증착법(HVPE)을 이용하여, III족 금속과 HCl로부터 생성된 염화물 가스와 NH3를 반응시켜 기판 상에 질화물계 화합물 반도체를 에피택셜 성장시키는 질화물계 화합물 반도체 기판의 제조 방법으로서,
희토류(稀土類) 페로브스카이트(Perovskite) 기판 상에 제1 성장 온도로 저온 보호층을 형성하는 제1 공정과, 상기 저온 보호층 상에 상기 제1 성장 온도보다 높은 제2 성장 온도로 질화물계 화합물 반도체로 이루어지는 후막층을 형성하는 제2 공정을 포함하고,
상기 제1 공정에서는, HCl과 NH3의 공급비(III/V)가 0.016∼0.13이 되도록 HCl 및 NH3의 공급량을 조정하여, 50∼90 nm의 막 두께로 상기 저온 보호층을 형성하는 것을 특징으로 하는 질화물계 화합물 반도체 기판의 제조 방법.
청구항 2에 기재된 발명은, 청구항 1에 기재된 질화물계 화합물 반도체 기판의 제조 방법에 있어서, 상기 제1 공정에서는, HCl의 공급 분압을 3.07×10-3∼ 8.71×10-3 atm으로 하고, NH3의 공급 분압을 6.58×10-2 atm으로 하는 것을 특징으로 한다.
청구항 3에 기재된 발명은, 청구항 2에 기재된 질화물계 화합물 반도체 기판의 제조 방법에 있어서, 상기 제1 공정에서는, HCl의 공급 분압을 4.37×10-3∼ 6.55×10-3 atm으로 하는 것을 특징으로 한다.
청구항 4에 기재된 발명은, 청구항 1에 기재된 질화물계 화합물 반도체 기판의 제조 방법에 있어서, 상기 제1 공정에서는, HCl의 공급 분압을 2.19×10-3 atm으로 하고, NH3의 공급 분압을 7.39×10-2∼ 1.54×10-1 atm으로 하는 것을 특징으로 한다.
청구항 5에 기재된 발명은, 청구항 4에 기재된 질화물계 화합물 반도체 기판의 제조 방법에 있어서, 상기 제1 공정에서는, NH3의 공급 분압을 8.76×10-2∼ 1.23×10-1 atm으로 하는 것을 특징으로 한다.
청구항 6에 기재된 발명은, 청구항 1 내지 청구항 5 중 어느 한 항에 기재된 제조 방법에 따라 제조된 질화물계 화합물 반도체 기판으로부터 상기 후막층을 분리하여 얻어지는 질화물계 화합물 반도체 자립 기판으로서,
면 내에서의 [11-20] 방향 및 [1-100] 방향에 대한 오프각의 편차가, 각각 1° 이하인 것을 특징으로 한다.
이하에서, 본 발명의 완성에 이르기까지의 경위에 대하여 설명한다.
전술한 바와 같이, HVPE법을 이용하여 GaN 자립 기판을 제조하는 경우, GaN 후막층을 성장시키기 전에 GaN으로 이루어지는 저온 보호층을 성장시키도록 하고 있다. 이 저온 보호층은, GaN 후막층의 성장 온도(800℃∼1200℃)에서 NGO 기판이 NH3 등과 반응하여 변질되는 것을 방지하기 위해 설치되지만, 성장 조건에 대해서는 특별히 검토되고 있지 않았다. 이에, 본 발명자들은, 저온 보호층의 성장 조건에 따라, GaN 후막층의 휨이나 면 내에서의 특정 방향에 대한 오프각의 편차가 어떻게 변화하는지를 조사하였다.
먼저, 종래의 성장 조건을 기준으로 하여, III족 원료 가스인 HCl 또는 V족 원료 가스인 NH3 중 어느 한쪽의 공급량을 변화시켜 성장시켰을 때의, 저온 보호층의 성상(性狀)을 조사하였다. 그리고, 기판에는 NGO 기판을 사용하고, 성장 온도는 600℃, 성장 시간은 7.5min으로 하였다. 구체적으로는, HCl의 공급량을 공급 분압: 2.19×10-3 atm으로 일정하게 하고, NH3의 공급량을 공급 분압: 5.70×10-2∼1.54×10-1 atm으로 변화시켜 저온 보호층을 성장시켰다. 또한, NH3의 공급량을 공급 분압: 6.58×10-2 atm으로 일정하게 하고, HCl의 공급량을 공급 분압: 3.07×10-3∼ 8.71×10-3 atm으로 변화시켜 저온 보호층을 성장시켰다.
그 결과, 원료 가스의 공급량을 변화시키면, 저온 보호층의 X선 회절에 의한 반값폭, 막 두께, 표면 형태가 변화되고, 이 중에서 저온 보호층의 막 두께와 원료 가스의 공급량이 상관 관계가 있었다(도 1 및 도 2 참조).
또한, 이와 같이 하여 성장시킨 저온 보호층의 상에 GaN 후막층을 성장시키고, GaN 후막층에서의 [1-100] 방향 및 [11-20] 방향에 대한 오프각을 측정하였다. 여기서, GaN 후막층의 면 내의 중심 1점 및 중심점을 통과하는 직교축 상의 주위 둘레부에 위치하는 4점의 합계 5점을 측정점으로 하였다. 그리고, 5개소의 측정점에서의 오프각에 대하여, (최대값-최소값)/2에 의해 오프각의 편차를 산출하였다.
그 결과, NH3의 공급량을 변화시켜 저온 보호층을 성장시킨 경우에는, 저온 보호층의 막 두께 55nm까지는 막 두께가 두꺼워짐에 따라 오프각의 편차가 작아지고, 막 두께가 55nm를 초과하면 막 두께가 두꺼워짐에 따라 오프각의 편차가 커지게 되는 경향을 관찰할 수 있었다(도 3 및 도 4 참조). 또한, 저온 보호층의 막 두께가 50∼58 nm일 때는, 오프각의 편차가 1.0°이하이며, 종래의 성장 조건으로 저온 보호층을 성장시킨 경우(저온 보호층의 막 두께가 50nm 미만인 경우)보다 분명하게 양호하였다.
한편, HCl의 공급량을 변화시켜 저온 보호층을 성장시킨 경우에는, 저온 보호층의 막 두께 90nm까지는 막 두께가 두꺼워짐에 따라 오프각의 편차가 작아지고, 막 두께가 90nm를 초과하면 막 두께가 두꺼워짐에 따라 오프각의 편차가 커지게 되는 경향을 관찰할 수 있었다(도 5 및 도 6 참조). 또한, 저온 보호층의 막 두께가 50∼95 nm일 때는, 오프각의 편차가 1.0°이하이며, 종래의 성장 조건으로 저온 보호층을 성장시킨 경우보다 분명하게 양호하였다.
전술한 바와 같은 사실에 따라, 저온 보호층을 소정 범위의 막 두께로 성장시킴으로써, 그 위에 성장시키는 GaN 후막층의 오프각의 편차를 개선할 수 있다는 지견(知見)을 얻었다. 또한, NH3의 공급량을 증가시켜 저온 보호층의 막 두께를 두껍게 한 경우와, HCl의 공급량을 증가시켜 저온 보호층의 막 두께를 두껍게 한 경우는, GaN 후막층의 오프각의 편차가 작아지는 범위가 상이하므로, NH3의 공급량을 지나치게 증가시키면, 저온 보호층의 성장 시에 NGO 기판이 NH3로부터 좋지 못한 영향을 받아, 저온 보호층의 성상, 나아가서는 GaN 후막층에서의 오프각의 편차에 영향을 주는 지의 여부를 검토했다.
그리고, GaN 후막층에서의 오프각의 편차를 저감할 수 있고 저온 보호층의 막 두께의 범위 및 원료 가스의 공급량(NH3의 공급량과 HCl의 공급량의 비)을 규정하는 본 발명을 완성했다.
본 발명에 의하면, 휨이 적고, 면 내의 오프각의 편차가 작은 질화물계 화합물 반도체의 후막층을 양호한 재현성으로 성장시킬 수 있어 반도체 디바이스의 제조에 바람직한 질화물계 화합물 반도체 자립 기판을 얻을 수 있다.
도 1은 저온 보호층 성장 시의 NH3 공급량과 저온 보호층의 막 두께의 관계에 대하여 나타낸 도면이다.
도 2는 저온 보호층 성장 시의 HCl 공급량과 저온 보호층의 막 두께의 관계에 대하여 나타낸 도면이다.
도 3은 NH3 공급량을 변화시켰을 때의 저온 보호층의 막 두께와 GaN 후막층의 [1-100] 방향에 대한 오프각의 편차의 관계에 대하여 나타낸 도면이다.
도 4는 NH3 공급량을 변화시켰을 때의 저온 보호층의 막 두께와 GaN 후막층의 [11-20] 방향에 대한 오프각의 편차의 관계에 대하여 나타낸 도면이다.
도 5는 HCl 공급량을 변화시켰을 때의 저온 보호층의 막 두께와 GaN 후막층의 [1-100] 방향에 대한 오프각의 편차의 관계에 대하여 나타낸 도면이다.
도 6은 HCl 공급량을 변화시켰을 때의 저온 보호층의 막 두께와 GaN 후막층의 [11-20] 방향에 대한 오프각의 편차의 관계에 대하여 나타낸 도면이다.
이하, 본 발명의 실시형태에 대하여 상세하게 설명한다.
본 실시형태에서는, 희토류 페로브스카이트로 이루어지는 NGO 기판 상에, GaN계 반도체인 GaN를 에피택셜 성장시키고, GaN 기판을 제조하는 방법에 대하여 설명한다. HVPE법에서는, III족 금속인 Ga와 HCl로부터 생성된 염화물 가스(GaCl)와 NH3를 반응시켜, 기판 상에 GaN층을 에피택셜 성장시킨다.
먼저, NGO 기판을 HVPE 장치 내에 배치하고, 기판 온도가 제1 성장 온도(400℃∼800℃)로 될 때까지 승온(昇溫)시킨다. 그리고, Ga 메탈과 HCl로부터 생성된 III족 원료로 되는 GaCl과, V족 원료로 되는 NH3를, NGO 기판 상에 공급하고, GaN으로 이루어지는 저온 보호층을 40∼100 nm의 막 두께로 형성한다.
이 때, NH3에 의해 NGO 기판이 변질되지 않도록, HCl과 NH3의 공급비(III/V)가 0.016∼0.13으로 되도록 원료 가스의 공급량을 조정한다. 또한, NH3의 공급량은 공급 분압이 1.23×10-1 atm 이하가 되도록 하는 것이 바람직하다.
다음으로, 기판 온도가 제2 성장 온도(950℃∼1050℃)로 될 때까지 승온시킨다. 그리고, 저온 보호층 상에 원료 가스를 공급하여, GaN 후막층을 형성한다. 이 GaN 후막층의 성장 조건(성장 온도, 성장 시간, 원료 가스의 공급량)은 특별히 제한되지 않고, 예를 들면, 일반적인 GaN의 성장 조건을 적용할 수 있다.
이상과 같이 하여, NGO 기판 상에 저온 보호층 및 GaN 후막층이 형성된 GaN 기판을 얻을 수 있다. GaN 기판에서의 GaN 후막층은, 휨이 없고, 면 내의 [1-100] 방향 및 [11-20] 방향에 대한 오프각의 편차가 1°이하로 된다. 또한, 실온까지 냉각한 후, 적절한 방법에 의해 NGO 기판을 제거하고, 연마 가공하여 얻어진 GaN 자립 기판에서도, 면 내의 [1-100] 방향 및 [11-20] 방향에 대한 오프각의 편차가 1°이하로 된다. 따라서, 이 GaN 자립 기판을 반도체 디바이스 제조용의 기판으로서 사용함으로써, 원하는 특성을 가지는 반도체 디바이스를 실현할 수 있다.
[실시예 1]
실시예 1에서는, NH3의 공급 분압이 6.58×10-2 atm, HCl의 공급 분압이 3.07×10-3∼8.71×10-3 atm으로 되도록, 즉 HCl과 NH3의 공급비(III/V)가 0.046∼0.13이 되도록 원료 가스를 공급하여, GaN으로 이루어지는 저온 보호층을 성장시킨다. 이 때, 성장 온도는 600℃로 하고, 성장 시간은 7.5min으로 일정하게 한다. 형성된 저온 보호층의 막 두께는, HCl 공급량(공급 분압)의 증가에 따라 두껍게 되어, 50∼90 nm였다.
이 저온 보호층 상에, HCl의 공급 분압이 1.06×10-2 atm, NH3의 공급 분압이 5.00×10-2 atm으로 되도록 원료 가스를 공급하여, 2500㎛의 GaN 후막층을 형성하였다. 이 때, 성장 온도는 1000℃로 하고, 성장 시간은 8시간으로 하였다.
얻어진 GaN 후막층에 대하여, 육안 관찰에 의해 휨을 관찰한 바에 의하면, 후술하는 비교예의 경우보다 분명하게 휨이 작았다. 또한, GaN 후막층에 있어서, 면 내의 5점에서 [1-100] 방향 및 [11-20] 방향에 대한 오프각을 측정한 바에 의하면, 어느 경우에도 오프각의 편차는 1°이하로 양호하였다. 특히, HCl의 공급 분압을 4.37×10-3∼6.55×10-3 atm으로 한 경우에는, 저온 보호층의 막 두께가 60∼90 nm로 되고, GaN 후막층의 면 내의 오프각의 편차는 0.3°이하가 되었다.
또한, GaN 기판으로부터 적절한 방법에 의해 NGO 기판을 제거하여 GaN 후막층을 분리하고, 이 GaN 후막 결정을 연마 가공하여 제조한 GaN 자립 기판에서도, [1-100] 방향 및 [11-20] 방향에 대한 오프각의 편차는 0.3°이하였다.
[실시예 2]
실시예 2에서는, HCl의 공급 분압이 2.19×10-3 atm, NH3의 공급 분압이 7.39×10-2∼1.23×10-1 atm으로 되도록, 즉 HCl과 NH3의 공급비(III/V)가 0.017∼0.029로 되도록 원료 가스를 공급하여, GaN으로 이루어지는 저온 보호층을 성장시켰다. 이 때, 성장 온도는 600℃로 하고, 성장 시간은 7.5min으로 일정하게 하였다. 형성된 저온 보호층의 막 두께는, NH3 공급량(공급 분압)의 증가에 따라 두껍게 되어, 50∼58 nm였다. 이 저온 보호층 상에, 실시예 1과 마찬가지로 하여 GaN 후막층을 성장시킨다.
얻어진 GaN 후막층에 대하여, 육안 관찰에 의해 휨을 관찰한 바에 의하면, 후술하는 비교예의 경우보다 분명히 휨이 작았다.
또한, GaN 후막층에 있어서, 면 내의 5점에서 [1-100] 방향 및 [11-20] 방향에 대한 오프각을 측정한 바에 의하면, 어느 경우에도 오프각의 편차는 1°이하로 양호하였다. 특히, NH3의 공급 분압을 8.58×10-2∼1.05×10-1 atm으로 한 경우에는, 저온 보호층의 막 두께가 52∼53 nm로 되고, GaN 후막층의 면 내의 오프각의 편차는 0.3°이하가 되었다.
또한, GaN 기판으로부터 적절한 방법에 의해 NGO 기판을 제거하여 GaN 후막층을 분리하고, 이 GaN 후막 결정을 연마 가공하여 제조한 GaN 자립 기판에서도, [1-100] 방향 및 [11-20] 방향에 대한 오프각의 편차는 0.3°이하였다.
[비교예 1]
비교예 1에서는, HCl의 공급 분압이 2.19×10-3 atm, NH3의 공급 분압이 6.58×10-2 atm으로 되도록, 즉 HCl과 NH3의 공급비(III/V)가 0.033으로 되도록 원료 가스를 공급하여, GaN으로 이루어지는 저온 보호층을 성장시켰다. 이 때, 성장 온도는 600℃로 하고, 성장 시간은 7.5min으로 하였다. 형성된 저온 보호층의 막 두께는 47nm였다. 이 저온 보호층 상에, 실시예 1, 2와 마찬가지로 하여 GaN 후막층을 성장시켰다.
얻어진 GaN 후막층에 대하여, 육안 관찰에 의해 휨을 관찰한 바에 의하면, 분명하게 휨이 확인되었다. 또한, GaN 후막층에 있어서, 면 내의 5점에서 [1-100] 방향 및 [11-20] 방향에 대한 오프각을 측정한 바에 의하면, [1-100] 방향에 대한 오프각의 편차는 1.32°이며, [11-20] 방향에 대한 오프각의 편차는 1.58°였다.
또한, GaN 기판으로부터 적절한 방법에 의해 NGO 기판을 제거하여 GaN 후막층을 분리하고, 이 GaN 후막 결정을 연마 가공하여 제조한 GaN 자립 기판에서도, [1-100] 방향 및 [11-20] 방향에 대한 오프각의 편차는 1°보다 컸다.
[비교예 2]
비교예 2에서는, HCl의 공급 분압이 2.19×10-3 atm, NH3의 공급 분압이 1.54×10-1 atm으로 되도록, 즉 HCl과 NH3의 공급비(III/V)가 0.014로 되도록 원료 가스를 공급하여, GaN으로 이루어지는 저온 보호층을 성장시켰다. 이 때, 성장 온도는 600℃로 하고, 성장 시간은 7.5min으로 하였다. 형성된 저온 보호층의 막 두께는 58.7nm였다. 이 저온 보호층 상에, 실시예 1, 2와 마찬가지로 하여 GaN 후막층을 성장시켰다.
얻어진 GaN 후막층에 대하여, 육안 관찰에 의해 휨을 관찰한 바에 의하면, 분명하게 휨이 확인되었다.
또한, GaN 후막층에 있어서, 면 내의 5점에서 [1-100] 방향 및 [11-20] 방향에 대한 오프각을 측정한 바에 의하면, [1-100] 방향에 대한 오프각의 편차는 1.18°이며, [11-20] 방향에 대한 오프각의 편차는 1.31°였다.
또한, GaN 기판으로부터 적절한 방법에 의해 NGO 기판을 제거하여 GaN 후막층을 분리하고, 이 GaN 후막 결정을 연마 가공하여 제조한 GaN 자립 기판에서도, [1-100] 방향 및 [11-20] 방향에 대한 오프각의 편차는 1°보다 컸다.
전술한 바와 같이, 본 실시형태에 의하면, 저온 보호층의 성장 조건의 하나인 원료 가스의 공급량을 변경하고, 저온 보호층의 성상(막 두께)을 변화시킴으로써, 휨이 적고, 면 내의 오프각의 편차가 작은 질화물계 화합물 반도체의 후막층을 양호한 재현성으로 성장시킬 수 있다.
또한, 실시형태에서 얻어진 GaN 기판으로부터 GaN 후막층을 분리하고, 연마 가공하여 GaN 자립 기판을 제조함으로써, 반도체 디바이스의 제조에 바람직한 GaN 자립 기판을 얻을 수 있다.
이상, 본 발명자에 의해 행해진 발명을 실시형태에 기초하여, 구체적으로 설명하였으나, 본 발명은 상기 실시형태로 한정되지 않고, 그 요지를 벗어나지 않는 범위에서 변경 가능하다.
상기 실시형태에서는 GaN 자립 기판의 제조에 대하여 설명하였으나, HVPE법을 이용하여 기판 상에 질화물계 화합물 반도체층을 성장시키고, 질화물계 화합물 반도체 기판을 제조하는 경우에도 본 발명을 적용할 수 있다. 여기서, 질화물계 화합물 반도체란, InxGayAl1 -x- yN(0≤x＋y≤1, 0≤x≤1, 0≤y≤1)에 의해 표시되는 화합물 반도체이며, 예를 들면, GaN, InGaN, AlGaN, InGaAlN 등이 있다.
이번에 개시된 실시형태는 모든 점에서 예시이며, 제한적인 것은 아니라고 여겨진다. 본 발명의 범위는 상기한 설명이 아닌 청구의 범위에 의해 나타내어지고, 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것을 의도하고 있다.

Claims (6)

  1. 수소기상증착법(HVPE: Hydride Vapor Phase Epitaxy)을 이용하여, III족 금속과 HCl로부터 생성된 염화물 가스와 NH3를 반응시켜 기판 상에 질화물계 화합물 반도체를 에피택셜(epitaxial) 성장시키는 질화물계 화합물 반도체 기판의 제조 방법으로서,
    희토류(稀土類) 페로브스카이트(Perovskite) 기판 상에 제1 성장 온도로 저온 보호층을 형성하는 제1 공정과, 상기 저온 보호층 상에 상기 제1 성장 온도보다 높은 제2 성장 온도로 질화물계 화합물 반도체로 이루어지는 후막층(厚膜層)을 형성하는 제2 공정을 포함하고,
    상기 제1 공정에서는, HCl과 NH3의 공급비(III/V)가 0.016∼0.13으로 되도록 HCl 및 NH3의 공급량을 조정하여, 50∼90 nm의 막 두께로 상기 저온 보호층을 형성하는, 질화물계 화합물 반도체 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 공정에서는, HCl의 공급 분압을 3.07×10-3∼8.71×10-3 atm으로 하고, NH3의 공급 분압을 6.58×10-2 atm으로 하는, 질화물계 화합물 반도체 기판의 제조 방법.
  3. 제2항에 있어서,
    상기 제1 공정에서는, HCl의 공급 분압을 4.37×10-3∼6.55×10-3 atm으로 하는, 질화물계 화합물 반도체 기판의 제조 방법.
  4. 제1항에 있어서,
    상기 제1 공정에서는, HCl의 공급 분압을 2.19×10-3 atm으로 하고, NH3의 공급 분압을 7.39×10-2∼1.23×10-1 atm으로 하는, 질화물계 화합물 반도체 기판의 제조 방법.
  5. 제4항에 있어서,
    상기 제1 공정에서는, NH3의 공급 분압을 8.76×10-2∼1.23×10-1 atm으로 하는, 질화물계 화합물 반도체 기판의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 기재된 제조 방법에 따라 제조된 질화물계 화합물 반도체 기판으로부터 상기 후막층을 분리하여 얻어지는 질화물계 화합물 반도체 자립(自立) 기판으로서,
    면 내에서의 [11-20] 방향 및 [1-100] 방향에 대한 오프각의 편차가, 각각 1°이하인, 질화물계 화합물 반도체 자립 기판.
KR1020117013472A 2010-02-01 2011-01-31 질화물계 화합물 반도체 기판의 제조 방법 및 질화물계 화합물 반도체 자립 기판 KR20110099103A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-019900 2010-02-01
JP2010019900 2010-02-01

Publications (1)

Publication Number Publication Date
KR20110099103A true KR20110099103A (ko) 2011-09-06

Family

ID=44319458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117013472A KR20110099103A (ko) 2010-02-01 2011-01-31 질화물계 화합물 반도체 기판의 제조 방법 및 질화물계 화합물 반도체 자립 기판

Country Status (6)

Country Link
US (1) US20120256297A1 (ko)
JP (1) JPWO2011093481A1 (ko)
KR (1) KR20110099103A (ko)
CN (1) CN102245814A (ko)
TW (1) TW201202489A (ko)
WO (1) WO2011093481A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5743928B2 (ja) * 2012-03-05 2015-07-01 日立金属株式会社 窒化ガリウム系半導体エピタキシャルウェハ及びその製造方法
CN104641453B (zh) 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
JP6232853B2 (ja) * 2012-10-12 2017-11-22 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
US9136337B2 (en) 2012-10-12 2015-09-15 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
CN104995713A (zh) * 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
JP6146041B2 (ja) * 2013-02-18 2017-06-14 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板および積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2014157983A (ja) * 2013-02-18 2014-08-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2014157979A (ja) * 2013-02-18 2014-08-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
WO2015053127A1 (ja) * 2013-10-10 2015-04-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
WO2015133443A1 (ja) * 2014-03-03 2015-09-11 国立大学法人大阪大学 Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物結晶製造装置
CN105047534B (zh) * 2015-06-30 2018-03-30 聚灿光电科技股份有限公司 P型GaN层及LED外延结构的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4150527B2 (ja) * 2002-02-27 2008-09-17 日鉱金属株式会社 結晶の製造方法
JP4355232B2 (ja) * 2004-02-17 2009-10-28 日鉱金属株式会社 ＧａＮ系化合物半導体結晶の製造方法及びＧａＮ系化合物半導体結晶
JP4691911B2 (ja) * 2004-06-11 2011-06-01 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
JPWO2008035632A1 (ja) * 2006-09-20 2010-01-28 日鉱金属株式会社 ＧａＮ薄膜テンプレート基板の製造方法、ＧａＮ薄膜テンプレート基板、及びＧａＮ厚膜単結晶
DE112008000279T5 (de) * 2007-01-31 2010-04-01 Sumitomo Chemical Co. Ltd. Verfahren zur Herstellung von Gruppe III-V-Verbindungshalbleitern
EP2133450A4 (en) * 2007-03-14 2010-12-08 Nippon Mining Co EPITAXIAL GROWTH SUBSTRATE AND METHOD FOR MANUFACTURING A NITRIDE COMPOUND SEMICONDUCTOR MONOCRYSTAL
JP5051455B2 (ja) * 2008-01-16 2012-10-17 日立電線株式会社 エピタキシャル成長用窒化物半導体基板の製造方法
JP4952616B2 (ja) * 2008-03-04 2012-06-13 日立電線株式会社 窒化物半導体基板の製造方法
JP2009238772A (ja) * 2008-03-25 2009-10-15 Sumitomo Electric Ind Ltd エピタキシャル基板及びエピタキシャル基板の製造方法

Also Published As

Publication number Publication date
CN102245814A (zh) 2011-11-16
JPWO2011093481A1 (ja) 2013-06-06
TW201202489A (en) 2012-01-16
US20120256297A1 (en) 2012-10-11
WO2011093481A1 (ja) 2011-08-04

Similar Documents

Publication Publication Date Title
KR20110099103A (ko) 질화물계 화합물 반도체 기판의 제조 방법 및 질화물계 화합물 반도체 자립 기판
US6756246B2 (en) Method for fabricating III-V group compound semiconductor
EP2313543B1 (en) Growth of planar and semi-polar {1 1-2 2} gallium nitride with hydride vapor phase epitaxy (hvpe)
JP4581490B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
KR101488545B1 (ko) Ｉｉｉ 족 질화물 반도체 결정의 제조 방법, ｉｉｉ 족 질화물 반도체 기판 및 반도체 발광 디바이스
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4462251B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP4691911B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
WO2010140564A1 (ja) 窒化物半導体結晶およびその製造方法
US20130168833A1 (en) METHOD FOR ENHANCING GROWTH OF SEMIPOLAR (Al,In,Ga,B)N VIA METALORGANIC CHEMICAL VAPOR DEPOSITION
JP4380294B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板
JP2012209586A (ja) 半極性窒化物を備え、窒化物核生成層又はバッファ層に特徴を有するデバイス構造
JP2006290677A (ja) 窒化物系化合物半導体結晶の製造方法及び窒化物系化合物半導体基板の製造方法
US7740823B2 (en) Method of growing III group nitride single crystal and III group nitride single crystal manufactured by using the same
JP2009208991A (ja) 窒化物半導体基板の製造方法
EP3094766A1 (en) Group iii nitride bulk crystals and fabrication method
JP2006279025A (ja) 非極性ａ面窒化ガリウム単結晶の製造方法
JP5120285B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
US6946308B2 (en) Method of manufacturing III-V group compound semiconductor
WO2023037896A1 (ja) ＳｃＡｌＭｇＯ４基板を用いたＭＢＥ法による窒化物半導体自立基板の作成方法
JP2011216548A (ja) ＧａＮ系半導体エピタキシャル基板の製造方法
KR101369967B1 (ko) 휨이 없는 질화갈륨 자립기판 제조 방법
KR101539073B1 (ko) 반극성 ＧａＮ 템플레이트를 제조하기 위한 방법
JP2011140428A (ja) 窒化物系化合物半導体基板の製造方法及び窒化物系化合物半導体自立基板
WO2011111647A1 (ja) 窒化物系化合物半導体基板の製造方法、窒化物系化合物半導体基板及び窒化物系化合物半導体自立基板

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application