JP2011216548A - GaN系半導体エピタキシャル基板の製造方法 - Google Patents
GaN系半導体エピタキシャル基板の製造方法 Download PDFInfo
- Publication number
- JP2011216548A JP2011216548A JP2010081045A JP2010081045A JP2011216548A JP 2011216548 A JP2011216548 A JP 2011216548A JP 2010081045 A JP2010081045 A JP 2010081045A JP 2010081045 A JP2010081045 A JP 2010081045A JP 2011216548 A JP2011216548 A JP 2011216548A
- Authority
- JP
- Japan
- Prior art keywords
- gan
- based semiconductor
- substrate
- layer
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
- C30B29/406—Gallium nitride
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Abstract
【課題】反りのない優れた結晶性を有するGaN系半導体をエピタキシャル成長させることができるGaN系半導体エピタキシャル基板の製造方法を提供する。
【解決手段】希土類ペロブスカイト基板上11に、AlNからなる低温保護層12を成長させ、この低温保護層12上に、Alの組成x1が0.40≦x1≦0.45のAlx1Ga1−x1Nからなる第1AlGaN系半導体層を成長させる。そして、前記第1AlGaN系半導体層上に、Alの組成x2が0≦x2≦0.45のAlx2Ga1−x2Nからなる第2AlGaN系半導体層以降の成長層を積層させて、組成勾配層13,14とする。
【選択図】図3
【解決手段】希土類ペロブスカイト基板上11に、AlNからなる低温保護層12を成長させ、この低温保護層12上に、Alの組成x1が0.40≦x1≦0.45のAlx1Ga1−x1Nからなる第1AlGaN系半導体層を成長させる。そして、前記第1AlGaN系半導体層上に、Alの組成x2が0≦x2≦0.45のAlx2Ga1−x2Nからなる第2AlGaN系半導体層以降の成長層を積層させて、組成勾配層13,14とする。
【選択図】図3
Description
本発明は、基板上に、窒化ガリウム(GaN)、又はAlxGa1−xN(0<x≦1)混晶をエピタキシャル成長させてなるGaN系半導体エピタキシャル基板の製造方法に関し、特に、ハイドライド気相成長(HVPE::Hydride Vapor Phase Epitaxy)法により高い結晶性を有するGaN系半導体膜を成長させる方法に関する。
近年、青色、紫色、さらに波長の短い紫外線の発光材料として、AlN(窒化アルミニウム)、GaN(窒化ガリウム)又はこれらの混晶(AlxGa1−xN(0<x<1))等の窒化物系化合物半導体からなる半導体材料が注目されている。以下において、これらを総じてGaN系半導体と称する。
従来、このようなGaN系半導体材料は、大型の単結晶インゴットとして育成させることが困難なため、HVPE法などの気相成長法を利用して、他の材料からなる基板上にエピタキシャル成長させている。このとき、成長用基板には主にサファイアが用いられる。
成長用基板にサファイアを用いる場合、サファイアとGaN又はAlNとの間の格子不整合率が20%を超えるため、良好なGaN厚膜等をエピタキシャル成長させることは困難である。そのため、成長用基板に特殊なマスク等を予め形成した上で成長させるなど、何らかの複雑な工程を有する手法が提案されている(例えば非特許文献1〜3)。
従来、このようなGaN系半導体材料は、大型の単結晶インゴットとして育成させることが困難なため、HVPE法などの気相成長法を利用して、他の材料からなる基板上にエピタキシャル成長させている。このとき、成長用基板には主にサファイアが用いられる。
成長用基板にサファイアを用いる場合、サファイアとGaN又はAlNとの間の格子不整合率が20%を超えるため、良好なGaN厚膜等をエピタキシャル成長させることは困難である。そのため、成長用基板に特殊なマスク等を予め形成した上で成長させるなど、何らかの複雑な工程を有する手法が提案されている(例えば非特許文献1〜3)。
非特許文献1において、碓井らは、サファイア上にHVPE方によりGaN厚膜を成長させている。具体的には、サファイア基板上にSiO2(酸化ケイ素)マスクにより{1−101}ファセットを形成し、その上からGaN厚膜を成長させることで、6×107/cm2未満の転位密度を実現している。
非特許文献2において、木下らは、ZrB2(ホウ化ジルコニウム)がAlN、GaNと結晶構造が同じで格子定数が近い(AlNとの格子不整合率が1.9%、GaNとの格子不整合率が0.5%)ため、GaN厚膜の成長用基板に好適であることを報告している。
非特許文献3において、若原らは、NdGaO3(以下、NGO)基板上に、HVPE法によりGaNを成長させている。NGOとGaNは結晶構造が異なるが、図6に示すようにNGOの{101}面又は{011}面の原子配列上にGaNの{0001}面の原子配列が重なり合う形になり、格子不整合率は1.7%以下である。このような原子配列の一致を擬格子整合と称する。これにより、良好な結晶性を有するGaN厚膜を成長させることができ、106/cm2以下の転位密度を実現している。
非特許文献2において、木下らは、ZrB2(ホウ化ジルコニウム)がAlN、GaNと結晶構造が同じで格子定数が近い(AlNとの格子不整合率が1.9%、GaNとの格子不整合率が0.5%)ため、GaN厚膜の成長用基板に好適であることを報告している。
非特許文献3において、若原らは、NdGaO3(以下、NGO)基板上に、HVPE法によりGaNを成長させている。NGOとGaNは結晶構造が異なるが、図6に示すようにNGOの{101}面又は{011}面の原子配列上にGaNの{0001}面の原子配列が重なり合う形になり、格子不整合率は1.7%以下である。このような原子配列の一致を擬格子整合と称する。これにより、良好な結晶性を有するGaN厚膜を成長させることができ、106/cm2以下の転位密度を実現している。
Japanese Journal of Applied Physics 36 (1997) L889-L902
Japanese Journal of Applied Physics 40 (2001) L1280-L1282
Japanese Journal of Applied Physics 39 (2000) L2399-L2401
しかしながら、非特許文献1に記載の方法では、場合によっては得られたGaN厚膜表面の一部に高転位領域が現れ、使用できない部分が存在する等の問題がある。また、サファイアとGaNの熱膨張係数が異なることから、結晶成長時の高い成長温度により発生する熱応力により成長後のGaN系半導体エピタキシャルウェハには反りが発生する。
非特許文献2に記載の方法では、ZrB2基板中のB(ホウ素)が結晶成長時にGaN膜に多量に侵入し、半導体としての特性を著しく劣化させるという問題がある。
非特許文献3に記載の方法では、成長用基板にサファイアを用いる場合に比べて良好な結晶性をもつGaN膜を成長させることができるが、格子不整合率がゼロではないので転位の出現は避けられない。また、NGOとGaNとの熱膨張係数の違いから、成長用基板にサファイアを用いた場合と同様に、成長後のGaN系半導体エピタキシャル基板には反りが発生する。
従来の方法には上述した問題があるため、今後、デバイス特性の向上に向けて、さらに優れた結晶性(例えば転位密度105/cm2以下)を有し、反りの小さいGaN厚膜が要求された場合に有効に対応することが困難となる。
非特許文献2に記載の方法では、ZrB2基板中のB(ホウ素)が結晶成長時にGaN膜に多量に侵入し、半導体としての特性を著しく劣化させるという問題がある。
非特許文献3に記載の方法では、成長用基板にサファイアを用いる場合に比べて良好な結晶性をもつGaN膜を成長させることができるが、格子不整合率がゼロではないので転位の出現は避けられない。また、NGOとGaNとの熱膨張係数の違いから、成長用基板にサファイアを用いた場合と同様に、成長後のGaN系半導体エピタキシャル基板には反りが発生する。
従来の方法には上述した問題があるため、今後、デバイス特性の向上に向けて、さらに優れた結晶性(例えば転位密度105/cm2以下)を有し、反りの小さいGaN厚膜が要求された場合に有効に対応することが困難となる。
本発明は、上記課題を解決すべくなされたもので、反りのない優れた結晶性を有するGaN系半導体をエピタキシャル成長させることができるGaN系半導体エピタキシャル基板の製造方法を提供することを目的とする。
請求項1に記載の発明は、希土類ペロブスカイト基板上に、AlNからなる低温保護層を成長させる第1工程と、
前記低温保護層上に、Alの組成x1が0.40≦x1≦0.45のAlx1Ga1−x1Nからなる第1GaN系半導体層を成長させる第2工程と、
前記第1GaN系半導体層上に、Alの組成x2が0≦x2≦0.45のAlx2Ga1−x2Nからなる第2GaN系半導体層を成長させる第3工程と、
を備えることを特徴とするGaN系半導体エピタキシャル基板の製造方法である。
前記低温保護層上に、Alの組成x1が0.40≦x1≦0.45のAlx1Ga1−x1Nからなる第1GaN系半導体層を成長させる第2工程と、
前記第1GaN系半導体層上に、Alの組成x2が0≦x2≦0.45のAlx2Ga1−x2Nからなる第2GaN系半導体層を成長させる第3工程と、
を備えることを特徴とするGaN系半導体エピタキシャル基板の製造方法である。
請求項2に記載の発明は、請求項1に記載のGaN系半導体エピタキシャル基板の製造方法において、前記第1GaN系半導体層上に、Alの組成x3を前記組成x1から段階的に小さくなるように変化させたAlx3Ga1−x3Nからなる組成勾配層を成長させる工程を有し、
前記第3工程では、前記組成勾配層上に前記第2GaN系半導体層を成長させることを特徴とする。
前記第3工程では、前記組成勾配層上に前記第2GaN系半導体層を成長させることを特徴とする。
請求項3に記載の発明は、請求項1又は2に記載のGaN系半導体エピタキシャル基板の製造方法において、HVPE法を利用して、Gaを含む1又は複数のIII族元素の塩化物ガスとNH3を供給して反応させることにより、前記希土類ペロブスカイト基板上に前記第1及び第2GaN系半導体層をエピタキシャル成長させることを特徴とする。
本発明によれば、反りのない優れた結晶性を有するGaN系半導体(GaN厚膜)をエピタキシャル成長させることができる。したがって、このGaN系半導体エピタキシャル基板自体、又はGaN系半導体エピタキシャル基板から得られる自立基板を利用して半導体デバイスを作製することで、デバイス特性の向上を図ることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
本実施形態では、HVPE法を利用して、希土類ペロブスカイトからなるNGO基板上に、GaN系半導体であるGaNをエピタキシャル成長させ、GaNエピタキシャル基板を製造する場合について説明する。
このとき、NGO基板上に、AlNからなる低温保護層を成長させ、この低温保護層上に、Al組成x1が0.40≦x1≦0.45のAlx1Ga1−x1Nからなる、NGOと高度に格子整合する第1GaN系半導体層を成長させ、その後、Alの組成x3を前記組成x1から段階的に小さくなるように変化させたAlx3Ga1−x3Nからなる組成勾配層を成長させる。そして、組成勾配層上に目的の組成(Alの組成x2が0≦x2≦0.45)のAlx2Ga1−x2Nからなる第2GaN系半導体層を成長させる。
本実施形態では、HVPE法を利用して、希土類ペロブスカイトからなるNGO基板上に、GaN系半導体であるGaNをエピタキシャル成長させ、GaNエピタキシャル基板を製造する場合について説明する。
このとき、NGO基板上に、AlNからなる低温保護層を成長させ、この低温保護層上に、Al組成x1が0.40≦x1≦0.45のAlx1Ga1−x1Nからなる、NGOと高度に格子整合する第1GaN系半導体層を成長させ、その後、Alの組成x3を前記組成x1から段階的に小さくなるように変化させたAlx3Ga1−x3Nからなる組成勾配層を成長させる。そして、組成勾配層上に目的の組成(Alの組成x2が0≦x2≦0.45)のAlx2Ga1−x2Nからなる第2GaN系半導体層を成長させる。
図1は、GaN、AlN、及びNGOの格子定数の温度依存性を示す図である。また、図1に示した各結晶の格子定数の温度変化から、GaNの成長温度(約1000℃)と室温において、AlN及びAl0.4Ga0.6NをNGO基板上に原子配列を合わせた時にどの程度格子がずれているか(室温における格子定数差Δa1、成長温度における格子定数差Δa2)、そしてその差(Δa2−Δa1)を計算したものを表1に示す。
GaNの成長温度でAlN層及びAl0.4Ga0.6N層を成長させた後、冷却されて室温に戻る時に各層が受ける熱応力は、成長温度と室温での格子ずれ値の差Δa2−Δa1(表1においてAlNで−0.038、Al0.4Ga0.6Nで0.039)に比例する。そのため、AlNとAl0.4Ga0.6Nではほぼ同じ大きさで逆向きの熱応力を受けることになる。
つまり、図2(a)に示すように、NGO基板にAl0.4Ga0.6N層を直接成長させた場合、成長温度における格子のずれは少ない(表1において0.001)が、室温で格子のずれが大きくなる(表1において0.040)ため、冷却時にその差(Δa2−Δa1=0.039)に相当する引張応力を受けることになる。
そこで、図2(b)に示すように、NGO基板とAl0.4Ga0.6N層の間にAlN層を挟む構成にすると、AlN層は圧縮応力を受け、Al0.4Ga0.6N層は引張応力を受ける。したがって、この二つが相殺されるために、Al0.4Ga0.6N層上にGaN厚膜を成長させることで、反りの少ないGaN厚膜を有するGaNエピタキシャル基板が作製される。特に、我々の鋭意開発により、AlN層の上にAl0.42Ga0.58Nの組成層(第1GaN系半導体層)を成長させた場合に、GaN厚膜層(第2GaN系半導体層)が最も良い特性を示した。
つまり、図2(a)に示すように、NGO基板にAl0.4Ga0.6N層を直接成長させた場合、成長温度における格子のずれは少ない(表1において0.001)が、室温で格子のずれが大きくなる(表1において0.040)ため、冷却時にその差(Δa2−Δa1=0.039)に相当する引張応力を受けることになる。
そこで、図2(b)に示すように、NGO基板とAl0.4Ga0.6N層の間にAlN層を挟む構成にすると、AlN層は圧縮応力を受け、Al0.4Ga0.6N層は引張応力を受ける。したがって、この二つが相殺されるために、Al0.4Ga0.6N層上にGaN厚膜を成長させることで、反りの少ないGaN厚膜を有するGaNエピタキシャル基板が作製される。特に、我々の鋭意開発により、AlN層の上にAl0.42Ga0.58Nの組成層(第1GaN系半導体層)を成長させた場合に、GaN厚膜層(第2GaN系半導体層)が最も良い特性を示した。
[実施例]
実施例では、図2に示す積層構造を有するGaNエピタキシャル基板1を製造する。図2に示すように、実施例に係るGaNエピタキシャル基板1は、NGO基板11上に、AlN低温保護層12、AlGaN組成勾配層13、GaN厚膜14が順次形成されてなる。
実施例では、図2に示す積層構造を有するGaNエピタキシャル基板1を製造する。図2に示すように、実施例に係るGaNエピタキシャル基板1は、NGO基板11上に、AlN低温保護層12、AlGaN組成勾配層13、GaN厚膜14が順次形成されてなる。
まず、厚さ450nm、直径50mmのNGO(011)面を成長用基板11とし、NGO基板11、Ga原料、及びAl原料をHVPE装置内に設置した。そして、Ga原料部の温度を850℃、Al原料部の温度を800℃まで昇温した。
なお、N2キャリアガスの流量は12L/minとし、Ga原料部へのHClライン、Al原料部へのHClライン、及びNH3ラインの流量は、N2キャリアガスによる希釈後で、それぞれ1.4L/min、1.4L/min、1.64L/minとなるように設定した。
なお、N2キャリアガスの流量は12L/minとし、Ga原料部へのHClライン、Al原料部へのHClライン、及びNH3ラインの流量は、N2キャリアガスによる希釈後で、それぞれ1.4L/min、1.4L/min、1.64L/minとなるように設定した。
次に、成長温度(NGO基板の温度)を600℃に固定して、AlとHClにより生成された塩化物ガス(AlCl)をAl原料ラインから供給するとともに、NH3ラインからNH3を供給した。そして、NGO基板11上にAlNからなる低温保護層12を100nm程度成長させた。その後、原料ガスの供給を停止して、成長温度を980℃に昇温した。
次に、Al原料ラインからAlClを供給し、NH3ラインからNH3を供給するとともに、GaとHClにより生成された塩化物ガス(GaCl)をGa原料ラインから供給した。このとき、Alの組成xが0.42,0.3,0.2,0.1となるように流量を調節した。そして、AlN低温保護層12上に、AlxGa1−xN(x=0.42,0.3,0.2,0.1)からなる組成勾配層13を、それぞれ100μm程度の厚さで成長させた。ここで、組成勾配層13の最下層(Alの組成x=0.42)が、本発明における第1GaN系半導体層となる。
次に、Al原料ラインからの原料ガスの供給を停止し、Ga原料ラインからGaClを供給するとともに、NH3ラインからNH3を供給した。そして、AlxGa1−xN組成勾配層13上に、x=0.0のAlxGa1−xN膜、すなわちGaN厚膜(第2GaN系半導体層)14を1600μm成長させた。
その後室温まで冷却した。この冷却プロセスにおいて、GaN厚膜14はNGO基板11からの引張応力を受けるが、AlN低温保護層12からは圧縮応力を受け相殺される形で熱応力の影響が緩和される。
その後室温まで冷却した。この冷却プロセスにおいて、GaN厚膜14はNGO基板11からの引張応力を受けるが、AlN低温保護層12からは圧縮応力を受け相殺される形で熱応力の影響が緩和される。
得られたGaN厚膜14の表面をX線ディフラクトメータにより分析したところ、GaNの(0002)面、(0004)面に対応する回折パターンが観察された。
また、GaN厚膜14を研磨した後、カソードルミネッセンス(CL:Cathodoluminescence)測定を行ったところ、貫通転位の存在により現れるダークスポットが250μm×250μmの観測面内に一つも観察されなかった。これより、貫通転位の転位密度は1.6×103/cm2と計算された。
また、GaN厚膜14の面内の中心1点及び中心点を通る直交軸上の周縁部に位置する4点の計5点を測定点とし、[0001]方向に対するオフ角を測定した。そして、5箇所の測定点におけるオフ角について、(最大値−最小値)/2によりオフ角分布を算出したところ、オフ角分布は±0.1°以下であった。
このように、実施例によれば、結晶性が極めて良好で、反りのない(オフ角分布の小さい)GaN厚膜を実現することができた。
また、GaN厚膜14を研磨した後、カソードルミネッセンス(CL:Cathodoluminescence)測定を行ったところ、貫通転位の存在により現れるダークスポットが250μm×250μmの観測面内に一つも観察されなかった。これより、貫通転位の転位密度は1.6×103/cm2と計算された。
また、GaN厚膜14の面内の中心1点及び中心点を通る直交軸上の周縁部に位置する4点の計5点を測定点とし、[0001]方向に対するオフ角を測定した。そして、5箇所の測定点におけるオフ角について、(最大値−最小値)/2によりオフ角分布を算出したところ、オフ角分布は±0.1°以下であった。
このように、実施例によれば、結晶性が極めて良好で、反りのない(オフ角分布の小さい)GaN厚膜を実現することができた。
[比較例1]
比較例1では、図3に示す積層構造を有するGaNエピタキシャル基板2を製造する。図3に示すように、比較例1に係るGaNエピタキシャル基板2は、NGO基板21上に、GaN低温保護層22、GaN厚膜24が順次形成されてなる。すなわち、実施例に係るGaNエピタキシャル基板1と比較すると、低温保護層22をGaNで構成している点、及び組成勾配層13を形成していない点が異なっている。
比較例1では、図3に示す積層構造を有するGaNエピタキシャル基板2を製造する。図3に示すように、比較例1に係るGaNエピタキシャル基板2は、NGO基板21上に、GaN低温保護層22、GaN厚膜24が順次形成されてなる。すなわち、実施例に係るGaNエピタキシャル基板1と比較すると、低温保護層22をGaNで構成している点、及び組成勾配層13を形成していない点が異なっている。
まず、厚さ450nm、直径50mmのNGO(011)面を成長用基板21とし、NGO基板21及びGa原料をHVPE装置内に設置した。そして、Ga原料部の温度を850℃まで昇温した。
なお、N2キャリアガスの流量は12L/minとし、Ga原料部へのHClライン、及びNH3ラインの流量は、N2キャリアガスによる希釈後で、それぞれ1.4L/min、1.64L/minとなるように設定した。
なお、N2キャリアガスの流量は12L/minとし、Ga原料部へのHClライン、及びNH3ラインの流量は、N2キャリアガスによる希釈後で、それぞれ1.4L/min、1.64L/minとなるように設定した。
次に、成長温度(NGO基板の温度)を600℃に固定して、Ga原料ラインからGaClを供給するとともに、NH3ラインからNH3を供給した。そして、NGO基板21上にGaNからなる低温保護層22を100nm程度成長させた。その後、原料ガスの供給を停止して、成長温度を980℃に昇温した。
次に、再びGa原料ラインからGaClを供給するとともに、NH3ラインからNH3を供給し、GaN低温保護層22上に、GaN厚膜24を2000μm成長させた。その後、室温まで冷却した。この冷却プロセスにおいて、GaN厚膜24はNGO基板21から引張応力を受けることとなる。
得られたGaN厚膜24の表面をX線ディフラクトメータにより分析したところ、GaNの(0002)面、(0004)面に対応する回折パターンが観察された。また、GaN厚膜24を研磨した後、CL測定を行ったところ、105〜108/cm2程度の貫通転位が観測された。また、実施例と同様にオフ角分布を測定したところ、オフ角分布は±0.4°程度であった。
このように、比較例1で得られたGaNエピタキシャル基板2は、実施例で得られたGaNエピタキシャル基板1に比較すると、GaN厚膜24の結晶性が低く、反りも大きくなった。
このように、比較例1で得られたGaNエピタキシャル基板2は、実施例で得られたGaNエピタキシャル基板1に比較すると、GaN厚膜24の結晶性が低く、反りも大きくなった。
[比較例2]
比較例2では、図4に示す積層構造を有するGaNエピタキシャル基板3を製造する。図4に示すように、比較例2に係るGaNエピタキシャル基板3は、NGO基板31上に、AlGaN低温保護層32、AlGaN組成勾配層33、GaN厚膜34が順次形成されてなる。すなわち、実施例に係るGaNエピタキシャル基板1と比較すると、低温保護層32の構成が異なっている。
比較例2では、図4に示す積層構造を有するGaNエピタキシャル基板3を製造する。図4に示すように、比較例2に係るGaNエピタキシャル基板3は、NGO基板31上に、AlGaN低温保護層32、AlGaN組成勾配層33、GaN厚膜34が順次形成されてなる。すなわち、実施例に係るGaNエピタキシャル基板1と比較すると、低温保護層32の構成が異なっている。
まず、厚さ450nm、直径50mmのNGO(011)面を成長用基板31とし、NGO基板31、Ga原料、及びAl原料をHVPE装置内に設置した。そして、Ga原料部の温度を850℃、Al原料部の温度を800℃まで昇温した。
なお、N2キャリアガスの流量は12L/minとし、Ga原料部へのHClライン、Al原料部へのHClライン、及びNH3ラインの流量は、N2キャリアガスによる希釈後で、それぞれ1.4L/min、1.4L/min、1.64L/minとなるように設定した。
なお、N2キャリアガスの流量は12L/minとし、Ga原料部へのHClライン、Al原料部へのHClライン、及びNH3ラインの流量は、N2キャリアガスによる希釈後で、それぞれ1.4L/min、1.4L/min、1.64L/minとなるように設定した。
次に、成長温度(NGO基板の温度)を600℃に固定して、Al原料ラインからAlClを供給し、Ga原料ラインからGaClを供給するとともに、NH3ラインからNH3を供給した。このとき、Alの組成xが0.42となるように流量を調節した。そして、NGO基板31上にAl0.42Ga0.58Nからなる低温保護層32を100nm程度成長させた。その後、原料ガスの供給を停止して、成長温度を980℃に昇温した。
次に、再びAl原料ラインからAlClを供給し、Ga原料ラインからGaClを供給するとともに、NH3ラインからNH3を供給した。このとき、Alの組成xが0.42,0.3,0.2,0.1となるように流量を調節した。そして、AlN低温保護層32上に、AlxGa1−xN(x=0.42,0.3,0.2,0.1)からなる組成勾配層33を、それぞれ100μm程度の厚さで成長させた。
次に、Al原料ラインからの原料ガスの供給を停止し、Ga原料ラインからGaClを供給するとともに、NH3ラインからNH3を供給した。そして、AlxGa1−xN組成勾配層33上に、GaN厚膜34を1600μm成長させた。
その後室温まで冷却した。この冷却プロセスにおいて、GaN厚膜34がNGO基板31から受ける引張応力は、相殺の効果が認められている実施例に比較すると大きくなる。
その後室温まで冷却した。この冷却プロセスにおいて、GaN厚膜34がNGO基板31から受ける引張応力は、相殺の効果が認められている実施例に比較すると大きくなる。
得られたGaN厚膜34の表面をX線ディフラクトメータにより分析したところ、GaNの(0002)面、(0004)面に対応する回折パターンが観察された。また、GaN厚膜34を研磨した後、CL測定を行ったところ、103〜105/cm2程度の貫通転位が観測された。また、実施例と同様にオフ角分布を測定したところ、±0.5°程度であった。
このように、比較例2で得られたGaNエピタキシャル基板3は、実施例で得られたGaNエピタキシャル基板1に比較すると、GaN厚膜34の結晶性は同等であったが、反りが大きくなった。
このように、比較例2で得られたGaNエピタキシャル基板3は、実施例で得られたGaNエピタキシャル基板1に比較すると、GaN厚膜34の結晶性は同等であったが、反りが大きくなった。
以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
実施形態ではNGO基板上にGaN系半導体であるGaNを成長させる場合について説明したが、NGO基板上にAlxGa1−xN(0<x≦1)からなるGaN系半導体を成長させる場合にも本発明を適用することができる。
また、実施形態では、NGO基板11\AlN低温保護層12\AlxGa1−xN層(第1GaN系半導体層+組成勾配層)13\GaN層(第2GaN系半導体層)14という積層構造を有するGaN系半導体エピタキシャル基板について説明したが、組成勾配層を省略して、NGO基板11\AlN低温保護層12\AlxGa1−xN層(第1GaN系半導体層)13\GaN層(第2GaN系半導体層)14という積層構造としてもよい。
また、実施形態ではHVPE法を利用した場合について説明したが、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法や分子線エピタキシー(MBE:Molecular Beam Epitaxy)法を利用してGaN系半導体をエピタキシャル成長させる場合に本発明を適用することができる。
また、成長用基板としてNGO基板以外の希土類ペロブスカイト基板(例えば、NdAlO3,NdInO3等)を用いる場合にも適用できる。
また、実施形態では、NGO基板11\AlN低温保護層12\AlxGa1−xN層(第1GaN系半導体層+組成勾配層)13\GaN層(第2GaN系半導体層)14という積層構造を有するGaN系半導体エピタキシャル基板について説明したが、組成勾配層を省略して、NGO基板11\AlN低温保護層12\AlxGa1−xN層(第1GaN系半導体層)13\GaN層(第2GaN系半導体層)14という積層構造としてもよい。
また、実施形態ではHVPE法を利用した場合について説明したが、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法や分子線エピタキシー(MBE:Molecular Beam Epitaxy)法を利用してGaN系半導体をエピタキシャル成長させる場合に本発明を適用することができる。
また、成長用基板としてNGO基板以外の希土類ペロブスカイト基板(例えば、NdAlO3,NdInO3等)を用いる場合にも適用できる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 GaNエピタキシャル基板
11 NGO基板
12 AlN低温保護層
13 AlGaN層(第1GaN系半導体層+組成勾配層)
14 GaN厚膜(第2GaN系半導体層)
11 NGO基板
12 AlN低温保護層
13 AlGaN層(第1GaN系半導体層+組成勾配層)
14 GaN厚膜(第2GaN系半導体層)
Claims (3)
- 希土類ペロブスカイト基板上に、AlNからなる低温保護層を成長させる第1工程と、
前記低温保護層上に、Alの組成x1が0.40≦x1≦0.45のAlx1Ga1−x1Nからなる第1GaN系半導体層を成長させる第2工程と、
前記第1GaN系半導体層上に、Alの組成x2が0≦x2≦0.45のAlx2Ga1−x2Nからなる第2GaN系半導体層を成長させる第3工程と、
を備えることを特徴とするGaN系半導体エピタキシャル基板の製造方法。 - 前記第1GaN系半導体層上に、Alの組成x3を前記組成x1から段階的に小さくなるように変化させたAlx3Ga1−x3Nからなる組成勾配層を成長させる工程を有し、
前記第3工程では、前記組成勾配層上に前記第2GaN系半導体層を成長させることを特徴とする請求項1に記載のGaN系半導体エピタキシャル基板の製造方法。 - HVPE法を利用して、Gaを含む1又は複数のIII族元素の塩化物ガスとNH3を供給して反応させることにより、前記希土類ペロブスカイト基板上に前記第1及び第2GaN系半導体層をエピタキシャル成長させることを特徴とする請求項1又は2に記載のGaN系半導体エピタキシャル基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010081045A JP2011216548A (ja) | 2010-03-31 | 2010-03-31 | GaN系半導体エピタキシャル基板の製造方法 |
US13/075,659 US20110244665A1 (en) | 2010-03-31 | 2011-03-30 | MANUFACTURING METHOD OF GaN BASED SEMICONDUCTOR EPITAXIAL SUBSTRATE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010081045A JP2011216548A (ja) | 2010-03-31 | 2010-03-31 | GaN系半導体エピタキシャル基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011216548A true JP2011216548A (ja) | 2011-10-27 |
Family
ID=44710152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010081045A Withdrawn JP2011216548A (ja) | 2010-03-31 | 2010-03-31 | GaN系半導体エピタキシャル基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110244665A1 (ja) |
JP (1) | JP2011216548A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016506085A (ja) * | 2013-01-14 | 2016-02-25 | エルジー シルトロン インコーポレイテッド | 半導体基板 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2642503B1 (en) * | 2012-03-23 | 2022-09-28 | Sanken Electric Co., Ltd. | Semiconductor photocathode and method for manufacturing the same |
CN106653863A (zh) * | 2016-10-19 | 2017-05-10 | 四川大学 | 一种带GaN子阱的RTD发射区新设计 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080054248A1 (en) * | 2006-09-06 | 2008-03-06 | Chua Christopher L | Variable period variable composition supperlattice and devices including same |
JP5079361B2 (ja) * | 2007-03-23 | 2012-11-21 | 日本碍子株式会社 | AlGaN結晶層の形成方法 |
-
2010
- 2010-03-31 JP JP2010081045A patent/JP2011216548A/ja not_active Withdrawn
-
2011
- 2011-03-30 US US13/075,659 patent/US20110244665A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016506085A (ja) * | 2013-01-14 | 2016-02-25 | エルジー シルトロン インコーポレイテッド | 半導体基板 |
US9583575B2 (en) | 2013-01-14 | 2017-02-28 | Lg Siltron Inc. | Semiconductor substrate |
US9905656B2 (en) | 2013-01-14 | 2018-02-27 | Sk Siltron Co., Ltd. | Semiconductor substrate |
Also Published As
Publication number | Publication date |
---|---|
US20110244665A1 (en) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6218280B1 (en) | Method and apparatus for producing group-III nitrides | |
JP4932121B2 (ja) | Iii−v族窒化物系半導体基板の製造方法 | |
JP5838523B2 (ja) | 半極性(Al,In,Ga,B)NまたはIII族窒化物の結晶 | |
JP5451280B2 (ja) | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 | |
JP5792209B2 (ja) | 有機金属化学気相成長法による、高品質のN面GaN、InNおよびAlNならびにそれらの合金のヘテロエピタキシャル成長の方法 | |
US7687293B2 (en) | Method for enhancing growth of semipolar (Al,In,Ga,B)N via metalorganic chemical vapor deposition | |
JP4529846B2 (ja) | Iii−v族窒化物系半導体基板及びその製造方法 | |
US20070138505A1 (en) | Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same | |
JP5645887B2 (ja) | 半極性窒化物を備え、窒化物核生成層又はバッファ層に特徴を有するデバイス構造 | |
WO2011093481A1 (ja) | 窒化物系化合物半導体基板の製造方法及び窒化物系化合物半導体自立基板 | |
JP2011042542A (ja) | Iii族窒化物基板の製造方法およびiii族窒化物基板 | |
US9899564B2 (en) | Group III nitride semiconductor and method for producing same | |
JP2011216549A (ja) | GaN系半導体エピタキシャル基板の製造方法 | |
JP2011216548A (ja) | GaN系半導体エピタキシャル基板の製造方法 | |
JP4810517B2 (ja) | Iii−v族窒化物系半導体基板 | |
JP7326759B2 (ja) | GaN単結晶製造方法 | |
JP2013173652A (ja) | 自立基板の製造方法 | |
KR100839224B1 (ko) | GaN 후막의 제조방법 | |
JP2011140428A (ja) | 窒化物系化合物半導体基板の製造方法及び窒化物系化合物半導体自立基板 | |
WO2011111647A1 (ja) | 窒化物系化合物半導体基板の製造方法、窒化物系化合物半導体基板及び窒化物系化合物半導体自立基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130604 |