JP2013173652A - 自立基板の製造方法 - Google Patents

自立基板の製造方法 Download PDF

Info

Publication number
JP2013173652A
JP2013173652A JP2012039485A JP2012039485A JP2013173652A JP 2013173652 A JP2013173652 A JP 2013173652A JP 2012039485 A JP2012039485 A JP 2012039485A JP 2012039485 A JP2012039485 A JP 2012039485A JP 2013173652 A JP2013173652 A JP 2013173652A
Authority
JP
Japan
Prior art keywords
substrate
thickness
base substrate
self
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012039485A
Other languages
English (en)
Inventor
Taishi Furuya
大士 古家
Masanobu Azuma
正信 東
Kazuyuki Tadatomo
一行 只友
Narihito Okada
成仁 岡田
Keisuke Yamane
啓輔 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Yamaguchi University NUC
Original Assignee
Tokuyama Corp
Yamaguchi University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp, Yamaguchi University NUC filed Critical Tokuyama Corp
Priority to JP2012039485A priority Critical patent/JP2013173652A/ja
Priority to PCT/JP2013/001111 priority patent/WO2013128892A1/ja
Publication of JP2013173652A publication Critical patent/JP2013173652A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06Joining of crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

【課題】厚さの厚い自立基板が得られ、しかも、ベース基板に残留するIII-V族化合物半導体の無駄を抑制することができる自立基板の製造方法を提供する。
【解決手段】自立基板の製造方法は、ベース基板10上に、ベース基板10とは熱膨張係数が相異するIII-V族化合物半導体を層状に結晶成長させ、その後、冷却によりそれらの熱膨張係数の相異に基づいてIII-V族化合物半導体の層20内に横方向に断裂を生じさせ、そして、それによってベース基板10から分離したIII-V族化合物半導体の層20の部分21を自立基板として回収するものである。ベース基板10上に結晶成長させるIII-V族化合物半導体の層20の厚さを、ベース基板10の厚さの1.5倍以上とする。
【選択図】図1

Description

本発明は自立基板の製造方法に関する。
サファイア基板からGaNを分離してGaNの自立基板(単結晶基板)を製造する方法として、レーザリフトオフ法、ボイド形成剥離法、中間層を挿入する方法等が提案されているが、最も簡便な方法は、サファイア基板とGaNとの熱膨張係数の差から、GaNの結晶成長後の冷却時に、GaNの層内に断裂を生じさせてサファイア基板から分離する方法である。
特許文献1には、サファイア基板上に総膜厚50μm以上までGaNをエピタキシャル成長させ、その後、室温まで冷却する際に、サファイア基板とGaNとの熱膨張係数の差に基づく応力により、GaNの層のサファイア基板との界面近傍に断裂を生じさせてサファイア基板から分離することが開示されている。
特開2009−184842号公報
ところで、サファイア基板とGaNとの熱膨張係数の相異に基づいてGaNの層内に断裂を生じさせる場合、断裂がGaNの層の上方位置に生じたのでは、厚さの薄い自立基板しか得ることができず、しかも、サファイア基板に残留したGaNが無駄になってしまうという問題がある。
本発明の課題は、厚さの厚い自立基板が得られ、しかも、ベース基板に残留するIII-V族化合物半導体の無駄を抑制することができる自立基板の製造方法を提供することである。
本発明は、ベース基板上に、該ベース基板とは熱膨張係数が相異するIII-V族化合物半導体を層状に結晶成長させ、その後、冷却によりそれらの熱膨張係数の相異に基づいて該III-V族化合物半導体の層内に横方向に断裂を生じさせ、そして、それによって該ベース基板から分離した該III-V族化合物半導体の層の部分を自立基板として回収する自立基板の製造方法であって、上記ベース基板上に結晶成長させる上記III-V族化合物半導体の層の厚さを、該ベース基板の厚さの1.5倍以上とするものである。
本発明によれば、ベース基板上に結晶成長させるIII-V族化合物半導体の層の厚さをベース基板の厚さの1.5倍以上とするので、III-V族化合物半導体の層内におけるベース基板に近い位置に断裂を生じさせることができ、それによって厚さの厚い自立基板が得られ、しかも、ベース基板に残留するIII-V族化合物半導体の無駄を抑制することができる。
(a)及び(b)は実施形態に係る自立基板の製造方法の説明図である。 (a)及び(b)は冷却の際におけるIII-V族化合物半導体の層の断裂についての説明図である。 サファイア基板に対するGaN層の厚さの比とGaN層の利用率及び残存率との関係を示すグラフである。 サファイア基板の厚さとGaN層の利用率及び残存率との関係を示すグラフである。 バイメタルモデルから求めた厚さ440μm、339μm、230μm、及び177μmのそれぞれのサファイア基板を用いた場合についてのGaN層の厚さと曲率半径との関係を示すグラフである。
以下、実施形態について図面に基づいて詳細に説明する。
本実施形態に係る自立基板の製造方法では、まず、図1(a)に示すように、ベース基板10上に、ベース基板10とは熱膨張係数が相異するIII-V族化合物半導体を層状に結晶成長させる。その後、図1(b)に示すように、冷却によりそれらの熱膨張係数の相異に基づいてIII-V族化合物半導体の層20(以下「半導体層」という。)内に横方向に断裂を生じさせ、そして、それによってベース基板10から分離した半導体層20の部分21を自立基板として回収する。
ここで、ベース基板10としては、特に限定されるものではなく、例えば、サファイア基板(Al23のコランダム構造の単結晶の基板)、ZnO基板、SiC基板等が挙げられる。これらのうちサファイア基板が好ましい。また、ベース基板10は、基板表面にエッチング等により微細凹凸を形成した加工基板であってもよく、また、基板表面に酸化窒化ケイ素(SiON)或いは窒化アルミニウム(AlN)等を部分的に設けて微細凹凸を形成した加工基板であってもよい。
ベース基板10の熱膨張係数は、結晶面方位等に依存するためある程度の幅を有するが、例えば、サファイア基板では4.3〜9.2x10-6-1、ZnO基板では2.9〜4.8x10-6-1、SiC基板では2.5〜5.5x10-6-1である。
ベース基板10の主面は、a面<{11−20}面>、c面<{0001}面>、m面<{1−100}面>、及びr面<{1−102}面>のいずれであってもよく、また、他の面方位の結晶面であってもよい。ベース基板10の主面は、極性面であってもよく、また、非極性面であってもよく、さらに、半極性面であってもよい。
ベース基板10の結晶成長面は、主面であってもよく、また、加工基板の凹凸の側面であってもよい。ベース基板10の結晶成長面は、a面<{11−20}面>、c面<{0001}面>、m面<{1−100}面>、及びr面<{1−102}面>のいずれであってもよく、また、他の面方位の結晶面であってもよい。ベース基板10の結晶成長面は、極性面であってもよく、また、非極性面であってもよく、さらに、半極性面であってもよい。
ベース基板10上に結晶成長させるIII-V族化合物半導体におけるIII族元素としてはアルミニウム(Al)、ガリウム(Ga)、インジウム(In)が挙げられ、V族元素としては窒素(N)、リン(P)、ヒ素(As)、アンチモン(Sb)が挙げられる。III-V族化合物半導体としては、典型的にはIII族窒化物半導体が挙げられ、具体的には、例えば、GaN、AlGaN、InGaN、InAlGaN、InAlN、InN等が挙げられる。これらのうちGaNが好ましい。
半導体層20の熱膨張係数は、ベース基板10の熱膨張係数とは相異し、また、一般的にはベース基板10の熱膨張係数よりも小さい。半導体層20の熱膨張係数は、結晶面方位等に依存するためある程度の幅を有するが、例えば、GaNでは2.8〜5.6x10-6-1、AlGaNでは4.15〜5.6x10-6-1、InGaNでは2.7〜5.7x10-6-1、InAlGaNでは2.7〜5.7x10-6-1、InAlNでは2.7〜5.7x10-6-1、InNでは2.7〜5.7x10-6-1である。冷却時に均一に寸法変化させて層内に平滑な断裂面を生じさせる観点からは、半導体層20に平行な方向の熱膨張係数は等方的であることが好ましい。
半導体層20の主面は、a面<{11−20}面>、c面<{0001}面>、m面<{1−100}面>、及びr面<{1−102}面>のいずれであってもよく、また、他の面方位の結晶面であってもよい。ベース基板10の主面は、極性面であってもよく、また、非極性面であってもよく、さらに、半極性面であってもよい。ベース基板10上へのIII-V族化合物半導体の結晶成長はエピタキシャル成長であることが好ましい。
結晶成長手段としては、例えば、ハイドライド気相成長法(HVPE法)、有機金属気相成長法(MOCVD法)、分子線エピタキシャル法(MBE法)等の気相成長手段が挙げられる。高速で厚膜の高品質な半導体層20が形成可能であるという観点からはハイドライド気相成長法が好ましい。結晶成長は、単一手段で行ってもよく、また、複数の手段を組み合わせて行ってもよい。
結晶成長条件としては、例えば、ハイドライド気相成長法によりベース基板10としてのサファイア基板上にIII-V族化合物半導体のGaNを結晶成長させる場合、反応容器内の圧力は80〜101.3kPa、及びサファイア基板の温度は900〜1150℃であり、また、キャリアガスには水素ガスや窒素ガス或いはそれらの混合ガスを用い、その流量は1〜40slm(L/min)であり、さらに、GaClを形成するための塩化水素ガスの流量は0.1〜1.5slm、及びアンモニアガスの流量は0.1〜75slm、並びにそれらの流量比(NH3/HCl)は1〜50である。なお、何等の層も介在させることなく、ベース基板10の表面から直接III-V族化合物半導体を結晶成長させて半導体層20を形成することが好ましいが、半導体層20を形成する前に、有機金属熱分解気相成長法等によりベース基板10の表面に厚さ20〜30nm程度のIII-V族化合物半導体からなる低温バッファ層を設けてもよい。
冷却は、例えば、低温ガス等を供給して強制的に行ってもよく、また、自然放冷によって行ってもよい。冷却によりベース基板10及び半導体層20の温度を例えば室温〜200℃まで低下させる。冷却速度は例えば1〜60℃/minである。
この冷却の際には、図2(a)に示すように、熱膨張係数が相対的に大きいベース基板10は上に凸に反ろうとする応力が生じる一方、図2(b)に示すように、半導体層20は、表面から放熱されて厚さ方向に温度勾配が生じることにより下に凸に反ろうとする応力が生じ、その結果、半導体層20内に横方向に断裂が生じることとなる。
そして、本実施形態に係る自立基板の製造方法では、ベース基板10上に結晶成長させる半導体層20の厚さをベース基板10の厚さの1.5倍以上とする。このようにすれば、レーザリフトオフ装置のような高価な装置を用いることなく、簡便な方法により、半導体層20内におけるベース基板10に近い位置に断裂を生じさせることができ、それによって厚さの厚い自立基板が得られ、しかも、ベース基板10に残留するIII-V族化合物半導体の無駄を抑制することができる。しかも、ベース基板10の厚さと半導体層20の厚さとを適宜設定することにより、半導体層20に意図した位置で断裂を生じさせ、それによって所望の厚さの自立基板を得ることができる。
上記作用効果の観点からは、半導体層20の厚さは、ベース基板10の厚さの好ましくは1.5倍以上、より好ましくは2倍以上、さらに好ましくは2.8倍以上である。一方、半導体層20に意図しない位置で断裂が生じるのを防止する観点からは、半導体層20の厚さは、ベース基板10の厚さの好ましくは5倍以下、より好ましくは3.8倍以下、さらに好ましくは2.9倍以下である。
上記作用効果の観点からは、ベース基板10の厚さは薄いことが好ましく、具体的には、好ましくは2mm以下、より好ましくは450μm以下、さらに好ましくは250μm以下である。一方、ハンドリング性の観点からは、ベース基板10の厚さは、好ましくは50μm以上、より好ましくは100μm以上、さらに好ましくは150μm以上である。ベース基板10を薄くすることで、半導体層20のうち自立基板としての利用率を高めることができ、また、ベース基板10の材料費削減を図ることができる。
上記作用効果の観点からは、半導体層20の厚さは厚いことが好ましく、具体的には、好ましくは360μm以上、より好ましくは460μm以上、さらに好ましくは640μm以上である。一方、半導体層20に意図しない位置で断裂が生じるのを防止する観点からは、半導体層20の厚さは、好ましくは1150μm以下、より好ましくは870μm以下、さらに好ましくは670μm以下である。
半導体層20内に横方向に断裂が生じることにより、結晶成長後の半導体層20は、ベース基板10から分離した部分21とベース基板10に残存した部分22とに分かれる。これらのうちベース基板10から分離した半導体層20の部分21を自立基板として回収する。自立基板として回収される半導体層20の部分21の厚さは厚いことが好ましく、
具体的には、好ましくは50μm以上、より好ましくは400μm以上、さらに好ましくは500μm以上であり、結晶成長後の半導体層20の厚さに対する利用率は好ましくは60%以上、より好ましくは70%以上、さらに好ましくは80%以上である。ベース基板10に残存した半導体層20の部分22の厚さは薄いことが好ましく、具体的には、好ましくは250μm以下、より好ましくは200μm以下、さらに好ましくは150μm以下であり、結晶成長後の半導体層20の厚さに対する残存率は好ましくは40%以下、より好ましくは30%以下、さらに好ましくは20%以下である。
回収した自立基板は、必要に応じて表面研磨等を行い、発光ダイオードやレーザーダイオードなどの発光デバイス材料、電子デバイス材料として用いることができる。
一方、半導体層20の部分22が残存したベース基板10は、その上にIII-V族化合物半導体を結晶成長させて自立基板を製造するのに再利用することができる。従来、ベース基板に残存した半導体層を再利用するということはなかったが、上記のように断裂位置を制御することによりベース基板10に残存した半導体層20の部分22を有効活用することができる。
(GaN自立基板の作製)
厚さ440μm及びサイズ2インチの主面がc面であるベース基板としてのサファイア基板の表面に厚さ2.9μmのGaN層が積層されたエピウエハーを準備した。そして、それを用いて、サファイア基板の厚さが440μmの実施例1、並びにグラインダーによる研削によりサファイア基板の厚さを339μmにした実施例2、サファイア基板の厚さを230μmにした実施例3、及びサファイア基板の厚さを177μmにした実施例4を作製した。
実施例1〜4の試料を、縦型ハイドライド気相成長(HVPE)装置(FH702−F型)の反応炉に、GaN層がガスの上流を向くように炭素製試料固定台にセットした。
次いで、回転数19rpmで試料固定台を回転させると共に、窒素ガスを37.7slmの流量で反応炉に供給しながら、炉内圧力を98.5kPaとし、また、原料領域及び基板領域を昇温した。
その後、基板温度が500℃を超えた時点で窒素ガスの供給を止め、水素ガスを17.1slm及びアンモニアガスを10slmのそれぞれの流量で供給し、原料領域及び基板温度がそれぞれ850℃及び1040℃に達した後、その状態を25分間保持して基板温度を安定させた。
続いて、水素ガスをキャリアガスとして継続して供給しながら、塩化水素ガスを0.8slm及びアンモニアガスを8slmのそれぞれの流量(流量比=10)で供給してGaNの結晶成長を6時間行った。
その後、塩化水素ガスの供給を止め、アンモニアガスを5slmの流量に変更して20〜30℃/minの冷却速度で自然冷却した。また、基板温度が600℃以下になった後に水素ガス及びアンモニアガスの供給を止め、窒素ガスを37.7slmの流量で供給し、試料固定台の回転を止めた。
そして、基板温度が150℃に達した後、炉内圧力を101.3kPaにして実施例1〜4の試料を取り出した。
実施例1〜4のいずれの試料でも、サファイア基板上に結晶成長したGaN層内に横方向に断裂が生じ、GaN自立基板とGaN層が残存したサファイア基板とに分離していた。実施例1〜4の各試料について、ノマルスキー型微分干渉顕微鏡を用いて分離位置を見積もった。表1はその結果を示す。
Figure 2013173652
実施例1の試料は、サファイア基板上に厚さが659μmのGaN層が結晶成長し、従って、GaN層の厚さがサファイア基板の厚さの1.5倍であった。また、厚さ446μmのGaN自立基板が得られ、厚さが213μmのGaN層がサファイア基板に残存した。サファイア基板から分離したGaN層の部分の厚さは、結晶成長後のGaN層の厚さに対して利用率が67.7%であり、サファイア基板に残存したGaN層の部分の厚さは残存率が32.3%である。
実施例2の試料は、サファイア基板上に厚さが670μmのGaN層が結晶成長し、従って、GaN層の厚さがサファイア基板の厚さの2.0倍であった。また、厚さ502μmのGaN自立基板が得られ、168μmのGaN層がサファイア基板に残存した。サファイア基板から分離したGaN層の部分の厚さは、結晶成長後のGaN層の厚さに対して利用率が74.9%であり、サファイア基板に残存したGaN層の部分の厚さは残存率が25.1%である。
実施例3の試料は、サファイア基板上に厚さが669μmのGaN層が結晶成長し、従って、GaN層の厚さがサファイア基板の厚さの2.9倍であった。また、厚さ557μmのGaN自立基板が得られ、112μmのGaN層がサファイア基板に残存した。サファイア基板から分離したGaN層の部分の厚さは、結晶成長後のGaN層の厚さに対して利用率が83.3%であり、サファイア基板に残存したGaN層の部分の厚さは残存率が16.7%である。
実施例4の試料は、サファイア基板上に厚さが672μmのGaN層が結晶成長し、従って、GaN層の厚さがサファイア基板の厚さの3.8倍であった。また、厚さ550μmのGaN自立基板が得られ、122μmのGaN層がサファイア基板に残存した。サファイア基板から分離したGaN層の部分の厚さは、結晶成長後のGaN層の厚さに対して利用率が81.8%であり、サファイア基板に残存したGaN層の部分の厚さは残存率が18.2%である。
(GaN層の利用率及び残存率)
図3は、実施例1〜4の結果に基づいたサファイア基板に対するGaN層の厚さの比とGaN層の利用率及び残存率との関係を示す。図4は、サファイア基板の厚さとGaN層の利用率及び残存率との関係を示す。
図3及び4によれば、サファイア基板に対するGaN層の厚さの比が高くなるに従って、また、サファイア基板の厚さが薄くなるに従って、GaN層の利用率が高くなると共に残存率が低くなる傾向が伺われる。
(断裂位置の制御)
サファイア基板とその上に成長したGaN層とのバイメタルモデルに基づいて、サファイア基板を内側にして曲げたときの外側面の曲率半径とGaN層の厚さとの関係を、サファイア基板の厚さが440μm、339μm、230μm、及び177μmのそれぞれの場合について下記式に基づいて求めた(参考文献:Z. Feng, H. Liu, J. Appl. Phys. 54 (1983) 83.)。
Figure 2013173652
ここで、Ei:ヤング率、di:厚さ、αi:熱膨張係数、ΔT:結晶成長温度と室温の差であり、添え字i=S及びGはそれぞれサファイア及びGaNを意味する。計算では、結晶成長温度と室温の差ΔT=1000℃とした。また、結晶成長時にはサファイア基板及びGaN層は無歪状態でフラットであること、及び冷却中にサファイア基板とGaN層との間に熱膨張係数差に基づく弾性変形が生じることを仮定した。さらに、基板表面に平行な方向に歪みが生じる一次元歪モデルとした。
図5は、上記バイメタルモデルから求めた厚さ440μm、339μm、230μm、及び177μmのそれぞれのサファイア基板を用いた場合についてのGaN層の厚さと曲率半径との関係を示す。また、図5には、実施例1〜4について、GaN層における断裂が生じたときのサファイア基板に残存したGaN層の部分の厚さを矢印で示した。
図5によれば、上記バイメタルモデルにおける概ね曲率半径の最小値付近における厚さのGaN層をサファイア基板に残存して断裂が生じることが分かる。従って、サファイア基板及び結晶成長させるGaN層の厚さの組合せの設定により、得られるGaN自立基板の厚さを制御することができ、それによって所望の厚さのGaN自立基板が得られることとなる。
(分離したサファイア側試料の再利用)
実施例1において、自立基板を採取した後の厚さ213μmのGaN層が残存した厚さ440μmのサファイア基板を、実施例1と同様に再びHVPE装置にセットし、同様の結晶成長条件において440μmのGaN層を結晶成長させた。
結晶成長後の結晶性をX線回折装置によって評価した結果、GaNのc面にて反射されたX線回折ピークの半値全幅が280arcsecであるc面GaNが得られていることが確認された。この結果は、分離したGaN層が残存したサファイア基板を下地基板として再利用できることを示すものである。
本発明は自立基板の製造方法について有用である。
10 ベース基板
20 III-V族化合物半導体の層(半導体層)
21 ベース基板から分離した部分
22 ベース基板に残存した部分

Claims (6)

  1. ベース基板上に、該ベース基板とは熱膨張係数が相異するIII-V族化合物半導体を層状に結晶成長させ、その後、冷却によりそれらの熱膨張係数の相異に基づいて該III-V族化合物半導体の層内に横方向に断裂を生じさせ、そして、それによって該ベース基板から分離した該III-V族化合物半導体の層の部分を自立基板として回収する自立基板の製造方法であって、
    上記ベース基板上に結晶成長させる上記III-V族化合物半導体の層の厚さを、該ベース基板の厚さの1.5倍以上とする自立基板の製造方法。
  2. 請求項1に記載された自立基板の製造方法において、
    上記ベース基板がサファイア基板である自立基板の製造方法。
  3. 請求項1又は2に記載された自立基板の製造方法において、
    上記III-V族化合物半導体がGaNである自立基板の製造方法。
  4. 請求項1乃至3のいずれかに記載された自立基板の製造方法において、
    上記ベース基板の厚さが2mm以下である自立基板の製造方法。
  5. 請求項1乃至4のいずれかに記載された自立基板の製造方法において、
    上記ベース基板の表面から直接上記III-V族化合物半導体を結晶成長させる自立基板の製造方法。
  6. 請求項1乃至5のいずれかに記載された自立基板の製造方法において、
    上記ベース基板から分離したIII-V族化合物半導体の層の部分の厚さが、結晶成長後のIII-V族化合物半導体の層の厚さの60%以上である自立基板の製造方法。
JP2012039485A 2012-02-27 2012-02-27 自立基板の製造方法 Pending JP2013173652A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012039485A JP2013173652A (ja) 2012-02-27 2012-02-27 自立基板の製造方法
PCT/JP2013/001111 WO2013128892A1 (ja) 2012-02-27 2013-02-26 自立基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012039485A JP2013173652A (ja) 2012-02-27 2012-02-27 自立基板の製造方法

Publications (1)

Publication Number Publication Date
JP2013173652A true JP2013173652A (ja) 2013-09-05

Family

ID=49082105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012039485A Pending JP2013173652A (ja) 2012-02-27 2012-02-27 自立基板の製造方法

Country Status (2)

Country Link
JP (1) JP2013173652A (ja)
WO (1) WO2013128892A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160042157A (ko) * 2013-03-16 2016-04-18 헨켈 아이피 앤드 홀딩 게엠베하 흡열 및/또는 단열 조성물
JP2017226584A (ja) * 2016-06-24 2017-12-28 信越半導体株式会社 自立基板の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002316893A (ja) * 2001-01-29 2002-10-31 Matsushita Electric Ind Co Ltd 化合物半導体ウエハの製造方法
JP2006016294A (ja) * 2004-05-31 2006-01-19 Sumitomo Electric Ind Ltd Iii族窒化物結晶の成長方法、iii族窒化物結晶基板および半導体デバイス
JP2007506635A (ja) * 2003-09-26 2007-03-22 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィック(セーエヌエールエス) 犠牲層上のヘテロエピタキシによるiii族窒化物の自立基板の実現方法
JP2007099567A (ja) * 2005-10-05 2007-04-19 Furukawa Co Ltd Iii族窒化物半導体層の形成方法、iii族窒化物半導体基板の製造方法およびiii族窒化物半導体基板
JP2007277077A (ja) * 2006-03-13 2007-10-25 Tohoku Univ 窒化ガリウム系材料及びその製造方法
JP2009084136A (ja) * 2007-10-03 2009-04-23 Genesis Photonics Inc 半導体デバイスの製造方法
JP2009190918A (ja) * 2008-02-13 2009-08-27 New Japan Radio Co Ltd 窒化物半導体基板の製造方法及び窒化物半導体装置の製造方法
JP2011032113A (ja) * 2009-07-30 2011-02-17 Shin Etsu Handotai Co Ltd 窒化物半導体自立基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002316893A (ja) * 2001-01-29 2002-10-31 Matsushita Electric Ind Co Ltd 化合物半導体ウエハの製造方法
JP2007506635A (ja) * 2003-09-26 2007-03-22 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィック(セーエヌエールエス) 犠牲層上のヘテロエピタキシによるiii族窒化物の自立基板の実現方法
JP2006016294A (ja) * 2004-05-31 2006-01-19 Sumitomo Electric Ind Ltd Iii族窒化物結晶の成長方法、iii族窒化物結晶基板および半導体デバイス
JP2007099567A (ja) * 2005-10-05 2007-04-19 Furukawa Co Ltd Iii族窒化物半導体層の形成方法、iii族窒化物半導体基板の製造方法およびiii族窒化物半導体基板
JP2007277077A (ja) * 2006-03-13 2007-10-25 Tohoku Univ 窒化ガリウム系材料及びその製造方法
JP2009084136A (ja) * 2007-10-03 2009-04-23 Genesis Photonics Inc 半導体デバイスの製造方法
JP2009190918A (ja) * 2008-02-13 2009-08-27 New Japan Radio Co Ltd 窒化物半導体基板の製造方法及び窒化物半導体装置の製造方法
JP2011032113A (ja) * 2009-07-30 2011-02-17 Shin Etsu Handotai Co Ltd 窒化物半導体自立基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160042157A (ko) * 2013-03-16 2016-04-18 헨켈 아이피 앤드 홀딩 게엠베하 흡열 및/또는 단열 조성물
KR101693159B1 (ko) 2013-03-16 2017-01-04 헨켈 아이피 앤드 홀딩 게엠베하 흡열 및/또는 단열 조성물
JP2017226584A (ja) * 2016-06-24 2017-12-28 信越半導体株式会社 自立基板の製造方法

Also Published As

Publication number Publication date
WO2013128892A1 (ja) 2013-09-06

Similar Documents

Publication Publication Date Title
JP5328931B2 (ja) 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス
JP4462251B2 (ja) Iii−v族窒化物系半導体基板及びiii−v族窒化物系発光素子
JP4735949B2 (ja) Iii−v族窒化物半導体結晶の製造方法およびiii−v族窒化物半導体基板の製造方法
JP4581490B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法
JP5274785B2 (ja) AlGaN結晶層の形成方法
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
JP5079361B2 (ja) AlGaN結晶層の形成方法
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JP2009167053A (ja) Iii族窒化物結晶の成長方法
KR20080075914A (ko) 낮은 전위 밀도를 가지는 GaN의 성장 공정
JP2008069067A (ja) 窒化ガリウム単結晶厚膜の製造方法
JP2006232639A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
JP5056299B2 (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体下地基板の製造方法
JP2011042542A (ja) Iii族窒化物基板の製造方法およびiii族窒化物基板
JP2008074671A (ja) 自立窒化物基板の製造方法
JP2009208991A (ja) 窒化物半導体基板の製造方法
WO2013128892A1 (ja) 自立基板の製造方法
JP2017226584A (ja) 自立基板の製造方法
JP2007227803A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
JP2005353680A (ja) エピタキシャル基板、半導体積層構造、およびエピタキシャル基板の製造方法
JP2011216548A (ja) GaN系半導体エピタキシャル基板の製造方法
JP5488562B2 (ja) 窒化物半導体基板の製造方法
JP2009084136A (ja) 半導体デバイスの製造方法
JP2009190936A (ja) Iii族窒化物結晶の製造方法
JP6480244B2 (ja) 気相成長方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161206