JP2017226584A - 自立基板の製造方法 - Google Patents

自立基板の製造方法 Download PDF

Info

Publication number
JP2017226584A
JP2017226584A JP2016125328A JP2016125328A JP2017226584A JP 2017226584 A JP2017226584 A JP 2017226584A JP 2016125328 A JP2016125328 A JP 2016125328A JP 2016125328 A JP2016125328 A JP 2016125328A JP 2017226584 A JP2017226584 A JP 2017226584A
Authority
JP
Japan
Prior art keywords
substrate
nitride semiconductor
temperature
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016125328A
Other languages
English (en)
Inventor
篠原 政幸
Masayuki Shinohara
政幸 篠原
智弘 秋山
Tomohiro Akiyama
智弘 秋山
実 川原
Minoru Kawahara
実 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2016125328A priority Critical patent/JP2017226584A/ja
Publication of JP2017226584A publication Critical patent/JP2017226584A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】簡便なプロセスにより下地基板からの剥離を容易にでき、比較的結晶性のよい窒化物半導体自立基板を低コストで製造することができる自立基板の製造方法の提供。【解決手段】好ましくはサファイアからなる基板1上に400〜600℃の成長温度で窒化物半導体層からなる低温バッファ層2をエピタキシャル成長させた後、低温バッファ層2の上に低温バッファ層2の成長温度よりも高温で、基板1の厚さに対して0.5〜1.40倍の厚さを有する窒化物半導体層3をエピタキシャル成長させ、その後、基板1を冷却速度を15〜100℃/minで冷却することにより、窒化物半導体層3を基板1から剥離させる自立基板4の製造方法。【選択図】図1

Description

本発明は、窒化物半導体自立基板の製造方法に関する。
窒化物半導体材料は、禁制帯幅が充分大きく、バンド間遷移も直接遷移型であるため、短波長発光素子への適用が盛んに検討されている。また、電子の飽和ドリフト速度が大きいこと、ヘテロ接合による2次元キャリアガスの利用が可能なこと等から、電子素子への応用も期待されている。
これらの素子を構成する窒化物半導体層は、有機金属気相成長法(MOVPE:Metal−Organic Vapor Phase Epitaxy)、分子線気相成長法(MBE:Molecular Beam Epitaxy)、ハイドライド気相成長法(HVPE:Hydride Vapor Phase Epitaxy)等の気相成長法を用いて、下地基板上にエピタキシャル成長を行うことにより得られる。
ところが、この窒化物半導体層と格子定数の整合する下地基板が存在しないため、良質の成長層を得ることが困難であり、得られる窒化物半導体層中には多くの結晶欠陥が含まれていた。この結晶欠陥は、素子特性の向上を阻害する要因となることから、これまで、窒化物半導体層中の結晶欠陥を低減する検討が盛んに行われてきた。
結晶欠陥の比較的少ないIII族元素窒化物系結晶を得るための方法として、サファイア等の異種基板上に低温堆積緩衝層(バッファ層)を形成し、その上にエピタキシャル成長層を形成する方法が知られている。この低温堆積緩衝層を用いた結晶成長法では、まず、サファイア等の基板上にAlN又はGaNを500℃付近で堆積させ、アモルファス状の膜ないし一部多結晶を含む連続膜を形成する。これを1000℃付近に昇温することで一部を蒸発させ、また結晶化することで、密度の高い結晶核を形成する。これを成長の核として比較的結晶性のよいGaN膜が得られる。しかしながら、低温堆積緩衝層を形成する方法を用いても、貫通転位や空孔などの結晶欠陥が相当程度存在し、現在望まれているような高性能の素子を得るには不充分であった。
そこで、結晶成長用の基板としてGaN等のIII族窒化物半導体基板を用い、この上に素子部を構成する半導体多層膜を形成する手法が盛んに検討されている。以下、こうした結晶成長用の基板を、自立基板と称する。例えば、GaNの自立基板を得るための手法として、ELO(Epitaxial Lateral Overgrowth)技術が知られている。ELOとは、下地基板にストライプ状開口部を有するマスクを形成し、開口部からラテラル成長させることにより転位の少ないGaN層を得る技術である。特許文献1では、このELO技術を用いて転位が少ないGaN層をサファイア基板上に形成した後、サファイア基板をエッチング等により除去し、GaN自立基板を得ることが提案されている。
また別の技術として、特許文献2には、空隙を利用してGaN自立基板を得る手法が開示されている。この手法では、サファイアC面((0001)面)基板上にGaN層を形成した後、その上にチタン膜を形成する。次いで水素ガス又は水素含有化合物ガスを含む雰囲気中で基板を熱処理してGaN層中に空隙を形成する。その後、GaN層上に新たに厚膜のGaN層を形成することによって反りの少ない良質のGaN自立基板を得ることができる。
特開平11−251253号公報 特開2003−178984号公報
上述したような従来技術で、比較的良質なGaN等の窒化物半導体の自立基板が得られるようになったが、サファイア等の異種基板を除去・剥離したり、金属膜やパターン形成等の複雑な工程が必要となり、製造コストが高くなるという問題があった。このため、現状では、例えばGaNの自立基板はGaN系半導体レーザーダイオード等に用いられ、窒化物半導体の自立基板は特に付加価値が高いデバイスにしか採用されていない。
本発明は、上記問題点に鑑みてなされたものであって、簡便なプロセスにより下地基板からの剥離を容易にでき、比較的結晶性のよい窒化物半導体自立基板を低コストで製造することができる自立基板の製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、窒化物半導体からなる自立基板を製造する自立基板の製造方法であって、基板上に400〜600℃の成長温度で窒化物半導体層からなる低温バッファ層をエピタキシャル成長させた後、前記低温バッファ層の上に前記低温バッファ層の成長温度よりも高温で窒化物半導体層を前記基板の厚さに対して0.5〜1.40倍の厚さでエピタキシャル成長させ、その後、前記基板の冷却を行うことで、前記高温で成長させた窒化物半導体層を前記基板から剥離させることを特徴とする自立基板の製造方法を提供する。
このように高温で成長させる窒化物半導体層を基板の厚さに対して0.5〜1.40倍の厚さでエピタキシャル成長させることで基板の冷却時に容易に自然剥離させることが可能となる。また、基板の冷却時に自然剥離しなくても、その後に容易に剥離することができる。また、高温で成長させた窒化物半導体層の厚さが基板の厚さに対して0.5倍未満の場合には、急冷しても剥離に至らず、高温で成長させた窒化物半導体層にヒビが入る程度となり、高温で成長させた窒化物半導体層の厚さが極端に薄い場合には、ヒビすら入らないこともある。また、高温で成長させた窒化物半導体層の厚さが基板の厚さに対して1.40倍を超える場合には、成長中にエピタキシャル層にヒビが入ってしまい、剥離もしなくなる。
このとき、前記基板の冷却時の冷却速度を15〜100℃/minとすることが好ましい。
基板の冷却時の冷却速度を15〜100℃/minとして急冷することで、高温で成長させた窒化物半導体層が基板からより自然剥離しやすくなる。
また、前記基板をサファイア基板とし、前記窒化物半導体を窒化ガリウムとすることができる。
本発明において、基板としてサファイア基板を好適に採用することができ、窒化物半導体として窒化ガリウムを好適に採用することができる。
本発明の自立基板の製造方法であれば、高温で成長させる窒化物半導体層を基板の厚さに対して0.5〜1.40倍の厚さでエピタキシャル成長させることで、基板の冷却時に高温で成長させた窒化物半導体層を基板から容易に自然剥離させることが可能となる。
本発明の自立基板の製造方法の実施形態の一例を示す工程断面図である。 比較例1において、高温で成長させた窒化物半導体層を下地基板から剥離しようとした後に撮影した写真である。 比較例2において、高温で成長させた窒化物半導体層を下地基板から剥離しようとした後に撮影した写真である。 比較例3において、高温で成長させた窒化物半導体層を下地基板から剥離しようとした後に撮影した写真である。
以下、本発明について、実施態様の一例を、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
前述したように、窒化物半導体材料は電子素子への応用が期待されており、これらの素子を構成する窒化物半導体層は下地基板上にエピタキシャル成長を行うことにより得られる。しかしながら、この窒化物半導体層と格子定数の整合する下地基板が存在しないため、得られる窒化物半導体層中には多くの結晶欠陥が含まれており、これまで、窒化物半導体層中の結晶欠陥を低減する検討が盛んに行われてきた。前述のように、サファイア基板をエッチングしてGaN自立基板を得ることが提案されている。また、空隙を利用して反りの少ない良質のGaN自立基板を得る手法が開示されている。
上述したような従来技術で、結晶性のよいGaN等のIII族窒化物半導体の自立基板が得られるようになったが、サファイア等の異種基板を除去・剥離したり、金属膜やパターン形成等の複雑な工程が必要となり、製造コストが高くなるという問題があった。
本発明者らは、簡便なプロセスにより下地基板からの剥離が容易にでき、比較的結晶性のよい窒化物半導体自立基板を低コストで製造することができる自立基板の製造方法について鋭意検討した。その結果、低温バッファ層上に高温で成長させる窒化物半導体層を基板の厚さに対して0.5〜1.40倍の厚さでエピタキシャル成長させることで基板の冷却時に容易に自然剥離させることができること、また、基板の冷却時に自然剥離しなくても、その後に容易に剥離することができることに想到した。これによって、簡便なプロセスにより下地基板からの剥離が容易にでき、比較的結晶性のよい窒化物半導体自立基板を低コストで製造することができることを見出し、本発明を完成させた。
以下、本発明の自立基板の製造方法について、図1を参照しながら詳細に説明する。
まず、図1(a)に示すように、基材となる基板1を準備する。準備する基板1としては、低温バッファ層が成長可能であれば、特に限定されず、例えばサファイア基板1を準備することができる。
次に、図1(b)に示すように、準備した基板1上に400〜600℃の成長温度で、窒化物半導体層からなる低温バッファ層2をエピタキシャル成長させる。成長方法としては、MOVPE法またはHVPE法等を採用することができる。この低温バッファ層2としては、例えばGaNやAlN等をHVPE法等で成長させることができる。低温バッファ層2の厚さは、例えば10〜70nmとすることができる。
次に、図1(c)に示すように、低温バッファ層2の上に、低温バッファ層2の成長温度より高温の成長温度で窒化物半導体層3をエピタキシャル成長させる。このとき窒化物半導体層3を基板1の厚さに対して0.50〜1.40倍の厚さでエピタキシャル成長させる。この高温成長の温度としては、上記の低温バッファ層の形成温度よりも高温とすればよいが、600℃〜1100℃が好ましく、特には800℃〜1050℃がより好適である。
このとき、後述する剥離工程において、基板1の冷却時の冷却速度を上げた場合であっても、高温で成長させた窒化物半導体層3の厚さが基板1の厚さに対して0.5倍未満の場合には、急冷することによっても剥離に至らず、ヒビが入る程度となり、高温で成長させた窒化物半導体層3の厚さが極端に薄い場合には、高温で成長させた窒化物半導体層3にヒビすら入らないこともある。また、高温で成長させた窒化物半導体層3の厚さが基板1の厚さに対して1.40倍を超える場合には、成長中にエピタキシャル層にヒビが入ってしまい剥離もしなくなる。なお、ここで言う剥離とは、成長させた窒化物半導体層3、基板1とも割れることなく、その界面(より具体的には、低温バッファ層2と基板1の界面)で分離することを意味する。
このとき、高温で成長させた窒化物半導体層3としては、特には限定されず、AlGaNやAlN等からなる層とすることができるが、GaNからなる層とすることが特に好ましい。本発明の自立基板の製造方法において窒化物半導体層3をGaNからなる層とすれば、製造が困難で、付加価値の高い、比較的良好な結晶性を有するGaN自立基板を低コストで製造することができるからである。
このとき高温で成長させる窒化物半導体層3を成長させる方法としては、特に限定されないが、HVPE法で成長させることが好ましい。HVPE法であれば、厚膜の窒化物半導体層を効率的に成長させることができるため、基板1から剥離して自立基板を製造するのに好適である。
次に、図1(d)に示すように、基板1を冷却することで高温で成長させた窒化物半導体層3を基板1から剥離させることにより、窒化物半導体からなる自立基板4を製造する。このとき、高温で成長させる窒化物半導体層3の成長後の降温時における冷却速度は特に限定されないが、15〜100℃/minとすることでより自然剥離を起こし易くできる。また、降温時に自然剥離しなかった場合でも、降温後でも容易に剥離させることができる。
このように、基板1の厚さに対して0.5〜1.40倍の厚さで窒化物半導体層3をエピタキシャル成長させることで窒化物半導体層3を基板1から容易に剥離することができる。したがって、従来のような金属膜の形成やパターン形成等の複雑な工程が不要であり、高品質の窒化物半導体の自立基板を簡便に得ることができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
まず基板1として基板厚430μmのサファイア基板1を準備し、HVPE装置に装着した。次に温度を500℃としてGaNからなる低温バッファ層2を100nmの厚さで成長させた。ここで、HVPE装置中ではIII族元素のハロゲン化物であるGaClと、V族元素としてのNHとを原料ガスとした。
次に、1050℃に温度を上げて自立基板となるGaN層3を215μmの膜厚で成長させた(すなわち、厚膜GaN層3の膜厚/サファイア基板1の膜厚=0.50とした)。低温バッファ層2、GaN層3を成長させたサファイア基板1の冷却時の冷却速度を5℃/minとして温度を下げて、GaN層3を高温で成長させたウェーハをHVPE装置から取り出した。
HVPE装置から取り出したウェーハについて、厚膜GaN層3がサファイア基板1から剥離しているかどうか確認したところ、一部クラックが入っているものの、GaN、サファイア界面(実際には、低温バッファ層2とサファイア基板1の界面)で分離していた。この結果を表1に示す。
(実施例2)
自立基板となるGaN層3の膜厚を560μmとした(すなわち、厚膜GaN層3の膜厚/サファイア基板1の膜厚=1.30とした)ことを除き、実施例1と同様にしてGaN自立基板4を作製したところ、一部クラックが入っているものの、GaN、サファイア界面で分離していた。この結果を表1に示す。
(実施例3)
自立基板となるGaN層3の膜厚を600μmとした(すなわち、厚膜GaN層3の膜厚/サファイア基板1の膜厚=1.40とした)ことを除き、実施例1と同様にしてGaN自立基板4を作製したところ、一部クラックが入っているものの、GaN、サファイア界面で分離していた。この結果を表1に示す。
(実施例4)
自立基板となるGaN層3の膜厚を560μmとし(すなわち、厚膜GaN層3の膜厚/サファイア基板1の膜厚=1.30とし)、冷却時の冷却速度を50℃/minとしたことを除き、実施例1と同様にしてGaN自立基板4を作製したところ、GaN、サファイア界面で、割れ及びクラックが生じることなく分離していた。この結果を表1に示す。
(実施例5)
自立基板となるGaN層3の膜厚を600μmとし(すなわち、厚膜GaN層3の膜厚/サファイア基板1の膜厚=1.40とし)、冷却時の冷却速度を50℃/minとしたことを除き、実施例1と同様にしてGaN自立基板4を作製したところ、GaN、サファイア界面で、割れ及びクラックが生じることなく分離していた。この結果を表1に示す。
(比較例1)
自立基板となるGaN層3の膜厚を172μmとし(すなわち、厚膜GaN層3の膜厚/サファイア基板1の膜厚=0.40とし)、冷却時の冷却速度を50℃/minとしたことを除き、実施例1と同様にしてGaN自立基板4を作製したところ、厚膜GaN層3をサファイア基板1から剥離する際に、図2に示すようにサファイア基板ともども面内多数の割れ、クラックが発生し、剥離できなかった。この結果を表1に示す。
(比較例2)
自立基板となるGaN層3の膜厚を645μmとした(すなわち、厚膜GaN層3の膜厚/サファイア基板1の膜厚=1.50とした)ことを除き、実施例1と同様にしてGaN自立基板4を作製したところ、厚膜GaN層3の成長中に膜中にヒビが入り、図3に示すように厚膜GaN層3をサファイア基板1から剥離することができなかった。この結果を表1に示す。
(比較例3)
自立基板となるGaN層3の膜厚を645μmとし(すなわち、厚膜GaN層3の膜厚/サファイア基板1の膜厚=1.50とし)、冷却時の冷却速度を50℃/minとしたことを除き、実施例1と同様にしてGaN自立基板4を作製したところ、厚膜GaN層3の成長中に膜中にヒビが入り、図4に示すように厚膜GaN層3をサファイア基板1から剥離することができなかった。この結果を表1に示す。
表1から、厚膜GaN層3の膜厚/サファイア基板1の膜厚が0.50〜1.40の範囲内である実施例1〜5においては、サファイア基板1を冷却することで、厚膜GaN層3をサファイア基板1から分離することができるが、厚膜GaN層3の膜厚/サファイア基板1の膜厚が0.50〜1.40の範囲外である比較例1〜3においては、サファイア基板1を冷却しても、厚膜GaN層3をサファイア基板1から分離することができないことがわかった。また、サファイア基板1の冷却時の冷却速度を50℃/minと大きくすることによって、良好な剥離性が得られることがわかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…基板(サファイア基板)、 2…低温バッファ層、
3…高温で成長させた窒化物半導体層(窒化物半導体層、厚膜GaN層)、
4…自立基板(GaN自立基板)。

Claims (3)

  1. 窒化物半導体からなる自立基板を製造する自立基板の製造方法であって、
    基板上に400〜600℃の成長温度で窒化物半導体層からなる低温バッファ層をエピタキシャル成長させた後、前記低温バッファ層の上に前記低温バッファ層の成長温度よりも高温で窒化物半導体層を前記基板の厚さに対して0.5〜1.40倍の厚さでエピタキシャル成長させ、その後、前記基板の冷却を行うことで、前記高温で成長させた窒化物半導体層を前記基板から剥離させることを特徴とする自立基板の製造方法。
  2. 前記基板の冷却時の冷却速度を15〜100℃/minとすることを特徴とする請求項1に記載の自立基板の製造方法。
  3. 前記基板をサファイア基板とし、前記窒化物半導体を窒化ガリウムとすることを特徴とする請求項1または請求項2に記載の自立基板の製造方法。
JP2016125328A 2016-06-24 2016-06-24 自立基板の製造方法 Pending JP2017226584A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016125328A JP2017226584A (ja) 2016-06-24 2016-06-24 自立基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016125328A JP2017226584A (ja) 2016-06-24 2016-06-24 自立基板の製造方法

Publications (1)

Publication Number Publication Date
JP2017226584A true JP2017226584A (ja) 2017-12-28

Family

ID=60890996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016125328A Pending JP2017226584A (ja) 2016-06-24 2016-06-24 自立基板の製造方法

Country Status (1)

Country Link
JP (1) JP2017226584A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128688A (zh) * 2019-12-31 2020-05-08 东莞市中镓半导体科技有限公司 n型氮化镓自支撑衬底的制作方法
CN112151355A (zh) * 2019-06-28 2020-12-29 东莞市中镓半导体科技有限公司 氮化镓自支撑衬底的制作方法
US11873578B2 (en) 2018-12-14 2024-01-16 Sumitomo Chemical Company, Limited Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011032113A (ja) * 2009-07-30 2011-02-17 Shin Etsu Handotai Co Ltd 窒化物半導体自立基板の製造方法
JP2012131662A (ja) * 2010-12-21 2012-07-12 Aetech Corp 窒化ガリウム(GaN)自立基板の製造方法及び製造装置
JP2013173652A (ja) * 2012-02-27 2013-09-05 Tokuyama Corp 自立基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011032113A (ja) * 2009-07-30 2011-02-17 Shin Etsu Handotai Co Ltd 窒化物半導体自立基板の製造方法
JP2012131662A (ja) * 2010-12-21 2012-07-12 Aetech Corp 窒化ガリウム(GaN)自立基板の製造方法及び製造装置
JP2013173652A (ja) * 2012-02-27 2013-09-05 Tokuyama Corp 自立基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11873578B2 (en) 2018-12-14 2024-01-16 Sumitomo Chemical Company, Limited Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
CN112151355A (zh) * 2019-06-28 2020-12-29 东莞市中镓半导体科技有限公司 氮化镓自支撑衬底的制作方法
CN111128688A (zh) * 2019-12-31 2020-05-08 东莞市中镓半导体科技有限公司 n型氮化镓自支撑衬底的制作方法
CN111128688B (zh) * 2019-12-31 2022-09-27 东莞市中镓半导体科技有限公司 n型氮化镓自支撑衬底的制作方法

Similar Documents

Publication Publication Date Title
JP4581490B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法
JP4735949B2 (ja) Iii−v族窒化物半導体結晶の製造方法およびiii−v族窒化物半導体基板の製造方法
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにiii族窒化物半導体基板の製造方法
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JP2002343728A (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2010251736A (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP6872724B2 (ja) 窒化物半導体自立基板作製方法
KR20090023198A (ko) Ⅲ족 질화물 반도체와 그 제조 방법
JP2010056555A (ja) 半導体構造物及びそれを製造する方法
JP5056299B2 (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体下地基板の製造方法
JP4952616B2 (ja) 窒化物半導体基板の製造方法
JP2017226584A (ja) 自立基板の製造方法
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法
JP5026946B2 (ja) 窒化物半導体単結晶基板製造方法
JP5233894B2 (ja) 窒化物半導体自立基板の製造方法
JP2009018975A (ja) 非極性面iii族窒化物単結晶の製造方法
JP2007246289A (ja) 窒化ガリウム系半導体基板の作製方法
WO2018168706A1 (ja) Iii族窒化物半導体基板
JP2011168481A (ja) 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板
JP5614314B2 (ja) GaN自立基板の製造方法
JP5488562B2 (ja) 窒化物半導体基板の製造方法
JP2010251743A (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体自立基板、iii族窒化物半導体素子、ならびに、これらの製造方法
JP2017218347A (ja) 自立基板の製造方法
JP2008273792A (ja) 金属窒化物層の製造方法、iii族窒化物半導体およびその製造方法、iii族窒化物半導体製造用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191105