JP2011168481A - 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板 - Google Patents

窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板 Download PDF

Info

Publication number
JP2011168481A
JP2011168481A JP2011033451A JP2011033451A JP2011168481A JP 2011168481 A JP2011168481 A JP 2011168481A JP 2011033451 A JP2011033451 A JP 2011033451A JP 2011033451 A JP2011033451 A JP 2011033451A JP 2011168481 A JP2011168481 A JP 2011168481A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
gan
dots
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011033451A
Other languages
English (en)
Other versions
JP6284290B2 (ja
Inventor
Sung-Soo Park
性 秀 朴
Wen-Hsiang Lee
文 相 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100082085A external-priority patent/KR20110095796A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011168481A publication Critical patent/JP2011168481A/ja
Application granted granted Critical
Publication of JP6284290B2 publication Critical patent/JP6284290B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Abstract

【課題】 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板を提供する。
【解決手段】 基板を準備し、該基板上に窒化物半導体ドットを形成し、窒化物半導体ドット上に窒化物半導体層を成長させる窒化物半導体層の成長方法である。このように成長された窒化物半導体層を基板から分離して、窒化物半導体基板として使用できる。
【選択図】 図１

Description

本発明は、窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板に関する。
窒化物半導体を利用した電子産業は、グリーン産業の発展と成長に符合する分野として期待を集めている。特に窒化物半導体のうち一つであるＧａＮの場合、発光ダイオード（ＬＥＤ）を含む高出力の電子部品素子の核心素子である赤色、緑色及び青色発光ダイオードのうち、青色発光ダイオードの製造に広く使われている。これは、既存の青色領域の光を出す発光素子の半導体物質であるセレン化亜鉛（ＺｎＳｅ）より、ＧａＮを利用した青色発光ダイオードが、ＧａＮの優れた物理、化学的特性のために、輝度、寿命及び内部量子効率に優れるためである。また、ＧａＮは、直接遷移型のバンドギャップ構造を有し、かつＩｎやＡｌの合金を通じて１．９ないし６．２ｅＶまでバンドギャップ調節が可能であるので、光素子としての利用価値が非常に大きい。また、降伏電圧が高く、高温でも安定しているため、既存の材料では具現できない高出力素子や高温電子素子など色々な分野に有用である。例えば、フルカラーディスプレイを利用した大型電光板や、信号灯、光記録媒体の光源、自動車エンジンの高出力トランジスタなどに適用される。ＧａＮ基板を使用した発光ダイオードの場合、欠陥が少なく、基板と素子層との屈折率が同一であり、熱伝導度もサファイアより約４倍大きいため、ＧａＮは、高出力ＬＥＤの製作に必須的である。
本発明の目的は、基板上での窒化物半導体層の成長時、格子定数差や熱膨張係数差により界面で誘発されるストレインによるクラックのない窒化物半導体層を成長させる窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板を提供するところにある。
本発明の実施形態による窒化物半導体層の成長方法は、基板を準備するステップと、前記基板上に窒化物半導体ドットを形成するステップと、前記窒化物半導体ドット上に窒化物半導体層を成長させるステップと、を含む。
前記窒化物半導体ドットと窒化物半導体層との間にストレス緩衝層が形成されるステップをさらに含む。
前記窒化物半導体層は、ＨＶＰＥ法を使用して成長される。
前記基板上にＨＶＰＥによる前記窒化物半導体層の成長時、元の位置に前記窒化物半導体ドットを形成する。
前記窒化物半導体ドットは、一方向に整列される。前記窒化物半導体ドットのサイズによって、成長された前記窒化物半導体層の厚さを制限する。
前記窒化物半導体ドットのサイズは、ほとんどが０．４μｍ以上である。前記窒化物半導体ドットのサイズは、ほとんどが０．４ないし０．８μｍである。この場合、成長された前記窒化物半導体層の厚さは、１００μｍないし１０００μｍである。
前記窒化物半導体ドットのサイズは、ほとんどが０．４μｍ以内である。この場合、前記窒化物半導体層の厚さは、１０μｍ以下である。
前記窒化物半導体層及び前記窒化物半導体ドットは、ＧａＮを含む。
前記基板は、サファイア基板である。
前記窒化物半導体層は、レーザーリフトオフ法により前記基板から分離されて、窒化物半導体基板として使われる。
前記窒化物半導体基板は、ＧａＮ基板である。
本発明の実施形態による窒化物半導体基板は、前記した窒化物半導体層の成長方法により成長された前記窒化物半導体ドットと前記窒化物半導体層とを基板から分離して得られる。
この時、前記窒化物半導体層及び窒化物半導体ドットは、ＧａＮを含み、前記窒化物半導体基板は、ＧａＮ基板である。
前記窒化物半導体層は、成長の間に前記窒化物半導体ドットが互いに出合うストレス緩和厚さ以上の厚さを有する。
本発明の実施形態による窒化物半導体基板は、窒化物半導体ドットと、前記窒化物半導体ドット上に成長された窒化物半導体層と、を備える。
前記窒化物半導体ドットと前記窒化物半導体層との間に、成長の間にストレス緩衝層がさらに形成される。
本発明の実施形態による窒化物半導体基板は、窒化物半導体層、及び前記窒化物半導体層の一面に六角形の形態の半導体ドットが含まれる。
窒化物半導体ドットを核として窒化物半導体層を成長させるので、基板上での窒化物半導体層の成長時、格子定数差や熱膨張係数差により界面で誘発されるストレインによるクラックのない窒化物半導体層を成長させることができる。
本発明の実施形態による窒化物半導体層の成長方法によって、サファイア基板上にＧａＮを成長させる過程を説明するための図である。 サファイア基板から分離したＧａＮ層を示す図である。 サファイア基板上に成長されたＧａＮドットを概略的に示す図である。 サファイア基板に成長されたＧａＮドットを示すＳＥＭイメージである。 サファイア基板に成長されたＧａＮドットを示すＳＥＭイメージである。 サファイア基板上にＧａＮドットを核としてＧａＮ層を成長させる時、ＧａＮドットとＧａＮ層との間にストレス緩衝層が存在することを示す図である。 本発明の実施形態による窒化物半導体層の成長方法によって、ＧａＮドットバッファを使用して成長された直径３インチ、４インチの厚膜のＧａＮ／サファイアを概略的に示すイメージである。
窒化物半導体のうち窒化ガリウム（ＧａＮ）は、バンドギャップエネルギーが約３．３９ｅＶであり、直接遷移型であるワイドバンドギャップ半導体物質として、短波長領域の発光素子の製作に有用な物質である。
ＧａＮ単結晶は、融点で高い窒素蒸気圧のため、液相結晶成長は、約１５００℃以上の高温及び約２００００気圧の窒素雰囲気が必要であるので、大量生産が困難であるだけでなく、現在使用可能な結晶サイズも約１００mm2の薄板型であるので、それを素子の製作に使用しがたい。
これにより、ＧａＮ薄膜は、異種基板上にＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＨＶＰＥ（Ｈｙｄｒｉｄｅ ｏｒ Ｈａｌｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などの気相成長法により成長している。
ＧａＮ薄膜製造用の異種基板としては、サファイアが最も多く使われているが、これは、サファイアがＧａＮのような六方晶系の構造であり、低価であり、高温で安定しているためである。
しかし、サファイアは、ＧａＮとの約１６％に達する格子定数差及び約３５％に達する熱膨張係数差のため、サファイア基板上に高い品質のＧａＮ薄膜を成長させがたい。かかる差により、界面でストレインが誘発される。このストレインが結晶内の格子欠陥を発生させ、ＧａＮ薄膜上に製造された素子の寿命を短縮させる。また、サファイア基板上に製造される発光ダイオードの場合、ＧａＮ結晶でストレスを誘導する欠陥、及びサファイア基板とＧａＮ薄膜との屈折率差のため、発光効率に限界が存在する。これを克服するために、ＧａＮ基板のようなＧａＮ薄膜と同一または類似した特性を有する基板が必要であり、かかる窒化物半導体基板（ＧａＮ基板）上に、ホモエピタキシにより素子を製造することが要求される。
本発明の実施形態による窒化物半導体層の成長方法によれば、例えば、ＨＶＰＥ法により基板と窒化物半導体層との格子定数及び熱膨張係数の差によるクラックが発生しないように、基板上に窒化物半導体層を成長させる。
窒化物半導体層を成長させるために、まず、基板を準備する。そして、該基板上に窒化物半導体ドットを形成する。この時、窒化物半導体ドットは、一方向に整列されるように形成される。前記窒化物半導体ドットは、基板と厚膜の窒化物半導体層との格子不整合及び／または熱膨張係数差によるクラックを減らすことができる。窒化物半導体層は、この窒化物半導体ドットを核として単結晶として成長される。
III−V族半導体物質の比率や成長温度などを調節して、垂直及び水平成長速度が調節される。窒化物半導体ドットが一方向に整列されるように形成されるので、窒化物半導体層は単結晶として成長される。この時、窒化物半導体層は、ストレス緩和厚さ以上の厚さを有するように成長させる。窒化物半導体層が単結晶として成長される間、前記窒化物半導体ドットが互いに出合う。窒化物半導体ドットと窒化物半導体層との間には、成長の間にストレス緩衝層が形成される。該ストレス緩衝層は、窒化物半導体層の成長と同じ温度で連続的に成長される。ストレス緩衝層において、窒化物半導体ドットと窒化物半導体層との界面に発生した電位は、互いに出合って一部がなくなる。該ストレス緩衝層は、例えば、約４０ないし５０μｍの厚さを有する。ストレス緩衝層４０の厚さは、窒化物半導体ドットが互いに出合うストレス緩和厚さに該当する。
レーザーリフトオフ法のような広く知られている技術のうち一つの方法により、基板から厚膜の窒化物半導体層を分離すれば、フリースタンディング窒化物半導体基板が得られる。この時、フリースタンディング窒化物半導体基板は、窒化物半導体層と、前記窒化物半導体層の一面に含まれた窒化物半導体ドットとを備える。また、窒化物半導体層と窒化物半導体ドットとの間にストレス緩衝層が存在する。フリースタンディング窒化物半導体基板において、窒化物半導体層の一面、すなわち、基板から分離された面またはその近辺には、窒化物半導体ドットが存在するが、この時、窒化物半導体ドットは、六角形状を有する。
かかる本発明の実施形態による窒化物半導体層の成長方法によれば、例えば、ＨＶＰＥによりサファイア基板上に厚膜のＧａＮを成長して、ＧａＮ基板を製造できる。
厚膜のＧａＮの成長のための異種基板としては、サファイア基板が使われる。これは、サファイアがＧａＮのような六方晶系構造であり、低価であり、高温で安定しているためである。しかし、サファイアは、前述したように、ＧａＮとの格子定数差及び熱膨張係数差により界面でストレインが誘発され、該ストレインが結晶内の格子欠陥を発生させ、クラックを発生させる。すなわち、サファイア基板上にＧａＮ層を形成する時、クラックが発生しうる。
本発明の実施形態による窒化物半導体層の成長方法によれば、ストレスを誘導するクラックの形成の可能性を除去するように、一方向に整列されたＧａＮドットを使用する。厚膜のＧａＮ層を得るために、該ＧａＮドットからＧａＮを垂直及び水平方向に成長させる。ＧａＮドットサイズによって、クラックのない厚膜のＧａＮ層の厚さが決定される。
図１は、本発明の実施形態による窒化物半導体層の成長方法によって、サファイア基板１０上にＧａＮを成長させる過程を説明するための図である。図２は、図１の構造において、サファイア基板１０から厚膜のＧａＮ層５０を分離して得られるフリースタンディングＧａＮ基板を概略的に示す。
図１を参照するに、窒化物半導体であるＧａＮを成長させるために、まず、サファイア基板１０を準備する。
サファイア基板１０上にＧａＮドット３０を形成する。ＧａＮドット３０は、サファイア基板１０と厚膜のＧａＮ層５０との格子不整合や熱膨張係数差によるストレスを誘導するクラックを減らすことができる。ＧａＮドット３０は、ＧａＮドット層として表現される。
ＧａＮドット３０は、例えば、次の過程を通じて形成される。
サファイア基板１０をＨＶＰＥ反応器に装着した後、高温でＨＣｌとＧａ金属とを反応させてＧａＣｌを得る。そして、ＧａＣｌをＮＨ３と反応させて、ＧａＮドット３０をサファイア基板１０上に成長させる。かかるＧａＮドット３０を形成するために、サファイア基板１０をＨＶＰＥ反応器に装着した状態で、サファイア基板１０をＨＣｌ＋ＮＨ３で処理して、サファイアの酸素を除去してＧａＮドットの核となるＡｌＮ核を先に形成する。かかる状態で、ＨＣｌとＧａ金属とを反応させてＧａＣｌを形成し、それをＮＨ３と反応させれば、ＡｌＮ核からＧａＮが成長されて、サファイア基板上にＧａＮドット３０が形成される。ＧａＮドット３０は、高温、例えば、約９００℃で成長できる。
図３を参照するに、このように成長されたＧａＮドット３０は、六方晶系の形態を有しているため、一方向、例えば、ｃ軸によく整列される。図４Ａ及び図４Ｂは、サファイア基板１０に成長されたＧａＮドット３０を示すＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）イメージである。ＳＥＭイメージから、ｃ軸によく整列されたＧａＮドットを形成できるということが分かる。
ＧａＮ層５０が核として作用するＧａＮドット３０上にＧａＮ層５０が成長され、垂直及び水平成長速度は、III−V族半導体物質の比率や成長温度などを調節して調節できる。ＧａＮドット３０は、六方晶系の形態を有して一方向に整列されるので、ＧａＮは、単結晶として成長される。
この時、ＧａＮ層５０の成長の間に、ＧａＮドット３０が互いに出合うストレス緩和厚さ以上の厚さを有するように成長させる。ＧａＮドット３０とＧａＮ層５０との間には、ＧａＮ層５０の成長の間にストレス緩衝層４０（図５参照）が形成される。図５は、サファイア基板上にＧａＮドット３０を核としてＧａＮ層５０を成長させる時、ＧａＮドット３０とＧａＮ層５０との間にストレス緩衝層４０が存在することを示す。
ストレス緩衝層４０は、ＧａＮ層５０の成長と同じ温度で連続的に成長されるものであって、ＧａＮドット３０上にＧａＮ層５０を成長させれば、ＧａＮが成長されつつ、ＧａＮドット３０の界面で電位が発生する。ＧａＮは、各ＧａＮドット３０から成長されて、電位が部分的に除去される地点で互いに連結されて、ストレス緩衝層４０が形成される。ストレス緩衝層４０は、前述したように、例えば、約４０ないし５０μｍの厚さを有する。ストレス緩衝層４０の厚さは、ＧａＮドット３０のサイズによって変わりうる。
ほとんどが０．４μｍ以上のサイズを有するＧａＮドットを核としてＧａＮを成長させる場合、核が互いに出合うストレス緩和厚さ（ｃｏａｌｅｓｃｅｎｃｅ）は、約４０ないし５０μｍとなる。ストレス緩衝層５０の厚さは、ストレス緩和厚さに該当する。
したがって、ＧａＮ層５０の厚さが少なくとも約６０ないし７０μｍである時、ＧａＮ層５０は、ほぼミラーのような状態となりつつ、ストレスにより誘導されるクラックが発生しない。
このように、ストレス緩和厚さ以上にＧａＮ層５０を成長させれば、結晶にクラックや欠陥のないＧａＮ層５０を所望の厚さの範囲に形成できる。
図２を参照するに、ＧａＮ層５０及びＧａＮドット３０からなるフリースタンディングＧａＮ基板は、レーザーリフトオフ法によりサファイア基板１０から所望の厚さを有するＧａＮ層５０を分離することで得られる。かかるストレスにより誘導されるクラック及び欠陥なしにＧａＮドット３０から形成されるフリースタンディングＧａＮ基板上に、超高効率の発光ダイオードを製作できる。フリースタンディングＧａＮ層は、サファイア基板１０と初期に界面をなし、分離過程でオープンされた面となる面を含む。ＧａＮドット３０は、フリースタンディングＧａＮ層の面上やその近辺に存在し、六角形態を有する。
レーザーリフトオフ法において、波長が約３６０ｎｍより短い波長のレーザービームが照射される。ＧａＮ層５０は、サファイア基板１０から分離されるように、レーザービームにより照射される。レーザーリフトオフのためのレーザー光源としては、波長が約１０６４ｎｍであるＮｄ：ＹＡＧレーザーの３次調和波（約３２１ｎｍ）を利用するか、または波長が約２４８ｎｍであるＫｒＦエキシマレーザーや、波長が約３３０ｎｍであるＸｅＣｌエキシマレーザーを利用できる。このように、約３６０ｎｍより短い波長のレーザービームをサファイア基板１０及びその基板１０上に形成されたＧａＮ層５０上に照射すれば、サファイア基板との界面に存在するＧａＮ層５０で吸収が起きて、その界面でＧａＮはＧａ＋１／２Ｎ２となり、これにより、サファイア基板１０からＧａＮ層５０が分離される。
図１及び図２では、ストレス緩衝層は、ＧａＮドット３０上にＧａＮを成長させて所望の厚さを有するＧａＮ層５０を形成する間に生じるものであり、そのストレス緩衝層の厚さは、所望の厚さにＧａＮ層５０を成長させるために、適用されるＧａＮドット３０のサイズによって変わり、別途の層として区分されないこともあるので、ストレス緩衝層の図示を省略した。
前記のように、本発明の実施形態による窒化物半導体層の成長方法において、窒化物半導体、例えば、ＧａＮは、ＨＶＰＥ法を使用して成長される。この時、例えば、サファイア基板１０上にＨＶＰＥによるＧａＮの成長時、元の位置にＧａＮドット３０が成長できる。
前述したように、ＧａＮドット３０を使用してサファイア基板１０上にＧａＮを成長させる方法は、格子定数及び熱膨張係数差によるクラックや欠陥のない結晶品質が向上した高品質の厚膜のＧａＮ層５０を成長できる。
図４Ａ及び図４Ｂは、ＧａＮの成長のためにサファイア基板上に形成されたＧａＮドットを示すＳＥＭイメージであるが、図４Ａにおいて、ＧａＮドットのほとんど、例えば、約９０％が０．４μｍ以内のサイズを有する。図４Ｂにおいて、ＧａＮドットのほとんど、例えば、約９０％が約０．４ないし０．８μｍのサイズを有する。
図４Ａのように相対的に小さいサイズのＧａＮドットは、相対的に低い成長温度、例えば、約９８０ないし９９０℃の成長温度で形成される。図４Ｂのように相対的に大きいサイズのＧａＮドットは、相対的に高い成長温度、例えば、約１０４０℃の成長温度で形成される。所望のサイズのＧａＮドットを形成するための温度は、色々な成長条件により変わりうる。これは、ＧａＮドットのサイズが多様な要素に依存するためである。
図４Ａのように、ＧａＮドットが約０．４μｍ以内のサイズを有する時、該ＧａＮドットを核として成長されたＧａＮ層は、約１０μｍまたはそれ以上の厚さでミラーのような状態となる。したがって、０．４μｍ以内のサイズを有するＧａＮドットを核として、約１０μｍの厚さを有する相対的に薄型のＧａＮ層を成長させることができる。
図４Ｂのように、ＧａＮドットが約０．４μｍ以上、例えば、約０．４μｍないし０．８μｍのサイズを有する時、この相対的に粗いサイズのＧａＮドットを核として成長されたＧａＮ層は、例えば、約１００μｍないし１０００μｍの相対的に大きい厚さまで成長される。かかる相対的に厚い厚膜のＧａＮ層は、高効率の発光ダイオードなどを製作できるフリースタンディングＧａＮ基板として使われる。
本発明の実施形態による窒化物半導体層の成長方法によれば、ＧａＮ層は、例えば、約３００μｍ以上の厚さ、より具体的な例として、約３００ないし４００μｍの厚さに成長させることができる。
このように、約０．４μｍ以上、例えば、０．４μｍないし０．８μｍのサイズを有する相対的に粗いサイズのＧａＮドットを核としてＧａＮを成長させれば、３００μｍ以上の厚さを有する厚いＧａＮ層を形成することが可能である。このように厚く成長されたＧａＮ層を基板から分離すれば、十分な厚さを有するフリースタンディングＧａＮ基板が得られ、そこにデバイスを製造するのに使われる。
必要に、ＧａＮ層を３００μｍ以内の相対的に薄い厚さに、ストレスにより誘導されたクラック及び／または欠陥の発生なしに成長させることも可能である。したがって、所望の厚さに、フリースタンディングＧａＮ基板だけでなく、高品質のＧａＮ層が本発明の実施形態による窒化物半導体層の成長方法によってＧａＮドットを使用して得られる。
ほとんどが０．４μｍ以上のサイズを有する相対的に粗いサイズのＧａＮドットを核としてＧａＮを成長させる場合、核が互いに出合うストレス緩和厚さは、約４０ないし５０μｍとなる。したがって、相対的に粗いサイズを有するＧａＮドットを核としてＧａＮを成長させる場合、ＧａＮ層の厚さが相対的に薄い約６０ないし７０μｍとなれば、ＧａＮ層は、クラックなしにミラーのような状態となる。
このように、ＧａＮドットサイズによって、ストレス緩和厚さ以上にＧａＮを成長させれば、クラックや欠陥のない高品質のＧａＮ層を形成できる。
図６は、本発明の実施形態による窒化物半導体層の成長方法によって、ＧａＮドットバッファを使用して成長された直径３インチ、４インチの厚膜のＧａＮ／サファイアを概略的に示すイメージである。
図６から明確に分かるように、本発明の実施形態による窒化物半導体層の成長方法によれば、クラックなしに窒化物半導体層、例えば、ＧａＮ層を成長させることができる。
以上では、本発明の実施形態による窒化物半導体層の成長方法によって、サファイア基板上にＧａＮを成長させる場合を説明したが、これは、具体的な例示を表しただけであり、本発明の実施形態がこれに限定されるものではなく、多様な変形及び他の実施形態が可能である。
本発明は、発光ダイオード関連の技術分野に適用可能である。
１０ サファイア基板
３０ ＧａＮドット
４０ ストレス緩衝層
５０ ＧａＮ層

Claims (29)

  1. 基板を準備するステップと、
    前記基板上に窒化物半導体ドットを形成するステップと、
    前記窒化物半導体ドット上に窒化物半導体層を成長させるステップと、を含む窒化物半導体層の成長方法。
  2. 前記窒化物半導体ドットが前記窒化物半導体層の成長の間に互いに連結されるストレス緩衝層が形成されるステップをさらに含む請求項１に記載の窒化物半導体層の成長方法。
  3. 前記窒化物半導体層は、前記ストレス緩衝層以上の厚さを有する請求項２に記載の窒化物半導体層の成長方法。
  4. 前記ストレス緩衝層の厚さは、１μｍないし１００μｍである請求項２に記載の窒化物半導体層の成長方法。
  5. 前記窒化物半導体層は、ＨＶＰＥ（Ｈａｌｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法を使用して成長される請求項１に記載の窒化物半導体層の成長方法。
  6. 前記基板上にＨＶＰＥによる前記窒化物半導体層の成長時、元の位置に前記窒化物半導体ドットを形成する請求項５に記載の窒化物半導体層の成長方法。
  7. 前記窒化物半導体ドットは、一方向に整列される請求項１に記載の窒化物半導体層の成長方法。
  8. 前記窒化物半導体ドットのサイズによって、成長された前記窒化物半導体層の厚さを制限する請求項１に記載の窒化物半導体層の成長方法。
  9. 前記窒化物半導体ドットのサイズは、ほとんどが０．４μｍ以上である請求項１に記載の窒化物半導体層の成長方法。
  10. 前記窒化物半導体ドットのサイズは、ほとんどが０．４ないし０．８μｍである請求項９に記載の窒化物半導体層の成長方法。
  11. 成長された前記窒化物半導体層の厚さは、１００ないし１０００μｍである請求項１０に記載の窒化物半導体層の成長方法。
  12. 前記窒化物半導体ドットのサイズは、ほとんどが０．４μｍ以内である請求項１に記載の窒化物半導体層の成長方法。
  13. 前記窒化物半導体層の厚さは、１０μｍ以下である請求項１２に記載の窒化物半導体層の成長方法。
  14. 前記窒化物半導体層及び前記窒化物半導体ドットは、ＧａＮを含む請求項１に記載の窒化物半導体層の成長方法。
  15. 前記窒化物半導体ドットは、六角形の形態を有する請求項１４に記載の窒化物半導体層の成長方法。
  16. 前記基板は、サファイア基板である請求項１４に記載の窒化物半導体層の成長方法。
  17. 前記窒化物半導体層は、レーザーリフトオフ法により前記基板から分離されて、窒化物半導体基板として使われる請求項１に記載の窒化物半導体層の成長方法。
  18. 前記窒化物半導体基板は、ＧａＮ基板である請求項１７に記載の窒化物半導体層の成長方法。
  19. 前記窒化物半導体ドットは、前記窒化物半導体層面上や面に近接して位置する請求項１７に記載の窒化物半導体層の成長方法。
  20. 窒化物半導体ドットと、
    前記窒化物半導体ドット上に成長された窒化物半導体層と、を備える窒化物半導体基板。
  21. 前記窒化物半導体ドットが前記窒化物半導体層の成長の間に互いに連結されるストレス緩衝層をさらに備える請求項２０に記載の窒化物半導体基板。
  22. 前記窒化物半導体層は、前記ストレス緩衝層以上の厚さを有する請求項２１に記載の窒化物半導体基板。
  23. 前記ストレス緩衝層の厚さは、１μｍないし１００μｍである請求項２１に記載の窒化物半導体基板。
  24. 前記窒化物半導体ドットは、前記窒化物半導体層面上や面に近接した方向に配列された請求項２０に記載の窒化物半導体基板。
  25. 前記窒化物半導体ドットのサイズは、ほとんどが０．４ないし０．８μｍである請求項２０に記載の窒化物半導体基板。
  26. 前記成長された窒化物半導体層の厚さは、１００μｍないし１０００μｍである請求項２５に記載の窒化物半導体基板。
  27. 前記窒化物半導体ドットのサイズは、ほとんどが０．４μｍ以上である請求項２０に記載の窒化物半導体基板。
  28. 前記窒化物半導体層の厚さは、約１０μｍである請求項２７に記載の窒化物半導体基板。
  29. 前記窒化物半導体ドットは、前記窒化物半導体層の面上に六角形の形態を有する請求項２０に記載の窒化物半導体基板。
JP2011033451A 2010-02-19 2011-02-18 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板 Active JP6284290B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20100015247 2010-02-19
KR10-2010-0015247 2010-02-19
KR1020100082085A KR20110095796A (ko) 2010-02-19 2010-08-24 질화물 반도체층 성장 방법 및 이에 의해 형성되는 질화물 반도체 기판
KR10-2010-0082085 2010-08-24

Publications (2)

Publication Number Publication Date
JP2011168481A true JP2011168481A (ja) 2011-09-01
JP6284290B2 JP6284290B2 (ja) 2018-02-28

Family

ID=43870700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011033451A Active JP6284290B2 (ja) 2010-02-19 2011-02-18 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板

Country Status (4)

Country Link
US (3) US8357594B2 (ja)
EP (1) EP2362412B1 (ja)
JP (1) JP6284290B2 (ja)
CN (2) CN108342773A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6284290B2 (ja) 2010-02-19 2018-02-28 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板
KR102094471B1 (ko) 2013-10-07 2020-03-27 삼성전자주식회사 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체
KR102099877B1 (ko) 2013-11-05 2020-04-10 삼성전자 주식회사 질화물 반도체 디바이스의 제조 방법
JP6248359B2 (ja) * 2013-12-20 2017-12-20 住友電工デバイス・イノベーション株式会社 半導体層の表面処理方法
DE102014101966A1 (de) 2014-02-17 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001520169A (ja) * 1997-10-20 2001-10-30 サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、（セーエヌエルエス） 窒化ガリウムのエピタキシャル層の製造方法
JP2002335051A (ja) * 2001-05-11 2002-11-22 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2004531894A (ja) * 2001-06-15 2004-10-14 クリー　インコーポレイテッド 紫外線発光ダイオード
US20050236633A1 (en) * 2004-04-22 2005-10-27 Emerson David T Substrate buffer structure for group III nitride devices
WO2006025407A1 (ja) * 2004-08-31 2006-03-09 Akihiko Kikuchi 発光素子及びその製造方法
US20070093037A1 (en) * 2005-10-26 2007-04-26 Velox Semicondutor Corporation Vertical structure semiconductor devices and method of fabricating the same
US20080135855A1 (en) * 2006-12-06 2008-06-12 Emerson David T Alternative Doping For Group III Nitride LEDs
WO2009015350A1 (en) * 2007-07-26 2009-01-29 S.O.I.Tec Silicon On Insulator Technologies Epitaxial methods and templates grown by the methods
JP2009522822A (ja) * 2006-03-23 2009-06-11 ナノガン リミテッド 高品質化合物半導体材料を製造するためのナノ構造適応層及びｈｖｐｅを使用する成長法、単結晶化合物半導体材料、並びに、基板材料

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560296B2 (en) * 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
US20020017650A1 (en) * 1997-11-18 2002-02-14 Technologies & Devices III-V compound semiconductor device with an InGaN1-x-yPxASy non-continuous quantum dot layer
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
KR100304664B1 (ko) * 1999-02-05 2001-09-26 윤종용 ＧａＮ막 제조 방법
US7196462B2 (en) * 2002-06-12 2007-03-27 Matsushita Electric Industrial Co., Ltd. Arc tube with shortened total length, manufacturing method for arc tube, and low-pressure mercury lamp
JP4622447B2 (ja) * 2004-01-23 2011-02-02 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板の製造方法
JP4815569B2 (ja) 2005-03-18 2011-11-16 農工大ティー・エル・オー株式会社 Ｓｉ基板結晶上における窒化ガリウム結晶成長方法
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
JP4259591B2 (ja) * 2007-01-16 2009-04-30 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶基板およびｉｉｉ族窒化物半導体デバイス
JP4672753B2 (ja) 2007-05-25 2011-04-20 エー・イー・テック株式会社 ＧａＮ系窒化物半導体自立基板の作製方法
KR20090016051A (ko) 2007-08-10 2009-02-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI351717B (en) 2007-10-15 2011-11-01 Univ Nat Chiao Tung Method for forming group-iii nitride semiconductor
JP5163045B2 (ja) 2007-10-15 2013-03-13 サンケン電気株式会社 エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法
JP6284290B2 (ja) 2010-02-19 2018-02-28 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001520169A (ja) * 1997-10-20 2001-10-30 サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、（セーエヌエルエス） 窒化ガリウムのエピタキシャル層の製造方法
US6325850B1 (en) * 1997-10-20 2001-12-04 CENTRE NATIONAL DE LA RECHERCHé SCIENTIFIQUE (CNRS) Method for producing a gallium nitride epitaxial layer
JP2002335051A (ja) * 2001-05-11 2002-11-22 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2004531894A (ja) * 2001-06-15 2004-10-14 クリー　インコーポレイテッド 紫外線発光ダイオード
US20050236633A1 (en) * 2004-04-22 2005-10-27 Emerson David T Substrate buffer structure for group III nitride devices
WO2006025407A1 (ja) * 2004-08-31 2006-03-09 Akihiko Kikuchi 発光素子及びその製造方法
US20070093037A1 (en) * 2005-10-26 2007-04-26 Velox Semicondutor Corporation Vertical structure semiconductor devices and method of fabricating the same
JP2009522822A (ja) * 2006-03-23 2009-06-11 ナノガン リミテッド 高品質化合物半導体材料を製造するためのナノ構造適応層及びｈｖｐｅを使用する成長法、単結晶化合物半導体材料、並びに、基板材料
US20080135855A1 (en) * 2006-12-06 2008-06-12 Emerson David T Alternative Doping For Group III Nitride LEDs
WO2009015350A1 (en) * 2007-07-26 2009-01-29 S.O.I.Tec Silicon On Insulator Technologies Epitaxial methods and templates grown by the methods
JP2010534612A (ja) * 2007-07-26 2010-11-11 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ エピタキシャル方法およびこの方法によって成長させられたテンプレート

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6008063536; Ｋｕｓａｋａｂｅ　Ｋ，　ｅｔ　ａｌ．: '"Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ　ｏｆ　ｏｖｅｒｇｒｏｗｎ　ＧａＮ　ｌａｙｅｒｓ　ｏｎ　ｎａｎｏ-ｃｏｌｕｍｎｓ　ｇｒｏｗｎ　ｂｙ　ＲＦ-ｍｏｌｅｃｕｌａｒ　ｂｅａｍ　ｅｐｉｔａｘｙ"' ＪＡＰＡＮＥＳＥ　ＪＯＵＲＮＡＬ　ＯＦ　ＡＰＰＬＩＥＤ　ＰＨＹＳＩＣＳ　ＰＡＲＴ　２ Ｖｏｌ．　４０，　Ｎｏ．　３Ａ, 20010501, ｐｐ．　Ｌ１９２-Ｌ１９４ *
JPN7015000764; Ｔａｎｇ，　Ｔ．-Ｙ．，　ｅｔ　ａｌ．: '"Ｃｏａｌｅｓｃｅｎｃｅ　ｏｖｅｒｇｒｏｗｔｈ　ｏｆ　ＧａＮ　ｎａｎｏｃｏｌｕｍｎｓ　ｏｎ　ｓａｐｐｈｉｒｅ　ｗｉｔｈ　ｐａｔｔｅｒｎｅｄ　ｍｅｔａｌ　ｏｒｇａｎｉｃ　ｖａｐｏｒ　ｐｈａｓｅ　ｅｐｉｔ' Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ Ｖｏｌ．　１０５，　Ｎｏ．　２, 20090116, ｐｐ．　０２３５０１-１〜０２３５０１-８ *

Also Published As

Publication number Publication date
JP6284290B2 (ja) 2018-02-28
US20110204377A1 (en) 2011-08-25
EP2362412A1 (en) 2011-08-31
US9318660B2 (en) 2016-04-19
CN108342773A (zh) 2018-07-31
US8962458B2 (en) 2015-02-24
EP2362412B1 (en) 2020-04-08
US8357594B2 (en) 2013-01-22
US20120319131A1 (en) 2012-12-20
US20150115280A1 (en) 2015-04-30
CN102191539A (zh) 2011-09-21

Similar Documents

Publication Publication Date Title
JP5317398B2 (ja) 格子パラメータを変化させる元素を含有する窒化ガリウムデバイス基板
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
US7687293B2 (en) Method for enhancing growth of semipolar (Al,In,Ga,B)N via metalorganic chemical vapor deposition
US9741560B2 (en) Method of growing nitride semiconductor layer
TWI404122B (zh) 增進半-極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ藉由金屬有機化學氣相沈積生長之方法
JP2009071279A (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JP6284290B2 (ja) 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板
JP4899911B2 (ja) Ｉｉｉ族窒化物半導体基板
JP2005317909A (ja) シリコン基板上における窒化物単結晶の成長方法、これを利用した窒化物半導体発光素子及びその製造方法
KR100586940B1 (ko) 질화갈륨계 단결정 기판의 제조방법
JP2017226584A (ja) 自立基板の製造方法
JP5430467B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法
KR101786047B1 (ko) 질화물 반도체층 성장 방법 및 이에 의해 형성되는 질화물 반도체 기판
JP2010524267A (ja) （ａｌ，ｉｎ，ｇａ，ｂ）ｎの堆積の方法
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
JP2013256440A (ja) 窒化ガリウム基板の製造方法及び該製造方法により製造された窒化ガリウム基板
KR100969159B1 (ko) 질화물 반도체 기판의 제조 방법
KR101282774B1 (ko) 질화물계 발광 소자 및 그 제조방법
JP2006185962A (ja) 半導体成長用基板および半導体膜の製造方法
KR101532267B1 (ko) 질화물계 발광소자의 제조방법
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
KR20130084905A (ko) 질화물 반도체층 성장 방법
JP2010235347A (ja) Ｉｉｉ族窒化物半導体自立基板の製造方法及びｉｉｉ族窒化物半導体層成長用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140827

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150723

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150729

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20171027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180130

R150 Certificate of patent or registration of utility model

Ref document number: 6284290

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250