KR20130084905A - 질화물 반도체층 성장 방법 - Google Patents

질화물 반도체층 성장 방법 Download PDF

Info

Publication number
KR20130084905A
KR20130084905A KR1020120005842A KR20120005842A KR20130084905A KR 20130084905 A KR20130084905 A KR 20130084905A KR 1020120005842 A KR1020120005842 A KR 1020120005842A KR 20120005842 A KR20120005842 A KR 20120005842A KR 20130084905 A KR20130084905 A KR 20130084905A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
substrate
gan
growth
grown
Prior art date
Application number
KR1020120005842A
Other languages
English (en)
Other versions
KR101890750B1 (ko
Inventor
이문상
박성수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120005842A priority Critical patent/KR101890750B1/ko
Publication of KR20130084905A publication Critical patent/KR20130084905A/ko
Application granted granted Critical
Publication of KR101890750B1 publication Critical patent/KR101890750B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

질화물 반도체층 성장 방법이 개시된다. 개시된 질화물 반도체층 성장 방법은, 기판을 준비하는 단계와, 질소를 포함하는 가스를 이용하여 기판을 질화시키는 단계와, 질화된 기판을 표면 처리하여 성장핵을 생성시키는 단계와, 성장핵 상에 버퍼층을 저온 성장시키는 단계와, 버퍼층 상에 질화물 반도체를 적층하는 단계를 포함한다.

Description

질화물 반도체층 성장 방법{Method for growing nitride semiconductor}
질화물 반도체층 성장 방법에 관한 것이다.
질화물 반도체를 이용한 전자산업은 그린(green) 산업의 발전과 성장에 부합하는 분야로 기대를 모으고 있다. 특히 질화물 반도체 중 하나인 GaN의 경우, 발광 다이오드(LED)를 포함한 고출력 전자부품 소자의 핵심 소자인 적색, 녹색 및 청색 발광 다이오드 중 청색 발광 다이오드의 제조에 널리 사용되고 있다. 이는 기존의 청색 영역의 빛을 내는 발광 소자의 반도체 물질인 징크 세레나이드(ZnSe) 보다, GaN를 이용한 청색 발광 다이오드가 GaN의 뛰어난 물리, 화학적 특성 때문에 휘도와 수명, 그리고 내부 양자효율이 우수하기 때문이다. 또한 GaN는 직접 천이형의 밴드갭 구조를 가지면서 In 이나 Al의 합금을 통해 1.9 ~ 6.2 eV 까지 밴드갭 조절이 가능하므로, 광소자로서의 이용 가치가 매우 크다. 또한 항복 전압이 높고, 고온에서도 안정하기 때문에 기존의 재료들로는 구현하지 못하는 고출력 소자나 고온 전자 소자 등 여러 분야에 유용하다. 예를 들어 풀 칼라 디스플레이(Full color display)를 이용한 대형 전광판이나, 신호등, 광기록매체의 광원, 자동차 엔진의 고출력 트랜지스터 등에 적용될 수 있다. GaN 기판을 사용한 발광 다이오드(LED)의 경우 결함이 적고, 기판과 소자 층의 굴절율이 동일하고, 열전도도 사파이어보다 약 4배 정도 크기 때문에, GaN 기판은 고출력 LED의 제작에 필수적이다.
기판 상에 질화물 반도체층 성장시 격자 상수 차이나 열팽창 계수 차이에 의한 크랙(crack) 발생 및 멜트백(melt back) 문제를 개선할 수 있는 질화물 반도체층 성장 방법을 제공한다.
본 발명의 실시예에 따른 질화물 반도체층 성장 방법은, 기판을 준비하는 단계와; 질소를 포함하는 가스를 이용하여, 상기 기판을 질화시키는 단계와; 질화된 기판을 표면 처리하여 성장핵을 생성시키는 단계와; 상기 성장핵 상에 버퍼층을 저온 성장시키는 단계와; 버퍼층 상에 질화물 반도체를 적층하는 단계;를 포함한다.
상기 기판의 질화는 암모니아 가스를 이용하여 이루어질 수 있다.
상기 기판의 질화는 800도 내지 1100도의 온도에서 이루어질 수 있다.
상기 기판의 질화는 0.1분 내지 100분 이내에서 진행할 수 있다.
상기 기판의 질화시, 상기 질소를 포함하는 가스의 분압은 1 내지 30%일 수 있다.
상기 표면 처리에 HCl을 사용할 수 있다.
상기 표면 처리에 HCl과 NH3를 이용할 수 있다.
상기 기판의 표면 처리는 800 내지 1100도의 온도 범위에서 이루어질 수 있다.
상기 HCl과 NH3은 유량이 1 내지 20000sccm이거나 분압이 1-30%일 수 있다.
상기 기판은 실리콘 기판이며, 상기 기판을 질화시킴에 의해 β-Si3N4가 생성될 수 있다.
상기 기판을 질화시켜, HCP 구조를 가지는 β-Si3N4가 생성될 수 있다.
상기 버퍼층은 800 내지 900도의 온도 범위에서 성장될 수 있다.
상기 질화물 반도체의 성장 온도는 상기 버퍼층의 성장온도보다 높을 수 있다.
상기 질화물 반도체의 성장 온도는 800 내지 1100도 범위내일 수 있다.
상기 질화물 반도체는 GaN일 수 있다.
상기 질화물 반도체는 100nm 내지 400μm 두께로 성장될 수 있다.
본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 따르면, 기판 상에 질화물 반도체층 성장시 격자 상수 차이나 열팽창 계수 차이에 의한 크랙(crack) 발생 및 멜트백(melt back) 문제를 개선할 수 있다.
별도의 버퍼층을 형성하기 위한 엑스시트(ex situ) 공정없이, 인시투(in situ) 공정으로 질화물 반도체층을 성장시킬 수 있으므로, 예를 들어, 저가격인 실리콘 기판 상에 고품질의 GaN 후막을 성장시킬 수 있다
도 1 내지 도 5는 본 발명의 실시예에 따른 질화물 반도체층 성장 과정을 설명하기 위한 도면이다.
도 6a 내지 도 6c는 실리콘 기판 상에 약 870도의 온도에서 HVPE 방식에 의해 약 10μm 두께로 버퍼 GaN 성장 시 질화 시간(nitridation time)에 따른 GaN 버퍼층의 형태(morphology) 변화를 보여주는 주사전자현지경(SEM:scanning electron microscope) 사진이다.
도 7a는 질화 시간을 적절히 함으로써, 실리콘 질화물(Si3N4) 결정 구조가 GaN 에피택셜 성장에 적절한 HCP 구조일 때의 실리콘 질화물(Si3N4) 분포 및 실리콘 질화물 및 실리콘 기판 상에 형성되는 GaN 성장핵을 도시적으로 보여준다.
도 7b는 질화 시간이 증가할 때, 생성된 비정질 실리콘 질화물(SiNx) 분포 및 비정질 실리콘 질화물 및 실리콘 기판 상에 형성되는 GaN 성장핵을 도시적으로 보여준다.
도 8a 및 도 8b는 실리콘 기판 상에 HVPE 버퍼 GaN 성장 시 HCl + NH3를 이용한 표면 처리 단계에서의 HCl flow rate에 따른 버퍼 GaN의 형태(morphology) 사진을 보여준다.
도 9a 및 도 9b는 각각 버퍼 GaN 성장 온도를 약 890도와 약 1030도로 했을 때, 약 10μm 두께의 버퍼 GaN가 성장된 실리콘 기판 상에 약 30μm 두께의 GaN를 성장한 사진을 보여준다.
도 10a 내지 도 10c는 실리콘 기판 상에 HVPE GaN 성장시, 버퍼층 성장 온도에 따른 GaN 후막 형태(morphology) 변화를 보인 것으로, 질화 시간은 약 0.1분, 후막 두께는 약 100μm로 했을 때의 결과를 보여준다.
질화물 반도체 중 질화갈륨(GaN)은 밴드갭(bandgap) 에너지가 약 3.39 eV이고, 직접 천이형인 와이드 밴드갭(wide bandgap) 반도체 물질로 단파장 영역의 발광 소자 제작 등에 유용한 물질이다.
GaN 단결정은 융점에서 높은 질소 증기압 때문에 액상 결정 성장은 대략 1500℃ 이상의 고온과 대략 20000 기압의 질소 분위기가 필요하므로 대량 생산이 어려울 뿐만 아니라 현재 사용 가능한 결정 크기도 약 100㎟ 정도의 박판 형으로 이를 소자 제작에 사용하기는 곤란하다.
그래서, GaN 박막은 이종 기판 상에 MOCVD(Metal Organic Chemical Vapor Deposition), HVPE(Hydride Vapor Phase Epitaxy) 등의 기상 성장 법에 의해 성장하고 있다.
그러나, GaN를 예를 들어, 실리콘 기판 상에 성장 할 때, 직접적으로 실리콘과 GaN가 맞닿을 경우, 실리콘이 GaN로 확산해 들어가 실리콘 기판 표면이 에칭되어 멜트 백(melt back)이 발생하고, 실리콘과 GaN의 열팽창계수와 격자 상수 차이로 인하여 실리콘 기판 상에 GaN 성장 시 크랙(crack)이 생성될 수 있다. 이를 해결하기 위해, 그레이디드 버퍼층(graded buffer layer) 등을 이용하여 실리콘 기판상에 GaN를 성장시키는 방식을 이용하기도 하지만, 이 방법으로는 얇은 GaN 박막은 성장할 수 있으나, 두꺼운 GaN층을 성장하는데는 여전히 문제가 있다. 더욱이, HVPE(Hydride Vapor Phase Epitaxy) 방식으로 실리콘 기판 상에 GaN 성장시, 버퍼층을 인시투(in situ)로 성장시키지 못하고, 대부분 MOCVD(Metal Organic Chemical Vapor Deposition:금속유기화학증착)나, 스퍼터(sputter) 등을 이용하므로, 버퍼층 상에 GaN를 성장시키는 시간과 비용이 많이 요구된다.
본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 따르면, 멜트백(melt back) 방지 효과와 성장 핵(nuclei)의 밀도에 따른 스트레스 완료 효과로, 기판 상에 고품질의 질화물 반도체 예컨대, GaN를 성장할 수 있으며, 인시투(in situ) 공정이 가능하기 때문에, 시간과 비용 측면에서도 큰 장점이 있다.
예를 들어, HVPE 반응기(reactor) 내에서 실리콘 기판 상에 GaN 성장 시, NH3와 실리콘 기판의 반응에 의해 생성되는 Si3N4 핵(nuclei)를 사용하여 GaN를 저온에서부터 성장할 수 있으므로, 멜트백(melt back) 방지 효과와 Si3N4 성장 핵(nuclei)의 밀도에 따른 스트레스 완화 효과로 실리콘 기판 상에 인시투 공정으로 고품질 GaN을 성장할 수 있다.
이와 같이 실리콘 기판 등의 이종 기판 상에 성장된 질화물 반도체층 예컨대, GaN층을 포함하는 구조는 실질적으로 GaN 기판으로서 역할을 할 수 있다. 또한 후속 공정으로 실리콘 기판 등의 이종 기판을 제거하는 경우, 성장된 질화물 반도체층 예컨대, GaN층을 프리스탠딩(freestanding) 질화물 반도체 기판 예컨대, GaN 기판으로 사용될 수 있다.
이하에서는, 첨부된 도면들을 참조로 본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 대해 보다 구체적으로 설명한다. 도면에서 층의 두께는 설명의 편의를 위해 과장되어 있을 수 있다.
도 1 내지 도 5는 본 발명의 실시예에 따른 질화물 반도체층 성장 과정을 설명하기 위한 도면이다.
도 1을 참조하면, 먼저, 기판(1)을 준비한다. 상기 기판(1)으로는 예를 들어, 실리콘 기판이 사용될 수 있다.
다음으로, 준비된 기판(1)을 질소를 포함하는 가스를 이용하여 질화(nitridation)시킨다. 질화는 암모니아 처리를 통해 질소 화합물(5)을 만드는 공정으로, 상기 기판(1)으로 실리콘 기판(1)을 이용하는 경우, 암모니아 처리를 통해 기판(1) 표면에 예를 들어, 실리콘 질화물(Si3N4)이 생성될 수 있다.
상기 기판(1)의 질화는 약 800도 내지 약 1100도의 온도에서 약 0.1분 내지 약 100분 이내에서 진행될 수 있다. 또한, 상기 기판(1)의 질화시, 상기 질소를 포함하는 가스 예컨대, 암모니아 가스(NH3)의 분압은 약 1 내지 약 30% 범위내 일 수 있다.
예를 들어, 실리콘 기판(1)을 HVPE 반응기(reactor) 내에서 NH3를 이용하여 약 800~1100도 범위내의 온도에서 질화(nitridation) 시킬 수 있으며, 이때, 질화 시간이 적절할 때, 실리콘 기판(1)에 생성되는 실리콘 질화물(5)의 결정 구조는 질화물 반도체 예컨대, GaN의 에피텍셜 성장(epitaxial growth)에 적절한 HCP(hexagonal close-packed lattice) 구조가 된다. 즉, 질화 시간이 적절할 때, HCP 구조를 가지는 β-Si3N4가 생성될 수 있다. 또한, 질화 시간(nitridation time)과 flow rate에 따라 실리콘 기판(1) 상의 β-Si3N4의 면적비가 달라질 수 있다.
다음으로, 도 3에서와 같이, 질화된 기판(1)을 표면 처리하여 성장핵(nuclei:7)을 생성한다. 여기서, 성장핵(7)은, 표면 질화시 생성된 질소 화합물(5) 예컨대, 실리콘 질화물 중 일부의 표면이 표면처리에 의해 활성화된 표면(activated suface))된 상태를 말한다. 이와 같이 활성화된 질소 화합물(5)의 표면에 질화물 반도체 예컨대, GaN의 흡착이 용이하게 이루어질 수 있다.
질화된 기판(1)의 표면 처리에는 HCl을 사용할 수 있다. 즉, 표면 처리에 HCl과 NH3를 이용할 수 있다. 이때, 상기 기판(1)의 표면 처리는 약 800 내지 약 1100도의 온도 범위에서 이루어질 수 있다. 또한, 상기 HCl과 NH3은 유량이 약 1 내지 약 20000 sccm일 수 있으며, 그 분압은 약 1% 내지 약 30% 범위내 일 수 있다.
예를 들어, β-Si3N4가 형성된 실리콘 기판(1) 상에 약 800 내지 약 1100도의 온도에서 HCl과 NH3를 이용하여 실리콘 기판(1)을 표면 처리할 수 있다. HCl과 NH3에 의해 표면 처리되어진 실리콘 기판(1)과 β-Si3N4는 질화물 반도체 예컨대, GaN의 흡착 및 핵 생성이 용이해지게 된다. 이 때, 표면 처리 온도, HCl, NH3의 flow rate와 표면 처리 시간에 따라 생성되는 GaN의 결정성과 성장핵 밀도(nuclei density)가 결정될 수 있다.
다음으로, 표면 처리된 기판(1) 상에 버퍼 질화물 반도체 예컨대, 버퍼 GaN를 성장하여, 도 4에서와 같이, 버퍼층(10)을 형성한다. 이때, 버퍼 질화물 반도체는 멜트백(melt back)이 일어나지 않는 온도 예컨대, 약 800 내지 약 900도의 온도 범위에서 저온 성장될 수 있다.
버퍼 질화물 반도체 예컨대, 버퍼 GaN의 성장은 상기 표면 질화를 통해 생성된 질소 화합물(5) 상에 직접적으로 성장되는 영역과 기판(1) 물질 상에 성장되는 영역이 있으며, 질화 처리 정도에 따라 그 비율이 달라질 수 있다. 버퍼 질화물 반도체 성장시, 측방향 성장률(lateral growth rate)을 높게 하여, 질소 화합물 상에 성장되는 질화물 반도체가 합체(coalescene)될 수 있도록 성장시킨다.
예를 들어, 상기 기판(1) 상에 GaN층을 성장하고자 하는 경우, 상기 버퍼 질화물 반도체는 버퍼 GaN가 된다. 실리콘 기판(1) 상에 GaN층을 성장하고자 하는 경우, 예컨대, 약 800 내지 약 900도 범위 내의 멜트백(melt back)이 일어나지 않는 온도에서 버퍼 GaN를 성장한다. 이 때, 버퍼 GaN의 성장은 β-Si3N4 상에 직접적으로 성장이 되는 영역과 실리콘 상에 성장이 되는 영역이 있으며, 질화 처리 정도에 따라 그 비율이 달라지게 된다. 이와 같은 버퍼층(10) 성장 시, 측방향 성장률을 높게 하면 β-Si3N4상에 성장되어 있는 GaN가 합체(coalescene)되도록 성장하여 버퍼층(10)을 형성하게 된다.
다음으로, 버퍼층(10) 상에 질화물 반도체 예컨대, GaN를 적층하면, 도 5에 보여진 바와 같이 기판(1) 상에 크랙없이 두꺼운 질화물 반도체층(30) 즉, GaN층을 적층한 구조가 얻어질 수 있다. 상기 질화물 반도체층(30)은 약 100nm 내지 약 400μm 두께로 성장될 수 있다. 이때, 질화물 반도체층(30)은 예컨대, 약 800 내지 약 1100도 범위내에서, 버퍼층(10) 성장 온도보다 높은 온도에서 성장될 수 있다.
도 6a 내지 도 6c는 실리콘 기판(1) 상에 약 870도의 온도에서 HVPE 방식에 의해 약 10μm 두께로 버퍼 GaN 성장 시 질화 시간(nitridation time)에 따른 GaN 버퍼층(10)의 형태(morphology) 변화를 보여주는 주사전자현지경(SEM:scanning electron microscope) 사진이다. 도 6a 내지 도 6c는 각각 질화 시간이 0.1분, 1분, 5분일 때의 GaN 버퍼층의 형태(morphology) 변화를 보여준다. 도 6a에서는 잘 정렬된(well oriented) GaN이 생성되어 있음을 알 수 있으며, 도 6b 및 도 6c에서는 다중 결정화된(polycrystalline) GaN가 생성됨을 알 수 있다. 도 6a 내지 도 6c로부터 알 수 있는 바와 같이, 질화 시간이 감소하면서, 잘 정렬된 GaN의 밀도는 증가하며, 반대의 경우는 감소한다. 이는 질화 시간이 적을 때는, 실리콘 기판(1)에 생성되는 실리콘 질화물(Si3N4)의 결정 구조가 GaN 에피택셜 성장에 적절한 HCP 구조가 되고, 질화 시간이 증가하면, 비정질 SiNx가 되어, 실리콘 질화물 상에 성장되는 GaN가 에피택셜 정렬(epitaxial orientation)을 이루지 못해, 다결정(polycrystalline) GaN로 생성되기 때문일 수 있다.
도 7a는 질화 시간을 적절히 함으로써, 실리콘 질화물(Si3N4) 결정 구조가 GaN 에피택셜 성장에 적절한 HCP 구조일 때의 실리콘 질화물(40: Si3N4) 분포 및 실리콘 질화물(40) 상에 형성되는 GaN 성장핵(50)과 실리콘 기판(1) 상에 형성되는 GaN 성장핵(50')을 도시적으로 보여준다. 도 7b는 질화 시간이 증가할 때, 생성된 비정질 실리콘 질화물(60: SiNx) 분포 및 비정질 실리콘 질화물 상에 형성되는 GaN 성장핵(50") 및 실리콘 기판(1) 상에 형성되는 GaN 성장핵(50')을 도시적으로 보여준다.
도 8a 및 도 8b는 실리콘 기판(1) 상에 HVPE 버퍼 GaN 성장 시 HCl + NH3을 이용한 표면 처리 단계에서의 HCl flow rate에 따른 버퍼 GaN의 형태(morphology) 사진을 보여준다. 도 8a 및 도 8b는 버퍼 GaN 성장 온도 870도, 버퍼 GaN 두께 10μm로 할 때, HCl flow rate를 각각 50 sccm, 100sccm으로 했을 때 얻어진 결과이다. HCl flow rate를 50 sccm으로 적게 했을 때, 도 8a에서 볼 수 있는 바와 같이, 다결정(polycrystalline) GaN와 단결정(single crystalline) GaN이 혼재되어 있었으며, HCl flow rate를 100 sccm로 많게 했을 때, 도 8b에서 볼 수 있는 바와 같이, 단결정(single crystalline) GaN상 만이 존재하게 된다. 즉, HCl에 의한 표면 처리가 부족하면 β-Si3N4상 GaN의 핵생성에 용이하지 못해, 다결정 GaN가 생성되며, 반대로 HCl에 의한 표면 처리가 충분한 경우, GaN의 핵생성이 용이하여 GaN의 밀도가 높아지고 단결정(single crystalline) GaN가 생성될 수 있음을 알 수 있다. 물론, HCl에 의한 표면 처리가 너무 과한 경우 GaN의 밀도(density)가 너무 높아지기 때문에 도 8b의 사진에서처럼 크랙(crack)이 발생될 수 있다.
도 8a 및 도 8b의 비교로부터, 실리콘 기판(1) 상에 HVPE 버퍼 GaN 성장 시 HCl + NH3를 이용한 표면 처리 단계에서 HCl flow rate를 적절히 하면, 단결정 버퍼 GaN을 생성할 수 있음을 알 수 있다.
도 9a 및 도 9b는 각각 버퍼 GaN 성장 온도를 약 890도와 약 1030도로 했을 때, 약 10μm 두께의 버퍼 GaN가 성장된 실리콘 기판 상에 약 30μm 두께의 GaN를 성장한 사진을 보여준다. 도 9a는 기판 대부분의 영역에 미러면 상태의 GaN층이 성장된 상태를 보여준다. 도 9b는 기판 대부분의 영역에 멜트백(melt back)이 발생한 상태를 보여준다.
도 9a 및 도 9b의 비교로부터 알 수 있는 바와 같이, 버퍼 GaN가 약 1030도의 고온에서 성장된 경우, 기판 대부분의 영역에 멜트백(melt back)이 발생하지만, 약 890도의 온도에서 버퍼 GaN를 성장시킨후 GaN를 성장시킨 경우, 멜트백이 일어나지 않는 것을 확인할 수 있다.
그러므로, GaN 성장온도로서는 비교적 저온인 약 890도 정도에서 버퍼 GaN를 성장시키면, 즉, 버퍼층(10)을 저온 성장시키면, 멜트백을 방지할 수 있음을 알 수 있다.
따라서, 본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 따르면, 버퍼층(10)은 멜트백이 일어나지 않는 온도 범위에서 저온 성장되므로, Gan 성장시 멜트백을 방지할 수 있다.
도 10a 내지 도 10c는 실리콘 기판 상에 HVPE GaN 성장시, 버퍼층 성장 온도에 따른 GaN 후막 형태(morphology) 변화를 보인 것으로, 질화 시간은 약 0.1분, 후막 두께는 약 100μm로 했을 때의 결과를 보여준다. 도 10a 내지 도 10c는 각각 버퍼층 성장 온도를 약 870도, 약 890도, 약 900도로 했을 때의 결과를 보여준다. 도 10a 내지 도 10c에서 왼쪽 사진 및 오른쪽 사진은 각각 HVPE 버퍼 GaN 성장후 후막 GaN 성장한 후의 GaN의 웨이퍼 사진, 및 버퍼 GaN층의 XTEM 사진이다.
도 10a 내지 도 10c를 살펴보면, 웨이퍼 사진에서 약 890도의 버퍼 GaN 층의 성장 온도에서부터는 잘 정렬된(well-oriented) GaN이 생성되어 웨이퍼 표면이 미러면(mirror surface)을 보여주며, 성장 온도가 증가하면서 GaN 형태(morphology)는 더욱 미세해지며, 결정성 비율(crystallinity)도 좋아지는 결과를 보인다. 이는 성장 온도가 증가하면서 측방향 성장(lateral growth)이 증가하여 잘 정렬된 GaN 생성이 용이하기 때문이며, XTEM 사진에서도 같은 결과를 확인할 수 있었다.
이상에서 살펴본 바와 같이, 본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 따르면, 별도의 버퍼층(10)을 형성하기 위한 엑스시투(ex situ) 공정 없이, 인시투(in situ) 공정으로 저가격인 실리콘 기판 상에 고품질의 GaN 막을 성장시킬 수 있다.

Claims (20)

  1. 기판을 준비하는 단계와;
    질소를 포함하는 가스를 이용하여, 상기 기판을 질화시키는 단계와;
    질화된 기판을 표면 처리하여 성장핵을 생성시키는 단계와;
    상기 성장핵 상에 버퍼층을 저온 성장시키는 단계와;
    버퍼층 상에 질화물 반도체를 적층하는 단계;를 포함하는 질화물 반도체층 성장 방법.
  2. 제1항에 있어서, 상기 기판의 질화는 암모니아 가스를 이용하여 이루어지는 질화물 반도체층 성장 방법.
  3. 제2항에 있어서, 상기 기판의 질화는 800도 내지 1100도의 온도에서 이루어지는 질화물 반도체층 성장 방법.
  4. 제1항에 있어서, 상기 기판의 질화는 0.1분 내지 100분 이내에서 진행하는 질화물 반도체층 성장 방법.
  5. 제1항에 있어서, 상기 기판의 질화시, 상기 질소를 포함하는 가스의 분압은 1 내지 30%인 질화물 반도체층 성장 방법.
  6. 제1항에 있어서, 상기 표면 처리에 HCl을 사용하는 질화물 반도체층 성장 방법.
  7. 제1항에 있어서, 상기 표면 처리에 HCl과 NH3를 이용하는 질화물 반도체층 성장 방법.
  8. 제7항에 있어서, 상기 기판의 표면 처리는 800 내지 1100도의 온도 범위에서 이루어지는 질화물 반도체층 성장 방법.
  9. 제7항에 있어서, 상기 HCl과 NH3은 유량이 1 내지 20000sccm이거나 분압이 1-30%인 질화물 반도체층 성장 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 기판은 실리콘 기판이며,
    상기 기판을 질화시킴에 의해 β-Si3N4가 생성되는 질화물 반도체층 성장 방법.
  11. 제10항에 있어서, 상기 기판을 질화시켜, HCP 구조를 가지는 β-Si3N4가 생성되는 질화물 반도체층 성장 방법.
  12. 제10항에 있어서, 상기 버퍼층은 800 내지 900도의 온도 범위에서 성장되는 질화물 반도체층 성장 방법.
  13. 제12항에 있어서, 상기 질화물 반도체의 성장 온도는 상기 버퍼층의 성장온도보다 높은 질화물 반도체층 성장 방법.
  14. 제13항에 있어서, 상기 질화물 반도체의 성장 온도는 800 내지 1100도인 질화물 반도체층 성장 방법.
  15. 제10항에 있어서, 상기 질화물 반도체는 GaN인 질화물 반도체층 성장 방법.
  16. 제10항에 있어서, 상기 질화물 반도체의 성장 온도는 상기 버퍼층의 성장온도보다 높은 질화물 반도체층 성장 방법.
  17. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 질화물 반도체의 성장 온도는 상기 버퍼층의 성장온도보다 높은 질화물 반도체층 성장 방법.
  18. 제17항에 있어서, 상기 질화물 반도체의 성장 온도는 800 내지 1100도인 질화물 반도체층 성장 방법.
  19. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 질화물 반도체는 100nm 내지 400μm 두께로 성장되는 질화물 반도체층 성장 방법.
  20. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 질화물 반도체는 GaN인 질화물 반도체층 성장 방법.
KR1020120005842A 2012-01-18 2012-01-18 질화물 반도체층 성장 방법 KR101890750B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120005842A KR101890750B1 (ko) 2012-01-18 2012-01-18 질화물 반도체층 성장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120005842A KR101890750B1 (ko) 2012-01-18 2012-01-18 질화물 반도체층 성장 방법

Publications (2)

Publication Number Publication Date
KR20130084905A true KR20130084905A (ko) 2013-07-26
KR101890750B1 KR101890750B1 (ko) 2018-08-22

Family

ID=48995331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120005842A KR101890750B1 (ko) 2012-01-18 2012-01-18 질화물 반도체층 성장 방법

Country Status (1)

Country Link
KR (1) KR101890750B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111009599A (zh) * 2020-01-02 2020-04-14 江西乾照光电有限公司 一种led外延片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09227296A (ja) * 1996-02-23 1997-09-02 Sumitomo Electric Ind Ltd 窒化硅素単結晶膜および製造法
KR100616686B1 (ko) * 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
KR20070014711A (ko) * 2005-07-29 2007-02-01 엘지전자 주식회사 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
KR20070116687A (ko) * 2005-04-04 2007-12-10 토호쿠 테크노 아르크 코포레이션 리미티드 ＧａＮ 단결정 성장방법, ＧａＮ 기판 제작방법, ＧａＮ계소자 제조방법 및 ＧａＮ계 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09227296A (ja) * 1996-02-23 1997-09-02 Sumitomo Electric Ind Ltd 窒化硅素単結晶膜および製造法
KR20070116687A (ko) * 2005-04-04 2007-12-10 토호쿠 테크노 아르크 코포레이션 리미티드 ＧａＮ 단결정 성장방법, ＧａＮ 기판 제작방법, ＧａＮ계소자 제조방법 및 ＧａＮ계 소자
KR100616686B1 (ko) * 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
KR20070014711A (ko) * 2005-07-29 2007-02-01 엘지전자 주식회사 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111009599A (zh) * 2020-01-02 2020-04-14 江西乾照光电有限公司 一种led外延片及其制备方法

Also Published As

Publication number Publication date
KR101890750B1 (ko) 2018-08-22

Similar Documents

Publication Publication Date Title
US9691712B2 (en) Method of controlling stress in group-III nitride films deposited on substrates
JP5792209B2 (ja) 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
KR100674829B1 (ko) 질화물계 반도체 장치 및 그 제조 방법
JP2018087128A (ja) 窒化物半導体層の成長方法
Jang et al. High-quality GaN/Si (1 1 1) epitaxial layers grown with various Al0. 3Ga0. 7N/GaN superlattices as intermediate layer by MOCVD
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
US20060175681A1 (en) Method to grow III-nitride materials using no buffer layer
US9318660B2 (en) Methods of growing nitride semiconductors and methods of manufacturing nitride semiconductor substrates
JP5139567B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
US20050133812A1 (en) Fabrication method of nitride semiconductors and nitride semiconductor structure fabricated thereby
TWI583816B (zh) 複合基材、包含該複合基材之半導體元件及其製造方法
KR101890750B1 (ko) 질화물 반도체층 성장 방법
Hsu et al. Quality improvement of GaN on Si substrate for ultraviolet photodetector application
JP2010524267A (ja) （ａｌ，ｉｎ，ｇａ，ｂ）ｎの堆積の方法
KR102094990B1 (ko) 질화물 반도체층 성장 방법
RU2750295C1 (ru) Способ изготовления гетероэпитаксиальных слоев III-N соединений на монокристаллическом кремнии со слоем 3C-SiC
KR100590444B1 (ko) 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법
JP2004273822A (ja) ＧａＮ半導体及びその製造方法
KR20140031759A (ko) 질화물 반도체 디바이스 및 그 제조 방법
Fenwick et al. MOCVD growth of GaN on Si substrates using an ALD-grown Al2O3 interlayer
KR20140143966A (ko) 반도체 구조물 및 그 제조방법
KR20110095796A (ko) 질화물 반도체층 성장 방법 및 이에 의해 형성되는 질화물 반도체 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant