DE102014101966A1 - Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip - Google Patents

Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip Download PDF

Info

Publication number
DE102014101966A1
DE102014101966A1 DE102014101966.0A DE102014101966A DE102014101966A1 DE 102014101966 A1 DE102014101966 A1 DE 102014101966A1 DE 102014101966 A DE102014101966 A DE 102014101966A DE 102014101966 A1 DE102014101966 A1 DE 102014101966A1
Authority
DE
Germany
Prior art keywords
growth
nucleation layer
semiconductor layer
oxygen
layer sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014101966.0A
Other languages
English (en)
Inventor
Werner Bergbauer
Thomas Lehnhardt
Jürgen Off
Joachim Hertkorn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102014101966.0A priority Critical patent/DE102014101966A1/de
Priority to CN201580009138.0A priority patent/CN106030834B/zh
Priority to KR1020167021965A priority patent/KR102232546B1/ko
Priority to KR1020217029599A priority patent/KR102380030B1/ko
Priority to US15/115,242 priority patent/US10312401B2/en
Priority to KR1020217008248A priority patent/KR102304639B1/ko
Priority to PCT/EP2015/053051 priority patent/WO2015121399A1/de
Priority to JP2016552609A priority patent/JP6472459B2/ja
Priority to DE112015000824.1T priority patent/DE112015000824B4/de
Publication of DE102014101966A1 publication Critical patent/DE102014101966A1/de
Priority to US16/384,550 priority patent/US11005003B2/en
Priority to US17/206,911 priority patent/US11430907B2/en
Priority to US17/811,761 priority patent/US11888083B2/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03044—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Abstract

Es wird ein Verfahren zur Herstellung eines elektronischen Halbleiterchips (100) angegeben mit den Schritten: – Bereitstellen eines Aufwachssubstrats (1) mit einer Aufwachsoberfläche (10), die durch eine ebene Fläche (11) mit einer Vielzahl dreidimensional ausgeformter Oberflächenstrukturen (12) auf der ebenen Fläche (11) gebildet wird, – großflächiges Aufbringen einer Nukleationsschicht (2) aus sauerstoffhaltigem AlN unmittelbar auf der Aufwachsoberfläche (10), – Aufwachsen einer Nitrid-basierten Halbleiterschichtenfolge (3) auf der Nukleationsschicht (2), wobei die Halbleiterschichtenfolge (3) selektiv von der ebenen Fläche (11) her aufgewachsen wird. Weiterhin wird ein elektronischer Halbleiterchip angegeben.

Description

  • Es werden ein Verfahren zur Herstellung eines elektronischen Halbleiterchips sowie ein elektronischer Halbleiterchip angegeben.
  • Zumindest eine Aufgabe von bestimmten Ausführungsformen ist es, ein Verfahren zur effizienten Herstellung eines elektronischen Halbleiterchips anzugeben. Eine weitere Aufgabe von bestimmten Ausführungsformen liegt darin, einen elektronischen Halbleiterchip anzugeben.
  • Diese Aufgaben werden durch ein Verfahren und einen Gegenstand gemäß den unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen des Verfahrens und des Gegenstands sind in den abhängigen Ansprüchen gekennzeichnet und gehen weiterhin aus der nachfolgenden Beschreibung und den Zeichnungen hervor.
  • Gemäß zumindest einer Ausführungsform eines Verfahrens zur Herstellung eines elektronischen Halbleiterchips wird ein Aufwachssubstrat bereitgestellt. Das Aufwachssubstrat weist eine Aufwachsoberfläche auf, auf der in folgenden Verfahrensschritten Halbleiterschichten aufgebracht werden. Die Aufwachsoberfläche wird durch eine ebene Fläche gebildet, auf der eine Vielzahl dreidimensional ausgeformter Oberflächenstrukturen ausgebildet ist. Mit anderen Worten weist die Aufwachsoberfläche einen zweidimensional ausgebildeten Bereich, gebildet durch die ebene Fläche, und dreidimensional ausgebildete Bereiche, gebildet durch die Oberflächenstrukturen, auf, die aus der durch die ebene Fläche gebildeten Ebene herausragen und/oder von dieser aus in das Aufwachssubstrat hineinragen. Aufgrund der dreidimensionalen Oberflächenstrukturen auf der ebenen Fläche der Aufwachsoberfläche kann das Substrat auch als vorstrukturiertes Substrat bezeichnet werden.
  • Beispielsweise können die Oberflächenstrukturen durch Erhebungen gebildet sein, die sich von der ebenen Fläche wegerstrecken. Die Erhebungen können besonders bevorzugt kegelförmig sein und damit bei einer Aufsicht auf die Aufwachsoberfläche einen runden Querschnitt haben, oder pyramidenförmig sein und damit bei einer Aufsicht auf die Aufwachsoberfläche einen polygonalen Querschnitt, beispielsweise einen dreieckigen, viereckigen, sechseckigen oder einen anderen mehreckigen Querschnitt, aufweisen.
  • Weiterhin können die Oberflächenstrukturen auch durch Vertiefungen gebildet sein, die in das Aufwachssubstrat hineinragen. Die Vertiefungen können beispielsweise kegelförmige oder pyramidenförmige Vertiefungen sein und damit bei einer Aufsicht auf die Aufwachsoberfläche einen runden Querschnitt oder einen polygonalen Querschnitt aufweisen, im letzteren Fall beispielsweise einen dreieckigen, viereckigen, sechseckigen oder einen anderen mehreckigen Querschnitt.
  • Gemäß einer weiteren Ausführungsform wird in einem weiteren Verfahrensschritt auf die Aufwachsoberfläche eine Nukleationsschicht aufgebracht. Die Nukleationsschicht ist insbesondere dazu vorgesehen, Kristalloberflächen bereitzustellen, auf denen weitere Schichten, insbesondere Halbleiterschichten, beispielsweise aus einem Nitrid-Verbindungshalbleitermaterial, mit hoher Kristallqualität aufgebracht werden können. Die Nukleationsschicht stellt somit Oberflächen bereit, auf denen eine erste Schicht der Halbleiterschichtenfolge anwachsen kann.
  • Besonders bevorzugt wird die Nukleationsschicht großflächig auf der Aufwachsoberfläche aufgebracht. Das bedeutet, dass die Nukleationsschicht nicht-selektiv sondern sowohl auf der ebenen Fläche als auch auf den dreidimensional ausgebildeten Oberflächenstrukturen der Aufwachsoberfläche aufgebracht wird. Die Nukleationsschicht kann auch durch eine Vielzahl von nebeneinander angeordneten Säulen gebildet sein, die großflächig auf der Aufwachsoberfläche aufgebracht sind. „Großflächig“ muss also nicht zwingend „vollflächig“ bedeuten. Ein großflächiges Aufbringen im Sinne der vorliegenden Anmeldung wird auch dann erreicht, wenn Teile der Aufwachsoberfläche nicht von der Nukleationsschicht bedeckt sind, solange zumindest Teile der ebenen Fläche sowie Teile der Oberflächenstrukturen mit der Nukleationsschicht bedeckt werden.
  • Die Nukleationsschicht kann derart aufgebracht werden, dass möglichst die gesamte Aufwachsoberfläche, also möglichst die gesamte ebene Fläche und die Oberflächenstrukturen, mit der Nukleationsschicht bedeckt werden. Dies kann beispielsweise durch ein ungerichtetes Aufbringverfahren oder durch ein Aufbringen entlang einer Hauptrichtung erfolgen, die senkrecht oder im Wesentlichen senkrecht zur ebenen Fläche ausgerichtet ist. Weiterhin kann es auch möglich sein, eine Aufbringrichtung zu wählen, die schräg zur ebenen Fläche ausgerichtet ist. Hierdurch kann je nach Ausbildung der Oberflächenstrukturen und der Aufbringrichtung eine teilweise Abschattung der ebenen Fläche und/oder der Oberflächenstrukturen erreicht werden, so dass die Nukleationsschicht zwar auf der ebenen Fläche und den Oberflächenstrukturen aufgebracht wird, dabei aber beispielsweise nur auf einem Teil der ebenen Fläche und/oder nur auf einem Teil der Oberflächenstrukturen. Auch bei einem Aufbringen mit abgeschatteten Bereichen kann die weiter unten beschriebene Selektivität bei Aufwachsen der Halbleiterschichtenfolge erreicht werden.
  • Gemäß einer weiteren Ausführungsform wird in einem weiteren Verfahrensschritt auf der Nukleationsschicht eine Halbleiterschichtenfolge aufgewachsen. Die Halbleiterschichtenfolge weist zumindest eine Halbleiterschicht und bevorzugt eine Mehrzahl von Halbleiterschichten auf. Die Halbleiterschichtenfolge kann insbesondere mittels eines Epitaxieverfahrens wie MOVPE (metallorganische Gasphasenabscheidung, „metal-organic vapor-phase epitaxy“) oder MBE (Molekularstrahlepitaxie; „molecular beam epitaxy“) aufgewachsen werden, so dass das Aufwachssubstrat zusammen mit der Nukleationsschicht somit ein sogenanntes Quasisubstrat für die nachfolgende Epitaxie bildet. Weiterhin sind auch HVPE (Hydridgasphasenepitaxie; „hydride vapor phase epitaxy“), LPE (Flüssigphasenepitaxie; „liquid phase epitaxy“) oder Sputtern oder Kombinationden der genannten Aufbringverfahren zum Aufbringen der Halbleiterschichtenfolge möglich.
  • Die Halbleiterschichtenfolge kann insbesondere eine Nitrid-basierte Halbleiterschichtenfolge sein. Unter die Bezeichnung „Nitrid-basiert“ fallen insbesondere Halbleiterschichten und Halbleiterschichtenfolgen, die ein Material aus dem III-V-Verbindungshalbleitermaterialsystem InxAlyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 aufweisen, beispielsweise also GaN, AlN, AlGaN, InGaN, AlInGaN. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, Ga, In sowie N, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
  • Gemäß einer weiteren Ausführungsform wird die Nukleationsschicht durch sauerstoffhaltiges Aluminiumnitrid, im Folgenden auch als AlN:O oder ALON bezeichnet, gebildet. Unter diese Bezeichnungen fallen Zusammensetzungen der Nukleationsschicht, bei denen der Sauerstoff als Dotierung oder sogar im Prozentbereich in der Nukleationsschicht vorliegen kann. Durch den Sauerstoffgehalt in der Nukleationsschicht kann eine spezielle Defektstruktur in der Halbleiterschichtenfolge erreicht werden, die eine effiziente Reduktion der Defektdichte beispielsweise in einer aktiven Schicht der Halbleiterschichtenfolge ermöglicht. Weiterhin kann die Verspannung der nachfolgend aufgebrachten Schichten, also der Halbleiterschichtenfolge, beeinflusst werden. Durch den Sauerstoff kann auch der Relaxationsgrad der Nukleationsschicht beeinflusst werden, was einen wesentlichen Einfluss auf das Krümmungsverhalten der nachfolgend aufgebrachten Schichten haben kann. Insbesondere kann durch sauerstoffhaltiges AlN auch die Selektivität in Bezug darauf beeinflusst werden, auf welchen Oberflächenbereichen der Aufwachsoberfläche die auf die Nukleationsschicht aufgebrachte Halbleiterschicht aufwächst.
  • Es hat sich insbesondere gezeigt, dass ein epitaktisches Wachstum auf vorstrukturierten Substraten während des Anwachsens der Halbleiterschichtenfolge auf der Nukleationsschicht einer starken Selektivität zwischen der zweidimensionalen ebenen Fläche und den darauf angeordneten dreidimensional ausgeformten Oberflächenstrukturen, insbesondere den Facetten der als Erhebungen oder Vertiefungen ausgebildeten Oberflächenstrukturen, bedarf, um eine Halbleiterschichtenfolge mit ausreichender Qualität herzustellen. Mit anderen Worten ist es erforderlich, gezielt bestimmte Oberflächenbereiche der Aufwachsoberfläche auszuwählen, auf denen ein Aufwachsen einer Halbleiterschicht auf der Nukleationsschicht erfolgt, während auf anderen Oberflächenbereichen vorzugsweise kein oder nur wenig Aufwachsen erfolgt. Insbesondere ist eine gezielte Auswahl zwischen der ebenen Fläche und Oberflächen der dreidimensional ausgeformten Oberflächenstrukturen als mögliche Aufwachsflächen für ein epitaktisch aufgebrachtes Halbleitermaterial erforderlich. Ist eine solche Selektivität nicht gegeben, resultiert daraus eine schlechte Materialqualität und eine Yieldschwächung, im Fall eines als Licht emittierende Diode ausgebildeten Halbleiterchips insbesondere in Bezug auf das Kleinstromverhalten und die Sperrspannung sowie hinsichtlich einer schlechteren Performance wie etwa einer geringeren Lichtausbeute. Weiterhin kann bei einem als Licht emittierende Diode ausgebildeten Halbleiterchip die durch die Oberflächenstrukturen auf der Aufwachsoberfläche begünstigte Lichtauskopplung aus dem Halbleiterchip bei nicht gegebener Selektivität negativ beeinflusst werden. Weiterhin kann die Menge des abgestrahlten Lichts auch durch Absorption in parasitären, kristallin sehr schlechten GaN-Gebieten reduziert werden.
  • Um bei vorstrukturierten Substraten eine möglichst gute Selektivität zwischen den dreidimensionalen Oberflächenstrukturen und der sich dazwischen befindlichen glatten Oberflächenbereichen der ebenen Fläche der Aufwachsoberfläche zu erreichen, wurde in der Vergangenheit versucht, während der Nukleation besondere Prozessbedingungen einzustellen, beispielsweise bei einer GaN-Nukleation ein erhöhter Druck und ein sehr geringes Verhältnis der Gruppe-V-Elemente zu den Gruppe-III-Elementen. Trotz dieser Maßnahmen fand im Stand der Technik jedoch auf den dreidimensionalen Strukturen eine für die weitere Abscheidung signifikante Abscheidung statt. Zudem sind bei bekannten Prozessen die Prozessfenster im Allgemeinen stark eingeschränkt und bedürfen einer ständigen aufwändigen Kontrolle.
  • Durch die Nukleationsschicht aus sauerstoffhaltigem Aluminiumnitrid kann erreicht werden, dass die Halbleiterschichtenfolge selektiv von der ebenen Fläche der Aufwachsoberfläche her aufgewachsen wird. Dies bedeutet, dass das Anwachsen der Halbleiterschichtenfolge beziehungsweise einer ersten Schicht oder eines ersten Schichtbereichs dieser selektiv auf der ebenen Fläche erfolgt, dass also eine Bildung der Halbleiterschichtenfolge auf der Nukleationsschicht selektiv auf der ebenen Fläche beginnt. Dies kann insbesondere bedeuten, dass das Wachstum der Halbleiterschichtenfolge zu einem größeren Anteil von der ebenen Fläche her und zu einem geringeren Anteil von den Oberflächen der dreidimensional ausgeformten Oberflächenstrukturen her erfolgt. Bevorzugt wächst die Halbleiterschichtenfolge in einer Epitaxievariante im Wesentlichen nur von der ebenen Fläche her, während auf den Oberflächenstrukturen sehr wenig oder sogar gar kein Anwachsen der Halbleiterschichtenfolge stattfindet. Hierdurch kann erreicht werden, dass die dreidimensional ausgeformten Oberflächenstrukturen durch die Halbleiterschichtenfolge nicht überwachsen werden, die Halbleiterschichtenfolge also auf diesen nicht direkt aufwächst, sondern die dreidimensional ausgeformten Oberflächenstrukturen durch die Halbleiterschichtenfolge im Wesentlichen überdeckt werden, die Halbleiterschichtenfolge die Oberflächenstrukturen also durch das Wachstum von der ebenen Fläche her zudeckt. „Im Wesentlichen“ bedeutet hierbei, dass ein Wachstum der Halbleiterschichtenfolge zu keinem oder nur zu einem geringen Anteil auch auf den Oberflächenstrukturen stattfindet.
  • Gemäß einer weiteren Ausführungsform wird die Selektivität des Aufwachsens der Halbleiterschichtenfolge auf der ebenen Fläche mittels des Sauerstoffgehalts der Nukleationsschicht, bevorzugt gezielt, eingestellt. Während sich im Fall einer sauerstofffreien AlN-Nukleationsschicht das Wachstum der Halbleiterschichtenfolge auf den Oberflächen der dreidimensional ausgeformten Oberflächenstruktur als dominant im Vergleich zum Wachstum auf der ebenen Fläche gezeigt hat, kann durch Erhöhung des Sauerstoffgehalts der Nukleationsschicht die vorab beschriebene vorteilhafte Selektivität erreicht werden. Als sauerstofffreies AlN kann hier solches bezeichnet werden, das einen Sauerstoffgehalt von weniger als 1019 cm–3 aufweist.
  • Gemäß einer weiteren Ausführungsform erfolgt das Aufbringen der Nukleationsschicht mittels metallorganischer Gasphasenabscheidung. Durch die Auswahl von geeigneten Ausgangsmaterialien, auch als Precursor bezeichnet, und deren Gasfluss kann die Nukleationsschicht mit einem gewünschten Sauerstoffgehalt hergestellt werden. Als Sauerstoffquelle können O2, H2O, Stickoxide oder eine sauerstoffhaltige metallorganische Verbindung verwendet werden. Beispielsweise kann eine Gasquelle eingesetzt werden, die auf N2 und/oder H2 basiert, das mit O2 und/oder Stickoxiden durchmischt ist. Weiterhin kann auch H2O eingesetzt werden, das einem Trägergas über einen Dampfdrucksättiger („bubbler“) zugesetzt wird. Weiterhin ist es auch möglich, dass beispielsweise eine metallorganische Gasquelle eingesetzt wird, die Sauerstoff enthält, beispielsweise Diethylaluminiumethoxid oder eine Mischung aus Diethylaluminiumethoxid und Trimethylaluminium. Durch die Steuerung der beim Aufwachsverfahren der Nukleationsschicht zugeführten Menge des Sauerstoff-haltigen Gases kann die Sauerstoffkonzentration der Nukleationsschicht gesteuert und gezielt eingestellt werden.
  • Weiterhin ist es auch möglich, die Aufwachsoberfläche mit Sauerstoff zu terminieren. Beispielsweise kann hierzu das Aufwachssubstrat in einem O2-Plasma vorkonditioniert werden. Eine solche Sauerstoffterminierung der Aufwachsoberfläche führt zum Wachstum von sauerstoffhaltigem AlN auch mit Gasquellen, die üblicherweise zur Herstellung von sauerstofffreien AlN-Nukleationsschichten eingesetzt werden. Insbesondere kann ein Aluminiumoxid-Aufwachssubstrat durch ein O2-Plasma vorkonditioniert werden, da die Sauerstoff-Terminierung der Aluminiumoxidoberfläche zum Wachstum von sauerstoffhaltigem AlN speziell an der Aluminiumoxid-Aluminiumnitrid-Grenzfläche führen kann.
  • Die vorab beschriebenen Quellen beziehungsweise Verfahren zur Bereitstellung des Sauerstoffs können auch miteinander kombiniert werden, beispielsweise eine Oberflächenkonditionierung mit Sauerstoff und die Zuführung eines Sauerstoff-haltigen Gases.
  • Gemäß einer weiteren Ausführungsform erfolgt das Aufbringen der Nukleationsschicht mittels Sputtern. Hierzu kann beispielsweise ein Al-Target in einer Stickstoff-Atmosphäre verwendet werden, der Sauerstoff zugesetzt ist. Im Gegensatz zur metallorganischen Gasphasenabscheidung können mittels Sputtern vergleichsweise kostengünstig und mit relativ hohen Wachstumsgeschwindigkeiten auch dicke Schichten erzeugt werden. Ferner kann durch das Erzeugen der Nukleationsschicht mittels Sputtern der nachfolgende Epitaxieprozess zum Aufwachsen der Halbleiterschichtenfolge verkürzt und/oder vereinfacht werden. Weiterhin ist es möglich, durch das Sputtern der Nukleationsschicht die Anwesenheit von Aluminium in einem nachfolgenden MOVPE-Prozess zur Erzeugung der Halbleiterschichtenfolge zu reduzieren.
  • Weiterhin sind auch andere Verfahren zum Aufbringen der Nukleationsschicht möglich, beispielsweise MBE, CVD (chemische Gasphasenabscheidung; „chemical vapor deposition“) oder ein geeignetes physikalisches Verfahren
  • Gemäß einer weiteren Ausführungsform wird die Sauerstoffmenge in der Nukleationsschicht derart gesteuert, dass der Gehalt des Sauerstoffs in der Nukleationsschicht bei mehr als 1019 cm–3 liegt. Insbesondere kann der Gewichtsanteil des Sauerstoffs an der Nukleationsschicht bevorzugt bei größer oder gleich 0,01% oder bei größer oder gleich 0,1 % oder bei größer oder gleich 0,2 % oder bei größer oder gleich 0,5 % liegen. Weiterhin kann der Gewichtsanteil des Sauerstoffs an der Nukleationsschicht bevorzugt kleiner oder gleich 10 % oder kleiner oder gleich 5 % oder kleiner oder gleich 1,5 % sein.
  • Weiterhin kann es auch möglich sein, eine Schicht aus sauerstofffreiem AlN mit einer der vorgenannten Methoden aufzubringen und anschließend in einem Oxidationsofen zu oxidieren und so in eine sauerstoffhaltige AlN-Schicht umzuwandeln.
  • Gemäß einer weiteren Ausführungsform wird die Nukleationsschicht mit einer Dicke von größer oder gleich 1 nm oder größer oder gleich 5 nm oder größer oder gleich 10 nm oder größer oder gleich 30 nm oder größer oder gleich 50 nm auf der Aufwachsoberfläche aufgebracht. Alternativ oder zusätzlich kann die Dicke der Nukleationsschicht kleiner oder gleich 1000 nm oder kleiner oder gleich 200 nm oder kleiner oder gleich 150 nm sein. Beispielsweise kann die Dicke der Nukleationsschicht bei etwa 100 nm liegen.
  • Gemäß einer weiteren Ausführungsform weist das Aufwachssubstrat Aluminiumoxid (Al2O3) auf oder ist daraus. Insbesondere kann das Aufwachssubstrat in diesem Fall als ebene Fläche der Aufwachsoberfläche eine kristallographische c-Fläche mit 0001-Orientierung oder (-c)-Fläche mit 000-1-Orientierung des Aluminiumoxids aufweisen. Es hat sich gezeigt, dass sich durch eine sauerstoffhaltige AlN-Nukleationsschicht insbesondere das Wachstum der Halbleiterschichtenfolge auf der Aluminiumoxid-c-Fläche oder Aluminiumoxid–(-c)-Fläche selektiv auswählen lässt, während auf den Kristallflächen, die die dreidimensional ausgebildeten Oberflächenstrukturen bereitstellen und die in diesem Fall verschieden von der c-Fläche oder (-c)-Fläche sind und die eine Vielzahl von Kristallflächen beinhalten, kein oder nur ein geringes Wachstum der Halbleiterschichtenfolge auf der Nukleationsschicht erfolgt.
  • Weiterhin kann es auch möglich sein, dass die ebene Fläche durch eine r-Fläche von Aluminiumoxid gebildet wird, die besonders geeignet ist, semipolares Galliumnitrid aufzuwachsen.
  • Weiterhin kann das Aufwachssubstrat auch eine Aufwachsoberfläche aufweisen, die Silizium-haltig ist. Insbesondere kann die Aufwachsoberfläche durch eine Silizium-Oberfläche oder eine Siliziumcarbid-Oberfläche gebildet sein. Hierzu kann das Aufwachssubstrat beispielsweise ein Silizium-Substrat oder ein SiC-Substrat sein oder eine Silizium- oder SiC-Schicht auf einem anderen Substrat aufweisen. Darüber hinaus kann das Aufwachssubstrat auch eines der folgenden Materialien aufweisen oder daraus sein: LiGaO, LiAlO, ZnO, Quarzglas, Glimmer.
  • Gemäß zumindest einer Ausführungsform wird über der Nukleationsschicht eine Halbleiterschichtenfolge mit einer optoelektronisch aktiven Schicht aufgewachsen. Die optoelektronisch aktive Schicht der Halbleiterschichtenfolge kann im Betrieb des Halbleiterchips zur Abstrahlung und/oder zur Detektion von Licht, insbesondere im ultravioletten oder im sichtbaren Spektralbereich, eingerichtet und vorgesehen sein. Insbesondere kann eine Wellenlänge des erzeugten oder detektierbaren Lichts zwischen einschließlich 380 nm und 680 nm liegen. Die optoelektronisch aktive Schicht kann bevorzugt einen oder mehrere pn-Übergänge oder eine oder mehrere Quantentopfstrukturen aufweisen. Der Halbleiterchip kann somit als Licht emittierende Diode oder als Licht detektierende Diode ausgebildet sein.
  • Die Halbleiterschichtenfolge kann weiterhin mindestens eine oder mehrere n-dotierte Schichten und mindestens eine oder mehrere p-dotierte Schichten aufweisen, wobei jeweils eine dieser dotierten Halbleiterschichten bevorzugt unmittelbar an die optoelektronisch aktive Schicht angrenzen können. Darüber hinaus kann die Halbleiterschichtenfolge beispielsweise auch undotierte Schichten wie etwa eine Pufferschicht aufweisen. Diese kann beispielsweise unmittelbar auf der Nukleationsschicht aufgewachsen werden und eine Dicke aufweisen, die größer als die Höhe der dreidimensional ausgeformten Oberflächenstrukturen ist, so dass mittels der Pufferschicht die Oberflächenstrukturen überdeckt werden können.
  • Gemäß einer weiteren Ausführungsform weist ein elektronischer Halbleiterchip ein Aufwachssubstrat mit einer Aufwachsoberfläche auf, die durch eine ebene Fläche mit einer Vielzahl dreidimensional ausgeformter Oberflächenstrukturen auf der ebenen Fläche gebildet wird. Weiterhin kann der Halbleiterchip eine unmittelbar auf der Aufwachsoberfläche großflächig aufgebrachte Nukleationsschicht aus AlN:O und eine Nitrid-basierte Halbleiterschichtenfolge auf der Nukleationsschichten aufweisen, wobei die Halbleiterschichtenfolge selektiv von der ebenen Fläche her aufgewachsen ist.
  • Die in Verbindung mit dem Verfahren zur Herstellung des elektronischen Halbleiterchips beschriebenen Ausführungsformen und Merkmale gelten gleichermaßen für den Halbleiterchip und umgekehrt.
  • Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
  • Es zeigen:
  • 1A bis 5 schematische Darstellungen von Verfahrensschritten eines Verfahrens zur Herstellung eines elektronischen Halbleiterchips,
  • 6A bis 6C Sekundärelektronenmikroskop-Aufnahmen des Wachstums von GaN auf Nukleationsschichten gemäß weiteren Ausführungsformen und
  • 7 Messungen von Wafer-Krümmungen während des Halbleiterwachstums bei der Verwendung unterschiedlicher Nukleationsschicht-Zusammensetzungen.
  • In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
  • In den 1A bis 5 sind Verfahrensschritte eines Verfahrens zur Herstellung eines elektronischen Halbleiterchips 100 gezeigt. Der elektronische Halbleiterchip 100 ist rein beispielhaft als Licht emittierende Diode mit einer optoelektronisch aktiven Schicht ausgebildet, die dazu eingerichtet ist, im Betrieb Licht zu erzeugen und abzustrahlen. Alternativ zu einer Licht emittierenden Diode kann der elektronische Halbleiterchip 100 beispielsweise auch als Licht detektierende Diode oder als anderes Halbleiterbauelement, beispielsweise als Transistor, ausgebildet sein oder ein solches Element aufweisen.
  • In einem ersten Verfahrensschritt wird ein Aufwachssubstrat 1 bereitgestellt, das, wie in 1A gezeigt ist, eine Aufwachsoberfläche 10 aufweist. Die Aufwachsoberfläche 10 ist dafür vorgesehen, dass auf dieser eine Halbleiterschichtenfolge aufgewachsen wird. Das Aufwachssubstrat 1 weist im gezeigten Ausführungsbeispiel Aluminiumoxid (Al2O3) auf und ist bevorzugt aus Aluminiumoxid. Insbesondere kann das Aufwachssubstrat 1 als Aluminiumoxid-Wafer ausgebildet sein, auf dem großflächig eine Halbleiterschichtenfolge aufgewachsen wird. Durch Vereinzelung des Wafers mit der aufgewachsenen Halbleiterschichtenfolge kann eine Vielzahl von Halbleiterchips hergestellt werden.
  • Die Aufwachsoberfläche 10 weist eine zweidimensional ausgebildete ebene Fläche 11 auf, auf der eine Vielzahl dreidimensional ausgeformter Oberflächenstrukturen 12 angeordnet sind. Mit anderen Worten ragen die Oberflächenstrukturen 12 aus der durch die ebene Fläche 11 gebildeten Ebene heraus. Die dreidimensional ausgeformten Oberflächenstrukturen 12 sind als Erhebungen ausgebildet, die sich von der ebenen Fläche 11 nach oben weg erstrecken.
  • In den 1B und 1C sind Aufsichten auf die Aufwachsoberfläche 10 von Auswachssubstraten 1 gezeigt, in denen der Querschnitt der Oberflächenstrukturen 12 erkennbar ist. Wie in 1B gezeigt ist, kann der Querschnitt der Oberflächenstrukturen 12 rund und insbesondere kreisförmig sein, sodass die Oberflächenstrukturen 12 als kegelförmige Erhebungen ausgebildet sein können. Alternativ hierzu können die Oberflächenstrukturen 12, wie in 1C gezeigt ist, auch einen eckigen, beispielsweise einen sechseckigen, Querschnitt aufweisen, sodass die Oberflächenstrukturen 12 auch als pyramidenförmige Erhebungen auf der ebenen Fläche 11 ausgebildet sein können. Zwischen den als Erhebungen ausgebildeten Oberflächenstrukturen 12 erstreckt sich die ebene Fläche 11.
  • Die ebene Fläche 11 wird besonders bevorzugt durch eine kristallografische c-Fläche oder (-c)-Fläche des Aluminiumoxids gebildet, das besonders geeignet zum Aufwachsen von Nitrid-basierten Halbleitermaterialien ist. Dementsprechend werden die Oberflächen der Oberflächenstrukturen 12 entsprechend ihrer Orientierung relativ zur ebenen Fläche 11 durch eine Vielzahl anderer Kristallflächen gebildet.
  • Alternativ zum gezeigten Ausführungsbeispiel kann das Aufwachssubstrat 1 beispielsweise auch eine durch Silizium oder Siliziumcarbid gebildete Aufwachsoberfläche 10 aufweisen und entsprechend beispielsweise als Silizium-Wafer oder Siliziumcarbid-Wafer ausgebildet sein. Weiterhin ist es auch möglich, dass das Aufwachssubstrat ein anderes, oben im allgemeinen Teil genanntes Material aufweist oder daraus ist.
  • In 1D ist eine alternative Ausführung für das Aufwachssubstrat 1 gezeigt, bei dem die Oberflächenstrukturen 12 im Vergleich zum Ausführungsbeispiel der 1A als Vertiefungen ausgebildet sind, die von der ebenen Fläche 11 her in das Aufwachssubstrat 1 hineinragen. Ähnlich zu den vorab beschriebenen Erhebungen können die Vertiefungen beispielsweise kegelförmig oder pyramidenförmig sein. Die nachfolgende Beschreibung der weiteren Verfahrensschritte bezieht sich rein beispielhaft auf die Ausführung des Aufwachssubstrats 1 gemäß der 1A mit Erhebungen als Oberflächenstrukturen, jedoch kann das Aufwachssubstrat in den nachfolgend beschriebenen Verfahrensschritten auch mit Vertiefungen als Oberflächenstrukturen 12 versehen sein.
  • In einem weiteren Verfahrensschritt wird, wie in 2 gezeigt ist, auf der Aufwachsoberfläche 10 eine Nukleationsschicht 2 aufgebracht. Insbesondere wird die Nukleationsschicht 2 großflächig, das heißt auf der ebenen Fläche 11 sowie auch auf den dreidimensional ausgeformten Oberflächenstrukturen 12 der Aufwachsoberfläche 10 aufgebracht. Die Nukleationsschicht 2 wird aus sauerstoffhaltigem Aluminiumnitrid, also AlN:O beziehungsweise AlON, gebildet, das unmittelbar auf der Aufwachsoberfläche 10 aufgebracht wird.
  • Hierzu kann beispielsweise eine metallorganische Gasphasenabscheidung (MOVPE) verwendet werden, bei der, wie im allgemeinen Teil beschrieben ist, ein sauerstoffhaltiges Ausgangsmaterial neben geeigneten Ausgangsmaterialien zur Bereitstellung von Al und N verwendet wird. Alternativ oder zusätzlich kann auch, wie im allgemeinen Teil beschrieben ist, eine Sauerstoffterminierung der Aufwachsoberfläche 10 durchgeführt werden.
  • Alternativ zu einem MOVPE-Verfahren kann die Nukleationsschicht 2 auch mittels eines Sputter-Verfahrens aufgebracht werden. Hierzu kann, wie im allgemeinen Teil beschrieben ist, beispielsweise ein Al-Target in einer Stickstoffatmosphäre verwendet werden, die zusätzlich auch Sauerstoff enthält. Weiterhin ist auch ein anderes oben im allgemeinen Teil beschriebenes Verfahren möglich.
  • Die Sauerstoffmenge in der Nukleationsschicht 2 wird derart gesteuert, dass der Gehalt des Sauerstoffs in der Nukleationsschicht 2 bei mehr als 1019 cm–3 liegt. Insbesondere kann der Gewichtsanteil des Sauerstoffs an der Nukleationsschicht 2 bevorzugt bei größer oder gleich 0,01% oder bei größer oder gleich 0,1 % oder bei größer oder gleich 0,2 % oder bei größer oder gleich 0,5 % liegen. Weiterhin kann der Gewichtsanteil des Sauerstoffs an der Nukleationsschicht 2 bevorzugt kleiner oder gleich 10 % oder kleiner oder gleich 5 % oder kleiner oder gleich 1,5 % sein.
  • Die Dicke der Nukleationsschicht 2 ist größer oder gleich 1 nm oder größer oder gleich 5 nm oder größer oder gleich 10 nm oder größer oder gleich 30 nm oder größer oder gleich 50 nm. Weiterhin wird die Nukleationsschicht 2 mit einer Dicke von kleiner oder gleich 1000 nm oder kleiner oder gleich 200 nm oder kleiner oder gleich 150 nm hergestellt. Beispielsweise kann die Dicke der Nukleationsschicht bei etwa 10 nm bis etwa 100 nm liegen.
  • In einem weiteren Verfahrensschritt, der in Verbindung mit den 3 bis 5 beschrieben ist, wird auf der Nukleationsschicht eine Nitrid-basierte Halbleiterschichtenfolge 3 mittels MOVPE aufgewachsen.
  • Wie in 3 gezeigt ist, erfolgt das Aufwachsen der Halbleiterschichtenfolge selektiv von der ebenen Fläche 11 her. Dies ist, wie im allgemeinen Teil beschrieben ist, dadurch möglich, dass die Nukleationsschicht 2 nicht wie im Stand der Technik üblich aus AlN ist, sondern zusätzlich Sauerstoff enthält. Mittels des O-Gehalts der Nukleationsschicht 2 kann die Selektivität des Aufwachsens der Halbleiterschichtenfolge auf der ebenen Fläche 11 eingestellt werden, so dass durch die gewünschte Selektivität das aufzuwachsende Halbleitermaterial überwiegend von der ebenen Fläche 11 her auf der Nukleationsschicht 2 aufwächst. Auf den Oberflächen der dreidimensional ausgeformten Oberflächenstrukturen 12 hingegen findet durch die Verwendung der sauerstoffhaltigen AlN-Nukleationsschicht 2 nur ein geringes oder sogar gar kein Wachstum statt, wie in 3 zu sehen ist, in der ein Anfangsstadium des Aufwachsprozesses zur Herstellung der Halbleiterschichtenfolge 3 zu sehen ist: Ein Halbleitermaterial 30, das zur Herstellung einer ersten Halbleiterschicht 31 der Halbleiterschichtenfolge 3 aufgebracht wird, wächst selektiv von der ebenen Fläche 11 her auf der Nukleationsschicht 2 auf.
  • In den 6A und 6B sind Sekundärelektronenmikroskop-Aufnahmen eines entsprechenden Verfahrensstadiums beim Aufwachsen von GaN auf einer sauerstoffhaltigen AlN-Nukleationsschicht gezeigt. Die Aufnahmen entsprechen dabei einer Aufsicht auf die Aufwachsoberfläche entsprechend der Ansicht in 1C. Im Fall der Aufnahme der 6A wurde die Nukleationsschicht mittels MOVPE unter Verwendung eines sauerstoffhaltigen Ausgangsmaterials aufgebracht, während im Fall der Aufnahme der 6B die Nukleationsschicht unter Zugabe von Sauerstoff aufgesputtert wurde. In beiden Aufnahmen ist sehr deutlich zu erkennen, dass die Oberflächenstrukturen 12 nur wenig oder sogar gar nicht mit Halbleitermaterial 30 bewachsen sind, sondern dieses selektiv zwischen den Oberflächenstrukturen 12 und damit auf der ebenen Fläche der Aufwachsoberfläche aufwächst.
  • Zum Vergleich hierzu ist das Wachstum auf einem entsprechenden Aufwachssubstrat bei der Verwendung einer sauerstofffreien AlN-Nukleationsschicht gezeigt. Wie leicht zu erkennen ist, erfolgt hier das Wachstum verstärkt auf den Oberflächen der Oberflächenstrukturen, die durch das Halbleitermaterial 30 überdeckt und so in der Aufnahme nicht zu erkennen sind. Dadurch bildet das aufgewachsene Halbleitermaterial 30 keine einheitliche Kristallfläche, sondern weist eine Vielzahl von Kristallflächen auf, was zu einer schlechten Materialqualität des weiter aufgewachsenen Halbleitermaterials beziehungsweise der im Weiteren aufgewachsenen Halbleiterschichtenfolge führt.
  • Durch die Zugabe von Sauerstoff bei der Herstellung der Nukleationsschicht 2 kann somit sowohl bei der Verwendung eines MOVPE-Verfahrens als auch bei der Verwendung eines Sputter-Verfahrens zur Herstellung der Nukleationsschicht eine starke Selektivität des nachfolgenden Aufwachsprozesses des Halbleitermaterials der Halbleiterschichtenfolge erreicht werden. Die Zugabe von Sauerstoff kann somit sowohl innerhalb eines MOVPE-Verfahrens bei der entsprechenden Herstellung der Nukleationsschicht 2 erfolgen als auch außerhalb dieses bei der Herstellung der Nukleationsschicht mittels Sputtern. Alternative Nukleationsprozesse mit sauerstofffreiem AlN innerhalb von MOVPE-Verfahren führen hingegen stets zu signifikanten parasitären Nukleationen auf den Oberflächenstrukturen, wie in 6C gezeigt ist.
  • Wie in 4 gezeigt ist, kann das auf der Nukleationsschicht 2 aufgewachsene Halbleitermaterial soweit aufgewachsen werden, dass sich eine Halbleiterschicht 31, beispielsweise eine undotierte Pufferschicht, bildet, die die Oberflächenstrukturen 12 überdeckt. Alternativ hierzu kann die Halbleiterschicht 31 auch eine Mehrzahl von Schichten mit unterschiedlichen undotierten und/oder dotierten Materialien aufweisen.
  • Zur Bildung der Halbleiterschichtenfolge 3 werden dann weitere Halbleiterschichten auf der Halbleiterschicht 31 aufgewachsen. Wie in 5 gezeigt ist, können diese beispielsweise durch dotierte Halbleiterschichten 32, 33 gebildet sein, zwischen denen eine optoelektronisch aktive Schicht 34 angeordnet ist. Die Halbleiterschichtenfolge 3 kann insbesondere aus einer Vielzahl von dotierten und undotierten Schichten bestehen, die der Übersichtlichkeit halber hier nicht gezeigt sind. Insbesondere ist der Aufbau einer Halbleiterschichtenfolge 3 für eine Licht emittierende oder Licht detektierende Diode einem Fachmann bekannt und wird daher nicht weiter ausgeführt. Der in 5 gezeigte Halbleiterchip 100 kann zusätzlich weitere Schichten wie beispielsweise Elektrodenschichten zu elektrischen Kontaktierung der Halbleiterschichtenfolge, Spiegelschichten und/oder Passivierungsschichten aufweisen, die der Übersichtlichkeit halber ebenfalls nicht gezeigt sind.
  • Bei der hier beispielhaft beschriebenen Ausführung des elektronischen Halbleiterchips 100 als Licht emittierende Diode kann der Halbleiterchip 100 im Betrieb Licht in Richtung einer dem Aufwachssubstrat 1 abgewandten Oberseite sowie in Richtung des Aufwachssubstrats 1 abstrahlen. Für Licht, das von der optoelektronisch aktiven Schicht 34 in Richtung des Aufwachssubstrats 1 abgestrahlt wird, kann durch die Oberflächenstrukturen 12 eine Vermeidung oder Reduktion von Totalreflexion erreicht werden.
  • Durch das vorab beschriebene Verfahren kann durch die Verwendung einer sauerstoffhaltigen AlN-Nukleationsschicht auf einem vorstrukturierten Substrat eine Verbesserung der Selektivität des Aufwachsprozesses der Halbleiterschichtenfolge auf der Nukleationsschicht erreicht werden, was auf vorteilhafte Weise zu einer signifikanten Erweiterung der Prozessparameter der nachfolgenden Schichten führen kann. Des Weiteren werden durch die geringe und bevorzugt kaum oder gar nicht vorhandene Bewachsung der dreidimensional ausgeformten Oberflächenstrukturen neben der Materialqualität im Fall von Licht emittierenden Dioden auch die elektrooptischen Parameter wie beispielsweise Licht, Leckströme und Kleinstromverhalten positiv beeinflusst. Da keine aufwändigen Temperatur- und Druckrampen während der Nukleation nötig sind, kann es möglich sein, dass sich die Wachstumszeit in einer MOVPE-Anlage deutlich reduzieren kann.
  • Darüber hinaus hat sich auch gezeigt, dass durch eine Bestimmung des Relaxationsgrads des abgeschiedenen sauerstoffhaltigen Aluminiumnitrids als Nukleationsschicht und des Bewachungsgrades der dreidimensional ausgeformten Oberflächenstrukturen eine Einstellung der Krümmung des Aufwachssubstrats während des Aufwachsens der Halbleiterschichtenfolge möglich ist. Hierzu sind in 7 Wafer-Krümmungen C während des Halbleiter-Aufwachsprozesses in Abhängigkeit von der Prozesszeit t für unterschiedliche Zusammensetzungen der Nukleationsschicht dargestellt. Es zeigt sich, dass die Krümmung der Scheiben während des Wachstums durch die Eigenschaften der sauerstoffhaltigen AlN-Nukleationsschicht gesteuert werden kann. Durch die gezielte Zugabe und Menge von Sauerstoff kann der Relaxationsgrad des sauerstoffhaltigen AlN beeinflusst werden und dementsprechend der Verspannungszustand der nachfolgenden Schichten.
  • Die in den Figuren gezeigten Ausführungsbeispiele können weitere und alternative Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims (11)

  1. Verfahren zur Herstellung eines elektronischen Halbleiterchips (100) mit den Schritten: – Bereitstellen eines Aufwachssubstrats (1) mit einer Aufwachsoberfläche (10), die durch eine ebene Fläche (11) mit einer Vielzahl dreidimensional ausgeformter Oberflächenstrukturen (12) auf der ebenen Fläche (11) gebildet wird, – großflächiges Aufbringen einer Nukleationsschicht (2) aus sauerstoffhaltigem AlN unmittelbar auf der Aufwachsoberfläche (10), – Aufwachsen einer Nitrid-basierten Halbleiterschichtenfolge (3) auf der Nukleationsschicht (2), wobei die Halbleiterschichtenfolge (3) selektiv von der ebenen Fläche (11) her aufgewachsen wird.
  2. Verfahren nach Anspruch 1, wobei die Selektivität des Aufwachsens der Halbleiterschichtenfolge (3) auf der ebenen Fläche (11) mittels des O-Gehalts der Nukleationsschicht (2) eingestellt wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei die dreidimensional ausgeformten Oberflächenstrukturen (12) beim Aufwachsen der Halbleiterschichtenfolge (3) von dieser im Wesentlichen überdeckt werden.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Aufbringen der Nukleationsschicht (2) mittels metallorganischer Gasphasenabscheidung erfolgt.
  5. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Aufbringen der Nukleationsschicht (2) mittels Sputtern erfolgt.
  6. Verfahren nach einem der vorherigen Ansprüche, wobei die dreidimensional ausgeformten Oberflächenstrukturen (12) durch kegelförmige oder pyramidenförmige Erhebungen auf der ebenen Fläche (11) gebildet werden.
  7. Verfahren nach einem der vorherigen Ansprüche, wobei das Aufwachssubstrat (1) Aluminiumoxid aufweist oder daraus ist.
  8. Verfahren nach Anspruch 7, wobei die ebene Fläche (11) eine kristallographische c-Fläche ist.
  9. Verfahren nach einem der vorherigen Ansprüche, wobei die Halbleiterschichtenfolge (3) mit einer optoelektronisch aktiven Schicht (34) aufgewachsen wird, die im Betrieb des Halbleiterchips (100) zur Abstrahlung oder Detektion von Licht vorgesehen ist.
  10. Verfahren nach dem Anspruch, wobei der Halbleiterchip (100) als Licht emittierende oder Licht detektierende Diode ausgebildet wird.
  11. Elektronischer Halbleiterchip (100), aufweisend – ein Aufwachssubstrat (1) mit einer Aufwachsoberfläche (10), die durch eine ebene Fläche (11) mit einer Vielzahl dreidimensional ausgeformter Oberflächenstrukturen (12) auf der ebenen Fläche (11) gebildet wird, – eine unmittelbar auf der Aufwachsoberfläche (10) großflächig aufgebrachte Nukleationsschicht (2) aus sauerstoffhaltigem AlN, – eine Nitrid-basierte Halbleiterschichtenfolge (3) auf der Nukleationsschicht (2), wobei die Halbleiterschichtenfolge (3) selektiv von der ebenen Fläche (11) her aufgewachsen ist.
DE102014101966.0A 2014-02-17 2014-02-17 Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip Withdrawn DE102014101966A1 (de)

Priority Applications (12)

Application Number Priority Date Filing Date Title
DE102014101966.0A DE102014101966A1 (de) 2014-02-17 2014-02-17 Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip
KR1020217008248A KR102304639B1 (ko) 2014-02-17 2015-02-13 광전자 반도체 칩 제조 방법 및 광전자 반도체 칩
KR1020167021965A KR102232546B1 (ko) 2014-02-17 2015-02-13 광전자 반도체 칩 제조 방법 및 광전자 반도체 칩
KR1020217029599A KR102380030B1 (ko) 2014-02-17 2015-02-13 광전자 반도체 칩 제조 방법 및 광전자 반도체 칩
US15/115,242 US10312401B2 (en) 2014-02-17 2015-02-13 Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
CN201580009138.0A CN106030834B (zh) 2014-02-17 2015-02-13 用于制造光电子半导体芯片的方法和光电子半导体芯片
PCT/EP2015/053051 WO2015121399A1 (de) 2014-02-17 2015-02-13 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
JP2016552609A JP6472459B2 (ja) 2014-02-17 2015-02-13 オプトエレクトロニクス半導体チップの製造方法及びオプトエレクトロニクス半導体チップ
DE112015000824.1T DE112015000824B4 (de) 2014-02-17 2015-02-13 Verfahren zur Herstellung eines elektronischen Halbleiterchips
US16/384,550 US11005003B2 (en) 2014-02-17 2019-04-15 Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
US17/206,911 US11430907B2 (en) 2014-02-17 2021-03-19 Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
US17/811,761 US11888083B2 (en) 2014-02-17 2022-07-11 Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014101966.0A DE102014101966A1 (de) 2014-02-17 2014-02-17 Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip

Publications (1)

Publication Number Publication Date
DE102014101966A1 true DE102014101966A1 (de) 2015-08-20

Family

ID=52469842

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102014101966.0A Withdrawn DE102014101966A1 (de) 2014-02-17 2014-02-17 Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip
DE112015000824.1T Active DE112015000824B4 (de) 2014-02-17 2015-02-13 Verfahren zur Herstellung eines elektronischen Halbleiterchips

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112015000824.1T Active DE112015000824B4 (de) 2014-02-17 2015-02-13 Verfahren zur Herstellung eines elektronischen Halbleiterchips

Country Status (6)

Country Link
US (4) US10312401B2 (de)
JP (1) JP6472459B2 (de)
KR (3) KR102380030B1 (de)
CN (1) CN106030834B (de)
DE (2) DE102014101966A1 (de)
WO (1) WO2015121399A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475959B2 (en) 2015-06-18 2019-11-12 Osram Opto Semiconductors Gmbh Method for producing a nitride semiconductor component, and a nitride semiconductor component

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470357B (zh) * 2015-12-31 2018-05-22 华灿光电(苏州）有限公司 AlN模板、AlN模板的制备方法及AlN模板上的半导体器件
CN105633233B (zh) * 2015-12-31 2018-01-12 华灿光电(苏州）有限公司 AlN模板、AlN模板的制备方法及AlN模板上的半导体器件
CN107180884B (zh) * 2016-03-11 2019-04-23 中国科学院苏州纳米技术与纳米仿生研究所 一种半极性AlN模板
TWI577842B (zh) * 2016-05-30 2017-04-11 光鋐科技股份有限公司 氮化鋁鎵的成長方法
US20180083163A1 (en) * 2016-09-21 2018-03-22 Tqyqda Gosei Co. , Ltd. Light-emitting device and method of manufacturing the same
KR102295780B1 (ko) * 2017-08-31 2021-09-01 도시바 마테리알 가부시키가이샤 반도체 발광 소자 및 그의 제조 방법
CN109301048A (zh) * 2018-08-01 2019-02-01 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其生长方法
CN110504301A (zh) * 2019-09-09 2019-11-26 南方科技大学 一种iii族氮化物晶体管外延结构和晶体管器件
US20230124414A1 (en) * 2021-10-14 2023-04-20 Applied Materials, Inc. SUBSTRATE PROCESSING FOR GaN GROWTH

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004105108A2 (en) * 2003-05-21 2004-12-02 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
DE102008010318A1 (de) * 2007-03-06 2008-09-11 Seoul Opto Device Co. Ltd., Ansan Verfahren zur Bildung einer Nitrid-Halbleiterschicht auf strukturiertem Substrat und Licht emittierende Diode umfassend eine solche
US20110150017A1 (en) * 2009-12-18 2011-06-23 Palo Alto Research Center Incorporated Relaxed InGaN/AlGaN Templates
WO2012036522A2 (en) * 2010-09-17 2012-03-22 Memsplus Co., Ltd. Substrate structure for high-efficiency light emitting diodes and method of growing epitaxial base-layers thereon

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744076B2 (en) * 2002-03-14 2004-06-01 The Circle For The Promotion Of Science And Engineering Single crystalline aluminum nitride film, method of forming the same, base substrate for group III element nitride film, light emitting device and surface acoustic wave device
US6936851B2 (en) * 2003-03-21 2005-08-30 Tien Yang Wang Semiconductor light-emitting device and method for manufacturing the same
JP5082278B2 (ja) * 2005-05-16 2012-11-28 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
TWI288491B (en) * 2006-03-02 2007-10-11 Nat Univ Chung Hsing High extraction efficiency of solid-state light emitting device
JP2009081406A (ja) 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
EP2362412B1 (de) 2010-02-19 2020-04-08 Samsung Electronics Co., Ltd. Verfahren zum Aufwachsen eines Nitridhalbleiters
CN103403886B (zh) * 2010-12-29 2017-05-10 夏普株式会社 氮化物半导体结构、发光元件、晶体管元件及其制造方法
TWI470829B (zh) * 2011-04-27 2015-01-21 Sino American Silicon Prod Inc 磊晶基板的製作方法、發光二極體，及其製作方法
US8653499B2 (en) * 2011-06-06 2014-02-18 Epistar Corporation Light-emitting diode with strain-relaxed layer for reducing strain in active layer
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR20130066308A (ko) * 2011-12-12 2013-06-20 엘지이노텍 주식회사 발광소자
DE102012103686B4 (de) 2012-04-26 2021-07-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
JP5908979B2 (ja) 2012-06-13 2016-04-26 シャープ株式会社 窒化物半導体発光素子及びその製造方法
CN104025260B (zh) * 2012-08-03 2016-11-23 夏普株式会社 氮化物半导体元件结构体及其制造方法
CN102842660B (zh) * 2012-08-17 2015-11-11 圆融光电科技有限公司 一种氮化镓基发光二极管外延片结构及其制备方法
US9190592B2 (en) * 2012-11-06 2015-11-17 Nextreme Thermal Solutions, Inc. Thin film thermoelectric devices having favorable crystal tilt

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004105108A2 (en) * 2003-05-21 2004-12-02 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
DE102008010318A1 (de) * 2007-03-06 2008-09-11 Seoul Opto Device Co. Ltd., Ansan Verfahren zur Bildung einer Nitrid-Halbleiterschicht auf strukturiertem Substrat und Licht emittierende Diode umfassend eine solche
US20110150017A1 (en) * 2009-12-18 2011-06-23 Palo Alto Research Center Incorporated Relaxed InGaN/AlGaN Templates
WO2012036522A2 (en) * 2010-09-17 2012-03-22 Memsplus Co., Ltd. Substrate structure for high-efficiency light emitting diodes and method of growing epitaxial base-layers thereon

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J. Bläsing et al: Oxygen induced strain field homogenization in AlN nucleation layers and its impact on GaN grown by metal organic vapor phase epitaxy on sapphire: An x-ray diffraction study. In: Journal of Applied Physics, 105, 2009, 33504-1 - 33504-9. *
J. Hertkorn et al: Optimization of nucleation and buffer layer growth for improved GaN quality. In: Journal of Crystal Growth, 308, 2007, 30 - 36. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475959B2 (en) 2015-06-18 2019-11-12 Osram Opto Semiconductors Gmbh Method for producing a nitride semiconductor component, and a nitride semiconductor component

Also Published As

Publication number Publication date
US11005003B2 (en) 2021-05-11
KR102304639B1 (ko) 2021-09-24
KR20210034113A (ko) 2021-03-29
US20190245110A1 (en) 2019-08-08
US20220344532A1 (en) 2022-10-27
CN106030834A (zh) 2016-10-12
CN106030834B (zh) 2020-03-06
US11430907B2 (en) 2022-08-30
US11888083B2 (en) 2024-01-30
KR102380030B1 (ko) 2022-03-29
KR102232546B1 (ko) 2021-03-26
JP6472459B2 (ja) 2019-02-20
US10312401B2 (en) 2019-06-04
KR20210118221A (ko) 2021-09-29
KR20160123300A (ko) 2016-10-25
US20170005223A1 (en) 2017-01-05
JP2017506434A (ja) 2017-03-02
WO2015121399A1 (de) 2015-08-20
US20210210651A1 (en) 2021-07-08
DE112015000824B4 (de) 2021-07-08
DE112015000824A5 (de) 2016-11-03

Similar Documents

Publication Publication Date Title
DE112015000824B4 (de) Verfahren zur Herstellung eines elektronischen Halbleiterchips
DE102011114665B4 (de) Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
DE10213395B4 (de) Indiumgalliumnitrid-Glättungsstrukturen für III-Nitried-Anordnungen
DE102012103686B4 (de) Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
DE102010012711A1 (de) Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
DE102012217640B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102016208717B4 (de) Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements
DE112014003533T5 (de) Halbleiterwafer und Verfahren zur Herstellung des Halbleiterwafers
DE102011012925A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE112014001352T5 (de) Lichtemitterdioden-Halbleiterstrukturen mit aktiven Gebieten, die InGaN enthalten
DE102007019079A1 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE112014002691B4 (de) Anregungsbereich, der Nanopunkte (auch als "Quantenpunkte" bezeichnet) in einem Matrixkristall umfasst, der auf Si-Substrat gezüchtet wurde und aus AlyInxGa1-y-xN-Kristall (y ≧ 0, x > 0) mit Zinkblendestruktur (auch als "kubisch" bezeichnet) besteht, und lichtemittierende Vorrichtung (LED und LD), die unter Verwendung desselben erhalten wurde
DE112014002779B4 (de) Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
DE102015109761B4 (de) Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
DE102015107661B4 (de) Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
DE10260937A1 (de) Strahlungssemittierender Halbleiterkörper und Verfahren zu dessen Herstellung
DE112007002539T5 (de) ZnO-Schicht und lichtemittierende Halbleitervorrichtung
WO2019145216A1 (de) Verfahren zur herstellung eines nitrid-verbindungshalbleiter-bauelements
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE10239045A1 (de) Verfahren zum Herstellen eines elektromagnetische Strahlung emittierenden Halbleiterchips und elektromagnetische Strahlung emittierender Halbleiterchip
EP1649498B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2007063085A1 (de) Verfahren zum herstellen eines halbleiterbauelementes
DE102011108080A1 (de) Gruppe-III-Nitrid-basierte Schichtenfolge, Bauelement und Verfahren zur Herstellung
WO2018077855A1 (de) Halbleiterschichtenfolge und verfahren zur herstellung einer halbleiterschichtenfolge

Legal Events

Date Code Title Description
R163 Identified publications notified
R118 Application deemed withdrawn due to claim for domestic priority