KR102295780B1 - 반도체 발광 소자 및 그의 제조 방법 - Google Patents

반도체 발광 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR102295780B1
KR102295780B1 KR1020207005418A KR20207005418A KR102295780B1 KR 102295780 B1 KR102295780 B1 KR 102295780B1 KR 1020207005418 A KR1020207005418 A KR 1020207005418A KR 20207005418 A KR20207005418 A KR 20207005418A KR 102295780 B1 KR102295780 B1 KR 102295780B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor light
emitting device
semiconductor
Prior art date
Application number
KR1020207005418A
Other languages
English (en)
Other versions
KR20200035428A (ko
Inventor
료스케 히라마츠
아츠야 사사키
히데아키 히라바야시
사토시 가미야마
Original Assignee
도시바 마테리알 가부시키가이샤
각코우호우징 메이조다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도시바 마테리알 가부시키가이샤, 각코우호우징 메이조다이가쿠 filed Critical 도시바 마테리알 가부시키가이샤
Publication of KR20200035428A publication Critical patent/KR20200035428A/ko
Application granted granted Critical
Publication of KR102295780B1 publication Critical patent/KR102295780B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/205—
    • H01L33/0008—
    • H01L33/0075—
    • H01L33/04—
    • H01L33/10—
    • H01L33/22—
    • H01L2933/0033—
    • H01L33/12—
    • H01L33/32—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

실시 형태에 관한 반도체 발광 소자는, 발광 피크 파장이 380㎚ 이상 425㎚ 이하이다. 상기 반도체 발광 소자는, 반사층과, 상기 반사층 상에 마련된 기판과, 상기 기판 상에 마련된 반도체층을 포함하는 적층 구조를 구비한다. 상기 기판의 상기 반도체층측의 표면에는, 요철 구조가 마련된다. 상기 반도체층은, 두께 10㎚ 이상 100㎚ 이하의 질화알루미늄을 포함하는 버퍼층을 갖는다. 상기 버퍼층은 산소를 함유하고, 상기 버퍼층의 깊이 3㎚에 있어서의 산소 농도를 O3㎚(at％)라 하고, 깊이 8㎚에 있어서의 산소 농도를 O8㎚(at％)라 하였을 때, 0.01≤O8㎚/O3㎚≤0.5인 것을 특징으로 한다.

Description

반도체 발광 소자 및 그의 제조 방법
후술하는 실시 형태는, 반도체 발광 소자 및 그의 제조 방법에 관한 것이다.
환경 문제나 에너지 절약의 관점에서, 새로운 광원으로서, 발광 다이오드(LED) 등의 반도체 발광 소자의 개발이 적극적으로 행해지고 있다. 이러한 반도체 발광 소자에 사용되는 반도체로서는, GaN, InGaN, AlGaN, InAlGaN 등의 질화갈륨계의 것이 주목받고 있다. 또한, 질화갈륨계의 반도체를 사용한 반도체 발광 소자에 있어서는, 발광 강도나 발광 효율의 향상, 장수명화 등의 특성의 개선을 목적으로 한 개발이 진행되고 있다. 예를 들어, 특허문헌 1에서는, 질화갈륨계의 반도체층의 결정 품질을 향상시키기 위해, 반도체층을, 균일한 산소 농도 분포를 갖는 AlN 버퍼 완충층 상에 형성하는 것이 개시되어 있다.
한편, 보다 자연스러운 백색을 실현하기 위해, 청자색의 광을 발하는 반도체 발광 소자가 주목받고 있다. 이 반도체 발광 소자는, 발광 피크 파장이 380㎚ 이상 425㎚ 이하이고, 종래의 청색 광을 발하는 반도체 발광 소자에 비하여, 발광 피크 파장이 짧다. 발광 피크 파장이 380㎚ 이상 425㎚ 이하인 반도체 발광 소자에 있어서는, 종래의 반도체 발광 소자에 비하여, 발광 강도 등의 특성을 개선할 수 있는 기술의 개발이 아직 충분하지 않다. 이 때문에, 발광 피크 파장이 380㎚ 이상 425㎚ 이하인 반도체 발광 소자에 대해, 발광 강도 등의 특성을 개선할 수 있는 기술의 개발이 요망되고 있다.
일본 특허 공표 제2016-518697호 공보
본 발명이 해결하고자 하는 과제는, 발광 피크 파장이 380㎚ 이상 425㎚ 이하이고, 발광 강도를 향상시킬 수 있는 반도체 발광 소자 및 그의 제조 방법을 제공하는 것이다.
실시 형태에 관한 반도체 발광 소자는, 발광 피크 파장이 380㎚ 이상 425㎚ 이하이다. 상기 반도체 발광 소자는, 반사층과, 상기 반사층 상에 마련된 기판과, 상기 기판 상에 마련된 반도체층을 포함하는 적층 구조를 구비한다. 상기 기판의 상기 반도체층측의 표면에는, 요철 구조가 마련된다. 상기 반도체층은, 두께 10㎚ 이상 100㎚ 이하의 질화알루미늄을 포함하는 버퍼층을 갖는다. 상기 버퍼층은 산소를 함유하고, 상기 버퍼층의 깊이 3㎚에 있어서의 산소 농도를 O3㎚(at％)라 하고, 깊이 8㎚에 있어서의 산소 농도를 O8㎚(at％)라 하였을 때, 0.01≤O8㎚/O3㎚≤0.5인 것을 특징으로 한다.
도 1은, 실시 형태에 관한 반도체 발광 소자를 모식적으로 도시하는 단면도이다.
도 2의 (a) 및 도 2의 (b)는 실시 형태에 관한 반도체 발광 소자의 일부를 확대한 단면도이다.
이하에, 본 발명의 각 실시 형태에 대해 도면을 참조하면서 설명한다.
여기서, 도면은 모식적 또는 개념적인 것이며, 각 부분의 두께와 폭의 관계, 부분간의 크기의 비율 등은, 반드시 현실의 것과 동일하다고 할 수는 없다. 또한, 동일한 부분을 나타내는 경우에도, 도면에 의해 서로의 치수나 비율이 다르게 표시되는 경우도 있다. 본원 명세서와 각 도면에 있어서, 이미 설명한 것과 마찬가지의 요소에는 동일 부호를 부여하고 상세한 설명은 적절하게 생략한다.
이하의 설명에서는, 상하의 방향을 사용하여 실시 형태를 설명하지만, 이들 방향은 상대적인 것이며, 연직 방향에 한정되는 것은 아니다. 또한, 본 명세서에서는, A층과 B층의 적층 구조를 A/B라 표시하지만, 이것은 A층이 B층 상에 마련되는 것을 나타낸다.
도 1은, 실시 형태에 관한 반도체 발광 소자(1)를 모식적으로 도시하는 단면도이다.
도 2의 (a) 및 도 2의 (b)는 실시 형태에 관한 반도체 발광 소자(1)의 일부를 확대한 단면도이다.
실시 형태에 관한 반도체 발광 소자(1)는, 도 1에 도시한 바와 같이, 기판(2), 반도체층(3), 반사층(4), 전극(5), 및 전극(6)을 구비한다. 도 1에 도시한 예에서는, 반도체 발광 소자(1)는, 투광 전극(7)을 더 구비하고, 실장 기판(8) 상에 실장되어 있다.
(기판 (2))
기판(2)의 주성분은, 예를 들어 Al2O3, GaN, Si(실리콘), SiC, Si 온 다이아몬드, ZnO, LiAlO2, MgO, GaAs, Cu(구리) 및 W(텅스텐)으로 이루어지는 군으로부터 선택된 적어도 하나이다. 비용 및 특성의 관점에서, 기판(2)은, 사파이어 기판인 것이 바람직하다. 사파이어 기판은, 산화알루미늄(Al2O3) 기판의 1종이다. 기판(2)의 표면측 또는 이면측의 적어도 한쪽에는, 미세한 요철 구조가 마련된다. 도 2의 (a)에, 이 요철 구조의 일례를 나타낸다. 도 2의 (a)에 도시한 예에서는, 기판(2)의 표면측(반도체층(3)을 형성한 측)에 요철 구조가 마련되어 있다. 요철 구조를 마련함으로써, 이 요철 구조로 보다 많은 광이 반사되게 된다. 활성층(34)(후술함)으로부터 방사된 광은, 반도체 발광 소자(1)의 외부로 나오는 광과, 반도체 발광 소자(1)의 내부를 향하는 광이 있다. 반도체 발광 소자(1)의 내부를 향하는 광을 요철 구조에서 반사시켜, 보다 많은 광이 반도체 발광 소자(1)의 외부로 나오게 함으로써, 반도체 발광 소자(1)의 발광 강도 및 발광 효율을 향상시킬 수 있다.
요철 구조의 일례로서, 기판(2)의 표면에 볼록부가 마련되어 있는 것이 바람직하다. 볼록부는, 예를 들어 원뿔 형상이나 다각뿔 형상이다. 볼록부는, 상하 방향과 교차하는 단면에 있어서의 형상이, 삼각형이나 사다리꼴 등의 다각형인 것이 바람직하다. 여기서, 상하 방향이란, 기판(2)과 전극(5) 또는 전극(6)을 연결하는 방향이다. 또한, 볼록부가 경사면을 가짐으로써 반사 효과를 향상시킬 수 있다. 볼록부는, 상하 방향에 대해 수직인 방향(이하에서는, 면 내 방향이라고 함)을 따라, 주기적으로 마련되는 것이 바람직하다. 표면 및 이면의 적어도 한쪽에 요철 구조가 주기적으로 마련된 사파이어 기판은, Patterned Sapphire Substrate(PSS)라 불리고 있다. 요철 구조로서는, 볼록부의 직경이 0.5㎛ 이상 5㎛ 이하, 볼록부의 높이가 0.5㎛ 이상 5㎛ 이하, 피치가 0.5㎛ 이상 5㎛ 이하의 범위 내인 것이 바람직하다. 피치란, 인접하는 볼록부의 정점간의 거리이다. 볼록부의 선단이 평면 형상(볼록부의 단면이 사다리꼴)인 경우, 선단의 평면 중심 간의 거리를 피치로 한다. 볼록부의 사이즈를 상기 범위 내로 함으로써, 요철 구조에 있어서의 반사의 효과나 광 취출 효과를 충분히 향상시킬 수 있다.
(반도체층(3))
반도체층(3)은, 기판(2)의 표면측에 마련된다. 반도체층(3)은, 예를 들어 도 1에 도시한 바와 같이, 버퍼층(31), n형 반도체층(32), 완화층(33), 활성층(발광층)(34) 및 p형 반도체층(35)을 갖는 것이 바람직하다.
버퍼층(31)은, 그 위에 마련되는 활성층(34) 등의 반도체층의 결정성을 향상시키기 위해 마련된다. 버퍼층(31)은, 질화알루미늄(AlN)계의 재료를 포함하는 것이 바람직하다. 도 2의 (a)에 도시한 바와 같이, 버퍼층(31)은, 예를 들어 기판(2) 표면의 요철 구조를 따라서 마련된다. 즉 이 예에서는, 버퍼층(31)은, 면 내 방향을 따르는 평탄부(31A)와, 요철 구조의 경사면에 마련된 경사부(31B)를 갖는다. 버퍼층(31)의 두께는, 예를 들어 10㎚ 이상 100㎚ 이하이다. 도 2의 (b)는 도 2의 (a)의 영역 R을 확대한 것이다. 버퍼층(31)의 두께 T는, 도 2의 (b)에 도시한 바와 같이, 평탄부(31A)의 상하 방향에 있어서의 치수를 측정함으로써 구할 수 있다. 또는 버퍼층(31)의 두께는, 요철 구조의 경사면의 법선 방향에 있어서의 경사부(31B)의 치수를 측정함으로써 구해도 된다.
n형 반도체층(32)으로서는, 예를 들어 n형 클래드층 등을 들 수 있다. n형 클래드층으로서는, Si가 도핑된 GaN층 등을 들 수 있다.
발명자들은, 발광 피크 파장이 380㎚ 이상 425㎚ 이하이고, 광을 고효율로 방사할 수 있으며, 또한 발광면이 균일한 반도체 발광 소자를 얻기 위해, n형 클래드층의 적어도 일부에 Al을 함유시키는 것이 유효함을 알아내었다. 특히, n형 클래드층 전체에 Al을 함유시킴으로써, 고농도의 Si를 n형 클래드층에 도핑시키는 것이 가능해지고, 도펀트 농도의 증가에 의해 n형 클래드층을 저저항화할 수 있다. 여기서, 고농도의 Si로서는, 8×1018atm/㎤ 이상 5×1019atm/㎤ 이하를 들 수 있다. 또한, Si 농도는, SIMS 분석에 의해 검출할 수 있다.
그 밖에, n형 클래드층의 일부에 GaN보다 고저항의 AlxGa1-xN(0.05≤x≤0.15)층을 삽입함으로써, n형 클래드층 전체의 전류의 퍼짐을 균일화시킬 수 있다. 여기서, AlxGa1-xN층 중의 성분비는, TEM-EDX의 분석 결과로부터 확인할 수 있다.
이와 같이, n형 클래드층에 Al을 함유시킴으로써, 고효율이면서 또한 발광면이 균일한 반도체 발광 소자를 실현할 수 있다.
n형 클래드층 중의 Al의 농도는, 1at％ 이상 15at％ 이하가 바람직하다. 더 바람직하게는, n형 클래드층 중의 Al의 농도는, 1at％ 이상 6at％ 이하이다. 또한, n형 반도체층(32)이 고저항의 AlGaN층을 갖는 경우, n형 반도체층(32)에 있어서의 Al의 농도는 5at％ 이상 15at％ 이하가 바람직하다. AlGaN층의 두께는, 20㎚ 이상 80㎚ 이하가 바람직하다.
또한, 버퍼층(31)과 n형 반도체층(32) 사이에, 불순물이 첨가되지 않은 GaN층을 마련해도 되는 것으로 한다.
활성층(34)은, 발광층으로서 기능한다. 활성층(34)로서는, 예를 들어 InGaN층, GaN층, InAlGaN층, AlGaN층, 또는 그들을 중첩한 적층 구조 등을 들 수 있다. 예를 들어, 활성층(34)의 적어도 일부는, Inx1Aly1Ga1-x1-y1N(0<x1≤0.15, 0≤y1≤0.2)층과, Aly2Ga1-y2N(0≤y2≤0.2)층의 적층 구조이다. 청색 반도체 발광 소자보다 발광 파장이 짧은, 발광 피크 파장이 380㎚ 이상 425㎚ 이하인 반도체 발광 소자를 얻기 위해서는, 활성층(34)에, Al을 함유시키는 것이 바람직하다. 활성층(34)에 있어서의 Al의 농도는, 5at％ 이상 10at％ 이하가 바람직하다.
「활성층(34)에 있어서의 Al 농도」란, 단일층에 있어서의 Al 농도를 의미한다. 활성층(34)이 적층 구조를 갖는 경우, 「활성층(34)에 있어서의 Al 농도」란, 당해 적층 구조에 포함되고, Al을 함유하고 있는 단일층 중의 Al 농도를 가리킨다. Al을 함유한 단일층으로서는, InGaN층, GaN층, InAlGaN층, AlGaN층 등을 들 수 있다. 또한, 「단일층」이란, 동일한 조성의 결정상인 층을 가리킨다.
활성층(34)에 있어서의 Al 농도의 확인은, 예를 들어 이하의 방법에 의해 행해진다. 활성층(34)을 포함하는 영역에 대해, SIMS(Secondary Ion Mass Spectrometry) 분석을 실시한다. 이에 의해, 각 층의 조성이나 위치를 파악한다. 단일층의 조성이나 위치를 파악한 후에, (S)TEM[(주사) 투과 전자 현미경((Scanning) Transmission Electron Microscope)]-EDX[에너지 분산형 X선 분석(Energy Dispersive X-ray Spectroscopy)]으로 선 분석을 실시한다. 선 분석은 반도체 구조의 상하 방향에 대해 실시한다. EDX로 검출된 Al의 검출값으로부터, Al의 농도를 산출한다. 적층 구조의 경우, 복수의 Al의 피크값의 평균값을 Al 농도로 한다. 평균값은, Al의 최대 검출값으로부터 70％ 강도 이내의 평균값을 Al의 함유량(농도)으로 한다. 예를 들어, InxAlyGazN 단일층의 경우, x+y+z=1(x≥0, y≥0, z≥0)로 표현되고, Al 농도는 y의 값이다.
SIMS 분석은, 예를 들어 아메텍 가부시키가이샤제, CAMECA IMS-7f를 사용하여 실시할 수 있다. 측정 조건은, 예를 들어 이하와 같다.
1차 이온종: Cs+
1차 가속 전압: 3.0kV
검출 영역: 30(㎛φ)
STEM-EDX에 의한 분석은, 예를 들어 니혼 덴시제 JEM-ARM200F를 사용하여 행할 수 있다. 분석을 할 때의 조건은, 예를 들어 이하와 같다.
가속 전압: 200kV
빔 직경: 약0.1㎚φ
X선 취출각: 21.9°
입체각: 0.98sr
종합 배율: 16,000 내지 1,600,000배
도입 점수: 300점
STEM의 주사 속도: 1 측정점/sec
완화층(33)은, n형 반도체층(32)과 활성층(34) 사이에 마련할 수 있다. 완화층(33)을 마련함으로써, 활성층(34)에 있어서의 결정의 변형을 완화시켜, 활성층(34)의 결정성을 향상시킬 수 있다. 완화층(33)으로서는, InGaN층, GaN층, InAlGaN층, AlGaN층, 또는 그들을 적층시킨 초격자층 등을 들 수 있다. 완화층(33)은, 예를 들어 Inx3Aly3Ga1-x3-y3N(0<x3≤0.05, 0≤y3≤0.08)층이다. 또는 완화층(33)은, Inx4Aly4Ga1-x4-y4N(0<x4≤0.08, 0≤y4≤0.08)와 Aly5Ga1-y5N(0≤y5≤0.08)을 교대로 적층시킨 초격자 구조를 갖는다. 활성층(34)에 Al을 함유시킨 경우에는, 완화층(33)과 활성층(34) 사이의 격자 매칭을 향상시키기 위해, 완화층(33)에도 Al을 함유시키는 것이 바람직하다.
p형 반도체층(35)으로서는, p형 콘택트층, p형 클래드층 또는 p형 콘택트층과 p형 클래드층을 조합한 층 등을 들 수 있다. p형 콘택트층으로서는, 불순물 원소를 도핑한 GaN층 등을 들 수 있다. 이 불순물 원소로서는, Mg(마그네슘) 등을 들 수 있다. p형 클래드층으로서는, 불순물 원소를 도핑한 GaN층 또는 AlGaN층 등을 들 수 있다.
상기와 같이 반도체층(3)은, 다층 구조를 갖고 있다. n형 반도체층(32)에서는, 캐리어가 전자, p형 반도체층(35)에서는, 캐리어가 정공이다. pn 접합부에서 전자와 정공이 부딪쳐서 소멸함으로써 재결합이 일어난다. 재결합 시에, 전자가 갖는 에너지와 정공이 갖는 에너지의 차에 대응하는 에너지가 광으로서 방출된다. 반도체층(3)에서는, p형 반도체층(35)과 n형 반도체층(32)을 직접 접합하지 않고 사이에 다른 층을 마련한 다층 구조로 함으로써, 전자와 정공을 효율적으로 저류할 수 있다. 이에 의해 발광 효율을 향상시킬 수 있다.
(반사층(4))
반사층(4)은, 기판(2)의 이면측에 마련된다. 기판(2)의 이면측이란, 기판(2)에 대해 반도체층(3)이 마련되어 있는 측의 면과 반대측의 면이다. 반사층(4)으로서는, 제1 유전체층과 제2 유전체층을 교대로 적층한 구조를 갖는 다층 반사층, 금속 반사층, 또는 그 양쪽이 사용되는 것이 바람직하다. 양쪽을 사용하는 경우에는, 다층 반사층이 금속 반사층 상에 마련되고, 기판(2)이 다층 반사층 상에 마련된다. 다층 반사층의 제1 유전체층은, 산화티타늄, 산화지르코늄, 질화규소, 산화니오븀 또는 산화탄탈 등을 포함한다. 제2 유전체층은, 산화규소, 불화 마그네슘 또는 불화칼슘 등을 포함한다. 이들 층은, 스퍼터링 등의 박막 형성 기술에 의해 성막할 수 있다. 금속 반사층은, Au, Ag 및 Al로 이루어지는 군으로부터 선택되는 적어도 하나를 주성분으로서 포함하는 것이 바람직하다. 예를 들어, 금속 반사층은, Au 단체, Au 합금, Ag 단체, Ag 합금, Al 단체 또는 Al 합금을 주성분으로서 포함한다. Ag 합금으로서는, 예를 들어 AgPdCu 합금을 들 수 있다. 380 내지 425㎚의 파장을 갖는 광에 대한 반사율은, Ag 단체, Ag 합금, Al 단체 및 Al 합금이, Au 단체 및 Au 합금에 비하여 높기 때문에 바람직하다. 또한, Ag 및 Al은, Au에 비하여 저렴하기 때문에 바람직하다.
(전극(5), 전극(6))
전극(5) 및 전극(6)은, 반도체층(3) 상에 마련된다. 도 1에서는, 전극(5)은p 패드 전극, 전극(6)은 n 패드 전극으로서 기능한다.
전극(5) 및 전극(6)은, 와이어 본딩 등에 의해 다른 구성 요소와 전기적으로 접속할 수 있다. 전극(5) 및 전극(6)으로서는, Au층, Au 합금층, Au/Ti 적층 구조, Au/Pd 적층 구조, Au/Al 적층 구조, Ni/Pd 적층 구조, Au/Ni 적층 구조 등을 들 수 있다. 이들은, 본딩와이어와의 밀착성이 양호하기 때문에, 전극(5) 및 전극(6)으로서 적합하다.
(투광 전극(7))
투광 전극(7)은, 반도체층(3)과 전극(5) 사이 및 반도체층(3)과 전극(6) 사이의 적어도 한쪽에 마련할 수 있다. 도 1에 도시한 예에서는, 반도체층(3)과 전극(5) 사이에 투광 전극(7)이 마련되어 있다. 투광 전극(7)은, 반도체층(3)과 전극(6) 사이에 마련되어도 된다. 투광 전극(7)은, 광을 투과한다. 투광 전극(7)으로서는, 인듐-주석-산화물(Indium Tin Oxide: ITO)층, 인듐-아연-산화물(Indium Zinc Oxide: IZO)층, 산화아연층, 산화주석층 등을 들 수 있다.
(실장 기판(8))
실장 기판(8)은, 반도체 발광 소자(1)를 실장하기 위한 기판이다. 실장 기판(8)은, 반도체층(3)을 성장시키기 위한 기판(2)과는 구별된다. 반도체층(3)으로부터 방사되는 광을 효율적으로 반사하기 위해, 실장 기판(8)의 반사율이 높은 것이 바람직하다. 또한, 반도체 발광 소자(1)를 사용한 발광 장치의 휘도를 보다 높이는 것이 요구되고 있다. 그 때문에, 고출력형 발광 장치는, 투입 전력이 큰 것이나 정션 온도가 높아진다고 하는 특징을 가지고 있어, 실장 기판(8)의 방열성이 높은 것이 요구된다. 이들 관점에서, 실장 기판(8)으로서는, 금속 기판을 들 수 있다. 금속 기판으로서는, Al판이 바람직하다. 은(Ag), 알루미늄(Al) 또는 산화알루미늄(Al2O3)으로 피복된 세라믹스 기판도 유효하다. 세라믹스 기판으로서는, 질화규소 기판이나 질화알루미늄 기판, 산화알루미늄 기판이 바람직하다. 실장 기판(8) 상에 반도체 발광 소자(1)를 실장할 때에는, 직접 실장해도 되고, 접착제층 등을 통하여 실장해도 된다.
본 실시 형태의 효과를 설명한다.
상술한 바와 같이 실시 형태에 관한 반도체 발광 소자(1)의 발광 피크 파장은, 380㎚ 이상 425㎚ 이하이고, 종래의 청색 반도체 발광 소자보다 단파장이다. 이러한 반도체 발광 소자(1)에 있어서, 반도체층(3)은, AlN을 포함하는 버퍼층(31)을 갖는다. 반도체층(3)이 버퍼층(31)을 가짐으로써, n형 반도체층(32)이나, 활성층(34), p형 반도체층(35)의 결정성이 향상되어, 반도체 발광 소자(1)의 발광 강도를 향상시킬 수 있다. 또한, 반도체층(3)이, PSS 등의 표면에 요철 구조를 갖는 기판(2) 상에 마련됨으로써, 반도체 발광 소자(1)의 발광 효율을 더 향상시키는 것이 가능하다.
또한, 발명자들은, 발광 피크 파장이 380㎚ 이상 425㎚ 이하인 반도체 발광 소자(1)에 있어서, n형 반도체층(32)에 Al을 함유시킴으로써, n형 반도체층(32)을 저저항화하여, 면 내 방향에 있어서의 발광의 균일성을 향상시키고, 반도체 발광 소자(1)의 수명을 연장시킬 수 있음을 알아냈다.
한편, n형 반도체층(32)에 Al을 함유시키는 경우, n형 반도체층(32), 활성층(34) 및 p형 반도체층(35)의 결정성이 저하되어, 반도체 발광 소자의 발광 강도 및 발광 효율이 저하되는 것을 알 수 있다.
발명자들은, 이 과제를 해결하기 위해 실험을 행한 결과, n형 반도체층(32), 활성층(34) 및 p형 반도체층(35)의 결정성을 향상시킬 수 있고, 반도체 발광 소자의 발광 강도를 향상시킬 수 있는 버퍼층(31)을 알아내었다. 이 버퍼층(31)은, 질화알루미늄을 포함하고, n형 반도체층(32)측에 있어서의 산소 농도와 내부측에 있어서의 산소 농도가 다른 것을 특징으로 한다. 구체적으로는, 이 버퍼층(31)은, 깊이 3㎚에 있어서의 산소 농도를 O3㎚(at％), 깊이 8㎚에 있어서의 산소 농도를 O8㎚(at％)라 하였을 때, 0.01≤O8㎚/O3㎚≤0.5이다.
버퍼층(31)을 사용함으로써, n형 반도체층(32), 활성층(34) 및 p형 반도체층(35)의 결정성을 향상시킬 수 있다. 이 이유는, 이하와 같이 생각할 수 있다.
GaN계의 반도체층의 격자 상수는 3.189 내지 3.545 정도이고, AlN을 포함하는 버퍼층의 격자 상수는 3.111정도이다. 기판(2)에 PSS를 사용한 경우, 그 격자 상수는 4.758정도이다. GaN계의 반도체층에 Al을 함유시키면, 격자 상수가 작아져, 기판(2)과의 사이의 격자 오류 매치가 커진다. 이 결과, n형 반도체층(32), 활성층(34) 및 p형 반도체층(35)의 결정성이 저하되어, 반도체 발광 소자의 특성도 저하된다.
그러나, 실시 형태에 관한 반도체 발광 소자(1)에서는, 질화알루미늄을 포함하는 버퍼층(31)이 산소를 함유한다. 버퍼층(31)이 산소를 함유함으로써, 버퍼층(31)의 격자 상수를 크게 할 수 있다. 예를 들어, 버퍼층(31)에 산소를 20at％ 이하 함유시키면, 버퍼층(31)의 격자 상수는 3.111 내지 3.440 정도가 된다. 이 결과, 버퍼층(31)과 n형 반도체층(32) 사이의 격자 오류 매치를 저감시켜, n형 반도체층(32), 활성층(34) 및 p형 반도체층(35)의 결정성을 향상시킬 수 있다. 또한, 사파이어 기판의 격자 상수는, 4.758정도이다. 기판(2)이 사파이어 기판인 경우, 버퍼층(31)의 격자 상수를 크게 함으로써, 기판(2)과 버퍼층(31) 사이의 격자 오류 매치도 저감되어, n형 반도체층(32), 활성층(34) 및 p형 반도체층(35)의 결정성을 더 향상시킬 수 있다. 이에 의해, 반도체 발광 소자의 발광 특성을 향상시킬 수 있다고 생각된다.
혹은, PSS와 같은 표면에 미세한 요철 구조를 갖는 기판(2) 상에 반도체층(3)을 성장시키는 경우에 있어서, 산소 농도 분포를 갖는 질화알루미늄을 포함하는 버퍼층(31)이 적합했다는 것 등이 고려된다.
또한, 질화알루미늄을 포함하는 버퍼층(31)에 산소를 함유시키면, 버퍼층(31)의 방열성이 저하되지만, 본 실시 형태에서는, 버퍼층(31)에 있어서의 산소 농도가, 0.01≤O8㎚/O3㎚≤0.5를 만족한다. 즉, 버퍼층(31)의 표면(n형 반도체층(32)측의 면)으로부터 깊은 부분에서는, 버퍼층(31)의 보다 표면측의 영역에 비하여, 산소 농도가 감소되어 있다. 따라서, 본 실시 형태에 의하면, 버퍼층(31)에 있어서의 방열성의 저하를 억제하면서, n형 반도체층(32), 활성층(34) 및 p형 반도체층(35)의 결정성을 향상시킬 수 있다. 또한, O8㎚ 및 O3㎚가, 각각 20at％ 이하이면, 버퍼층(31)에 있어서의 방열성의 저하를 보다 억제할 수 있다.
이상과 같이, 본 실시 형태에 의하면, 버퍼층(31)에 의한 발광 강도 향상 및 방열성 개선, Al을 함유한 n형 반도체층(32)에 의한 발광의 균일성 향상이나 반도체 발광 소자(1)의 장수명화, 주변 회로의 장수명화를 실현하는 것이 가능하게 된다.
본 실시 형태에 관한 반도체 발광 소자(1)에 있어서는, 또한, 그밖에 완화층(33)이나 활성층(34)에도 Al이 함유되어 있는 것이 바람직하다. 완화층(33) 및 활성층(34)에 Al이 함유됨으로써, 완화층(33) 및 활성층(34)의 결정성을 향상시킬 수 있다. 또한, 활성층(34)이 Al을 함유함으로써, 활성층(34)으로부터 방사되는 광의 파장을 짧게 하고, 예를 들어 발광 피크 파장이 380㎚ 이상 425㎚ 이하, 나아가 400㎚ 이상 420㎚ 이하인 반도체 발광 소자(1)를 얻을 수 있다. 반도체 발광 소자(1)에 있어서의 발광 피크 파장을 짧게 하며, 또한 활성층(34)의 결정성을 향상시키기 위해서는, 활성층(34)에 있어서의 Al의 농도가 5at％ 이상 10at％ 이하인 것이 바람직하다.
본 실시 형태의 반도체 발광 소자(1)에 사용되는 버퍼층(31)의 두께는, 10㎚ 이상 100㎚ 이하가 바람직하다. 더 바람직하게는, 버퍼층(31)의 두께는, 12㎚ 이상 40㎚ 이하이다. 또한, 발명자들의 예의 검토한 결과, 버퍼층(31)의 두께를 A, n형 반도체층(32)과 완화층(33)의 두께 총합을 B라 하였을 때, 0.003≤A/B≤1.0을 만족하는 것이 바람직하다. 또한, 활성층(34)의 두께를 C라 하였을 때, 0.09≤A/C≤2.9를 만족하는 것이 바람직하다. 상기한 조건을 만족함으로써 격자 상수의 매칭이 양호해져, 결정성이 양호한 활성층(34)이 얻어지는 것을 알 수 있다.
또한, n형 반도체층(32)의 두께는, GaN층 중의 Si 분포를 SIMS 분석한다. Si가 검출되는 영역을 n형 반도체층(32)의 두께로 한다.
또한, 버퍼층(31)의 X선 회절 측정에 있어서의 (0002)면의 반값 폭이350arcsec 이하인 것이 바람직하다. 반값 폭이 작다는 것은 결정성이 양호한 버퍼층(31)을 나타내는 것이다. 또한, 반값 폭에 의해, 틸트(결정축의 기울기) 분포를 평가할 수 있다.
또한, 반도체 발광 소자(1)(반도체층(3) 적층 후의 칩)의 X선 회절 측정에 있어서의 (0002)면의 반값 폭은 200arcsec 이하인 것이 바람직하다. 또한, 반도체 발광 소자(1)의 X선 회절 측정에 있어서의 (10-12)면의 반값 폭은 250arcsec 이하인 것이 바람직하다. 이것은, 반도체 발광 소자(1)의 반도체층(3)의 결정성이 양호한 것을 나타내고 있다. 반값 폭에 의해, 반도체층(LED 구조)의 틸트(결정축의 기울기) 분포와, 트위스트(결정축의 회전) 분포를 평가할 수 있다.
반값 폭의 최적화는 반도체층(3)이 최적화되고, 전술한 격자 오류 매치가 개선되어 있는 것을 나타내고 있다. 또한, arcsec는 arcsecond의 약칭이다.
반도체 발광 소자의 분석 방법의 일례에 대해 설명한다.
반도체 발광 소자는, 예를 들어 (S)TEM-EDX를 사용하여 분석을 행할 수 있다.
우선, 시료의 전 처리로서, FIB(집속 이온 빔)법(μ-샘플링법) 등의 방법에 의해, 박편화를 행한다. 구체적으로는, 반도체 발광 소자를 두께 방향(상하 방향)을 따라 절단한다. 이 처리는, 반도체 발광 소자를 수지에 포매하여 행한다.
기판 상에 형성된 버퍼층은, 예를 들어 도 2의 (a)에 도시한 바와 같이, 기판 표면의 요철 구조를 따라서 마련된다. 이 경우, STEM으로 버퍼층의 평탄부를 관찰한다. EDX으로, 도 2의 (b)에 도시한 바와 같이, 평탄부와 다른 반도체층(예를 들어 n형 반도체층)의 계면(버퍼층의 표면)으로부터 깊이 3㎚와 8㎚ 부분의 점 분석을 한다. 또는 점 분석 대신에, 깊이 3㎚와 8㎚를 포함하는 선 분석을 해도 된다. 분석의 결과로부터, 평탄부의 표면으로부터 3㎚의 위치에 있어서의 산소 농도 O3㎚(at％)와, 8㎚의 위치에 있어서의 산소 농도 O8㎚(at％)를 구하여, O8㎚/O3㎚를 산출한다.
이 STEM-EDX에 의한 분석은, 예를 들어 니혼 덴시제 JEM-ARM200F를 사용하여 행할 수 있다. 분석을 할 때의 조건은, 예를 들어 이하와 같다.
가속 전압: 200kV
빔 직경: 약0.1㎚φ
X선 취출각: 21.9°
입체각: 0.98sr
종합 배율: 16,000 내지 1,600,000배
도입 점수: 300점
STEM의 주사 속도: 1 측정점/sec
활성층, 완화층, n형 반도체층을 구성하고 있는 Ga, In, Al, N 등의 원소는 STEM-EDX로 확인할 수 있다. STEM-EDX로 확인하기 전에, STEM 관찰에 의한 콘트라스트 등으로부터 반도체 구조 중의 각층의 위치를 파악한다. 이 때, 미리 SIMS(Secondary Ion Mass Spectrometry) 등을 실시해 두면, 보다 활성층의 구조나 위치의 파악이 용이하게 된다. 또한, n형 반도체층 중에 존재하는 Si 원소는, SIMS 분석에 의해 확인한다. 각 층에 대해, STEM-EDX로 선 분석을 실시한다. 선 분석은 반도체 구조의 상하 방향에 대해 실시한다.
활성층이 복수의 층을 포함하는 적층 구조를 갖는 경우, STEM으로 활성층이라고 추측되는 개소가 선 분석을 실시한다. 검출된, 복수의 In의 피크값의 평균값 및 복수의 Al의 피크값의 평균값을, 각각 활성층에 있어서의 In 및 Al의 함유량으로 한다. 활성층이 단층을 포함하는 경우, In의 최대 검출값으로부터 80％ 강도 이내의 평균값을, 활성층에 있어서의 In의 함유량으로 하고, Al의 최대 검출값으로부터 70％ 강도 이내의 평균값을, 활성층에 있어서의 Al의 함유량으로 한다.
완화층이 복수의 층을 포함하는 적층 구조를 갖는 경우, STEM으로 완화층이라고 추측되는 개소로부터 검출된, 복수의 In의 피크값의 평균값 및 복수의 Al의 피크값의 평균값을, 각각 완화층에 있어서의 In 및 Al의 함유량으로 한다. 완화층이 단층을 포함하는 경우, In의 최대 검출값으로부터 50％ 강도 이내의 평균값을, 완화층에 있어서의 In의 함유량으로 하고, Al의 최대 검출값으로부터 50％ 강도 이내의 평균값을, 완화층에 있어서의 Al의 함유량으로 한다.
n형 반도체층에 대해서는, STEM으로 n형 반도체층이라고 추측되는 개소로부터 검출된 Al의 평균값을, n형 반도체층에 있어서의 Al의 함유량으로 한다. n형 반도체층 전체에 Al이 함유되어 있는 경우에는, 최대 검출값으로부터 35％ 강도 이내의 평균값을, n형 반도체층에 있어서의 Al의 함유량으로 한다. n형 반도체층의 일부가 AlGaN층인 경우에는, Al의 최대 검출값으로부터 60％ 강도 이내의 평균값을, AlGaN층에 있어서의 Al의 함유량의 조성비로 한다. 또한, 상술한 방법으로 구한 Al(알루미늄) 및 In(인듐)의 함유량과, STEM-EDX로 검출된 각 층에 있어서의 전체 원소의 강도비(Count 수)를 사용하여, 각 층에 있어서의 각각의 원소의 농도(at％)를 산출할 수 있다.
반도체 발광 소자의 분석은, SIMS[2차 이온 질량 분석법(Secondary Ion Mass Spectrometry)]을 사용하여 행해도 된다.
SIMS를 사용한 경우, 예를 들어 In이 포함되는 층이 둘 검출된다. 이 경우, 상부의 층이 활성층이며, 하부의 층이 완화층이라고 판정할 수 있다. 완화층이 마련되어 있지 않은 경우, In이 포함되는 층이 하나 검출된다. 그 층은, 활성층이라고 판정할 수 있다. 페이스 업형 구조 LED의 경우, p형 반도체층은, 활성층보다 상부에 마련된다. n형 반도체층은, 활성층보다 하부에 위치한다. 완화층이 형성되어 있는 경우, n형 반도체층은, 완화층보다 하부에 위치한다. p형 반도체층으로부터는, Mg 등의 p형 불순물이 검출되고, n형 반도체층으로부터는, Si 등의 n형 불순물이 검출된다. 따라서, 활성층의 위치와, 이들 불순물의 검출 결과로부터, n형 반도체층 및 p형 반도체층의 위치를 각각 특정할 수 있다. 버퍼층은, n형 반도체층보다 하부에 위치한다. 버퍼층의 위치는, LED 구조의 단면 STEM 관찰에 의한 HAADF(high-angle annular dark-field)상의 콘트라스트 및 STEM-EDX에 의한 원소 분석 결과로부터 특정할 수 있다.
이 SIMS는, 예를 들어 아메텍 가부시키가이샤제, CAMECA IMS-7f를 사용하여 실시할 수 있다. 측정 조건은, 예를 들어 이하의 것으로 할 수 있다.
1차 이온종: Cs+
1차 가속 전압: 3.0kV
검출 영역: 30(㎛φ)
또한, X선 회절(X-raydiffraction: XRD)의 측정 방법은 다음과 같다. 우선, 버퍼층의 반값 폭 측정은, 기판(2) 상에 버퍼층(31)을 마련한 웨이퍼 또는 반도체 발광 소자(버퍼층(31) 상에 다른 반도체층을 적층한 후의 칩)를 사용하여 행하기로 한다. XRD는 예를 들어 가부시키가이샤 리가쿠제, SmartLab을 사용하여 실시할 수 있다. 측정 조건은 예를 들어 이하의 것으로 한다.
관전압: 45kV
관전류: 200mA
파장 단색성: Kα1(Cu 타깃)
입사ㆍ수광 슬릿 폭: 1㎜
또한, 반도체 발광 소자(LED 구조 전체)의 XRD 측정은, LED 구조까지 적층한 후의 칩을 사용하여 행하기로 한다. XRD는 예를 들어 가부시키가이샤 리가쿠제, SmartLab을 사용하여 실시할 수 있다. 측정 조건은 예를 들어 이하의 것으로 한다.
관전압: 45kV
관전류: 200mA
파장 단색성: Kα1(Cu 타깃)
입사ㆍ수광 슬릿 폭: 0.1㎜
이하에서, 실시 형태에 관한 반도체 발광 소자(1)의 제조 방법의 일례를 설명한다.
우선, 표면에 미세한 요철 구조를 갖는 기판(2)을 준비한다. 기판(2)의 표면 상에, 버퍼층(31)을 형성한다. 버퍼층(31)은, 예를 들어 산소를 함유하는 AlN 타깃을 사용한 스퍼터링에 의해 형성할 수 있다. AlN 타깃에 있어서의 산소의 함유량은, 예를 들어 10wtppm 이상 100wtppm 이하이다.
예를 들어, 처음에 산소 함유량이 상대적으로 적은 AlN 타깃을 사용하여 AlN을 성막하고, 다음으로 산소 함유량이 상대적으로 많은 AlN 타깃을 사용하여 AlN을 성막함으로써, 두께 방향에 있어서 산소의 농도 분포를 갖는 버퍼층(31)이 형성된다. 또는 처음에 산소를 함유하는 AlN 타깃을 사용하여 AlN을 성막하고, 다음으로이 AlN 타깃을 스퍼터링하면서 성막 공간에 산소를 도입함으로써, 두께 방향에 있어서 산소의 농도 분포를 갖는 버퍼층(31)이 형성된다.
스퍼터링을 행할 때, 기판(2)의 온도는, 400℃ 이상 800℃ 이하가 바람직하다. 또한, 스퍼터링은, 1.0×10-4Pa 이하의 진공 중에서 행해지는 것이 바람직하다. 1.0×10-4Pa 이하의 진공 중에서 스퍼터링함으로써, 버퍼층(31) 중에 혼입되는 산소량을 저감시키고, 버퍼층(31)의 두께 방향에 있어서의 산소의 농도 분포를 크게 할 수 있다. AlN 타깃을 스퍼터링할 때의 스퍼터링 장치의 출력은, 150W 이상 400W 이하가 바람직하다. 이 밖에, 버퍼층(31)은, 유기 금속 기상 성장(Metal Organic Chemical Vapor Deposition: MOCVD)법이나 물리 증착(Physical Vapor Deposition: PVD)법 등을 사용하여 형성해도 된다.
이 버퍼층(31)은, 질소 등의 불활성 가스 분위기 중에 있어서, 1200℃ 이상 1800℃ 이하에서 열처리되는 것이 바람직하다. 열처리에 의해, 버퍼층(31)의 결정성이 향상된다. 또한, 버퍼층(31)의 결정성이 향상됨으로써, 버퍼층(31)의 내부에 함유되어 있던 산소가, 버퍼층(31)의 외부를 향하여 이동하고, 버퍼층(31)의 두께 방향에 있어서의 산소의 농도 분포를 크게 할 수 있다.
계속해서, 버퍼층(31) 상에 n형 반도체층(32), 완화층(33), 활성층(34) 및 p형 반도체층(35)을 순차 형성하여, 반도체층(3)을 형성한다. 반도체층(3)의 각 층의 형성 방법은, 유기 금속 기상 성장(Metal-Organic Vapor Phase Epitaxy: MOVPE)법인 것이 바람직하다. MOVPE법은, 복수의 유기 금속 가스를 반응시켜 목적으로하는 반도체층을 형성하는 방법이다. GaN, InGaN, AlGaN, InAlGaN 등 다양한 반도체층을 형성할 수 있다. Ga의 원료가 되는 유기 금속 가스로서는, 트리메틸갈륨(TMGa) 또는 트리에틸갈륨(TEGa)을 들 수 있다. Al의 원료가 되는 유기 금속 가스로서는, 트리메틸알루미늄(TMAl)을 들 수 있다. In의 원료가 되는 유기 금속 가스로서는, 트리메틸인듐(TMIn)을 들 수 있다. MOVPE 장치 내에서 가열된 기판(2) 상에 유기 금속 가스를 공급하여, 반도체층(3)의 각 층을 순차적으로 성장시켜 갈 수 있다. 필요에 따라, 성장 중의 층에 불순물 원소를 도핑해도 된다.
반도체층(3)을 형성한 후, 전극(5)(p 패드 전극) 및 전극(6)(n 패드 전극)을 형성한다. 필요에 따라, 반도체층(3)과 이들 전극 사이에 투광 전극(7)을 형성해도 된다. 전극(5) 및 전극(6)은, 예를 들어 스퍼터링이나 전자 빔(Electron Beam: EB) 증착에 의해 형성할 수 있다. 투광 전극(7)은, 예를 들어 스퍼터링에 의해 형성할 수 있다.
반사층(4)은, 예를 들어 기판(2)의 이면측에, 전술한 제1 유전체층과 제2 유전체층을 교대로 적층함으로써 형성된다. 이들 유전체층은, 예를 들어 물리 증착법에 의해 형성할 수 있다. 물리 증착법으로서는, 진공 증착, 분자선 증착(MBE), 이온 플레이팅, 이온 빔 증착, 스퍼터링 등을 들 수 있다. 이온 빔 어시스트 증착(Ion-beam Assisted Deposition: IAD)도 유용하다. IAD법은, 진공 증착 중에 이온총으로 가스 이온을 조사하여, 치밀한 막을 형성하는 방법이다. 가스 이온을 조사할 때 동량의 전자를 날려서 중화하는 것도 유효하다. IAD법을 사용함으로써, 치밀하고 평탄한 다층막을 형성할 수 있다. 반사층(4)은 기판(2)측에 제1 유전체층을 마련하고, 이하, 제2 유전체층과 제1 유전체층을 교대로 성막함으로써 형성된다.
필요에 따라, 반사층(4)의 하부에 금속 반사층을 더 형성해도 된다. 금속 반사층은, 예를 들어 스퍼터링법이나 전자 빔 증착에 의해 형성할 수 있다.
이상의 공정으로 제작된 반도체 발광 소자(1)에 대해, 필요에 따라, 반도체층(3) 또는 반도체 발광 소자(1) 전체를 덮는 보호층을 형성해도 된다.
다음에, 실장 기판(8)에, 반도체 발광 소자(1)를 실장한다. 실장 공정에서는, 반사층(4)과 실장 기판(8) 사이의 밀착성이 불충분한 경우, 이들 사이에 접착층을 마련해도 된다. 반도체 발광 소자(1)는, 실장 기판(8) 상에 플립 칩 실장되어도 된다.
(실시예)
본 발명의 실시예에 관한 반도체 발광 소자 및 비교예에 관한 반도체 발광 소자를 설명한다.
실시예 및 비교예에 관한 반도체 발광 소자는, 이하와 같이 제작하였다.
기판(2)으로서, PSS를 사용한다. 즉, 기판(2)은, 표면에 미세한 요철 구조를 갖는 사파이어 기판이다. 기판(2)을 600℃로 가열하여, 기판(2)의 표면측에, 1×10-5Pa의 분위기 중에서 스퍼터링법에 의해 AlN 버퍼층을 마련한다. 이 AlN 버퍼층은, N2 분위기 중에서, 1550℃에서 1시간 어닐링 처리를 실시하였다. AlN 버퍼층의 산소량 및 두께에 관해서는, 표 1에 나타낸 값이 얻어지도록, 각 공정의 조건을 제어하였다. 또한, 스퍼터링에는, AlN 스퍼터링 타깃(산소 함유량 30wtppm)을 사용하였다.
AlN 버퍼층 상에 MOCVD 장치를 사용하여, 발광 피크 파장이 380㎚ 이상 425㎚ 이하로 되도록, n형 반도체층, 완화층, 활성층 및 p형 반도체층을 마련하였다. n형 반도체층, 완화층 및 활성층의 각각의 조성 및 두께는, 표 1에 나타낸 바와 같다. p형 반도체층은, 모든 실시예 및 비교예에 있어서, p-GaN(Mg 농도: 2.5×101㎝-3)/p-Al0.17Ga0.83N(Mg 농도: 3.0×1019㎝-3)의 적층 구조로 하였다.
또한, 비교예 1은, 스퍼터링 때 산소 함유 분위기로 함으로써, AlN 버퍼층의 깊이 방향에 있어서의 산소 분포를 바꾼 것이다. 또한, 비교예 2는, Al 스퍼터링 타깃을 산소 함유 분위기 중에서 스퍼터링함으로써, AlN 버퍼층의 깊이 방향에 있어서의 산소 분포를 균일하게 한 것이다.
또한, 완화층과 활성층에 있어서는, 적층 구조 중의 각 단층의 조성 및 막 두께의 상한으로부터 하한의 범위를, 「∼」를 사용하여 나타내고 있다. 각 층의 조성 및 막 두께는, 전술에 기재한 방법으로 측정하였다. 또한, 실시예 1 및 실시예 2의 n형 반도체층은, Si 농도가 8×1018 내지 5×1019atm/㎤의 범위 내였다.
Figure 112020019650715-pct00001
실시예 및 비교예에 관한 반도체 발광 소자의 제작에 있어서, n형 반도체층, 완화층, 활성층 및 p형 반도체층을 마련하기 전에, AlN 버퍼층의 X선 회절(XRD) 측정을 실시하여, 반값 폭을 구하였다. 또한, n형 반도체층, 완화층, 활성층 및 p형 반도체층을 마련한 후에, XRD 장치에서 (0002)면, (10-12)면에 대해 ω 스캔 측정을 실시하여, 반값 폭을 구하였다. 각각의 반값 폭을 표 2에 나타낸다.
Figure 112020019650715-pct00002
표로부터 알 수 있는 바와 같이, 실시예에 관한 반도체 발광 소자에 있어서, 버퍼층의 (0002)면의 반값 폭은 350arcsec 이하였다. 또한, 실시예에 관한 반도체 발광 소자에 있어서, (0002)면의 반값 폭은 200arcsec 이하였다. 또한, 실시예에 있어서, (10-12)면의 반값 폭은 250arcsec 이하였다. 모두 반값 폭이 작아져 있어, 결정성이 개선되어 있음을 알 수 있다.
반도체층을 형성한 후, 투광 전극으로서 ITO, 전극으로서의 Au/Ti 및 반사층으로서의 AgPdCu층을 순차 마련하여 반도체 발광 소자를 제작하였다. 제작한 각 반도체 발광 소자의 발광 효율을 구하였다. 발광 효율의 측정 방법은, 이하와 같다.
제작한 반도체 발광 소자를 칩화한다. 각 반도체 발광 소자의 칩 사이즈는, 모두 0.18㎟로 하였다. 은 페이스트나 땜납, 투명한 접착제 등을 사용하여 각 반도체 발광 소자를 실장 기판 상에 고정한다. 금 와이어 등을 사용하여 각 반도체 발광 소자를 실장 기판과 도통시킨다. 실장된 반도체 발광 소자를, 적분구를 갖는 전 광속 측정 시스템(오츠카 덴시제 MCPD9800)을 사용하여, 전 광속 측정을 실시하였다. 얻어진 결과로부터, 반도체 발광 소자의 외부 양자 효율을 산출하였다. 그 후, 각 반도체 발광 소자의 발광 강도의 대비를 행하였다. 대비는 비교예 1의 반도체 발광 소자의 외부 양자 효율을 100으로 하였을 때의 상대적인 효율값으로서 기재하였다. 또한 발광 소자의 정션 온도 Tj를 Vf 측정법으로 측정하였다. 구체적으로는, 1mA를 공급하면서, 반도체 발광 소자의 주위 온도를 변화시켰을 때의 각각의 Vf값을 측정하여, Vf의 온도 의존성을 파악하였다. 이를 사용하여, 반도체 발광 소자의 주위를 일정 온도(실온)로 하여 35A/㎠의 전류를 공급하여, 반도체 발광 소자에 있어서 발열이 일어나는 상태로 하였을 때의 Vf값으로부터, Tj를 산출하였다. 그 후, 각 반도체 발광 소자의 Tj의 대비를 행하였다. 대비는 비교예 1의 반도체 발광 소자의 Tj를 100으로 하였을 때의 상대적인 값으로 하여 기재하였다. 결과를 이하의 표 3에 나타낸다.
Figure 112020019650715-pct00003
표 3에 나타낸 결과로부터, 실시예에 관한 반도체 발광 소자는, 비교예에 관한 반도체 발광 소자에 비하여, 피크 파장 380 내지 425㎚의 범위에서 상대 효율이 높고, 상대 정션 온도도 내릴 수 있었다. 이것은, 실시예에 관한 반도체 발광 소자가, 비교예에 관한 반도체 발광 소자에 비하여, 발광 효율이 높고, 장시간의 점등에 의해 적합하다는 것을 나타내고 있다.
또한, 표 2에 나타낸 결과로부터, 실시예에 관한 반도체 발광 소자는, 버퍼층에 있어서의 (0002)면의 반값 폭이 350arc.sec. 이하이고, 비교예에 관한 반도체 발광 소자에 비하여, 반도체층(3)의 결정성이 높은 것을 알 수 있다.
또한, 실시예 3과 실시예 5를 비교하면, 실시예 3의 쪽이 상대 효율, 상대 정션 온도가 개선되어 있었다. 이것은, 실시예 3의 완화층 중에 Al을 함유한 AlGaN층을 사용하고 있기 때문이다.
또한, 실시예 1 및 실시예 3에 있어서, 상대 효율 및 상대 정션 온도의 좋은 결과가 얻어지고 있다. 이것은, 실시예 1 및 실시예 3의 AlN 버퍼층의 (0002)면의 반값 폭, 반도체층 적층 후의 (0002)면의 반값 폭, (10-12)면의 반값 폭이 작기 때문이다. AlN 버퍼층의 산소 분포를 제어한 상태에서 반값 폭을 제어하는 것의 효과를 확인할 수 있었다.
이상, 본 발명의 몇몇 실시 형태를 예시하였지만, 이들 실시 형태는, 예로서 제시된 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 신규의 실시 형태는, 다른 다양한 형태로 실시될 수 있으며, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경 등을 행할 수 있다. 이들 실시 형태나 그의 변형예는, 발명의 범위와 요지에 포함됨과 함께, 청구범위에 기재된 발명과 그의 균등의 범위에 포함된다. 또한, 전술한 각 실시 형태는, 서로 조합하여 실시할 수 있다.

Claims (15)

  1. 발광 피크 파장이 380㎚ 이상 425㎚ 이하인 반도체 발광 소자에 있어서,
    상기 반도체 발광 소자는,
    반사층과,
    상기 반사층 상에 마련된 기판과,
    상기 기판 상에 마련된 반도체층을 포함하는 적층 구조를 구비하고,
    상기 기판의 상기 반도체층 측의 표면에는, 요철 구조가 마련되고,
    상기 반도체층은, 두께 10㎚ 이상 100㎚ 이하의 질화알루미늄을 포함하는 버퍼층을 갖고,
    상기 버퍼층은 산소를 함유하고,
    상기 버퍼층의 깊이 3㎚에 있어서의 산소 농도를 O3㎚(at％)라 하고, 깊이 8㎚에 있어서의 산소 농도를 O8㎚(at％)라 하였을 때, 0.01≤O8㎚/O3㎚≤0.5인 것을 특징으로 하는, 반도체 발광 소자.
  2. 제1항에 있어서,
    상기 기판은, 사파이어 기판인 것을 특징으로 하는, 반도체 발광 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 반도체층은, 상기 버퍼층 상에 위치하는 n형 반도체층을 갖고,
    상기 n형 반도체층의 적어도 일부는, AlGaN층인 것을 특징으로 하는, 반도체 발광 소자.
  4. 제1항 또는 제2항에 있어서,
    상기 반도체층은, 상기 버퍼층 상에 위치하는 활성층을 갖고,
    상기 활성층의 적어도 일부는, InAlGaN층과 AlGaN층의 적층 구조인 것을 특징으로 하는, 반도체 발광 소자.
  5. 제4항에 있어서,
    상기 반도체층은, 상기 버퍼층과 상기 활성층 사이에 마련되어 상기 활성층의 결정의 변형을 완화시키는 완화층을 더 갖고,
    상기 완화층은, In 및 Al의 적어도 어느 것을 함유하는 것을 특징으로 하는, 반도체 발광 소자.
  6. 제5항에 있어서,
    상기 완화층은,
    InAlGaN층 또는 InAlGaN층과 AlGaN층이 교대로 마련된 초격자 구조를 갖는 것을 특징으로 하는, 반도체 발광 소자.
  7. 제1항 또는 제2항에 있어서,
    상기 버퍼층의 X선 회절 측정에 있어서의 (0002)면의 반값 폭이 350arcsec 이하인 것을 특징으로 하는, 반도체 발광 소자.
  8. 제1항 또는 제2항에 있어서,
    상기 발광 피크 파장은, 400㎚ 이상 420㎚ 이하인 것을 특징으로 하는, 반도체 발광 소자.
  9. 제1항 또는 제2항에 기재된 반도체 발광 소자의 제조 방법에 있어서,
    상기 버퍼층을, 스퍼터링법으로 형성하는 것을 특징으로 하는, 반도체 발광 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 스퍼터링법은, 상기 기판의 온도를 400℃ 이상 800℃ 이하로 하고, 1×10-4Pa 이하의 진공 중에서 행하는 것을 특징으로 하는, 반도체 발광 소자의 제조 방법.
  11. 제9항에 있어서,
    상기 버퍼층을 형성한 후에, 불활성 가스 분위기 중 또한 1200℃ 이상 1800℃ 이하에서 상기 버퍼층을 열처리하는 것을 특징으로 하는, 반도체 발광 소자의 제조 방법.
  12. 제1항에 있어서,
    상기 기판은, 사파이어 기판이고,
    상기 반도체층은,
    상기 버퍼층 상에 위치하고, 적어도 일부가 AlGaN층인 n형 반도체층과,
    상기 n형 반도체층 상에 위치하고, In 및 Al의 적어도 어느 것을 함유하는 완화층과,
    상기 완화층 상에 위치하고, 적어도 일부가 InAlGaN층과 AlGaN층의 적층 구조인 활성층을 갖고,
    상기 완화층은 상기 활성층의 결정의 변형을 완화시키는 것을 특징으로 하는, 반도체 발광 소자.
  13. 제12항에 있어서,
    상기 완화층은,
    InAlGaN층 또는 InAlGaN층과 AlGaN층이 교대로 마련된 초격자 구조를 갖는 것을 특징으로 하는, 반도체 발광 소자.
  14. 제13항에 있어서,
    상기 버퍼층의 X선 회절 측정에 있어서의 (0002)면의 반값 폭이 350arcsec 이하인 것을 특징으로 하는, 반도체 발광 소자.
  15. 제12항 또는 제14항에 있어서,
    상기 발광 피크 파장은, 400㎚ 이상 420㎚ 이하인 것을 특징으로 하는, 반도체 발광 소자.
KR1020207005418A 2017-08-31 2018-07-06 반도체 발광 소자 및 그의 제조 방법 KR102295780B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017167131 2017-08-31
JPJP-P-2017-167131 2017-08-31
PCT/JP2018/025731 WO2019044173A1 (ja) 2017-08-31 2018-07-06 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
KR20200035428A KR20200035428A (ko) 2020-04-03
KR102295780B1 true KR102295780B1 (ko) 2021-09-01

Family

ID=65525451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207005418A KR102295780B1 (ko) 2017-08-31 2018-07-06 반도체 발광 소자 및 그의 제조 방법

Country Status (4)

Country Link
US (1) US11211529B2 (ko)
JP (1) JP7123322B2 (ko)
KR (1) KR102295780B1 (ko)
WO (1) WO2019044173A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210145587A (ko) 2020-05-25 2021-12-02 삼성전자주식회사 버퍼 구조체를 포함하는 반도체 발광 소자
CN113764555B (zh) * 2021-07-28 2023-09-01 西安电子科技大学芜湖研究院 基于纳米图形插入层的AlN紫外发光二极管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022447A (ja) 2012-07-13 2014-02-03 Ulvac Japan Ltd ＧａＮ系デバイスの製造方法およびＡｌＮの成膜方法
JP2017506434A (ja) 2014-02-17 2017-03-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップの製造方法及びオプトエレクトロニクス半導体チップ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3785970B2 (ja) * 2001-09-03 2006-06-14 日本電気株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
JP2004043281A (ja) * 2002-05-16 2004-02-12 Ngk Insulators Ltd エピタキシャル基板
JP2005072148A (ja) * 2003-08-21 2005-03-17 Mitsubishi Cable Ind Ltd 窒化物系半導体装置
JP4535935B2 (ja) * 2005-05-19 2010-09-01 日本電信電話株式会社 窒化物半導体薄膜およびその製造方法
JP2009283785A (ja) * 2008-05-23 2009-12-03 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
EP2544250B1 (en) * 2010-03-01 2020-01-08 Sharp Kabushiki Kaisha Process for production of nitride semiconductor element, nitride semiconductor light-emitting element, and light-emitting device
US9929310B2 (en) 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
US9419185B2 (en) * 2014-01-27 2016-08-16 Glo Ab Method of singulating LED wafer substrates into dice with LED device with Bragg reflector
JP6331572B2 (ja) * 2014-03-28 2018-05-30 日亜化学工業株式会社 窒化物半導体素子の製造方法
US9614124B2 (en) * 2015-02-27 2017-04-04 Tohoku University Substrate having annealed aluminum nitride layer formed thereon and method for manufacturing the same
US10243103B2 (en) * 2015-06-25 2019-03-26 Lg Innotek Co., Ltd. Ultraviolet light emitting diode, light emitting diode package, and lighting device
KR102506957B1 (ko) * 2016-02-02 2023-03-08 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
CN106025026B (zh) * 2016-07-15 2018-06-19 厦门乾照光电股份有限公司 一种用于发光二极管的AlN缓冲层及其制作方法
JP6798452B2 (ja) * 2017-08-23 2020-12-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022447A (ja) 2012-07-13 2014-02-03 Ulvac Japan Ltd ＧａＮ系デバイスの製造方法およびＡｌＮの成膜方法
JP2017506434A (ja) 2014-02-17 2017-03-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップの製造方法及びオプトエレクトロニクス半導体チップ

Also Published As

Publication number Publication date
JP7123322B2 (ja) 2022-08-23
WO2019044173A1 (ja) 2019-03-07
JPWO2019044173A1 (ja) 2020-10-29
KR20200035428A (ko) 2020-04-03
US11211529B2 (en) 2021-12-28
US20200176633A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
TW552723B (en) Group III nitride compound semiconductor light-emitting element
US9159877B2 (en) Nano-structured light-emitting device and methods for manufacturing the same
JP6510888B2 (ja) 半導体発光素子の製造方法
TWI377698B (en) Gan type semiconductor light emitting element and lamp
KR101125395B1 (ko) 발광소자 및 그 제조방법
EP2722897B1 (en) Light emitting device
TWI470825B (zh) 發光裝置及其製造方法
US9466765B1 (en) Method of manufacturing semiconductor light emitting device
TWI623112B (zh) Nitride semiconductor light-emitting element
US9525106B2 (en) Semiconductor light emitting device
KR20080033545A (ko) 질화갈륨계 화합물 반도체 발광 장치 및 그 제조 방법
US20110220945A1 (en) Light emitting device and light emitting device package having the same
KR101103963B1 (ko) 발광소자 및 그 제조방법
JP2012104832A (ja) エッチング停止層を有するｎ型閉じ込め構造を備える垂直型発光ダイオード（ＶＬＥＤ）及びその製造方法
US20140264254A1 (en) Semiconductor light emitting device and illumination apparatus including the same
KR102295780B1 (ko) 반도체 발광 소자 및 그의 제조 방법
US20130056747A1 (en) Nitride semiconductor light emitting device and manufacturing method thereof
US8828761B2 (en) Manufacturing a semiconductor light emitting device using a trench and support substrate
KR101679502B1 (ko) 나노 구조체가 삽입된 발광다이오드 소자
KR101313645B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100676286B1 (ko) ＺｎＯ층을 갖는 수직형 발광다이오드 및 그 제조방법
JP2013058608A (ja) 半導体発光素子、ランプおよび半導体発光素子の製造方法
KR101843738B1 (ko) 발광소자
KR101744845B1 (ko) 발광다이오드 제조방법 및 이에 의해 제조된 발광다이오드
KR20110104693A (ko) 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant