JP2004043281A - エピタキシャル基板 - Google Patents

エピタキシャル基板 Download PDF

Info

Publication number
JP2004043281A
JP2004043281A JP2003005601A JP2003005601A JP2004043281A JP 2004043281 A JP2004043281 A JP 2004043281A JP 2003005601 A JP2003005601 A JP 2003005601A JP 2003005601 A JP2003005601 A JP 2003005601A JP 2004043281 A JP2004043281 A JP 2004043281A
Authority
JP
Japan
Prior art keywords
film
epitaxial substrate
group iii
iii nitride
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003005601A
Other languages
English (en)
Inventor
Tomohiko Shibata
柴田 智彦
Shigeaki Sumiya
角谷 茂明
Keiichiro Asai
浅井 圭一郎
Mitsuhiro Tanaka
田中 光浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2003005601A priority Critical patent/JP2004043281A/ja
Priority to US10/425,734 priority patent/US6805982B2/en
Priority to EP03010820A priority patent/EP1369905A3/en
Publication of JP2004043281A publication Critical patent/JP2004043281A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/08Germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264Up to 3 mils
    • Y10T428/2651 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】Al含有下地膜を有するエピタキシャル基板上にIII族窒化物膜を形成した際に、そのIII族窒化物膜の特性変動を抑制し、目的とする半導体素子の諸特性の変動を抑制して、その製造部止まりを向上させる。
【解決手段】単結晶基材1上に少なくともAlを含むIII族窒化物下地膜2を形成し、下地膜2上に酸化膜3を形成してエピタキシャル基板10を作製する。酸化膜3の表面酸化濃度は3原子%以上であり、その厚さは50Å以下である。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】本発明は、エピタキシャル基板に関し、詳しくは、フォトニックデバイス及び電子デバイスなどの半導体素子、並びにフィールドエミッタなどの素子を構成する基板として好適に用いることのできるエピタキシャル基板に関する。
【0002】
【従来の技術】III族窒化物膜は、フォトニックデバイス及び電子デバイスなどの半導体素子を構成する半導体膜として用いられており、近年においては、携帯電話などに用いられる高速ICチップなどを構成する半導体膜としても注目を浴びている。また、特にAlを含むIII族窒化物膜は、フィールドエミッタへの応用材料として注目されている。
【0003】このようなIII族窒化物膜を形成する基板として、所定の基材上にエピタキシャル成長により形成した下地膜を具える、いわゆるエピタキシャル基板が用いられている。このエピタキシャル基板は反応管内に設けられたサセプタ上に設置した後、前記サセプタ内外の加熱機構によって所定の温度に加熱し、III族金属供給原料及び窒素供給原料、並びに必要に応じて他の元素の供給原料をキャリアガスとともに前記反応管内に導入するとともに、前記エピタキシャル基板上に供給し、CVD法に従って目的とするIII族窒化物膜を形成し、所定の半導体素子を得るものである。
【0004】
【発明が解決しようとする課題】しかしながら、前記エピタキシャル基板は所定の反応管内で作製した後取り出し、大気中において数時間又は数日放置された後に、上述した成膜工程が施される場合がほとんどである。この場合、前記エピタキシャル基板上に形成したIII族窒化物膜の特性がその保存状態などによって変化し、最終的に得た半導体素子の特性も初期の設計値からずれてしまうという問題があった。
【0005】この傾向は、前記エピタキシャル基板を構成する下地膜中のAl含有量が増大するにつれて顕著になり、このようなAl含有エピタキシャル基板上にAl系III族窒化物膜を形成して半導体素子を作製しようとした場合、その製造部止まりが大きく劣化してしまうという問題があった。
【0006】本発明は、Al含有下地膜を有するエピタキシャル基板上にIII族窒化物膜を形成した際に、そのIII族窒化物膜の特性変動を抑制し、目的とする半導体素子の諸特性の変動を抑制して、その製造部止まりを向上させることである。
【0007】
【課題を解決するための手段】上記目的を達成すべく、本発明は、
所定の単結晶基材と、この単結晶基材上に形成された、少なくともAlを含むIII族窒化物下地膜と、このIII族窒化物下地膜上に形成された酸化膜とを具え、前記酸化膜の表面酸素濃度が3原子%以上であり、前記酸化膜の厚さが50Å以下であることを特徴とする、エピタキシャル基板に関する。
【0008】本発明者らは上記目的を達成すべく鋭意検討を実施した。その結果、上述したようにエピタキシャル基板を大気中に放置した場合、当然のことながらその表面が酸化されて酸化膜が形成されるが、この酸化膜の物理特性が前記エピタキシャル基板上にIII族窒化物膜を形成した場合において、その物理特性に大きな影響を及ぼすことを見出した。
【0009】したがって、前記エピタキシャル基板表面、すなわちエピタキシャル基板を構成する下地膜表面に形成される酸化膜の物理特性を積極的に制御し、所定の特性を満足するようにすることにより、前記エピタキシャル基板上に形成されたIII族窒化物膜の物理特性の変動を抑制できることを見出し、本発明をするに至ったものである。
【0010】本発明によれば、Al含有下地膜を含むエピタキシャル基板表面に形成された酸化膜が本発明の要件を満足する限り、前記エピタキシャル基板の保存状態などに関係なく、前記エピタキシャル基板上に形成したIII族窒化物膜の物理特性の変動を抑制し、目的とする半導体素子の特性変動を抑制して製造部止まりを向上させることができる。
【0011】なお、本発明の好ましい態様においては、前記酸化膜の表面粗さRaを5Å以下にする。これによって、エピタキシャル基板上に形成したIII族窒化物膜の物理特性の変動をより効果的に抑制し、目的とする半導体素子の特性変動をより効果的に抑制して製造部止まりをさらに向上させることができる。
【0012】また、前記酸化膜の表面酸素濃度及び厚さは、Arイオンを用いて前記III族窒化物下地膜を厚さ方向にエッチングすると同時に、ESCAによる組成分析を行って得た、厚さ方向の組成分析より求めたものである。
【0013】詳細なESCA測定条件は以下に示す通りである。X線源として、Mgターゲットを用いたエネルギー1253.6eVのX線を用いた。分析は、測定領域1.1mmφ、検出角45度、及びパスエネルギー35.75eVで行ない、酸素原子の同定には、O1sスペクトルを用いた。測定の際の真空度は3×10−9Torrであった。エッチングには加速電圧3.0kVのArイオンを用い、その際、ラスター領域は3mm×3mmである。
【0014】本条件でのエッチング速度は、SiOで42Å/分であり、Alのスパッタ速度はSiOの場合の1/4であることが確認された。そこで、前記III族窒化物下地膜のスパッタ速度を便宜上Al換算エッチングレートから計算し、1nmエッチングするための時間を逆算して、そのエッチング開始時点の酸素濃度を上記表面酸素濃度とし、表面残留酸素が消失するまでのエッチング時間及び上記エッチングレートから上記酸化膜の厚さを導出したものである。なお、上述した方法における酸素検出限界は0.5原子%である。
【0015】さらに、本発明の他の好ましい態様においては、前記酸化膜下のAl含有下地膜の酸素濃度を所定濃度以下、具体的には、表面から0.2μmの深さにおける酸素濃度が1019/cm以下となるようにする。これによって前記III族窒化物膜の特性変動に対するAl含有下地膜からの影響を抑制することができ、目的とする半導体素子の特性変動をより効果的に抑制して製造部止まりをさらに向上させることができるようになる。
【0016】前記Al含有下地膜中の酸素濃度は、上述したように極めて微量であるため、測定検出限界以下のESCAではなく、SIMSにて測定を実施した。
【0017】詳細なSIMS測定条件は以下に示す通りである。CAMECA社製セクター磁場型−SIMS装置を用いるとともに、一次イオンとして14.5KeVのCsを用い、二次イオンとして負イオンを用いる。この際、酸素導入・チャージ補正は行わない。また、前記Al含有下地膜に対して金蒸着膜を表面にコーティングしてチャージアップの影響を極力抑え、大気中の不純物による影響を最小にするため液体窒素コールドトラップを使用する。また、表面より0.2μm深さでの酸素濃度の値は、アルゴンイオンを用いた厚さ方向のエッチングを行うことによって得た、depth profileから決定する。濃度の絶対値は、イオン注入標準試料に基づいて決定している。検出限界は、7×1016/cmである。
【0018】
【発明の実施の形態】以下、本発明を、発明の実施の形態に基づいて詳細に説明する。
【0019】図1は本発明のエピタキシャル基板の構成を概念的に示す図である。図1に示すように、本発明のエピタキシャル基板10は、所定の単結晶基材1と、この単結晶基材1上に形成された、少なくともAlを含むIII族窒化物下地膜2と、この下地膜2上に形成された酸化膜3とを具える。
【0020】酸化膜3の表面酸素濃度は3原子%以上であることが必要であり、好ましくは5原子%〜10原子%に設定する。また、酸化膜3の厚さは50Å以下であることが必要であり、好ましくは10Å〜40Åに設定する。これによって、エピタキシャル基板10、すなわち酸化膜3上に所定のIII族窒化物膜を形成した場合において、その物理特性の変動を抑制し、最終的に得た半導体素子の特性変動を効果的に抑制することができる。なお、酸化膜3の厚さは、上述したESCAによる組成分析において、酸素原子が1原子%以上存在する領域の厚さで定義したものである。
【0021】また、上述したように酸化膜3の表面粗さRaは5Å以下であることが好ましく、さらには2Å以下であることが好ましい。これによって、上述した作用効果をより効果的に奏することができるようになる。
【0022】さらに、下地膜2中の酸素濃度を所定の濃度以下、具体的には下地膜2の表面から0.2μm深さにおける酸素濃度が1019/cm以下、さらには1018/cm以下、特には5×1018/cm以下とすることが好ましい。これによって、酸化膜3上に形成した前記III族窒化物膜の特性変動に対する下地膜2の影響を低減することができ、目的とする半導体素子の特性変動をより効果的に抑制して製造部止まりをさらに向上させることができるようになる。
【0023】酸化膜3は上述した特性を満足するものであればその形成方法については特に限定されない。図1に示すエピタキシャル基板10は、単結晶基材1を所定の反応管内に設置し、CVD法などにより下地膜2を形成することによって作製されるが、この際の、酸素濃度及び水分濃度を適宜に制御することによって本発明の要件を満足する酸化膜3を簡易に形成することができる。この場合は、例えば前記反応管内の露点を−90℃以下、好ましくは−100℃以下に設定する。
【0024】しかしながら、好ましくは下地膜2の諸特性を制御することによって実施する。具体的には下地膜2の(002)面におけるX線ロッキングカーブの半値幅が200秒以下、好ましくは100秒以下となるようにその結晶性を向上させることにより、エピタキシャル基板10の作製条件などに依存することなく、本発明の要件を満足する酸化膜3を簡易に得ることができる。すなわち、通常のエピタキシャル基板の作製工程及び大気中での放置を経ることにより、上述した要件を満足する酸化膜3を得ることができる。
【0025】したがって、この場合は、エピタキシャル基板10を作製する際の、反応管内の露点を−90℃を超える値に設定した場合においても上記要件を満足した酸化膜3を簡易に得ることができる。また、エピタキシャル基板10の大気中での保存状態に依存することなく、上記要件を満足する酸化膜3を簡易に得ることができる。
【0026】上述のような高結晶の下地膜2は、例えばCVD法によって下地膜2を形成する場合において、基板となる単結晶基材1の温度を1100℃以上、好ましくは1250℃以下に設定することによって簡易に得ることができる。このとき、下地膜2の厚さは0.5μm以上であることが好ましく、さらには1μm〜3μmであることが好ましい。
【0027】上述した本発明の作用効果は下地膜2中のAl含有量が増大するにつれて顕著になる。さらに、単結晶基材1を上述した高温度に設定して下地膜2を形成する場合、下地膜2中のAl含有量が増大するにつれてその結晶性がより向上するようになる。かかる観点より、下地膜2中のAl含有量は全III族元素に対して50原子%以上であることが好ましく、さらには100原子%、すなわち下地膜2がAlNから構成されていることが好ましい。
【0028】但し、下地膜2はAlの他にGa及びInなどのIII族元素を含有することができ、必要に応じてMg、Si、又はBなどの元素を含有することもできる。さらに、意識的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含むことができる。
【0029】単結晶基材1はサファイア単結晶、ZnO単結晶、SiC単結晶、Si単結晶、GaAs単結晶、及びAlGaN単結晶、LiAlO単結晶、LiGaO単結晶、MgAl単結晶、MgO単結晶などの、公知の基板材料から構成することができる。
【0030】
【実施例】以下、実施例により本発明を具体的に説明する。
(実施例)
本実施例においては、図1に示すようなエピタキシャル基板10を作製し、このエピタキシャル基板上にGaN膜を形成した。単結晶基材としてC面サファイア基材を用い、これを石英製の反応管内に設置されたサセプタ上に載置した。次いで、圧力を15Torrに設定して、水素キャリアガスを流速3m/secとなるように供給した後、ヒータにより、前記基材を1200℃まで加熱した。
【0031】Al供給原料としてトリメチルアルミニウム(TMA)を用いるとともに、窒素供給原料としてアンモニアガス(NH)を用い、これら原料ガスを水素キャリアガスとともに、TMAとNHとのモル比が1:450となるようにして前記反応管内に導入するとともに、前記基材上に供給した。そして、120分間エピタキシャル成長させることによって、下地膜としてのAlN膜を厚さ2μmに形成し、エピタキシャル基板を作製した。
【0032】前記AlN膜の厚さ方向に対して上述したESCAによる組成分析を行ったところ、前記AlN膜の表面において、表面酸素濃度6原子%及び厚さ30Å、表面粗さ1.5Åの酸化膜が形成されていることが判明した。また、30Åよりも深い領域においてはESCAで測定する限り、酸素成分は検出限界以下であった。
【0033】さらに、前記AlN膜の、0.2μm深さにおける酸素濃度は、1.5×1017/cm以下であった。また、同深さにおいて、H濃度は5×1017/cmであり、C濃度は5×1016/cmであり、Si濃度は3×1016/cmであった。なお、前記AlN膜はエピタキシキャル成長しており、AlN膜の(002)面におけるX線ロッキングカーブ半値幅は60秒であった。
【0034】次いで、Ga供給原料としてトリメエチルガリウム(TMG)を用い、窒素供給原料としてNHガスを用い、これら原料ガスを水素キャリアガスとともに、TMGとNHとのモル比が1:2000となるようにして前記反応管内に導入するとともに、前記エピタキシャル基板上に供給して、GaN膜を厚さ3μmに形成した。
【0035】前記GaN膜の結晶品質を調べたところ、転位密度が1×10/cmであり、(002)面におけるX線ロッキングカーブ半値幅が120秒以下であることが確認された。
【0036】(比較例1)
単結晶基材としてC面サファイア基材を用い、下地膜としてのAlN膜を前記基材を900℃に加熱して、厚さ0.05μmに形成した以外は実施例と同様にしてエピタキシャル基板を作製した。前記AlN膜の厚さ方向に対してESCAによる組成分析を実施したところ、表面粗さ10Å、表面酸素濃度12原子%で、膜厚方向ほほ全域で2原子%以上の酸素成分が存在することが判明した。前記AlN膜の結晶品質をTEMで観察したところ、一部異軸成長が混入していることが確認された。
【0037】次いで、前記エピタキシャル基板上に実施例と同様にして厚さ3μmのGaN膜を形成した。前記GaN膜の結晶品質を調べたところ、転位密度が1×10/cmであり、(002)面におけるX線ロッキングカーブの半値幅が250秒程度であることが確認された。
【0038】(比較例2)
単結晶基材としてC面サファイア基材を用い、下地膜としてのAlN膜を前記基材を800℃に加熱して、厚さ1.0μmに形成した以外は実施例と同様にしてエピタキシャル基板を作製した。前記AlN膜の厚さ方向に対してESCAによる組成分析を実施したところ、表面粗さ100Å、表面酸素濃度15原子%で、膜厚方向ほほ全域で2原子%以上の酸素成分が存在することが判明した。また、前記AlN膜の結晶品質をTEMで観察したところ、一部異軸成長が混入していることが確認された。
【0039】次いで、前記エピタキシャル基板上に実施例と同様にして厚さ3μmのGaN膜を形成した。前記GaN膜の結晶品質を調べたところ、転位密度が5×10/cmであり、(002)面におけるX線ロッキングカーブの半値幅が500秒程度であることが確認された。
【0040】(比較例3)
単結晶基材としてC面サファイア基材を用い、下地膜としてのAlN膜を前記基材を1000℃に加熱して、厚さ1.0μmに形成した以外は実施例と同様にしてエピタキシャル基板を作製した。前記AlN膜の厚さ方向に対してESCAによる組成分析を実施したところ、表面粗さ50Å、表面酸素濃度12原子%で、膜厚方向ほほ全域で1原子%以上の酸素成分が存在することが判明した。また、前記AlN膜の(002)面におけるX線ロッキングカーブ半値幅は250秒であった。
【0041】次いで、前記エピタキシャル基板上に実施例と同様にして厚さ3μmのGaN膜を形成した。前記GaN膜の結晶品質を調べたところ、転位密度が5×10/cmであり、(002)面におけるX線ロッキングカーブの半値幅が300秒程度であることが確認された。
【0042】以上、実施例及び比較例から明らかなように、本発明の要件を満足した酸化膜を有するエピタキシャル基板上に形成したGaN膜は、転位密度及びX線ロッキングカーブ半値幅の結晶品質が一定のレベル以上となり、物理特性の変動が抑制されることが分かる。
【0043】以上、具体例を挙げながら、本発明を発明の実施の形態に基づいて詳細に説明したが、本発明は上記発明の実施に形態に限定されるものではなく、本発明の範疇を逸脱しない範囲であらゆる変更や変形が可能である。例えば、エピタキシャル基板を構成する単結晶基材と下地膜との間にバッファ層やひずみ超格子などの多層積層膜を挿入し、前記下地膜の結晶性を向上させて、前記エピタキシャル基板上に形成すべきIII族窒化物膜の結晶性向上を図ることができる。
【0044】
【発明の効果】以上説明したように、本発明によれば、Al含有III族窒化物下地膜を有するエピタキシャル基板上にIII族窒化物膜を形成した際に、そのIII族窒化物膜の特性変動を抑制し、前記エピタキシャル基板及び前記III族窒化物膜を含む半導体素子を作製した場合において、その諸特性の変動を抑制して、製造部止まりを向上させることができる。
【図面の簡単な説明】
【図1】本発明のエピタキシャル基板の構成を概念的に示す図である。
【符号の説明】
1 単結晶基材、2 Al含有III族窒化物下地膜、3 酸化膜、10 エピタキシャル基板

Claims (7)

  1. 所定の単結晶基材と、この単結晶基材上に形成された、少なくともAlを含むIII族窒化物下地膜と、このIII族窒化物下地膜上に形成された酸化膜とを具え、前記酸化膜の表面酸素濃度が3原子%以上であり、前記酸化膜の厚さが50Å以下であることを特徴とする、エピタキシャル基板。
  2. 前記酸化膜の表面粗さRaが5Å以下であることを特徴とする、請求項1に記載のエピタキシャル基板。
  3. 前記III族窒化物下地膜中のAl含有量が全III族元素に対して50原子%以上であることを特徴とする、請求項1又は2に記載のエピタキシャル基板。
  4. 前記III族窒化物下地膜はAlNからなることを特徴とする、請求項3に記載のエピタキシャル基板。
  5. 前記III族窒化物下地膜の(002)面におけるX線ロッキングカーブ半値幅が200秒以下であることを特徴とする、請求項1〜4のいずれか一に記載のエピタキシャル基板。
  6. 前記III族窒化物下地膜の、表面から0.2μmの深さにおける酸素濃度が、1019/cm以下であることを特徴とする、請求項1〜5のいずれか一に記載のエピタキシャル基板。
  7. 請求項1〜6のいずれか一に記載のエピタキシャル基板を含むことを特徴とする、半導体素子。
JP2003005601A 2002-05-16 2003-01-14 エピタキシャル基板 Pending JP2004043281A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003005601A JP2004043281A (ja) 2002-05-16 2003-01-14 エピタキシャル基板
US10/425,734 US6805982B2 (en) 2002-05-16 2003-04-30 Epitaxial substrates and semiconductor devices
EP03010820A EP1369905A3 (en) 2002-05-16 2003-05-14 Epitaxial substrates and semiconductor devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002141340 2002-05-16
JP2003005601A JP2004043281A (ja) 2002-05-16 2003-01-14 エピタキシャル基板

Publications (1)

Publication Number Publication Date
JP2004043281A true JP2004043281A (ja) 2004-02-12

Family

ID=29422429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003005601A Pending JP2004043281A (ja) 2002-05-16 2003-01-14 エピタキシャル基板

Country Status (3)

Country Link
US (1) US6805982B2 (ja)
EP (1) EP1369905A3 (ja)
JP (1) JP2004043281A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231302A (ja) * 2008-03-19 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
JP2010089971A (ja) * 2008-10-03 2010-04-22 Tokyo Univ Of Agriculture & Technology 窒化アルミニウム単結晶基板、積層体、およびこれらの製造方法
US7811908B2 (en) 2006-06-14 2010-10-12 Sumitomo Electric Industries, Ltd. Method of storing GaN substrate, stored substrate, and semiconductor device and method of its manufacture
US8772787B2 (en) 2006-06-14 2014-07-08 Sumitomo Electric Industries, Ltd. Prepared and stored GaN substrate
JP2017123403A (ja) * 2016-01-07 2017-07-13 株式会社リコー Pzt膜積層構造体、液体吐出ヘッド、液体吐出ユニット、液体を吐出する装置及びpzt膜積層構造体の製造方法
JPWO2019044173A1 (ja) * 2017-08-31 2020-10-29 東芝マテリアル株式会社 半導体発光素子およびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4305574B1 (ja) * 2009-01-14 2009-07-29 住友電気工業株式会社 Iii族窒化物基板、それを備える半導体デバイス、及び、表面処理されたiii族窒化物基板を製造する方法
FR3070841B1 (fr) 2017-09-12 2021-07-16 Oreal Applicateur cosmetique

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327398A (ja) * 1991-07-17 1993-12-10 Asahi Chem Ind Co Ltd 圧電体薄膜
JPH10135575A (ja) * 1996-09-06 1998-05-22 Toshiba Corp 窒化物系半導体素子及びその製造方法
JP2000164925A (ja) * 1998-11-24 2000-06-16 Showa Denko Kk 窒化物半導体発光素子
JP2002274996A (ja) * 2001-01-15 2002-09-25 Ngk Insulators Ltd エピタキシャル下地基板及びエピタキシャル基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5247377A (en) * 1975-10-13 1977-04-15 Semiconductor Res Found Method of inactivating surface of group iii-v compound semiconductor
JP4963763B2 (ja) * 2000-12-21 2012-06-27 日本碍子株式会社 半導体素子
JP3984471B2 (ja) * 2001-02-27 2007-10-03 松下電器産業株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327398A (ja) * 1991-07-17 1993-12-10 Asahi Chem Ind Co Ltd 圧電体薄膜
JPH10135575A (ja) * 1996-09-06 1998-05-22 Toshiba Corp 窒化物系半導体素子及びその製造方法
JP2000164925A (ja) * 1998-11-24 2000-06-16 Showa Denko Kk 窒化物半導体発光素子
JP2002274996A (ja) * 2001-01-15 2002-09-25 Ngk Insulators Ltd エピタキシャル下地基板及びエピタキシャル基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7811908B2 (en) 2006-06-14 2010-10-12 Sumitomo Electric Industries, Ltd. Method of storing GaN substrate, stored substrate, and semiconductor device and method of its manufacture
US8772787B2 (en) 2006-06-14 2014-07-08 Sumitomo Electric Industries, Ltd. Prepared and stored GaN substrate
JP2009231302A (ja) * 2008-03-19 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
JP2010089971A (ja) * 2008-10-03 2010-04-22 Tokyo Univ Of Agriculture & Technology 窒化アルミニウム単結晶基板、積層体、およびこれらの製造方法
JP2017123403A (ja) * 2016-01-07 2017-07-13 株式会社リコー Pzt膜積層構造体、液体吐出ヘッド、液体吐出ユニット、液体を吐出する装置及びpzt膜積層構造体の製造方法
JPWO2019044173A1 (ja) * 2017-08-31 2020-10-29 東芝マテリアル株式会社 半導体発光素子およびその製造方法
JP7123322B2 (ja) 2017-08-31 2022-08-23 東芝マテリアル株式会社 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
US6805982B2 (en) 2004-10-19
EP1369905A3 (en) 2009-09-16
US20030213949A1 (en) 2003-11-20
EP1369905A2 (en) 2003-12-10

Similar Documents

Publication Publication Date Title
EP1211715B1 (en) A method for fabricating a III-V nitride film
KR101669259B1 (ko) 적층체의 제조방법
KR101697486B1 (ko) 적층체의 제조방법
JP3768943B2 (ja) Iii族窒化物エピタキシャル基板、iii族窒化物素子用エピタキシャル基板及びiii族窒化物素子
JP2010114423A (ja) ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4331906B2 (ja) Iii族窒化物膜の製造方法
JP2002274996A (ja) エピタキシャル下地基板及びエピタキシャル基板
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP2004043281A (ja) エピタキシャル基板
JP4291527B2 (ja) Iii族窒化物エピタキシャル基板の使用方法
EP2296169A1 (en) Method for manufacturing nitrogen compound semiconductor substrate, nitrogen compound semiconductor substrate, method for manufacturing single crystal sic substrate, and single crystal sic substrate
TW426887B (en) Method for growing nitride compound semiconductor
JP3946976B2 (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
JP2001135575A (ja) 3−5族化合物半導体
JP2005183524A (ja) エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法
JP2006240895A (ja) アルミニウム系窒化物結晶の製造方法および積層基板
JP2021075779A (ja) 積層膜構造体及びその製造方法
JP4671580B2 (ja) エピタキシャル基板及び半導体素子
JP4545389B2 (ja) エピタキシャル基板およびiii族窒化物層群の転位低減方法
JP2003282434A (ja) ZnO系エピタキシャル成長基板、ZnO系エピタキシャル下地基板、及びZnO系膜の製造方法
EP4052899A1 (en) Multilayer film structure and method for producing same
JP4748925B2 (ja) エピタキシャル基板、半導体積層構造及びiii族窒化物層群の転位低減方法
JP4425871B2 (ja) Iii族窒化物膜の製造用下地膜の製造方法
JP2002170778A (ja) 3−5族化合物半導体とその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090113

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090226

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090417

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213