DE112014002779B4 - Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements - Google Patents

Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements Download PDF

Info

Publication number
DE112014002779B4
DE112014002779B4 DE112014002779.0T DE112014002779T DE112014002779B4 DE 112014002779 B4 DE112014002779 B4 DE 112014002779B4 DE 112014002779 T DE112014002779 T DE 112014002779T DE 112014002779 B4 DE112014002779 B4 DE 112014002779B4
Authority
DE
Germany
Prior art keywords
buffer layer
semiconductor layer
layer
layer sequence
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112014002779.0T
Other languages
English (en)
Other versions
DE112014002779A5 (de
DE112014002779B8 (de
Inventor
Werner Bergbauer
Philipp Drechsel
Peter Stauss
Patrick Rohde
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of DE112014002779A5 publication Critical patent/DE112014002779A5/de
Publication of DE112014002779B4 publication Critical patent/DE112014002779B4/de
Application granted granted Critical
Publication of DE112014002779B8 publication Critical patent/DE112014002779B8/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements, mit den Schritten:- Bereitstellen eines Aufwachssubstrats (1) mit einer Siliziumoberfläche,- Aufwachsen einer Pufferschicht (2), die AlxInyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 aufweist, auf die Siliziumoberfläche,- Aufwachsen einer Halbleiterschichtenfolge (3) auf die Pufferschicht (2), wobei- die Pufferschicht (2) eine derart variierende Materialzusammensetzung aufweist, dass eine laterale Gitterkonstante der Pufferschicht (2) in einem ersten Bereich (2a) schrittweise oder kontinuierlich zunimmt und in einem zweiten Bereich (2b), der dem ersten Bereich in Wachstumsrichtung nachfolgt, schrittweise oder kontinuierlich abnimmt, und- die Pufferschicht (2) an einer Grenzfläche zur Halbleiterschichtenfolge (3) eine kleinere laterale Gitterkonstante aufweist als eine an die Pufferschicht (2) angrenzende Halbleiterschicht (4) der Halbleiterschichtenfolge (3),- wobei das Nitridverbindungshalbleiter-Bauelement ein optoelektronisches Bauelement ist, und die Halbleiterschichtenfolge (3) eine Leuchtdiodenschichtenfolge ist, die eine aktive Schicht (5) aufweist.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements auf einem Substrat mit einer Silizium-Oberfläche.
  • Nitridverbindungshalbleiter werden häufig in LEDs oder Laserdioden eingesetzt, die in der Regel im blauen Spektralbereich emittieren. Abhängig von der Zusammensetzung des Halbleitermaterials ist beispielsweise auch eine Emission im ultravioletten oder grünen Spektralbereich möglich. Durch Lumineszenzkonversion mittels Leuchtstoffen kann die kurzwellige Strahlung zu größeren Wellenlängen hin konvertiert werden. Auf diese Weise ist es möglich, mischfarbiges Licht, insbesondere Weißlicht, zu erzeugen. Auf Nitridverbindungshalbleitern basierende LEDs sind daher für LED-Beleuchtungssysteme von erheblicher Bedeutung.
  • Bei der Herstellung von optoelektronischen Bauelementen werden die Nitridverbindungshalbleiterschichten in der Regel epitaktisch auf ein Aufwachssubstrat aufgewachsen, das an die Gitterkonstante und die Kristallstruktur des Nitridverbindungshalbleitermaterials angepasst ist. Geeignete Substratmaterialien sind insbesondere Saphir, GaN oder SiC. Diese Substratmaterialien sind allerdings vergleichsweise teuer.
  • Das Aufwachsen von Nitridverbindungshalbleitern auf vergleichsweise kostengünstigen Siliziumsubstraten wird durch eine vergleichsweise große Differenz der thermischen Ausdehnungskoeffizienten des Siliziums und des Nitridverbindungshalbleitermaterials erschwert. Insbesondere werden beim Abkühlen des Schichtsystems von der zum Aufwachsen von Nitrid-Verbindungshalbleitern verwendeten Wachstumstemperatur von etwa 1000 °C auf Raumtemperatur große tensile Verspannungen im GaN erzeugt.
  • In den Druckschriften DE 10 2006 008 929 A1 und WO 2011 / 039 181 A1 werden jeweils Verfahren zur Herstellung von Nitridverbindungshalbleiter-Bauelementen auf Siliziumsubstraten beschrieben. Aus diesen Druckschriften ist bekannt, zwischen der Silizium-Oberfläche des Aufwachssubstrats und der funktionellen Schichtenfolge des optoelektronischen Bauelements eine Schichtstruktur zur Erzeugung einer kompressiven Verspannung einzubauen, welche der beim Abkühlen durch das Silizium erzeugten tensilen Verspannung entgegenwirkt.
  • Die Druckschrift WO 2013 / 045 355 A1 beschreibt ein Verfahren zur Herstellung von Nitridverbindungshalbleiter-Bauelementen auf Siliziumsubstraten, bei dem zwischen dem Siliziumsubstrat und der funktionellen Schichtenfolge des optoelektronischen Bauelements eine Schichtstruktur angeordnet ist, in die eine Maskierungsschicht aus einem Siliziumnitrid-haltigen Material eingebettet ist. Durch das Einbetten der Maskierungsschicht wird eine Reduzierung der Versetzungsdichte erzielt. Das Einbetten einer Schicht aus einem Material wie beispielsweise Siliziumnitrid, das nicht zum Materialsystem der übrigen Halbleiterschichten gehört, ist allerdings mit einem erhöhten Herstellungsaufwand verbunden.
  • Aus den Druckschriften US 2010 / 0 289 067 A1 , DE 100 56 475 A1 , US 7 655 962 B2 und DE 10 2010 035 489 A1 sind jeweils Nitridverbindungshalbleiterbauelemente bekannt, bei denen die Halbleiterschichtenfolge auf einer Pufferschicht aufgewachsen ist.
  • Der Erfindung liegt die Aufgabe zugrunde, ein weiter verbessertes Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements auf einem Substrat mit einer Silizium-Oberfläche anzugeben, durch das besonders geringe Defektdichten in der Halbleiterschichtenfolge erzielt werden können, und das sich durch einen vergleichsweise geringen Herstellungsaufwand auszeichnet.
  • Diese Aufgabe wird durch ein Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Bei dem Verfahren wird zunächst ein Aufwachssubstrat mit einer Siliziumoberfläche bereitgestellt. Das Aufwachssubstrat kann insbesondere ein Siliziumsubstrat sein. Das Aufwachssubstrat kann alternativ auch ein SOI-Substrat (Silicon On Insulator) sein.
  • Bei dem Verfahren wird eine Pufferschicht, die AlxInyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 aufweist, auf die Siliziumoberfläche aufgewachsen. Bevorzugt weist die Pufferschicht AlxGa1-xN mit 0 ≤ x ≤ 1 auf.
  • In einem weiteren Verfahrensschritt wird die Halbleiterschichtenfolge des Nitridverbindungshalbleiter-Bauelements auf die Pufferschicht aufgewachsen. Die Halbleiterschichtenfolge basiert auf einem Nitrid-Verbindungshalbleiter. „Auf einem Nitridverbindungshalbleiter basierend“ bedeutet im vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest eine Schicht davon ein III-Nitrid-Verbindungshalbleitermaterial, vorzugsweise AlmInyGa1-m-nN umfasst, wobei 0 ≤ m ≤ 1, 0 < n < 1 und m + n ≤ 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des AlmInyGa1-m-nN -Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, In, Ga, N), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
  • Das Nitridverbindungshalbleiter-Bauelement ist ein optoelektronisches Bauelement. Die Halbleiterschichtenfolge enthält eine aktive Schicht des optoelektronischen Bauelements. Die Halbleiterschichtenfolge ist eine Leuchtdiodenschichtenfolge. Die aktive Schicht ist insbesondere eine beim Betrieb des Bauelements strahlungsemittierende Schicht, die zum Beispiel als pn-Übergang, als Doppelheterostruktur, als Einfach-Quantentopfstruktur oder Mehrfach-Quantentopfstruktur ausgebildet sein kann. Zusätzlich zur aktiven Schicht kann die Leuchtdiodenschichtenfolge beispielsweise einen n-Typ Halbleiterbereich und einen p-Typ Halbleiterbereich aufweisen, welche die aktive Schicht umgeben.
  • Bei dem Verfahren wird die Pufferschicht mit einer in Wachstumsrichtung variierenden Materialzusammensetzung aufgewachsen. Die Pufferschicht weist eine derart variierende Materialzusammensetzung auf, dass eine laterale Gitterkonstante der Pufferschicht in einem ersten Bereich schrittweise oder kontinuierlich zunimmt und in einem zweiten Bereich, der dem ersten Bereich in Wachstumsrichtung nachfolgt, schrittweise oder kontinuierlich abnimmt. Unter der lateralen Gitterkonstante ist hier und im Folgenden die Gitterkonstante in der senkrecht zur Wachstumsrichtung verlaufenden Richtung zu verstehen. Die Pufferschicht besteht vorzugsweise ausschließlich aus dem ersten Bereich und dem zweiten Bereich, d.h. die Pufferschicht weist außer dem ersten Bereich und dem in Wachstumsrichtung nachfolgenden zweiten Bereich keine weiteren Bereiche auf.
  • An einer Grenzfläche zur Halbleiterschichtenfolge weist die Pufferschicht eine kleinere laterale Gitterkonstante auf als eine an die Pufferschicht angrenzende Halbleiterschicht der Halbleiterschichtenfolge.
  • Es hat sich herausgestellt, dass sich mit einer Pufferschicht, die eine derart variierende Gitterkonstante aufweist, eine besonders geringe Defektdichte in der Halbleiterschichtenfolge erzielen lässt. Dies wird insbesondere dadurch erreicht, dass die laterale Gitterkonstante der Pufferschicht in dem zweiten Bereich derart schrittweise oder kontinuierlich verringert wird, dass sie an der Grenzfläche zur nachfolgenden Halbleiterschichtenfolge kleiner ist als die an die Pufferschicht angrenzende Halbleiterschicht der Halbleiterschichtenfolge. An der Grenzfläche zwischen der Pufferschicht und der Halbleiterschichtenfolge tritt daher ein Sprung der Gitterkonstante auf. Durch diese sprunghafte Änderung der Gitterkonstante kann eine Defektreduktion erreicht werden, da Defekte an der Grenzfläche zur Halbleiterschichtenfolge abknicken. Insbesondere breiten sich Defekte in der Pufferschicht nicht wesentlich über die Grenzfläche zur Halbleiterschichtenfolge hinaus aus, sondern enden im Bereich der Grenzfläche.
  • Dadurch, dass die Pufferschicht eine kleinere laterale Gitterkonstante als die angrenzende Halbleiterschicht der Halbleiterschichtenfolge aufweist, wird die Halbleiterschichtenfolge kompressiv verspannt aufgewachsen. Zur Erzeugung der kompressiven Verspannung ist es vorteilhaft nicht erforderlich, in die Pufferschicht zusätzliche Zwischenschichten zur Erzeugung der kompressiven Verspannung einzubauen. Die in der Halbleiterschichtenfolge erzeugte kompressive Verspannung hat den Vorteil, dass sie beim Abkühlen des Schichtsystems von der Wachstumstemperatur auf Raumtemperatur einer durch das Aufwachssubstrat erzeugten tensilen Verspannung entgegenwirkt.
  • Die räumliche Variation der Gitterkonstante der Pufferschicht in Wachstumsrichtung erfolgt dadurch, dass die Materialzusammensetzung während des Aufwachsens schrittweise oder kontinuierlich verändert wird. Bevorzugt wird diese dadurch realisiert, dass der Aluminiumanteil x des Materials AlxInyGa1-x-yN der Pufferschicht in dem ersten Bereich abnimmt und in dem zweiten Bereich wieder zunimmt. Da sich die Gitterkonstante in diesem Materialsystem mit zunehmendem Aluminiumanteil vermindert, wird auf diese Weise erreicht, dass die Gitterkonstante in dem ersten Bereich zunimmt und in dem zweiten Bereich abnimmt. Die Pufferschicht kann insbesondere AlxGa1-xN mit 0 ≤ x ≤ 1 aufweisen, wobei der Aluminiumanteil x in Wachstumsrichtung variiert wird.
  • Die Pufferschicht weist an einer Grenzfläche zum Aufwachssubstrat vorteilhaft einen Aluminiumanteil x ≥ 0,8, bevorzugt x ≥ 0,9 auf. Insbesondere kann der Aluminiumanteil an der Grenzfläche zum Aufwachssubstrat sogar x = 1 betragen. In diesem Fall weist die Pufferschicht an der Grenzfläche zum Aufwachssubstrat AlN auf.
  • Der Aluminiumanteil x in der Pufferschicht weist vorteilhaft ein Minimum auf, wobei im Minimum x ≤ 0,6, bevorzugt x ≤ 0,2, besonders bevorzugt x ≤ 0,1 gilt. Der Aluminiumanteil wird mit anderen Worten in dem ersten Bereich schrittweise oder kontinuierlich derart vermindert, dass er bis auf einen Wert von x ≤ 0,6, bevorzugt x ≤ 0,2 oder sogar x ≤ 0,1, absinkt, und in dem nachfolgenden zweiten Bereich wieder schrittweise oder kontinuierlich erhöht wird. Das Minimum des Aluminiumanteils x wird also an der Grenze zwischen dem ersten Bereich und dem zweiten Bereich erreicht.
  • An einer Grenzfläche zur Halbleiterschichtenfolge weist die Pufferschicht vorteilhaft einen Aluminiumanteil x ≥ 0,6, bevorzugt x ≥ 0,8 oder sogar x ≥ 0,9 auf.
  • Insbesondere kann der Aluminiumanteil an der Grenzfläche zur Halbleiterschichtenfolge x = 1 betragen. In diesem Fall weist die Pufferschicht an der Grenzfläche zur Halbleiterschichtenfolge AlN auf.
  • Eine an die Pufferschicht angrenzende Halbleiterschicht der Halbleiterschichtenfolge weist vorzugsweise AlmInnGa1-m-nN auf, wobei m ≤ 0,5 ist. Bevorzugt ist m ≤ 0,2 oder sogar m ≤ 0,1. Die an die Pufferschicht angrenzende Halbleiterschicht der Halbleiterschichtenfolge weist also vorteilhaft einen wesentlich geringeren Aluminiumanteil als die Pufferschicht an der Grenzfläche zur Halbleiterschichtenfolge auf.
  • Bei einer bevorzugten Ausgestaltung ist die Silizium-Oberfläche des Aufwachssubstrats eine (111)-Ebene. Die (111)-Ebene eines Siliziumkristalls ist aufgrund der quasihexagonalen Kristallstruktur besonders gut zum Aufwachsen eines hexagonalen Nitrid-Verbindungshalbleiter-Materials geeignet.
  • Bei einer bevorzugten Ausgestaltung des Verfahrens wird das Aufwachssubstrat nach dem Aufwachsen der Halbleiterschichtenfolge abgelöst. Bei dieser Ausgestaltung wird die Halbleiterschichtenfolge vorteilhaft an einer dem Aufwachssubstrat gegenüber liegenden Oberfläche mit einem Trägersubstrat verbunden. Da das Trägersubstrat nicht zum Aufwachsen eines Nitrid-Verbindungshalbleitermaterials geeignet sein muss, kann es vorteilhaft anhand von anderen Kriterien, insbesondere einer guten thermischen und/oder elektrischen Leitfähigkeit, ausgewählt werden. Im Fall eines optoelektronisches Nitridverbindungshalbleiter-Bauelements kann vor dem Verbinden der Halbleiterschichtenfolge mit dem Trägersubstrat eine Spiegelschicht auf die Halbleiterschichtenfolge aufgebracht werden, um die beim Betrieb des optoelektronischen Nitridverbindungshalbleiter-Bauelements in Richtung des Trägersubstrats emittierte Strahlung zu einer dem Trägersubstrat gegenüberliegenden Strahlungsaustrittsfläche zu reflektieren.
  • Nach dem Ablösen des Aufwachssubstrats kann die Pufferschicht zumindest teilweise, beispielsweise mit einem Ätzverfahren, entfernt werden. Ein im optoelektronischen Bauelement verbleibender Rest der Pufferschicht ist in diesem Fall an der Strahlungsaustrittseite des optoelektronischen Bauelements angeordnet.
  • Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen im Zusammenhang mit den 1 bis 4 näher erläutert.
  • Es zeigen:
    • 1 eine auf ein Siliziumsubstrat aufgebrachte Schichtenfolge bei einem Ausführungsbeispiel des Verfahrens zur Herstellung eines Nitridverbindungshalbleiter-Bauelements,
    • 2 eine auf ein Siliziumsubstrat aufgebrachte Schichtenfolge bei einem weiteren Ausführungsbeispiel des Verfahrens zur Herstellung eines Nitridverbindungshalbleiter-Bauelements,
    • 3 eine auf ein Siliziumsubstrat aufgebrachte Schichtenfolge bei einem nicht erfindungsgemäßen Vergleichsbeispiel, und
    • 4 eine graphische Darstellung gemessener Halbwertsbreiten von Röntgenbeugungsreflexen der Schichtenfolge gemäß dem Ausführungsbeispiel der 1 im Vergleich zur Schichtenfolge bei dem Vergleichsbeispiel der 3.
  • Gleiche oder gleich wirkende Bestandteile sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
  • Bei dem Verfahren wird, wie in 1 dargestellt, ein Aufwachssubstrat 1 bereitgestellt, das eine Silizium-Oberfläche aufweist. Das Aufwachssubstrat 1 kann beispielsweise ein Silizium-Wafer sein. Alternativ ist es aber auch möglich, dass das Aufwachssubstrat 1 ein SOI-Substrat ist. Die Silizium-Oberfläche des Aufwachssubstrats 1 ist vorzugsweise eine (111)-Kristallebene, die wegen ihrer hexagonalen Symmetrie besonders gut zum Aufwachsen von Nitridverbindungshalbleitern geeignet ist. Das Aufwachssubstrat 1 mit der Silizium-Oberfläche hat im Vergleich zu in der Regel zum Aufwachsen von Nitridverbindungshalbleitermaterialien verwendeten Substraten aus Saphir, GaN oder SiC den Vorteil, dass es vergleichsweise kostengünstig ist.
  • Auf die Silizium-Oberfläche des Aufwachssubstrats 1 wird bei dem Verfahren zunächst eine Pufferschicht 2 aus AlxInyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 aufgewachsen. Bei dem Ausführungsbeispiel ist der Indium-Anteil y = 0, d.h. die Pufferschicht weist AlxGa1-x-N mit 0 ≤ x ≤ 1 auf. Bei dem dargestellten Ausführungsbeispiel ist die Materialzusammensetzung der Pufferschicht 2 beim Aufwachsen derart variiert worden, dass die laterale Gitterkonstante der Pufferschicht 2 in einem ersten Bereich 2a kontinuierlich zunimmt und in einem in Wachstumsrichtung nachfolgenden zweiten Bereich 2b kontinuierlich abnimmt.
  • Dies wird dadurch realisiert, dass der Aluminiumanteil x des Nitridverbindungshalbleiter-Materials der Pufferschicht 2 während des Aufwachsens variiert wird. Der Verlauf des Aluminiumanteils x in der Pufferschicht 2 und einer angrenzenden Halbleiterschicht 4 der auf die Pufferschicht 2 aufgewachsenen Halbleiterschichtenfolge 3, die bei dem Ausführungsbeispiel eine Leuchtdiodenschichtenfolge ist, ist in 1 schematisch dargestellt.
  • Der Aluminiumanteil x der Pufferschicht 2 beträgt an der Grenzfläche zwischen dem Aufwachssubstrat 1 und der Pufferschicht 2 vorteilhaft x ≥ 0,8, bevorzugt x ≥ 0,9, insbesondere x = 1 wie bei dem dargestellten Ausführungsbeispiel.
  • Ausgehend vom Aufwachssubstrat 1 nimmt der Aluminiumanteil x in dem ersten Bereich 2a zunächst kontinuierlich ab. Dies hat zur Folge, dass sich die laterale Gitterkonstante des Nitridverbindungshalbleiter-Materials kontinuierlich erhöht. Zwischen dem ersten Bereich 2a und dem zweiten Bereich 2b erreicht der Aluminiumanteil x ein Minimum und entsprechend die Gitterkonstante des Nitridverbindungshalbleiter-Materials ein Maximum. Zwischen dem ersten Bereich 2a und dem zweiten Bereich 2b weist der Aluminiumanteil x vorteilhaft ein Minimum auf, in dem x ≤ 0,6, bevorzugt x ≤ 0,2 oder sogar x ≤ 0,1 gilt.
  • In dem zweiten Bereich 2b der Pufferschicht 2, der dem ersten Bereich 2a in Wachstumsrichtung nachfolgt, steigt der Aluminiumanteil x der Pufferschicht 2 wieder kontinuierlich an. An der Grenzfläche zwischen der Pufferschicht 2 und der angrenzenden Halbleiterschicht 4 der Leuchtdiodenschichtenfolge 3 erreicht der Aluminiumanteil x einen Wert von vorteilhaft x ≥ 0,6, bevorzugt x ≥ 0,8 oder sogar x = 1 wie bei dem dargestellten Ausführungsbeispiel.
  • In einem nächsten Verfahrensschritt wird eine Halbleiterschichtenfolge 3 auf die zuvor aufgewachsene Pufferschicht 2 aufgewachsen. Bei dem Ausführungsbeispiel ist die Halbleiterschichtenfolge 3 die Leuchtdiodenschichtenfolge eines optoelektronischen Bauelements. Die Leuchtdiodenschichtenfolge 3 basiert auf einem Nitrid-Verbindungshalbleiter.
  • Die Leuchtdiodenschichtenfolge 3 enthält insbesondere eine aktive Schicht 5, die zur Emission von Strahlung geeignet ist. Die aktive Schicht 5 kann zum Beispiel als pn-Übergang, als Doppelheterostruktur, als Einfach-Quantentopfstruktur oder Mehrfach-Quantentopfstruktur ausgebildet sein. Die Bezeichnung Quantentopfstruktur umfasst dabei jegliche Struktur, bei der Ladungsträger durch Einschluss (Confinement) eine Quantisierung ihrer Energiezustände erfahren. Insbesondere beinhaltet die Bezeichnung Quantentopfstruktur keine Angabe über die Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen.
  • Weiterhin enthält die Leuchtdiodenschichtenfolge 3 mindestens eine Halbleiterschicht 4 eines ersten Leitungstyps und mindestens eine Halbleiterschicht 6 eines zweiten Leitungstyps, wobei die mindestens eine Halbleiterschicht 4 beispielsweise n-dotiert und die mindestens eine Halbleiterschicht 6 beispielsweise p-dotiert ist.
  • Der Aluminiumanteil der Pufferschicht 2 wird vorzugsweise in dem zweiten Bereich 2b derart kontinuierlich erhöht, dass der Aluminiumanteil an der Grenzfläche zur Leuchtdiodenschichtenfolge 3 größer ist als der Aluminiumanteil der Halbleiterschicht 4 der Leuchtdiodenschichtenfolge 3, welche an die Pufferschicht 2 angrenzt. Die an die Leuchtdiodenschichtenfolge 3 angrenzende Halbleiterschicht 4 weist vorteilhaft AlmInnGa1-m-nN auf, wobei m ≤ 0,5 ist. Insbesondere kann m ≤ 0,2 oder sogar m ≤ 0,1 gelten. Dadurch, dass der Aluminiumanteil der an die Pufferschicht 2 angrenzenden Halbleiterschicht 4 kleiner ist als der Aluminiumanteil der Pufferschicht 2 an der Grenzfläche zur Leuchtdiodenschichtenfolge 3, wird die an die Pufferschicht 2 angrenzende Halbleiterschicht 4 mit einer kompressiven Verspannung aufgewachsen. Dies hat den Vorteil, dass einer tensilen Verspannung, die beim Abkühlen des Schichtsystems von der Wachstumstemperatur auf Raumtemperatur auftreten kann, entgegengewirkt wird.
  • In 2 ist eine Schichtenfolge bei einem weiteren Ausführungsbeispiel des Verfahrens zur Herstellung eines Nitridverbindungshalbleiter-Bauelements dargestellt. Die Schichtenfolge unterscheidet sich von dem Ausführungsbeispiel der 1 dadurch, dass der Aluminiumanteil x in der Pufferschicht 2 nicht kontinuierlich, sondern schrittweise variiert. In einem dem Aufwachssubstrat 1 zugewandten ersten Bereich 2a nimmt der Aluminiumanteil x in der Pufferschicht 2 schrittweise ab und nimmt in einem der Leuchtdiodenschichtenfolge 3 zugewandten zweiten Bereich 2b wieder schrittweise zu. Die Pufferschicht 2 weist mit anderen Worten in dem ersten Bereich 2a mehrere Teilschichten auf, wobei der Aluminiumanteil x von Teilschicht zu Teilschicht stufenweise abnimmt. Weiterhin weist die Pufferschicht in dem zweiten Bereich 2b mehrere Teilschichten auf, wobei der Aluminiumanteil x von Teilschicht zu Teilschicht stufenweise zunimmt.
  • Hinsichtlich der Vorteile und weiterer vorteilhafter Ausgestaltungen entspricht das zweite Ausführungsbeispiel dem zuvor beschriebenen ersten Ausführungsbeispiel.
  • In 3 ist zum Vergleich eine Schichtenfolge auf einem Aufwachssubstrat 1 aus Silizium bei einem nicht erfindungsgemäßen Vergleichsbeispiel zur Herstellung eines optoelektronischen Nitridverbindungshalbleiter-Bauelements dargestellt. Bei diesem Vergleichsbeispiel wird der Aluminiumanteil x der Pufferschicht 2 ausgehend von dem Aufwachssubstrat 1 in herkömmlicher Weise in Wachstumsrichtung kontinuierlich verringert, um den Aluminiumanteil an den Aluminiumanteil der an die Pufferschicht 2 angrenzenden Halbleiterschicht 4 der Leuchtdiodenschichtenfolge 3 anzupassen. Bei dieser Vorgehensweise weist die Pufferschicht 2 an der Grenzfläche zur Leuchtdiodenschichtenfolge 3 im Wesentlichen die gleiche Gitterkonstante auf wie die an die Pufferschicht 2 angrenzende Halbleiterschicht 4 der Leuchtdiodenschichtenfolge 3. Im Gegensatz zu den zuvor beschriebenen Ausführungsbeispielen der 1 und der 2 tritt daher an der Grenzfläche zwischen der Pufferschicht 2 und der Leuchtdiodenschichtenfolge 3 keine sprunghafte Änderung der Gitterkonstante des Nitridverbindungshalbleitermaterials auf.
  • In 4 ist die volle Halbwertsbreite (FWHM - Full Width at Half Maximum) der Röntgenbeugungsreflexe der Kristallebenen (002), (102) und (201) für die Schichtenfolge des Ausführungsbeispiels der 1 (S1) und die Schichtenfolge des Vergleichsbeispiels der 3 (S3) dargestellt. Der Vergleich zeigt, dass die volle Halbwertsbreite der gemessenen Röntgenbeugungsreflexe bei der gemäß dem hierin beschriebenen Verfahren hergestellten Schichtenfolge S1 geringer ist als bei der Schichtenfolge S3, die gemäß dem nicht erfindungsgemäßen Vergleichsbeispiel hergestellt wurde. Die geringeren Halbwertsbreiten der Reflexe bei der Untersuchung mittels Röntgenbeugung weisen auf eine verringerte Defektdichte der Schichtenfolge bei dem erfindungsgemäßen Ausführungsbeispiel hin.
  • In Transmissionselektronenmikroskopaufnahmen (nicht dargestellt) der mit dem erfindungsgemäßen Verfahren hergestellten Schichtenfolge wurde festgestellt, dass insbesondere Versetzungen aufgrund des Sprungs der lateralen Gitterkonstante an der Grenzfläche zwischen der Pufferschicht und der Halbleiterschichtenfolge abknicken. Weiterhin tritt eine Reduktion der Versetzungen an der Grenzfläche zwischen der Pufferschicht und der darauf aufgebrachten Halbleiterschichtenfolge aufgrund von Annihilation auf.

Claims (15)

  1. Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements, mit den Schritten: - Bereitstellen eines Aufwachssubstrats (1) mit einer Siliziumoberfläche, - Aufwachsen einer Pufferschicht (2), die AlxInyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 aufweist, auf die Siliziumoberfläche, - Aufwachsen einer Halbleiterschichtenfolge (3) auf die Pufferschicht (2), wobei - die Pufferschicht (2) eine derart variierende Materialzusammensetzung aufweist, dass eine laterale Gitterkonstante der Pufferschicht (2) in einem ersten Bereich (2a) schrittweise oder kontinuierlich zunimmt und in einem zweiten Bereich (2b), der dem ersten Bereich in Wachstumsrichtung nachfolgt, schrittweise oder kontinuierlich abnimmt, und - die Pufferschicht (2) an einer Grenzfläche zur Halbleiterschichtenfolge (3) eine kleinere laterale Gitterkonstante aufweist als eine an die Pufferschicht (2) angrenzende Halbleiterschicht (4) der Halbleiterschichtenfolge (3), - wobei das Nitridverbindungshalbleiter-Bauelement ein optoelektronisches Bauelement ist, und die Halbleiterschichtenfolge (3) eine Leuchtdiodenschichtenfolge ist, die eine aktive Schicht (5) aufweist.
  2. Verfahren nach Anspruch 1, wobei die Pufferschicht AlxGa1-xN mit 0 ≤ x ≤ 1 aufweist.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Aluminiumanteil x der Pufferschicht ausgehend vom Aufwachssubstrat (1) in dem ersten Bereich (2a) abnimmt und in dem zweiten (2b) Bereich zunimmt.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Pufferschicht (2) an einer Grenzfläche zum Aufwachssubstrat (1) einen Aluminiumanteil x ≥ 0,8. aufweist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Pufferschicht (2) an einer Grenzfläche zum Aufwachssubstrat (1) einen Aluminiumanteil x ≥ 0,9. aufweist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Aluminiumanteil x in der Pufferschicht (2) ein Minimum aufweist, wobei im Minimum x ≤ 0,6 gilt.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Aluminiumanteil x in der Pufferschicht (2) ein Minimum aufweist, wobei im Minimum x ≤ 0,2 gilt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Pufferschicht (2) an einer Grenzfläche zur Halbleiterschichtenfolge (3) einen Aluminiumanteil x ≥ 0,6 aufweist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Pufferschicht (2) an einer Grenzfläche zur Halbleiterschichtenfolge (3) einen Aluminiumanteil x ≥ 0,8 aufweist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine an die Pufferschicht (2) angrenzende Halbleiterschicht (4) der Halbleiterschichtenfolge (3) AlmInnGa1-m-nN aufweist, wobei m ≤ 0,5 ist.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine an die Pufferschicht (2) angrenzende Halbleiterschicht (4) der Halbleiterschichtenfolge (3) AlmInnGa1-m-nN aufweist, wobei m ≤ 0,2 ist.
  12. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Siliziumoberfläche eine (111)-Ebene ist.
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Aufwachssubstrat (1) nach dem Aufwachsen der Halbleiterschichtenfolge (3) abgelöst wird.
  14. Verfahren nach Anspruch 13, wobei die Pufferschicht (2) nach dem Ablösen des Aufwachssubstrats (1) zumindest teilweise entfernt wird.
  15. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschichtenfolge (3) an einer dem Aufwachssubstrat (1) gegenüberliegenden Seite mit einem Trägersubstrat verbunden wird.
DE112014002779.0T 2013-06-11 2014-05-28 Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements Active DE112014002779B8 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013106044.7 2013-06-11
DE102013106044 2013-06-11
PCT/EP2014/061139 WO2014198550A1 (de) 2013-06-11 2014-05-28 Verfahren zur herstellung eines nitridverbindungshalbleiter-bauelements

Publications (3)

Publication Number Publication Date
DE112014002779A5 DE112014002779A5 (de) 2016-02-25
DE112014002779B4 true DE112014002779B4 (de) 2022-09-22
DE112014002779B8 DE112014002779B8 (de) 2022-12-15

Family

ID=50897572

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014002779.0T Active DE112014002779B8 (de) 2013-06-11 2014-05-28 Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements

Country Status (5)

Country Link
US (1) US9660137B2 (de)
JP (1) JP6138359B2 (de)
CN (1) CN105308720B (de)
DE (1) DE112014002779B8 (de)
WO (1) WO2014198550A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017104370A1 (de) 2017-03-02 2018-09-06 Osram Opto Semiconductors Gmbh Halbleiterkörper
JP7205474B2 (ja) * 2017-08-14 2023-01-17 ソニーグループ株式会社 テンプレート基板、電子デバイス，発光デバイス，テンプレート基板の製造方法および電子デバイスの製造方法
KR20190079787A (ko) * 2017-12-28 2019-07-08 삼성전자주식회사 반도체 발광소자의 제조 방법
DE102018119634A1 (de) * 2018-08-13 2020-02-13 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements und werkstück

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10056475A1 (de) 2000-11-15 2002-05-23 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis mit verbesserter p-Leitfähigkeit und Verfahren zu dessen Herstellung
US7655962B2 (en) 2007-02-23 2010-02-02 Sensor Electronic Technology, Inc. Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact
US20100289067A1 (en) 2009-05-14 2010-11-18 Transphorm Inc. High Voltage III-Nitride Semiconductor Devices
DE102010035489A1 (de) 2010-08-26 2012-03-01 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelement

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179452A (ja) * 2002-11-28 2004-06-24 Shin Etsu Handotai Co Ltd ヘテロエピタキシャルウエーハ
KR100585919B1 (ko) * 2004-01-15 2006-06-01 학교법인 포항공과대학교 질화갈륨계 ⅲ­ⅴ족 화합물 반도체 소자 및 그 제조방법
DE102006008929A1 (de) 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
KR100756841B1 (ko) 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
US8227791B2 (en) 2009-01-23 2012-07-24 Invenlux Limited Strain balanced light emitting devices
DE102009047881B4 (de) 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
US20130001645A1 (en) * 2010-03-02 2013-01-03 Koji Kakuta Semiconductor epitaxial substrate
KR20110120019A (ko) * 2010-04-28 2011-11-03 삼성전자주식회사 반도체 소자
JP5742072B2 (ja) * 2010-10-06 2015-07-01 住友電気工業株式会社 半導体装置およびその製造方法
JP5672926B2 (ja) 2010-10-08 2015-02-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
US9012939B2 (en) * 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers
JP5127978B1 (ja) * 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
DE102011114665B4 (de) * 2011-09-30 2023-09-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
US20130140525A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride growth method on silicon substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10056475A1 (de) 2000-11-15 2002-05-23 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis mit verbesserter p-Leitfähigkeit und Verfahren zu dessen Herstellung
US7655962B2 (en) 2007-02-23 2010-02-02 Sensor Electronic Technology, Inc. Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact
US20100289067A1 (en) 2009-05-14 2010-11-18 Transphorm Inc. High Voltage III-Nitride Semiconductor Devices
DE102010035489A1 (de) 2010-08-26 2012-03-01 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelement

Also Published As

Publication number Publication date
WO2014198550A1 (de) 2014-12-18
DE112014002779A5 (de) 2016-02-25
JP6138359B2 (ja) 2017-05-31
CN105308720B (zh) 2017-10-20
JP2016530700A (ja) 2016-09-29
US20160093765A1 (en) 2016-03-31
CN105308720A (zh) 2016-02-03
US9660137B2 (en) 2017-05-23
DE112014002779B8 (de) 2022-12-15

Similar Documents

Publication Publication Date Title
DE102011114665B4 (de) Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
DE102010010211B4 (de) Lichtemittierende Vorrichtung
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE112004001447B4 (de) Nitridhalbleiter-Licht-emittierende Einrichtung
DE19725578B4 (de) Reduzierung der Rißbildung im Material von III-V-Nitrid-Halbleiterbauelementen bei gleichzeitiger Maximierung der elektrischen Dotierung
DE112015000824B4 (de) Verfahren zur Herstellung eines elektronischen Halbleiterchips
DE112012001920B9 (de) Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz
DE102008026828A1 (de) Bildung von nitrid-basierten optoelektronischen und elektronischen Bauteilstrukturen auf gitterangepassten Substraten
DE102005052358A1 (de) Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102015113670A1 (de) Leuchtvorrichtung und Verfahren zu deren Herstellung
DE102011112706B4 (de) Optoelektronisches Bauelement
DE112014002779B4 (de) Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
DE112014001352T5 (de) Lichtemitterdioden-Halbleiterstrukturen mit aktiven Gebieten, die InGaN enthalten
DE102011115312B4 (de) Halbleiterschichtenfolge, optoelektronischer Halbleiterchip und Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE102012215135A1 (de) Lichtemittierendes Bauelement aus einem Nitridhalbleiter und Verfahren zur Herstellung desselben
DE102010052727B4 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und derartiger Halbleiterchip
DE112017005899T5 (de) Verfahren zur Herstellung mindestens eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
WO2019145216A1 (de) Verfahren zur herstellung eines nitrid-verbindungshalbleiter-bauelements
DE102011113775B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015114478A1 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102011112713A1 (de) Optoelektronisches Bauelement
DE102017120522A1 (de) Licht emittierendes Halbleiterbauelement
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
DE102016116425A1 (de) Optoelektronisches Bauelement
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R083 Amendment of/additions to inventor(s)
R020 Patent grant now final