CN105308720A - 用于制造氮化物化合物半导体器件的方法 - Google Patents

用于制造氮化物化合物半导体器件的方法 Download PDF

Info

Publication number
CN105308720A
CN105308720A CN201480033604.4A CN201480033604A CN105308720A CN 105308720 A CN105308720 A CN 105308720A CN 201480033604 A CN201480033604 A CN 201480033604A CN 105308720 A CN105308720 A CN 105308720A
Authority
CN
China
Prior art keywords
resilient coating
layer
sequence
layer sequence
nitride compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480033604.4A
Other languages
English (en)
Other versions
CN105308720B (zh
Inventor
维尔纳·贝格鲍尔
菲利普·德雷克塞尔
彼得·施陶斯
帕特里克·罗德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN105308720A publication Critical patent/CN105308720A/zh
Application granted granted Critical
Publication of CN105308720B publication Critical patent/CN105308720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Abstract

提出一种用于制造氮化物化合物半导体器件的方法，所述方法具有下述步骤：提供具有硅表面的生长衬底(1)；将缓冲层(2)生长到硅表面上，所述缓冲层具有AlxInyGa1-x-yN，其中0≤x≤1，0≤y≤1并且x+y≤1；将半导体层序列(3)生长到缓冲层(2)上，其中缓冲层(2)具有变化的材料成分，使得缓冲层(2)的横向的晶格常数在第一区域(2a)中逐步地或连续地增大并且在沿生长方向跟随第一区域的第二区域(2b)中逐步地或连续地减小，以及缓冲层(2)在与半导体层序列(3)的边界面上与半导体层序列(3)的邻接于缓冲层(2)的半导体层(4)相比具有更小的横向的晶格常数。

Description

用于制造氮化物化合物半导体器件的方法
技术领域
本发明涉及一种用于在具有硅表面的衬底上制造氮化物化合物半导体器件的方法。
相关申请的交叉参引
本申请要求德国专利申请102013106044.7的优先权，其公开内容通过参引结合于此。
背景技术
氮化物化合物半导体通常在通常在蓝色的光谱范围中发射的激光二极管或LED中使用。与半导体材料的组成相关地，例如在紫外的或绿色的光谱范围中的发射也是可能的。通过借助于发光材料的发光转换，能够将短波的辐射转换成更长的波长。以这种方式可能的是，产生混合色的光、尤其白光。因此，基于氮化物化合物半导体的LED对于LED照明系统是非常重要的。
在制造光电子器件时，氮化物化合物半导体层通常外延地生长到生长衬底上，所述生长衬底匹配于氮化物化合物半导体材料的晶格常数和晶体结构。适合的衬底材料尤其是蓝宝石、GaN或SiC。当然，这些衬底材料是相对昂贵的。
由于硅的和氮化物化合物半导体材料的热膨胀系数的相对大的差异，将氮化物化合物半导体生长到相对成本适宜的硅衬底上加难。尤其，在将层系统从大致1000℃的用于生长氮化物化合物半导体的生长温度冷却到室温时在GaN中产生大的拉伸应力。
在出版物DE102006008929A1和WO2011/039181A1中分别描述用于在硅衬底上制造氮化物化合物半导体器件的方法。从所述出版物中已知的是，在光电子器件的功能性的层序列和生长衬底的硅表面之间装入用于产生压缩应力的层结构，所述层结构抵抗在冷却时通过硅产生的拉伸应力。
出版物WO2013/045355A1描述一种用于在硅衬底上制造氮化物化合物半导体器件的方法，其中在光电子器件的功能性的层序列和硅衬底之间设置有层结构，在所述层结构中嵌入有由含氮化硅的材料构成的掩膜层。通过掩膜层的嵌入，实现位错密度的降低。当然，将由不属于其余的半导体层的材料体系的材料、例如氮化硅构成的层嵌入与提高的制造耗费相关联。
发明内容
本发明基于下述目的，提出一种进一步改进的用于在具有硅表面的衬底上制造氮化物化合物半导体器件的方法，通过所述方法能够实现在半导体层序列中的特别小的缺陷密度，并且所述方法的特征在于相对小的制造耗费。
所述目的通过一种根据权利要求1的用于制造氮化物化合物半导体器件的方法来实现。本发明的有利的设计方案和改进方案是从属权利要求的主题。
根据方法的至少一个实施方式，首先提供具有硅表面的生长衬底。生长衬底尤其能够是硅衬底。替选地，生长衬底也能够是SOI衬底(SiliconOnInsulator)。
根据至少一个实施方式，在该方法中，将具有AlxInyGa1-x-yN的缓冲层生长到硅表面上，其中0≤x≤1，0≤y≤1并且x+y≤1。优选地，缓冲层具有AlxGa1-xN，其中0≤x≤1。
在另一个方法步骤中，将氮化物化合物半导体器件的半导体层序列生长到缓冲层上。半导体层序列基于氮化物化合物半导体。在本文中，“基于氮化物化合物半导体”表示，半导体层序列或其中至少一个层包括III族氮化物化合物半导体材料、优选为AlmInyGa1-m-nN，其中0≤m≤1，0≤n≤1并且m+n≤1。在此，所述材料不必强制地具有根据上式的数学上精确的组成。更确切地说，所述材料能够具有一种或多种掺杂物以及附加的组成部分，这基本上不改变AlmInyGa1-m-nN材料的表征的物理特性。然而，为了简单性，上式仅包含晶体晶格的主要的组成部分(Al、In、Ga、N)，即使所述组成部分能够部分地通过少量其他物质替代时也如此。
根据至少一个设计方案，氮化物化合物半导体器件是光电子器件。半导体层序列尤其包含光电子器件的有源层。在该设计方案中，半导体层序列例如是发光二极管层序列。有源层尤其是在器件运行时发射辐射的层，所述层例如能够构成为pn结、双异质结构、单量子阱结构或多量子阱结构。对于有源层附加地，发光二极管层序列例如能够具有包围有源层的n型半导体区域和p型半导体区域。
在该方法中，缓冲层以沿生长方向变化的材料成分生长。缓冲层有利地具有变化的材料成分，使得缓冲层的横向的晶格常数在第一区域中逐步地或连续地增大并且在沿生长方向跟随第一区域的第二区域中逐步地或连续地减小。在此和在下文中，横向的晶格常数理解为沿垂直于生长方向伸展的方向的晶格常数。缓冲层优选仅由第一区域和第二区域构成，即缓冲层除了第一区域和沿生长方向跟随的第二区域以外不具有其他的区域。
在与半导体层序列的边界面上，缓冲层具有比半导体层序列的邻接于缓冲层的半导体层更小的横向的晶格常数。
已证实的是，借助具有这样变化的晶格常数的缓冲层，能够实现在半导体层序列中的特别小的缺陷密度。这尤其通过下述方式实现：缓冲层的横向的晶格常数在第二区域中逐步地或连续地减小，使得在与随后的半导体层序列的边界面上的横向的晶格常数小于半导体层序列的邻接于缓冲层的半导体层的横向的晶格常数。因此，在缓冲层和半导体层序列之间的边界面上，出现晶格常数的突变。通过晶格常数的所述突变的变化，能够实现缺陷减少，因为缺陷在与半导体层序列的边界面上中断。尤其，在缓冲层中的缺陷基本上不伸展超出与半导体层序列的边界面，而是在边界面的区域中终止。
由于缓冲层具有比半导体层序列的邻接的半导体层更小的横向的晶格常数，半导体层序列以压缩应力的方式生长。为了产生压缩应力，有利地，不需要将用于产生压缩应力的附加的中间层装入到缓冲层中。在半导体层序列中产生的压缩应力具有下述优点，所述压缩应力在将层系统从生长温度冷却至室温时抵抗通过生长衬底产生的拉伸应力。
缓冲层的晶格常数沿生长方向的空间的变化通过下述方式进行：在生长期间逐步地或连续地改变材料成分。优选地，这通过下述方式实现：缓冲层的材料AlxInyGa1-x-yN的铝份额x在第一区域中减小并且在第二区域中又增大。因为该材料体系中的晶格常数随着铝份额的增大而减少，所以以这种方式实现，晶格常数在第一区域中增大并且在第二区域中减小。缓冲层尤其能够具有AlxGa1-xN，其中0≤x≤1，其中铝份额x沿生长方向变化。
缓冲层在与生长衬底的边界面上有利地具有铝份额x≥0.8、优选x≥0.9。尤其，在与生长衬底的边界面上的铝份额甚至能够为x＝1。在该情况下，缓冲层在与生长衬底的边界面上具有AlN。
在缓冲层中的铝份额x有利地具有最小值，其中最小值为x≤0.6、优选x≤0.2、特别优选x≤0.1。换言之，铝份额在第一区域中逐步地或连续地减少，使得所述铝份额降低至x≤0.6、优选x≤0.2或甚至x≤0.1的值，并且在随后的第二区域中再逐步地或连续地增大。因此，在第一区域和第二区域之间的边界上实现铝份额x的最小值。
在与半导体层序列的边界面上，缓冲层有利地具有铝份额x≥0.6、优选x≥0.8、或甚至x≥0.9。
尤其，与半导体层序列的边界面上的铝份额能够为x＝1。在该情况下，缓冲层在与半导体层序列的边界面上具有AlN。
半导体层序列的邻接于缓冲层的半导体层优选具有AlmInnGa1-m-nN，其中m≤0.5。优选的是m≤0.2或甚至m≤0.1。因此，半导体层序列的邻接于缓冲层的半导体层有利地与缓冲层在与半导体层序列的边界面上相比具有明显更小的铝份额。
在一个优选的设计方案中，生长衬底的硅表面是(111)平面。硅晶体的(111)平面由于近似六边形的晶体结构特别好地适合于六边形的氮化物化合物半导体材料的生长。
在方法的一个优选的设计方案中，将生长衬底在生长半导体层序列之后去除。在该设计方案中，半导体层序列有利地在与生长衬底相对置的表面上与载体衬底连接。因为载体衬底不必适合于氮化物化合物半导体材料的生长，所以有利地，能够根据其他标准、尤其根据良好的导热能力和/或导电能力选择所述载体衬底。在光电子的氮化物化合物半导体器件的情况下，能够在将半导体层序列与载体衬底连接之前，将镜层施加到半导体层序列上，以便将在光电子氮化物化合物半导体器件运行时朝向载体衬底的方向发射的辐射反射到与载体衬底相对置的辐射出射面。
在去除生长衬底之后，能够至少部分地、例如借助刻蚀法移除缓冲层。在该情况下，缓冲层的在光电子器件中留下的剩余部分设置在光电子器件的辐射出射面上。
附图说明
在下文中，根据实施例结合附图1至4详细阐述本发明。
附图示出：
图1示出在用于制造氮化物化合物半导体器件的方法的一个实施例中的施加到硅衬底上的层序列；
图2示出在用于制造氮化物化合物半导体器件的方法的另一个实施例中的施加到硅衬底上的层序列；
图3示出在不根据本发明的比较例中的施加到硅衬底上的层序列；以及
图4与图3的比较例中的层序列比较地示出根据图1的实施例的层序列的X射线衍射峰的所测量到的半值宽度的图形。
相同的或起相同作用的组成部分在附图中分别设有相同的附图标记。所示出的组成部分以及组成部分彼此间的大小关系不视作合乎比例的。
具体实施方式
在方法中，如在图1中示出的，提供具有硅表面的生长衬底1。生长衬底1例如能够是硅晶片。但是，替选地也可能的是，生长衬底1是SOI衬底。生长衬底1的硅表面优选是(111)晶面，所述(111)晶面由于其六边形的对称性特别好地适合于氮化物化合物半导体的生长。具有硅表面的生长衬底1与通常用于氮化物化合物半导体材料的生长的由蓝宝石、GaN或SiC构成的衬底相比具有下述优点，该生长衬底是相对成本适宜的。
在方法中，首先将由AlxInyGa1-x-yN构成的缓冲层2生长到生长衬底1的硅表面上，其中0≤x≤1，0≤y≤1并且x+y≤1。在该实施例中，铟份额y＝0，即缓冲层具有AlxGa1-xN，其中0≤x≤1。在示出的实施例中，缓冲层2的材料成分在生长时变化，使得缓冲层2的横向的晶格常数在第一区域2a中连续地增大并且在沿生长方向跟随的第二区域2b中连续地减小。
这通过下述方式实现：缓冲层2的氮化物化合物半导体材料的铝份额x在生长时变化。在缓冲层2和生长到缓冲层2上的半导体层序列3的邻接的半导体层4中的铝份额的变化曲线在图1中示意地示出，所述半导体层序列在该实施例中是发光二极管层序列。
缓冲层2的铝份额x在生长衬底1和缓冲层2之间的边界面上有利地为x≥0.8、优选为x≥0.9、尤其为x＝1，如在示出的实施例中那样。
从生长衬底1开始，第一区域2a中的铝份额x首先连续地减小。这样的结果是，氮化物化合物半导体材料的横向的晶格常数连续地提高。在第一区域2a和第二区域2b之间，铝份额x达到最小值，并且相应地，氮化物化合物半导体材料的晶格常数达到最大值。在第一区域2a和第二区域2b之间，铝份额x有利地具有最小值，其中x≤0.6、优选x≤0.2或甚至x≤0.1。
在缓冲层2的沿生长方向跟随第一区域2a的第二区域2b中，缓冲层2的铝份额x又连续地升高。在缓冲层2和发光二极管层序列3的邻接的半导体层4之间的边界面上，铝份额x达到有利地x≥0.6、优选x≥0.8或甚至x＝1的值，如在示出的实施例中那样。
在下一方法步骤中，将半导体层序列3生长到之前已生长的缓冲层2上。在该实施例中，半导体层序列3是光电子器件的发光二极管层序列。发光二极管层序列3基于氮化物化合物半导体。
发光二极管层序列3尤其包含有源层5，所述有源层适合于发射辐射。有源层5例如能够构成为pn结、双异质结构、单量子阱结构或多量子阱结构。在此，术语量子阱结构包括任意下述结构，在所述结构中，载流子通过约束(Confinement)经受其能量状态的量子化。尤其，术语量子阱结构不包含关于量子化的维度的说明。因此，所述量子阱结构还包括量子槽、量子线和量子点和这些结构的任意组合。
此外，发光二极管层序列3包含至少一个第一导电类型的半导体层4和至少一个第二导电类型的半导体层6，其中至少一个半导体层4例如是n型掺杂的并且至少一个半导体层6例如是p型掺杂的。
缓冲层2的铝份额优选在第二区域2b中连续地增大，使得与发光二极管层序列3的边界面上的铝份额小于发光二极管层序列3的邻接于缓冲层2的半导体层4的铝份额。邻接于发光二极管层序列3的半导体层4有利地具有AlmInnGa1-m-nN，其中m≤0.5。尤其，能够适用的是，m≤0.2或甚至m≤0.1。由于邻接于缓冲层2的半导体层4的铝份额小于缓冲层2在与发光二极管层序列3的边界面上的铝份额，邻接于缓冲层2的半导体层4以压缩应力生长。这具有下述优点，抵抗在将层系统从生长温度冷却到室温时能够出现的拉伸应力。
在图2中示出在用于制造氮化物化合物半导体器件的方法的另一个实施例中的层序列。该层序列与图1的实施例的不同之处在于，缓冲层2中的铝份额x并非连续地、而是逐步地变化。在朝向生长衬底1的第一区域2a中，在缓冲层2中的铝份额x逐步地减小并且在朝向发光二极管层序列3的第二区域2b中又逐步地增大。换言之，缓冲层2在第一区域2a中具有多个子层，其中子层与子层之间的铝份额x分级地减小。此外，缓冲层在第二区域2b中具有多个子层，其中子层与子层之间的铝份额x分级地增大。
关于优点和其他有利的设计方案，第二实施例对应于之前所描述的第一实施例。
为了比较，在图3中示出在不根据本发明的用于制造光电子的氮化物化合物半导体器件的比较例中的由硅构成的生长衬底1上的层序列。在该比较例中，缓冲层2的铝份额x从生长衬底1开始以常规的方式沿生长方向连续地减小，以便所述铝份额匹配于发光二极管层序列3的邻接于缓冲层2的半导体层4的铝份额。在该方式中，缓冲层2在与发光二极管层序列3的边界面上基本上具有与发光二极管层序列3的邻接于缓冲层2的半导体层4相同的晶格常数。因此，与图1和图2的之前所描述的实施例相反地，在缓冲层2和发光二极管层序列3之间的边界面上不出现氮化物化合物半导体材料的晶格常数的突然的变化。
在图4中示出用于图1的实施例的层序列(S1)和图3的比较例的层序列(S3)的晶面(002)、(102)和(201)的X射线衍射峰的半峰全宽(FWHM–FullWidthatHalfMaximum)。比较示出，所测量到的X射线衍射峰的半峰全宽在根据这里所描述的方法制造的层序列S1中与在按照不根据本发明的比较例制造的层序列S3中相比更小。在借助于X射线衍射的研究中的反射的较小的半值宽度表明在根据本发明的实施例中的层序列的减小的缺陷密度。
在借助根据本发明的方法制造的层序列的透射电子显微镜图像(未示出)中已确定的是，尤其，位错由于在缓冲层和半导体层序列之间的边界面上的横向的晶格常数的突变而中断。此外，由于湮灭，在缓冲层和施加在其上的半导体层序列之间的边界面上出现位错的减少。
本发明不通过根据实施例进行的描述局限于此。更确切地说，本发明包括每个新特征以及特征的任意的组合，这尤其是包含在权利要求中的特征的任意的组合，即使所述特征或所述组合自身没有明确地在权利要求或实施例中说明时也如此。

Claims (16)

1.一种用于制造氮化物化合物半导体器件的方法，所述方法具有下述步骤：
-提供具有硅表面的生长衬底(1)；
-将缓冲层(2)生长到所述硅表面上，所述缓冲层具有AlxInyGa1-x-yN，其中0≤x≤1，0≤y≤1并且x+y≤1；
-将半导体层序列(3)生长到所述缓冲层(2)上，
其中
-所述缓冲层(2)具有变化的材料成分，使得所述缓冲层(2)的横向的晶格常数在第一区域(2a)中逐步地或连续地增大并且在沿生长方向跟随所述第一区域的第二区域(2b)中逐步地或连续地减小，以及
-所述缓冲层(2)在对着所述半导体层序列(3)的边界面上与所述半导体层序列(3)的邻接于所述缓冲层(2)的半导体层(4)相比具有更小的横向的晶格常数。
2.根据权利要求1所述的方法，
其中所述缓冲层具有AlxGa1-xN，其中0≤x≤1。
3.根据上述权利要求中任一项所述的方法，
其中所述缓冲层的铝份额x从所述生长衬底(1)开始在所述第一区域(2a)中减小并且在所述第二区域(2b)中增大。
4.根据上述权利要求中任一项所述的方法，
其中所述缓冲层(2)在与所述生长衬底(1)的边界面上具有铝份额x≥0.8。
5.根据上述权利要求中任一项所述的方法，
其中所述缓冲层(2)在与所述生长衬底(1)的边界面上具有铝份额x≥0.9。
6.根据上述权利要求中任一项所述的方法，
其中在所述缓冲层(2)中的铝份额x具有最小值，其中在该最小值的情况下，x≤0.6。
7.根据上述权利要求中任一项所述的方法，
其中在所述缓冲层(2)中的铝份额x具有最小值，其中在该最小值的情况下，x≤0.2。
8.根据上述权利要求中任一项所述的方法，
其中所述缓冲层(2)在与所述半导体层序列(3)的边界面上具有铝份额x≥0.6。
9.根据上述权利要求中任一项所述的方法，
其中所述缓冲层(2)在对着所述半导体层序列(3)的边界面上具有铝份额x≥0.8。
10.根据上述权利要求中任一项所述的方法，
其中所述半导体层序列(3)的邻接于所述缓冲层(2)的半导体层(4)具有AlmInnGa1-m-nN，其中m≤0.5。
11.根据上述权利要求中任一项所述的方法，
其中所述半导体层序列(3)的邻接于所述缓冲层(2)的半导体层(4)具有AlmInnGa1-m-nN，其中m≤0.2。
12.根据上述权利要求中任一项所述的方法，
其中所述硅表面是(111)平面。
13.根据上述权利要求中任一项所述的方法，
其中在生长所述半导体层序列(3)之后，去除所述生长衬底(1)。
14.根据上述权利要求中任一项所述的方法，
其中将所述半导体层序列(3)在与所述生长衬底(1)相对置的一侧上与载体衬底连接。
15.根据上述权利要求中任一项所述的方法，
其中所述氮化物化合物半导体器件是光电子器件，并且所述半导体层序列(3)具有有源层(5)。
16.根据权利要求15所述的方法，
其中所述半导体层序列(3)是发光二极管层序列。
CN201480033604.4A 2013-06-11 2014-05-28 用于制造氮化物化合物半导体器件的方法 Active CN105308720B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013106044 2013-06-11
DE102013106044.7 2013-06-11
PCT/EP2014/061139 WO2014198550A1 (de) 2013-06-11 2014-05-28 Verfahren zur herstellung eines nitridverbindungshalbleiter-bauelements

Publications (2)

Publication Number Publication Date
CN105308720A true CN105308720A (zh) 2016-02-03
CN105308720B CN105308720B (zh) 2017-10-20

Family

ID=50897572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480033604.4A Active CN105308720B (zh) 2013-06-11 2014-05-28 用于制造氮化物化合物半导体器件的方法

Country Status (5)

Country Link
US (1) US9660137B2 (zh)
JP (1) JP6138359B2 (zh)
CN (1) CN105308720B (zh)
DE (1) DE112014002779B8 (zh)
WO (1) WO2014198550A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017104370A1 (de) 2017-03-02 2018-09-06 Osram Opto Semiconductors Gmbh Halbleiterkörper
US20210135050A1 (en) * 2017-08-14 2021-05-06 Sony Corporation Template substrate, electronic device, light emitting device, method of manufacturing template substrate, and method of manufacturing electronic device
KR20190079787A (ko) * 2017-12-28 2019-07-08 삼성전자주식회사 반도체 발광소자의 제조 방법
DE102018119634A1 (de) * 2018-08-13 2020-02-13 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements und werkstück

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218181A1 (en) * 2000-11-15 2003-11-27 Stefan Bader Radiation-emitting semiconductor component based on gallium nitride, and method for fabricating the semiconductor component
US20080203430A1 (en) * 2007-02-23 2008-08-28 Grigory Simin Enhancement mode insulated gate heterostructure field-effect transistor
CN102460710A (zh) * 2009-05-14 2012-05-16 特兰斯夫公司 高电压ⅲ族氮化物半导体器件
CN103069583A (zh) * 2010-08-26 2013-04-24 欧司朗光电半导体有限公司 半导体器件和用于制造半导体器件的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179452A (ja) * 2002-11-28 2004-06-24 Shin Etsu Handotai Co Ltd ヘテロエピタキシャルウエーハ
KR100585919B1 (ko) * 2004-01-15 2006-06-01 학교법인 포항공과대학교 질화갈륨계 ⅲ­ⅴ족 화합물 반도체 소자 및 그 제조방법
DE102006008929A1 (de) 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
KR100756841B1 (ko) 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
US8227791B2 (en) 2009-01-23 2012-07-24 Invenlux Limited Strain balanced light emitting devices
DE102009047881B4 (de) 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
WO2011108519A1 (ja) * 2010-03-02 2011-09-09 Jx日鉱日石金属株式会社 半導体エピタキシャル基板
KR20110120019A (ko) * 2010-04-28 2011-11-03 삼성전자주식회사 반도체 소자
JP5742072B2 (ja) * 2010-10-06 2015-07-01 住友電気工業株式会社 半導体装置およびその製造方法
JP5672926B2 (ja) * 2010-10-08 2015-02-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
US9012939B2 (en) * 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers
JP5127978B1 (ja) * 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
DE102011114665B4 (de) * 2011-09-30 2023-09-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
US20130140525A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride growth method on silicon substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218181A1 (en) * 2000-11-15 2003-11-27 Stefan Bader Radiation-emitting semiconductor component based on gallium nitride, and method for fabricating the semiconductor component
US20080203430A1 (en) * 2007-02-23 2008-08-28 Grigory Simin Enhancement mode insulated gate heterostructure field-effect transistor
US7655962B2 (en) * 2007-02-23 2010-02-02 Sensor Electronic Technology, Inc. Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact
CN102460710A (zh) * 2009-05-14 2012-05-16 特兰斯夫公司 高电压ⅲ族氮化物半导体器件
CN103069583A (zh) * 2010-08-26 2013-04-24 欧司朗光电半导体有限公司 半导体器件和用于制造半导体器件的方法

Also Published As

Publication number Publication date
DE112014002779A5 (de) 2016-02-25
DE112014002779B8 (de) 2022-12-15
WO2014198550A1 (de) 2014-12-18
JP6138359B2 (ja) 2017-05-31
CN105308720B (zh) 2017-10-20
DE112014002779B4 (de) 2022-09-22
US9660137B2 (en) 2017-05-23
US20160093765A1 (en) 2016-03-31
JP2016530700A (ja) 2016-09-29

Similar Documents

Publication Publication Date Title
KR101867867B1 (ko) 응력-감소 버퍼 구조체를 갖는 반도체 구조체
CN102263172B (zh) 半导体芯片、发光器件和制造半导体芯片的方法
KR100753518B1 (ko) 질화물계 발광 소자
TWI501423B (zh) 製造光電氮化合物半導體元件的方法
CN102341887B (zh) 包含硼的iii族氮化物发光器件
US9136430B2 (en) Semiconductor buffer structure, semiconductor device including the same, and method of manufacturing semiconductor device using semiconductor buffer structure
US8664638B2 (en) Light-emitting diode having an interlayer with high voltage density and method for manufacturing the same
WO2014151264A1 (en) Planar contacts to pseudomorphic electronic and optoelectronic devices
CN105308720A (zh) 用于制造氮化物化合物半导体器件的方法
Zhang et al. High brightness GaN-on-Si based blue LEDs grown on 150 mm Si substrates using thin buffer layer technology
KR100682873B1 (ko) 반도체 발광 소자 및 그 제조 방법
CN102884643A (zh) 生长在松弛层上的iii族氮化物发光装置
TWI567877B (zh) Manufacturing method of nitride semiconductor device
KR102623826B1 (ko) 변형 완화 구조를 통합한 led 전구체
KR101644156B1 (ko) 양자우물 구조의 활성 영역을 갖는 발광 소자
KR100990226B1 (ko) 3차원 구조의 전방향 반사경을 구비한 질화물계 발광소자및 그 제조방법
KR101321935B1 (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
KR100730753B1 (ko) 질화물 반도체 발광 다이오드를 제조하는 방법 및 그것에의해 제조된 발광 다이오드
KR101241331B1 (ko) 질화물계 발광 소자 및 그 제조방법
KR20140031000A (ko) 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
KR100757799B1 (ko) 인듐리치 질화인듐갈륨/질화갈륨 초격자층을 갖는 발광다이오드 및 그 제조방법
WO2023156210A1 (en) Micro semiconductor light-emitting diode structure and method for producing the same
KR20150085950A (ko) 다중양자우물 구조 활성층을 포함하는 발광다이오드 및 이의 제조방법
CN115394884A (zh) 发光二极管以及发光二极管的制造方法
CN115312641A (zh) 一种氮化物光电器件的外延层结构、生长方法及芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant