KR100757799B1 - 인듐리치 질화인듐갈륨/질화갈륨 초격자층을 갖는 발광다이오드 및 그 제조방법 - Google Patents

Abstract

인듐리치 질화인듐갈륨/질화갈륨 초격자층을 갖는 발광 다이오드 및 그 제조방법이 개시된다. 이 발광 다이오드는 기판 상에 위치하는 하부 GaN층을 포함한다. 하부 GaN층 상에 질화갈륨 계열의 n형 반도체층이 위치하고, 상기 n형 반도체층 상에 질화갈륨 계열의 p형 반도체층이 위치한다. 한편, 상기 n형 반도체층과 상기 p형 반도체층 사이에 활성층이 개재되고, 상기 n형 반도체층과 상기 하부 GaN층 사이에 인듐리치 InGaN/GaN 초격자층이 개재된다. 인듐리치 InGaN/GaN 초격자층을 채택함에 따라, 활성층의 결정질을 향상시킬 수 있고, 발광 다이오드를 통해 흐르는 전류를 분산시킬 수 있어 발광 다이오드의 발광효율이 향상되며, 발광 다이오드의 수명을 연장시킬 수 있다.

발광 다이오드, 질화갈륨(GaN), 질화인듐갈륨(InGaN), 인듐리치(In-rich), 초격자층(superlattice)

Description

인듐리치 질화인듐갈륨/질화갈륨 초격자층을 갖는 발광 다이오드 및 그 제조방법{LIGHT EMITTING DIODE HAVING In-rich InGaN/GaN SUPERLATTICE AND THE FABRICATION METHOD THEREOF}

도 1은 종래의 발광 다이오드 제조방법을 설명하기 위한 단면도이다.

도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.

도 3은 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.

본 발명은 발광 다이오드 및 그 제조방법에 관한 것으로, 특히 인듐리치 질화인듐갈륨/질화갈륨 초격자층을 갖는 발광 다이오드 및 그 제조방법에 관한 것이다.

일반적으로 질화갈륨(GaN), 질화알루미늄(AlN), 질화인듐갈륨(InGaN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 최근 청색 및 자외선 영역의 발광 다이오드용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN) 화합물 반도체는 좁은 밴드 갭에 기인하여 많은 주목을 받고 있다. 이러한 질화갈륨 계열의 화합물 반도체를 이용한 발광 다이오드는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.

이러한 III족 원소의 질화물 반도체층은 육방 정계의 구조를 갖는 사파이어(Sapphire)나 실리콘 카바이드(SiC) 등의 이종 기판에서 금속유기화학기상증착법(MOCVD) 등의 공정을 통해 성장된다. 그러나, III족 원소의 질화물 반도체층이 이종기판 상에 형성될 경우, 반도체층과 기판 사이의 격자상수 및 열팽창 계수의 차이에 기인하여 반도체층 내에 크랙(crack) 또는 뒤틀림(warpage)이 발생하고, 전위(dislocation)가 생성된다. 반도체층 내의 크랙, 뒤틀림 및 전위는 발광 다이오드의 특성을 악화시킨다. 따라서, 기판과 반도체층 사이의 격자 상수 및 열팽창 계수 차이에 기인한 스트레스를 완화하기 위해 버퍼층이 일반적으로 사용된다.

도 1은 종래의 질화물 반도체 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도이다.

도 1을 참조하면, 기판(11) 상에 저온 버퍼층(13)이 형성된다. 저온 버퍼층(13)은 일반적으로 Al_xGa_1-xN(0≤x≤1)로 MOCVD 공정 등을 사용하여 400~800℃의 온도에서 형성된다. 이어서, 저온 버퍼층(13) 상에 고온 버퍼층(15)이 형성된다. 고온 버퍼층(15)은 900~1200℃의 온도에서 GaN층으로 형성된다. 그 위에 n형 GaN층(17), 활성층(19) 및 p형 GaN층(21)이 형성된다.

종래기술에 따르면, n형 GaN층(17)과 기판(11) 사이에 저온 버퍼층(13) 및 고온 버퍼층(15)을 형성하여, 기판(11)과 반도체층(17) 사이의 격자상수 및 열팽창 계수 차이에 기인한 크랙 및 전위 등의 발생을 감소시킬 수 있다.

그러나, 버퍼층들(13, 15)의 채택에도 불구하고, 활성층 내의 결정결함밀도는 여전히 높은 편이다. 활성층 내의 결정결함은 버퍼층(15) 및 n형 GaN층(17)의 결정결함이 전사되어 생성되며, 이러한 결정결함은 발광 효율을 감소시킨다. 또한, 발광 다이오드의 동작 동안 열팽창 계수 차이에 의해 결정결함이 활성층으로 전사되어 발광 다이오드의 발광효율이 감소되며, 그 결과 발광 다이오드의 수명이 단축된다.

한편, 버퍼층을 채택하여 활성층 내의 결정결함을 감소시키려는 노력과 아울러, 에피층 구조를 개선하여 내부 양자 효율을 개선함으로써 발광 효율을 개선하려는 시도가 있다. 이러한 LED가 "InGaN 전류분산층을 구비하는 InGaN-GaN 다중 양자웰 발광 다이오드에 있어서 개선된 광출력"(Enhanced output power in an InGaN-GaN multiquantum-well light-emitting diode with an InGaN currernt-spreading layer)이라는 제목으로 쉐우 등(Sheu et al.)에 의해 2001년 11월에 간행된 IEEE Photonics Technology Letters(Vol.13, No.11)에 개시된 바 있다.

쉐우 등에 따르면, n형 GaN층 사이에 InGaN 전류분산층을 삽입함으로써 활성층으로 유입되는 전자들을 고르게 분산시킬 수 있고, 따라서 내부 양자 효율을 개선할 수 있다.

그러나, InGaN는 일반적으로 In의 조성이 증가함에 따라 밴드갭이 좁아지 고, 이에 따라 활성층에서 방출된 광을 흡수하기 때문에, In의 조성이 증가할 경우 전류분산층에 의해 발광 효율이 감소될 수 있다.

본 발명이 이루고자 하는 기술적 과제는 활성층의 결정질을 개선하여 발광효율이 향상된 발광 다이오드 및 그 제조방법을 제공하는 데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는 사용 수명이 연장된 발광 다이오드 및 그 제조방법을 제공하는 데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는 활성층의 결정질을 향상시킬 수 있는 전류분산층을 갖는 발광 다이오드 및 그 제조방법을 제공하는 데 있다.

상기 기술적 과제들을 달성하기 위해 본 발명의 일태양은 인듐리치 InGaN/GaN 초격자층을 갖는 발광 다이오드를 제공한다. 상기 발광 다이오드는 기판 및 상기 기판 상에 위치하는 하부 GaN층을 포함한다. 상기 하부 GaN층 상에 질화갈륨 계열의 n형 반도체층이 위치하고, 상기 n형 반도체층 상에 질화갈륨 계열의 p형 반도체층이 위치한다. 한편, 상기 n형 반도체층과 상기 p형 반도체층 사이에 활성층이 개재되고, 상기 n형 반도체층과 상기 하부 GaN층 사이에 인듐리치 InGaN/GaN 초격자층이 개재된다. 상기 초격자층은 하부 GaN층으로부터 결정결함이 전사되는 것을 방지하여 활성층의 결정질을 향상시키며, 또한 전류분산층으로 작용하여 발광 효율을 개선할 수 있다. 또한, 상기 초격자층은 발광 다이오드의 동작 동안 열팽창 계수 차이에 의해 발생된 결정결함이 활성층으로 전사되는 것을 방지하여 발광 다 이오드의 수명을 연장시킨다.

여기서, 질화갈륨 계열의 반도체층은 (Al,In,Ga)N로 표현되는 2원계 내지 4원계 화합물 반도체를 의미한다.

상기 인듐리치 InGaN은 GaN 상에 InN를 성장시키고, 소정시간 동안 성장을 중단한 후 상기 InN 상에 GaN을 성장시킴으로써 형성될 수 있다. InN와 GaN는 상호확산되어 InGaN층을 형성한다.

상기 인듐리치 InGaN의 In 조성비는 0.5 내지 0.8일 수 있으며, 더욱 바람직하게는 0.6 내지 0.7일 수 있다. 또한, 상기 인듐리치 InGaN의 두께는 0.8~10 nm일 수 있다.

일반적으로, In의 조성이 증가함에 따라 InGaN의 밴드갭이 좁아져, 장파장의 발광 특성을 나타내는 것으로 알려져 있다. 그러나, 최근 어플라이드 피직스 레터스(Applied physics letters, 86, 192105-1~3 (2005))에 발표된 논문 "Room temperature near-ultraviolet emission from In-rich InGaN/GaN multiple quantum wells" 에, 약 1nm 두께의 인듐리치 InGaN과 GaN를 반복적층하여 형성한 다중양자웰이 약 390nm의 발광파장을 나타내는 것으로 보고되어 있다. 따라서, 약 1nm 두께의 인듐리치 InGaN/GaN 초격자층은 390nm 이상의 파장을 갖는 광을 흡수하지 않고 투과시키며, 인듐리치 InGaN의 두께가 증가할 수록 투과시키는 광의 파장이 길어진다.

인듐리치 InGaN/GaN 초격자층은 상기 활성층과 상기 p형 반도체층 사이 또는 상기 p형 반도체층 상에 위치할 수 있다. 이러한 인듐리치 InGaN/GaN 초격자층 은 전류분산층으로 사용되거나, 투명전극층과 P형 반도체층 사이에서 터널층으로 사용될 수 있다.

본 발명의 다른 태양에 따르면, 인듐리치 InGaN/GaN 초격자층을 갖는 발광 다이오드 제조방법이 제공된다. 상기 발광 다이오드 제조방법은 기판 상에 버퍼층을 형성하는 것을 포함한다. 상기 버퍼층 상에 하부 GaN층이 형성되고, 상기 하부 GaN층 상에 인듐리치 InGaN/GaN 초격자층이 형성된다. 또한, 상기 초격자층 상에 질화갈륨 계열의 n형 반도체층, 활성층 및 p형 반도체층이 형성된다. 이에 따라, 상기 초격자층은 하부 GaN층에서 결정결함이 활성층으로 전사되는 것을 방지하여, 활성층의 결정질을 향상시킨다.

상기 초격자층은 InN를 성장시키고, 소정시간 동안 성장을 중단하고, 상기 InN 상에 GaN를 성장시키는 것을 복수회 반복함으로써 수행될 수 있다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 2는 본 발명의 일 실시예에 따른 발광 다이오드의 단면도이다.

도 2를 참조하면, 기판(51) 상에 하부 GaN층(55)이 위치한다. 또한, 기 판(51)과 하부 GaN층(55) 사이에 버퍼층(53)이 개재될 수 있다.

상기 기판(51)은 특별히 한정되지 않으며, 예컨대 사파이어, 스피넬, 탄화실리콘 기판 등일 수 있다. 한편, 버퍼층(13)은 일반적으로 Al_xGa_1-xN(0≤x≤1)로 형성될 수 있고, 상기 하부 GaN층(55)은 언도프트 GaN 또는 n형 불순물이 도핑된 n형 GaN일 수 있다.

상기 하부 GaN층(55) 상에 질화갈륨 계열의 n형 반도체층(57)이 위치하고, 이들 사이에 인듐리치 InGaN/GaN 초격자층(56)이 개재된다. 상기 초격자층(56)은 인듐리치 InGaN과 GaN가 교대로 반복하여 적층된 구조이다.

한편, 상기 n형 반도체층(57) 상에 질화갈륨 계열의 p형 반도체층(61)이 위치하고, 상기 n형 반도체층과 상기 p형 반도체층 사이에 활성층(59)이 개재된다. 상기 활성층(59)은 전자와 정공이 결합되어 빛을 방출하는 층으로, 단일 양자웰 또는 다중 양자웰일 수 있다. 또한, 상기 활성층은 InGaN층을 포함할 수 있으며, 양측에 각각 GaN에 비해 에너지 밴드갭이 넓은 클래드층을 포함할 수 있다.

또한, 상기 p형 반도체층(61) 상에 전극층(도시하지 않음), 예컨대 투명전극층이 위치할 수 있다.

본 실시예에 따르면, 상기 하부 GaN층(53)이 n형 전극으로 사용될 경우, 초격자층(56)이 전류분산층(current spreading layer)으로 작용하여, 하부 GaN층(53)에서 유입되는 전자를 고르게 분산시킬 수 있으며, 이에 따라 발광효율을 개선할 수 있다. 한편, 상기 초격자층(56)은 하부 GaN층(53)에 생성된 결정결함이 상기 n 형 반도체층(57)을 통과하여 활성층(59)으로 전사되는 것을 방지한다. 따라서, 활성층(59)의 결정질을 개선하고, 장시간 양호한 결정질을 유지할 수 있어 발광 다이오드의 발광효율을 개선하고 수명을 향상시킨다.

이하, 본 발명의 일 실시예에 따른 발광 다이오드의 제조방법을 상세히 설명한다.

다시, 도 2를 참조하면, 기판(51) 상에 버퍼층(53)을 형성한다. 상기 버퍼층(53)은, 종래의 저온 버퍼층과 같이, MOCVD 공정 등을 사용하여 400~800℃의 온도에서 성장될 수 있다. 한편, 상기 버퍼층(53) 상에 900~1200℃의 온도에서 MOCVD 공정 등을 사용하여 하부 GaN층(55)이 성장된다. 상기 하부 GaN층(55)은 불순물 도핑없이 형성되거나, Si과 같은 n형 불순물을 도핑하여 형성될 수 있다. 특히, 상기 하부 GaN층(55)이 n형 전극층으로 사용되는 경우, n형 불순물을 도핑하여 형성된다. 상기 하부 GaN층(55)을 n형 GaN층으로 형성할 경우, 하부 GaN층(55)을 형성하기 전에 언도프트 GaN층을 더 형성할 수도 있다.

상기 하부 GaN층(55)을 성장된 후, MOCVD 공정을 사용하여 600~800℃의 온도에서 InN를 성장시킨다. InN는 소오스 가스로 TMI(trimethyl indium; In(CH3)3)), 암모니아(NH3)를 사용하고, 캐리어 가스로 질소(N2)를 사용하여 성장될 수 있다. 상기 InN는 하부 GaN층(55)을 성장시킨 챔버에서 온도를 낮추어 인시투(in-situ)로 성장될 수 있다.

상기 InN가 성장된 후, TMI 가스의 공급을 소정시간 동안 차단하여 InN 성장을 중단한다(growth interruption, GI). 상기 GI 시간은 예컨대, 5초 내지 20초일 수 있으며, GI 시간 후의 InN 두께가 0.8 내지 10 nm가 되도록 한다. 상기 InN의 두께는 최종 인듐리치 InGaN의 에너지 밴드갭과 관련이 있으며, 활성층에서 방출되는 광의 파장이 짧을 수록 얇게 형성된다.

상기 InN 성장 중단 후, InN상에 GaN를 성장시킨다. 상기 GaN는 InN와 동일한 온도에서 성장될 수 있다. 한편, 상기 InN 성장, 성장 중단 및 GaN 성장을 복수회 반복한다. 이에 따라, 각 InN는 GaN층들 사이에 개재되며, InN와 GaN 사이의 상호확산에 의해 인듐리치 InGaN/GaN 초격자층(56)이 형성된다.

이어서, 상기 초격자층(56) 상에 질화갈륨 계열의 n형 반도체층(57), 활성층(59) 및 p형 반도체층(61)을 성장시킨다. 상기 반도체층들(57, 59, 61)은 통상의 공지된 기술을 사용하여 성장시킬 수 있다. 이에 따라, 앞에서 설명한 본 발명의 일 실시예에 따른 발광 다이오드가 형성된다.

상기 p형 반도체층(61) 상에 전극층(도시하지 않음)이 더 형성될 수 있으며, 상기 p형 반도체층(61) 및 활성층(59)의 일부 영역이 식각 제거되고, n형 반도체층(57) 또는 하부 GaN층(55)이 노출될 수 있다. 노출된 n형 반도체층(57) 또는 하부 GaN층(53) 상에 n형 전극패드(도시하지 않음)가 형성되고, 상기 전극층 상에 p형 전극패드(도시하지 않음)가 형성될 수 있다.

본 실시예의 제조방법에 따르면, 하부 GaN층(53) 상에 초격자층(56)을 형성함으로써, 상기 하부 GaN층(53)에 생성된 결정결함이 n형 반도체층(57)로 전사되는 것을 방지할 수 있으며, 결과적으로 활성층(59) 내의 결정결함밀도를 감소시킬 수 있다.

본 실시예에 있어서, 상기 초격자층(56) 상에 n형 반도체층(57)이 형성되는 것으로 설명하지만, 이에 한정되는 것은 아니며, 상기 n형 반도체층(57)을 형성하기 전, 상기 초격자층(56) 상에 언도프트 GaN층을 더 성장시킬 수도 있다.

도 3은 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.

도 3을 참조하면, 앞에서 설명한 바와 동일하게, 활성층(59)까지 성장되며, 상기 활성층 상부에 p형 반도체층(61)이 형성된다. 다만, 상기 p형 반도체층(61)을 형성하기 전, 상기 활성층(59) 상에, 인듐리치 InGaN/GaN 초격자층(63)이 추가로 형성한다. 상기 인듐리치 InGaN/GaN 초격자층(63)은, 도 2를 참조하여 설명한 초격자층(56)과 동일한 방법으로 형성될 수 있다.

상기 초격자층(63)은 전극층으로부터 유입되는 정공을 분산시키어 발광효율을 개선한다.

본 실시예에 있어서, 상기 초격자층(63)이 활성층(59)과 p형 반도체층(61) 사이에 개재된 것으로 설명하나, 초격자층(63)은 p형 반도체층(61) 상에 형성될 수도 있다. 그후, 상기 초격자층 상에 전극층(도시하지 않음)이 형성된다. 상기 전극층은 예컨대, Ni/Au 또는 ITO(indium tin oxide)와 같은 투명전극층으로, 상기 초격자층(63)에 오믹콘택된다.

본 발명에 따르면, 활성층의 하부 및/또는 상부에 인듐리치 InGaN/GaN 초격자층을 형성함으로써, 전류를 분산시키어 발광 다이오드의 발광효율을 개선시킬 수 있다. 또한, 활성층의 하부에 형성된 인듐리치 InGaN/GaN 초격자층은 결정결함이 활성층까지 전사되는 것을 방지하여 활성층의 결정질을 개선하며, 발광 다이오드의 수명을 연장시킨다. 이에 더하여, 활성층이 InGaN을 포함하는 경우, 상기 인듐리치 InGaN은 활성층이 형성되는 챔버내에서 인시투로 형성될 수 있다.

Claims (7)

1. 기판;

   상기 기판 상부에 위치하는 하부 GaN층;

   상기 하부 GaN층 상에 위치하는 질화갈륨 계열의 n형 반도체층;

   상기 n형 반도체층 상에 위치하는 질화갈륨 계열의 p형 반도체층;

   상기 n형 반도체층과 상기 p형 반도체층 사이에 개재된 활성층; 및

   상기 n형 반도체층과 상기 하부 GaN층 사이에 개재된 인듐리치 InGaN/GaN 초격자층을 포함하고, 상기 인듐리치 InGaN의 In 조성비는 0.5 내지 0.8인 것을 특징으로 하는 발광 다이오드.
2. 청구항 1에 있어서, 상기 인듐리치 InGaN은 GaN 상에 InN를 성장시키고, 상기 InN의 성장을 중단한 후 상기 InN 상에 GaN을 성장시킴으로써 형성되는 것을 특징으로 하는 발광 다이오드.
3. 삭제
4. 청구항 1에 있어서, 상기 인듐리치 InGaN의 두께는 0.8~10 nm인 것을 특징으로 하는 발광 다이오드.
5. 청구항 1에 있어서, 상기 활성층과 상기 p형 반도체층 사이 또는 상기 p형 반도체층 상에 위치하고, In의 조성비가 0.5 내지 0.8인 인듐리치 InGaN/GaN 초격자층을 더 포함하는 발광 다이오드.
6. 기판 상에 버퍼층을 형성하고,

   상기 버퍼층 상에 하부 GaN층을 형성하고,

   상기 하부 GaN층 상에 In의 조성비가 0.5 내지 0.8인 인듐리치 InGaN/GaN 초격자층을 형성하고,

   상기 초격자층 상에 질화갈륨 계열의 n형 반도체층을 형성하고,

   상기 n형 반도체층 상에 활성층을 형성하고,

   상기 활성층 상에 질화갈륨 계열의 p형 반도체층을 형성하는 것을 포함하는 발광 다이오드 제조방법.
7. 청구항 6에 있어서, 상기 초격자층을 형성하는 것은

   InN를 성장시키고,

   상기 InN의 성장을 중단하고,

   상기 InN 상에 GaN를 성장시키는 것을 복수회 반복함으로써 수행되는 발광 다이오드 제조방법.

Images