JP2010534612A - エピタキシャル方法およびこの方法によって成長させられたテンプレート - Google Patents
エピタキシャル方法およびこの方法によって成長させられたテンプレート Download PDFInfo
- Publication number
- JP2010534612A JP2010534612A JP2010518416A JP2010518416A JP2010534612A JP 2010534612 A JP2010534612 A JP 2010534612A JP 2010518416 A JP2010518416 A JP 2010518416A JP 2010518416 A JP2010518416 A JP 2010518416A JP 2010534612 A JP2010534612 A JP 2010534612A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- island
- growth
- gan
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 130
- 239000000463 material Substances 0.000 claims abstract description 269
- 230000007547 defect Effects 0.000 claims abstract description 110
- 239000004065 semiconductor Substances 0.000 claims abstract description 97
- 239000013078 crystal Substances 0.000 claims abstract description 91
- 150000004767 nitrides Chemical class 0.000 claims abstract description 59
- 238000010899 nucleation Methods 0.000 claims abstract description 46
- 150000001875 compounds Chemical class 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 107
- 230000006911 nucleation Effects 0.000 claims description 45
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 239000000203 mixture Substances 0.000 claims description 16
- 239000011800 void material Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 230000004927 fusion Effects 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 230000001788 irregular Effects 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 221
- 229910002601 GaN Inorganic materials 0.000 description 162
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 162
- 230000008569 process Effects 0.000 description 49
- 229910052594 sapphire Inorganic materials 0.000 description 17
- 239000010980 sapphire Substances 0.000 description 17
- 238000011282 treatment Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000002131 composite material Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 229910010271 silicon carbide Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 7
- 238000005191 phase separation Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000000927 vapour-phase epitaxy Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- 230000005693 optoelectronics Effects 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- 239000002002 slurry Substances 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- 238000004627 transmission electron microscopy Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229910003465 moissanite Inorganic materials 0.000 description 3
- 239000002086 nanomaterial Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 238000004626 scanning electron microscopy Methods 0.000 description 3
- 230000002269 spontaneous effect Effects 0.000 description 3
- -1 AlN Chemical class 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 210000003850 cellular structure Anatomy 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000004969 ion scattering spectroscopy Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000006225 natural substrate Substances 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 238000012356 Product development Methods 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007385 chemical modification Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- UPWPDUACHOATKO-UHFFFAOYSA-K gallium trichloride Chemical compound Cl[Ga](Cl)Cl UPWPDUACHOATKO-UHFFFAOYSA-K 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- YQNQTEBHHUSESQ-UHFFFAOYSA-N lithium aluminate Chemical compound [Li+].[O-][Al]=O YQNQTEBHHUSESQ-UHFFFAOYSA-N 0.000 description 1
- MNKMDLVKGZBOEW-UHFFFAOYSA-M lithium;3,4,5-trihydroxybenzoate Chemical compound [Li+].OC1=CC(C([O-])=O)=CC(O)=C1O MNKMDLVKGZBOEW-UHFFFAOYSA-M 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000002061 nanopillar Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 238000000399 optical microscopy Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02645—Seed materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02642—Mask materials other than SiO2 or SiN
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
- Y10T428/24612—Composite web or sheet
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Photovoltaic Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本発明は、小さい欠陥密度を有しかつ選択された結晶極性をオプションとして有する、ＩＩＩ族窒化物半導体材料からなる実質的に連続的な層を製造するための方法を提供する。この方法は、テンプレート構造上に不規則に配置されたＩＩＩ族窒化物材料からなる複数のピラー／アイランドの上部にエピタキシャル成長の核形成および／または播種することを含む。アイランドの上部は、小さい欠陥密度を有し、また、選択された結晶極性をオプションとして有する。本発明は、また、マスク材料からなる実質的に連続的な層を有するテンプレート構造を含み、ピラー／アイランドの上部は、このマスク材料から突き出る。本発明は、広範囲の元素半導体材料および化合物半導体材料に適用されてもよい。
【選択図】 図３
【選択図】 図３
Description
本発明は、半導体材料を処理する分野に関し、より詳細には、半導体材料の高品質単結晶層をエピタキシャル成長させる分野に関する。本発明は、エピタキシャル方法を提供し、このエピタキシャル方法は、好ましい実施形態においては、ダマシン技術をエピタキシャルラテラル成長（ＥＬＯ：ｅｐｉｔａｘｉａｌ ｌａｔｅｒａｌ ｏｖｅｒｇｒｏｗｔｈ）技術と組み合わせたものである。本発明は、また、提供されるＤａｍａｓｃｅｎｅ−ＥＬＯ（商標）法によって製造されたテンプレートおよび半導体を提供する。
デバイス製造に適したものであるために、半導体材料の層は、高い純度を有し、かつ、小さい密度の欠陥または転位を有しなければならない。ある種の材料、とりわけ、化合物材料からなる品質の高い層の製造は、品質の高いバルク単結晶がないために、また、ヘテロエピタキシャル成長には不適切な基板のために、これまで妨げられてきた。
そのような問題は、窒化ガリウム（ＧａＮ）の開発、例えば、ＡｌＮ、ＩｎＮ、ＧａＩｎＮ、および、その他の混合窒化物（ここでは、「ＩＩＩ族窒化物」と呼ばれる）を含めたその他のＩＩＩ族窒化物の開発、ある種のＩＩＩ−Ｖ族化合物の開発、および、ある種のその他の化合物材料（例えば、ＩＩ−ＶＩ族材料）の開発を概して妨げてきた。例えば、ＩＩＩ族窒化物は、電子部品（例えば、高温ＦＥＴ）、光学部品（例えば、短い波長のＬＥＤおよびレーザ）、および、混合光電子部品（例えば、光起電力素子）の製造に好都合な半導体特性を有する。しかしながら、上述した材料からなる高い品質の層の製造は、これらの材料の結晶特性に適合する高い品質のバルク結晶および／または適切な基板がないことによって、妨げられてきた。基板上に成長させられるべき材料の結晶特性にきちんと適合しない基板は、許容できない密度の欠陥および転位を発生させることがある（ＧａＮの場合、とりわけ、基板とＧａＮとの界面に発生する貫通転位（ＴＤ））。
ＧａＮの場合、例えば、窒化処理、多くの場合には、低温（ＬＴ）において、例えば、ＡｌＮまたはＧａＮからなる薄いバッファー層の成長、熱アニーリングなどによる基板表面の化学的改質のような基板前処理によって結晶品質を改善することができることに留意されたい。また、結晶品質は、エピタキシャルラテラル成長（ＥＬＯ）をうまく利用することによって改善されてきており、そのエピタキシャルラテラル成長中、層は、基板から垂直方向だけでなく、マスク層全体に横方向へ成長する。例えば、米国特許第６，１５３，０１０号を参照されたい。公知のＥＬＯプロセスは、フォトリソグラフィーパターンマスクによって部分的に被覆された基板上において、そして、最初に、マスク開口から暴露された基板領域上における成長を促進する条件下において、次に、マスク全体における横方向への成長を促進する条件下において、ＧａＮを成長させる。
また、そのような問題は、シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）との合金の開発を妨げてきた。そのようなバルク結晶は、一般的には利用できない。しかしながら、改善された結晶品質が、基板の組成（例えば、ＳｉまたはＧｅ）から成長させられるべき材料の組成（例えば、ＳｉＧｅ）へ徐々に移行する組成を有するバッファー層上にこれらの材料を成長させることによって、得られている。
欠陥密度または転位密度に加えて、さらなる重要な結晶特性、とりわけ、ＩＩＩ族窒化物（例えば、ＧａＮ）に対する結晶特性は、「結晶極性」であり、例えば、「Ｓｕｍｉｙａら、２００４，Ｒｅｖｉｅｗ ｏｆ ｐｏｌａｒｉｔｙ ｄｅｔｅｒｍｉｎａｔｉｏｎ ａｎｄ ｃｏｎｔｒｏｌ ｏｆ ＧａＮ，ＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊ．Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄ．Ｒｅｓ．９，１」を参照されたい。ＧａＮ結晶極性が、図１に示される（図１において、Ｇａ原子は、大きな灰色の球によって示され、Ｎ原子は、小さい黒い球によって示され、結合は、二重線によって示される）。図示されるように、ウルツ鉱型ＧａＮ（および、その他のＩＩＩ族窒化物）において、それぞれのＧａ原子は、４つの窒素（Ｎ）原子に対して４面体配位されるが、そのうち、３つの最近接Ｎだけに強く結合される（図１において、「＊」によって指示される）。Ｇａからそれの３つの最近接Ｎまでの３つの強い結合が、基板に向かって下方へ向けられる場合、極性は、＋ｃ（Ｇａ面として公知である）であり、ここで、符号ｃは、エピタキシャル膜面に垂直な結晶面を意味する。逆の極性−ｃ（Ｎ面とも呼ばれる）の場合、Ｇａの３つの最近接ＮまでのそのＧａの方向は、成長方向へ向かって上方へ向けられる。
材料の極性は、表面特性ではなく、また、ＧａＮ（または、その他の窒化物材料）のバルク特性に大きな影響を及ぼし、これは、多くの場合、一方の極性または他方の極性の部品を製造するのに好都合であることに留意することが重要である。したがって、多くの場合、エピタキシャル成長層を特定の用途に適合させるためにそのエピタキシャル成長層の極性を選択することは望ましいことであり、例えば、＋ｃ極性を備えた層は、多くの場合、ＩＩＩ族窒化物部品を製造するのに好ましいものである。
さらなる重要な結晶パラメータ、とりわけ、ＩＩＩ−Ｖ窒化物膜のヘテロエピタキシャル成長のために重要な結晶パラメータは、非天然基板（ｎｏｎ−ｎａｔｉｖｅ ｓｕｂｓｔｒａｔｅ）と窒化物層との格子不整合（例えば、サファイアとＧａＮとの間では約１５％である）から発生するエピタキシャル層における誘起ひずみである。窒化物エピタキシャル層に誘起されるひずみは、限定はされないが、欠陥／転位の形成、組成的相分離、および、内部分極場生成を含めて多くの顕著な形で物理的に現れることがある。
相分離およびピエゾ電界生成は、ＩＩＩ族窒化物材料系から製造された発光素子、とりわけ、ＩｎＧａＮ材料から成長させられた活性層に対して有害な作用を有する。二元化合物ＩｎＧａＮの成分、すなわち、ＩｎＮおよびＧａＮは、十分な混和性のあるものではなく、そのために、与えられた一組の成長条件下および膜厚においては、
エネルギー的に有利な定められた範囲にあるＩｎＧａＮ組成が存在する。格子ひずみおよび格子欠陥をＩｎＧａＮ系内にもたらすことは、相分離する傾向のあるエネルギー的に有利でない組成において成長させられたより厚いＩｎＧａＮ層を発生させることがあり、すなわち、Ｉｎ原子およびＧａ原子は、層全体に均質に分布しない。非均質性は、材料のバンドギャップエネルギーの分散した摂動を発生させることがあり、すなわち、相分離した領域は、光吸収中心または光散乱源として不均一に動作することがあり、これは、窒化物デバイスの内部量子効率（ＩＱＥ）の低下をもたらすことがある。ＩＱＥ、すなわち、デバイス内へ注入された電子の数によって分割された活性層内において生成されるフォトンの数は、ＩｎＧａＮ活性層におけるインジウム成分を増加させると急速に減少することが観測されており、そして、この現象は、材料の相分離に関連づけられている。ＩＱＥの減少は、例えば、ＩＩＩ族窒化物材料から製造される長い波長の発光素子のような多くのインジウム成分を必要とする用途にきわめて密接に関係する。
エネルギー的に有利な定められた範囲にあるＩｎＧａＮ組成が存在する。格子ひずみおよび格子欠陥をＩｎＧａＮ系内にもたらすことは、相分離する傾向のあるエネルギー的に有利でない組成において成長させられたより厚いＩｎＧａＮ層を発生させることがあり、すなわち、Ｉｎ原子およびＧａ原子は、層全体に均質に分布しない。非均質性は、材料のバンドギャップエネルギーの分散した摂動を発生させることがあり、すなわち、相分離した領域は、光吸収中心または光散乱源として不均一に動作することがあり、これは、窒化物デバイスの内部量子効率（ＩＱＥ）の低下をもたらすことがある。ＩＱＥ、すなわち、デバイス内へ注入された電子の数によって分割された活性層内において生成されるフォトンの数は、ＩｎＧａＮ活性層におけるインジウム成分を増加させると急速に減少することが観測されており、そして、この現象は、材料の相分離に関連づけられている。ＩＱＥの減少は、例えば、ＩＩＩ族窒化物材料から製造される長い波長の発光素子のような多くのインジウム成分を必要とする用途にきわめて密接に関係する。
ＩＩＩ族窒化物のウルツ鉱型結晶構造と（０００１）平面における一般的な成長方位との組み合わせは、材料内に分極場を発生させる。その後、この分極場は、窒化物デバイス内のキャリア分布および電場に影響を与えるいくつかの静電荷密度を材料内に発生させる。窒化物内の分極場は、２つの分離した成分、関係する組成（自発的な）、および、関係するひずみ（圧電性の）から発生することが示されている。誘起された電荷は、デバイスの活性領域内へ電子および正孔を輸送するのを妨げる可能性がある界面エネルギー障壁を発生させる。自発的なおよび圧電性の分極は、バンド構造の勾配のために、電子および正孔の空間分布を分離し、その結果、キャリアのこの分離は、デバイスの効率を大きく減少させる。
本発明は、様々な半導体材料からなる小さい欠陥密度、小さい格子ひずみ、単結晶の層をエピタキシャル成長させるための方法を提供する。必要であれば、層は、選択された結晶極性を有してもよい。提供される方法のいくつかの実施形態は、ここでは、商品名「Ｄａｍａｓｃｅｎｅ−ＥＬＯ（商標）」と呼ばれる。なぜなら、これらの実施形態においては、方法は、ダマシン技術をエピタキシャルラテラル成長（ＥＬＯ）技術と組み合わせるからである。しかしながら、この商品名は、限定的に解釈されるべきではない。なぜなら、その他の好ましい実施形態は、ダマシン技術を使用しないからである。
提供される小さい欠陥密度、小さい結晶ひずみ、単結晶の半導体層は、電子部品、光学部品、または、光電子部品を製造するのに使用されてもよく、あるいは、さらなる小さい欠陥密度、小さいひずみ、単結晶の半導体層などを成長させるテンプレートとして使用されてもよい。半導体層が切り離されたテンプレート構造は、また、さらなる小さい欠陥密度および単結晶の半導体層を成長させるために再び使用されてもよい。
本発明は、また、様々な半導体材料からなる小さい欠陥密度、小さいひずみ、単結晶の層をエピタキシャル成長させるためのテンプレート構造、および、提供されたテンプレート上に成長させられた（および、オプションとして、提供されたテンプレートからその後に切り離された）様々な半導体材料からなる小さい欠陥密度、単結晶の層の両方を提供する。
本発明は、広範囲の半導体材料およびそれらを組み合わせたもの、および、元素半導体および化合物半導体の両方をエピタキシャル成長させるのに適用される。例えば、本発明は、Ｓｉ（シリコン）および／またはＧｅ（ゲルマニウム）を組み合わせたものに適用されてもよい。本発明は、また、ＩＩ−ＶＩ族化合物半導体材料およびＩＩＩ−Ｖ族化合物半導体材料に適用されてもよい。特別な用途は、ＩＩＩ族金属（ＩＩＩ族窒化物）Ａｌ、Ｇａ、および、Ｉｎからなる純度の高い窒化物または混合された窒化物、例えば、ＡｌＮ、ＧａＮ、ＩｎＮ、ＡｌＧａＮ、および、ＧａＩｎＮを成長させることであり、とりわけ、小さい欠陥密度、小さいひずみ、単結晶のＧａＮ層を成長させることである。以下において、「半導体」および「半導体材料」という用語は、そのまま、本発明を適用することのできる材料を意味するのに使用され、すべての半導体材料を意味するのに使用されるものではない。
しかしながら、以下の説明を簡潔かつ容易にするために、また、意図的に限定しないように、本発明は、ここでは、主として、ＩＩＩ族窒化物を成長させることを目的とした実施形態、より詳細には、ＧａＮを成長させることを目的とした実施形態において説明される。説明のこの対象は、単なる例であり、本発明を限定するものと解釈すべきではない。実際に、以下の説明および添付の図面から明らかとなるように、本発明の方法は、ＩＩＩ−Ｖ族化合物半導体を成長させることに、一般的には、その他の族（例えば、ＩＩ−ＶＩ族）に属する化合物半導体を成長させることに、また、元素半導体および合金半導体を成長させることに容易に適用することができる。したがって、ここで説明される対象は、主として、ＩＩＩ族窒化物およびＧａＮを目的とする本発明の実施形態に関するものであるが、それに限定されることはない。
手短に言えば、本発明の方法は、公知のＥＬＯ法とは対照的に、注意深く制御された特性を有する複数のＧａＮアイランドを備えたテンプレート構造を提供または製造するものであり、このテンプレートは、ある特定の実施形態においては、アイランドの望ましくない部分とＧａＮアイランドによってまだ被覆されていないテンプレートの領域とを被覆するマスク層を含む。アイランドの暴露された部分または上部は、好ましくは、相対的に小さい欠陥密度、小さい格子ひずみ、および、選択された極性を有する。そして、意図されるＧａＮ層が、ＧａＮアイランドの暴露された部分または上部から開始するＥＬＯ技術（すなわち、ラテラル成長を優先する成長条件）によってこのテンプレート構造上に成長させられる。したがって、アイランド状の意図される層は、相対的に小さい欠陥密度、小さい格子ひずみ、および、選択された極性を有する。
いくつかの実施形態は、マスク材料を堆積し、かつ、マスク材料に依存するものであるが、その他の実施形態は、そのようなマスク材料を堆積することはなく、あるいは、そのようなマスク材料に依存するものではない。ある種のＤａｍａｓｃｅｎｅ−ＥＬＯ（商標）実施形態とここで呼ばれる実施形態においては、マスク材料が、ＩＩＩ族窒化物アイランドおよびベース基板が被覆されるように堆積され、そして、マスク材料が、例えば、化学的機械ポリシングによって十分に除去され、その結果として、少なくともいくつかのアイランドの上部だけが、残ったマスク材料から突き出る。さらなる実施形態においては、マスク材料は、ベース基板およびＩＩＩ族窒化物アイランドの一部分だけを被覆するように堆積されるが、アイランド構造の上部は、その後のＥＬＯ成長の種として暴露されたままである。またさらなる実施形態においては、マスク材料は堆積されず、その代わりに、成長条件（例えば、ＥＬＯ条件）が、連続的な層が暴露されたＩＩＩ族窒化物アイランドの上部から成長するように選択される。
より詳細には、本発明の好ましい実施形態は、半導体材料を含む層を製造するための方法と、提供された方法に基づいて製造された半導体材料を含む層とを提供する。
半導体材料を含む層を製造するための本発明による好ましい方法は、最初に、複数のアイランドを備えたテンプレート構造を提供し、これらのアイランドは、実質的に不規則な空間的配置を有し、１つまたはそれ以上の選択された結晶特性を備えた上部を有し、そして、その上に半導体材料が優先的に核形成および成長する材料を備え、次に、アイランド上における核形成を優先し、その後に、アイランドから横方向へのエピタキシャルラテラル成長（ＥＬＯ）を優先し、その後に融合を優先するように選択された条件下において、半導体材料をテンプレート構造上に成長させて、選択された特性の１つまたはそれ以上を継承する実質的に連続的な最終半導体層を形成する。
好ましくは、アイランドは、最終的な層が実質的に単結晶となるような空間的密度を有する。また、アイランドの材料は、最終的な層の半導体材料を含んでもよい。半導体材料は、元素半導体材料または合金半導体材料、または、ＩＩ−ＶＩ族化合物半導体材料、または、ＩＩＩ−Ｖ族化合物半導体材料を含んでもよい。選択された結晶特性は、小さい密度の結晶欠陥、選択された結晶極性、および、小さい結晶ひずみの中の１つまたはそれ以上を含んでもよい。
さらに、本発明の好ましい方法は、例えば、脆弱帯を最終的な半導体層内に形成し、その後に、脆弱帯において最終的な半導体層の一部分を切り離すためのエネルギーを加えることによって、最終的な半導体層の一部分を切り離してもよい。切り離された層は、実質的に、単一結晶極性を有してもよく、および／または、実質的に、単結晶であってもよい。
本発明の好ましい方法は、さらに、半導体材料がＩＩＩ族窒化物（層材料）を含む層を製造する。これらの好ましい方法においては、テンプレート構造が、（選択された条件下において）アイランド材料を含むベース基板上にアイランドを成長させることによってさらなるＩＩＩ族窒化物材料（アイランド材料）の核形成を促進する表面を有するベース基板から開始するように提供され、それによって、結果として得られるアイランドは、実質的に不規則な空間的配置を有し、かつ、１つまたはそれ以上の選択された結晶特性を備えた上部を有する。そして、層材料が、アイランド上の核形成を優先し、その後に、アイランドから横方向へのエピタキシャルラテラル成長（ＥＬＯ）を優先し、その後に、融合を優先するように選択された条件下において、テンプレート構造上に成長させられて、選択された特性の１つまたはそれ以上を継承する実質的に連続的な最終半導体層を形成する。
層材料とアイランド材料とは、同じ材料または異なる材料であってもよく、層材料は、窒化アルミニウム、または、窒化ガリウム、または、窒化インジウム、または、それらの混合物を含んでもよい。層材料が、ＧａＮを含む場合、選択された結晶特性は、約１０８／ｃｍ２またはそれよりも小さい欠陥または転位の表面密度、少なくとも５％である格子ひずみ緩和の百分率、および、＋ｃ（Ｇａ面）方位または−ｃ（Ｎ面）方位のうちの１つとなるように選択された結晶極性のうちの１つまたはそれ以上であってもよい。
好ましい方法は、さらに、好ましくは、ベース基板において結果として得られるアイランド内に発生する複数の転位が横方向に曲がりかつアイランドの横方向ファセットにおいて終端するように選択された条件下において、および／または、結果として得られるアイランドが層材料の核形成および成長を妨げる結晶方位を提供する横方向ファセットと層材料の核形成および成長を助長する結晶方位を提供する上面とを有するように選択された条件下において、アイランド材料を成長させる。
好ましい方法は、さらに、最初に、アイランドの上部からの垂直方向成長をより優先し、その後に、最初に成長させられた層材料からの横方向成長をより優先するように選択された条件下において、および／または、層材料の融合の後に、最終的な層の選択された厚さに到達するまで、垂直方向の成長をより優先するように選択された条件下において、および／または、元々のアイランド間に配置される最終層内の複数のボイド領域を形成することを優先するように選択された条件下において、層材料を成長させる。代替的な後者の方法においては、この方法は、さらに、最終層の一部分をボイド領域において切り離すために、エネルギーを加えてもよい。
ＩＩＩ族窒化物半導体材料を含む層を製造するための本発明の好ましい方法は、大部分のアイランドの上部がマスク材料から暴露されるようにマスク材料を適切なテンプレート構造上に堆積し、そして、選択された条件下において、半導体材料をテンプレート構造上に成長させてもよい。マスク材料は、好ましくは、マスク材料上と比較してアイランド上において半導体材料が優先的に核形成および成長するように選択される。より詳細には、窒化ケイ素、または、酸化ケイ素、または、それらの混合物は、好ましいマスク材料である。
その他の好ましい実施形態の場合と同様に、適切なテンプレート構造は、好ましくは、実質的に不規則な空間的配置で、１つまたはそれ以上の選択された結晶特性を有する上部を備えた複数のアイランドを有し、半導体材料が優先的に核形成および成長する材料を含み、そして、選択された条件は、好ましくは、最初に、アイランド上における核形成を優先し、その後に、アイランドから横方向へのエピタキシャルラテラル成長（ＥＬＯ）を優先し、最終的に、選択された特性の１つまたはそれ以上を継承する実質的に連続的な最終半導体層を形成するための融合を優先する。
これらの方法の好ましい形態においては、マスク材料は、選択された条件が満たされるまで堆積される。好ましい一形態においては、マスク材料は、アイランドの側面ファセットの少なくとも大部分とアイランドによって被覆されない基板部分の少なくとも大部分とがマスク材料によって被覆されるまで堆積されてもよいが、少なくとも大部分のアイランドの上部は、暴露されたままである。
これらの方法の好ましい他の形態においては、マスク材料は、アイランドとアイランドによって被覆されない基板部分とがマスク材料によって相当に被覆されるまで堆積されてもよい。この後者の形態においては、好ましい方法は、少なくとも大部分のアイランドの上部が再び暴露されるように余分なマスク材料を除去する。マスク材料は、化学的機械ポリシングを備えることによって少なくとも部分的に除去されてもよく、その後に、アイランドの上部の表面平坦化が、実行されてもよい。「小さい欠陥／転位密度」または「相対的に小さい欠陥／転位密度」などの用語が、明細書全体で使用され、特定の半導体材料に関する現在の技術に対して相対的なものであることを理解すべきである。異なる半導体材料は、異なる物理的特性を有し、また、異なる程度にまで当分野において開発されている。したがって、一方の半導体材料、例えば、ＧａＮの技術分野において理解されている小さい欠陥密度または転位密度は、他方の半導体材料、例えば、Ｓｉの技術分野において理解されている欠陥密度または転位密度とは大きく異なることがある。
ＧａＮに適用される場合、小さい欠陥密度または転位密度は、ここでは、およそ１０８／ｃｍ２程度よりも小さい、好ましくは、およそ１０５／ｃｍ２〜１０７／ｃｍ２程度よりも小さい、より好ましくは、およそ１０５／ｃｍ２程度よりも小さい欠陥密度または転位密度を意味しているとみなされる。逆に、「大きい欠陥／転位密度」または「相対的により大きい欠陥／転位密度」などの用語は、ここでは、およそ１０９／ｃｍ２程度よりも大きい転位密度または欠陥密度を意味しているとみなされる。関心のある欠陥および転位は、主として、成長したＩＩＩ族窒化物と基板との界面において発生し結晶が成長するにつれてその結晶内へ伝搬する欠陥とりわけ貫通転位（ＴＤ）である。ＩＩＩ族窒化物における欠陥密度は、原子間力顕微鏡法（ＡＦＭ）、走査電子顕微鏡法（ＳＥＭ）、および、透過電子顕微鏡法（ＴＥＭ）を含む、当業者にはよく知られている方法によって測定される。欠陥密度を測定するための好ましい方法は、ＴＥＭによるものであり、したがって、ここで説明される欠陥密度の値は、ＴＥＭによって決定されたものであると仮定される。
ＧｅおよびＳｉの合金、例えば、Ｓｉ１−ｙＧｅｙ、ここで、ｙ＞０．２、に適用される場合、小さい欠陥密度または転位密度は、ここでは、およそ１０４／ｃｍ２〜１０５／ｃｍ２程度よりも小さい、好ましくは、およそ１０３／ｃｍ２〜１０４／ｃｍ２程度よりも小さい、より好ましくは、およそ１０３／ｃｍ２程度よりも小さい欠陥密度または転位密度を意味するとみなされる。逆に、「大きい欠陥／転位密度」または「相対的により大きい欠陥／転位密度」などの用語は、ここでは、およそ１０６／ｃｍ２程度よりも大きい転位密度または欠陥密度を意味するとみなされる。
また、ＧｅオンＳｉに適用される場合、小さい欠陥密度または転位密度は、ここでは、およそ１０６／ｃｍ２〜１０７／ｃｍ２程度よりも小さい、好ましくは、およそ１０５／ｃｍ２〜１０６／ｃｍ２程度よりも小さい、より好ましくは、およそ１０４／ｃｍ２程度よりも小さい欠陥密度または転位密度を意味するとみなされる。逆に、「大きい欠陥／転位密度」または「相対的により大きい欠陥／転位密度」などの用語は、ここでは、およそ１０８／ｃｍ２程度よりも大きい転位密度または欠陥密度を意味しているとみなされる。
ＩＩＩ族窒化物に適用される場合、「小さいレベルの格子ひずみ」という用語は、ここでは、与えられた組成に対して、ヘテロエピタキシャル成長中に結晶欠陥を形成するための臨界膜厚において存在するひずみのレベルよりも小さいひずみのレベルを意味する。さらに説明すると、限られた量の弾性ひずみは、転位または欠陥を生成することなく、材料によって吸収されることが可能である。この吸収は、材料の厚さおよび格子不整合の大きさによって決定される量のエネルギーを必要とする。また、エネルギーは、材料内に欠陥を生成して格子ひずみを和らげるために必要とされる。ひずみが、このエネルギーよりも大きければ、転位または欠陥が、形成されうる。したがって、エピタキシャル層内のひずみが、弾性エネルギーが欠陥形成のエネルギーよりも小さい状態のままであるほど十分に小さいレベルに維持されることが可能であるならば、そのひずみのある層は、転位形成に対して熱力学的に安定したものとなる。これは、擬似格子整合成長（ｐｓｅｕｄｏｍｏｒｐｈｉｃ ｇｒｏｗｔｈ）と呼ばれる。なぜなら、成長するエピ層は、その下に存在する基板の格子パラメータを維持するからである。しかしながら、与えられた材料組成に対しては、ひずみは、「臨界膜厚」に到達するまで、堆積される材料の厚さとともに増加し、その臨界膜厚において、エピタキシャル層内の膜厚ひずみは、格子ひずみを減少させる欠陥形成を発生させるのに十分なものになる。
したがって、「小さいレベルのひずみ」という用語は、また、結晶格子ひずみ（引張ひずみ／圧縮ひずみ）が緩和されるような程度（欠陥形成の転位に対するしきい値よりも小さい）にまで構造が緩和されることによってひずみが吸収された結晶を意味してもよい。結晶ひずみの緩和は、ひずみ緩和の百分率（Ｒ）、
Ｒ＝（Ａ−ＡＳ）／（Ａ１−ＡＳ）×１００％
を考えることによって定量化されてもよく、ここで、ａは、ひずみのある層の測定された面内格子パラメータであり、ａ１は、ひずみのある層に対するひずみのない面内格子パラメータであり、ａｓは、基板に対する面内格子パラメータである。完全に緩和した材料、すなわち、材料の格子パラメータがそれらの材料のひずみのない値（ａ＝ａ１）にまで緩和した材料の場合、Ｒは、１（または、１００％）となる。ひずみ緩和をまったく経験していない材料、すなわち、欠陥形成に対する臨界膜厚に到達する前の材料のような、材料の格子パラメータが基板の格子パラメータに等しい（ａ＝ａｓ）ままの状態にある材料の場合、Ｒ＝０（または、０％）である。
Ｒ＝（Ａ−ＡＳ）／（Ａ１−ＡＳ）×１００％
を考えることによって定量化されてもよく、ここで、ａは、ひずみのある層の測定された面内格子パラメータであり、ａ１は、ひずみのある層に対するひずみのない面内格子パラメータであり、ａｓは、基板に対する面内格子パラメータである。完全に緩和した材料、すなわち、材料の格子パラメータがそれらの材料のひずみのない値（ａ＝ａ１）にまで緩和した材料の場合、Ｒは、１（または、１００％）となる。ひずみ緩和をまったく経験していない材料、すなわち、欠陥形成に対する臨界膜厚に到達する前の材料のような、材料の格子パラメータが基板の格子パラメータに等しい（ａ＝ａｓ）ままの状態にある材料の場合、Ｒ＝０（または、０％）である。
「実質的に」という用語は、ここでは、当分野において一般的に期待される不完全性を除けば、完了した結果を意味するのに使用される。例えば、パターンが、視覚的な観察によって何らかの規則的なパターンを有すると思われない場合、そのパターンは、「実質的にランダム」である。「実質的にランダム」なパターンは、厳格な数学的意味においてランダムである必要はない。また、エピタキシャル層は、巨視的次元において、完全に連続的（または、完全に単結晶、または、完全に１つの結晶極性）であることを、いつも決まって期待することはできない。しかしながら、エピタキシャル層は、巨視的次元において、「実質的に連続的」（または、「実質的に単結晶」、または、「実質的に１つの結晶極性」）であることをいつも決まって期待することができ、存在する不連続性（または、結晶ドメイン、または、結晶境界）は、当分野において、処理条件、要求される材料品質、などに対して期待されるものである。
見出しは、ここで、ただ単に明確にするために使用され、限定することを意図するものではない。いくつかの参考文献が本明細書において引用され、それらの開示全体が、参照により本明細書に組み込まれる。さらに、引用される参考文献は、どのような特徴を有しているかに関係なく、ここで請求される本発明の趣旨に先行するものとは認められない。さらに、本発明の構成要素の態様および詳細および代替的な組み合わせが、以下の詳細な説明から明らかとなり、また、本発明者の発明の範囲内に存在する。
本発明の好ましい実施形態の以下の詳細な説明、本発明の特定の実施形態の典型的な例、および、添付の図面を参照することによって、本発明をより完全に理解することができる。
簡単な序論として、本発明の実施形態と公知の方法（図２に示される）との違いが、最初に、明らかにされる。その後に、本発明の好ましい実施形態が、図３および図４Ａから図４Ｄを参照して説明される。さらに、好ましい実施形態が、図５Ａから図５Ｄおよび図６Ａから図６Ｃを参照して説明される。最後に、実施例が、図７および図８を参照して説明される。
ここで、従来技術に戻ると、ＧａＮ層を成長させるための多くの公知の方法においては、テンプレートは、一般的なフォトリソグラフィープロセスを用いてパターン化されたマスクによって被覆され、そして、ＧａＮが、パターン化されたマスクの開口を介して成長させられる。図２は、規則的に配置されたマスク開口２０７を備えた規則的にパターン化されたマスク２０５によって部分的に被覆されたテンプレート２０３を備えた基板２０１を示す。規則的にパターン化されたマスクは、通常、一般的なフォトリソグラフィーを用いて製造される。次に、ＧａＮが、マスクされた基板上に成長させられ、その結果、このＧａＮは、最初に、マスク開口２０７を介して暴露されるテンプレート２０３の表面に存在するいくつかの部分上（マスク上ではなく）に核形成し、そして、マスク開口を介して垂直方向に成長する。成長の最終段階において、ＧａＮは、マスク全体に横方向２０９へ延びる。基板材料およびマスク材料が、適切に選択されるならば、かつ、マスク開口が、所定の間隔を置いて適切に配置されるならば、その後、横方向に成長するＧａＮ２０９は、最終的に融合し、ＧａＮの単結晶層を形成する。
対照的に、本発明のプロセスは、そのような従来技術とは大きく異なる１つまたはそれ以上の相違点を有する。第１の相違点は、ＧａＮが規則的にパターン化された配置でそれを介して成長する規則的にパターン化されたフォトリソグラフィーマスクを形成するのではなく、本発明の方法は、フォトリソグラフィーマスクをまったく使用することなく、分離されたＧａＮ（または、その他のＩＩＩ−Ｖ族または半導体材料）アイランドからなる不規則なパターンをベース基板上に形成することである（図４Ｃに示される基板３上に存在するアイランド７）。不規則に配置された分離した半導体アイランドは、少なくとも２つの異なる方法、すなわち、選択された条件下での基板の加工面（例えば、核形成層）上におけるエピタキシャル成長によって、または、はっきりと異なるエッチング耐性を備えた不規則に配置された領域を有する実質的に連続的な２次元ＩＩＩ族窒化物層のエッチングによって、形成されてもよい。そして、最終的な連続的な半導体層が、これらの不規則に配置されたアイランドの上部から優先的に成長させられる。したがって、従来技術は、フォトリソグラフィーマスクを用いて、規則的に配置されたＧａＮテンプレートから最終的なＧａＮを成長させるが、本発明は、それとは対照的に、そのようなマスクをまったく使用することなく、不規則に配置された半導体テンプレートから成長させる。
ある特定の実施形態において、第２の相違点は、不規則に配置されたアイランドを形成した後に、しかも、最終的な連続的な半導体（例えば、本発明が適用されてもよいＧａＮまたはその他の材料）層を成長させる前に、マスク材料が、基板表面を被覆するように形成され、かつ、不規則に配置された半導体アイランドの上部を暴露したままにしておくことである。マスク材料は、最終的な層の成長がマスク材料からではなくアイランドの暴露された上部から優先的に開始するように選択される。いくつかの実施形態においては、余分なマスク材料が、堆積によって、不規則に配置された半導体アイランドを埋め込むように形成され、それに続いて、余分なマスク材料が、アイランドの上部を暴露するに足るだけ除去されてもよい（図４Ｃおよび図４Ｄに示されるマスク材料１７）。別の実施形態においては、マスク材料は、基板と不規則に配置された半導体の横方向ファセットとが、ちょうどマスクされるに足るだけ堆積される。したがって、従来技術は、最初に、パターン化されたマスクを形成し、その後に、パターン化されたマスクを介して、規則的に配置されたＧａＮを成長させるが、本発明のある特定の実施形態は、それとは対照的に、最初に、不規則に配置された半導体アイランドを有するテンプレートを提供し、その後に、不規則に配置されたアイランドの周囲にマスク材料を堆積または配置する。
ここで、図３は、本発明の様々な実施形態を示し、これは、説明のために、また、本発明を理解するのを助けるために、３つのレベルの階層として構成され、それぞれのレベルは、それに先行するレベルの一部分の実施形態または具体化または実施方法を提供し、最も低いレベルは、本発明を全体として提供する。図３において、階層のある特定のレベルに含まれるステップは、垂直な列として配置され、そして、左括弧（１つまたは複数）によって囲まれたステップによって指示される（先行するレベルの）ステップを具体化しあるいは実施する。それぞれのレベルにおける複数の左括弧は、そのレベルの代替的な実施形態を示す。
このように、図３から、本発明の全体としてのすべての好ましい実施形態（９１）は、選択された特性、例えば、小さい欠陥密度、小さい格子ひずみ、選択された結晶極性、などを備えたランダムに配置されたＧａＮ（または、その他のＩＩＩ族窒化物または類似する材料）アイランドを備えたテンプレート構造を提供し（７１）、そして、一般的にＥＬＯを優先する条件下においてアイランドの上部から最終的なＧａＮ層を成長させる（７３）。アイランドとして好ましい半導体材料は、最終的な層の半導体の核形成を助長するものである。特定のＥＬＯ条件が、以下で説明されるが、一般的に、好ましくは、マスク材料が、主として、ランダムに配置されたアイランドの周囲の基板上に堆積または配置されているかどうかに基づいて、選択される。成長は、適切なかつ実質的に連続的な最終的な層が形成されたときに完了する。半導体アイランドの材料および最終的な半導体層の材料は、同じものであってもよく、あるいは、異なるものであってもよい。
最終的な層は、テンプレートに取り付けられたままで、いくつかの用途に使用されてもよく、あるいは、代替的な実施形態（９３）においては、使用する前に、切り離されおよび／または転写されてもよい（７５）。使用することは、電子部品、光学部品、などのための基板の役割をなすこと、あるいは、選択された結晶特性を有するさらなるＧａＮ層の成長のための基板の役割をなすことを含む。
さらなる好ましい実施形態（９５、９７）は、テンプレートを提供するステップ７１の様々な実施形態または具体化または実施方法を提供する。好ましい実施形態（９５）は、最初に、ベース基板の表面が選択された空間的密度でおよび選択された特性を備えて半導体アイランドの核形成を促進するようにそのベース基板を処理すること（核形成処理）（７７）によって、次に、選択された特性を備えた半導体アイランドを処理されたベース基板上に成長させること（７８）によって、テンプレートを提供する。一般的には、空間的密度は、ＥＬＯ条件下において成長させられる最終的な半導体層が、融合の後に、十分に単結晶となるように選択される。パターン化されたテンプレートなどが存在しないので、半導体アイランドは、一般的には、不規則なパターンまたはランダムなパターンで成長する。ある特定の好ましい実施形態（９５）は、最終的な層の成長７３のためのさらなる処理をなすことなく、そのようなテンプレートを使用する。別の好ましい実施形態（９７、９９、および、１０１）は、最終的な層の成長の前に、半導体アイランドの上部が暴露するようにマスク材料を堆積すること（７９）によって、テンプレートをさらに処理する。
ステップ７１の別の実施形態においては、分離した半導体アイランドを成長させる代わりに、比較的に厚い連続的な半導体（例えば、ＧａＮまたはその他のＩＩＩ族窒化物）層が、領域ごとに大きく異なるエッチング耐性を有するように核形成層上に成長させられてもよい。そして、この比較的に厚い連続的な半導体は、エッチング液（好ましくは、半導体材料に基づいて選択される）に曝され、それによって、エッチング速度の相違が、例えば、比較的に厚いＧａＮ層が大きなエッチング耐性を有する領域に、隔離されたアイランド領域を形成することになる。
ステップ７１の別の実施形態においては、テンプレート構造は、層以外の構造で、とりわけ、例えば、ナノワイヤ、ナノピラー、および、ナノドットのようなナノ構造で、最終的な半導体（例えば、ＩＩＩ族窒化物）の成長を促進するように最適化されてもよい。そのようなナノ構造の実施形態においては、半導体アイランドの暴露される上部は、関連するナノスケールの用途に応じて、様々な寸法、形状、および、面密度に適合させられてもよい。例えば、アイランドは、主として、ピラー状の形状およびナノスケール寸法を有してもよい。小さい欠陥密度および新しい量子閉じ込め効果の存在のために、ナノスケールＩＩＩ族窒化物またはその他の半導体材料は、好都合である。例えば、米国特許第６，８０６，２８８号「Ｎａｔｕｒｅ Ｍａｔｅｒｉａｌｓ １：１０６（２００２）」を参照されたい。以下の説明の大部分は、本発明の層を対象とした実施形態に関するものであるが、この説明は、限定するものと考えられるべきではない。説明される方法は、構造、および、とりわけ、新しいナノデバイスのためのテンプレートを製造することに適用されてもよいことは明らかなことである。
ステップ７１の別の実施形態においては、ベース基板は、前処理されてもよい。
より詳細には、ステップ７７は、材料（例えば、ＧａＮの場合にはＡｌＮ）の分離した層を形成することのできる核形成処理を実行してもよく、あるいは、ベース基板上にすでに存在している最上部原子層を変更してもよく（例えば、窒素含有量を増加させること（窒化処理）によって）、あるいは、半導体の局所的成長を促進するために、触媒領域を形成してもよい（例えば、ガリウム、インジウム、ニッケル、などのナノドットを堆積することによって）。しかしながら、処理されると、処理されたベース基板は、ここでは、核形成層（ＮＬ）を有するものとみなされる。
より詳細には、ステップ７８は、好ましくは、アイランドの上部が下部よりも小さい欠陥密度および転位密度を有するような条件下において半導体アイランドを成長させる。例えば、成長条件は、ベース基板との界面において発生する欠陥および転位、例えば、貫通転位が、誘起され、横方向に曲がり、アイランドの横方向ファセットにおいて終端するように選択されてもよい。必要であれば、その後、ＧａＮ（または、その他のＩＩＩ族窒化物またはその他の半導体）アイランドは、アイランドの均一な高さを形成するために、平坦化（ｓｍｏｏｔｈｉｎｇ）プロセスを施される。
最後に、さらなる特定の好ましい実施形態（９９、１０１）は、テンプレートをマスクするステップ９７の様々な実施形態または具体化または実施方法を提供する。好ましいマスク材料は、最終的な層の半導体材料が核形成するのを妨げ、そのために、この層は、アイランドの暴露された部分上に優先的に核形成する。実施形態９９と１０１との主な違いは、マスク材料の被覆および深さの程度である。実施形態９９すなわちステップ８１は、好ましくは、アイランドによって被覆されていないベース基板の部分上に、および、アイランドのほとんどのまたはすべての横方向ファセット上に、マスク材料を成長させ、堆積し、または配置する。したがって、アイランドの上部は、暴露されたままである。他方において、実施形態１０１は、半導体アイランドが完全に被覆されるまで、マスク材料を成長させ、堆積し、または、配置し続け（８３ａ）、そして、アイランドの上部が再び暴露されるようにマスク材料を十分に除去する。この実施形態は、「ダマシンＥＬＯ」実施形態、または、ただ単に「ダマシン」実施形態と呼ばれる。
マスク材料は、主として、最終的な層の材料に適切に適合しない結晶学的特性を有する基板から最終的な層が核形成および成長するのを妨げるのに使用され、また、アイランドの上部よりも大きい欠陥密度を提供する半導体アイランドの横方向ファセットから最終的な層が核形成および成長するのを妨げるのに使用される。半導体アイランドをマスクしない実施形態、例えば、実施形態９１および９５においては、これらの効果は、成長が相対的に遅い結晶面を提供するためにアイランドの横方向ファセットを助長し、かつ成長が相対的に速い結晶面を提供するためにアイランドの上部を助長するように、アイランドを成長させることによって達成される。そのような実施形態は、ＩＩＩ族窒化化合物、例えば、ＧａＮを含む半導体材料の場合には有益である。
最後に、本発明は、上述した方法を含み、また、上述した方法によって成長させられた構造、例えば、テンプレート、テンプレートに取り付けられた最終的な層、テンプレートから切り離された最終的な層、ナノ構造、などを含む。
ここで、好ましい実施形態１０１のより詳細な説明に戻り、そして、図４Ａから図４Ｄを参照すると、図４Ａは、製造されるテンプレート構造を概略的に示し、選択された核形成層および／またはバッファー層５（ここでは、まとめて、核形成層（「ＮＬ」）と呼ばれる）と核形成サイト／核１、１、および、１”とを備えたベース基板３を備える。好ましいベース基板３は、物理的特性、例えば、結晶格子のサイズおよび構造、熱膨張率、などを有し、ＧａＮ（または、その他のＩＩＩ族窒化物）に類似するものであり、さもなければ、高品質ＧａＮの成長を促進するものである。好ましいベース基板は、非複合的な（すなわち、均質な）ものであってもよく、あるいは、一方の部材が類似する熱膨張率を提供しかつ他方の部材が類似する結晶格子のサイズおよび構造を提供する複合構造であってもよい。例えば、複合基板は、サファイアオンインシュレータオンＳｉＣ（または、ＡｌＮ）構造から構成されてもよく、ここで、サファイアは、エピタキシャル層内に欠陥が形成されるのを制限するのに必要とされる合理的な格子整合を提供し、そして、ＳｉＣ（または、ＡｌＮ）は、熱膨張率の整合を提供し、冷却するときに厚いＩＩＩ族窒化物に亀裂が入るのを防止する。その他の複合基板には、限定はされないが、ＧａＮオンインシュレータ（ＧａＮＯＩ）、シリコンオンポリシリコンカーバイド（ＳｏｐＳｉＣ）、および、ＳｉＣオン多結晶ＳｉＣ（ＳｉＣｏｐＳｉＣ）が含まれる。考えられるその他の非複合基板には、サファイア、炭化ケイ素、ケイ素、酸化ケイ素、ガリウムヒ素、ガリウム酸リチウム、アルミン酸リチウム、などが含まれ、サファイアは、好ましいものである。
ＮＬ５を説明する前に、「核形成」という用語をここで使用することについて説明する。エピタキシャル成長（および、一般的には結晶成長）は、通常、巨視的結晶を成長させるための種の役割をなす微結晶の自発的な形成から開始する。微結晶は、ここでは、「核」と呼ばれ、これらの核の形成および初期成長のプロセスは、「核形成」と呼ばれる。表面上に核形成するエピタキシャル成長の場合、その表面の特性は、例えば、ある特定の配置および特性を他の配置および特性よりも安定なものにすることによって、核の空間的配置および結晶特性に大きな影響を与えることができる。核形成層という用語は、バッファー層を堆積／成長させることによって、または、表面の化学的処理によって、または、その他の手段によって達成されようがされまいが、そのような表面特性を意味する。
好ましい核形成層は、選択された空間的な密度および配置を備えかつ選択された結晶特性を備えた核において、ＧａＮ（または、その他のＩＩＩ族窒化物）核形成を促進する。空間的密度に関しては、これらは、その後に適用されるＥＬＯ技術を考慮して選択される。ＥＬＯは、ＥＬＯが開始され得るのに有効な十分な数の成長サイトが存在する場合に、また、有効な成長サイトが、異なる成長サイトからのラテラル成長が最小限の粒界を備えた単結晶層として融合することができるように所定の間隔を置いて配置される場合に、より良好な品質のＧａＮからなる実質的に連続的な単結晶の層を製造するために、当分野において公知である。一般的には、ＮＬ５は、図４Ａに示される核形成サイト／核１、１、および、１”のように、平均して０．１μｍ〜１００μｍの間隔を置いて、より好ましくは、平均して０．２μｍ〜３μｍの間隔を置いて配置された、分離しおよび隔離された核において核形成を促進することが好ましい。
好ましい結晶特性は、小さい欠陥密度または転位密度、小さい格子ひずみ、選択された結晶極性、または、それらを組み合わせたものを含む。欠陥密度または転位密度に関しては、多くの欠陥および転位は、格子構造の不整合、熱膨張率などのために、成長するＧａＮ（または、その他の材料）と基板との界面において発生する。そのような界面に誘起される欠陥または転位を減少させることが知られているＮＬ処理、とりわけ薄いバッファー層は、それらが単独では小さい欠陥密度または転位密度（この用語がここで使用されるが）をもたらすことができないにしても、本発明には有益なものである。ＩＩＩ族窒化物の場合、薄い適切なバッファー層は、通常、同様に、ＩＩＩ族窒化物を含み、あるいは、ＩＩＩ族窒化物からなる。例えば、低い温度で成長させられた薄いＧａＮ層またはＡｌＮバッファー層は、ＧａＮを成長させるのに役立つことができる。
ひずみに関しては、様々なメカニズムが、半導体材料における格子ひずみを減少させることが公知である。しかしながら、格子ひずみを減少させることは、一般的には、欠陥形成および／または組成的な相分離を伴う。例えば、著しく整合しない基板（例えば、サファイア上におけるＧａＮ、ＧａＮ上におけるＩｎＮ、など）上におけるヘテロエピタキシャル成長は、多かれ少なかれ均一な層の代わりに複数のアイランドを形成することによって、一般的には３次元のモードで進行することが公知である。アイランドの形成は、望ましいことである。なぜなら、ひずみエネルギー（ＧａＮの基板接触面積に比例する）は、表面エネルギー（ＧａＮの自由表面積に比例する）よりも大きいことがあるからである。アイランド成長は、基板接触面積を最小化することができ（層成長と比較して）、したがって、系の総エネルギーを最小化することができる。しかしながら、アイランドが成長し続ければ、ひずみエネルギーは、臨界層厚に到達するまで増加し、その到達時点において、ひずみエネルギーは、ひずみを少なくとも部分的に緩和する欠陥および転位の形成のためにエネルギー的に望ましいものとなる。
ひずみ緩和は、通常、界面平面においてミスフィット転位が形成され、かつ成長方向において貫通転位が形成されること（組成的な相分離に加えて）によって開始することが公知である。ミスフィット転位は、アイランド構造のエッジにおいて、主として、アイランド／基板界面の近傍において、優先的に核形成する。Ｓｔｒｕｎｋら（Ｐｈｙｓｉｃａ Ｓｔａｔｕｓ Ｓｏｌｉｄｉ（ａ）１７１ １ ｐ２１５）を参照されたい。例えば、Ｎｇら（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ８１ ２１ ｐ３９６０）は、ＧａＮ上において成長させられるＩｎＮにおけるひずみを観察し、３次元成長条件下において、材料間における約１０％の格子不整合が、ＩｎＮ材料からなる５つの層の成長内に吸収され、ひずみは０％まで減少することを発見した。Ｋｉｍら（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ６９ １６ ｐ２３５８）は、ひずみとサファイア基板上に堆積されるＧａＮ材料の厚さとの間の関係を調査したものである。サファイア上のＧａＮに対する推定臨界層厚は、約１００ｎｍの堆積の後にひずみのない値にまで結晶格子パラメータを最大限に緩和することによって、約３０Åであった。
本発明においては、成長パラメータは、さらに、貫通転位を促進して、ＩＩＩ族窒化物アイランドの横方向ファセットの方向に曲がるように選択される。したがって、貫通転位は、一般的には、アイランド構造の下部に限定され、アイランド構造のこれらの下部は、マスク材料によってマスクされる。また、基板とＩＩＩ族窒化物アイランドとのミスフィットおよびその結果として発生する格子ひずみも、アイランド構造の下部においてほとんど除去されることが可能である。混合窒化物材料、例えば、ＩｎＧａＮにおける組成的相分離の発現は、大きく減少させることができる。その結果として、アイランドの上部（マスク材料から突き出た）からアイランドの上部にエピタキシャル成長させられる材料内への格子欠陥および転位の移行は、ほとんど防止される。また、アイランドの上部は、きわめて小さいひずみレベルを有するので、アイランドの上部にエピタキシャル成長させられる材料は、同様に、小さいひずみレベルを有する。さらに、基板／窒化物アイランド界面からの格子不整合作用をもたらすことなく、アイランド構造の組成をそれに続く層の組成に適合させることが可能である。
その結果として、本発明は、大きく緩和されながら、欠陥密度はまったく増加せず、さらに、きわめて小さい組成的相分離を有するエピタキシャル成長材料を提供する。
結晶極性に関しては、様々なＮＬ処理が、ほとんどの核が特定の結晶極性を有することをもたらしかつ助長することが知られており、特定のＮＬ処理は、特定の実施形態に望まれる極性に基づいて選択されてもよく、これは、通常、テンプレート構造上に成長させられるべき層の意図される用途に依存する。ＧａＮについては、＋ｃ極性（Ｇａ面）を提供するＧａＮ層に光学部品または電子部品を製造することが有利であることが見出されている。したがって、層が、その層が成長させられた方位（成長中方位（ａｓ−ｇｒｏｗｎ ｏｒｉｅｎｔａｔｉｏｎ））において使用される場合、好ましい極性は、＋ｃである。しかしながら、層が、最初に、テンプレート構造から切り離され、そして、成長中方位とは逆の方位を備えた支持基板（したがって、暴露された表面は成長中極性とは逆の極性を提供する）に取り付けられる場合、好ましい極性は、−ｃ（Ｎ面）である。その他の用途には、−ｃ極性が好ましい可能性がある。
ＩＩＩ族窒化物の２つの極性のどちらかを選択できることは、層転写プロセスのためにＩＩＩ族窒化物からなる層を除去できることに関して、大きな意義を有する。−ｃ極性（Ｎ面）ＧａＮ膜を選択できる能力は、転写プロセスを簡単なものにする。なぜなら、＋ｃ（Ｇａ面）（ＩＩＩ族窒化物デバイスのために好ましい極性）を達成するためには、ドナーウェーハへの転写が、ほんの１回しか必要とされないからである。それとは対照的に、初期ＩＩＩ族窒化物層が、＋ｃ極性（Ｇａ面）で成長させられるならば、厚いエピタキシャル層が必要とされ、そして、これは、非天然基板から除去される。厚い＋ｃ（Ｇａ面）は、長い成長時間および小さいウェーハスループットのために、より大きなコストがかかる。さらに、自立型層の裏面は、基板／ＩＩＩ族窒化物界面に近接しているために、より多くの欠陥を有する。
例えば、ベース基板３上にＮＬ５をもたらす多くのＮＬ処理、およびそれらの処理の効果が説明されており、当分野において公知であり、そして、本発明において有益に利用されてもよい。例えば、Ｓｕｍｉｙａら、２００４，Ｒｅｖｉｅｗ ｏｆ ｐｏｌａｒｉｔｙ ｄｅｔｅｒｍｉｎａｔｉｏｎ ａｎｄ ｃｏｎｔｒｏｌ ｏｆ ＧａＮ，ＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊ．Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄ．Ｒｅｓ．９，１；Ｇｉｂａｒｔ，２００４，Ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ ｏｆ ＧａＮ ａｎｄ ｌａｔｅｒａｌ ｏｖｅｒｇｒｏｗｔｈ，Ｒｅｐ．Ｐｒｏｇ．Ｐｈｙｓ．６７，１；Ｄｗｉｋｕｓｕｍａら、２００３，Ｘ−ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｉｃ ｓｔｕｄｙ ｏｆ ｓａｐｐｈｉｒｅ ｎｉｔｒｉｄａｔｉｏｎ ｆｏｒ ＧａＮ ｇｒｏｗｔｈ ｂｙ ｈｙｄｒｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ：Ｎｎｔｒｉｄａｔｉｏｎ ｍｅｃｈａｎｉｓｍ，Ｊ ｏｆ Ａｐｐｌ．Ｐｈｙｓ．９４，５６５６；Ｎａｒａｙａｎａｎら、２００２，Ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ ｅｐｉｔａｘｙ ｏｎ（０００１）ｓａｐｐｈｉｒｅ，Ｐｈｉｌ．Ｍａｇ．Ａ８２，８８５，Ｓｔｕｔｚｍａｎｎ，ｅｔ ａｌ．，２００１，Ｐｌａｙｉｎｇ ｗｉｔｈ Ｐｏｌａｒｉｔｙ，ｐｈｙｓ．ｓｔａｔ．ｓｏｌ．（ｂ）２２８，５０５；Ｏｈら、２００６，Ｏｐｔｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ＧａＮ ａｎｄ ＧａＭｎＮ ｎａｎｏｗｉｒｅｓ ｇｒｏｗｎ ｏｎ ｓａｐｐｈｉｒｅ ｓｕｂｓｔｒａｔｅｓ ａｎｄ Ｋｉｋｕｃｈｉら、２００４，ＩｎＧａＮ／ＧａＮ Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｄｉｓｋ Ｎａｎｏｃｏｌｕｍｎ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ Ｇｒｏｗｎ ｏｎ（１１１）Ｓｉ Ｓｕｂｓｔｒａｔｅを参照されたい。ここで説明されるものは、ある特定の選択された処理である。
ＮＬ処理は、バッファー層として公知である不均一材料（１つまたは複数）からなる１つまたはそれ以上の通常は薄い（例えば、１０ｎｍまたはそれよりも小さい）層の堆積／成長を備えてもよい。ＧａＮを成長させるのに役立つバッファー層は、ＧａＮ成長温度よりも低い温度（例えば、約５００℃〜約７００℃）で成長させられたＡｌＮまたはＧａＮからなる、厚さが１０Å〜１０μｍの層を含む。ＮＬ処理は、また、ベース基板３の表面の化学的処理または熱処理などを備えてもよく、これらは、一般的に、構造的にまたは化学的に、基板３の最上部を変化させる。化学的な変更は、ＮＨ３に短い時間だけ曝すことによって酸化物基板（例えば、サファイアまたはスピネル）を窒化処理すること、シリコン含有ガスに短い時間だけ曝すことによってＳｉ基板（例えば、ＳｉＣまたはＳｉＯ２）のＳｉ割合を増加させること、などを含む。熱処理は、最大で約１０００℃〜約１２００℃のより高い温度に曝すことによって、短い時間だけアニーリングすることを含む。これらの処理は、単独でまたは組み合わせて適用されてもよい。
また、特定のＮＬ処理の具体的な効果は、使用されるエピタキシャルプロセスとこのプロセス中における細かな条件とに依存することがあり、このことに基づいて、ＮＬ処理が選択されなければならないことが公知である。気相エピタキシー（ＶＰＥ）プロセスは、好ましいものであり、ＭＢＥ（分子線エピタキシー）、または、ＨＶＰＥ（ハロゲン化物／水素化物気相エピタキシー）、または、ＭＯＣＶＤ（有機金属化学気相堆積）を含む。
より詳細には、ＧａＮの場合、以下のＮＬ処理は、核形成サイトと核との空間的密度および配置に影響を与えることが公知である。さらに、極性を制御する多くの処理も核形成の配置に影響を与えること、また、その逆も同様であることが公知である。ＧａＮに対してＧａ界面活性またはＮ界面活性があると思われる材料は、核形成密度、配置、および、モードに影響を与えることがある。例えば、サファイア基板の最上表面層に存在するシリコンは、これはＧａＮに対して「界面活性剤」の役割をなすと考えられるが、その後のＧａＮ核形成サイトまたは核の密度を減少させることがある。同様に、炭化ケイ素または酸化ケイ素の薄い層は、その後のＧａＮ核形成サイトまたは核の密度を同じように減少させることがある。ＧａＮはこれらの材料を容易に「濡らす（ｗｅｔ）」ことがないと考えられる。さらに、お互いの親和性のために、ＡｌＮ（または、ＧａＮ）の薄い層は、とりわけ、低い温度（例えば、５００℃〜７００℃）で成長させられるならば、連続的な層として容易に結合する密度の高い核形成サイトおよび核の成長を促進する。しかしながら、薄い（例えば、１０ｎｍよりも小さい）ＧａＮバッファー層のより高い温度（例えば、１０００℃〜１１００℃）におけるアニーリングは、とりわけ、水素の存在下において、分離したまた離散した核形成サイトおよび核におけるその後の核形成をもたらすことがある。また、エピタキシャル堆積の開始時点における過渡条件、例えば、Ｇａ前駆体の存在に先行するＮＨ３の存在は、基板表面を変化させ、そして、その後のＧａＮの核形成および成長に影響を与えることがある。
以下のＮＬ処理は、極性に影響を与えることが公知である。ＭＢＥプロセスにおいては、より薄いＧａＮまたはＡｌＮのバッファー層および／またはアニーリングされたＧａＮまたはＡｌＮのバッファー層は、−ｃ方位を促進するが、より厚いＧａＮのバッファー層およびより高い温度のＡｌＮバッファー層は、＋ｃ方位を促進することが見出されている。ＨＶＰＥプロセスにおいては、表面窒化処理およびより薄い低温のＧａＮのバッファー層は、−ｃ極性を促進するが、塩化ガリウムへの暴露、より厚い低温のＧａＮのバッファー層、または、ＡｌＮ層は、＋ｃ方位を促進することが見出されている。ＭＯＣＶＤプロセスにおいては、とりわけ、より短い時間でアニーリングされる場合、より薄いＧａＮまたはＡｌＮのバッファー層、あるいは、表面窒化処理は、−ｃ極性を促進するが、より厚いＡｌＮまたはＧａＮのバッファー層または表面水素清浄は、＋ｃ極性を促進することが見出されている。
最後に、ＧａＮ層の極性は、当分野において公知の方法によって決定されてもよい。例えば、極性は、差のあるエッチング速度によって決定されてもよく、例えば、＋ｃ極性面（Ｇａ面）は、例えば、ＫＯＨ／Ｈ２Ｏ溶液中におけるエッチングに対して比較的に耐性があるが、−ｃ極性面（Ｎ面）は、容易にエッチングされる。非破壊的に、極性は、同軸型直衝突イオン散乱分光法（ＣＡＩＣＩＳＳ）によって決定されてもよい。極性は、同軸型直衝突イオン散乱分光法によって、または、当分野において公知であるその他の方法、例えば、Ｘ線光電子分光法、表面再構成、および、化学的安定性によって、決定されてもよい。
要するに、サファイア上にＧａＮを成長させる場合、ＮＬ処理がより厚いＡｌＮ（または、ＧａＮ、または、一般的には、金属窒化物）表面層をもたらす＋ｃ極性が、好ましい。−ｃ極性の場合、例えば、市販の「エピレディー（ｅｐｉ−ｒｅａｄｙ）」サファイア基板のように、サファイア表面が酸素（Ｏ）終端されることが、好ましい。より詳細には、サファイア上に＋ｃ極性ＧａＮを成長させる場合、有利なＮＬ処理は、より低い温度における分離した不均一なより厚いＡｌＮ（または、ＧａＮ）バッファー層を成長させ、そして、このバッファー層は、より高い温度でアニーリングされる。サファイア上に−ｃ極性ＧａＮを成長させる場合、有利なＮＬ処理は、例えば、より高い温度においてＮＨ３に短い時間だけ曝すことによるように、不均一なＡｌＮ層を形成することのない表面窒化処理を含む。
市販されているものを入手しようが第１のプロセスステップにおいて処理されようが、好ましいＮＬを備えたベース基板が上述したように選択されると、本発明の方法は、次に、ベース基板上にＧａＮアイランドを成長させる。最初に、核形成条件が、ＮＬを考慮して必要であれば、ＧａＮ（または、その他のＩＩＩ族窒化物）が、最初に、上述した空間的密度および配置を有する核において成長するように選択される。一般的には、核の密度および配置は、その後のＥＬＯが意図されるＧａＮ層（小さい欠陥密度または転位密度および／または選択された極性を有する）をもたらすようなものである。例えば、図４Ａは、核形成サイト１、１’、および、１”を示し、これらの核形成サイト１、１’、および、１”は、平均して０．１μｍ〜１００μｍ（より好ましくは、０．２μｍ〜３μｍ）に存在する所定の間隔を置いて配置され、さもなければ、ランダムに配置される。
成長条件は、概して、ＮＬの核から発生するＩＩＩ族窒化物アイランドの成長に好都合であるように選択され、アイランドは、全体的に見れば、お互いに分離した状態のままである。図４Ｂは、仮定される好ましい（限定するものではないが）構造を基板３上のＮＬ５上に最初に成長させられるＧａＮとして示す。実施例１は、図４Ｂに対応する実際の例を提供する。初期アイランドは、平坦な上面１１を備えた台形状の構造７を有する。図示される実施形態においては、アイランドは、それらの垂直方向寸法の約１倍〜約２倍の水平方向寸法を備えた構造として成長している。別の実施形態においては、相対的により大きく垂直方向へ成長させられてもよく、それによって、アイランドは、ほとんど、より大きな垂直方向構成要素を備えたピラーのように見える。そして、縦／横アスペクト比は、より大きいものであってもよく、例えば、約２、または、約４である。本発明は、また、より顕著な横方向成長を備えた実施形態を含み、そのために、縦／横アスペクト比は、１よりも小さいが、それでも、平均すれば、分離したアイランド成長を発生させる。
成長条件、とりわけ、成長の期間は、ピラー／アイランドの上部が徐々により少ない欠陥または転位を有するようにさらに選択される。成長するアイランド／ピラーは、典型的には、いくつかの欠陥または転位１３とりわけ貫通転位（ＴＤ）を有し、これらの欠陥および転位は、ＮＬとＧａＮとの界面９において発生し、成長するＧａＮの中へ伝搬する。しかしながら、垂直方向の成長と横方向の成長との適切な組み合わせまたは比は、伝搬するＴＤが垂直方向から遠ざかり、成長するピラーの側面に向かって横方向へ曲がろうとするのを助長し、そして、これらのＴＤが側面に到達してしまえば、終端することが、当分野において公知である。例えば、Ｄａｔｔａら、ｐｈｙｓ．Ｓｔａｔｓ．Ｓｏｌ（ｃ）３，Ｎｏ．６ １７５０−１７５３（２００６）を参照されたい。重要なこととして、ピラー／アイランドが成長するにつれて、ＮＬ界面９において発生するＴＤは、だんだんと少ない状態になり、そのために、ピラー／アイランドの上部は、徐々により少なくなるＴＤを有することは明らなことである。
成長は、上部が選択された欠陥密度または転位密度および小さい格子ひずみを有するまで続けられる。成長期間が短すぎれば、多くの転位は、横方向に曲がる過程にあり、かつ、いまだに終端しておらず、そのために、アイランドの最上部は、欠陥がある程度は存在することになる。他方において、成長は、アイランドが結合しようとし、もはや、分離または隔離された状態ではないほどに長すぎてはならない。典型的には、約６０ｎｍ〜約１．５μｍである垂直方向の高さにまで成長することが、適切である。ピラー／アイランドの上部における欠陥および転位の密度は、好ましくは、ピラー上にその後に成長させられるＧａＮ（または、その他のＩＩＩ族窒化物）層が欠陥および転位の適切に小さい密度を有し、そしてその後に結晶ひずみが減少するように選択される。好ましい実施形態においては、アイランド／ピラーは、それらの上部が、欠陥および転位の小さい密度、例えば、約１０８／ｃｍ２よりも小さい密度を有し、それと同時に、平均して、分離および隔離された状態にあるまで、成長させられる。
図４Ｂに概略的に示される実施形態においては、左側のアイランドは、そのような好ましい条件下において成長させられたものであり、そのために、転位１３は、横方向に曲がっており、かつ、側面において終端している。左側アイランドの上部１５は、したがって、欠陥および転位が相対的にない状態となり、かつ、欠陥および転位の選択された密度を有する。また、左側アイランド１５は、小さいひずみを有する。なぜなら、アイランドの下部における欠陥の生成は、基板とその基板上に成長させられる窒化物材料との間の格子不整合のために発生するひずみを緩和するからである。
いくつかの実施形態においては、欠陥および転位が図４Ｂの左側アイランドに示されるように曲がりかつ終端するように、適切な組み合わせの横方向成長速度と垂直方向成長速度とを促進する初期成長条件のただ１つの組が存在する。別の実施形態においては、成長速度の適切な組み合わせを達成するために、垂直方向成長を多少優先しかつ横方向成長を多少優先する異なる条件に取り替えられてもよい。成長条件のそのような変形は、実施形態９５において有益である。
垂直方向成長または横方向成長のいずれかを優先する条件が、知られており、一般的なＶＰＥプロセス、例えば、ＭＢＥプロセス、ＭＯＣＶＤプロセス、または、ＨＶＰＥプロセスについて当分野において説明されている。例えば、米国特許第６，３２５，８５０号を参照されたい。また、ｐｈｙｓ．Ｓｔａｔｓ．Ｓｏｌ（ｃ）３，Ｎｏ．６ １７５０−１７５３（２００６）を参照されたい。一般的には、横方向成長対垂直方向成長の相対的な速度は、成長温度、プロセスガス中におけるＶ／ＩＩＩ前駆体比、キャリアガスの組成（Ｈ２またはＮ２、または、それらの組み合わせ）、および、反応室圧力によって影響されることが公知である。例えば、横方向成長は、より高い成長温度によって、または、大きなＶ／ＩＩＩ比によって、または、より大きなＮ２／Ｈ２比によって、または、より低い圧力（約１気圧またはそれよりも小さい）によって、または、それらの組み合わせによって、助長される。垂直方向成長は、逆の条件によって助長される。特定の実施形態においては、結果として得られるＧａＮアイランドの転位構造と極性とを考慮して、ＮＬ処理および成長条件の細目を選択することは有益である可能性がある。このために、初期ＧａＮアイランドの転位密度およびその他の結晶特性が、当分野において公知である手段によって、例えば、光学顕微鏡法、透過電子顕微鏡法および／または走査電子顕微鏡法、および、電子線回折および／またはＸ線回折によって、測定されてもよい。
要するに、図４Ａおよび図４Ｂに概略的に示されるこの実施形態の初期ステップは、最初に、好ましい核形成特性、すなわち、初期成長中にほんの限られたまたは最小限の横方向融合しか発生しないように平均した離隔距離または密度を備えたサイトにおいて核形成を促進する特性を備えた好ましい表面層を備えるように、ベース基板を処理または製造する（あるいは、すでに処理された基板が提供される）。次に、ＧａＮ（または、その他のＩＩＩ族窒化物）が、垂直方向成長速度および横方向成長速度の組み合わせを優先する条件下においておよび成長時間で成長させられ、その結果として、アイランドは、融合するのではなく、平均して、お互いに隔離された状態のままであり、また、欠陥または転位が比較的にない最上部を有する。また、最上部が、その後のＥＬＯ（とりわけ、ファセットからの横方向成長）を促進するようにファセット化されることは好ましいことである。ただ１つの成長条件または複数の成長条件が、使用されてもよい。
小さい欠陥密度、小さいレベルのひずみ、および、選択された極性（実施形態において必要であれば）を有する上部を備えたＧａＮ（または、その他のＩＩＩ族窒化物）アイランド／ピラーを成長させた後、この実施形態のその後のステップは、アイランドによって被覆されていない基板の暴露された部分をマスク材料で被覆する。マスクは、相対的に多い数の終端する欠陥および転位を備えた側面を有するアイランドの下部のほとんどまたはすべてを被覆するには十分であるが、側面が相対的に少ない数の終端する欠陥および転位しか有しないアイランドの上部を被覆するには十分でない厚さ（または、深さ）を有する。また、マスクから突き出たアイランド／ピラーの上部は、好ましくは、アイランド／ピラーの突き出た上部から開始しそしてマスク全体に延びるその後のＥＬＯ成長を促進するのに十分な傾斜したファセットを有する。好ましいマスク材料は、そのマスク上にＧａＮが容易には核形成しない材料である。そのような材料には、酸化ケイ素、窒化ケイ素、それらを組み合わせたもの、例えば、酸窒化ケイ素、および、その他の高融点シリコン含有材料が含まれる。窒化ケイ素は、ＣＭＰによってＧａＮよりも容易に除去されるので、とりわけ好ましいものである。
図４Ｄは、異なる領域において異なる厚さを有する例としてのマスクを示す。領域２１において、マスクは、好ましい厚さの範囲内にある厚さを有する。なぜなら、マスクは、相対的に多い終端する転位および欠陥を有するアイランドの側面部分、例えば、アイランドの下部を被覆し、かつ、相対的に少ない終端する転位および欠陥と小さいひずみとを有するアイランド（または、ピラー）の面の上部を暴露したまたは突き出たままにしているからである。マスクは、また、相対的に大きなひずみと多くの内部欠陥を有するアイランド本体の下部を被覆し、かつ、相対的に小さいひずみと少ない転位および欠陥、および減少された程度のひずみとを有する上部を暴露したままにしている。例えば、横方向アイランド／ピラー面の相対的に欠陥の少ない部分２２は、暴露されたままである。また、好ましいことではあるが、マスクは、あるものはより垂直でありまたあるものはより水平である様々な方位のファセットを有するピラー面の突き出た上部を暴露したままにしている。一般的には、マスクの高さとして厚さの好ましい範囲は、アイランドの高さの約６０％〜約８０％である。
他方において、領域２３および２５においては、マスクの厚さは、適切または好ましいものではない。領域２３におけるマスクは、厚すぎるものであり、アイランドの最上部のほんのわずかな部分しか暴露または突き出た状態にしていない。さらに、上部の垂直方位ファセットは、１つも暴露されずあるいは突き出ておらず、また、傾斜したファセットの部分は、被覆されている。そのようなマスクの深さは、その後のＧａＮのラテラル成長が、アイランド／ピラーの小さい突き出た上部から開始するのを妨げることがある。領域２５におけるマスクは、薄すぎるものである。このマスクは、相対的により多くの欠陥および転位１３を有するピラー面の下部を暴露した状態にしている。その結果として、これらの暴露した下部から横方向に成長するＧａＮは、相対的に大きな密度の欠陥および転位を継承する可能性がある。
ダマシン型実施形態、例えば、実施形態９９においては、マスクは、ＣＶＤプロセスによって、リアルタイム監視制御下においてマスクが好ましい厚さ範囲に到達したときに成長を停止できるように成長させられる。例えば、成長中、基板は、厚くなるマスクの上方に突き出たＧａＮピラーの高さに関するフィードバックを提供する表面形状、例えば、表面不規則性の寸法を検出できるような種類の放射線によって走査されてもよい。そのような放射線は、可視光線、赤外線または紫外線、または、粒子（ＳＥＭの場合のような）であってもよい。
好ましいダマシン型マスク法は、最初に、アイランド／台形を完全に被覆するようにマスク材料を堆積し、そして、マスク材料を十分に除去し、その結果として、アイランド／台形の最上部は、マスクから突き出る。したがって、マスク材料は、最初に、例えば、ＣＶＤプロセスによって、堆積／成長させられ、それによって、アイランド（または、ピラー）は、図４Ｃに示されるように、完全に被覆される。ここで、アイランド／ピラー７（基板３上のＮＬ５上に存在する）は、マスク材料１７によって完全に被覆されてしまう。次に、マスク材料の上部が、例えば、化学的機械ポリシング（ＣＭＰ）技術によって、除去されまたは切り離され、その結果として、最終的なマスクの厚さは、その後のエピタキシャルラテラル成長を促進するような好ましい範囲内に存在する。図４Ｄは、マスク材料１７を部分的に除去した後の基板３を示す。好ましい量のマスク材料が、領域２１において除去され、それによって、マスク層は、好ましい範囲内に存在する厚さを有する。しかしながら、領域２５および２３においては、それぞれ、多すぎるまたは少なすぎるマスク材料が、除去されており、そのために、マスク層は、それぞれ、薄すぎるまたは厚すぎる厚さを有する。
ＧａＮは、マスク材料とともに、ほとんどまたはまったく除去されてはならないので、好ましいマスク材料は、また、そのマスク材料が、ＧａＮが除去されるのと比較して、より迅速に除去されるのを促進する特性を有する。例えば、マスク材料が、ＣＭＰによって除去されるとき、そのマスク材料は、ＧａＮ（これは、相対的に硬くかつＣＭＰによる除去に対して耐性があることが公知である）よりも容易に研磨／エッチングされなければならない。
より詳細には、窒化ケイ素が、当分野において公知である条件下において、例えば、ガス状のＳｉＨ４およびＮＨ３から、ＣＶＤプロセスによってアイランド／ピラーを完全に被覆するように成長させられてもよい。そして、マスク材料は、例えば、選択された研磨材およびスラリー化学作用を有する適切に選択されたスラリーを用いて、および、適切なポリシングパラメータ、例えば、適用される圧力および速度を用いて、ＣＭＰによって十分に除去される。手短に言えば、スラリー研磨材、ポリシング圧力などは、窒化ケイ素が、ＧａＮピラーの上部まで、主として機械的作用によって除去されるように選択され、そのＧａＮピラーの上部は、比較的に影響を受けていない状態にある。スラリー化学作用、ｐＨなどは、ＧａＮピラー間に存在する窒化ケイ素の腐食、溶解、および、ディッシングを促進するように選択され、それによって、それらのＧａＮピラーの最上部は、残っているマスク材料から突き出る。オプションとして、マスク材料の切り離しは、好ましい厚さ範囲に到達した後にＣＭＰを停止することができるように、リアルタイムで監視されてもよい。また、残留スラリーを除去するために、ＣＭＰの後に、洗浄処理がなされてもよい。
理想的な場合においては、ＣＭＰプロセスは、その結果として、ＧａＮの表面をほとんどまたはまったく粗くすることのないものでなければならない。しかしながら、このＣＭＰプロセスの研磨作用が、ＧａＮ表面を研磨する場合、層は、ＣＭＰ後の平坦化プロセスを必要とする。ＩＩＩ族窒化物の場合においては、粗くなった表面は、当分野において公知である物質輸送再成長法（ｍａｓｓ ｔｒａｎｓｐｏｒｔ ｒｅｇｒｏｗｔｈ ｍｅｔｈｏｄ）によって平坦化されてもよい。好ましい実施形態においては、サンプルは、（ＮＨ３＋Ｈ２）環境において、物質輸送再成長を促進する温度にまで加熱される。物質輸送再成長中、材料内における高エネルギーピークが、材料の谷間の中へ再分配され、平坦化作用をもたらし、そして、その後のＥＬＯにより適した表面をもたらす。例えば、Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｐａｒｔ １ ４０ ５６５（２００１）、および、Ａｐｐｌｉｅｄ Ｓｕｒｆａｃｅ Ｓｃｉｅｎｃｅｓ １５９−１６０ ４２１（２０００）を参照されたい。
さらに、大きく分離されたＧａＮアイランドは、均一化された高さのピラーを形成するために、補足的な平坦化を必要とする可能性がある。ピラー高さの均一化は、その後の処理が、マスク材料を除去すること、そして、ＩＩＩ族窒化物材料が露出してしまえば、マスク除去を停止できることを必要とすることを考えれば、重要なことである。不均一なピラー高さは、非効率的なマスク除去、および、テンプレート構造の非理想的な表面をもたらす。ＩＩＩ族窒化物の場合、不均一な表面は、前の段落で説明された物質輸送再成長法によって平坦化されてもよい。
次に、ＧａＮ（または、その他のＩＩＩ族窒化物）が、ＥＬＯを優先する条件下において、選択された厚さを有する連続的な層が形成されるまで、アイランド／ピラーの突き出た上部から開始してマスク材料上を横方向へ成長させられる。ＥＬＯ条件下においては、ほとんどのＧａＮ核形成は、ＧａＮアイランドの突き出た部分上において発生し、アイランド／ピラー間に存在するマスク層上においては、核形成は、ほとんどまたはまったく発生しない（および、当然ながら、支持基板のマスクされたＮＬ上においてはまったく発生しない）。そのようにして成長させられたＧａＮは、ＧａＮがその上で核形成する材料の特性を継承することが期待できるので、結果として得られるＧａＮ層は、アイランドの突き出た部分と同じように、相対的に少ない欠陥または転位しか有していないことが期待できる。また、アイランド／ピラーが、選択された極性を有するように成長させられるならば、結果として得られるＧａＮ層は、アイランドの上部によって提供される極性を継承することが期待できる。その結果として、結果として得られるＧａＮ層は、相対的に少ない欠陥または転位、小さい結晶ひずみを有しており、かつ、必要であれば、選択された極性を有する。
図４Ｅは、好ましいテンプレート構造上におけるＧａＮのさらなるＥＬＯの初期段階を示す。結果として得られるＧａＮ層が、約１μｍ〜約５μｍの厚さよりも小さいものでなければならない場合、ＭＯＣＶＤが、好ましいＶＰＥプロセスである（これのより小さい成長速度は薄い層の良好な制御を可能にする）。結果として得られるＧａＮ層が、約５μｍ〜約１０μｍよりも大きい厚さでなければならない場合、ＨＶＰＥが、好ましいＶＰＥプロセスである（これのより大きい成長速度は成長時間を減少させる）。
初期成長条件は、横方向成長２７（すなわち、テンプレート構造に平行に成長する）の程度が垂直方向成長（すなわち、テンプレート構造に垂直に成長する）よりも優先されるように選択される。それによって、ＧａＮ成長は、主として、ピラー／アイランド７の突き出た上部のファセット２９から開始し、ＧａＮが連続的な層として融合するまで、マスク材料上を横方向へ成長する。ＧａＮアイランド／ピラーの突き出た上部の好ましい空間的配置、空間的密度、および、構造は、好ましくは、そのようなＥＬＯプロセスを促進するようなものである。例えば、空間的密度は、約５分〜約３０分以内に、横方向に成長するＧａＮが、結晶ドメイン境界をほとんどまたはまったく備えない連続的な層として融合するようなものでなければならない。突き出た上部は、好ましくは、ピラー間最大距離が過大なものにならないようにランダムに配置される。このピラー間距離が、大きすぎるならば（密度が小さすぎるならば）、融合は、過度の時間を必要とすることがあり（または、場合によっては、完了しないことさえもある）、そして、連続的な層は、過剰な数の結晶ドメイン境界を有することがある。融合の後、成長条件は、垂直方向成長を優先するように選択され、ＧａＮ層を厚くすることおよびエピタキシャル成長は、結果として得られるＧａＮ層が選択された厚さに到達するまで、継続されてもよい。
図４Ｆ（左側部分）は、結果として得られたＧａＮ層４１を示し、このＧａＮ層４１は、約１μｍよりも小さい厚さ、または、約１００μｍまでの厚さ、または、約５００μｍまでの厚さ、または、約１０００μｍまでの厚さを有してもよい。結果として得られたＧａＮ層は、比較的に少ない欠陥または転位を有する。なぜなら、（支持基板３上のＮＬ５から）ＧａＮアイランドの中へ伝搬するほとんどの欠陥または転位１３は、マスクによって覆い隠され、結果として得られたＧａＮ層内へさらに伝搬することができないからである。核形成は、マスク材料１７上においてはほとんどまたはまったく発生することはないので、その核形成が、さらなる転位を発生させることはない。
結果として得られた層４１は、この時点において、例えば、電子部品、光学部品、または、光電子部品の製造に使用することができ、あるいは、さらなるエピタキシャル成長のための基板として使用することができる。実施形態９１においては、層４１は、そのまま、すなわち、その層４１が成長させられたテンプレート構造に取り付けられたままで、使用されてもよい。この場合、層４１は、選択された極性に基づいて配向される。実施形態９３においては、層４１の最上部４３は、使用するために切り離されてもよく、層４５は、テンプレート構造に取り付けられたままである。切り離された層４３は、成長中方位で、または、成長中方位とは逆の方位で使用されてもよい。成長中方位で使用される場合、テンプレート構造の上面は、使用される層の上面４９のままであり、そのために、層は、選択された元々の極性を維持する。成長中方位とは逆の方位で使用される場合、脆弱帯（ｚｏｎｅ ｏｆ ｗｅａｋｎｅｓｓ）４７に隣接する埋め込み表面が、使用される層の上面５１となる。この場合、使用中極性は、選択された元々の極性とは逆である。
図４Ｆは、層４３を使用するためのオプションを示す。使用技術４９ａによれば、上部４３は、そのまま、成長中上部表面が使用中上部表面４９のままであるように使用される。使用中方位は、成長中方位と同じものであるので、層は、選択された元々の成長中極性で使用される。代替的に、オプション４９ｂにおいては、層４３は、使用される前に裏返されてもよく、そのために、使用中極性は、成長中極性とは逆になる。さらに、使用される前に層が裏返されようがされまいが、層は、複合構造を形成するために、支持基板５３に貼り合わせられてもよい。この場合、支持基板５３が、絶縁表面層を備えるならば、結果として得られる複合材料は、「ＧａＮオンインシュレータ」（ＧａＮＯＩとも呼ばれる）（または、その他のＩＩＩ族窒化物オンインシュレータ）を備える。例えば、支持基板５３は、薄い表面酸化物層を備えたＳｉウェーハから構成されてもよい。また、インシュレータは、支持体に貼り合わせる前に、あるいは、支持体の表面層に貼り合わせる前に、ＧａＮ材料上に提供されてもよい。
残りの層４５を備えたテンプレート構造は、それ自体、部品製造に使用されてもよく、あるいは、ＧａＮのさらなるエピタキシャル成長のための高品質テンプレートとして使用されてもよい。後者の場合、新しく成長させられた層は、切り離されて使用されてもよく、そして、支持構造体は、さらなる層を成長させるためのテンプレートとして使用されてもよい。
好ましい層転写技術は、例えば、Ｈ、Ｈ２、または、Ｈｅのようなイオンを打ち込むことによって、選択された深さ（表面４９からの）に脆弱帯４７を形成することから開始する。脆弱帯４７は、層４１を下部層４５と上部層４３とに分割し、下部層４５は、基板３に取り付けられたままであり、上部層４３は、テンプレート構造から転写される。層４３は、エネルギー、例えば、高い温度または機械的応力を加えることによって、下部層４５から取り外されてもよい。この技術は、ＳｍａｒｔＣｕｔ（登録商標）という商品名を有する。
ここで、テンプレート構造を生成するための実施形態９９が、図５Ａから図５Ｄを参照して説明される。この実施形態においては、ＩＩＩ族窒化物アイランド構造が、これまでに簡単に説明された方法（すなわち、図４Ｂに示されるような）と同じ方法を用いて形成され、したがって、この方法は、ここでは、繰り返して説明されない。しかしながら、この実施形態の方法におけるマスク材料１７（図５Ａからわかるように）は、ＩＩＩ族窒化物アイランド構造を部分的にしか被覆しない。これまでに説明された実施形態の方法との違いは、図５Ａと図４Ｃとを比較すれば明らかである。
すなわち、手短に言えば、実施形態９９の方法は、マスク材料がＩＩＩ族窒化物アイランド構造を部分的に（および、完全にではなく）被覆するように堆積される点において、実施形態１０１に関連してこれまでに説明された方法と異なる。部分的にマスクを被覆することの結果として、余分なマスク材料を除去するためのＣＭＰステップは、ＥＬＯ成長に先立って必要とされない。
より詳細には、マスク材料１７は、ベース基板３（図５Ａ）の大部分に加えて、アイランド状構造の側面ファセット７の大部分を被覆する。しかしながら、アイランド状構造の上面１１は、その大部分が、マスク材料がないままである。マスク材料のわずかな部分が、アイランド状構造の上面上に存在してもよいが、通常、上面１１の大部分は、そのようなマスク材料がないことに留意されたい。実験的証拠が、窒化物アイランド状構造の上面と比較して、不釣り合いな量のマスク材料がベース基板および側面ファセットを被覆することを立証している。
これまでに説明した実施形態と同様に、好ましいマスク材料は、ＩＩＩ族窒化物材料の核形成を実質的に防止することのできる材料を含み、好ましくは、窒化ケイ素、酸化ケイ素、または、それらの混合物を含む。マスク材料は、これまでに説明された方法および化学作用を用いてその場で（ｉｎ−ｓｉｔｕ）またはその場以外で（ｅｘ−ｓｉｔｕ）堆積されてもよく、そして、側面ファセット７およびベース基板３の大部分はマスクされるが上面１１は実質的に暴露されるような厚さにまで堆積される。好ましい実施形態においては、マスク材料は、約１００Åよりも小さい厚さにまで、または、約５０Åよりも小さい厚さにまで、または、約２０Å（または、これらの限界値間に存在する値）よりも小さい厚さにまで堆積される。
ベース基板およびＩＩＩ族窒化物アイランド状構造の側面ファセットの部分をマスクした後に、図５Ａのテンプレート構造は、ＩＩＩ族窒化物からなる連続的な膜を形成するためのその後のＥＬＯ成長に使用される。ＩＩＩ族窒化物アイランド状構造の上部暴露部分は、好ましい特性（例えば、組成、極性、ひずみ、および、欠陥密度）を有し、ＥＬＯ成長のための種材料として使用される。ＩＩＩ族窒化物材料とは対照的に、マスク材料１７は、側面ファセット７およびベース基板３の大部分からの核形成を実質的に防止し、したがって、欠陥１３がその後の成長層の中へ伝搬するのを防止する。
より詳細には、ＧａＮ（または、その他のＩＩＩ族窒化物）が、アイランド／ピラーの暴露された上部から開始するＥＬＯを優先する条件下において成長させられる。ある特定の実施形態においては、成長は、より垂直方向の成長モードで、アイランド構造から開始されてもよく、そして、所望の垂直高さが達成されたならば、より横方向の成長モードに切り替えられ、その代わりとして、横方向成長モードが、オフセットから使用されてもよい。ある特定の実施形態においては、初期垂直方向成長モードは、ＩＩＩ族窒化物側面ファセットを提供するのに使用されてもよく、その側面ファセットから、横方向成長が、開始されてもよい。さらに、成長条件が、横方向成分および垂直方向成分の両方を組み合わせた成長モードを提供するように選択されてもよい。垂直方向および横方向の成長モードを達成するための適切な条件は、これまでに説明されており、かつ当分野においてはよく知られている。
その結果として、図５Ｂは、アイランド構造の暴露された表面からのＥＬＯ成長における初期段階を示す。ＥＬＯプロセス２８中に堆積されるさらなるＩＩＩ族窒化物材料は、そのさらなるＩＩＩ族窒化物材料が材料上で核形成するその材料の特性を継承することを期待することができ、アイランドの暴露した部分と同一である結果として得られるＧａＮ（または、ＩＩＩ族窒化物材料）は、相対的に少ない欠陥または転位、小さいレベルのひずみ、および、所望の極性を有することを期待することができる。その他の実施形態の場合と同様に、さらなるＩＩＩ族窒化物材料２８は、要求される成長の速度および所望の総層厚に応じて、ＭＯＣＶＤを用いて、または、それの代わりに、ＨＶＰＥによって、堆積されてもよい。
図５Ｃは、さらなるＩＩＩ族窒化物材料が融合して連続的な膜を形成する段階におけるＥＬＯ成長プロセスを示す。その他の実施形態の場合と同様に、ＧａＮアイランド／ピラーの暴露された部分の好ましい空間的配置、空間的密度、および、構造は、好ましくは、ＥＬＯプロセスを促進するようなものであり、例えば、ピラーは、融合する前に結晶傾斜／ねじれを防止するような空間的密度および空間的分布を有し、それによって、さらなる欠陥の形成を実質的に防止する。
実施形態の方法は、ＩＩＩ族窒化物材料からなる連続的な層を形成することをもたらすだけでなく、ＩＩＩ族窒化物材料の融合したピラー間に位置するボイド領域３０を形成することをももたらす。ボイド領域の空間的な大きさは、ＩＩＩ族窒化物アイランド構造の分布および密度、および、ＥＬＯ成長モードがＥＬＯ融合中の垂直方向成長および横方向成長のどちらをどれだけ優先するかに依存する。
ＧａＮ（または、ＩＩＩ族窒化物）膜が融合すると、成長モードは、必要であれば、図５Ｄに示されるように、所望の厚さにまで連続的な膜を形成するためにより垂直方向へ成長するように変更されてもよい。結果として得られる層４１の厚さは、約１μｍより小さくてもよく、または、約１００μｍより小さくてもよく、または、５００μｍより小さくてもよく、または、約１０００μｍより小さくてもよい。結果として得られるＧａＮ層は、相対的に少ない欠陥または転位を有する。なぜなら、ＧａＮアイランドの中へ（支持基板３上のＮＬ５から）伝搬したほとんどの欠陥または転位１３は、マスクによって覆い隠され、結果として得られるＧａＮ層内へはさらに伝搬することができないからである。
その他の実施形態の場合と同様に、結果として得られる層は、この時点において、例えば、電子部品、太陽電池部品、光学部品、または、光電子部品を製造するのに使用することができ、あるいは、その場で使用されるまたは複合基板として使用するために切り離される、さらなるエピタキシャル成長のための基板として使用することができる。しかしながら、ある特定のその他の実施形態よりも優れた実施形態９９の利点は、ＩＩＩ族窒化物層４１の分離を直接切り離しプロセス（ｓｔｒａｉｇｈｔｆｏｒｗａｒｄ ｄｅｔａｃｈｍｅｎｔ ｐｒｏｃｅｓｓ）によって達成することができることである。
図５Ｄの構造内に存在する上述したボイド領域３０は、構造内における局所的な脆弱帯の役割をなす。したがって、外部エネルギーを加えることによって、局所的なボイド脆弱帯を用いて、ＩＩＩ族窒化物層４１を残りの構造から分離することができる。ある特定の実施形態においては、この分離は、層４１を分離するように外力５１を構造に加えることによって実行され、代替的な実施形態においては、分離は、ＩＩＩ族窒化物層４１とベース基板３との一致しない熱的性質の結果として、エピタキシャル成長中にもたらされてもよく、すなわち、層４１の成長後の冷却時に、構造内に発生するひずみは、ボイド脆弱帯において分離するのに十分なものである。また、分離は、層４１の表面４９を二次的なキャリアウェーハに貼り合わせる前または後に発生してもよいことにも留意されたい。
ここで、テンプレート構造を製造するための実施形態９５が、図６Ａから図６Ｃを参照して説明される。この実施形態においては、ＩＩＩ族窒化物アイランド構造が、これまでに簡単に説明された方法（すなわち、図４Ｂに示されるような）と同じ方法を用いて形成され、したがって、この方法は、ここでは、繰り返して説明されない。しかしながら、実施形態９７において使用されたマスク層（図４Ｃおよび図５Ａからわかるような）は、実施形態９５の方法においては省略され、そのために、ＩＩＩ族窒化物アイランド構造およびベース基板は、マスク材料がない。これまでの実施形態の方法との違いは、図６Ａを図４Ｃおよび図５Ａと比較すれば明らかである。
したがって、手短に言えば、実施形態９５の代替的な方法は、マスク材料がＩＩＩ族窒化物アイランドまたはベース基板を被覆するように堆積されない点において、実施形態９７の方法と異なる。マスク堆積段階を除去した結果として、余分なマスク材料を除去するためのＣＭＰステップは、ＥＬＯ成長の前には必要とされない。
図４Ｂに示される構造上へ直接にＥＬＯ成長させる初期段階が、図６Ａに示され、元々のアイランド構造の断面（図４Ｂからわかるような）が、簡単に示される。この実施形態の方法は、ＩＩＩ族窒化物結晶の異なる結晶面間における成長特性の差を利用する。好ましい実施形態においては、側面ファセット７およびベース基板３は、元々のＩＩＩ族窒化物アイランド構造（輪郭で示される）の暴露された上面１１の成長特性と比較すれば、好ましくない成長特性を有する。図６Ａに示されるように、ベース基板３および側面ファセット７の領域における量と比較すれば、より多くの量のＩＩＩ族窒化物材料が、最上部表面上に堆積されており、そのような成長特性は、当分野において公知である（例えば、米国特許第２００８／００９９７８１号を参照されたい）。
したがって、成長条件は、当分野において公知であるように、ＩＩＩ族窒化物アイランドの上部から横方向に著しく成長するように選択される。ＩＩＩ族窒化物成長は、ＩＩＩ族窒化物アイランドの上面から著しく発生するが、ある程度の堆積が、マスク材料の欠如のために、構造のその他の表面上になされる。成長プロセスの著しい横方向性のために、欠陥１３は、同じ水平面内に相当に残り、成長層内において垂直方向には伝搬しないが、アイランド構造の側面ファセットの近傍に局所化されることに留意されたい。
ＩＩＩ族窒化物アイランド種の上面から形成されるさらなるＩＩＩ族窒化物２８の量を増加させることによって、望ましくない領域、すなわち、側面ファセット７およびベース基板３上に堆積される程度を低減することができる。横方向成長プロセスが継続するにつれて、さらなるＩＩＩ族窒化物材料は横方向２７に成長し続け、成長前面は融合点に合流する。横方向成長２７中に成長前面が合流しているとき、前駆体ガスが効率的に化合および反応することができないために、気相枯渇が、成長基板および側面ファセットに近い領域において経験される可能性がある。
他の実施形態において説明されたように、ＥＬＯプロセス中に堆積されるさらなるＩＩＩ族窒化物材料２８は、そのＩＩＩ族窒化物材料２８がその上に核形成する材料の特性を継承することが期待でき、アイランドの暴露された部分と同一の結果として得られるＧａＮ（または、ＩＩＩ族窒化物材料）は、比較的に少ない欠陥または転位、小さいレベルのひずみ、および、所望の極性を有することが期待できる。その他の実施形態の場合と同様に、さらなるＩＩＩ族窒化物材料２８は、要求される成長の速度および所望の総層厚に応じて、ＭＯＣＶＤを用いて、または、それの代わりに、ＨＶＰＥによって、堆積されてもよい。
図６Ｂは、さらなるＩＩＩ族窒化物材料が融合して連続的な膜を形成する段階におけるＥＬＯ成長プロセスを示す。その他の実施形態の場合と同様に、ＧａＮアイランド／ピラーの暴露される部分の好ましい空間的配置、空間的密度、および、構造は、好ましくは、ＥＬＯプロセスを促進するようなものであり、例えば、ピラーは、融合する前に結晶傾斜／ねじれを防止するような空間的密度および空間的分布を有し、それによって、さらなる欠陥の形成を実質的に防止する。実施形態９９の場合と同様に、この方法は、結果として、ＩＩＩ族窒化物材料からなる融合したピラー間に位置するボイド領域３０を形成し、これらの領域３０は、上述したように、融合した膜を分離するためのその後のプロセスにおいて使用されてもよい。
ＧａＮ（または、ＩＩＩ族窒化物）膜が融合すると、成長モードは、必要であれば、図６Ｃに示されるように、所望の厚さにまで連続的な膜を形成するためにより垂直方向へ成長するように変更されてもよい。結果として得られる層４１の厚さは、約１μｍより小さくてもよく、または、約１００μｍより小さくてもよく、または、約５００μｍより小さくてもよく、または、約１０００μｍより小さくてもよい。結果として得られるＧａＮ層は、相対的に少ない欠陥または転位を有する。なぜなら、ＧａＮアイランドの中へ（支持基板３上のＮＬ５から）伝搬したほとんどの欠陥または転位１３は、アイランドの側面ファセットにおいて終端し、それによって、結果として得られるＧａＮ層内にさらに伝搬することを実質的に妨げられるからである。
その他の実施形態の場合と同様に、結果として得られる層は、この時点において、例えば、電子部品、太陽電池部品、光学部品、または、光電子部品を製造するのに使用することができ、あるいは、その場で使用される（実施形態９１）または複合基板として使用するために切り離される（実施形態９３）、さらなるエピタキシャル成長のための基板として使用することができる。しかしながら、１つの利点は、これまでの実施形態において説明したように、直接切り離しプロセスによって、すなわち、層４１を分離するために脆弱なボイド領域を有する領域に力５１を加えることによって、ＩＩＩ族窒化物層４１の分離を達成することができることである。
図７Ａおよび図７Ｂは、複数のＧａＮアイランド／ピラー、より詳細には、図４Ｂの概略図に対応するアイランド／ピラー１０３、１０５、および、１０７を備えた実際の例である好ましいベース基板１１１の上面図を示し、図７Ｃは、そのＴＥＭ側面図を示す。図７Ａに示される両方向矢印は、１００μｍを表現し、図７Ｂに示される両方向矢印は、５０μｍを表現する。図７Ｂは、図７Ａに示される枠１０１内の領域をより詳細に示す。
図７Ａから図７Ｃに示されるアイランド／ピラー形状は、８００℃から１０００℃までの間に存在する温度にまでＭＯＶＰＥ反応室を加熱することによって得られたものであり、好ましい実施形態においては、この温度は、離散したＧａＮ形状の成長中、９００℃に維持された。成長中の圧力範囲は、２００Ｔｏｒｒから４００Ｔｏｒｒまでの間に維持され、好ましい実施形態においては、圧力は、２００Ｔｏｒｒに維持された。ＩＩＩ族種（例えば、トリメチルガリウム）に対するＶ族種（例えば、アンモニア）の比は、３次元ピラー成長を促進するために小さい状態に維持され、使用されたＶ族／ＩＩＩ族の比は、７００から１２００までの間に存在し、好ましくは、８００であった。
図７Ａは、ピラー／アイランドが、多かれ少なかれ、ランダムに配置され、かつ、約２５μｍの間隔を置いて配置されることを示している。ピラー／アイランド、または、それらの小さいグループは、分離され、あるいは、隔離されている。ほとんどのピラー／アイランドは、個々に分離されおよび隔離させられる。わずかな数のピラー／アイランドが、２〜３個のピラー／アイランドからなるグループ、例えば、グループ１０９として一緒に成長しており、それらのピラー／アイランドは、有利には、その他のピラー／アイランドから良好に分離された状態にある。
図７Ｂは、いくつかの個々のピラー／アイランドをより詳細に示している。一般的には、それらのピラー／アイランドは、好ましい形状を有し、角錐および角錐台の形状を有するピラー、および、角錐または角錐台を上に載せたようなピラーを含む。例えば、ピラー／アイランド１０３は、実質的に完璧な形状を有する角錐を上に載せられた（あるいは、実質的に完璧な形状を有する角錐である）多くのピラー／アイランドの典型的なものである。ピラー／アイランド１０５は、角錐台を上に載せられた（あるいは、角錐台である）その他の多くのピラー／アイランドの典型的なものである。他方において、ピラー／アイランド１０３は、まったくないまたは最小限の角錐形ファセットを備えた平坦なストップを多かれ少なかれ有するいくつかのピラー／アイランドの典型的なものである。グループ１０９は、一緒に成長しているまたは成長した３つのピラー／アイランドを含む。
ピラー／アイランドが、ピラー／アイランド１０３および１０５のように、最上部のほぼ半分の表面上に傾斜のあるファセットを備えたそれらの最上部を備えることは好ましいことである。なぜなら、そのようなファセットは、ＥＬＯを優先する条件下におけるその後のＧａＮ層の成長中、横方向成長を促進するからである。
図７Ｃは、これまでに説明されたようにしてもたらされた複数のＧａＮピラー／アイランドを備えた好ましいベース基板の別の実施例の高解像度透過型電子顕微鏡によって生成された断面画像を示す。左端の２つのピラー／アイランドおよび右端の１つのピラー／アイランドは、後方に存在するピラー／アイランドに重ね合わせられた前方に存在するピラー／アイランドの実際の画像である。
この実施例においては、ピラー／アイランド状の形状は、ほぼ等しい垂直方向寸法および水平方向寸法を有し、それらの形状自体の水平方向寸法にほぼ等しい間隔によって空間的に分離されている。形状は、ほぼ等しい高さを有する。ある特定の形状は、ほぼ長方形の断面を有し、よりピラー状であると考えることができる。その他の特定の形状は、ほぼ三角形の断面を有し、より角錐状であると考えることができる。また、さらなる形状は、１つまたはそれ以上の傾斜した横方向のファセットを有し、角錐台または角錐状の上部を備えた柱と考えることができる。
図８は、ＩＩＩ族窒化物材料からなる十分に隔離したピラー／アイランドを形成するための代替的な実施形態を示す。図８に示されるＧａＮアイランドは、かなり異なるエッチング耐性を備えた領域に含まれるＩＩＩ族窒化物材料の２次元層をエッチングすることによって生成された。ＩＩＩ族窒化物層全体のエッチング耐性は、特定の領域における結晶極性および／または欠陥密度に応じて大きく変化してもよく、例えば、成長条件は、ウェーハ全体において変化する結晶極性を備えたＧａＮ層をもたらすことが可能であることが当分野においては公知である。図８に示される実施例に対するエッチング条件は、実質的に連続的なＧａＮ膜を、８０℃の温度において６分から１０分の期間だけ水酸化カリウムエッチング溶液に曝すことに関連するものであった。
結果として得られるピラー／アイランド状の形状は、一般的には、空間的に分離され、ほぼ均一な最大高さおよび面取された上面を有し、そして、その下にある基板は、これらの形状間から暴露される。しかしながら、そのようなテンプレートから成長させられるＩＩＩ族窒化物材料は、多くの場合、実施例１の実施形態のテンプレート上に成長させられる材料の欠陥密度よりも適度に大きい欠陥密度を有することに留意されたい。これは、形状が、連続的な層からエッチングされ、そのために、ＩＩＩ−Ｖ族形状の下部界面において発生する少数の欠陥は、実施例１の実施形態の場合も同様であるが、成長中に横方向表面において終端しており、したがって、アイランドの上部により多く現れるという事実に起因すると考えられる。
上述した本発明の好ましい実施形態は、本発明の範囲を限定するものではない。なぜなら、これらの実施形態は、本発明のいくつかの好ましい態様を例示したものであるからである。任意の等価な実施形態は、本発明の範囲内に存在することが意図される。実際に、本明細書で図示されたものおよび本明細書で説明されたものに加えて、説明された構成要素の有益な代替的組み合わせのような本発明の様々な変更が、その後の説明から当業者には明らかとなるであろう。そのような変更は、同様に、添付の特許請求の範囲に含めることが意図される。以下において（および、明細書全体において）、見出しおよび参考文献は、ただ単に、明確にするために、かつ、便宜上、使用される。
Claims (18)
- 半導体材料（層材料）を備える層を製造するための方法であって、
複数のアイランドを備えたテンプレート構造を設けるステップであり、前記アイランドが、実質的に不規則な空間的配置を有し、１つまたはそれ以上の選択された結晶特性を備えた上部を有し、かつ、前記層材料がその上に優先的に核形成および成長する材料（アイランド材料）を備える、前記テンプレート構造を設けるステップと、
前記アイランド上における核形成を優先し、その後に、前記アイランドから横方向へのエピタキシャルラテラル成長（ＥＬＯ）を優先し、その後に、前記アイランドの前記選択された結晶特性の１つまたはそれ以上を継承する実質的に連続的な最終半導体層を形成するための融合を優先するように選択された条件下において、前記層材料を前記テンプレート構造上において成長させるステップと、
を備える、方法。 - 前記アイランドが、前記最終層が実質的に単結晶であるような空間的密度を有する、請求項１に記載の方法。
- 前記層材料が、元素半導体材料、または、合金半導体材料、または、ＩＩ−ＶＩ族化合物半導体材料、または、ＩＩＩ−Ｖ族化合物半導体材料、または、それらを組み合わせたものからなる、請求項１に記載の方法。
- 前記選択された結晶特性が、小さい密度の結晶欠陥、選択された結晶極性、小さい結晶ひずみのうちの１つまたはそれ以上を備える、請求項１に記載の方法。
- 前記最終半導体層内に脆弱帯を形成するステップと、
前記最終半導体層の一部分を前記脆弱帯において切り離すためにエネルギーを加えるステップと、
によって、前記最終半導体層の一部分を切り離すステップをさらに備える、請求項１に記載の方法。 - 前記切り離された層が、実質的に単一の結晶極性を有する、請求項５に記載の方法。
- 前記層材料が、ＩＩＩ族窒化物材料からなり、前記アイランド材料が、同じまたは異なるＩＩＩ族窒化物材料を備え、
前記アイランド材料の核形成を促進する表面を有するベース基板を設けるステップと、
分離したアイランドを実質的に不規則な空間的配置で形成し、かつ、上部が１つまたはそれ以上の選択された結晶特性を有するように選択された条件下において、前記ベース基板上において前記アイランド材料を成長させるステップと、
をさらに備える、請求項１に記載の方法。 - 前記アイランドが、前記ベース基板において発生する複数の転位が横方向に曲がりかつ前記アイランドの横方向ファセットにおいて終端するように選択されたさらなる条件下において成長させられる、請求項７に記載の方法。
- 前記層材料が、ＧａＮからなり、前記選択された結晶特性が、約１０８／ｃｍ２またはそれよりも小さい欠陥または転位の表面密度、少なくとも５％である格子ひずみ緩和の百分率、および、＋ｃ（Ｇａ面）方位または−ｃ（Ｎ面）方位の中の１つとなるように選択された結晶極性の中の１つまたはそれ以上を備える、請求項７に記載の方法。
- 前記アイランドが、前記層材料の核形成および成長を相対的に妨げる結晶面を提供する横方向ファセットを有するように、かつ前記層材料の核形成および成長を相対的に助長する結晶面を提供する上面を有するように選択されたさらなる条件下において成長させられる、請求項７に記載の方法。
- 前記層材料が、最初に、前記アイランドの上部から前記層材料のより垂直方向の成長を優先し、次に、より垂直方向に成長する前記層材料から前記層材料のより横方向の成長を優先するようにさらに選択された条件下において成長させられる、請求項７に記載の方法。
- 前記層材料が、他の融合するアイランド間に存在する複数のボイド領域の形成を優先するようにさらに選択された条件下において成長させられ、前記ボイド領域が、エネルギーを加えることによって前記最終層の一部分を前記ボイド領域において切り離すことができるような間隔を置いて配置されかつ寸法付けられる、請求項７に記載の方法。
- 前記層材料を成長させるステップの前に、大部分の前記アイランドの上部がマスク材料から暴露されるように前記マスク材料を前記テンプレート構造上に堆積するステップをさらに備え、前記マスク材料が、前記マスク材料上と比較して前記アイランド上において前記層材料が優先的に核形成および成長するように選択される、請求項１に記載の方法。
- 前記マスク材料が、窒化ケイ素、または、酸化ケイ素、または、それらの混合物からなる、請求項１３に記載の方法。
- 前記マスク材料が、前記アイランドの側面ファセットの大部分および前記アイランドによって被覆されない基板部分の大部分は前記マスク材料によって実質的に被覆されるが、前記アイランドの前記上部の大部分は実質的に前記マスク材料がないままであるように堆積される、請求項１３に記載の方法。
- 前記マスク材料が、前記アイランドの大部分および前記アイランドによって被覆されない基板部分の大部分は前記マスク材料によって実質的に被覆されるように堆積され、前記アイランドの少なくとも大部分の前記上部が再び暴露されるようにマスク材料を十分に除去するステップをさらに備える、請求項１３に記載の方法。
- 前記残ったマスク材料を除去するステップが、化学的機械ポリシングするステップをさらに備える、請求項１６に記載の方法。
- 請求項１から請求項１７までのいずれかに記載の方法に基づいて製造された半導体材料を備える、層。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US95213107P | 2007-07-26 | 2007-07-26 | |
| US60/952,131 | 2007-07-26 | ||
| PCT/US2008/071219 WO2009015350A1 (en) | 2007-07-26 | 2008-07-25 | Epitaxial methods and templates grown by the methods |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010534612A true JP2010534612A (ja) | 2010-11-11 |
| JP5903714B2 JP5903714B2 (ja) | 2016-04-13 |
Family
ID=39917684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010518416A Active JP5903714B2 (ja) | 2007-07-26 | 2008-07-25 | エピタキシャル方法およびこの方法によって成長させられたテンプレート |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8574968B2 (ja) |
| EP (1) | EP2171748A1 (ja) |
| JP (1) | JP5903714B2 (ja) |
| KR (1) | KR101374090B1 (ja) |
| CN (1) | CN101743618B (ja) |
| WO (1) | WO2009015350A1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011168481A (ja) * | 2010-02-19 | 2011-09-01 | Samsung Electronics Co Ltd | 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板 |
| JP2012508686A (ja) * | 2008-11-14 | 2012-04-12 | ソイテック | 半導体材料を含む構造の品質を改善する方法 |
| JP2013531361A (ja) * | 2010-04-27 | 2013-08-01 | フォン ケネル ハンス | 基板のパターン化を使用するマスクレスプロセスによる転位及び応力管理と装置製造のための方法 |
| US8598019B2 (en) | 2008-11-14 | 2013-12-03 | Soitec | Methods for improving the quality of structures comprising semiconductor materials |
| JP2015536565A (ja) * | 2012-10-26 | 2015-12-21 | アルディア | 光電子デバイス、及び光電子デバイスを製造する方法 |
| JP2017178769A (ja) * | 2016-03-22 | 2017-10-05 | インディアン インスティテゥート オブ サイエンスＩｎｄｉａｎ Ｉｎｓｔｉｔｕｔｅ Ｏｆ Ｓｃｉｅｎｃｅ | 横方向に配向した低欠陥密度で大面積の金属窒化物アイランドのプラットフォームおよびその製造方法 |
| US9991342B2 (en) | 2012-10-26 | 2018-06-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Electronic device containing nanowire(s), equipped with a transition metal buffer layer, process for growing at least one nanowire, and process for manufacturing a device |
| US10636653B2 (en) | 2012-10-26 | 2020-04-28 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Process for growing at least one nanowire using a transition metal nitride layer obtained in two steps |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI319893B (en) * | 2006-08-31 | 2010-01-21 | Nitride semiconductor substrate, method for forming a nitride semiconductor layer and method for separating the nitride semiconductor layer from the substrate | |
| US7745315B1 (en) * | 2007-10-03 | 2010-06-29 | Sandia Corporation | Highly aligned vertical GaN nanowires using submonolayer metal catalysts |
| US7670933B1 (en) * | 2007-10-03 | 2010-03-02 | Sandia Corporation | Nanowire-templated lateral epitaxial growth of non-polar group III nitrides |
| WO2009148671A2 (en) * | 2008-03-25 | 2009-12-10 | The Regents Of The University Of California | Method for preparing ultraflat, atomically perfect areas on large regions of a crystal surface by heteroepitaxy deposition |
| US7943527B2 (en) * | 2008-05-30 | 2011-05-17 | The Board Of Trustees Of The University Of Illinois | Surface preparation for thin film growth by enhanced nucleation |
| EP2412006A1 (en) * | 2009-02-05 | 2012-02-01 | S.O.I.Tec Silicon on Insulator Technologies | Epitaxial methods and structures for forming semiconductor materials |
| EP2284868A1 (en) * | 2009-08-07 | 2011-02-16 | Nxp B.V. | Heterostructure |
| TW201118946A (en) * | 2009-11-24 | 2011-06-01 | Chun-Yen Chang | Method for manufacturing free-standing substrate and free-standing light-emitting device |
| WO2011084269A2 (en) | 2009-12-16 | 2011-07-14 | National Semiconductor Corporation | Stress compensation for large area gallium nitride or other nitride-based structures on semiconductor substrates |
| KR20110095796A (ko) | 2010-02-19 | 2011-08-25 | 삼성전자주식회사 | 질화물 반도체층 성장 방법 및 이에 의해 형성되는 질화물 반도체 기판 |
| JP5718093B2 (ja) * | 2010-03-04 | 2015-05-13 | 古河電気工業株式会社 | 半導体発光素子 |
| US8318563B2 (en) | 2010-05-19 | 2012-11-27 | National Semiconductor Corporation | Growth of group III nitride-based structures and integration with conventional CMOS processing tools |
| US8372671B2 (en) | 2010-06-21 | 2013-02-12 | Micron Technology, Inc. | Solid state devices with semi-polar facets and associated methods of manufacturing |
| US8592292B2 (en) | 2010-09-02 | 2013-11-26 | National Semiconductor Corporation | Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates |
| US8846146B2 (en) | 2010-11-01 | 2014-09-30 | The Board Of Trustees Of The University Of Illinois | Smoothing agents to enhance nucleation density in thin film chemical vapor deposition |
| FR2968678B1 (fr) | 2010-12-08 | 2015-11-20 | Soitec Silicon On Insulator | Procédés pour former des matériaux a base de nitrure du groupe iii et structures formées par ces procédés |
| US9023721B2 (en) | 2010-11-23 | 2015-05-05 | Soitec | Methods of forming bulk III-nitride materials on metal-nitride growth template layers, and structures formed by such methods |
| FR2968830B1 (fr) | 2010-12-08 | 2014-03-21 | Soitec Silicon On Insulator | Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe |
| JP5813448B2 (ja) * | 2011-10-07 | 2015-11-17 | シャープ株式会社 | 窒化物半導体素子の製造方法 |
| KR20130081956A (ko) * | 2012-01-10 | 2013-07-18 | 삼성전자주식회사 | 질화물 반도체층 성장 방법 |
| WO2013158210A2 (en) | 2012-02-17 | 2013-10-24 | Yale University | Heterogeneous material integration through guided lateral growth |
| TWI482311B (zh) * | 2012-10-19 | 2015-04-21 | Univ Nat Sun Yat Sen | 三族氮化物量子井結構及其製造方法 |
| KR101504731B1 (ko) * | 2012-11-30 | 2015-03-23 | 주식회사 소프트에피 | 3족 질화물 반도체 적층체 |
| US20140158976A1 (en) * | 2012-12-06 | 2014-06-12 | Sansaptak DASGUPTA | Iii-n semiconductor-on-silicon structures and techniques |
| WO2014144698A2 (en) | 2013-03-15 | 2014-09-18 | Yale University | Large-area, laterally-grown epitaxial semiconductor layers |
| TW201438270A (zh) * | 2013-03-25 | 2014-10-01 | Tekcore Co Ltd | 降低氮化鎵之缺陷密度的成長方法 |
| KR102140789B1 (ko) | 2014-02-17 | 2020-08-03 | 삼성전자주식회사 | 결정 품질 평가장치, 및 그것을 포함한 반도체 발광소자의 제조 장치 및 제조 방법 |
| US10322481B2 (en) * | 2014-03-06 | 2019-06-18 | Infineon Technologies Ag | Support structure and method of forming a support structure |
| US9218965B2 (en) * | 2014-03-28 | 2015-12-22 | National Tsing Hua University | GaN epitaxial growth method |
| CN106233471A (zh) * | 2014-04-16 | 2016-12-14 | 耶鲁大学 | 蓝宝石衬底上的氮‑极性的半极性GaN层和器件 |
| CN106233429B (zh) * | 2014-04-16 | 2019-06-18 | 耶鲁大学 | 获得平坦的半极性氮化镓表面的方法 |
| CN105019019B (zh) * | 2014-04-30 | 2019-04-19 | 应用材料公司 | 用于选择性外延硅沟槽填充的方法 |
| TWI533467B (zh) * | 2014-05-13 | 2016-05-11 | 國立中山大學 | 發光元件之磊晶結構 |
| US9406506B2 (en) | 2014-11-05 | 2016-08-02 | International Business Machines Corporation | Lattice matched aspect ratio trapping to reduce defects in III-V layer directly grown on silicon |
| DE102014116999A1 (de) * | 2014-11-20 | 2016-05-25 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| US10236413B2 (en) | 2015-04-20 | 2019-03-19 | Epistar Corporation | Light-emitting device and manufacturing method thereof |
| US10069037B2 (en) * | 2015-04-20 | 2018-09-04 | Epistar Corporation | Light-emitting device and manufacturing method thereof |
| US9875926B2 (en) * | 2015-11-29 | 2018-01-23 | Infineon Technologies Ag | Substrates with buried isolation layers and methods of formation thereof |
| CN106128948A (zh) * | 2016-07-26 | 2016-11-16 | 中国科学院半导体研究所 | 在Si衬底上利用应变调制层减少GaN层穿透位错的结构及方法 |
| JP2019531245A (ja) | 2016-08-12 | 2019-10-31 | イェール ユニバーシティーＹａｌｅ Ｕｎｉｖｅｒｓｉｔｙ | 成長の際に窒素極性ファセットを排除することによる異種基板上で成長する積層欠陥のない半極性および非極性ＧａＮ |
| DE102016124207B4 (de) | 2016-12-13 | 2023-04-27 | Infineon Technologies Ag | Verfahren zur bildung vergrabener isolierungsgebiete |
| KR101933778B1 (ko) * | 2017-01-23 | 2018-12-28 | 경희대학교 산학협력단 | 질화 갈륨 기판의 제조 방법 |
| CN110603651B (zh) * | 2017-05-05 | 2023-07-18 | 加利福尼亚大学董事会 | 移除衬底的方法 |
| US11584986B1 (en) | 2017-11-01 | 2023-02-21 | The Board Of Trustees Of The University Of Illinois | Area selective CVD of metallic films using precursor gases and inhibitors |
| EP3496131B1 (en) * | 2017-12-05 | 2023-06-21 | IMEC vzw | Method for forming a semiconductor structure and a semiconductor structure manufactured thereof |
| FR3075833B1 (fr) * | 2017-12-22 | 2022-05-20 | Commissariat Energie Atomique | Procede permettant d'obtention d'une couche de nitrure |
| CN108538977B (zh) * | 2018-03-16 | 2019-07-16 | 太原理工大学 | 一种高质量GaN薄膜及其制备方法 |
| US10840093B2 (en) | 2018-09-11 | 2020-11-17 | International Business Machines Corporation | Fabrication of semiconductor substrates |
| US11295983B2 (en) | 2020-05-27 | 2022-04-05 | International Business Machines Corporation | Transistor having source or drain formation assistance regions with improved bottom isolation |
| IT202000026356A1 (it) * | 2020-11-05 | 2022-05-05 | Pilegrowth Tech S R L | Metodo per produrre uno strato epitassiale autoportante e privo di stress partendo da un substrato monouso modellato in forma di matrice di pilastri scavati |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001520169A (ja) * | 1997-10-20 | 2001-10-30 | サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、（セーエヌエルエス） | 窒化ガリウムのエピタキシャル層の製造方法 |
| JP2004531889A (ja) * | 2001-05-08 | 2004-10-14 | ビーティージー・インターナショナル・リミテッド | ゲルマニウム層を形成する方法 |
| JP2005534182A (ja) * | 2002-07-24 | 2005-11-10 | リュミログ | 気相エピタキシにより低い欠陥密度を有する窒化ガリウム膜を作成するプロセス |
| JP2007502546A (ja) * | 2003-05-21 | 2007-02-08 | ルミログ | マスクを通るラテラル成長による窒化ガリウム基板の製造とそれから製作されたデバイス |
| WO2007068756A1 (en) * | 2005-12-15 | 2007-06-21 | Lumilog | Process for growth of low dislocation density gan |
Family Cites Families (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4549926A (en) * | 1982-01-12 | 1985-10-29 | Rca Corporation | Method for growing monocrystalline silicon on a mask layer |
| US5156995A (en) * | 1988-04-01 | 1992-10-20 | Cornell Research Foundation, Inc. | Method for reducing or eliminating interface defects in mismatched semiconductor epilayers |
| US5308445A (en) * | 1991-10-23 | 1994-05-03 | Rohm Co., Ltd. | Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate |
| US5536193A (en) * | 1991-11-07 | 1996-07-16 | Microelectronics And Computer Technology Corporation | Method of making wide band gap field emitter |
| JP3352712B2 (ja) * | 1991-12-18 | 2002-12-03 | 浩 天野 | 窒化ガリウム系半導体素子及びその製造方法 |
| US6008126A (en) * | 1992-04-08 | 1999-12-28 | Elm Technology Corporation | Membrane dielectric isolation IC fabrication |
| EP0874405A3 (en) * | 1997-03-25 | 2004-09-15 | Mitsubishi Cable Industries, Ltd. | GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof |
| WO1998047170A1 (en) * | 1997-04-11 | 1998-10-22 | Nichia Chemical Industries, Ltd. | Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device |
| US5926726A (en) * | 1997-09-12 | 1999-07-20 | Sdl, Inc. | In-situ acceptor activation in group III-v nitride compound semiconductors |
| FR2769639B1 (fr) | 1997-10-10 | 1999-11-12 | Commissariat Energie Atomique | Filiere pour le tirage de cristaux a partir d'un bain fondu |
| AU9674498A (en) * | 1997-10-10 | 1999-05-03 | Cornell Research Foundation Inc. | Methods for growing defect-free heteroepitaxial layers |
| US7118929B2 (en) * | 2000-07-07 | 2006-10-10 | Lumilog | Process for producing an epitaxial layer of gallium nitride |
| FR2772984B1 (fr) * | 1997-12-19 | 2003-07-25 | Commissariat Energie Atomique | Procede de formation d'un reseau regulier d'ilots semi-conducteurs sur un substrat isolant |
| US6294440B1 (en) * | 1998-04-10 | 2001-09-25 | Sharp Kabushiki Kaisha | Semiconductor substrate, light-emitting device, and method for producing the same |
| JP4083866B2 (ja) * | 1998-04-28 | 2008-04-30 | シャープ株式会社 | 半導体レーザ素子 |
| TW428331B (en) * | 1998-05-28 | 2001-04-01 | Sumitomo Electric Industries | Gallium nitride single crystal substrate and method of producing the same |
| US6252261B1 (en) * | 1998-09-30 | 2001-06-26 | Nec Corporation | GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor |
| US6940098B1 (en) * | 1999-03-17 | 2005-09-06 | Mitsubishi Cable Industries, Ltd. | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
| JP3550070B2 (ja) * | 1999-03-23 | 2004-08-04 | 三菱電線工業株式会社 | ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材 |
| JP4145437B2 (ja) * | 1999-09-28 | 2008-09-03 | 住友電気工業株式会社 | 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板 |
| WO2001025511A1 (en) * | 1999-10-01 | 2001-04-12 | Cornell Research Foundation, Inc. | Single step process for epitaxial lateral overgrowth of nitride based materials |
| US6812053B1 (en) * | 1999-10-14 | 2004-11-02 | Cree, Inc. | Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures |
| KR100363642B1 (ko) * | 1999-11-11 | 2002-12-05 | 아남반도체 주식회사 | 반도체 소자의 접촉부 형성 방법 |
| US6403451B1 (en) * | 2000-02-09 | 2002-06-11 | Noerh Carolina State University | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts |
| US6596377B1 (en) * | 2000-03-27 | 2003-07-22 | Science & Technology Corporation @ Unm | Thin film product and method of forming |
| TW518767B (en) * | 2000-03-31 | 2003-01-21 | Toyoda Gosei Kk | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| JP3680751B2 (ja) * | 2000-03-31 | 2005-08-10 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 |
| US6841808B2 (en) * | 2000-06-23 | 2005-01-11 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor device and method for producing the same |
| JP4556300B2 (ja) * | 2000-07-18 | 2010-10-06 | ソニー株式会社 | 結晶成長方法 |
| FR2817394B1 (fr) | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| US6784085B2 (en) | 2000-11-30 | 2004-08-31 | North Carolina State University | MIIIN based materials and methods and apparatus for producing same |
| JP3988018B2 (ja) * | 2001-01-18 | 2007-10-10 | ソニー株式会社 | 結晶膜、結晶基板および半導体装置 |
| US6864158B2 (en) * | 2001-01-29 | 2005-03-08 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing nitride semiconductor substrate |
| DE60233386D1 (de) * | 2001-02-14 | 2009-10-01 | Toyoda Gosei Kk | Verfahren zur herstellung von halbleiterkristallen und halbleiter-leuchtelementen |
| JP2002270516A (ja) * | 2001-03-07 | 2002-09-20 | Nec Corp | Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子 |
| JP3956637B2 (ja) * | 2001-04-12 | 2007-08-08 | ソニー株式会社 | 窒化物半導体の結晶成長方法及び半導体素子の形成方法 |
| US6784074B2 (en) * | 2001-05-09 | 2004-08-31 | Nsc-Nanosemiconductor Gmbh | Defect-free semiconductor templates for epitaxial growth and method of making same |
| JP3659201B2 (ja) * | 2001-07-11 | 2005-06-15 | ソニー株式会社 | 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法 |
| DE10142656A1 (de) * | 2001-08-31 | 2003-03-27 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von Halbleiterschichten auf III-V-Nitridhalbleiter-Basis |
| WO2003025263A1 (fr) * | 2001-09-13 | 2003-03-27 | Japan Science And Technology Agency | Substrat semi-conducteur de nitrure, son procede d'obtention et dispositif optique a semi-conducteur utilisant ledit substrat |
| US7105865B2 (en) * | 2001-09-19 | 2006-09-12 | Sumitomo Electric Industries, Ltd. | AlxInyGa1−x−yN mixture crystal substrate |
| US7556687B2 (en) * | 2001-09-19 | 2009-07-07 | Sumitomo Electric Industries, Ltd. | Gallium nitride crystal substrate and method of producing same |
| US20080006201A1 (en) * | 2001-09-19 | 2008-01-10 | Sumitomo Electric Industries, Ltd. | Method of growing gallium nitride crystal |
| US7303630B2 (en) * | 2003-11-05 | 2007-12-04 | Sumitomo Electric Industries, Ltd. | Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate |
| US20070280872A1 (en) * | 2001-09-19 | 2007-12-06 | Sumitomo Electric Industries, Ltd. | Method of growing gallium nitride crystal and gallium nitride substrate |
| US7473315B2 (en) * | 2001-10-09 | 2009-01-06 | Sumitomo Electric Industries, Ltd. | AlxInyGa1-x-yN mixture crystal substrate, method of growing AlxInyGa1-x-yN mixture crystal substrate and method of producing AlxInyGa1-x-yN mixture crystal substrate |
| US6890785B2 (en) * | 2002-02-27 | 2005-05-10 | Sony Corporation | Nitride semiconductor, semiconductor device, and manufacturing methods for the same |
| US7008839B2 (en) * | 2002-03-08 | 2006-03-07 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor thin film |
| KR101167590B1 (ko) * | 2002-04-15 | 2012-07-27 | 더 리전츠 오브 더 유니버시티 오브 캘리포니아 | 유기금속 화학기상 증착법에 의해 성장된 무극성 α면 질화갈륨 박막 |
| US8809867B2 (en) * | 2002-04-15 | 2014-08-19 | The Regents Of The University Of California | Dislocation reduction in non-polar III-nitride thin films |
| JP3997827B2 (ja) * | 2002-04-30 | 2007-10-24 | 住友電気工業株式会社 | 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法 |
| CN100552997C (zh) * | 2002-08-01 | 2009-10-21 | 日亚化学工业株式会社 | 半导体发光元件及其制造方法、使用此的发光装置 |
| US6815241B2 (en) * | 2002-09-25 | 2004-11-09 | Cao Group, Inc. | GaN structures having low dislocation density and methods of manufacture |
| US7186302B2 (en) * | 2002-12-16 | 2007-03-06 | The Regents Of The University Of California | Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition |
| US6986693B2 (en) * | 2003-03-26 | 2006-01-17 | Lucent Technologies Inc. | Group III-nitride layers with patterned surfaces |
| US7078735B2 (en) * | 2003-03-27 | 2006-07-18 | Sanyo Electric Co., Ltd. | Light-emitting device and illuminator |
| JP2004363500A (ja) * | 2003-06-06 | 2004-12-24 | Satoru Tanaka | 窒化物系化合物半導体の製造方法および窒化物系化合物半導体 |
| JP4371202B2 (ja) * | 2003-06-27 | 2009-11-25 | 日立電線株式会社 | 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス |
| US7445673B2 (en) * | 2004-05-18 | 2008-11-04 | Lumilog | Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof |
| US7956360B2 (en) * | 2004-06-03 | 2011-06-07 | The Regents Of The University Of California | Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy |
| US7407872B2 (en) * | 2004-08-20 | 2008-08-05 | Yale University | Epitaxial growth of aligned AlGalnN nanowires by metal-organic chemical vapor deposition |
| TWI254470B (en) * | 2005-05-04 | 2006-05-01 | Genesis Photonics Inc | Gallium nitride-based semiconductor growing method |
| FI20045482A0 (fi) * | 2004-12-14 | 2004-12-14 | Optogan Oy | Matalamman dislokaatiotiheyden omaava puolijohdesubstraatti, ja menetelmä sen valmistamiseksi |
| EP1681712A1 (en) | 2005-01-13 | 2006-07-19 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Method of producing substrates for optoelectronic applications |
| JP5082278B2 (ja) * | 2005-05-16 | 2012-11-28 | ソニー株式会社 | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法 |
| TW200703463A (en) * | 2005-05-31 | 2007-01-16 | Univ California | Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO) |
| KR20060127743A (ko) * | 2005-06-06 | 2006-12-13 | 스미토모덴키고교가부시키가이샤 | 질화물 반도체 기판과 그 제조 방법 |
| JP4656410B2 (ja) * | 2005-09-05 | 2011-03-23 | 住友電気工業株式会社 | 窒化物半導体デバイスの製造方法 |
| US8425858B2 (en) * | 2005-10-14 | 2013-04-23 | Morpho Detection, Inc. | Detection apparatus and associated method |
| KR101510461B1 (ko) * | 2006-01-20 | 2015-04-08 | 더 리전츠 오브 더 유니버시티 오브 캘리포니아 | 반극성 (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 개선된 성장 방법 |
| US7755172B2 (en) * | 2006-06-21 | 2010-07-13 | The Regents Of The University Of California | Opto-electronic and electronic devices using N-face or M-plane GaN substrate prepared with ammonothermal growth |
| US7560364B2 (en) * | 2006-05-05 | 2009-07-14 | Applied Materials, Inc. | Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films |
| US7459380B2 (en) | 2006-05-05 | 2008-12-02 | Applied Materials, Inc. | Dislocation-specific dielectric mask deposition and lateral epitaxial overgrowth to reduce dislocation density of nitride films |
| US20080187018A1 (en) * | 2006-10-19 | 2008-08-07 | Amberwave Systems Corporation | Distributed feedback lasers formed via aspect ratio trapping |
| US7396768B2 (en) * | 2006-10-20 | 2008-07-08 | Hitachi Global Storage Technologies Netherlands B.V. | Copper damascene chemical mechanical polishing (CMP) for thin film head writer fabrication |
| EP2087507A4 (en) * | 2006-11-15 | 2010-07-07 | Univ California | METHOD FOR THE HETEROEPITAXIAL GROWTH OF QUALITATIVELY HIGH-QUALITY N-SIDE-GAN, INN AND AIN AND THEIR ALLOYS THROUGH METALLORGANIC CHEMICAL IMMUNE |
| JP5245305B2 (ja) * | 2007-07-06 | 2013-07-24 | サンケン電気株式会社 | 電界効果半導体装置及びその製造方法 |
| US7732306B2 (en) | 2007-07-26 | 2010-06-08 | S.O.I.Tec Silicon On Insulator Technologies | Methods for producing improved epitaxial materials |
| US20100187568A1 (en) * | 2009-01-28 | 2010-07-29 | S.O.I.Tec Silicon On Insulator Technologies, S.A. | Epitaxial methods and structures for forming semiconductor materials |
-
2008
- 2008-07-25 US US12/180,418 patent/US8574968B2/en active Active
- 2008-07-25 KR KR1020107001635A patent/KR101374090B1/ko active IP Right Grant
- 2008-07-25 JP JP2010518416A patent/JP5903714B2/ja active Active
- 2008-07-25 CN CN2008800247115A patent/CN101743618B/zh active Active
- 2008-07-25 WO PCT/US2008/071219 patent/WO2009015350A1/en active Application Filing
- 2008-07-25 EP EP08796645A patent/EP2171748A1/en not_active Ceased
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001520169A (ja) * | 1997-10-20 | 2001-10-30 | サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、（セーエヌエルエス） | 窒化ガリウムのエピタキシャル層の製造方法 |
| JP2004531889A (ja) * | 2001-05-08 | 2004-10-14 | ビーティージー・インターナショナル・リミテッド | ゲルマニウム層を形成する方法 |
| JP2005534182A (ja) * | 2002-07-24 | 2005-11-10 | リュミログ | 気相エピタキシにより低い欠陥密度を有する窒化ガリウム膜を作成するプロセス |
| JP2007502546A (ja) * | 2003-05-21 | 2007-02-08 | ルミログ | マスクを通るラテラル成長による窒化ガリウム基板の製造とそれから製作されたデバイス |
| WO2007068756A1 (en) * | 2005-12-15 | 2007-06-21 | Lumilog | Process for growth of low dislocation density gan |
Non-Patent Citations (1)
| Title |
|---|
| S. HAFFOUZ ETC.: "The effect of the Si/N treatment of a nitridated sapphire surface on the growth mode of GaN in low-p", APPLIED PHYSICS LETTERS, vol. 73, no. 9, JPN6013021292, 6 July 1998 (1998-07-06), pages 1278 - 1280, XP000781223, ISSN: 0002524093, DOI: 10.1063/1.122148 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012508686A (ja) * | 2008-11-14 | 2012-04-12 | ソイテック | 半導体材料を含む構造の品質を改善する方法 |
| US8598019B2 (en) | 2008-11-14 | 2013-12-03 | Soitec | Methods for improving the quality of structures comprising semiconductor materials |
| JP2011168481A (ja) * | 2010-02-19 | 2011-09-01 | Samsung Electronics Co Ltd | 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板 |
| JP2013531361A (ja) * | 2010-04-27 | 2013-08-01 | フォン ケネル ハンス | 基板のパターン化を使用するマスクレスプロセスによる転位及び応力管理と装置製造のための方法 |
| JP2015536565A (ja) * | 2012-10-26 | 2015-12-21 | アルディア | 光電子デバイス、及び光電子デバイスを製造する方法 |
| US9991342B2 (en) | 2012-10-26 | 2018-06-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Electronic device containing nanowire(s), equipped with a transition metal buffer layer, process for growing at least one nanowire, and process for manufacturing a device |
| US10636653B2 (en) | 2012-10-26 | 2020-04-28 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Process for growing at least one nanowire using a transition metal nitride layer obtained in two steps |
| JP2017178769A (ja) * | 2016-03-22 | 2017-10-05 | インディアン インスティテゥート オブ サイエンスＩｎｄｉａｎ Ｉｎｓｔｉｔｕｔｅ Ｏｆ Ｓｃｉｅｎｃｅ | 横方向に配向した低欠陥密度で大面積の金属窒化物アイランドのプラットフォームおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101374090B1 (ko) | 2014-03-17 |
| WO2009015350A1 (en) | 2009-01-29 |
| US8574968B2 (en) | 2013-11-05 |
| CN101743618A (zh) | 2010-06-16 |
| JP5903714B2 (ja) | 2016-04-13 |
| EP2171748A1 (en) | 2010-04-07 |
| US20090098343A1 (en) | 2009-04-16 |
| KR20100045443A (ko) | 2010-05-03 |
| CN101743618B (zh) | 2012-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5903714B2 (ja) | エピタキシャル方法およびこの方法によって成長させられたテンプレート | |
| JP4945725B2 (ja) | 改善されたエピタキシャル材料を製造するための方法 | |
| JP4486506B2 (ja) | ハイドライド気相成長方法による転位密度の低い無極性窒化ガリウムの成長 | |
| JP4529846B2 (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法 | |
| EP1111663A2 (en) | GaN-based compound semiconductor device and method of producing the same | |
| US20100187568A1 (en) | Epitaxial methods and structures for forming semiconductor materials | |
| US20100155778A1 (en) | Method for enhancing growth of semipolar (al,in,ga,b)n via metalorganic chemical vapor deposition | |
| KR20110102501A (ko) | 반도체 재료들을 형성하는 에피택셜 방법들 및 구조들 | |
| US10283356B2 (en) | Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer | |
| JP4213896B2 (ja) | 半導体基板の製造方法 | |
| Zhang et al. | Atomic force microscopy studies of CdTe films grown by epitaxial lateral overgrowth | |
| JP2019507716A (ja) | 結晶基板上に半極性窒化物層を得るための方法 | |
| Tanaka et al. | Transmission electron microscopy study of an AlN nucleation layer for the growth of GaN on a 7-degree off-oriented (0 0 1) Si substrate by metalorganic vapor phase epitaxy | |
| CN113196450A (zh) | 用于制造生长衬底的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110720 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130807 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140714 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141225 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150204 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5903714 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |