JP2019507716A - 結晶基板上に半極性窒化物層を得るための方法 - Google Patents

結晶基板上に半極性窒化物層を得るための方法 Download PDF

Info

Publication number
JP2019507716A
JP2019507716A JP2018544216A JP2018544216A JP2019507716A JP 2019507716 A JP2019507716 A JP 2019507716A JP 2018544216 A JP2018544216 A JP 2018544216A JP 2018544216 A JP2018544216 A JP 2018544216A JP 2019507716 A JP2019507716 A JP 2019507716A
Authority
JP
Japan
Prior art keywords
silicon
facets
seed
facet
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018544216A
Other languages
English (en)
Other versions
JP7055102B2 (ja
Inventor
ギー・フイエ
ミシェル・エル・コーリー・マロン
フィリップ・ヴェンネグ
ジェジュ・スニガ・ペレス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Publication of JP2019507716A publication Critical patent/JP2019507716A/ja
Application granted granted Critical
Publication of JP7055102B2 publication Critical patent/JP7055102B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本発明の主題は、結晶層（３００）の上面に窒化物（Ｎ）の少なくとも一つの半極性層（４８０）を得るための方法に関し、本方法は以下のステップを備える：結晶基板（３００）の上面に複数の溝（３２０）（各溝（３２０）は{１１１}の結晶方位を有する少なくとも一つのファセット（３１０）を備える）をエッチングするステップ；{１１１}の結晶方位を有するファセット（３１０）に対向するファセット（３１１）がマスキングされて、{１１１}の結晶方位を有するファセット（３１０）がマスキングされないようにマスク（３３１）を形成するステップ；シード（４４０）を形成するようにマスキングされていないファセット（３１０）から少なくとも一の第一エピタキシャル成長段階を行うステップ；シード（４４０）が（０００１）の結晶方位を有する傾斜ファセット（４４２）と、の結晶方位を有する上部ファセット（４４１）とを有するようになった際に第一エピタキシャル成長段階を中断するステップ；シリコン（Ｓｉ）を備える少なくとも一種のガスの存在下にシード（４４０）を置いて、シリコン（Ｓｉ）を備える改質部（４５０）を形成することによって、シード（４４０）の上部を改質することを備える表面処理ステップ；傾斜ファセット（４４２）から少なくとも第二エピタキシャル成長段階を行うステップ。第二エピタキシャル成長段階はシード（４４０）同士が合体するまで続けられる。

Description

本発明は概してガリウム（Ｇａ）、インジウム（Ｉｎ）、アルミニウム（Ａｌ）から選んだ物質から得られた窒化物（Ｎ）の半極性層を結晶層の上面の上に成長させるための技術に関する。
本発明は、発光ダイオード（ＬＥＤ，ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）の分野に有利な応用をもたらす。
最近の全てのオプトエレクトロニクス（光電子）デバイス、特に、はるかに低い電力消費のため既に白熱電球に置き換わりつつある高輝度の発光ダイオード（ＬＥＤ）は、窒化ガリウム（ＧａＮ）と他の物質（インジウム（Ｉｎ）やアルミニウム（Ａｌ）等）に基づいた合金製の半導体を用いている。こうした物質の構造は層で得られ、典型的には、ＧａＮ系物質の活性層のヘテロエピタキシャル成長を異なる物質製の基板に基づいて行わなければならない。
図１に示されるように、ＧａＮに基づいた（ＧａＮ系）合金の安定な結晶学的形状は、ウルツ鉱として知られている結晶構造である。その六方晶構造１００では、“ｃ”面１１０、“ａ”面１２０、“ｍ”面等と結晶面を定義すると便利である。“ｃ”軸１１２（同じ名前のｃ面に垂直である）の方向（極性の方向でもある）にＧａＮ系物質を成長させることが簡単であると実験的に判明しているので、大抵のデバイスはその方向で作製される。しかしながら、その成長方向の悪い点は、“量子閉じ込めシュタルク効果（ＱＣＳＥ，ｑｕａｎｔｕｍ ｃｏｎｆｉｎｅｄ Ｓｔａｒｋ ｅｆｆｅｃｔ）”として知られている効果が生じ得る点である。
この効果は、ｃ軸つまりは極性軸の沿って成長するＧａＮ層に生じる強力な内部分極電場によって誘起され、ダイオードの量子ドットにおける電子正孔対の再結合の効率の著しい減少をもたらし、つまりはＬＥＤの光効率の顕著な損失をもたらす。
その強力な電場の存在に関する問題を解消するため、極性軸の異なる結晶学的面に沿ってＧａＮを成長させることが考えられている。図１に示すように、ａ面１２０及びｍ面１３０は非極性方向の面である。例えば、中間面１４０での成長も、半極性として知られている方向で考えられている。
図２は、ｃ軸に対する傾斜角度に依存して、ＧａＮ／ＩｎＧａＮ量子ドットのヘテロ構造の界面において全分極の不連続性がどのように変化するかを示す。この分極の不連続性が極性方位（０°）で最大２１０であり、非極性方位（９０°）でゼロ２２０であり、半極性方位（略４５°）でもゼロ２３０を通ることが見て取れる。
ＧａＮ系層の特に半極性の成長を得るため、つまりは分極効果を顕著に低減するために多様な手法が提案されていて、そのようにして作製されたＬＥＤの性能の顕著な改善を得ることができているが、ＧａＮ基板上でのエピタキシによるものである。その基板は、サイズが制限され、コストが法外なものであるので、その手法は産業化には向いていないと分かっている。更に、その手法では、高い歩留まり、つまりは低い製造コストを得るために、結晶学的欠陥が無い、少なくとも十分低いレベルの欠陥を有する層又はテンプレートを作製することを可能にしなければならない。
従って、本発明の一目的は、上記制約を少なくともいくつか解消するための解決策を提案することである。
より具体的には、本発明の一目的は、産業環境基板、特に、低レベルの結晶学的欠陥を有し半極性方位で大サイズの基板での低コスト製造を可能にする解決策を提案することである。
本発明の他の目的、特徴及び利点は、以下の説明及び添付図面から明らかとなるものである。他の利点が含まれ得ることを理解されたい。
一実施形態によると、本発明は、結晶基板の上面の上に少なくとも一種のガリウム（Ｇａ）及び窒素（Ｎ）系物質を用いて得られた窒化物の少なくとも一つの半極性層を得るための方法に関し、本方法は以下のステップのうち少なくとも一つを備える：
‐ 結晶基板の上面に複数の好ましくは平行な溝をエッチングするステップ（各溝は少なくとも二つの対向する傾斜ファセットを備え、二つの対向するファセットのうち少なくとも一つが{１１１}の結晶方位を有する）；
‐ {１１１}の結晶方位を有するファセットに対向するファセットがマスキングされ、{１１１}の結晶方位を有するファセットがマスキングされないように結晶基板の上面の上にマスクを形成するステップ；
‐ マスキングされていない{１１１}の結晶方位を有するファセットからのエピタキシャル成長によって、半極性窒化物層を得るステップ。
半極性層を形成するステップは少なくとも以下のステップを備える：
‐ 少なくとも複数の平行な溝の中にシードを形成するようにマスキングされていない{１１１}の結晶方位を有するファセットから少なくとも第一エピタキシャル成長段階を行うステップ；
‐ シードが（０００１）の結晶方位を有する傾斜ファセット及び
の半極性結晶方位を有する上部ファセット有するようになった際に第一エピタキシャル成長段階を中断するステップ；
‐ シリコン（Ｓｉ）を備える少なくとも一種のガスの存在下にシードを置くことによって、シードの表面上にシリコン（Ｓｉ）を備える改質部を形成するように、シードの上部の改質を行うことを備える表面処理ステップ；
‐ （０００１）の結晶方位を有する傾斜ファセットから物質の少なくとも第二エピタキシャル成長段階を行うステップ。
シリコンを備える改質部の存在が、{１１１}の結晶方位を有する結晶基板のファセットから、特に、Ｓｉ{１１１}／ＧａＮ界面から、又は、ＧａＮの成長前にＡｌＮの層を形成する場合におけるＳｉ{１１１}／ＡｌＮ／ＧａＮ界面から伝播する欠陥や転位を停止又は偏向させることを可能にすることが分かった。
{１１１}の結晶方位を有する基板のファセットからの転位は、シードの成長中に傾斜して、（０００１）の結晶方位を有する上部半極性ファセットに達する。
欠陥や転位は、（０００１）の結晶方位を有するシードの傾斜ファセットにほとんど又は全く達しない。第二エピタキシャル成長段階において、半極性層は、（０００１）の結晶方位を有する傾斜ファセットから成長して、シードの上部ファセットの上に存在するシリコンを備える改質部の上部を覆う。従って、シリコンを備える改質部の上において、半極性層は欠陥や転位をほとんど又は全く有さない。
好ましくは、第二エピタキシャル成長段階は、隣接する平行な溝のシード同士が合体するまで続けられる。
従って、本発明は、結果物の品質を顕著に改善することを可能にする。
任意選択的に、本発明の方法は、以下の特徴や任意選択的なステップのうち少なくとも一つを個別に又は組み合わせて更に有し得る。
一実施形態によると、第二エピタキシャル成長段階において、窒化物（ＧａＮ）の半極性層は、シリコンを備える改質部の少なくとも一部を覆う。
一実施形態によると、シリコンを備える改質部は、シードの上部ファセット上において連続的である。シリコンを備える改質部は、{１１１}の結晶方位を有する基板のファセットからシード中を伝播する転位を遮り、又は偏向させることを可能にする。
一実施形態によると、シリコンを備える改質部は、（０００１）の結晶方位を有する傾斜ファセット上において存在していないか又は不連続である。
一実施形態によると、シリコンを備える改質部は、上部ファセット上の厚さよりも薄い傾斜ファセット上の厚さを有し、（０００１）の結晶方位を有する傾斜ファセットからの物質のエピタキシャル成長の再開を可能にするのに十分薄い。
結晶基板はシリコン系物質であり、例えばシリコンから成る。
一実施形態によると、シリコンを備える改質部は、ガリウム（Ｇａ）と窒素（Ｎ）とシリコン（Ｓｉ）とを備える。
一実施形態によると、上部ファセット上に存在するシリコンを備える改質部は、単原子層１層分よりも厚く、好ましくは単原子層１６層分以上の厚さを有する。一実施形態によると、上部ファセット上に存在するシリコンを備える改質部は、０．３ｎｍよりも厚い、好ましくは４ｎｍよりも厚い、好ましくは５ｎｍよりも厚い厚さを有する。
一実施形態によると、傾斜ファセット上に存在するシリコンを備える改質部は、単原子層１層分に等しい厚さを有する。一実施形態によると、傾斜ファセット上に存在するシリコンを備える改質部は、０．３ｎｍ以下の厚さを有する。
一実施形態によると、シードの上部の改質は、ＳｉＨ４及びＮＨ３を備えるガスの混合流にシードを暴露することを備える。
一実施形態によると、シードの上部の改質は、ＳｉＨ４及びＮＨ３を備えるガスの混合流にシードを暴露することを備え、改質部の厚さが、特に、ＳｉＨ４とＮＨ３との流量比を調整することによって、及び／又は、暴露時間、つまりガス注入時間を調整することによって制御される。
一実施形態によると、シリコンを備える改質部の厚さは、以下のパラメータのうち少なくとも一つを調整することによって制御される：少なくとも一種のガスの流量、シリコンを備える少なくとも一種のガスの温度と注入圧力。
シリコンを備える部分を形成するようにシードが改質された箇所においては、異なって結晶化した層の発現は見て取れず、その界面において化学的コントラストの変動のみが観測される。この処理に用いられる処理時間、反応器及びガス流の温度、圧力は、転位を遮るための領域を形成する界面部の厚さを制御する調整パラメータである。
有利には、本発明によると、「ｉｎ‐ｓｉｔｕ（その場、インサイチュ）」形成によって、シリコンを備える改質部が自動的に傾斜ファセット上では不連続に形成され、上部ファセット上では連続的に形成されることが可能になる。「ｉｎ‐ｓｉｔｕ」堆積は、非常に薄くて緻密に制御された層の形成を可能にする。
一実施形態によると、少なくとも第一エピタキシャル成長段階が或る反応炉内で行われ、その同じ反応炉内でシードの上部を改質するためのステップが行われる。
一実施形態によると、シードの上部の改質は、有機金属化学気相堆積（ＭＯＣＶＤ，ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）によって行われる。従って、表面処理は、ＧａＮの成長に用いられるのと同じＭＯＣＶＤエピタキシャルフレームにおいてｉｎ‐ｓｉｔｕで行われる。
一実施形態によると、その中断は、用いられる条件（ガス流、温度、圧力）に依存した所定の期間後に開始される。
一実施形態によると、
の半極性結晶方位を有する上部ファセットの上に位置する改質部のシリコン含有量は、３原子％から２０原子％の間であり、好ましくは３原子％から１０原子％の間である。
（０００１）の結晶方位を有する上部ファセットは半極性である。
一実施形態によると、窒化物は窒化ガリウム（ＧａＮ）である。
更に任意選択的に、本発明の方法は、以下の特徴や任意選択的なステップのうち少なくとも一つを個別に又は組み合わせて更に有し得る。
一実施形態によると、物質はＧａＮであり、｛１１１｝の結晶方位を有するファセットからの物質のエピタキシャル成長段階の前に、｛１１１｝の結晶方位を有するファセット上にＡｌＮのバッファ層が形成される。
そこで、このエピタキシャル成長段階は以下のことを備える：
‐ マスキングされていない｛１１１｝の結晶方位を有するファセットからの窒化アルミニウム（ＡｌＮ）系物質の第一エピタキシャル成長：
‐ 次いで、その窒化アルミニウム（ＡｌＮ）系物質からの窒化ガリウム（ＧａＮ）系物質の少なくとも第二エピタキシャル成長。
特に、これは、ＧａＮと基板のシリコンとの間の接触を防止して、メルトバックエッチング型の劣化の危険性を低減することを可能にする。
一実施形態によると、溝が延在する主方向は、結晶基板の上面の平面内にあり且つ基板の（１１１）面内にある共通方向に対応する。
基板は、ガリウム（Ｇａ）及び窒素（Ｎ）系物質から得られる半極性窒化物層の成長を可能にする物質から選択される。
基板は、エッチングによって＜１１１＞の結晶方位を有するファセットを露わにする物質から選択される。一実施形態によると、結晶基板は立方対称性のものである。
一実施形態によると、結晶基板は、以下の物質のうち一種に基づき、任意選択的にドーピングされ、又は、以下の物質のうち一種で形成され、又は以下の物質の合金である：Ｓｉ、Ｇｅ、ＧａＡｓ。
基板が所定の物質に「基づく」又は「系」であるとは、基板が当該物質のみから形成されるか、他の物質でドーピングされた当該物質で形成可能であることを意味する。
一実施形態によると、基板は単結晶シリコン又は結晶シリコンに基づくか又はそれ製である。この場合、固体シリコン基板やシリコン・オン・インシュレータ（ＳＯＩ）型で開発された基板が関係し得る。これら二つの場合では、結晶基板の上面は結晶シリコン製である。
非限定的な一実施形態によると、少なくとも窒化物（Ｎ）及びガリウム（Ｇａ）を備える物質のＶ族／ＩＩＩ族のモル比は５０から７０００の間である。
非限定的な一実施形態によると、窒化物（ＧａＮ）及びガリウム（Ｇａ）を備える物質のＶ族／ＩＩＩ族のモル比は、４００から８００の間であり、好ましくは５５０から７５０の間である。
一実施形態によると、マスクを形成するステップは、マスキング材料の指向性堆積を備え、｛１１１｝の結晶方位を有するファセットを除いて結晶基板の全てが覆われるようにして行われる。
一実施形態によると、マスキング物質は以下の物質のうち少なくとも一種を備える：酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、窒化チタン（ＴｉＮ）。
一実施形態によると、複数の平行な溝は、５０ｎｍから２０μｍの間の間隔ｐ１を有する。
他の実施形態によると、本発明の目的は、ガリウム（ＧａＮ）との窒化物（Ｎ）の少なくとも一つの半極性層を備えるマイクロエレクトロニクスデバイスであり、その半極性層は、平坦部と、その平坦部から延在する複数のピラミッド状部とを備える。本デバイスは、各ピラミッド状部の中に、又は各ピラミッド状部の底部に、シリコンを取り込み、場合によってはＳｉＮを形成するＧａＮ部を備える。
より具体的には、そのシード部は、ガリウム原子、シリコン原子、及び窒素原子を備える。
一実施形態によると、シリコンを備える改質部は、上記平坦部に平行な少なくとも一つの平坦な部分を有し、その厚さは単原子層１層分よりも厚く、つまり、０．３ｎｍよりも厚い。
他の実施形態によると、本発明の目的は、本発明に係るマイクロエレクトロニクスデバイスを備える一つ以上の発光ダイオード（ＬＥＤ，ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）である。
本発明の目的、主題並びに特徴、利点は、添付図面によって例示される以下の実施形態の詳細な説明から明らかとなるものである。
ＧａＮ系合金の六方晶の結晶学的構造と、極性成長面、非極性成長面、半極性成長面とを示す。 エピタキシャル成長の方位に依存して生じる全分極の不連続性を示す。 図３ａから図３ｄで構成され、極性軸に沿ったＧａＮ系物質の結晶成長に関する問題を解決するために開発された一種の手法を示す。 本発明の係る方法の一例を示す。 本発明の係る方法の一例を示す。 本発明の係る方法の一例を示す。 本発明の係る方法の一例を示す。 本発明の係る方法の一例を示す。 本発明の係る方法の一例を示す。 本発明の係る方法の一例を示す。 本発明の方法で得られた実験結果を示す。
図面は例として与えられているものであって、本発明を限定するものではなく、本発明の理解を助けるための模式図であるので、必ずしも縮尺通りではない。特に、多様な層及びシードの相対的な厚さは実際通りではない。
本発明の文脈において、「〜の上」、「〜の上に存在する」、「〜を覆う」、「〜の下にある」という用語及びそれらの等価物は、必ずしも「接触している」ことを意味しない。従って、例えば、第二の層の上への第一の層の堆積は、必ずしもそれら二つの層が互いに直接接触していることを意味せず、第一の層が第二の層に直接接触している、又は少なくとも一つの他の層若しくは少なくとも一つの要素によって互いに分離されていることによって、第一の層が第二の層を少なくとも部分的に覆うことを意味する。
以下の説明では、厚さ又は高さは、多様な層の主面に垂直な方向に取られる。図面において、厚さ又は高さは垂直に取られる。
同様に、一つの要素が他の要素に沿って配置されると言う場合、これは、二つの要素が両方とも基板の主面に垂直な同じ線に沿って、つまり図面において垂直な向きの同じ線に沿って配置されることを意味する。
図３は、図３ａから図３ｄで構成され、極性軸に沿ったＧａＮ系物質の結晶成長に関する上述の問題を解決するための一種の手法を示す。図３は、主に、開始基板３００の表面上に形成されたＶ字状溝３２０の傾斜ファセット３１０から始めて、半配向のＧａＮ系層の成長が達成される手法に関する。その成長は、非特許文献１において日本人科学者によって最初に提案され英語で発表された方法に従って行われる。
図３に示されるように、上記文献で開発された基本的アイディアは、ミラー指数として知られる標準的な結晶学的方位指数（方向指数，配向指数）によって定義されるような（００１）面に関してこの場合７度の角度でオフセットされた結晶方位を有するように選択された基板３００の表面をエッチングすることによって予め形成された各溝３２０のファセット３１０、３１１の一つのみから主にエピタキシャル成長が行われることを可能にすることである。
従って、図示されるように、シリコン基板の各溝３２０の対向するファセット３１０、３１１は、それぞれ
と（１１１）との結晶学的方位を有する。溝３２０は、基板が主に延在する主面に平行な平面内に含まれる主方向にその最長の長さを有する。この主方向は、基板３００上面の平面、及び（１１１）面とも共通である。
シリコン基板３００の場合、＜１１１＞方位のファセット３１０の露出は、ＫＯＨ、つまり水酸化カリウムを用いた化学的アタックによって行われる。開始基板３００はマスキングされて、化学的アタックがマスク３３１の開口内で行われることで、溝３２０が形成される。アタック時間が、エッチング深さを決め、つまりは露出される＜１１１＞ファセット３１０の高さを決める。ＧａＮの成長は、シリコンの＜１１１＞ファセット３１０上でａ＋ｃ方位を有するので、シリコンの初期方位は、ＧａＮ層の表面の所要の半極性方位を選択するようにして特に選択される。
図３ｂに示されるように、この方法は、マスク３３１の堆積を行うことによって、成長が行われる
方位のファセット３１０を除く全ての表面を保護することを含む。
例えば、ファセット３３０の表面を覆うようにして、基板３００の上面に垂直な方向に対して傾斜した方向にマスキング層３３１を堆積させることによって、マスク３１１が得られる。その傾斜は、ファセット３１０のみに酸化物が無いようにされる。
好ましくは、マスキング層３３１は、誘電体、例えば、ＳｉＯ２やＳｉＮ、これらの組み合わせで形成される。
従って、図３ｃに示されるように、ＧａＮ系物質の成長は、酸化物等のマスキング層３３１によって保護されていないファセット３１０から［０００１］で示される方向に行われる。この工程は、ＧａＮ系物質の隣接する成長領域３４０が合体するまで続けられる。従って、この場合、図３ｄに示されるように、
方位の連続的な半極性層３５０が得られる。
他の同様の方法も可能であり、例えば、（１１３）方位のシリコン基板から開始して、
方位のＧａＮ系物質の連続層を得ることができ、また、（１１４）方位のシリコン基板から開始して、平面に対して１度の角度の結晶学的方位のオフセットで、
方位のＧａＮ系物質の連続層を得ることができる。構造化されたサファイア基板上に半極性層を得るように構成された同様のプロセスも存在している。
しかしながら、これら全てのヘテロエピタキシャル層に共通の問題は、その結晶構造が多数の欠陥の存在によって顕著に乱されるということであり、欠陥としては、所謂基礎積層欠陥（ＢＳＦ，ｂａｓａｌ ｓｔａｃｋｉｎｇ ｆａｕｌｔ）や、結晶成長中に結晶構造全体に伝播する貫通転位（ＴＤ，ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎ）が挙げられる。
ＧａＮ系物質の成長中に生じる多様な結晶欠陥を防止及び／又は修正する多数の方法が提案されている。
本発明は、低レベルの欠陥を有する半極性窒化物層を形成することを可能にする解決策を開示する。
図４は図４ａから図４ｇで構成され、本発明の方法の一例の実施形態に含まれる他のステップを示す。
図４ａに示されるステップに達するためには、まず、図３ａ及び図３ｂを参照して上述したステップが行われる。従って、これら事前のステップ３ａ及び３ｂは本発明に係る方法に属するものである。
形成される半極性層が窒化ガリウム（ＧａＮ）製である場合、図３の説明で上述したような＜１１１＞の結晶方位を有するファセット３１０に直接接触して、窒化アルミニウム（ＡｌＮ）のバッファ層４１０が形成される。このバッファ層４１０は、特に、メルトバック（ｍｅｌｔ ｂａｃｋ）エッチングを生じさせるガリウムとシリコンとの間の化学反応を低減するのに有効であることが分かっている。
実際、シリコン基板上でのＧａＮの成長は、ＧａＮ層等の窒化物層の成長段階中における「メルトバックエッチング」現象の発現に関連する問題を有する。この破壊的現象は、ガリウムに対するシリコンの反応性によって説明される。特に、結晶成長段階において、シリコンは、ガリウムとの反応を可能にするのに十分な温度上昇を受ける。この反応は一般的にシリコンに空洞（キャビティ）を生じさせる。
このキャビティは、基板の品質、つまりはＬＥＤの性能を損なう。更に、キャビティはシリコンの表面上にランダムに現れて、同じ積層体から得られるＬＥＤの低い均一性をもたらす。
ＧａＮの成長を開始する前にシリコン上に窒化アルミニウム（ＡｌＮ）のバッファ層を形成することで、ガリウムによるシリコンの予期せぬエッチングを回避又は制限することができる。
上記非限定的な例に示されるように、基板は単結晶シリコン又は結晶シリコン製となり得る。この場合、固体シリコン基板や、シリコン・オン・インシュレータ（ＳＯＩ，ｓｉｌｉｃｏｎ‐ｏｎ‐ｉｎｓｕｌａｔｏｒ）型で開発された基板が関係し得る。代替実施形態によると、結晶基板は、ＧｅやＧａＡｓ、更には以下の物質（Ｓｉ、Ｇｅ、ＧａＡｓ）の合金で形成される。合金は例えばＳｉＧｅである。一般的に、基板は立方対称性のものに関するものであるので、＜１１１＞の結晶方位を有するファセットの発現を可能にすることができる。
次いで、ＧａＮ系半極性層の成長が、＜１１１＞の結晶方位を有するファセット３１０から行われる。＜１１１＞の結晶方位を有するファセット３１０がＡｌＮのバッファ層４１０で覆われている場合、半極性層は、そのＡｌＮのバッファ層４１０から成長する。
領域３４０同士が合体する前に、つまりは図３ｃ及び図３ｄに示される結果が得られる前に、半極性層の成長を中断する。
図４ａに示されるように、ＧａＮの成長は、後続の成長再開を考慮して、シード４４０が得られるまで続けられる。
図４ａに示されるようなシード４４０つまりは結晶を成長させるためのパラメータは、（０００１）の結晶方位の傾斜ファセット４４２を保護するように選択される。この結晶は上面４４１を有し、その結晶方位は
である。
本発明の方法の実施形態の非限定的で具体的な例では、ＧａＮ系物質の成長は、チャンバ又は密閉エンクロージャ内で、１２１０℃の温度、３００ミリバールの圧力で、３０００秒間（つまり５０分間）にわたって行われる。好ましくは、シード４４０の成長はＭＯＣＶＤ（ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ， 有機金属化学気相堆積）によって行われる。好ましくは、その成長は、ＡｌＮのバッファ層４１０から直接行われる。この例では、ガリウム系窒化物のＶ族／ＩＩＩ族のモル比は６５０であり、より一般的には５５０から７５０の間である。
勿論、成長に選択したパラメータに依存して、得られるシードの形状及びファセットのサイズは異なり得る。
成長時間を制御することによって、シード４４０が完全なピラミッド形状を形成せずに、傾斜ファセット４４２を有し、その結晶方位が（０００１）となることを確実にする。例えば、５０ｎｍから１５μｍの間の深さのＶ字状溝の場合、３０００秒の期間にわたるＧａＮの成長は、各溝３２０において傾斜ファセット４４２を得て、その傾斜ファセットの幅「ｗ」が３０ｎｍよりも大きく、好ましくは１００ｎｍから２０００ｎｍの間であり、好ましくは２００ｎｍ程度であることを可能にする。図４ａに示される幅ｗは、傾斜ファセット４４２の平面内に含まれる方向にとられ、溝３２０が延在する主方向に垂直である。
一般的に、（０００１）の結晶方位の傾斜ファセット４４２を形成するようにシード４４０の成長時間を決め、また、その成長を時間通りに止めるために、以下のパラメータが特に考慮される：ガス流量比、温度、圧力等。
図４ｂに示されるように、シード４００の上部を改質するためのステップが行われる。
このステップは、シード４４０の表面処理を備える。これは、シリコンを取り込ませることによって改質された表面領域を得ることを可能にする。この領域つまり改質部は図４ｂ以降において４５０で指称される。
この改質部は、シリコン（Ｓｉ）、場合により窒化シリコン（ＳｉＮ）を備える。より一般的には、この改質部４５０は、少なくともガリウム（Ｇａ）と窒素（Ｎ）とシリコン（Ｓｉ）とを備え、一実施形態によるとガリウム（Ｇａ）と窒素（Ｎ）とシリコン（Ｓｉ）のみを含む。
勿論、この処置ステップにより改質された部分以外では、シード４４０はシリコンを有さない。
非限定的な例として、上部ファセット４４１の上に位置する改質部４５０のシリコン含有量は５原子％である。より一般的には、上部ファセット４４１の上に位置する改質部４５０のシリコン含有量は３原子％から１０原子％の間である。より一般的には、上部ファセット４４１の上に位置する改質部４５０のシリコン含有量は３原子％から２０原子％の間である。この含有量は、上部ファセット４４１のレベルにおける転位を非常に効果的に遮る一方で（０００１）方位の半極性ファセット４５２のレベルにおけるエピタキシャル成長の再開を可能にするようにＧａＮの上部を改質することを可能にする。
このシリコンを備える改質部４５０は、少なくともシード４４０の上部ファセット４４１上に位置する。
好ましくは、この処理は、以前の工程と同じチャンバ内において、同じ圧力及び温度条件を維持することによって、ｉｎ‐ｓｉｔｕ（その場、インサイチュ）で行われる。好ましくは、この部４５０の改質はＭＯＣＶＤによって有利に行われる。この種の処理は、この改質部４５０を以下で特定するように非常に薄い厚さに限定することを可能にし、更に、多様なステップにおいてチャンバを交換しないことを可能にし、これは、方法の単純性及びコストに関して有利である。
この場合Ｓｉを備える部４５０の改質は、例えば、７０秒間にわたってチャンバ内に気体状のアンモニア（ＮＨ３）を５ｓｌｍ（ｓｔａｎｄａｒｄ ｌｉｔｅｒ ｐｅｒ ｍｉｎｕｔｅ）の流量で注入する一方、シラン（ＳｉＨ４）を１００ｓｃｃｍ（ｓｔａｎｄａｒ ｃｕｂｉｃ ｃｅｎｔｉｍｅｔｅｒ ｐｅｒ ｍｉｎｕｔｅ）で流入することによって行われる。勿論、種々異なる値のパラメータを用いてもこの部４５０の改質を達成することができる。この改質部の厚さを制御するため、例えば、以下のパラメータを調整する：温度、ガス流量、圧力等。
他の非限定的な例によると、以下の範囲から値を選択し得る：
‐ ＳｉＨ４流： ５ｓｃｃｍから３０００ｓｃｃｍの間
‐ ＮＨ３流： ０．２ｓｌｍから１５ｓｌｍの間
‐ 温度： ６００℃から１２００℃の間
‐ 圧力： ２０ｍｂａｒから８００ｍｂａｒの間
シリコンを備える改質部４５０は非常に薄い層であり、その厚さは、シード４４０の上面４４１から測って、単原子の厚さ（つまり、単原子層の厚さ、又は改質部４５０を構成する物質の単層の厚さ）より厚く、好ましくは原子層２層分より厚く、より一般的には単原子の厚さから原子層１６層分の厚さの間であり、典型的には０．３ナノメートル（ｎｍ＝１０−９メートル）から５ｎｍの範囲内の厚さである。
より一般的には、シリコンを備える改質部４５０は、１０秒から１００秒の間の期間にわたるチャンバ中へのガス注入によって形成される。
予想外のこととして、シリコンを取り込ませることによるＧａＮの改質は、シード４４０の上部ファセット４４１に対して選択的に生じ、特に（０００１）方位の傾斜ファセット４４２に対しては生じないか又は連続的には生じないことに留意されたい。
シード４４０の傾斜ファセット４４２に対しては、Ｓｉを取り込ませることによる処理は連続的なものではなく、Ｓｉが存在しない領域が残されることが観測された。
このシードの改質の不連続性が、ファセット４４２からのＧａＮの成長を再開させることを可能にする。典型的には、シリコンを備える改質部４５０の厚さは、シード４４０の傾斜表面４４２上で測って、一層分以下である。従って、シリコンを備える改質部は、傾斜ファセット上で０．３ｎｍ以下の厚さを有する。
逆に、この処理は、上部ファセット４４１全体に対するＧａＮの連続的な改質をもたらすので、その上部ファセット４４１上にＳｉを備える連続部４５０を形成する。
次いで、同じ設備において、例えば１０分間（この期間は本願の文脈において限定的なものではない）にわたって、シード４４０の初期成長と同じ条件を用いて、ＧａＮ系物質の成長を再開させる。従って、図４ｃに示されるように、シリコンを取り込ませることによる部４５０の改質の後に、ＧａＮ系物質の核生成の再開が、（０００１）方位の傾斜ファセット４４２からのみにおいて生じる。従って、シード４４０は、図４ｃに示される延長部４６０を有する。シリコンを備える改質部４５０によって覆われた
方位の上部ファセット４４１でも核生成は生じない。
（０００１）方位の傾斜ファセット４４２からＧａＮが成長する際に上部ファセット４４１からＧａＮが成長しないことは、複数の説に基づいたものとなり得る。ＧａＮの成長の差を理解するのに複数の説が考えられている。おそらくは、これら説の組み合わせがＧａＮの成長の差の原点となる。
考えられる一説は、傾斜ファセット４４２に対する改質の不連続性が、傾斜ファセット４４２が改質されていない箇所におけるＧａＮのエピタキシャル成長の再開を可能とする一方、上部ファセット４４１に対する連続的な改質が成長の再開を妨げるというものである。
考えられる他の説は、上部ファセット４４１と傾斜ファセット４４２との間の交差箇所においては、そこで成長を再開させるのに利用可能な結合しか存在せず、これがその交差箇所におけるＧａＮの成長を促進するというものである。
考えられる他の説は、上部ファセット４４１と傾斜ファセット４４２とに関するシリコンを備える改質部４５０の堆積速度の差や、密度及び結晶構造の差が、ＧａＮに対する異なる親和性を誘起して、核生成による成長を続けるか否かの可能性を与えるというものである。
次いで、図４ｄから図４ｇに示されるように、シリコンを備える改質部４５０が図４ｆに示されるように完全に覆われるまで、ＧａＮ系物質の成長が横方向４７０に続く。
特に有利な方法では、シリコンを備える改質部４５０は、シード４４０の上部４４５、つまり改質部４５０の上に位置する部分に貫通転位（ＴＤ）が伝播することを防止する。シリコンを備える改質部４５０と接触すると、転位は、そこを通り抜けずに曲って、改質部４５０に平行な平面内を伝播すると考えられる。従って、転位は、シード４４０の下部４４６、つまり改質部４５０の下に位置する部分に閉じ込められる。
（０００１）方位の傾斜ファセット４４２のレベルにおいて、転位は、シリコンを備える改質部４５０の上に位置するシード４４０の上部４４５に伝播しない。
図４ｇは、シード同士４４０が合体するまで半極性層４８０の成長を続けた後に得られた結果を示す。
この図面には、転位５００が＜１１１＞ファセット／ＡｌＮ／ＧａＮの界面から伝播し、次いで曲り、その平面内の進行がシリコンを備える改質層４５０によって止められている様子が概略的に示されている。
そして、得られた半極性層４８０を基板３００から分離して、マイクロエレクトロニクスデバイスを形成することができる。
図５は、上記図面で説明される本発明の方法に従って生成されたＧａＮ結晶サンプルの写真を示す。写真は、「走査型透過電子顕微鏡法」（ＳＴＥＭ，ｓｃａｎｎｉｎｇ ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｙ）システムを用いて撮影された。図５は、上述のようにして、つまり、ピラミッド形状のシード４４０のファセット４４２から成長させた結晶の領域の断面図を示す。写真は、
領域５１０の軸に沿って色々な倍率で撮影された。シリコンを備える改質部４５０が存在している平面において貫通転位（ＴＤ）５００が完全に防がれている様子が見て取れる。
Ｓｉを取り込ませることによる改質後のシードの観察では、ＧａＮにＳｉを取り込ませることにより処理が行われた界面において異なって結晶化した層の発現は見て取れない。その界面においては化学的なコントラストの変動のみが見て取れる。この処理に用いられる処理時間、反応器及びガス流の温度、圧力は、界面領域の厚さを制御する調整パラメータである。
図３ａ、図３ｂ、図４ａから図４ｇを参照して説明した非限定的な実施形態には多数の変更を加えることができる。
例えば、溝３２０は必ずしもＶ字状ではなく、平坦な底部を有し得る。従って、＜１１１＞の結晶学的方位を有するファセット３１０は、対向するファセット３１１に直接繋がらずに、溝の底部で止められ得る。
本発明は上述の実施形態に限定されず、特許請求の範囲がカバーする全ての実施形態に及ぶものである。
３００ 基板
３２０ 溝
３３１ マスク
４１０ バッファ層
４４０ シード
４５０ 改質部
４８０ 半極性層
５００ 転位

Claims (21)

  1. 立方対称性の結晶基板（３００）の上面にガリウム（Ｇａ）及び窒素（Ｎ）系の物質から得られた少なくとも一つの窒化物の半極性層（４８０）を得るための方法であって、
    前記結晶基板（３００）の上面に複数の平行な溝（３２０）をエッチングするステップであって、各溝（３２０）が少なくとも二つの対向する傾斜ファセット（３１０、３１１）を備え、前記二つの対向する傾斜ファセット（３１０、３１１）のうち少なくとも一つ（３１０）が＜１１１＞の結晶方位を有する、ステップと、
    ＜１１１＞の結晶方位を有するファセット（３１０）に対向するファセット（３１１）がマスキングされ、＜１１１＞の結晶方位を有するファセット（３１０）がマスキングされないように前記結晶基板（３００）の上面の上にマスク（３３１）を形成するステップと、
    前記マスク（３３１）を形成するステップの後に、マスキングされていない＜１１１＞の結晶方位を有するファセット（３１０）からのエピタキシャル成長によって、窒化物の半極性層（３５０）を形成するステップとのうち少なくとも一つを備え、
    前記半極性層（３５０）を形成するステップが、少なくとも、
    マスキングされていない＜１１１＞の結晶方位を有するファセット（３１０）から、すくなくとも前記複数の平行な溝（３２０）の中にシード（４４０）を形成するように少なくとも第一エピタキシャル成長段階を行うステップと、
    前記シード（４４０）が、（０００１）の結晶方位を有する傾斜ファセット（４４２）と、
    の半極性結晶方位を有する上部ファセット（４４１）とを有するようになった際に前記第一エピタキシャル成長段階を中断する中断ステップと、
    シリコン（Ｓｉ）を備える少なくとも一種のガスの存在下に前記シード（４４０）を置いて、前記シード（４４０）の表面にシリコン（Ｓｉ）を備える改質部（４５０）を形成することによって、前記シード（４４０）の上部を改質することを備える表面処理ステップと、
    （０００１）の結晶方位を有する傾斜ファセット（４４２）から、前記物質の少なくとも第二エピタキシャル成長段階を行うステップとを備え、前記第二エピタキシャル成長段階が、隣接する平行な溝（３２０）のシード（４４０）同士が合体するまで続けられることを特徴とする方法。
  2. 前記第二エピタキシャル成長段階において、窒化物（Ｎ）の半極性層（４８０）が、前記シリコンを備える改質部（４５０）の少なくとも一部を覆う、請求項１に記載の方法。
  3. 前記シリコンを備える改質部（４５０）が、前記シード（４４０）の上部ファセット（４４１）上で連続的である、請求項１又は２に記載の方法。
  4. 前記シリコンを備える改質部（４５０）が、（０００１）の結晶方位を有する傾斜ファセット（４４２）上において存在しない又は不連続である、請求項１から３のいずれか一項に記載の方法。
  5. の半極性結晶方位を有する上部ファセット（４４１）の上に位置する前記改質部のシリコン含有量が３原子％から２０原子％の間である、請求項１から４のいずれか一項に記載の方法。
  6. 前記シード（４４０）の上部の改質が、ＳｉＨ４とＮＨ３とを備える混合ガス流に前記シード（４４０）を暴露することを備える、請求項１から５のいずれか一項に記載の方法。
  7. 前記シリコンを備える改質部（４５０）の厚さが、少なくとも、ＳｉＨ４とＮＨ３との流量比を調整すること及び／又は暴露時間を調整することによって制御される、請求項１から６のいずれか一項に記載の方法。
  8. 前記シリコンを備える改質部（４５０）の厚さが、シリコンを備える少なくとも一種のガスの流量と温度と注入圧力とのうち少なくとも一つのパラメータを調整することによって制御される、請求項１から７のいずれか一項に記載の方法。
  9. 前記上部ファセット（４４１）の上に存在する前記シリコンを備える改質部（４５０）が、単原子層１層分よりも厚く、好ましくは単原子層１６層分以上の厚さを有する、請求項１から８のいずれか一項に記載の方法。
  10. 前記上部ファセット（４４１）の上に存在する前記シリコンを備える改質部（４５０）が、０．３ｎｍよりも厚く、好ましくは５ｎｍよりも厚い厚さを有する、請求項１から９のいずれか一項に記載の方法。
  11. 前記傾斜ファセット（４４２）の上に存在する前記シリコンを備える改質部（４５０）が、単原子層１層分以下の厚さを有する、請求項１から１０のいずれか一項に記載の方法。
  12. 前記傾斜ファセット（４４２）の上に存在する前記シリコンを備える改質部（４５０）が、０．３ｎｍ以下の厚さを有する、請求項１から１１のいずれか一項に記載の方法。
  13. 少なくとも前記第一エピタキシャル成長段階及び前記シード（４４０）の上部の改質が同じ反応器で行われる、請求項１から１２のいずれか一項に記載の方法。
  14. 前記シード（４４０）の上部の改質が有機金属化学気相堆積（ＭＯＣＶＤ）によって行われる、請求項１から１３のいずれか一項に記載の方法。
  15. 前記中断ステップが所定の期間後に開始される、請求項１から１４のいずれか一項に記載の方法。
  16. ＜１１１＞の結晶方位を有するファセット（３１０）からの前記物質の第一エピタキシャル成長段階が、前記シード（４４０）が前記溝を充填する前に中断される、請求項１から１５のいずれか一項に記載の方法。
  17. ＜１１１＞の結晶方位を有するファセット（３１０）からの前記物質のエピタキシャル成長段階の前に、ＡｌＮのバッファ層（４１０）が、＜１１１＞の結晶方位を有するファセット（３１０）の上に形成される、請求項１から１６のいずれか一項に記載の方法。
  18. 前記結晶基板（３００）が、Ｓｉ、Ｇｅ、ＧａＡｓのうち一種から形成され、又はＳｉ、Ｇｅ、ＧａＡｓのうち一種に基づいていて、又はＳｉ、Ｇｅ、ＧａＡｓの合金から形成される、請求項１から１７のいずれか一項に記載の方法。
  19. 窒化ガリウム（ＧａＮ）の少なくとも一つの半極性層（４８０）を備えるマイクロエレクトロニクスデバイスであって、前記半極性層（４８０）が、平坦部（４４５）と、前記平坦部（４４５）から延在する複数のピラミッド状部（４４６）とを備え、各ピラミッド状部の中にシリコンを備える改質部（４５０）を備えることを特徴とするマイクロエレクトロニクスデバイス。
  20. 前記シリコンを備える改質部（４５０）が、前記平坦部（４４５）と平行な少なくとも一つの平坦な部分を有し、前記改質部（４５０）の平坦な部分の厚さが０．３ｎｍより厚い、請求項１９に記載のマイクロエレクトロニクスデバイス。
  21. 請求項１９又は２０に記載のマイクロエレクトロニクスデバイスを備える発光ダイオード（ＬＥＤ）。
JP2018544216A 2016-02-22 2017-02-21 結晶基板上に半極性窒化物層を得るための方法 Active JP7055102B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1651433A FR3048002B1 (fr) 2016-02-22 2016-02-22 Procede permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure
FR1651433 2016-02-22
PCT/EP2017/053830 WO2017144429A1 (fr) 2016-02-22 2017-02-21 Procédé permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure

Publications (2)

Publication Number Publication Date
JP2019507716A true JP2019507716A (ja) 2019-03-22
JP7055102B2 JP7055102B2 (ja) 2022-04-15

Family

ID=56263823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018544216A Active JP7055102B2 (ja) 2016-02-22 2017-02-21 結晶基板上に半極性窒化物層を得るための方法

Country Status (6)

Country Link
US (1) US10892378B2 (ja)
EP (1) EP3420125A1 (ja)
JP (1) JP7055102B2 (ja)
KR (1) KR20180120193A (ja)
FR (1) FR3048002B1 (ja)
WO (1) WO2017144429A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020191434A (ja) * 2019-05-21 2020-11-26 國立交通大學 シリコン基板に窒化ガリウムをヘテロ統合した半導体構造、及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243702A (ja) * 2002-02-15 2003-08-29 Nobuhiko Sawaki 半導体発光素子およびその製造方法
US20120119218A1 (en) * 2010-11-15 2012-05-17 Applied Materials, Inc. Method for forming a semiconductor device using selective epitaxy of group iii-nitride
US20120276722A1 (en) * 2011-04-27 2012-11-01 Jen-Inn Chyi Method for growing semipolar nitride
WO2016202899A1 (fr) * 2015-06-18 2016-12-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure obtenu avec l'un au moins parmi les matériaux suivants :gallium (ga), indium (in) et aluminium (al)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10134727B2 (en) * 2012-09-28 2018-11-20 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
US9978589B2 (en) 2014-04-16 2018-05-22 Yale University Nitrogen-polar semipolar and gallium-polar semipolar GaN layers and devices on sapphire substrates
FR3044464B1 (fr) * 2015-11-30 2018-02-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243702A (ja) * 2002-02-15 2003-08-29 Nobuhiko Sawaki 半導体発光素子およびその製造方法
US20120119218A1 (en) * 2010-11-15 2012-05-17 Applied Materials, Inc. Method for forming a semiconductor device using selective epitaxy of group iii-nitride
US20120276722A1 (en) * 2011-04-27 2012-11-01 Jen-Inn Chyi Method for growing semipolar nitride
WO2016202899A1 (fr) * 2015-06-18 2016-12-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure obtenu avec l'un au moins parmi les matériaux suivants :gallium (ga), indium (in) et aluminium (al)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020191434A (ja) * 2019-05-21 2020-11-26 國立交通大學 シリコン基板に窒化ガリウムをヘテロ統合した半導体構造、及びその製造方法
US11342179B2 (en) 2019-05-21 2022-05-24 National Chiao Tung University Semiconductor structure having a Si substrate heterointegrated with GaN and method for fabricating the same

Also Published As

Publication number Publication date
KR20180120193A (ko) 2018-11-05
US10892378B2 (en) 2021-01-12
JP7055102B2 (ja) 2022-04-15
EP3420125A1 (fr) 2019-01-02
US20190081204A1 (en) 2019-03-14
WO2017144429A1 (fr) 2017-08-31
FR3048002A1 (fr) 2017-08-25
FR3048002B1 (fr) 2021-07-02

Similar Documents

Publication Publication Date Title
US7732306B2 (en) Methods for producing improved epitaxial materials
JP5903714B2 (ja) エピタキシャル方法およびこの方法によって成長させられたテンプレート
US7095062B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
JP4486506B2 (ja) ハイドライド気相成長方法による転位密度の低い無極性窒化ガリウムの成長
US6720196B2 (en) Nitride-based semiconductor element and method of forming nitride-based semiconductor
EP2518191B1 (en) Template for epitaxial growth and process for producing same
CN105702562B (zh) 使用化学剥离方法的ⅲ族氮化物基板的制备方法
US10896818B2 (en) Stacking fault-free semipolar and nonpolar GaN grown on foreign substrates by eliminating the nitrogen polar facets during the growth
JP2002033288A (ja) 結晶成長方法
JP2010521810A (ja) 半導体ヘテロ構造及びその製造
JP4356208B2 (ja) 窒化物半導体の気相成長方法
JP2018056551A (ja) 発光素子及びその製造方法
US10892159B2 (en) Semipolar or nonpolar group III-nitride substrates
JP7055102B2 (ja) 結晶基板上に半極性窒化物層を得るための方法
US20210175077A1 (en) Semipolar or nonpolar group iii-nitride substrates
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법
JP7284983B2 (ja) 半導体基板の製造方法及びそれに用いる下地基板
Zhang MOCVD growth of GaN on 200mm Si and addressing foundry compatibility issues
JP2009208989A (ja) 化合物半導体基板およびその製造方法
LI MOCVD GROWTH OF GAN ON 200MM SI AND ADDRESSING FOUNDRY COMPATIBILITY ISSUES
Han Growth of gallium nitride layers with very low threading dislocation densities
KR20130036483A (ko) Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법
KR20130030400A (ko) Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220405

R150 Certificate of patent or registration of utility model

Ref document number: 7055102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350