JP2007502546A - マスクを通るラテラル成長による窒化ガリウム基板の製造とそれから製作されたデバイス - Google Patents

マスクを通るラテラル成長による窒化ガリウム基板の製造とそれから製作されたデバイス Download PDF

Info

Publication number
JP2007502546A
JP2007502546A JP2006530713A JP2006530713A JP2007502546A JP 2007502546 A JP2007502546 A JP 2007502546A JP 2006530713 A JP2006530713 A JP 2006530713A JP 2006530713 A JP2006530713 A JP 2006530713A JP 2007502546 A JP2007502546 A JP 2007502546A
Authority
JP
Japan
Prior art keywords
gan
gallium nitride
layer
epitaxial layer
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006530713A
Other languages
English (en)
Other versions
JP5103014B2 (ja
Inventor
ボーモン、ベルナール
フォーリエ、ジャン−ピエール
ジバール、ピエール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saint Gobain Lumilog SAS
Original Assignee
Lumilog SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lumilog SA filed Critical Lumilog SA
Publication of JP2007502546A publication Critical patent/JP2007502546A/ja
Application granted granted Critical
Publication of JP5103014B2 publication Critical patent/JP5103014B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320225—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

多段を用いたエピタキシャルラテラルオーバーグロースにより窒化ガリウム基板の成長を行う。開口部領域を有するマスクされた基板上で、選択的成長により最初に三角形ストライプを作成すると、大部分の貫通転位は90°曲がる。第２段では、成長条件を変化させてラテラル成長速度を高め、平坦な(0001)面を生じさせる。この段階で、表面上の転位密度は＜5×107cm-2である。転位は主に、２つのラテラル成長したファセットがぶつかり合って合体した合体領域に存在する。転位密度をさらに低下させるため、２回目のマスキング工程を開口部が１回目のそれの真上にくるように行う。合体領域の貫通転位(TD)は上層には伝播しない。したがって、転位密度は全表面にわたって＜1×107cm-2まで低下する。

Description

本発明は、その上で効率的なデバイス構造の成長を行うのに適した、高品質の窒化ガリウムウェハとその製造方法とに関する。
室温で動作するＧａＩｎＮ ＭＱＷ ｃｗに基づく青紫色レーザダイオード（ＬＤ）は１９９５年後半に実証された。このアクティブな構造は金属有機気相エピタキシー法によりサファイア上に成長させたものであった（Jpn. J. Appl. Phys., 35, L74 (1996)）。しかし、ＧａＮ／サファイア基板上の貫通転位（ＴＤ, threading dislocations）の密度が１０8〜１０9ｃｍ-2であったこの最初のＬＤには、劣化という難点があった。この青紫色レーザダイオードの動作寿命が１００００時間に到達することができたのは、ＬＤ構造の作製に用いるＧａＮウェハの転位密度が１０7ｃｍ-2を下回った時であった。このような低い転位密度は、実際には、エピタキシャル・ラテラルオーバーグロース（エピタキシャル・ラテラル成長）（ＥＬＯ、Epitaxial Lateral Overgrowth）法を用いて達成された。
ＥＬＯ法は次のように説明することができる：まず、サファイアまたは６Ｈ−ＳｉＣ上に数μｍ厚のＧａＮ層を成長させる。次に、誘電体（ＳｉＯ2またはＳｉＮ）マスクをＣＶＤまたはＰＥＣＶＤのような周知の確立した方法で堆積する。標準的なフォトリソグラフィー法を用いて、ウインドウ領域により離間された１組の平行ストライプをマスクに開口する。最初の再成長時に、ＭＯＶＰＥ（T.S. Zheleva, O.-H. Nam, M.D. Bremser, R.F. Davis, Appl. Phys., 71, 2472 (1997)）またはＨＶＰＥ（A. Sakai, H. Sunakawa, A. Usui, Appl. Phys. Lett., 71, 2259 (1997)）のいずれか、さらには昇華成長（S. Kurai, K. Nishino, S. Sakai, Jpn. J. Appl. Phys., 36, L184 (1997)）により、選択領域エピタキシーが達成される。これは、次の成長が誘電体マスク上での成核を全く行わずにウインドウ内で開始されることを意味する。
成長するＧａＮ膜がストライプ内でマスクの高さまで到達すると、適正な条件下ではマスク上でのエピタキシャルラテラル成長が始まり、最終的には完全な合体(coalescence)とデバイス作製に適した円滑表面の形成とに至る。基本的な着想は、ウインドウ上では下層ＧａＮテンプレートの微細構造が再現されるのに対し、（マスク上での）横方向（ラテラル）に成長した材料は無欠陥となることにより、この方法が欠陥のフィルタリングになるかもしれないことである。ラテラル成長（＝横方向成長）は、ＴＤ(貫通転位)を含んでいない垂直ファセットから進行するため、マスクされた領域は、テンプレートから生ずる貫通欠陥の伝播を停止する。
現在、２種類の主要なＥＬＯ法が存在する。より単純な方は、ストライプ状の開口部上で１回の成長工程を伴う。この一段ＥＬＯ（１Ｓ−ＥＬＯ）法では、開口部内での成長はその下側のＧａＮテンプレートと見当が合ったまま（コヒーレント部）であるのに対し、マスク上のＧａＮは横方向に伸びる（ウイング部）（図２）。しかし、この方法では、表面の一部は非常に欠陥が多いままである（開口部上のコヒーレント部と合体境界部）。それにより、デバイス構造は層上のテンプレートの良好な部分に作製しなければならないため、ＥＬＯによるＬＤ技術は複雑になり、かつ作製歩留まりは低くなる。
これに対し、二段ＥＬＯ（２Ｓ−ＥＬＯ）法（図３）では、第一段の成長条件を三角形のストライプを得るように監視する。この方法は、例えば、米国特許第６３２５８５０号によく説明されている。これらのストライプの内部では、テンプレートから生ずる貫通転位は、それらが傾斜した側面ファセット（ラテラルファセット）にぶつかった時に９０°曲がる。第二段では完全合体を達成するように成長条件を変更する。この二段ＥＬＯ法では、合体境界部 (coalescence boundaries) だけが欠陥を含む。２Ｓ−ＥＬＯ法ではＴＤ密度が約１０7ｃｍ-2まで低減する。実際、９０°での転位の曲がりが、２Ｓ−ＥＬＯ法においてマスクによる単純な阻止を超えてＴＤ密度の低減が得られる主要な特色である。転位が｛１１−２２｝ラテラルファセットに出会あうと、それらのラインは２種類の力を受ける。一つの力はラインを表面に対して非常に垂直に保つように作用するのに対し、第二の力は転位をバーガーズベクトルに整列させるように作用する。
ＷＯ ９９／２０８１６（特表２００１−５２０１６９） 米国特許第６３２５８５０号 米国特許第６０５１８４９号 ＷＯ ９９／４４２２４ 米国特許第６１１１２７７号 米国特許第６０１５９７９号 米国特許出願公開２００１／０００３０１９ ＧａＮのエピタキシャルラテラルオーバーグロース (Epitaxial Lateral Overgrowth), B. Beaumont, Pf. Vennegues, P. Gibart, Phisica Status Solidi (b), 1-43 (2001) 二重ペンデオエピタキシー法により成長させたラテラルオーバーグロースＧａＮの構造および光学的性質 (Structural and optical properties of lateral overgrown GaN grown by double Pendeo-Epitaxy technique), H.S. Cheong, C.S. Park, C.-H. Hong, J.H. Yi, S.J. Leem, H.K. Cho, O.-H. Nam, Phisica Status Solidi (c), 0, No. 1, 550-553 (2002)
本発明は、ＴＤ密度を全表面にわたって低下させ、それによりＬＤ作製に好適になったＧａＮ基板の製造方法を提供することを目的とする。本発明によると、基板は予め開口部領域を形成したマスクを含んでいる。成長はマスク層により選択的に起こる。マスク層と選択的成長層とが交互に２層以上ずつ配置されている。後の方のマスクは互いにぴったり上下に平行に重ねて配置される。
この方法では二段ＥＯＬ法が使用される（米国特許第６３２５８５０号に記載されている２Ｓ−ＥＬＯ）。この方法は残留転位がマスクされた領域の中央部の合体境界部に位置している層を作る。第１のマスクの真上に位置している第２のマスクはこれらの残留転位の伝播を防止する。第２のマスクを第１のマスクに対してずらして配置しなければならない、Davisら米国特許第６０５１８４９号、１９９９、DavisらＷＯ ９９／４４４２４、１９９９、イケダ米国特許第６１１１２７７号、２０００、スギウラら米国特許第６０１５９７９号、２０００、米国特許出願公開２００１／０００３０１９に記載の方法とは異なり、本発明では、２つのマスクは、合体境界部でのＴＤの伝播を停止させるために、互いにぴったり上下に重なるようにしなければならない。
本発明は、下記工程を含む窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法に関する：
−基板上でのＧａＮ層の堆積、
−パターンを形成する複数の第１の開口部を有する第１マスクの堆積、
−エピタキシャル条件下で該マスク上での窒化ガリウム層の１回目の再成長、
−窒化ガリウムフィーチャの堆積と該フィーチャの異方性かつラテラルな成長とを誘起するように、バーティカル（縦方向）成長に対するラテラル（横方向）成長のエンハンサー（増強剤）となるドープ剤を含有させた窒化ガリウムの２回目の再成長、
−第１の開口部の真上に第１の開口部と同じパターンを形成する複数の第２の開口部を有する第２マスクの堆積、ただし、第１の開口部パターンのピッチは第２の開口部のピッチと全く同一であるか、または２倍である、
−エピタキシャル条件下で第２マスク上での窒化ガリウム層の３回目の再成長、
−窒化ガリウムフィーチャの堆積と該フィーチャの異方性かつラテラルな成長とを誘起するように、バーティカル成長に対するラテラル成長のエンハンサーとなるドープ剤を含有させた窒化ガリウムの４回目の再成長。
２回目および４回目の再成長時に温度を高めてラテラル成長を増進させてもよい。２回目および４回目の再成長時のラテラル成長の増進は、ガリウム供給源に対するアンモニアの分圧の比を高めるか、あるいは２回目および４回目の再成長時に圧力を低下させることによって行うこともできる。
開口部は多様な種類のものとすることができ、例えば、ストライプでもよく、あるいは多角形、特に六角形、三角形、から選ぶことのできる規則的な開口部でもよく、あるいはこのような開口部の組み合わせでもよい。複数の開口部からなるパターンのそれぞれが、基板の表面にほぼ平行な平面内において１方向に配列された複数のパターン要素の形態をとることができる。有利には、周期的パターンは［１０−１０］方向に沿っている。
ピッチ、換言するとパターンの周期は、一次元または二次元とすることができる。本発明に適した各種の可能なパターンの例を図１１にまとめて示す（実施例７を参照）。
複数パターンの一つにおけるパターン要素のピッチが複数パターンの別のパターンにおけるパターン要素のピッチと互いに異なることができるが、この場合には、これらの複数パターンは互いに平行のままとする。
開口部がストライプの形態にある場合、それらの幅は一般に１０μｍ未満である。
基板の全面積に対する基板または窒化ガリウムの露出割合（または全開口部面積）は５〜８０％、有利には５〜５０％である。
誘電体層は好ましくはＳｉxＮy型、特にＳｉ3Ｎ4の層である。ＳｉＯ2も使用することができ、他の周知の誘電体も使用することができよう。
本発明の方法に係る方法の２回目と４回目の再成長に用いるドープ剤は、マグネシウム、アンチモンおよびビスマスから選ばれる。
本発明に係る方法の２回目と４回目の再成長は、金属有機気相エピタキシー（ＭＯＶＰＥ）、またはハロゲン化物気相エピタキシー（ＨＶＰＥ）、閉空間蒸気輸送（ＣＳＶＴ, Close Space Vapor Transport）、あるいは上記成長法の２つの組み合わせにより行われる。
最上ＧａＮ層１０は、不作為的にドープされたもの、あるいはｎ型またはｐ型にドープのものでもよい。Ｎ型およびＰ型のドープは気相へのドープ不純物、例えば、ｎドープについてはケイ素または酸素、ｐドープについてはＭｇ、の適当な導入により達成される。
本発明の別の有利な変更例によると、本発明の製造方法における工程順を２回以上繰り返してＴＤ密度をさらに低減させる。
本発明はまた、本発明の範囲内に包含される方法により得ることができるエピタキシャル窒化ガリウム層にも関する。有利には、このエピタキシャル窒化ガリウム層は、厚みが１〜１０００μｍであり、場合によりその基板から分離されている。
本発明は更に、本発明の範囲内に包含される方法により得ることができる、厚みが１０〜１０００μｍであることを特徴とする、基板から分離されたＧａＮ自立結晶や、本発明に係る方法により得られたＧａＮエピタキシャル層をＨＶＰＥまたはＣＳＶＴにより厚膜化することにより得られた厚膜自立ＧａＮにも関する。
本発明はまた、上述した窒化ガリウムのエピタキシャル層を用いて作製されていることを特徴とする光電子部品、特にレーザダイオードにも関する。
以下、本発明のいくつかの好適態様を添付図面を参照しながら説明する。
かかる基板の製造方法は、図３および図４に模式的に示すように、いくつかの工程を含む：
［１］エピタキシャル成長を、好ましくは金属有機気相エピタキシー（ＭＯＶＰＥ）を用いて行う。但し、ハロゲン化物気相エピタキシー（ＨＶＰＥ）及び閉空間気相輸送（ＣＳＶＴ、昇華法とも呼ぶ）も使用できる。
［２］基板１は、一般に数百μｍ（特に約３００μｍ）の厚みを有し、サファイア、ＺｎＯ、６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ、Ｓｉ、ＬｉＧａＯ2、ＬｉＡｌＯ2、ＭｇＡｌ2Ｏ4、ＺｒＢ2、ＧａＡｓ、ＨｆＢ2、ＡｌＮ、ＧａＮ、ＭｇＡｌ2Ｏ4よりなる群から選ぶことができ、有利にはサファイア（０００１）である。
［３］好ましくは、キャリヤーガスはＮ2／Ｈ2混合ガスである。
［４］次のパラグラフ［４］〜［１０］は、ＧａＮ層３の好ましい製造方法に関する。この窒化ガリウム（ＧａＮ）の層３の製造方法は、ナノマスクとして機能する窒化ケイ素層２の基板１への堆積と、窒化ガリウムフィーチャの堆積と各種フィーチャの合体に至る継続した異方性成長とを誘起するように、マスクされた基板上でのエピタキシャル堆積条件下でのＧａＮの成長とを含むことを特徴とする。「島」または「フィーチャ」なる用語が使用されることがある。
［５］ＳｉＮによるナノマスクの後、窒化ガリウム堆積を一般に２段で行う。
［６］第１段では、約６００℃の温度でＧａＮのバッファ層を堆積させる。このバッファ層からＧａＮの島が発生し、次いで、該島からのエピタキシャル層の成長のためにより高い温度（約１０００〜１１００℃）にする。
［７］〜６００℃での温度での成核層の堆積から最終成長温度への昇温過程において、次に規則的な島が発生する（図１(a)）。
［８］その後、ＧａＮのラテラル成長が、ＳｉＮで被覆された表面上でこれらの島から［１０−１０］方向に横方向に起こり、この成長は、完全合体に至るまで進行する。図１(b)は合体直前の表面を示す。この方法は、通常の方法よりずっと良好なＧａＮ結晶品質を生ずる。該フィーチャが得られた後、成長をＭＯＶＰＥまたはＨＶＰＥのいずれかを用いて続けてもよい。
［９］高解像度顕微鏡で検査すると、規則的な島またはフィーチャ（従って、これはヘテロエピタキシャル歪みなしに成長したものである）における転位密度は第１層に存在するものよりはるかに少なくなる。
［１０］次のパラグラフ［１０］〜［１７］は、実施例１に十分に例示されている特定の態様に関する。この態様によると、このＧａＮエピタキシャル層３の上に、シランとアンモニアの同時供給により成長室内で窒化ケイ素層４をその場で堆積させる。この層は、その後、開口５（または開口部５）を形成して基板のフェイシング領域を露出させるようにエッチングされる。
［１１］マスク層はフォトリソグラフィーを用いてパターン化され、この誘電体のエッチングが反応性イオンエッチング（ＲＩＥ）により行われる。ストライプの形態の開口５が窒化ケイ素マスクに形成され、こうしてμｍオーダーのフィーチャで窒化ガリウム表面が露出される。開口は好ましくは規則的な多角形とすることもできる。有利には、ストライプの形態をとる開口の幅は１０μｍ未満であって、ストライプの長さは基板のサイズにより制限される。開口の間隔は、規則的であって、かつ局所化された窒化ガリウムエピタキシーとその後の異方性のラテラル成長を可能にするものでなければならない。一般に基板の露出部分の割合（すなわち全開口部面積）は５〜８０％、好ましくは５〜５０％である。窒化ガリウムは窒化ケイ素マスク上には堆積しないことが判明した。
［１２］第１マスク層４と第２マスク層８は厚みが約２〜１０ｎｍで、成長室内で堆積させた窒化ケイ素から構成される。各マスクは、ＧａＮ［１−１００］方向（図5の図面に垂直の方向）に向かう複数の開口部を有する。第１マスク層４および第２マスク層８のそれぞれにおいて、マスク部の幅は例えば２〜５μｍであり、ピッチは例えば５〜１５μｍである。マスクの幅とピッチはそれぞれ第１マスクと第２マスクとの間で同一である。
［１３］マスクされエッチングされた基板上で、開口部フェイシング領域上へのＧａＮ６の堆積と該フィーチャの異方性のラテラル成長とを誘起するように、エピタキシャル堆積条件下でＧａＮを再成長させる。このラテラル成長は｛１１−２２｝ラテラルファセットを持つ三角形ストライプが形成されるまで続ける（第１段ＥＬＯ）。
［１４］次いで、フィーチャ７の完全合体を生ずるラテラル成長を助長するために、マグネシウム、アンチモンまたはビスマス（すなわち、Ｍｇ，Ｓｂ，Ｂｉ）から選んだドーパントの存在下で（および／またはより高温で、および／またはより低い操作圧力で、および／またはＴＭＧ分圧に対するより高いアンモニア比率で）窒化ガリウムの堆積を続ける（第２段ＥＬＯ）。
［１５］有利には、これらの層のＴＤ密度は全表面で測定して１０7ｃｍ-2台の中間、ストライプ間では＜１０7ｃｍ-2である。
［１６］次いで、層７上で、第２のマスク８を堆積させ、このマスクには、第１マスク４の開口部の真上に複数の開口部９が配置されている（図４）。実際、それらは、第１層７の合体境界部から生じたＴＤが上層の成長層内で伝播するのを防止するように配列される。貫通転位（開口部の上）が上層内で伝播するのを阻止するために第２のマスクを第１のマスクに対してシフトさせなければならない、Davisら米国特許第６０５１８４９号、１９９９、DavisらＷＯ ９９／４４４２４、１９９９、イケダ米国特許第６１１１２７７号、２０００、スギウラら米国特許第６０１５９７９号、２０００、米国特許出願公開２００１／０００３０１９といった他の方法とは異なり、本発明では、ＴＤ低減メカニズムという利点を得るために、２つのマスクを、正確に見当を合わせて配置しなければならない。２Ｓ−ＥＬＯ法（米国特許第６３２５８５０号）は開口部上でのＴＤの発生を防止する。
［１７］別の有利な態様によると、［１３］〜［１４］に説明したように第２のエピタキシャル再成長を行う。
［１８］これは、最上層の選択成長層（本態様では第２の選択的成長層１０）のＴＤの密度を約１０7ｃｍ-2への低下を生ずる。
［１９］本発明に係る基板は、基板１、中間の完全合体した２Ｓ−ＥＬＯ層７、およびその上の完全合体した２Ｓ−ＥＬＯ層１０の組み合わせである。デバイスはホモエピタキシーにより１０の上面に作製される。
［２０］さらに別の態様によると、窒化ガリウムの第２の再成長を、得られた窒化ガリウムのエピタキシャル層中にボイドを形成するように、各種フィーチャの合体までは続けない。この態様は実施例２および３により詳しく説明する。本発明の範囲内に包含されるこの特定の方法は、ボイドの存在のために、得られた窒化ガリウムのエピタキシャル層の上部の自発的な分離を生ずることができる。
金属有機気相エピタキシーに適したエピタキシャル成長反応装置を使用する。
［１］例示として、基板1、特に（０００１）サファイアを使用する。サファイアの表面上に窒化ケイ素の非常に薄い膜２を形成する。この薄膜は、膜の厚みをほぼ数原子平面の厚みに制限するような短時間だけＮＨ3とＳｉＨ4とを反応させることにより得られたものである。
操作条件は次の通りである。
［２］気体媒体は同量の窒素と水素の混合ガスである。アンモニアをシランと共に、水素中５０ｐｐｍに希釈した形態で導入する。これらの条件下で典型的なＮＨ3とＳｉＨ4の反応時間は３０秒程度である。
その後の工程はレーザ反射率測定法（ＬＲ）により監視する。誘電体層が完全に形成された後、この誘導体膜上に厚み２０〜３０ｎｍの連続窒化ガリウム層を堆積させる。ＧａＮ層の堆積は、６００℃程度の低温で行う。ＧａＮ層の堆積が終了した後、それを１０８０℃程度の高温でアニーリングする。昇温と、気体媒体中の十分な量の水素の存在と、ＧａＮ層の下側の非常に薄い誘電体膜の存在との組み合わせの効果に、さらにケイ素の抗表面活性効果とが加わり、該ＧａＮ層のモホロジー（組織構造）はマストランスポート（質量輸送）による固相再結晶から生ずる強い変性を受ける。温度が１０６０℃に近づくと、バッファ層の反射率は突然低下する。最初の連続的なバッファ層は、その後、窒化ガリウムピラミッドから形成された不連続層に転化する（図１(a)）。この自発的なその場での再結晶過程が終わると、非常に良好な結晶品質のＧａＮフィーチャまたは島が得られ、これらのフィーチャまたは島は、誘電体層の厚みが非常に小さいため、基板とのエピタキシャル関係を保持している。その後の窒化ガリウムによるエピタキシャル再成長中に、ＧａＮのフィーチャまたは島がラテラルおよびバーティカル成長により発達する。こうして、ＧａＮフィーチャの完全合体により欠陥密度が１０8ｃｍ-1台のＧａＮ層３が得られた。
［３］次いで、かかるＧａＮ層の上にＳｉＮマスク４を堆積させる。その後、下側の層の所定領域を露出させるために、幅が３μｍで離間距離が７μｍの複数の線状開口をマスク内に作製する。この線状開口５は有利にはＧａＮ［１−１００］方向に向けるが、場合により、線状開口を他の方位、特にＧａＮ［１１−２０］方向となるようにして本例に記載した方法の変更例を実施することもできる。
［４］露出した領域６上で、ＧａＮフィーチャの［０００１］方向における成長速度が該フィーチャの傾斜側面に対して垂直な方向における成長速度より十分に大きくなるような操作条件下で不作為にドープされたＧａＮによるエピタキシャル再成長を行う。かかる条件下では、成長の異方性により（０００１）ファセットの消失が起こる。本方法の第１の実施工程（第１段）は、ＧａＮフィーチャの（０００１）ファセットが消失した時に終了する。第１段の終了後、ＧａＮフィーチャは｛１１−２２｝ラテラルファセットを持つストライプの形態をとり、その断面は三角形である。ただし、第１段の再成長をマスクを完全に被覆するようにＧａＮフィーチャの合体まで続けることも可能である。
［５］第２段は、第１段で作成されたＧａＮフィーチャ上にドープＧａＮ、特にマグネシウムドープＧａＮをエピタキシャル再成長させることからなる。ドーパントの導入効果により、成長異方性はＧａＮフィーチャの平坦化を誘導する。第１段で得られたＧａＮフィーチャのそれぞれの上に（０００１）ファセットが再出現する。この第２段中に、ドープＧａＮフィーチャが（０００１）ファセットの拡大と、逆に側面領域の縮小を伴って発達する。同じ効果は、温度を１１５０℃まで高めるか、または操作圧力を低下させる、あるいは気相中のＶ／ＩＩＩ比を高めることによっても得ることができる。本例に従った方法の第２段は、側面が消失した時に終了し、合体したドープＧａＮフィーチャにより形成された堆積層の上面はこうして平坦となる。
［６］ＴＤの９０°の曲がりのために、ＧａＮフィーチャの合体により形成された上面は、ＧａＮレーザダイオードのような電子デバイスのサイズに適合した領域内では新生欠陥が実質的に皆無である。残留するＴＤは、合体境界部と、ひょっとするとＴＤがラテラルファセットに達しない開口部の中央から現れる。
［７］このＧａＮの結晶学的品質をさらに改善するため、マスク用の別のＳｉＮ堆積層８を形成して２Ｓ−ＥＬＯを反復する。このマスクの開口部９は、合体境界部がマスクされるように、第１マスクの開口部の真上に位置させる（図４）。残留ＴＤはマスク８にいより停止されるか、または９０°曲がりを受ける。
［８］かかる方法により、ＴＤ＜１０7ｃｍ-2のＧａＮが製造される。
第１段ＥＬＯ処理の短縮または延長：ボイド法
［１］実施例１には２回の２Ｓ−ＥＬＯが基本的に同じ処理時間であるダブル２Ｓ−ＥＬＯによるＧａＮ基板が記載されている。この方法の別の変更例では、初回の２Ｓ−ＥＬＯをより長くして（図５）、再配分され始めている初回の２Ｓ−ＥＬＯからの残留ＴＤは９０°曲がりを受けるか、あるいはマスクにより停止されるようにする。
［２］逆に、２回目の２Ｓ−ＥＬＯを完全合体の前に開始することができる（図６）。この後の変更例では、ボイドＶを作り出すことができ、ボイドの形状は成長条件により調整できる。図６では、マスク８は（０００１）面を部分的に被覆し、Ｖ形状のファセットは完全に被覆している。この実施例１に記載した方法の第２の変更例では、実際、ボイドの形状および分布を制御することが可能になる。この後、このボイド法は、基板１からの上部部分１０の自発的な歪み誘起分離を助長するように調整することができる。
［３］かかる方法により、ＴＤ＜１０7ｃｍ-2のＧａＮが製造される。
マストランスポートによるボイド法
［１］２Ｓ−ＥＬＯ法では、９０°曲がった後のＴＤは、基板表面に平行に合体境界部に向かって伝播する。実際には、２つの横方向にオーバーグロースするウイングがぶつかりあって合体境界部を形成する。最終的にはこの合体境界部にボイドＶが形成される(おそらくは活性種の供給減少のために)。興味深いことに、３種類のＴＤの挙動が観察される。ＴＤは自由表面で停止するに違いないので、観察されるＴＤは、ボイド内で終わっているか（１型ＴＤ）、下向きに曲がってボイドの頂部で終わっているか（２型ＴＤ）、そして最後に層の上部に向かって再び上向きに曲がって合流し凹部を形成する（３型ＴＤ）。この３型のＴＤは解消することができず、そして層の上部で成長させたデバイス内まで伝播するので、層の最終品質に害を及ぼす。その上、ボイドの形状はＥＬＯ層の残留応力をコントロールすることが示された［M. Benyoucefら、Appl. Phys. Lett. 79, 4127-9 (2001)］。
［２］横方向に伝播する全てのＴＤがボイド内で終わるようにボイドの形状をコントロールすることが非常に有利であろう。また、ボイドの形状を調整して、応力を低減させるか、あるいは逆に開口部で剪断応力を誘起させて歪み誘起分離を増強させることも非常に有利であろう。
［３］オーバーグロースするストライプの形状を成長条件、圧力、温度、Ｖ／ＩＩＩ比により調整することは確立している。しかし、ボイドの形状だけを成長条件の制御により調整することは困難である。自由度は非常に狭い。
制御された成長条件下で、２Ｓ−ＥＬＯの第２段におけるラテラルファセットを｛１１−２０｝となるように調整する（図７(a)）。これらの２つの横方向に成長する縦方向前面では、ＴＤは自由表面に垂直であり、曲がることなく伝播する。２つの縦方向のファセットの前進が停止されると、幅が数μｍのトレンチができる（図７(a)）。この距離は正確に調整できる。次いで，DetchprohmらがJpn. J. Appl. Phys., 40, L16 (2001)に最初に提案したように、転位を曲げるために、マストランスポートを本手法に使用して、明確な幾何学形状を持つボイドを作成する。図７(b)〜(e)。マストランスポートは、約１１００℃の高温で、アンモニア下に、もちろんＴＭＧの供給を行わずに起こる。マストランスポートは表面拡散を介して起こる。全てのＧａＮ関連成長法におけるのと同様に、異方性がファセットを生じる。マストランスポート工程の終了時には縦方向ボイドができている。ボイドの高さが第１段で得られた三角形ストライプの高さに少なくとも等しい限り、横方向に伝播する全てのＴＤはこのボイド内で終わる。明確な合体平面が一つだけ形成されよう。
［４］図７(f)に示すように、最終表面はボイド上に凹部を示すだけであり、それはラテラル成長の増強下での成長（高温またはＭｇドーピング）により容易に解消することができる。
［５］最後に、実験は平坦な平面を得るために増大させたラテラル成長速度での再成長により終わる。ＴＤ密度をさらに低下させ、上層１０の脆さを増大させて基板１からの容易な分離を誘導するために、本方法をもう１回繰り返す。
［６］かかる方法により、ＴＤ＜１０7ｃｍ-2のＧａＮが製造される。
２倍周期
［１］本発明の別の態様では、２回目の２Ｓ−ＥＬＯを１回目の２Ｓ−ＥＬＯで使用したピッチの２倍のピッチで行う（図８）。１回目の２Ｓ−ＥＬＯは、フォーカスドイオンビーム（ＦＩＢ）のようなパターニング法を用いて、普通より小さいピッチで行うことができる。典型的には１μｍ程度のピッチが達成可能である。この方法から２つの利点が得られる。１回目のＥＬＯが数μｍ程度の非常な薄層を必要とするので、第１回ＥＬＯのウェハの反り（bowing）は弱いままであり、それにより第２マスクの整列がより正確になる。その上、この方法では唯一の残留ＴＤは合体境界部から来るものであるので、本発明のこの変更例は、ＬＤテクノロジーに対して１０μｍより大きな、より幅広の完全無欠陥のストライプを得るのを可能にする。
［２］かかる方法により、ＴＤ＜１０7ｃｍ-2のＧａＮが製造される。
ＨＶＰＥ
［１］２Ｓ−ＥＬＯ法がＨＶＰＥ（例えば、V. Wagnerら, JAP, 92, 1307, 2002参照）によっても達成しうることが証明されている。しかし、ＨＶＰＥによるラテラル成長の増強はキャリヤーガスの組成の変化により達成される。ＭＯＶＰＥに比べて、ＨＶＰＥはより高い成長速度を可能にする。したがって、ストライプのピッチはＭＯＶＰＥの場合よりずっと大きくすることができ、例えば、５μｍの開口部が５０μｍ幅のマスクされたストライプで離間したものとすることができる。実施例３では、出発層は２μｍ厚のＭＯＶＰＥ層であり、その後に実施例１に記載の方法が続く。
［２］マスクも同じ基本的な方法（その場堆積させたＳｉＮマスクまたは外部堆積させたＳｉＯ2、フォトリソグラフィーおよびＲＩＡ）を用いて作成される。パターニングのピッチは、５μｍｈ幅の開口部と１０または５０μｍ場のマスク部とで、１５μｍまたは５５μｍである。
［３］第１段のＥＬＯ時に、水素と窒素の混合ガスをキャリヤーガスとして使用する。その後、実施例１と同様に三角形のストライプが生成する。
［４］その後、隣接した２つのストライプからの成長前線が出会うまで｛１１−２２｝ファセットのラテラル伸長だけにより成長が続く。
［５］完全合体までその後の成長を続ける。この段階で、キャリヤーガス組成を純窒素に切り換えて平坦表面を得る。図９および１０の左下部は、この第１段ＥＬＯの終了時のＴＤの再区分を示す（この図はＴＥＭデータから作られている）。予想通り、ＴＤは合体領域に位置する。また、図９では、転位ループのＶ字型合成が起こっている（これはＭＯＶＰＥでは現れない）。したがって、第２段のマスキングはこれらの欠陥の伝播を停止させる。
［６］ピッチがより大きい図１０では、合体境界部に多くのＴＤが生成している。この場合も、第２段のマスキングが第２段２Ｓ−ＥＬＯにおけるこれらの欠陥の伝播を防止する。
ＭＯＶＰＥと組み合わせたＨＶＰＥ
［１］ＨＶＰＥはＭＯＶＰＥよりずっと高い成長速度を可能にするので、適切な組み合わせにより、離間幅をずっと広くしたストライプの合体をより短い時間で生ずるようにすることができる。
［２］実際、次の異なる方法にしたがって実験を行うことができる：まず第２組の三角形ストライプが生成するまで実施例１にしたがってＭＯＶＰＥにより成長を行う。
［３］次に、ＨＶＰＥにより成長をさらに続けて、この成長を、第１段が完全合体し、さらに基板１の分離を可能にし、自立ＧａＮが得られるようなかなりの厚みに達するまで（約２００〜３００μｍ）行う。
［４］基板１の分離はレーザリフトオフまたは基板の研摩のいずれかを用いて行うことができる。有利には、冷却時の歪み誘起分離を適当なボイド法により監視することができる。
［５］この方法は、こうしてＴＤ密度＜５×１０6ｃｍ-2の自立ＧａＮを生ずる。
異なる開口部形状
以上の実施例では、マスクパターンは一定の結晶学的方向に沿った一定ピッチのストライプ開口部であると規定された。本発明はそのようなパターンに制限されるものではない。規則的な開口部の二次元的な配列も使用できる（図１１(b)，(c)，(d)）が、ただし、２つのパターニング４および８は互いに正確に上下に重なり、ＧａＮ層の成長は２Ｓ−ＥＬＯにしたがって進行させる。また、図１１(a)および(b)に示すように、ストライプ開口部または規則的開口部のいずれかの非対称的配列もマスク２および４として使用できる。
図１１(a)〜(d)は、異なる可能な開口部形状を示すが、それらは例示として示したものであり、ＥＬＯ法のマスクの形状は図１１に示すものに制限されない。
図１(a)は、裸の基板上への窒化ケイ素の堆積、低温ＧａＮバッファ層の堆積及び最終成長温度でのこのバッファ層のアニーリングから生じた島の生成を示し、図１(b)は、［１０−１０］方向に沿ったラテラル伸長により成長が生じたが完全合体前の成長したままの層を示す。 多くの論文に記載されている標準的な一段ＥＬＯ (1-step ELO)(１Ｓ−ＥＬＯ）により成長させたＧａＮの［１−１００］方向に垂直な模式的断面図である。 本発明における出発層となる二段、ＥＬＯ (2-step ELO)（２Ｓ−ＥＬＯ）法により成長させたＧａＮの模式的断面図である。 まずＭＯＶＰＥにて二段法により成長させ、次に第１のマスクセットと正確に見当を合わせたマスクパターン上で成長させたＧａＮの模式的断面図である。第２の再成長も二段法である。最下部左側の部分は２段ＥＬＯに従って成長させたＧａＮのＴＥＭイメージに対応する。 第２のマスクを数μｍのＧａＮ成長の後に配置した本発明の別の例である。この場合、合体境界部でＴＤは分岐し始めるので、第２のマスクは、合体境界部からのＴＤを停止させ、かつ第１のＥＬＯの頂点からのＴＤを曲げるのに効率的である。 本方法のこの変更例では、第１ＥＬＯの完全合体の前に第２のマスクを堆積させ、それにより形状が制御可能なボイドを生ずる（ボイド法）。 マストランスポート下でトレンチを孔あけして適当な高さのボイドを作製したＥＬＯの進展を示す。 第２のマスクのピッチが第１のマスクピッチの正確に２倍である例を模式的に示す。これはより広い無欠陥ストライプを可能にする。 成長がＨＶＰＥにより行われ、成長は第１のマスクセットと正確に見当を合わせたマスクパターン上で達成される。第２の再成長も二段法である。最下部左側の部分は２段ＥＬＯ（V. Wagner et al, APL, 2002）に従って成長させたＧａＮのＴＥＭイメージに対応する。本例では、開口部は幅が５μｍ、ピッチが１３μｍであり、欠陥は歪みまたは不純物のために合体前に現れる。 開口部が５μｍ幅で１５μｍピッチである本発明に係るＨＶＰＥにより成長させた別の例である。ＴＤは新たな欠陥を発生させずに横方向に伝播するが、合体境界部では転位の束が生成し、それらは第２のマスクにより解消される。 本発明に係る開口部の可能なパターンのいくつかをまとめて示す。

Claims (26)

  1. 下記工程を含む窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法：
    −基板上でのＧａＮ層の堆積、
    −パターンを形成する複数の第１の開口部を有する第１マスクの堆積、
    −エピタキシャル条件下で該マスク上での窒化ガリウム層の１回目の再成長、
    −窒化ガリウムフィーチャの堆積と該フィーチャの異方性かつラテラルな成長とを誘起するように、バーティカル成長に対するラテラル成長のエンハンサーとなるドープ剤を含有させた窒化ガリウムの２回目の再成長、
    −第１の開口部の真上に第１の開口部と同じパターンを形成する複数の第２の開口部を有する第２マスクの堆積、ただし、第１の開口部パターンのピッチは第２の開口部のピッチと全く同一であるか、または２倍である、
    −エピタキシャル条件下で第２マスク上での窒化ガリウム層の３回目の再成長、
    −窒化ガリウムフィーチャの堆積と該フィーチャの異方性かつラテラルな成長とを誘起するように、バーティカル成長に対するラテラル成長のエンハンサーとなるドープ剤を含有させた窒化ガリウムの４回目の再成長。
  2. ２回目および４回目の再成長時に温度を高めてラテラル成長を増進させる、請求項１に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  3. ２回目および４回目の再成長時にガリウム供給源に対するアンモニアの分圧の比を高めてラテラル成長を増進させる、請求項１に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  4. ２回目および４回目の再成長時に圧力を低下させてラテラル成長を増進させる、請求項１に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  5. 複数の開口部からなるパターンのそれぞれが、基板の表面にほぼ平行な平面内において１方向に配列された複数のパターン要素の形態をとる、請求項１〜４のいずれか１項に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  6. 複数パターンの一つにおけるパターン要素のピッチが複数パターンの別のものにおけるパターン要素のピッチと互いに異なるが、これらの複数パターンが互いに平行にとどまる請求項５に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  7. 複数パターンのそれぞれのパターン要素がストライプの形態にある、請求項１〜６のいずれか１項に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  8. ストライプの幅が１０μｍ未満である、請求項７に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  9. 開口部が規則的な開口部である、請求項１〜６のいずれか１項に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  10. 開口部が規則的な多角形、特に六角形のものである、請求項１〜６のいずれか１項に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  11. 基板の全面積に対する基板または窒化ガリウムの露出割合が５〜８０％、有利には５〜５０％である、請求項１〜１０のいずれか１項に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  12. 請求項１に記載された窒化ガリウムの２回目の再成長が、得られた窒化ガリウムのエピタキシャル層中にボイドを生成するように、各種のフィーチャの合体までは続けられない、請求項１〜１１のいずれか１項に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  13. ボイドの存在のために得られた窒化ガリウムのエピタキシャル層の上部が自然分離する工程をさらに含む、請求項１２に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  14. 基板がサファイア、ＺｎＯ、６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ、Ｓｉ、ＧａＡｓ、ＬｉＧａＯ2、ＬｉＡｌＯ2、ＺｒＢ2、ＨｆＢ2、ＧａＡｓ、ＡｌＮ、ＧａＮおよびＭｇＡｌ2Ｏ4よりなる群から選ばれることを特徴とする、請求項１〜１３のいずれか１項に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  15. 誘電体層がＳｉxＮy型の層であることを特徴とする、請求項１〜１４のいずれか１項に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  16. 請求項１に記載された２回目と４回目の再成長時に使用されるドープ剤がマグネシウム、アンチモンおよびビスマスから選ばれる、請求項１〜１５のいずれか１項に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  17. 気相エピタキシャル堆積条件が、好ましくはＮ2／Ｈ2混合ガスからなるキャリヤーガスを使用する、請求項１〜１６のいずれか１項に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  18. 請求項１に記載された２回目と４回目の再成長を、金属有機気相エピタキシー（ＭＯＶＰＥ）、またはハロゲン化物気相エピタキシー（ＨＶＰＥ）、閉空間蒸気輸送（ＣＳＶＴ）あるいは前記成長法の２つの組み合わせにより行う、請求項１〜１７のいずれか１項に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  19. 最上ＧａＮ層をｎ型またはｐ型にドープする、請求項１〜１８のいずれか１項に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  20. 請求項１に記載された基板上のＧａＮ層の堆積が下記を含む、請求項１〜１９のいずれか１項に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法：
    −基板上にナノマスクとして機能する窒化珪素層を堆積し、
    −ＧａＮのバッファ層を堆積し、
    −アイランドを発現させるように最終成長温度まで温度を次第に高くし、
    −エピタキシャル条件下でＧａＮ層を堆積する。
  21. 請求項１に記載された工程順を２回以上繰り返す、請求項１〜２０のいずれか１項に記載の窒化ガリウム（ＧａＮ）のエピタキシャル層の製造方法。
  22. 請求項１〜２１のいずれか１項に記載の方法により得ることができることを特徴とする、エピタキシャル窒化ガリウム層。
  23. 厚みが１〜１０００μｍであり、その基板から場合により分離されている、請求項２２に記載のエピタキシャル窒化ガリウム層。
  24. 厚みが１０〜１０００μｍであることを特徴とする、請求項２３に記載の、基板から分離されたＧａＮ自立結晶。
  25. 請求項２２に記載のＧａＮエピタキシャル層をＨＶＰＥまたはＣＳＶＴにより厚膜化することにより得られた、厚膜自立ＧａＮ。
  26. 請求項２２〜２５のいずれか１項に記載の窒化ガリウムのエピタキシャル層を備えたことを特徴とする、光電子部品、特にレーザダイオード。
JP2006530713A 2003-05-21 2004-05-18 マスクを通るラテラル成長による窒化ガリウム基板の製造 Expired - Fee Related JP5103014B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US47282903P 2003-05-21 2003-05-21
US60/472,829 2003-05-21
PCT/IB2004/001914 WO2004105108A2 (en) 2003-05-21 2004-05-18 Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof

Publications (2)

Publication Number Publication Date
JP2007502546A true JP2007502546A (ja) 2007-02-08
JP5103014B2 JP5103014B2 (ja) 2012-12-19

Family

ID=33476980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006530713A Expired - Fee Related JP5103014B2 (ja) 2003-05-21 2004-05-18 マスクを通るラテラル成長による窒化ガリウム基板の製造

Country Status (5)

Country Link
EP (1) EP1625612B1 (ja)
JP (1) JP5103014B2 (ja)
KR (1) KR101170889B1 (ja)
CN (1) CN1791966A (ja)
WO (1) WO2004105108A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010534612A (ja) * 2007-07-26 2010-11-11 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ エピタキシャル方法およびこの方法によって成長させられたテンプレート
JP2019515860A (ja) * 2016-04-01 2019-06-13 ヘキサジェム アーベー Ｉｉｉ族窒化物材料の平坦な表面の形成
JP2019212836A (ja) * 2018-06-07 2019-12-12 株式会社豊田中央研究所 窒化物半導体装置の製造方法
JP2020536033A (ja) * 2017-10-05 2020-12-10 ヘキサジェム アーベー プレーナ形ｉｉｉ−ｎ半導体層を有する半導体デバイスおよび製作方法
KR102515944B1 (ko) * 2022-11-11 2023-03-31 한국세라믹기술원 Hvpe 성장법을 이용한 선택적 영역 성장에 의해 고전도성을 갖는 알파 산화갈륨 박막 구조물 및 그 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100664986B1 (ko) * 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
TWI408264B (zh) * 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
CN101600819B (zh) * 2006-12-08 2012-08-15 卢米洛格股份有限公司 通过在防止基材边缘的生长的基材上的外延生长制造氮化物单晶的方法
JP5165264B2 (ja) * 2007-03-22 2013-03-21 浜松ホトニクス株式会社 窒化物半導体基板
JP2008285364A (ja) * 2007-05-17 2008-11-27 Sumitomo Electric Ind Ltd ＧａＮ基板、それを用いたエピタキシャル基板及び半導体発光素子
JP5489117B2 (ja) * 2009-09-01 2014-05-14 シャープ株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
FR2968678B1 (fr) * 2010-12-08 2015-11-20 Soitec Silicon On Insulator Procédés pour former des matériaux a base de nitrure du groupe iii et structures formées par ces procédés
JP2013256440A (ja) * 2012-06-12 2013-12-26 Samsung Corning Precision Materials Co Ltd 窒化ガリウム基板の製造方法及び該製造方法により製造された窒化ガリウム基板
JP2014009156A (ja) * 2012-06-29 2014-01-20 Samsung Corning Precision Materials Co Ltd 窒化ガリウム基板の製造方法および該方法により製造された窒化ガリウム基板
DE102014101966A1 (de) 2014-02-17 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip
CN104465928A (zh) * 2014-12-10 2015-03-25 聚灿光电科技(苏州)有限公司 具有镂空结构的led外延结构及其制作方法
DE102015109761B4 (de) 2015-06-18 2022-01-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
WO2018073013A1 (en) 2016-10-19 2018-04-26 Hexagem Ab Forming a planar surface of a iii-nitride material
DE102022000520A1 (de) * 2022-02-10 2023-08-10 Azur Space Solar Power Gmbh Halbleiterscheibe zur Ausbildung von Halbleiterbauelementen

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232239A (ja) * 1998-12-08 2000-08-22 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2001326384A (ja) * 2000-05-16 2001-11-22 Shiro Sakai 窒化ガリウム系化合物半導体の製造方法
JP2002033282A (ja) * 2000-07-13 2002-01-31 Nichia Chem Ind Ltd 窒化物半導体基板及びその製造方法
JP2002261024A (ja) * 2001-02-28 2002-09-13 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ並びに半導体デバイス
JP2002299249A (ja) * 2001-03-29 2002-10-11 Sanyo Electric Co Ltd 半導体基板、半導体素子および半導体層の形成方法
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JP2003081697A (ja) * 2001-09-10 2003-03-19 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294440B1 (en) * 1998-04-10 2001-09-25 Sharp Kabushiki Kaisha Semiconductor substrate, light-emitting device, and method for producing the same
AU2001274810A1 (en) * 2000-04-17 2001-10-30 Virginia Commonwealth University Defect reduction in gan and related materials
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP3852000B2 (ja) * 2001-09-28 2006-11-29 豊田合成株式会社 発光素子
EP1403912A4 (en) * 2001-06-04 2009-08-26 Toyoda Gosei Kk PROCESS FOR PRODUCING A NITRIDE III SEMICONDUCTOR
EP1291904A3 (en) * 2001-09-10 2009-10-07 FUJIFILM Corporation GaN substrate formed over GaN layer having discretely formed minute holes produced by selective growth

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232239A (ja) * 1998-12-08 2000-08-22 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2001326384A (ja) * 2000-05-16 2001-11-22 Shiro Sakai 窒化ガリウム系化合物半導体の製造方法
JP2002033282A (ja) * 2000-07-13 2002-01-31 Nichia Chem Ind Ltd 窒化物半導体基板及びその製造方法
JP2002261024A (ja) * 2001-02-28 2002-09-13 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ並びに半導体デバイス
JP2002299249A (ja) * 2001-03-29 2002-10-11 Sanyo Electric Co Ltd 半導体基板、半導体素子および半導体層の形成方法
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JP2003081697A (ja) * 2001-09-10 2003-03-19 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010534612A (ja) * 2007-07-26 2010-11-11 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ エピタキシャル方法およびこの方法によって成長させられたテンプレート
US8574968B2 (en) 2007-07-26 2013-11-05 Soitec Epitaxial methods and templates grown by the methods
JP2019515860A (ja) * 2016-04-01 2019-06-13 ヘキサジェム アーベー Ｉｉｉ族窒化物材料の平坦な表面の形成
JP2020536033A (ja) * 2017-10-05 2020-12-10 ヘキサジェム アーベー プレーナ形ｉｉｉ−ｎ半導体層を有する半導体デバイスおよび製作方法
US11862459B2 (en) 2017-10-05 2024-01-02 Hexagem Ab Semiconductor device having a planar III-N semiconductor layer and fabrication method
JP2019212836A (ja) * 2018-06-07 2019-12-12 株式会社豊田中央研究所 窒化物半導体装置の製造方法
JP7056390B2 (ja) 2018-06-07 2022-04-19 株式会社豊田中央研究所 窒化物半導体装置の製造方法
KR102515944B1 (ko) * 2022-11-11 2023-03-31 한국세라믹기술원 Hvpe 성장법을 이용한 선택적 영역 성장에 의해 고전도성을 갖는 알파 산화갈륨 박막 구조물 및 그 제조 방법

Also Published As

Publication number Publication date
WO2004105108A2 (en) 2004-12-02
KR20060017804A (ko) 2006-02-27
CN1791966A (zh) 2006-06-21
WO2004105108A3 (en) 2005-01-13
KR101170889B1 (ko) 2012-08-06
JP5103014B2 (ja) 2012-12-19
EP1625612A2 (en) 2006-02-15
EP1625612B1 (en) 2015-10-21

Similar Documents

Publication Publication Date Title
US7445673B2 (en) Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
JP5103014B2 (ja) マスクを通るラテラル成長による窒化ガリウム基板の製造
US6503610B2 (en) Group III-V compound semiconductor and method of producing the same
JP3819730B2 (ja) 窒化物系半導体素子および窒化物半導体の形成方法
US6756246B2 (en) Method for fabricating III-V group compound semiconductor
JP4444104B2 (ja) 気相エピタキシにより低い欠陥密度を有する窒化ガリウム膜を作成するプロセス
US7649194B2 (en) Nitride semiconductor free-standing substrate
US6802902B2 (en) Process for producing an epitaxial layer of gallium nitride
KR101409112B1 (ko) 반도체 장치 및 그 제조 방법
US7399687B2 (en) Substrate of gallium nitride single crystal and process for producing the same
JP5635013B2 (ja) エピタキシャル成長用テンプレート及びその作製方法
KR100751959B1 (ko) 갈륨 나이트라이드 기반의 반도체 및 그 제조방법
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
US6770914B2 (en) III nitride semiconductor substrate for ELO
US20050132950A1 (en) Method of growing aluminum-containing nitride semiconductor single crystal
JP3946976B2 (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
GB2470097A (en) Epitaxial overgrowth
KR100941596B1 (ko) 3-5족 화합물 반도체의 제조방법 및 반도체 소자
JP2003257879A (ja) ３−５族化合物半導体の製造方法及び３−５族化合物半導体
JP5313976B2 (ja) 窒化物半導体薄膜およびその成長方法
JP4425871B2 (ja) Ｉｉｉ族窒化物膜の製造用下地膜の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100907

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101008

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101013

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110530

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110606

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110701

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110708

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110729

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120406

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120413

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120509

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120608

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121001

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5103014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees