JP5489117B2 - 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子 - Google Patents

窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子 Download PDF

Info

Publication number
JP5489117B2
JP5489117B2 JP2010134988A JP2010134988A JP5489117B2 JP 5489117 B2 JP5489117 B2 JP 5489117B2 JP 2010134988 A JP2010134988 A JP 2010134988A JP 2010134988 A JP2010134988 A JP 2010134988A JP 5489117 B2 JP5489117 B2 JP 5489117B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
semiconductor layer
nitride
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010134988A
Other languages
English (en)
Other versions
JP2011077499A (ja
Inventor
聡 駒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010134988A priority Critical patent/JP5489117B2/ja
Priority to US12/849,509 priority patent/US8445930B2/en
Priority to CN201010271331.0A priority patent/CN102005523B/zh
Publication of JP2011077499A publication Critical patent/JP2011077499A/ja
Application granted granted Critical
Publication of JP5489117B2 publication Critical patent/JP5489117B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Description

本発明は、窒化物半導体発光ダイオード素子および窒化物半導体レーザ素子などの発光デバイスならびに窒化物半導体トランジスタ素子などの電子デバイスなどの窒化物半導体素子、その窒化物半導体素子の製造方法、窒化物半導体層の製造方法ならびに窒化物半導体発光素子に関する。
従来から、窒化物半導体素子に用いられる基板としては、ＧａＮ基板、ＳｉＣ基板およびサファイア基板などが用いられているが、製造コストを低くすることができるとともに、窒化物半導体素子の量産性を向上させる観点からサファイア基板が用いられることが多い。
しかしながら、サファイア基板上に窒化物半導体層を積層して窒化物半導体素子を作製した場合には、サファイア基板と窒化物半導体層との高い格子不整合率により、窒化物半導体素子を構成する窒化物半導体層をその厚さ方向に伝播する転位（貫通転位）が生じることがある。
このような貫通転位は、窒化物半導体発光ダイオード素子における発光効率の低下、窒化物半導体レーザ素子における短寿命化、および窒化物半導体トランジスタ素子における電子移動度の低下などの様々な窒化物半導体素子の特性低下につながる。
そこで、たとえば特許文献１（特開２００２−４３２３３号公報）には、サファイア基板上にＧａＮ半導体層を積層し、そのＧａＮ半導体層上に複数の開口を設けたＳｉＮ層を積層し、さらにはそのＳｉＮ層上にＧａＮ半導体層を積層することによって、最上層となるＧａＮ半導体層中の転位密度を減少させ、結晶性を向上させることができることが開示されている。
特開２００２−４３２３３号公報
上記の特許文献１の方法によれば、ＧａＮ半導体層上のＳｉＮ層が存在する箇所においてはＧａＮ半導体層は成長しないが、ＳｉＮ層が存在しないＳｉＮ層の開口部分からＧａＮ半導体層が鉛直方向に成長した後に水平方向に成長することによってＳｉＮ層上にＧａＮ半導体層が積層することになる。
しかしながら、ＳｉＮ層の開口部分から露出している下地のＧａＮ半導体層に貫通転位が生じている場合には、その貫通転位の伝播をＳｉＮ層によって防ぐことができないことから、ＳｉＮ層上のＧａＮ半導体層にも貫通転位が引き継がれてしまい、最上層となるＧａＮ半導体層における転位密度を効果的に低減することができないという問題があった。
一方、ＳｉＮ層の表面における開口部分の面積を小さくして、サファイア基板の表面におけるＳｉＮ層の被覆率を高くした場合には、最上層となるＧａＮ半導体層の表面の平坦性が悪化するという問題があった。
したがって、特許文献１に記載の方法を用いて作製した最上層となるＧａＮ半導体層の表面上に窒化物半導体層を積層して窒化物半導体素子を作製した場合でも、窒化物半導体素子の特性悪化の問題を十分に解消することができるとは言えなかった。
上記の事情に鑑みて、本発明の目的は、特性を向上させることができる窒化物半導体素子、その窒化物半導体素子の製造方法および窒化物半導体発光素子を提供することにある。
また、本発明の目的は、結晶性を向上させることができるとともに、表面の平坦性に優れた窒化物半導体層の製造方法を提供することにある。
本発明は、基板と、基板上に設けられたＡｌ x1 Ｇａ 1-x1 Ｎ（０＜ｘ１≦１）の式で表される窒化物半導体からなる窒化物半導体バッファ層と、窒化物半導体バッファ層上に設けられた開口部を有する厚さ１０ｎｍ以下の窒化珪素層と、窒化珪素層上に設けられた第１の窒化物半導体層と、第１の窒化物半導体層上に設けられた第２の窒化物半導体層と、を含み、第１の窒化物半導体層の少なくとも一部が窒化珪素層の表面に対して傾いた表面を有する窒化物半導体素子である。
ここで、本発明の窒化物半導体素子においては、窒化珪素層の表面に対して第１の窒化物半導体層の傾いた表面が為す角度が４５°以上６５°以下であることが好ましい。
また、本発明の窒化物半導体素子においては、窒化珪素層と第１の窒化物半導体層とが接触していることが好ましい。
また、本発明の窒化物半導体素子においては、第１の窒化物半導体層と第２の窒化物半導体層とが接触していることが好ましい。
また、本発明の窒化物半導体素子は、窒化物半導体バッファ層上に設けられた窒化物半導体下地層をさらに含み、窒化物半導体下地層上に窒化珪素層が設けられていることが好ましい。
また、本発明は、基板上にＡｌ x1 Ｇａ 1-x1 Ｎ（０＜ｘ１≦１）の式で表される窒化物半導体からなる窒化物半導体バッファ層を形成する工程と、窒化物半導体バッファ層上に開口部を有する厚さ１０ｎｍ以下の窒化珪素層を形成する工程と、窒化珪素層上に窒化珪素層の表面に対して傾いた表面を有する第１の窒化物半導体層を形成する工程と、第１の窒化物半導体層上に窒化珪素層の表面に対して傾いた表面の間の空隙を埋めるようにして第２の窒化物半導体層を形成する工程と、を含む、窒化物半導体素子の製造方法である。
ここで、本発明の窒化物半導体素子の製造方法においては、第２の窒化物半導体層の形成時に供給されるＩＩＩ族元素に対するＶ族元素のモル比は、第１の窒化物半導体層の形成時に供給されるＩＩＩ族元素に対するＶ族元素のモル比よりも大きいことが好ましい。
また、本発明の窒化物半導体素子の製造方法においては、第１の窒化物半導体層の形成時に供給されるＩＩＩ族元素に対するＶ族元素のモル比が１０００未満であることが好ましい。
また、本発明の窒化物半導体素子の製造方法においては、第２の窒化物半導体層の形成時に供給されるＩＩＩ族元素に対するＶ族元素のモル比が１０００以上であることが好ましい。
また、本発明の窒化物半導体素子の製造方法においては、第１の窒化物半導体層の形成時における基板の温度は、第２の窒化物半導体層の形成時における基板の温度よりも低いことが好ましい。
また、本発明の窒化物半導体素子の製造方法においては、第１の窒化物半導体層は窒素ガスを含むガスの供給により形成されることが好ましい。
また、本発明の窒化物半導体素子の製造方法においては、第１の窒化物半導体層は６．７×１０4Ｐａ以上の圧力雰囲気で形成されることが好ましい。
また、本発明の窒化物半導体素子の製造方法においては、第１の窒化物半導体層は窒化珪素層の表面に対して第１の窒化物半導体層の傾いた表面が為す角度が４５°以上６５°以下となるように形成されることが好ましい。
また、本発明の窒化物半導体素子の製造方法においては、窒化珪素層は窒素ガスを含むガスの供給により形成されることが好ましい。
また、本発明は、基板上にＡｌx1Ｇａ1-x1Ｎ（０＜ｘ１≦１）の式で表される窒化物半導体からなる窒化物半導体層である窒化物半導体バッファ層を形成する工程と、窒化物半導体バッファ層上に窒化物半導体下地層を形成する工程と、窒化物半導体下地層上に開口部を有する厚さ１０ｎｍ以下の窒化珪素層を形成する工程と、窒化珪素層上に窒化珪素層の表面に対して傾いた表面を有する第１の窒化物半導体層を形成する工程と、第１の窒化物半導体層上に窒化珪素層の表面に対して傾いた表面の間の空隙を埋めるようにして第２の窒化物半導体層を形成する工程と、を含む、窒化物半導体素子の製造方法である。
また、本発明は、基板上にＡｌ x1 Ｇａ 1-x1 Ｎ（０＜ｘ１≦１）の式で表される窒化物半導体からなる窒化物半導体層である窒化物半導体バッファ層を形成する工程と、窒化物半導体バッファ層上に開口部を有する厚さ１０ｎｍ以下の窒化珪素層を形成する工程と、窒化珪素層上に窒化珪素層の表面に対して傾いた表面を有する第１の窒化物半導体層を形成する工程と、第１の窒化物半導体層上に窒化珪素層の表面に対して傾いた表面の間の空隙を埋めるようにして第２の窒化物半導体層を形成する工程と、を含む、窒化物半導体層の製造方法である。
また、本発明は、基板上にＡｌx1Ｇａ1-x1Ｎ（０＜ｘ１≦１）の式で表される窒化物半導体からなる窒化物半導体層である窒化物半導体バッファ層を形成する工程と、窒化物半導体バッファ層上に窒化物半導体下地層を形成する工程と、窒化物半導体下地層上に開口部を有する厚さ１０ｎｍ以下の窒化珪素層を形成する工程と、窒化珪素層上に窒化珪素層の表面に対して傾いた表面を有する第１の窒化物半導体層を形成する工程と、第１の窒化物半導体層上に窒化珪素層の表面に対して傾いた表面の間の空隙を埋めるようにして第２の窒化物半導体層を形成する工程と、を含む、窒化物半導体層の製造方法である。
また、本発明は、基板と、基板上に設けられたＡｌ x1 Ｇａ 1-x1 Ｎ（０＜ｘ１≦１）の式で表される窒化物半導体からなる窒化物半導体層である窒化物半導体バッファ層と、窒化物半導体バッファ層上に設けられた開口部を有する厚さ１０ｎｍ以下の窒化珪素層と、窒化珪素層上に設けられた第１の窒化物半導体層と、第１の窒化物半導体層上に設けられた第２の窒化物半導体層と、第２の窒化物半導体層上に設けられた第１導電型窒化物半導体層と、第１導電型窒化物半導体層上に設けられた窒化物半導体活性層と、窒化物半導体活性層上に設けられた第２導電型窒化物半導体層と、を少なくとも備え、第１の窒化物半導体層の少なくとも一部が窒化珪素層の表面に対して傾いた表面を有する窒化物半導体発光素子である。ここで、第２の窒化物半導体層はマグネシウムおよび亜鉛の少なくとも一方からなる表面活性元素を含むことが好ましい。また、表面活性元素の原子濃度は１×１０17／ｃｍ3以上１×１０20／ｃｍ3以下であることがより好ましい。
また、本発明は、基板と、基板上に設けられたＡｌ x1 Ｇａ 1-x1 Ｎ（０＜ｘ１≦１）の式で表される窒化物半導体からなる窒化物半導体層である窒化物半導体バッファ層と、窒化物半導体バッファ層上に設けられた開口部を有する厚さ１０ｎｍ以下の窒化珪素層と、窒化珪素層上に設けられた第１の窒化物半導体層と、第１の窒化物半導体層上に設けられた第１導電型窒化物半導体層と、第１導電型窒化物半導体層上に設けられた窒化物半導体活性層と、窒化物半導体活性層上に設けられた第２導電型窒化物半導体層と、を少なくとも備え、第１の窒化物半導体層の少なくとも一部が窒化珪素層の表面に対して傾いた表面を有する窒化物半導体発光素子である。
また、本発明の窒化物半導体発光素子において、基板は、窒化物半導体バッファ層が設けられる表面に凹凸構造を有していることが好ましい。
また、本発明は、表面に凹凸構造を有する基板と、基板の凹凸構造を有する表面上に設けられたＡｌ x1 Ｇａ 1-x1 Ｎ（０＜ｘ１≦１）の式で表される窒化物半導体からなる窒化物半導体層である窒化物半導体バッファ層と、窒化物半導体バッファ層上に設けられた開口部を有する厚さ１０ｎｍ以下の窒化珪素層と、窒化珪素層上に設けられた第１の窒化物半導体層と、第１の窒化物半導体層上に設けられた第２の窒化物半導体層と、第２の窒化物半導体層上に設けられた第１導電型窒化物半導体層と、第１導電型窒化物半導体層上に設けられた窒化物半導体活性層と、窒化物半導体活性層上に設けられた第２導電型窒化物半導体層と、を少なくとも備え、窒化珪素層の少なくとも一部の表面が基板の表面の凹凸構造の凸部の上面よりも低く位置している窒化物半導体発光素子である。ここで、第２の窒化物半導体層はマグネシウムおよび亜鉛の少なくとも一方からなる表面活性元素を含むことが好ましい。また、表面活性元素の原子濃度は１×１０17／ｃｍ3以上１×１０20／ｃｍ3以下であることがより好ましい。
また、本発明は、表面に凹凸構造を有する基板と、基板の凹凸構造を有する表面上に設けられたＡｌ x1 Ｇａ 1-x1 Ｎ（０＜ｘ１≦１）の式で表される窒化物半導体からなる窒化物半導体層である窒化物半導体バッファ層と、窒化物半導体バッファ層上に設けられた開口部を有する厚さ１０ｎｍ以下の窒化珪素層と、窒化珪素層上に設けられた第１の窒化物半導体層と、第１の窒化物半導体層上に設けられた第１導電型窒化物半導体層と、第１導電型窒化物半導体層上に設けられた窒化物半導体活性層と、窒化物半導体活性層上に設けられた第２導電型窒化物半導体層と、を少なくとも備え、窒化珪素層の少なくとも一部の表面が基板の表面の凹凸構造の凸部の上面よりも低く位置している窒化物半導体発光素子である。
また、本発明の窒化物半導体発光素子は、窒化物半導体バッファ層上に設けられた窒化物半導体下地層をさらに含むことが好ましい。
また、本発明の窒化物半導体発光素子においては、基板の表面の結晶方位が＜０００１＞方向に対して＜１１−２０＞方向または＜１−１００＞方向に傾斜していることが好ましい。ここで、傾斜の角度が０．０５°以上２°以下であることがより好ましい。
本発明によれば、特性を向上させることができる窒化物半導体素子、その窒化物半導体素子の製造方法および窒化物半導体発光素子を提供することができる。
また、本発明によれば、結晶性を向上させることができるとともに、表面の平坦性に優れた窒化物半導体層の製造方法を提供することができる。
実施の形態１の窒化物半導体発光ダイオード素子の模式的な断面図である。 実施の形態１の窒化物半導体発光ダイオード素子の製造方法の一例における製造工程の一部を図解する模式的な断面図である。 実施の形態１の窒化物半導体発光ダイオード素子の製造方法の一例における製造工程の他の一部を図解する模式的な断面図である。 実施の形態１の窒化物半導体発光ダイオード素子の製造方法の一例における製造工程の他の一部を図解する模式的な断面図である。 実施の形態１の窒化物半導体発光ダイオード素子の製造方法の一例における製造工程の他の一部を図解する模式的な断面図である。 第１の窒化物半導体層の形成後の基板の一例の模式的な断面図である。 第１の窒化物半導体層の形成後の基板の他の一例の模式的な断面図である。 実施の形態１の窒化物半導体発光ダイオード素子の製造方法の一例における製造工程の他の一部を図解する模式的な断面図である。 実施の形態１の窒化物半導体発光ダイオード素子の製造方法の一例における製造工程の他の一部を図解する模式的な断面図である。 実施の形態１の窒化物半導体発光ダイオード素子の製造方法の一例における製造工程の他の一部を図解する模式的な断面図である。 実施の形態２においてスパッタ法により基板の表面上に窒化物半導体バッファ層を積層するのに用いられるスパッタ装置の一例の模式的な構成図である。 実施の形態２においてスパッタ法により基板の表面上に窒化物半導体バッファ層を積層するのに用いられるスパッタ装置の一例の模式的な構成図である。 実施の形態３の窒化物半導体レーザ素子の模式的な断面図である。 実施の形態３の窒化物半導体レーザ素子の製造方法の一例における製造工程の一部を図解する模式的な断面図である。 実施の形態３の窒化物半導体レーザ素子の製造方法の一例における製造工程の他の一部を図解する模式的な断面図である。 実施の形態４の窒化物半導体トランジスタ素子の模式的な断面図である。 実施の形態４の窒化物半導体トランジスタ素子の製造方法の一例における製造工程の一部を図解する模式的な断面図である。 実施例１のｎ型ＧａＮ層の製造工程の一部を図解する模式的な断面図である。 実施例１のｎ型ＧａＮ層の製造工程の他の一部を図解する模式的な断面図である。 実施例１のｎ型ＧａＮ層の製造工程の他の一部を図解する模式的な断面図である。 実施例１のｎ型ＧａＮ層の製造工程の他の一部を図解する模式的な断面図である。 実施例１のｎ型ＧａＮ層の製造工程において作製された第１の窒化物半導体層としてのＧａＮ層の表面のＳＥＭ（Scanning Electron Microscope）像である。 実施例１のｎ型ＧａＮ層の製造工程の他の一部を図解する模式的な断面図である。 実施例１のｎ型ＧａＮ層の表面のＣＬ（Cathode Luminescence；カソードルミネッセンス）像である。 実施例２の窒化物半導体発光ダイオード素子の製造工程の一部を図解する模式的な断面図である。 実施例２の窒化物半導体発光ダイオード素子の製造工程の他の一部を図解する模式的な断面図である。 実施例２の窒化物半導体発光ダイオード素子の製造工程の他の一部を図解する模式的な断面図である。 実施の形態１の窒化物半導体発光ダイオード素子の他の構成の模式的な断面図である。 実施の形態５の窒化物半導体発光ダイオード素子の基板近傍の模式的な断面図である。
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
＜実施の形態１＞
図１に、本発明の窒化物半導体素子の一例である実施の形態１の窒化物半導体発光ダイオード素子の模式的な断面図を示す。
ここで、実施の形態１の窒化物半導体発光ダイオード素子は、基板１と、基板１の表面に接して設けられた窒化物半導体バッファ層２と、窒化物半導体バッファ層２の表面に接して設けられた窒化物半導体下地層３と、窒化物半導体下地層３の表面に接して設けられた開口部４ａを有する窒化珪素層４と、窒化珪素層４の開口部４ａから窒化珪素層４の表面に接して設けられた第１の窒化物半導体層５と、第１の窒化物半導体層５の表面に接して設けられた第２の窒化物半導体層６と、第２の窒化物半導体層６の表面に接して設けられたｎ型窒化物半導体層７と、ｎ型窒化物半導体層７の表面に接して設けられた窒化物半導体超格子構造層８と、窒化物半導体超格子構造層８の表面に接して設けられた窒化物半導体活性層９と、窒化物半導体活性層９の表面に接して設けられた第１のｐ型窒化物半導体層１０と、第１のｐ型窒化物半導体層１０の表面に接して設けられた第２のｐ型窒化物半導体層１１と、第２のｐ型窒化物半導体層１１の表面に接して設けられた透光性電極層１２と、を備えている。そして、ｎ型窒化物半導体層７の露出表面に接するようにしてｎ側電極１３が設けられており、透光性電極層１２の表面に接するようにしてｐ側電極１４が設けられている。なお、窒化珪素層４の厚さは１０ｎｍ以下であることが好ましく、２ｎｍ以下であることがより好ましい。窒化珪素層４の厚さを１０ｎｍ以下とした場合、特に２ｎｍ以下とした場合には、窒化珪素層４が非常に薄く形成されるため、窒化珪素層４の厚さの不均一性によって自発的に開口部４ａが生じる傾向にある。
ここで、実施の形態１の窒化物半導体発光ダイオード素子においては、第１の窒化物半導体層５の表面（以下、「斜めファセット」という。）５ａは、窒化珪素層４の表面４ｂに対して傾いている。
以下、実施の形態１の窒化物半導体発光ダイオード素子の製造方法の一例について説明する。
まず、図２の模式的断面図に示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属気相成長）法によって、基板１の表面上に窒化物半導体バッファ層２を積層する。
ここで、基板１としては、たとえばサファイア基板、炭化珪素基板、窒化ガリウム基板または酸化亜鉛基板などを用いることができる。
基板１の表面の結晶方位は、＜０００１＞方向に対して＜１１−２０＞方向または＜１−１００＞方向に傾斜していることが好ましい。このように傾斜した表面を有する基板１を用いた場合には、基板１の表面上に形成される窒化物半導体層がこの表面の傾斜によって形成されたステップによりステップフロー成長するため、２次元成長が促進されて、窒化物半導体層の表面モフォロジーが改善される傾向にある。
基板１の表面の結晶方位が、＜０００１＞方向に対する＜１１−２０＞方向または＜１−１００＞方向に傾斜している場合には、その傾斜の角度は０．０５°以上２°以下であることが好ましい。この傾斜の角度は０．０５°未満である場合には、窒化物半導体層がステップフロー成長しない傾向にあり、２°よりも大きい場合には、ステップ密度が高くなりすぎてテラスの幅が小さくなるため、ステップが統合してマクロステップとなり、基板１の表面上に形成される窒化物半導体層の表面が荒れる傾向にある。この傾斜の角度が０．０５°以上２°以下である場合には、基板１の表面上に窒化物半導体層をステップフロー成長させることにより窒化物半導体層の表面モフォロジーを向上させることができる傾向にある。
また、窒化物半導体バッファ層２としては、たとえば基板１の表面温度を４００℃以上７００℃以下としてＡｌx1Ｇａ1-x1Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ１≦１）を積層することが好ましい。
次に、図３の模式的断面図に示すように、ＭＯＣＶＤ法によって、窒化物半導体バッファ層２の表面上に窒化物半導体下地層３を積層する。
ここで、窒化物半導体下地層３としては、たとえばＡｌx2Ｇａy2Ｉｎz2Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｚ２≦１、ｘ２＋ｙ２＋ｚ２≠０）を積層することができるが、窒化物半導体下地層３の結晶性を高くする観点からはＧａＮ層を積層することが好ましい。
次に、図４の模式的断面図に示すように、ＭＯＣＶＤ法によって、窒化物半導体下地層３の表面上に複数の開口部４ａを有する窒化珪素層４を積層する。ここで、窒化珪素層４の開口部４ａからは窒化物半導体下地層３の表面が露出することになる。
複数の開口部４ａを有する窒化珪素層４は、たとえば、窒素ガスなどのキャリアガスとともに、シランおよび／またはモノメチルシランなどの珪素源ガスおよびアンモニアなどの窒素源ガスをＭＯＣＶＤ装置内に供給して、窒化物半導体下地層３の表面上に部分的に窒化珪素層４が形成された時点で上記の珪素源ガスおよび窒素源ガスのＭＯＣＶＤ装置内への供給を停止することによって積層することができる。
このような複数の開口部４ａを有する窒化珪素層４を窒化物半導体下地層３の表面上に積層することによって、後述の工程において、窒化珪素層４の開口部４ａから露出している窒化物半導体下地層３の表面上に第１の窒化物半導体層５を選択的に成長させることができる。また、窒化珪素層４の設置箇所においては、窒化物半導体下地層３に生じている貫通転位などの転位の伝播を窒化珪素層４によって防ぐことができる。
また、窒化珪素層４は、歪により生じた素子の内部応力の少なくとも一部を解放する層としても機能させることができる。窒化珪素層４が歪により生じた素子の内部応力の少なくとも一部を解放する場合には、窒化珪素層４上に積層された窒化物半導体層を厚くして素子を作製したときや大口径の基板１の表面上に窒化物半導体層を積層して素子を作製したときなどに素子に生じる反りを低減することができる。
次に、図５の模式的断面図に示すように、ＭＯＣＶＤ法によって、窒化珪素層４の開口部４ａから露出している窒化物半導体下地層３の表面から第１の窒化物半導体層５を選択的に成長させて、窒化珪素層４の少なくとも一部を覆うように第１の窒化物半導体層５を積層する。
ここで、窒化物半導体下地層５としては、たとえばＡｌx3Ｇａy3Ｉｎz3Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ３≦１、０≦ｙ３≦１、０≦ｚ３≦１、ｘ３＋ｙ３＋ｚ３≠０）を積層することができる。
第１の窒化物半導体層５は、窒化珪素層４の表面４ｂに対して傾いた表面である斜めファセット５ａを有するように形成される。第１の窒化物半導体層５が斜めファセット５ａを有することにより、たとえば図６の模式的断面図の矢印に示されるように、窒化珪素層４の開口部４ａから選択的に成長した第１の窒化物半導体層５に伝播してきた転位の伝播方向を鉛直方向（本実施の形態においては、基板１の表面に対して垂直な方向）から水平方向（本実施の形態においては、基板１の表面に対して平行な方向）に向けて曲げることができるため、第１の窒化物半導体層５の上面５ｂにおける転位密度を大幅に低減することができる。
第１の窒化物半導体層５が、水平方向に平行な窒化珪素層４の表面４ｂに対して傾きを有する斜めファセット５ａを有することによって、鉛直方向に伸長する転位の伝播方向を曲げることができる理由としては、斜めファセット５ａにより第１の窒化物半導体層５の上面５ｂの露出面積が小さくなり、本来、鉛直方向に伝播するはずの転位が空間的に制限を受け、水平方向に曲げられるためであると考えられる。
また、第１の窒化物半導体層５の斜めファセット５ａと、窒化珪素層４の表面４ｂとが為す角度θ１は特には限定されないが、４５°以上６０°以下であることが好ましい。第１の窒化物半導体層５の斜めファセット５ａと窒化珪素層４の表面４ｂとが為す角度θ１が４５°以上６０°以下である場合には、第１の窒化物半導体層５において、鉛直方向に伸長する転位の伝播方向をさらに効率的に曲げることができる傾向にある。また、第１の窒化物半導体層５の高さｈ１は、たとえば０．１μｍ以上５μｍ以下とすることができる。
また、第１の窒化物半導体層５は、たとえば図７の模式的断面図に示すように、図５および図６の上面５ｂを有さず、断面が山形となるような斜めファセット５ａを有することが好ましい。この場合には、第１の窒化物半導体層５において、鉛直方向に伸長する転位の伝播方向を効率的に曲げることができる傾向が大きくなる。
なお、図７に示す第１の窒化物半導体層５の斜めファセット５ａと窒化珪素層４の表面４ｂとが為す角度θ２は４５°以上６０°以下であることが好ましい。また、第１の窒化物半導体層５の高さｈ２は、たとえば０．１μｍ以上１０μｍ以下とすることができる。
以上のような第１の窒化物半導体層５に斜めファセット５ａを形成するための条件としては、たとえば、（ｉ）第１の窒化物半導体層５の積層時に供給されるＩＩＩ族元素に対するＶ族元素のモル比（Ｖ族元素のモル数／ＩＩＩ族元素のモル数；以下、「Ｖ／ＩＩＩ比」という。）を低くすること、（ｉｉ）第１の窒化物半導体層５の積層時における基板１の温度を低くすること、（ｉｉｉ）第１の窒化物半導体層５の積層時における雰囲気の圧力を高くすること、および（ｉｖ）キャリアガスに窒素ガスを混ぜ込むことなどが挙げられる。より詳細には、（ｉ）第１の窒化物半導体層５の積層時におけるＶ／ＩＩＩ比は１０００未満とすることが好ましく、（ｉｉ）第１の窒化物半導体層５の積層時における基板１の温度は８５０℃以上９５０℃以下とすることが好ましく、（ｉｉｉ）第１の窒化物半導体層５の積層時における雰囲気の圧力は５００Ｔｏｒｒ以上（６．７×１０4Ｐａ以上）とすることが好ましい。
次に、図８の模式的断面図に示すように、ＭＯＣＶＤ法によって、第１の窒化物半導体層５の表面上に第２の窒化物半導体層６を積層する。第２の窒化物半導体層６は、第１の窒化物半導体層５の斜めファセット５ａの間の間隙を埋めるように積層される。このようにして積層された第２の窒化物半導体層６は、転位の伝播方向が曲げられた第１の窒化物半導体層５の表面上に積層されることから、転位密度が低く結晶性に優れるとともに表面の平坦性に優れたものとすることができる。
ここで、第２の窒化物半導体層６としては、たとえばＡｌx4Ｇａy4Ｉｎz4Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ４≦１、０≦ｙ４≦１、０≦ｚ４≦１、ｘ４＋ｙ４＋ｚ４≠０）を積層することができる。
第２の窒化物半導体層６の積層時におけるＶ／ＩＩＩ比は、第１の窒化物半導体層５の積層時におけるＶ／ＩＩＩ比よりも高くすることが好ましく、なかでも第２の窒化物半導体層６の積層時におけるＶ／ＩＩＩ比は１０００以上にすることが好ましい。第２の窒化物半導体層６の積層時におけるＶ／ＩＩＩ比を１０００以上とした場合には、第２の窒化物半導体層６をより薄い膜厚でより平坦な表面を有するように形成することができる傾向が大きくなる。
また、第２の窒化物半導体層６の積層時におけるＶ／ＩＩＩ比を、第１の窒化物半導体層５の積層時におけるＶ／ＩＩＩ比よりも高くして第２の窒化物半導体層６を積層することによって、第１の窒化物半導体層５または第２の窒化物半導体層６のいずれか一方のみを積層する場合と比較して、第２の窒化物半導体層６のＸ線回折法によるＸ線ロッキングカーブの半値幅（以下、単に「半値幅」という。）を小さくすることができ、第２の窒化物半導体層６の結晶性を高くすることができる傾向にある。なかでも、第１の窒化物半導体層５と第２の窒化物半導体層６とをともに形成することによって、第２の窒化物半導体層６における刃状転位と相関のある（１０−１２）面の半値幅をたとえば９０ａｒｃｓｅｃ程度とすることができるため、ＭＯＣＶＤ法によるサファイア基板などの異種基板上に成長させた窒化物半導体層の（１０−１２）面の半値幅としては最高レベルの値を実現することが可能となる。
なお、結晶面および方向を表わす場合に、本来であれば所要の数字の上にバーを付した表現をするべきであるが、表現手段に制約があるため、本明細書においては、所要の数字の上にバーを付す表現の代わりに、所要の数字の前に「−」を付して表現している。
また、第１の窒化物半導体層５の積層時におけるＶ／ＩＩＩ比を相対的に低くし、第２の窒化物半導体層６の積層時におけるＶ／ＩＩＩ比を相対的に高くすることによって、以下の（ａ）に示される特性を有する第１の窒化物半導体層５および以下の（ｂ）に示される特性を有する第２の窒化物半導体層６をそれぞれ形成することができる。
（ａ）斜めファセット５ａの形成により転位の伝播方向を曲げることができるとともに、第１の窒化物半導体層５単体の半値幅が大きくかつ第１の窒化物半導体層５を構成する結晶粒のサイズが大きいために核形成に適した特性。
（ｂ）第２の窒化物半導体層６単体の半値幅が小さいために核形成後の層に適した特性。
上記の（ａ）の特性を有する第１の窒化物半導体層５と、上記の（ｂ）の特性を有する第２の窒化物半導体層６とを組み合わせることによって、第１の窒化物半導体層５上に積層された第２の窒化物半導体層６の半値幅および転位密度を第２の窒化物半導体層６単体のものと比べて大幅に小さくすることができるため結晶性を向上させることができる。これは、上記の（ａ）の特性を有する第１の窒化物半導体層５と上記の（ｂ）の特性を有する第２の窒化物半導体層６とを組み合わせたことによる相乗効果であると考えられる。
また、第２の窒化物半導体層６はマグネシウムおよび亜鉛の少なくとも一方からなる表面活性元素を含むことが好ましい。第２の窒化物半導体層６がマグネシウムおよび亜鉛の少なくとも一方からなる表面活性元素を含む場合には、第２の窒化物半導体層６の成長において２次元成長が促進され、第２の窒化物半導体層６の表面モフォロジーが向上する傾向にある。なお、マグネシウムおよび亜鉛の少なくとも一方からなる表面活性元素は、第２の窒化物半導体層６の成長中断中および／または成長中のいずれの段階においても導入することができる。
また、第２の窒化物半導体層６はマグネシウムおよび亜鉛の少なくとも一方からなる表面活性元素を含む場合には、第２の窒化物半導体層６中の表面活性元素の原子濃度は１×１０17／ｃｍ3以上１×１０20／ｃｍ3以下であることが好ましい。第２の窒化物半導体層６中の表面活性元素の原子濃度が１×１０17／ｃｍ3未満である場合には、第２の窒化物半導体層６に表面活性元素を導入した効果が発現しない傾向にあり、１×１０20／ｃｍ3よりも高い場合には第２の窒化物半導体層６の結晶性が悪化する傾向にある。第２の窒化物半導体層６中の表面活性元素の原子濃度が１×１０17／ｃｍ3以上１×１０20／ｃｍ3以下である場合には、第２の窒化物半導体層６の成長条件を変更することなく、第２の窒化物半導体層６の表面モフォロジーが向上する傾向にある。
次に、図９の模式的断面図に示すように、ＭＯＣＶＤ法によって、第２の窒化物半導体層６の表面上に、ｎ型窒化物半導体層７、窒化物半導体超格子構造層８、窒化物半導体活性層９、第１のｐ型窒化物半導体層１０および第２のｐ型窒化物半導体層１１をこの順序で積層した後に、ＥＢ（Electron Beam）蒸着法などによって第２のｐ型窒化物半導体層１１の表面上に透光性電極層１２を積層することによって積層体を形成する。
ここで、ｎ型窒化物半導体層７としては、たとえば、Ａｌx5Ｇａy5Ｉｎz5Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ５≦１、０≦ｙ５≦１、０≦ｚ５≦１、ｘ５＋ｙ５＋ｚ５≠０）にｎ型ドーパントをドーピングした層などを積層することができる。
また、窒化物半導体超格子構造層８としては、たとえば、互いに組成の異なる、Ａｌx6Ｇａy6Ｉｎz6Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ６≦１、０≦ｙ６≦１、０≦ｚ６≦１、ｘ６＋ｙ６＋ｚ６≠０）と、Ａｌx7Ｇａy7Ｉｎz7Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ７≦１、０≦ｙ７≦１、０≦ｚ７≦１、ｘ７＋ｙ７＋ｚ７≠０）とを１層ずつ交互に積層した層などを積層することができる。
また、窒化物半導体活性層９としては、たとえば、互いに組成の異なる、Ａｌx8Ｇａy8Ｉｎz8Ｎの式で表わされる窒化物半導体からなる窒化物半導体井戸層（０≦ｘ８≦１、０≦ｙ８≦１、０≦ｚ８≦１、ｘ８＋ｙ８＋ｚ８≠０）と、窒化物半導体井戸層よりもバンドギャップの大きいＡｌx9Ｇａy9Ｉｎz9Ｎの式で表わされる窒化物半導体からなる窒化物半導体障壁層（０≦ｘ９≦１、０≦ｙ９≦１、０≦ｚ９≦１、ｘ９＋ｙ９＋ｚ９≠０）とを１層ずつ交互に積層した層などを積層することができる。窒化物半導体活性層９における窒化物半導体井戸層の数は、たとえば６層とすることができるがこれに限定されるものではない。
また、第１のｐ型窒化物半導体層１０としては、たとえばＡｌx10Ｇａy10Ｉｎz10Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ１０≦１、０≦ｙ１０≦１、０≦ｚ１０≦１、ｘ１０＋ｙ１０＋ｚ１０≠０）にｐ型ドーパントをドーピングした層などを積層することができる。
また、第２のｐ型窒化物半導体層１１としては、たとえばＡｌx11Ｇａy11Ｉｎz11Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ１１≦１、０≦ｙ１１≦１、０≦ｚ１１≦１、ｘ１１＋ｙ１１＋ｚ１１≠０）にｐ型ドーパントをドーピングした層などを積層することができる。
また、透光性電極層１２としては、たとえばＩＴＯ（Indium Tin Oxide）からなる層などを積層することができる。
次に、図１０の模式的断面図に示すように、図９に示す積層体の一部をエッチングなどにより除去することによってｎ型窒化物半導体層７の表面の一部を露出させる。
そして、図１に示すように、ｎ型窒化物半導体層７の露出した表面上にｎ側電極１３を形成するとともに、透光性電極層１２の表面上にｐ側電極１４を形成することによって、実施の形態１の窒化物半導体発光ダイオード素子を作製することができる。
以上のようにして作製された実施の形態１の窒化物半導体発光ダイオード素子においては、上述のように、第１の窒化物半導体層５において、鉛直方向に伸長する転位の伝播方向を曲げることにより第２の窒化物半導体層６への転位の伝播を抑制することができるため、第２の窒化物半導体層６の結晶性および表面の平坦性が優れたものとなる。
これにより、実施の形態１の窒化物半導体発光ダイオード素子においては、第２の窒化物半導体層６の表面上に積層されたｎ型窒化物半導体層７、窒化物半導体超格子構造層８、窒化物半導体活性層９、第１のｐ型窒化物半導体層１０および第２のｐ型窒化物半導体層１１のそれぞれの転位密度を低くして結晶性を向上させることができるため発光効率などの特性を向上させることができる。
たとえば、図１に示す構成の実施の形態１の窒化物半導体発光ダイオード素子において、窒化珪素層４を用いなかった場合における窒化物半導体活性層９の窒化物半導体井戸層の転位密度は２×１０8／ｃｍ2程度であるのに対し、窒化珪素層４を用いた図１に示す構成の実施の形態１の窒化物半導体発光ダイオード素子における窒化物半導体活性層９の窒化物半導体井戸層の転位密度は５×１０7／ｃｍ2程度以下とすることができる。
また、図１に示す構成の実施の形態１の窒化物半導体発光ダイオード素子において、窒化物半導体バッファ層２がＡｌＮからなる場合には、ＡｌＮからなる窒化物半導体バッファ層２と、窒化珪素層４との組み合わせにより、窒化物半導体活性層９の窒化物半導体井戸層の転位密度をさらに容易に低減することが可能となる。本発明者は、一般に転位とされている成分は、螺旋転位成分と刃状転位成分とを含むと考えた。ＡｌＮからなる窒化物半導体バッファ層２はｃ軸配向性が高いため螺旋転位成分を減少させることができる。一方、窒化珪素層４を用いることによって刃状転位成分を減少させることができる。したがって、ＡｌＮからなる窒化物半導体バッファ層２と、窒化珪素層４とを組み合わせることにより、異種の転位成分である螺旋転位成分と刃状転位成分とを同時に減少させることができるため、単純な和ではない相乗効果による窒化物半導体活性層９の窒化物半導体井戸層の低転位化を図ることができる。
以下に、螺旋転位成分・刃状転位成分と窒化物半導体発光ダイオード素子の発光効率との関係について考察する。本発明者は、螺旋転位は刃状転位よりも転位密度自体は半分以下となるが、キャリアの有効捕獲面積が大きく、非発光中心として働くため、刃状転位よりも低転位化が求められると考えた。
一般に測定される転位密度は刃状転位の密度を主に反映していると考えられ、特にＣＬ（カソードルミネッセンス）を用いて測定された窒化物半導体活性層９の窒化物半導体井戸層の転位密度が５×１０7／ｃｍ2以下のときに窒化物半導体発光ダイオード素子の発光効率を高くすることができる傾向にある。ＣＬを用いて測定された窒化物半導体井戸層の転位密度が５×１０7／ｃｍ2以下のときの窒化物半導体井戸層の刃状転位密度および螺旋転位密度はそれぞれ５×１０7／ｃｍ2以下、２．５×１０7／ｃｍ2以下であると考えられる。
一般に、窒化物半導体発光ダイオード素子においては、転位密度の影響により、窒化物半導体活性層９を構成する窒化物半導体井戸層の厚さは通常２〜３ｎｍ程度とされており、窒化物半導体井戸層の厚さをこれ以上の厚さとすると、窒化物半導体発光ダイオード素子の発光効率が低下する。特に、窒化物半導体井戸層がＩｎを含む場合には、窒化物半導体井戸層を厚く形成することによってＩｎが転位の周りに凝集するため、これが非発光中心として働き、窒化物半導体発光ダイオード素子の発光効率が低下すると考えられている。これに対して、実施の形態１の窒化物半導体発光ダイオード素子においては、窒化物半導体活性層９を構成する窒化物半導体井戸層の転位密度を５×１０7／ｃｍ2以下とすることが可能となるため、窒化物半導体井戸層を厚く形成した場合でも、窒化物半導体発光ダイオード素子の発光効率を高くすることができる傾向にある。
特に、窒化物半導体井戸層の厚さは４ｎｍ以上とすることが好ましく、６ｎｍ以上とすることがより好ましい。窒化物半導体井戸層の厚さを４ｎｍ以上とした場合には、窒化物半導体井戸層の厚膜化により窒化物半導体井戸層内の実効的なキャリア濃度を小さくすることができるため、たとえば５０ｍＡ／ｃｍ2以上の大電流密度の電流を窒化物半導体発光ダイオード素子に注入したときの窒化物半導体発光ダイオード素子の発光効率を向上させることができる傾向にある。そのため、大電流密度の電流を注入するために、多数あるいは大面積の窒化物半導体発光ダイオード素子を用いる必要がなくなることから、窒化物半導体発光ダイオード素子の圧倒的な低コスト化を図ることができる。さらに、窒化物半導体井戸層の厚さを６ｎｍ以上とした場合には、量子化による準位の離散化が解け、状態密度が一気に高くなり、大電流密度の電流を注入したときの窒化物半導体発光ダイオード素子の発光効率をさらに高くすることができる。
以上の理由により、実施の形態１の窒化物半導体発光ダイオード素子の発光効率を向上させるのに好ましい構成としては、窒化物半導体バッファ層２にＡｌＮを用い、窒化珪素層４上に窒化物半導体井戸層を有する窒化物半導体活性層９を形成し、さらに窒化物半導体井戸層の厚さを４ｎｍ以上、より好ましくは６ｎｍ以上とする構成が挙げられる。
また、実施の形態１の窒化物半導体発光ダイオード素子においては、たとえば図２８の模式的断面図に示すように、第１の窒化物半導体層５上に直接ｎ型窒化物半導体層７を形成してもよい。この場合にも、上述した理由により、第１の窒化物半導体層５によって転位の伝播方向を曲げることができ、第１の窒化物半導体層５上のｎ型窒化物半導体層７、窒化物半導体超格子構造層８、窒化物半導体活性層９、第１のｐ型窒化物半導体層１０および第２のｐ型窒化物半導体層１１のそれぞれの転位密度を低くして結晶性を向上させることができるため発光効率などの特性を向上させることができる。
＜実施の形態２＞
本実施の形態においては、窒化物半導体バッファ層２をＭＯＣＶＤ法ではなくスパッタ法により積層することを特徴としている。
ここで、窒化物半導体バッファ層２としては、たとえばＡｌx1Ｇａ1-x1Ｎ（０＜ｘ１≦１）の式で表わされる窒化物半導体からなる窒化物半導体層をスパッタ法により積層することができるが、なかでもＡｌの原子比が０．５以上であるＡｌx1Ｇａ1-x1Ｎ（０．５≦ｘ１≦１）の式で表わされる窒化物半導体からなる窒化物半導体層をスパッタ法により積層することが好ましく、ＡｌＮからなる窒化物半導体層をスパッタ法により積層することがより好ましい。窒化物半導体バッファ層２としてＡｌの原子比が０．５以上であるＡｌx1Ｇａ1-x1Ｎ（０．５≦ｘ１≦１）の式で表わされる窒化物半導体からなる窒化物半導体層をスパッタ法により積層した場合、特にＡｌＮからなる窒化物半導体層をスパッタ法により積層した場合には、基板１の表面に対して垂直方向（鉛直方向）に伸長する結晶粒の揃った柱状結晶の集合体からなる窒化物半導体バッファ層２を積層することができる。そのような柱状結晶の集合体からなる窒化物半導体バッファ層２の表面上に窒化物半導体下地層３を積層した場合には、転位密度の低い窒化物半導体下地層３を得ることができる傾向が大きくなる。その理由としては、窒化物半導体バッファ層２が柱状に成長した場合には窒化物半導体バッファ層２のｃ軸配向性が良好であるため、結晶が会合するときのTilt成分のずれが小さく、とりわけ螺旋転位を小さくすることができると考えられる。
ここで、スパッタ法としては、反応性スパッタ法を用いることが好ましい。反応性スパッタ法は、原料として、Ａｌ、Ｇａ、ＩｎなどのＩＩＩ族元素を含む金属と、窒素ガスやアンモニアガスなどのＶ族元素である窒素を含むガスとを用いて、窒化物半導体バッファ層２を形成する方法であり、窒化物半導体バッファ層２中の不純物濃度を低下することができる傾向にある点で好ましい。
また、反応性スパッタ法においては、プラズマ放電を得るための各種の方式を用いることができる。反応性スパッタ法としては、たとえば、ＤＣ−ｃｏｎｔｉｎｕｏｕｓ方式によるＤＣマグネトロンスパッタ法、ＤＣ−ｐｕｌｓｅ方式によるＤＣマグネトロンスパッタ法、ＲＦ方式によるＲＦマグネトロンスパッタ法、またはＥＣＲスパッタ法などを用いることができるが、なかでも、ＤＣ−ｃｏｎｔｉｎｕｏｕｓ方式により電圧を印加して行なわれるＤＣ−ｃｏｎｔｉｎｕｏｕｓ方式によるＤＣマグネトロンスパッタ法は基板１へのダメージが最も小さいため良好な結晶を得ることができるため好ましい。
図１１に、実施の形態２においてスパッタ法により基板１の表面上に窒化物半導体バッファ層２を積層するのに用いられるスパッタ装置の一例の模式的な構成を示す。
ここで、スパッタ装置は、反応炉１７を備えており、反応炉１７の内部には基板１と、たとえばＡｌを含有するターゲット１５とが互いの表面が向かい合うようにして距離ｄをあけて設置されている。
そして、反応炉１７の内部にガス１６を供給した後に、基板１とターゲット１５との間に電圧を印加することによってガス１６のプラズマを生成してターゲット１５のスパッタリングを行ない、基板１の表面上に窒化物半導体バッファ層２を積層する。
ここで、ガス１６としては、窒素ガスを含むがアルゴンガスを含まないガスが供給されることが好ましい。窒素ガスを含むがアルゴンガスを含まないガス１６を供給してスパッタ法により窒化物半導体バッファ層２を積層した場合には、窒化物半導体バッファ層２中にアルゴンが不純物として取り込まれることによって窒化物半導体バッファ層２の結晶性が悪化するのを防止することができる。
また、基板１の表面とターゲット１５の表面との間の距離ｄ（ターゲット１５の表面の中心と基板１の表面との間の最短距離）は、１００ｍｍ以上２５０ｍｍ以下であることが好ましく、１５０ｍｍ以上２１０ｍｍ以下であることがより好ましい。上記の距離ｄが１００ｍｍ以上２５０ｍｍ以下である場合、特に１５０ｍｍ以上２１０ｍｍ以下である場合には、スパッタ法による窒化物半導体バッファ層２の積層時における基板１へのダメージを少なくすることができるために窒化物半導体バッファ層２の結晶性を向上させることができるとともに、プラズマを効率的に生成して優れた形成速度で形成できるために結晶性に優れた窒化物半導体バッファ層２を積層できる傾向にある。
また、基板１へのダメージを低減する観点からは、図１２の模式的構成図に示すように、基板１に対してターゲット１５を傾けて配置した状態で、基板１の表面上に窒化物半導体バッファ層２をスパッタ法により形成することが好ましい。基板１に対してターゲット１５を傾けて配置した場合には、図１１に示すように基板１の表面全面とターゲット１５の表面全面とが対向しないため、基板１の表面へのダメージを低減することができ、良好な結晶性を有する窒化物半導体バッファ層２を形成することができる。
また、スパッタ装置の反応炉１７の内部の雰囲気の圧力は、プラズマ生成開始直前の圧力をスパッタ法による窒化物半導体バッファ層２の形成時における圧力の１０５％以上１２０％以下とすることが好ましい。この場合には、プラズマの生成をより効率的に行なうことができるため、スパッタ法による窒化物半導体バッファ層２の形成をより効率的に行なうことができる傾向にある。
上述したように、窒化物半導体バッファ層２として、Ａｌの原子比が０．５以上であるＡｌx1Ｇａ1-x1Ｎ（０．５≦ｘ１≦１）の式で表わされる窒化物半導体からなる窒化物半導体層をスパッタ法により積層した場合、特に、ＡｌＮからなる窒化物半導体層をスパッタ法により積層した場合には、窒化物半導体バッファ層２を基板１の表面に対して垂直方向に伸長する柱状結晶の集合体から構成することができる。
そして、このような構成の窒化物半導体バッファ層２と窒化珪素層４とを組み合わせることによって、基板１の表面上に垂直方向に伸長する柱状結晶の集合体から構成される窒化物半導体バッファ層２は螺旋転位の低減に大きく貢献し、窒化珪素層４は第１の窒化物半導体層５を水平方向に成長させるきっかけを与えるため刃状転位の低減に大きく貢献する。
そのため、実施の形態２においては、従来の技術では困難であった螺旋転位および混合転位（刃状転位と螺旋転位とが混在した転位）の双方の伝播を１つの素子中において効率的に抑制することができるため、転位密度が大幅に低減された第２の窒化物半導体層６を形成することができる。
このような実施の形態２の技術によれば、第２の窒化物半導体層６の表面の転位密度を反映したエッチピット密度を１×１０6／ｃｍ2程度に抑えることも十分に可能となる。このようにエッチピット密度が抑えられた第２の窒化物半導体層６の表面上に窒化物半導体層を積層することによって優れた特性を有する窒化物半導体素子を作製することが可能となる。
本実施の形態における上記以外の説明は、実施の形態１と同様であるため、ここではその説明については省略する。
＜実施の形態３＞
本実施の形態においては、窒化物半導体発光ダイオード素子ではなく、窒化物半導体レーザ素子を作製した点に特徴がある。
図１３に、本発明の窒化物半導体素子の他の一例である実施の形態３の窒化物半導体レーザ素子の模式的な断面図を示す。
実施の形態３の窒化物半導体レーザ素子においては、基板１の表面上に、窒化物半導体バッファ層２、窒化物半導体下地層３、窒化珪素層４、第１の窒化物半導体層５、第２の窒化物半導体層６、ｎ型窒化物半導体クラッド層２１、ｎ型窒化物半導体光ガイド層２２、窒化物半導体活性層２３、窒化物半導体保護層２４、ｐ型窒化物半導体光ガイド層２５、ｐ型窒化物半導体クラッド層２６およびｐ型窒化物半導体コンタクト層２７がこの順序で積層されている。そして、ｐ型窒化物半導体クラッド層２６の表面およびｐ型窒化物半導体コンタクト層２７の側面をそれぞれ覆うようにして絶縁膜２８が形成されており、そして、ｎ型窒化物半導体クラッド層２１の露出表面に接するようにしてｎ側電極１３が設けられており、ｐ型窒化物半導体コンタクト層２７の露出表面に接するようにしてｐ側電極１４が設けられている。
ここで、実施の形態３の窒化物半導体レーザ素子においても、第１の窒化物半導体層５は、窒化珪素層４の表面４ｂに対して傾いている表面である斜めファセット５ａを有している。
以下、実施の形態３の窒化物半導体レーザ素子の製造方法の一例について説明する。まず、実施の形態１と同様にして、基板１の表面上に、窒化物半導体バッファ層２、窒化物半導体下地層３、窒化珪素層４、斜めファセット５ａを有する第１の窒化物半導体層５および第２の窒化物半導体層６をこの順序で積層する。
次に、図１４の模式的断面図に示すように、ＭＯＣＶＤ法によって、第２の窒化物半導体層６の表面上に、ｎ型窒化物半導体クラッド層２１、ｎ型窒化物半導体光ガイド層２２、窒化物半導体活性層２３、窒化物半導体保護層２４、ｐ型窒化物半導体光ガイド層２５、ｐ型窒化物半導体クラッド層２６およびｐ型窒化物半導体コンタクト層２７をこの順序で積層して積層体を形成する。
ここで、ｎ型窒化物半導体クラッド層２１としては、たとえばＡｌx12Ｇａy12Ｉｎz12Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ１２≦１、０≦ｙ１２≦１、０≦ｚ１２≦１、ｘ１２＋ｙ１２＋ｚ１２≠０）にｎ型ドーパントをドーピングした層などを積層することができる。
また、ｎ型窒化物半導体光ガイド層２２としては、たとえばＡｌx13Ｇａy13Ｉｎz13Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ１３≦１、０≦ｙ１３≦１、０≦ｚ１３≦１、ｘ１３＋ｙ１３＋ｚ１３≠０）にｎ型ドーパントをドーピングした層などを積層することができる。
また、窒化物半導体活性層２３としては、たとえば、互いに組成の異なる、Ａｌx14Ｇａy14Ｉｎz14Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ１４≦１、０≦ｙ１４≦１、０≦ｚ１４≦１、ｘ１４＋ｙ１４＋ｚ１４≠０）と、Ａｌx15Ｇａy15Ｉｎz15Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ１５≦１、０≦ｙ１５≦１、０≦ｚ１５≦１、ｘ１５＋ｙ１５＋ｚ１５≠０）とを１層ずつ交互に積層した層などを積層することができる。
また、窒化物半導体保護層２４としては、たとえばＡｌx16Ｇａy16Ｉｎz16Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ１６≦１、０≦ｙ１６≦１、０≦ｚ１６≦１、ｘ１６＋ｙ１６＋ｚ１６≠０）などを積層することができる。
また、ｐ型窒化物半導体光ガイド層２５としては、たとえばＡｌx17Ｇａy17Ｉｎz17Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ１７≦１、０≦ｙ１７≦１、０≦ｚ１７≦１、ｘ１７＋ｙ１７＋ｚ１７≠０）にｐ型ドーパントをドーピングした層などを積層することができる。
また、ｐ型窒化物半導体クラッド層２６としては、たとえばＡｌx18Ｇａy18Ｉｎz18Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ１８≦１、０≦ｙ１８≦１、０≦ｚ１８≦１、ｘ１８＋ｙ１８＋ｚ１８≠０）にｐ型ドーパントをドーピングした層などを積層することができる。
また、ｐ型窒化物半導体コンタクト層２７としては、たとえばＡｌx19Ｇａy19Ｉｎz19Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ１９≦１、０≦ｙ１９≦１、０≦ｚ１９≦１、ｘ１９＋ｙ１９＋ｚ１９≠０）にｐ型ドーパントをドーピングした層などを積層することができる。
次に、図１５の模式的断面図に示すように、図１４に示す積層体のｐ型窒化物半導体クラッド層２６およびｐ型窒化物半導体コンタクト層２７のそれぞれの一部をエッチングなどにより除去することによってｐ型窒化物半導体クラッド層２６の表面の一部を露出させるとともに、図１４に示す積層体の一部をエッチングなどにより除去することによってｎ型窒化物半導体クラッド層２１の表面の一部を露出させる。
その後、図１３に示すように、ｐ型窒化物半導体コンタクト層２７の表面を露出させる一方でｐ型窒化物半導体クラッド層２６の露出表面を覆うようにたとえば酸化ケイ素などからなる絶縁膜２８を形成する。そして、ｎ型窒化物半導体クラッド層２１の露出した表面上にｎ側電極１３を形成するとともに、ｐ型窒化物半導体コンタクト層２７と接するｐ側電極１４を絶縁膜２８上に形成することによって、実施の形態３の窒化物半導体レーザ素子を作製することができる。
実施の形態３の窒化物半導体レーザ素子においても、第１の窒化物半導体層５は、窒化珪素層４の表面４ｂに対して傾いている表面である斜めファセット５ａを有している。したがって、実施の形態３の窒化物半導体レーザ素子においても、第１の窒化物半導体層５において転位の伝播方向を曲げることにより第２の窒化物半導体層６への転位の伝播を抑制することができるため第２の窒化物半導体層６の結晶性および表面の平坦性が優れたものとなる。
これにより、実施の形態３の窒化物半導体レーザ素子においては、第２の窒化物半導体層６の表面上に積層されたｎ型窒化物半導体クラッド層２１、ｎ型窒化物半導体光ガイド層２２、窒化物半導体活性層２３、窒化物半導体保護層２４、ｐ型窒化物半導体光ガイド層２５、ｐ型窒化物半導体クラッド層２６およびｐ型窒化物半導体コンタクト層２７のそれぞれの転位密度を低くして結晶性を向上させることができるため、レーザ光の発振特性などの特性が向上する。
また、実施の形態２のように、Ａｌx1Ｇａ1-x1Ｎ（０．５≦ｘ１≦１）の式で表わされる窒化物半導体からなる窒化物半導体層またはＡｌＮからなる窒化物半導体バッファ層２をスパッタ法により形成した場合には、転位密度が大幅に低減された第２の窒化物半導体層６を形成することができる。そして、表面のエッチピット密度が１×１０6／ｃｍ2程度に抑えられた第２の窒化物半導体層６を用いた場合には、実施の形態３の窒化物半導体レーザ素子の特性を大幅に向上させることが可能となる。
本実施の形態における上記以外の説明は、実施の形態１〜２と同様であるため、ここではその説明については省略する。
＜実施の形態４＞
本実施の形態においては、窒化物半導体発光ダイオード素子や窒化物半導体レーザ素子などの発光デバイスではなく、電子デバイスの一例である窒化物半導体トランジスタ素子を作製した点に特徴がある。
図１６に、本発明の窒化物半導体素子の他の一例である実施の形態４の窒化物半導体トランジスタ素子の模式的な断面図を示す。
ここで、実施の形態４の窒化物半導体トランジスタ素子においては、基板１の表面上に、窒化物半導体バッファ層２、窒化物半導体下地層３、窒化珪素層４、第１の窒化物半導体層５および第２の窒化物半導体層６がこの順序で積層されており、第２の窒化物半導体層６の表面上にアンドープＧａＮなどからなる窒化物半導体電子走行層３１が積層され、窒化物半導体電子走行層３１の表面上にｎ型ＡｌＧａＮなどからなるｎ型窒化物半導体電子供給層３２が積層されている。そして、ｎ型窒化物半導体電子供給層３２の表面上にソース電極３３、ドレイン電極３４およびゲート電極３５が形成されている。
ここで、実施の形態４の窒化物半導体トランジスタ素子においても、第１の窒化物半導体層５は、窒化珪素層４の表面４ｂに対して傾いている表面である斜めファセット５ａを有している。
以下、実施の形態４の窒化物半導体トランジスタ素子の製造方法の一例について説明する。まず、実施の形態１と同様にして、基板１の表面上に、窒化物半導体バッファ層２、窒化物半導体下地層３、窒化珪素層４、斜めファセット５ａを有する第１の窒化物半導体層５および第２の窒化物半導体層６をこの順序で積層する。
次に、図１７の模式的断面図に示すように、ＭＯＣＶＤ法によって、第２の窒化物半導体層６の表面上に窒化物半導体電子走行層３１を積層し、窒化物半導体電子走行層３１の表面上にｎ型窒化物半導体電子供給層３２を積層する。
その後、図１６に示すように、ｎ型窒化物半導体電子供給層３２の表面上に、ソース電極３３、ドレイン電極３４およびゲート電極３５をそれぞれ形成することによって、実施の形態４の窒化物半導体トランジスタ素子を作製することができる。
実施の形態４の窒化物半導体トランジスタ素子においても、第１の窒化物半導体層５は、窒化珪素層４の表面４ｂに対して傾いている斜めファセット５ａを有している。したがって、実施の形態４の窒化物半導体トランジスタ素子においても、第１の窒化物半導体層５において転位の伝播方向を曲げることにより第２の窒化物半導体層６への転位の伝播を抑制することができるため第２の窒化物半導体層６の結晶性および表面の平坦性が優れたものとなる。
これにより、実施の形態４の窒化物半導体トランジスタ素子においては、第２の窒化物半導体層６の表面上に積層された窒化物半導体電子走行層３１およびｎ型窒化物半導体電子供給層３２のそれぞれの転位密度を低くして結晶性を向上させることができるため、電子移動度などの特性が向上する。
また、実施の形態２のように、Ａｌx1Ｇａ1-x1Ｎ（０．５≦ｘ１≦１）の式で表わされる窒化物半導体層またはＡｌＮからなる窒化物半導体バッファ層２をスパッタ法により形成した場合には、転位密度が大幅に低減された第２の窒化物半導体層６を形成することができる。そして、表面のエッチピット密度が１×１０6／ｃｍ2程度に抑えられた第２の窒化物半導体層６を用いた場合には、実施の形態４の窒化物半導体トランジスタ素子の特性を大幅に向上させることが可能となる。
本実施の形態における上記以外の説明は、実施の形態１〜３と同様であるため、ここではその説明については省略する。
＜実施の形態５＞
本実施の形態においては、表面に凹凸構造を有する基板を用い、その表面上に窒化物半導体層を積層して窒化物半導体発光ダイオード素子を作製している点に特徴がある。
図２９に、実施の形態５の窒化物半導体発光ダイオード素子の基板１近傍の模式的な断面図を示す。ここで、実施の形態５の窒化物半導体発光ダイオード素子においては、基板１は凹凸構造を有する表面を有しており、基板１の表面の凹凸構造の凹部に第３の窒化物半導体層４１（本実施の形態では、窒化物半導体バッファ層２と窒化物半導体下地層３との積層体）が積層されている。そして、窒化物半導体下地層３上に開口部４ａを有する窒化珪素層４が積層されており、窒化珪素層４の開口部４ａを埋めるようにして第１の窒化物半導体層５が積層されている。なお、実施の形態５の窒化物半導体発光ダイオード素子の第１の窒化物半導体層５上の構成は実施の形態１と同様である。また、基板１の表面の凹凸構造の凸部間のピッチＰはたとえば４．５μｍ程度とすることができ、凹部の深さＤはたとえば１．２μｍ程度とすることができる。
ここで、基板１の表面が凹凸構造を有している場合には、基板１と第３の窒化物半導体層４１との屈折率差による光散乱により、実施の形態５の窒化物半導体発光ダイオード素子の発光効率を向上させることができる。
また、基板１の表面が凹凸構造を有している場合に、窒化珪素層４の表面４ｂを基板１の表面の凹凸構造の凸部の上面１ａよりも低く位置させることによって、第１の窒化物半導体層５の上方に位置する窒化物半導体層に引き継がれる転位をより効果的に減少させることができる。すなわち、この場合には、基板１の表面が凹凸構造の凹部内に収まるように窒化珪素層４が形成されることになるが、上述したように、基板１の表面の凹凸構造の凹部内で成長する第１の窒化物半導体層５においては転位の伝播方向が横方向に曲げられるとともに、基板１の表面の凹部から凸部にかけては第１の窒化物半導体層５を横方向に成長させることができることから、第１の窒化物半導体層５中における転位を基板１の表面の凸部近傍に集めることができるためと考えられる。
なお、基板１の表面が凹凸構造を有しているとともに、窒化珪素層４の表面４ｂが基板１の表面の凹凸構造の凸部の上面１ａよりも低く位置している場合には、第１の窒化物半導体層５は斜めファセット５ａを有していなくても、上述した理由により、第１の窒化物半導体層５の上方に位置する窒化物半導体層に引き継がれる転位を効果的に減少させることができると考えられる。しかしながら、第１の窒化物半導体層５の上方に位置する窒化物半導体層に引き継がれる転位をさらに効果的に減少させる観点からは、基板１の表面が凹凸構造を有している構成、窒化珪素層４の表面４ｂが基板１の表面の凹凸構造の凸部の上面１ａよりも低く位置している構成および第１の窒化物半導体層５が斜めファセット５ａを有している構成を組み合わせることが好ましい。なお、第３の窒化物半導体層４１と窒化珪素層４は同時に凸部に形成されてもよい。この場合でも、凹部に窒化珪素層４を形成することができるため、上記と同様の効果を得ることができる。
本実施の形態における上記以外の説明は、実施の形態１〜４と同様であるため、ここではその説明については省略する。
（実施例１）
まず、ＤＣ−ｃｏｎｔｉｎｕｏｕｓ方式により電圧を印加して行なわれるＤＣマグネトロンスパッタ装置の反応炉の内部に図１８の模式的断面図に示すサファイア基板１０１を設置し、サファイア基板１０１を７５０℃の温度に加熱した。
次に、ＤＣマグネトロンスパッタ装置の反応炉の内部に窒素ガスのみを１５ｓｃｃｍの流量で供給した後に、反応炉の内部の圧力を０．０８Ｐａに保持して、サファイア基板１０１側に５０Ｗの高周波バイアスを印加し、サファイア基板１０１の表面を窒素プラズマに曝すことによって、サファイア基板１０１の表面を窒化した。
次に、ＤＣマグネトロンスパッタ装置の反応炉の内部にアルゴンガスおよび窒素ガスを供給した後に、サファイア基板１０１の温度を５００℃まで低下させた。
次に、サファイア基板１０１の表面に対して傾けて配置された金属Ａｌからなるターゲット側に３０００Ｗの高周波バイアスを印加し、反応炉の内部の圧力を０．６Ｐａに保持し、反応炉の内部に窒素ガス（ガス全体に対する窒素ガスの体積比率は１００％）を５ｓｃｃｍの流量で供給することによって、窒素プラズマを生成した。そして、反応炉の内部の圧力を０．５Ｐａに保持し、ＤＣ−ｃｏｎｔｉｎｕｏｕｓ方式により電圧を印加して行なわれるＤＣマグネトロンスパッタ法を用いた反応性スパッタ法により、図１９の模式的断面図に示すように、サファイア基板１０１の表面上に厚さ２５ｎｍのＡｌＮバッファ層１０２を積層した。ここで、ＡｌＮバッファ層１０２は、サファイア基板１０１の表面に対して垂直方向に伸長するＡｌＮの柱状結晶の集合体からなり、ＡｌＮバッファ層１０２の成長速度は０．０４ｎｍ／秒であった。また、サファイア基板１０１の表面とターゲットの表面との間の距離ｄ（ターゲットの表面の中心とサファイア基板１０１の表面との間の最短距離）は２５０ｍｍとした。
なお、反応炉の内部におけるターゲット内のマグネットはサファイア基板１０１の表面の窒化時およびサファイア基板１０１の表面上へのＡｌＮバッファ層１０２の積層時のいずれの時においても揺動させておいた。
ＡｌＮバッファ層１０２の積層後、反応炉の内部における窒素プラズマの生成を停止してサファイア基板１０１の温度を室温まで低下させた。
次に、ＡｌＮバッファ層１０２の積層後のサファイア基板１０１をスパッタ装置の反応炉から取り出し、ＭＯＣＶＤ装置の反応炉の内部に設置した。その後、サファイア基板１０１の温度を１０５０℃まで上昇させて、キャリアガスとしての水素ガスとともに、原料ガスとしてのアンモニアガスおよびＴＭＧ（トリメチルガリウム）ガスを反応炉の内部に供給することによって、図２０の模式的断面図に示すように、ＡｌＮバッファ層１０２の表面上に厚さ２μｍのＧａＮ層１０３をＭＯＣＶＤ法により積層した。
次に、サファイア基板１０１の温度を１０５０℃に保持した状態で、キャリアガスとしての窒素ガスとともに、原料ガスとしてのシランガスおよびアンモニアガスを反応炉の内部に供給することによって、図２０に示すように、ＧａＮ層１０３の表面上に複数の開口部１０４ａを有するＳｉＮ層１０４をＭＯＣＶＤ法により積層した。
次に、サファイア基板１０１の温度を１０５０℃に保持した状態で、キャリアガスとしての水素ガスとともに、原料ガスとしてのアンモニアガスおよびＴＭＧガスをＶ／ＩＩＩ比が４８３となるように反応炉の内部に供給することによって、図２１の模式的断面図に示すように、ＳｉＮ層１０４の複数の開口部１０４ａから露出するＧａＮ層１０３の表面からＧａＮ結晶を選択的に成長させてＳｉＮ層１０４上に斜めファセット１０５ａを有する厚さ２μｍの第１の窒化物半導体層としてのＧａＮ層１０５をＭＯＣＶＤ法により積層した。なお、ＧａＮ層１０５の積層時の雰囲気の圧力は１００ｋＰａとした。
図２２に、上記のようにして作製した第１の窒化物半導体層としてのＧａＮ層１０５の表面のＳＥＭ（Scanning Electron Microscope）像を示す。図２２に示すように、上記のようにして作製したＧａＮ層１０５には斜めファセットが形成されていることが確認された。また、ＳｉＮ層１０４の上面に対して斜めファセット１０５ａは４５°以上６５°以下の角度で傾斜していることも確認された。
次に、サファイア基板１０１の温度を１０５０℃に保持した状態で、キャリアガスとしての水素ガスとともに、原料ガスとしてのアンモニアガスおよびＴＭＧガスをＶ／ＩＩＩ比が１７７３となるように反応炉の内部に供給することによって、図２３の模式的断面図に示すように、ＧａＮ層１０５の表面上に厚さ３μｍの第２の窒化物半導体層としてのＧａＮ層１０６をＭＯＣＶＤ法により積層した。
次に、サファイア基板１０１の温度を１０５０℃に保持した状態で、キャリアガスとしての水素ガスとともに、原料ガスとしてのアンモニアガスおよびＴＭＧガスをＶ／ＩＩＩ比が１７７３となるように反応炉の内部に供給し、さらにはシランガスをＳｉのドーピング濃度が５×１０18／ｃｍ3となるように反応炉の内部に供給することによって、図２３に示すように、ＧａＮ層１０６の表面上に厚さ３μｍのｎ型ＧａＮ層１０７をＭＯＣＶＤ法により積層した。
その後、反応炉の内部の雰囲気の温度を低下させることによって、サファイア基板１０１の温度を室温まで低下させて、ｎ型ＧａＮ層１０７の積層後のサファイア基板１０１を反応炉の内部から取り出した。
図２４に、上記のようにして作製した実施例１のｎ型ＧａＮ層１０７の表面のＣＬ像を示す。図２４に示すダークスポットの密度から実施例１のｎ型ＧａＮ層１０７の表面の転位密度を算出した結果、実施例１のｎ型ＧａＮ層１０７の表面における転位密度は６×１０7／ｃｍ2であった。また、実施例１のｎ型ＧａＮ層１０７の（０００４）面における半値幅は５９ａｒｃｓｅｃであり、（１０−１２）面における半値幅は９４ａｒｃｓｅｃであった。
一方、ＳｉＮ層１０４およびＧａＮ層１０５を形成しなかったこと以外は上記と同様にして形成したｎ型ＧａＮ層１０７の表面の転位密度が２×１０8／ｃｍ2であったことを鑑みると、実施例１のｎ型ＧａＮ層１０７の表面における転位密度は１／３以下となっており、高い結晶性を実現できることが確認された。
（比較例１）
まず、実施例１と同様にして、サファイア基板１０１の表面上に、ＡｌＮバッファ層１０２、ＧａＮ層１０３およびＳｉＮ層１０４をこの順序でＭＯＣＶＤ法により積層した。
次に、サファイア基板１０１の温度を１０５０℃に保持した状態で、キャリアガスとしての水素ガスとともに、原料ガスとしてのアンモニアガスおよびＴＭＧガスをＶ／ＩＩＩ比が１７７３となるように反応炉の内部に供給することによって、ＳｉＮ層１０４の複数の開口部１０４ａから露出するＧａＮ層１０３の表面からＧａＮ結晶を選択的に成長させてＳｉＮ層１０４上に厚さ３μｍの第２の窒化物半導体層としてのＧａＮ層１０６をＭＯＣＶＤ法により積層した。
次に、サファイア基板１０１の温度を１０５０℃に保持した状態で、キャリアガスとしての水素ガスとともに、原料ガスとしてのアンモニアガスおよびＴＭＧガスをＶ／ＩＩＩ比が１７７３となるように反応炉の内部に供給し、さらにはシランガスをＳｉのドーピング濃度が５×１０18／ｃｍ3となるように反応炉の内部に供給することによって、ＧａＮ層１０６の表面上に厚さ３μｍのｎ型ＧａＮ層１０７をＭＯＣＶＤ法により積層した。
その後、反応炉の内部の雰囲気の温度を低下させることによって、サファイア基板１０１の温度を室温まで低下させて、ｎ型ＧａＮ層１０７の積層後のサファイア基板１０１を反応炉の内部から取り出した。
そして、実施例１と同様にして、比較例１のｎ型ＧａＮ層１０７の（０００４）面および（１０−１２）面における半値幅を測定したところ、比較例１のｎ型ＧａＮ層１０７の（０００４）面における半値幅は９６ａｒｃｓｅｃであり、（１０−１２）面における半値幅は１１３ａｒｃｓｅｃであった。
（比較例２）
まず、実施例１と同様にして、サファイア基板１０１の表面上に、ＡｌＮバッファ層１０２、ＧａＮ層１０３、ＳｉＮ層１０４および第１の窒化物半導体層としてのＧａＮ層１０５をこの順序でＭＯＣＶＤ法により積層した。
次に、サファイア基板１０１の温度を１０５０℃に保持した状態で、キャリアガスとしての水素ガスとともに、原料ガスとしてのアンモニアガスおよびＴＭＧガスをＶ／ＩＩＩ比が１７７３となるように反応炉の内部に供給し、さらにはシランガスをＳｉのドーピング濃度が５×１０18／ｃｍ3となるように反応炉の内部に供給することによって、ＧａＮ層１０５の表面上に厚さ３μｍのｎ型ＧａＮ層１０７をＭＯＣＶＤ法により積層した。
その後、反応炉の内部の雰囲気の温度を低下させることによって、サファイア基板１０１の温度を室温まで低下させて、ｎ型ＧａＮ層１０７の積層後のサファイア基板１０１を反応炉の内部から取り出した。
そして、実施例１と同様にして、比較例２のｎ型ＧａＮ層１０７の（０００４）面および（１０−１２）面における半値幅を測定したところ、比較例２のｎ型ＧａＮ層１０７の（０００４）面における半値幅は２６２ａｒｃｓｅｃであり、（１０−１２）面における半値幅は２７５ａｒｃｓｅｃであった。
（評価）
実施例１、比較例１および比較例２のそれぞれのｎ型ＧａＮ層１０７の（０００４）面および（１０−１２）面における半値幅を比較すると、第１の窒化物半導体層と第２の窒化物半導体層との積層構造を下地とした実施例１のｎ型ＧａＮ層１０７の上記結晶面における半値幅は、第２の窒化物半導体層のみを下地とした比較例１および第１の窒化物半導体層のみを下地とした比較例２のそれぞれのｎ型ＧａＮ層１０７の上記結晶面における半値幅よりも狭くなっていることがわかる。
したがって、実施例１のｎ型ＧａＮ層１０７の結晶性は、比較例１および比較例２のそれぞれのｎ型ＧａＮ層１０７の結晶性よりも優れていると考えられる。
（実施例２）
実施例１のｎ型ＧａＮ層１０７を積層した後のサファイア基板１０１を再度ＭＯＣＶＤ装置の反応炉の内部に設置する。
そして、サファイア基板１０１の温度を７５０℃に保持した状態で、キャリアガスとしての窒素ガスとともに、原料ガスとしてのＴＭＧガス、ＴＭＩガスおよびアンモニアガスを反応炉の内部に供給することによって、図２５の模式的断面図に示すように、ｎ型ＧａＮ層１０７の表面上に厚さ３ｎｍのＩｎ0.1Ｇａ0.9Ｎ層と厚さ３ｎｍのＧａＮ層とを１層ずつ交互に１０周期積層した窒化物半導体超格子構造層１０８をＭＯＣＶＤ法により積層する。なお、ＧａＮ層を積層する際には、ＴＭＩガスを反応炉の内部には供給していない。
次に、サファイア基板１０１の温度を７００℃に低下して、キャリアガスとしての窒素ガスとともに、原料ガスとしてのＴＭＧガス、ＴＭＩガスおよびアンモニアガスを反応炉の内部に供給することによって、図２５に示すように、窒化物半導体超格子構造層１０８の表面上に厚さ６．５ｎｍのＩｎ0.15Ｇａ0.85Ｎ層と厚さ３ｎｍのＧａＮ層とを１層ずつ交互に６周期積層した窒化物半導体活性層１０９をＭＯＣＶＤ法により積層する。なお、Ｉｎ0.15Ｇａ0.85Ｎ層が発光層として機能する。
次に、サファイア基板１０１の温度を１０５０℃に上昇して、キャリアガスとしての水素ガスとともに、原料ガスとしてのＴＭＧガス、ＴＭＡ（トリメチルアルミニウム）ガスおよびアンモニアガスを反応炉の内部に供給し、さらにはＣＰ2Ｍｇ（シクロペンタジエニルマグネシウム）ガスをＭｇのドーピング濃度が５×１０19／ｃｍ3となるように反応炉の内部に供給することによって、図２５に示すように、窒化物半導体活性層１０９の表面上に厚さ２０ｎｍのｐ型ＡｌＧａＮ層１１０をＭＯＣＶＤ法により積層する。
次に、サファイア基板１０１の温度を１０５０℃に保持した状態で、キャリアガスとしての水素ガスとともに、原料ガスとしてのＴＭＧガスおよびアンモニアガスを反応炉の内部に供給し、さらにはＣＰ2ＭｇガスをＭｇのドーピング濃度が５×１０19／ｃｍ3となるように反応炉の内部に供給することによって、図２５に示すように、ｐ型ＡｌＧａＮ層１１０の表面上に厚さ８０ｎｍのｐ型ＧａＮ層１１１をＭＯＣＶＤ法により積層する。
次に、サファイア基板１０１の温度を７００℃まで低下させ、キャリアガスとしての窒素ガスを反応炉の内部に供給してアニーリングを行なう。
次に、上記のアニーリング後のサファイア基板１０１を反応炉の内部から取り出し、ｐ型ＧａＮ層１１１の表面上にＥＢ蒸着法により厚さ２００ｎｍのＩＴＯ層１１２を積層する。
次に、ＩＴＯ層１１２の表面上に所定の形状にパターニングされたマスクを設け、ＲＩＥ（反応性イオンエッチング）装置によってＩＴＯ層１１２側からエッチングを行なうことによって、図２６の模式的断面図に示すように、ｎ型ＧａＮ層１０７の表面の一部を露出させる。
その後、図２７の模式的断面図に示すように、ｎ型ＧａＮ層１０７の表面上にＴｉとＡｌとを含むパッド電極１１３を形成するとともに、ＩＴＯ層１１２の表面上にＴｉとＡｌとを含むパッド電極１１４を形成することにより実施例２の窒化物半導体発光ダイオード素子を作製した。
実施例２の窒化物半導体発光ダイオード素子は、転位密度が低く、結晶性に優れたｎ型ＧａＮ層１０７の表面上に、窒化物半導体超格子構造層１０８、窒化物半導体活性層１０９、ｐ型ＡｌＧａＮ層１１０、ｐ型ＧａＮ層１１１およびＩＴＯ層１１２を順次積層して形成されているため、高い発光効率を実現することができる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれるこ
とが意図される。
本発明は、窒化物半導体発光ダイオード素子および窒化物半導体レーザ素子などの発光デバイスならびに窒化物半導体トランジスタ素子などの電子デバイスなどの窒化物半導体素子およびその窒化物半導体素子の製造方法ならびに窒化物半導体層の製造方法に好適に利用することができる。
１ 基板、１ａ 上面、２ 窒化物半導体バッファ層、３ 窒化物半導体下地層、４ 窒化珪素層、４ａ 開口部、４ｂ 表面、５ 第１の窒化物半導体層、５ａ 斜めファセット、６ 第２の窒化物半導体層、７ ｎ型窒化物半導体層、８ 窒化物半導体超格子構造層、９ 窒化物半導体活性層、１０ 第１のｐ型窒化物半導体層、１１ 第２のｐ型窒化物半導体層、１２ 透光性電極層、１３ ｎ側電極、１４ ｐ側電極、１５ ターゲット、１６ ガス、１７ 反応炉、２１ ｎ型窒化物半導体クラッド層、２２ ｎ型窒化物半導体光ガイド層、２３ 窒化物半導体活性層、２４ 窒化物半導体保護層、２５ ｐ型窒化物半導体光ガイド層、２６ ｐ型窒化物半導体クラッド層、２７ ｐ型窒化物半導体コンタクト層、２８ 絶縁膜、３１ 窒化物半導体電子走行層、３２ ｎ型窒化物半導体電子供給層、３３ ソース電極、３４ ドレイン電極、３５ ゲート電極、４１ 第３の窒化物半導体層、１０１ サファイア基板、１０２ ＡｌＮバッファ層、１０３ ＧａＮ層、１０４ ＳｉＮ層、１０４ａ 開口部、１０５ ＧａＮ層、１０５ａ 斜めファセット、１０６ ＧａＮ層、１０７ ｎ型ＧａＮ層、１０８ 窒化物半導体超格子構造層、１０９ 窒化物半導体活性層、１１０ ｐ型ＡｌＧａＮ層、１１１ ｐ型ＧａＮ層、１１２ ＩＴＯ層、１１３，１１４ パッド電極。

Claims (29)

  1. 基板と、
    前記基板上に設けられたＡｌ x1 Ｇａ 1-x1 Ｎ（０＜ｘ１≦１）の式で表される窒化物半導体からなる窒化物半導体バッファ層と、
    前記窒化物半導体バッファ層上に設けられた開口部を有する厚さ１０ｎｍ以下の窒化珪素層と、
    前記窒化珪素層上に設けられた第１の窒化物半導体層と、
    前記第１の窒化物半導体層上に設けられた第２の窒化物半導体層と、を含み、
    前記第１の窒化物半導体層の少なくとも一部が前記窒化珪素層の表面に対して傾いた表面を有する、窒化物半導体素子。
  2. 前記窒化珪素層の表面に対して前記第１の窒化物半導体層の傾いた表面が為す角度は４５°以上６５°以下であることを特徴とする、請求項１に記載の窒化物半導体素子。
  3. 前記窒化珪素層と前記第１の窒化物半導体層とは接触していることを特徴とする、請求項１または２に記載の窒化物半導体素子。
  4. 前記第１の窒化物半導体層と前記第２の窒化物半導体層とは接触していることを特徴とする、請求項１から３のいずれかに記載の窒化物半導体素子。
  5. 前記窒化物半導体バッファ層上に設けられた窒化物半導体下地層をさらに含み、
    前記窒化物半導体下地層上に前記窒化珪素層が設けられている、請求項１から４のいずれかに記載の窒化物半導体素子。
  6. 基板上にＡｌ x1 Ｇａ 1-x1 Ｎ（０＜ｘ１≦１）の式で表される窒化物半導体からなる窒化物半導体バッファ層を形成する工程と、
    前記窒化物半導体バッファ層上に開口部を有する厚さ１０ｎｍ以下の窒化珪素層を形成する工程と、
    前記窒化珪素層上に前記窒化珪素層の表面に対して傾いた表面を有する第１の窒化物半導体層を形成する工程と、
    前記第１の窒化物半導体層上に前記窒化珪素層の表面に対して傾いた表面の間の空隙を埋めるようにして第２の窒化物半導体層を形成する工程と、
    を含む、窒化物半導体素子の製造方法。
  7. 前記第２の窒化物半導体層の形成時に供給されるＩＩＩ族元素に対するＶ族元素のモル比は、前記第１の窒化物半導体層の形成時に供給されるＩＩＩ族元素に対するＶ族元素のモル比よりも大きいことを特徴とする、請求項６に記載の窒化物半導体素子の製造方法。
  8. 前記第１の窒化物半導体層の形成時に供給されるＩＩＩ族元素に対するＶ族元素のモル比が１０００未満であることを特徴とする、請求項６または７に記載の窒化物半導体素子の製造方法。
  9. 前記第２の窒化物半導体層の形成時に供給されるＩＩＩ族元素に対するＶ族元素のモル比が１０００以上であることを特徴とする、請求項６から８のいずれかに記載の窒化物半導体素子の製造方法。
  10. 前記第１の窒化物半導体層の形成時における前記基板の温度は、前記第２の窒化物半導体層の形成時における前記基板の温度よりも低いことを特徴とする、請求項６から９のいずれかに記載の窒化物半導体素子の製造方法。
  11. 前記第１の窒化物半導体層は窒素ガスを含むガスの供給により形成されることを特徴とする、請求項６から１０のいずれかに記載の窒化物半導体素子の製造方法。
  12. 前記第１の窒化物半導体層は６．７×１０4Ｐａ以上の圧力雰囲気で形成されることを特徴とする、請求項６から１１のいずれかに記載の窒化物半導体素子の製造方法。
  13. 前記第１の窒化物半導体層は前記窒化珪素層の表面に対して前記第１の窒化物半導体層の傾いた表面が為す角度が４５°以上６５°以下となるように形成されることを特徴とする、請求項６から１２のいずれかに記載の窒化物半導体素子の製造方法。
  14. 前記窒化珪素層は窒素ガスを含むガスの供給により形成されることを特徴とする、請求項６から１３のいずれかに記載の窒化物半導体素子の製造方法。
  15. 基板上にＡｌx1Ｇａ1-x1Ｎ（０＜ｘ１≦１）の式で表される窒化物半導体からなる窒化物半導体層である窒化物半導体バッファ層を形成する工程と、
    前記窒化物半導体バッファ層上に窒化物半導体下地層を形成する工程と、
    前記窒化物半導体下地層上に開口部を有する厚さ１０ｎｍ以下の窒化珪素層を形成する工程と、
    前記窒化珪素層上に前記窒化珪素層の表面に対して傾いた表面を有する第１の窒化物半導体層を形成する工程と、
    前記第１の窒化物半導体層上に前記窒化珪素層の表面に対して傾いた表面の間の空隙を埋めるようにして第２の窒化物半導体層を形成する工程と、
    を含む、窒化物半導体素子の製造方法。
  16. 基板上にＡｌ x1 Ｇａ 1-x1 Ｎ（０＜ｘ１≦１）の式で表される窒化物半導体からなる窒化物半導体層である窒化物半導体バッファ層を形成する工程と、
    前記窒化物半導体バッファ層上に開口部を有する厚さ１０ｎｍ以下の窒化珪素層を形成する工程と、
    前記窒化珪素層上に前記窒化珪素層の表面に対して傾いた表面を有する第１の窒化物半導体層を形成する工程と、
    前記第１の窒化物半導体層上に前記窒化珪素層の表面に対して傾いた表面の間の空隙を埋めるようにして第２の窒化物半導体層を形成する工程と、
    を含む、窒化物半導体層の製造方法。
  17. 基板上にＡｌx1Ｇａ1-x1Ｎ（０＜ｘ１≦１）の式で表される窒化物半導体からなる窒化物半導体層である窒化物半導体バッファ層を形成する工程と、
    前記窒化物半導体バッファ層上に窒化物半導体下地層を形成する工程と、
    前記窒化物半導体下地層上に開口部を有する厚さ１０ｎｍ以下の窒化珪素層を形成する工程と、
    前記窒化珪素層上に前記窒化珪素層の表面に対して傾いた表面を有する第１の窒化物半導体層を形成する工程と、
    前記第１の窒化物半導体層上に前記窒化珪素層の表面に対して傾いた表面の間の空隙を埋めるようにして第２の窒化物半導体層を形成する工程と、
    を含む、窒化物半導体層の製造方法。
  18. 基板と、
    前記基板上に設けられたＡｌ x1 Ｇａ 1-x1 Ｎ（０＜ｘ１≦１）の式で表される窒化物半導体からなる窒化物半導体層である窒化物半導体バッファ層と、
    前記窒化物半導体バッファ層上に設けられた開口部を有する厚さ１０ｎｍ以下の窒化珪素層と、
    前記窒化珪素層上に設けられた第１の窒化物半導体層と、
    前記第１の窒化物半導体層上に設けられた第２の窒化物半導体層と、
    前記第２の窒化物半導体層上に設けられた第１導電型窒化物半導体層と、
    前記第１導電型窒化物半導体層上に設けられた窒化物半導体活性層と、
    前記窒化物半導体活性層上に設けられた第２導電型窒化物半導体層と、を少なくとも備え、
    前記第１の窒化物半導体層の少なくとも一部が前記窒化珪素層の表面に対して傾いた表面を有する、窒化物半導体発光素子。
  19. 前記第２の窒化物半導体層はマグネシウムおよび亜鉛の少なくとも一方からなる表面活性元素を含むことを特徴とする、請求項１８に記載の窒化物半導体発光素子。
  20. 前記表面活性元素の原子濃度は１×１０17／ｃｍ3以上１×１０20／ｃｍ3以下であることを特徴とする、請求項１９に記載の窒化物半導体発光素子。
  21. 基板と、
    前記基板上に設けられたＡｌ x1 Ｇａ 1-x1 Ｎ（０＜ｘ１≦１）の式で表される窒化物半導体からなる窒化物半導体層である窒化物半導体バッファ層と、
    前記窒化物半導体バッファ層上に設けられた開口部を有する厚さ１０ｎｍ以下の窒化珪素層と、
    前記窒化珪素層上に設けられた第１の窒化物半導体層と、
    前記第１の窒化物半導体層上に設けられた第１導電型窒化物半導体層と、
    前記第１導電型窒化物半導体層上に設けられた窒化物半導体活性層と、
    前記窒化物半導体活性層上に設けられた第２導電型窒化物半導体層と、を少なくとも備え、
    前記第１の窒化物半導体層の少なくとも一部が前記窒化珪素層の表面に対して傾いた表面を有する、窒化物半導体発光素子。
  22. 前記基板は、前記窒化物半導体バッファ層が設けられる表面に凹凸構造を有していることを特徴とする、請求項２１に記載の窒化物半導体発光素子。
  23. 表面に凹凸構造を有する基板と、
    前記基板の前記凹凸構造を有する前記表面上に設けられたＡｌ x1 Ｇａ 1-x1 Ｎ（０＜ｘ１≦１）の式で表される窒化物半導体からなる窒化物半導体層である窒化物半導体バッファ層と、
    前記窒化物半導体バッファ層上に設けられた開口部を有する厚さ１０ｎｍ以下の窒化珪素層と、
    前記窒化珪素層上に設けられた第１の窒化物半導体層と、
    前記第１の窒化物半導体層上に設けられた第２の窒化物半導体層と、
    前記第２の窒化物半導体層上に設けられた第１導電型窒化物半導体層と、
    前記第１導電型窒化物半導体層上に設けられた窒化物半導体活性層と、
    前記窒化物半導体活性層上に設けられた第２導電型窒化物半導体層と、を少なくとも備え、
    前記窒化珪素層の少なくとも一部の表面が前記基板の前記表面の前記凹凸構造の凸部の上面よりも低く位置している、窒化物半導体発光素子。
  24. 前記第２の窒化物半導体層はマグネシウムおよび亜鉛の少なくとも一方からなる表面活性元素を含むことを特徴とする、請求項２３に記載の窒化物半導体発光素子。
  25. 前記表面活性元素の原子濃度は１×１０17／ｃｍ3以上１×１０20／ｃｍ3以下であることを特徴とする、請求項２４に記載の窒化物半導体発光素子。
  26. 表面に凹凸構造を有する基板と、
    前記基板の前記凹凸構造を有する前記表面上に設けられたＡｌ x1 Ｇａ 1-x1 Ｎ（０＜ｘ１≦１）の式で表される窒化物半導体からなる窒化物半導体層である窒化物半導体バッファ層と、
    前記窒化物半導体バッファ層上に設けられた開口部を有する厚さ１０ｎｍ以下の窒化珪素層と、
    前記窒化珪素層上に設けられた第１の窒化物半導体層と、
    前記第１の窒化物半導体層上に設けられた第１導電型窒化物半導体層と、
    前記第１導電型窒化物半導体層上に設けられた窒化物半導体活性層と、
    前記窒化物半導体活性層上に設けられた第２導電型窒化物半導体層と、を少なくとも備え、
    前記窒化珪素層の少なくとも一部の表面が前記基板の前記表面の前記凹凸構造の凸部の上面よりも低く位置している、窒化物半導体発光素子。
  27. 前記窒化物半導体バッファ層上に設けられた窒化物半導体下地層をさらに含むことを特徴とする、請求項１８から２６のいずれかに記載の窒化物半導体発光素子。
  28. 前記基板の表面の結晶方位が＜０００１＞方向に対して＜１１−２０＞方向または＜１−１００＞方向に傾斜していることを特徴とする、請求項１８から２７のいずれかに記載の窒化物半導体発光素子。
  29. 前記傾斜の角度が０．０５°以上２°以下であることを特徴とする、請求項２８に記載の窒化物半導体発光素子。
JP2010134988A 2009-09-01 2010-06-14 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子 Expired - Fee Related JP5489117B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010134988A JP5489117B2 (ja) 2009-09-01 2010-06-14 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
US12/849,509 US8445930B2 (en) 2009-09-01 2010-08-03 Nitride semiconductor element, methods for manufacturing nitride semiconductor element and nitride semiconductor layer, and nitride semiconductor light-emitting element
CN201010271331.0A CN102005523B (zh) 2009-09-01 2010-09-01 氮化物半导体元件及其制造方法及半导体层的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009201602 2009-09-01
JP2009201602 2009-09-01
JP2010134988A JP5489117B2 (ja) 2009-09-01 2010-06-14 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子

Publications (2)

Publication Number Publication Date
JP2011077499A JP2011077499A (ja) 2011-04-14
JP5489117B2 true JP5489117B2 (ja) 2014-05-14

Family

ID=43623512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010134988A Expired - Fee Related JP5489117B2 (ja) 2009-09-01 2010-06-14 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子

Country Status (3)

Country Link
US (1) US8445930B2 (ja)
JP (1) JP5489117B2 (ja)
CN (1) CN102005523B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120032329A (ko) 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
JP5649514B2 (ja) * 2011-05-24 2015-01-07 株式会社東芝 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法
JP2013008931A (ja) * 2011-06-27 2013-01-10 Rohm Co Ltd 半導体発光素子
JP2013012684A (ja) * 2011-06-30 2013-01-17 Sharp Corp 窒化物半導体発光素子
JP5996846B2 (ja) 2011-06-30 2016-09-21 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP5813448B2 (ja) 2011-10-07 2015-11-17 シャープ株式会社 窒化物半導体素子の製造方法
JP2013145867A (ja) * 2011-12-15 2013-07-25 Hitachi Cable Ltd 窒化物半導体テンプレート及び発光ダイオード
DE102012103686B4 (de) * 2012-04-26 2021-07-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
JP5908979B2 (ja) * 2012-06-13 2016-04-26 シャープ株式会社 窒化物半導体発光素子及びその製造方法
EP2896725B1 (en) * 2012-09-11 2022-01-19 Tokuyama Corporation Aluminum nitride substrate and group-iii nitride laminate
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
US9450150B2 (en) * 2012-10-22 2016-09-20 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element
KR101403715B1 (ko) 2012-11-05 2014-06-11 주식회사 엘지실트론 발광 소자 및 그 제조 방법
CN103840044B (zh) * 2012-11-27 2016-10-26 比亚迪股份有限公司 外延片量子阱结构的制备方法
TW201438270A (zh) * 2013-03-25 2014-10-01 Tekcore Co Ltd 降低氮化鎵之缺陷密度的成長方法
JP5983554B2 (ja) 2013-07-25 2016-08-31 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
US10026872B2 (en) * 2015-06-05 2018-07-17 Sensor Electronic Technology, Inc. Heterostructure with stress controlling layer
WO2017152620A1 (zh) * 2016-03-08 2017-09-14 西安电子科技大学 基于石墨烯与磁控溅射氮化铝的氮化镓生长方法
JP6995304B2 (ja) * 2016-12-06 2022-01-14 株式会社サイオクス 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス
JP6642805B2 (ja) * 2016-12-28 2020-02-12 豊田合成株式会社 半導体構造体の製造方法および半導体素子の製造方法
JP6642804B2 (ja) * 2016-12-28 2020-02-12 豊田合成株式会社 半導体配列体およびマイクロデバイスの製造方法
CN110643934A (zh) * 2019-09-20 2020-01-03 深圳市晶相技术有限公司 一种半导体设备
US20210343901A1 (en) * 2020-04-30 2021-11-04 Glo Ab Semiconductor device containing stress relaxation layer and method of making thereof
CN113690263B (zh) * 2020-05-18 2024-02-06 成都辰显光电有限公司 显示基板及显示基板的制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4158760B2 (ja) * 1997-03-13 2008-10-01 日本電気株式会社 ＧａＮ系半導体膜およびその製造方法
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP4032538B2 (ja) 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
JP4304750B2 (ja) 1998-12-08 2009-07-29 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
WO2001025511A1 (en) 1999-10-01 2001-04-12 Cornell Research Foundation, Inc. Single step process for epitaxial lateral overgrowth of nitride based materials
JP2001126985A (ja) 1999-10-25 2001-05-11 Kyocera Corp 化合物半導体基板
JP3384782B2 (ja) * 2000-03-16 2003-03-10 三洋電機株式会社 窒化物系半導体素子およびその製造方法
JP3476754B2 (ja) 2000-07-28 2003-12-10 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
JP3863720B2 (ja) * 2000-10-04 2006-12-27 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
US7053420B2 (en) * 2001-03-21 2006-05-30 Mitsubishi Cable Industries, Ltd. GaN group semiconductor light-emitting element with concave and convex structures on the substrate and a production method thereof
JP3714188B2 (ja) * 2001-04-19 2005-11-09 ソニー株式会社 窒化物半導体の気相成長方法及び窒化物半導体素子
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JP3946976B2 (ja) 2001-10-12 2007-07-18 日本碍子株式会社 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
US6890785B2 (en) * 2002-02-27 2005-05-10 Sony Corporation Nitride semiconductor, semiconductor device, and manufacturing methods for the same
EP1625612B1 (en) * 2003-05-21 2015-10-21 Saint-Gobain Cristaux & Détecteurs Manufacturing gallium nitride substrates by lateral overgrowth through masks
JP4199599B2 (ja) 2003-06-03 2008-12-17 住友化学株式会社 ３−５族化合物半導体の製造方法
JP4581478B2 (ja) * 2004-05-12 2010-11-17 日亜化学工業株式会社 窒化物半導体の製造方法
JP4513446B2 (ja) 2004-07-23 2010-07-28 豊田合成株式会社 半導体結晶の結晶成長方法
DE102005005635A1 (de) * 2004-08-31 2006-03-02 Osram Opto Semiconductors Gmbh Strahlungsemittierendes optoelektronisches Bauelement mit einer Quantentopfstruktur und Verfahren zu dessen Herstellung
JP5165264B2 (ja) * 2007-03-22 2013-03-21 浜松ホトニクス株式会社 窒化物半導体基板
JP2009059974A (ja) 2007-09-03 2009-03-19 Univ Meijo 半導体基板、半導体発光素子および半導体基板の製造方法

Also Published As

Publication number Publication date
CN102005523A (zh) 2011-04-06
US8445930B2 (en) 2013-05-21
US20110049544A1 (en) 2011-03-03
JP2011077499A (ja) 2011-04-14
CN102005523B (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
JP5489117B2 (ja) 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
JP5955226B2 (ja) 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法
JP5813448B2 (ja) 窒化物半導体素子の製造方法
JP5273081B2 (ja) 半導体発光素子
JP5916980B2 (ja) 窒化物半導体発光ダイオード素子の製造方法
JP2010232464A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード
JP2006156958A (ja) 半導体素子及び半導素子の製造方法
WO2000048254A1 (fr) Semi-conducteur au nitrure et procede de fabrication
JP5165264B2 (ja) 窒化物半導体基板
JP2011146650A (ja) ＧａＮ系半導体発光素子およびその製造方法
JP4581478B2 (ja) 窒化物半導体の製造方法
JP2010272593A (ja) 窒化物半導体発光素子及びその製造方法
TWI520325B (zh) Manufacture of nitride semiconductor structures
JP2010003913A (ja) 窒化物半導体発光ダイオード素子およびその製造方法
JP6124740B2 (ja) 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
JP4200115B2 (ja) カーボンドープ半導体膜、半導体素子、及びこれらの製造方法
CN110050330B (zh) Iii族氮化物半导体
JP3438675B2 (ja) 窒化物半導体の成長方法
JP5917245B2 (ja) 窒化物半導体発光ダイオード素子の製造方法
WO2022255252A1 (ja) 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器
JP5128075B2 (ja) 化合物半導体基板、その製造方法及び半導体デバイス
JP2014241417A (ja) アルミニウム含有窒化物中間層の製造方法、窒化物層の製造方法および窒化物半導体素子の製造方法
JP2010001192A (ja) 半導体デバイス、窒化物半導体基板及びその製造方法
JP2011040784A (ja) 窒化物半導体発光素子
JP2002305149A (ja) 窒化物半導体の成長方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140218

R150 Certificate of patent or registration of utility model

Ref document number: 5489117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees