WO2022255252A1 - 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器 - Google Patents

半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器 Download PDF

Info

Publication number
WO2022255252A1
WO2022255252A1 PCT/JP2022/021754 JP2022021754W WO2022255252A1 WO 2022255252 A1 WO2022255252 A1 WO 2022255252A1 JP 2022021754 W JP2022021754 W JP 2022021754W WO 2022255252 A1 WO2022255252 A1 WO 2022255252A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
semiconductor
light reflecting
mask
base
Prior art date
Application number
PCT/JP2022/021754
Other languages
English (en)
French (fr)
Inventor
剛 神川
佳伸 川口
祐基 谷口
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to EP22816002.4A priority Critical patent/EP4350909A1/en
Priority to JP2023525789A priority patent/JPWO2022255252A1/ja
Publication of WO2022255252A1 publication Critical patent/WO2022255252A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Definitions

  • the present disclosure relates to semiconductor devices and the like.
  • Patent Document 1 discloses a surface-emitting semiconductor laser device in which a DBR (Distributed Bragg Reflector) layer and a light-emitting layer are provided on a GaN substrate.
  • DBR Distributed Bragg Reflector
  • a structure using a DBR as a selective growth mask has a problem of heat dissipation.
  • a semiconductor device includes a base substrate including a main substrate, a first light reflecting portion positioned above the base substrate, a first mask positioned above the first light reflecting portion, and the first light reflecting portion positioned above the first light reflecting portion. a base semiconductor portion positioned above the first mask; a compound semiconductor portion positioned above the base semiconductor portion; and a second light reflection portion positioned above the compound semiconductor portion and the first light reflection portion. , provided.
  • FIG. 1 is a cross-sectional view showing the configuration of a semiconductor device according to this embodiment
  • FIG. FIG. 4 is a cross-sectional view showing another configuration of the semiconductor device according to the embodiment
  • It is a flow chart which shows an example of a manufacturing method of a semiconductor device concerning this embodiment.
  • 1 is a block diagram showing an example of a semiconductor device manufacturing apparatus according to an embodiment
  • FIG. 1 is a cross-sectional view along the X direction of the semiconductor device according to Example 1
  • FIG. 1 is a cross-sectional view along the Y direction of the semiconductor device according to Example 1
  • FIG. 1 is a plan view of a semiconductor device according to Example 1
  • FIG. 2 is a partially enlarged view of the semiconductor device of Example 1.
  • FIG. 1 is a block diagram showing an example of a semiconductor device manufacturing apparatus according to an embodiment
  • FIG. 1 is a cross-sectional view along the X direction of the semiconductor device according to Example 1
  • FIG. 1 is a cross-sectional view along the Y
  • FIG. 2 is a partially enlarged view of the semiconductor device of Example 1.
  • FIG. FIG. 3 is a cross-sectional view showing a configuration example of an underlying substrate;
  • FIG. 5 is a cross-sectional view showing another configuration example around the first light reflecting portion;
  • FIG. 5 is a cross-sectional view showing another configuration example around the first light reflecting portion;
  • FIG. 5 is a cross-sectional view showing another configuration example around the first light reflecting portion;
  • 4 is a flow chart showing an example of a method for manufacturing a semiconductor device according to Example 1;
  • 1A to 1D are process cross-sectional views showing an example of a method for manufacturing a semiconductor device according to Example 1;
  • 4 is a cross-sectional view showing an example of lateral growth of the base semiconductor portion 8.
  • FIG. 4 is a plan view showing another configuration of the semiconductor device of Example 1.
  • FIG. 4 is a cross-sectional view showing another configuration of the semiconductor device of Example 1;
  • FIG. 4 is a plan view showing another configuration of the semiconductor device of Example 1.
  • FIG. 3 is a cross-sectional view showing another configuration of the semiconductor device according to Example 1;
  • FIG. 3 is a cross-sectional view showing another configuration of the semiconductor device according to Example 1;
  • FIG. 3 is a cross-sectional view showing another configuration of the semiconductor device according to Example 1;
  • FIG. 3 is a cross-sectional view showing another configuration of the semiconductor device according to Example 1;
  • FIG. 3 is a cross-sectional view showing another configuration of the semiconductor device according to Example 1;
  • FIG. 3 is a cross-sectional view showing another configuration of the semiconductor device according to Example 1;
  • FIG. 3 is a cross-sectional view showing another configuration of the semiconductor device according to Example 1;
  • FIG. 4 is a cross-sectional view showing another configuration of
  • FIG. 3 is a cross-sectional view showing another configuration of the semiconductor device according to Example 1;
  • FIG. 3 is a cross-sectional view showing another configuration of the semiconductor device according to Example 1;
  • FIG. 4 is a plan view showing another configuration of the semiconductor device according to Example 1;
  • FIG. 4 is a plan view showing another configuration of the semiconductor device according to Example 1;
  • FIG. 4 is a schematic plan view showing another configuration of the semiconductor device according to Example 1.
  • FIG. 4 is a schematic plan view showing another configuration of the semiconductor device according to Example 1.
  • FIG. 10 is a cross-sectional view showing the configuration of a semiconductor device according to Example 2;
  • FIG. 8 is a cross-sectional view showing the configuration of a base substrate according to Example 2;
  • FIG. 8 is a cross-sectional view showing the configuration of a base substrate according to Example 2;
  • FIG. 8 is a cross-sectional view showing the configuration of a base substrate according to Example 2;
  • FIG. 8 is a cross-sectional view showing the configuration of a base substrate according to Example 2;
  • FIG. 11 is a cross-sectional view showing the configuration of a semiconductor device according to Example 3;
  • FIG. 11 is a cross-sectional view showing the configuration of a semiconductor device according to Example 3;
  • 10 is a flow chart showing an example of a method for manufacturing a semiconductor device according to Example 4;
  • FIG. 11 is a cross-sectional view showing the configuration of a semiconductor device according to Example 4;
  • FIG. 1 is a cross-sectional view showing the configuration of a semiconductor device according to this embodiment.
  • the semiconductor device 30 according to the present embodiment includes a base substrate UK, a first light reflection portion RF positioned above the base substrate UK, and a first light reflection portion RF positioned above the first light reflection portion RF.
  • the semiconductor device 30 includes one or more surface emitting semiconductor laser elements 20 including a base semiconductor portion 8, a compound semiconductor portion 9, a first light reflecting portion RF and a second light reflecting portion RS.
  • the normal direction of the base substrate UK and the direction from the base substrate UK to the first mask 6 is defined as the upward direction.
  • the first mask 6 may be the mask layer 6
  • the base semiconductor portion 8 may be the base semiconductor layer 8
  • the compound semiconductor portion 9 may be the compound semiconductor layer 9
  • the first light reflecting portion RF may be the first light reflecting layer
  • the second light reflecting portion RS may be the second light reflecting layer.
  • the first mask 6 may have the mask portion 5 and the opening K. That is, the first mask 6 may be a mask pattern including the mask portion 5 and the opening K.
  • a first electrode E ⁇ b>1 can be provided on the compound semiconductor portion 9 .
  • the first light reflecting portion RF, the base semiconductor portion 8, the compound semiconductor portion 9, the first electrode E1, and the second light reflecting portion RS may overlap each other in plan view.
  • Two components overlap in plan view means that at least part of one component overlaps the other component when viewed in the normal direction of the base substrate UK (including perspective view).
  • laser oscillation is enabled by reciprocating light generated in the compound semiconductor portion 9 between the first and second light reflecting portions RF and RS.
  • the semiconductor device 30 since the first light reflecting portion RF is provided between the base substrate UK and the first mask 6, heat dissipation from the first light reflecting portion RF is improved, and the surface emitting semiconductor laser element is improved. 20 reliability is enhanced.
  • Base semiconductor portion 8 and compound semiconductor portion 9 may contain a nitride semiconductor.
  • a GaN-based semiconductor is a semiconductor containing gallium atoms (Ga) and nitrogen atoms (N), and typical examples include GaN, AlGaN, AlGaInN, and InGaN.
  • the base semiconductor portion 8 may be doped (eg, n-type with donors).
  • Each of the base semiconductor portion 8 and the compound semiconductor portion 9 may be a nitride semiconductor layer.
  • the base semiconductor portion 8 containing a nitride semiconductor can be formed, for example, by an ELO (Epitaxial Lateral Overgrowth) method.
  • ELO Epilateral Lateral Overgrowth
  • threading dislocations (defects) of the base semiconductor portion 8 and the compound semiconductor portion 9 are reduced on the mask portion 5, so the luminous efficiency of the compound semiconductor portion 9 (for example, the charge from the first electrode E1 is reduced).
  • the ratio of the amount of light to the amount of injection) is increased, and the amount of heat generated is reduced. This is because threading dislocations are dislocations (defects) that extend from the base semiconductor portion 8 to the compound semiconductor portion 9, inhibit charge transfer, and cause heat generation.
  • a template substrate including the base substrate UK, the first light reflecting portion RF, and the mask pattern 6 on the first light reflecting portion RF may be used.
  • the template substrate may have a growth suppression region (for example, a region that suppresses crystal growth in the Z direction) corresponding to the mask portion 5 and a seed region corresponding to the opening K.
  • a growth suppression region and a seed region can be formed in the first light reflecting portion RF, and the base semiconductor portion 8 can be formed on the growth suppression region and the seed region using the ELO method.
  • the first light reflector RF may be an epitaxial DBR (Distributed Bragg Reflector) containing a nitride semiconductor. By doing so, the light reflectance of the first light reflecting portion RF is increased.
  • DBR Distributed Bragg Reflector
  • FIG. 2 is a cross-sectional view showing another configuration of the semiconductor device according to this embodiment.
  • the semiconductor device 30 is provided with a circuit board CB located on the opposite side of the base substrate UK (above the compound semiconductor portion 9) and electrically connected to the surface emitting semiconductor laser element 20. be able to.
  • FIG. 3 is a flow chart showing an example of a method for manufacturing a semiconductor device according to this embodiment.
  • a base substrate UK is prepared, a first light reflecting portion RF is formed, a first mask 6 is formed, and a base semiconductor portion 8 is formed by using the ELO method. , a step of forming the compound semiconductor portion 9, and a step of forming the second light reflecting portion RS.
  • FIG. 4 is a block diagram showing an example of a semiconductor device manufacturing apparatus according to this embodiment.
  • the semiconductor device manufacturing apparatus 70 of FIG. 4 includes a first film forming section 72 forming a first light reflecting section RF, a base semiconductor section 8, and a compound semiconductor section 9, a first mask 6, and a second light reflecting section RS.
  • a second film forming section 73 to be formed and a control section 74 for controlling the first and second film forming sections 72 and 73 are provided.
  • the first film forming unit 72 may include a MOCVD (Metal Organic Chemical Vapor Deposition) device, and the control unit 74 may include a processor and memory.
  • the control unit 74 may be configured to control the first and second film forming units 72 and 73 by executing a program stored in an internal memory, a communicable communication device, or an accessible network, for example.
  • the above program and a recording medium storing the above program are also included in this embodiment.
  • FIG. 5 is a cross-sectional view along the X direction of the semiconductor device according to Example 1.
  • FIG. 6 is a cross-sectional view along the Y direction of the semiconductor device according to Example 1.
  • FIG. FIG. 7 is a plan view of a semiconductor device according to Example 1.
  • the semiconductor device 30 according to the first embodiment includes a base substrate UK, a first light reflector RF positioned on the base substrate UK, and a light reflector RF on the first light reflector RF.
  • the base semiconductor portion 8 and the compound semiconductor portion 9 may contain a nitride semiconductor (for example, a GaN-based semiconductor).
  • the X direction is the ⁇ 11-20> direction of the base semiconductor portion 8
  • the Y direction is the ⁇ 1-100> direction of the base semiconductor portion 8
  • the Z direction is the ⁇ 0001> direction of the base semiconductor portion 8 .
  • the base semiconductor portion 8 includes a first portion HD and a second portion SD (low defect portion) located on the mask portion 5 and having a threading dislocation density of 1 ⁇ 5 or less that of the first portion HD.
  • the threading dislocation density of the second portion SD may be 5 ⁇ 10 6 /cm 2 or less.
  • the second portion SD overlaps the compound semiconductor portion 9 in plan view.
  • a portion of the compound semiconductor portion 9 that overlaps with the second portion SD in plan view becomes a low dislocation portion inheriting the low dislocation property (low defect property) of the base semiconductor portion 8 .
  • the first light reflecting portion RF and the second light reflecting portion RS can be configured to overlap the second portion SD in plan view.
  • the base semiconductor portion 8 can be composed of an n-type semiconductor (for example, silicon-doped gallium nitride).
  • an n-type semiconductor for example, silicon-doped gallium nitride.
  • the mask portion 5 contains silicon
  • the base semiconductor portion 8 is deposited by unintentionally doping, part of the first mask 6 is diffused to make the base semiconductor portion 8 an n-type semiconductor.
  • the first electrode E1 is a translucent anode
  • the second electrode E2 is a cathode.
  • the first electrode E1 is located above the compound semiconductor portion 9 and overlaps the second light reflecting portion RF in plan view.
  • the second electrode E2 is located above the first mask 6 and does not overlap the second light reflecting portion RS in plan view.
  • the second electrode E2 contacts the base semiconductor portion 8 .
  • the compound semiconductor portion 9 is provided on the base semiconductor portion 8 , but the compound semiconductor portion 9 is not formed above a portion of the base semiconductor portion 8 , so that the compound semiconductor portion 9 is in contact with the portion of the base semiconductor portion 8 .
  • a second electrode E2 is provided.
  • the semiconductor device 30 is a surface emitting semiconductor laser including a first light reflecting portion RF, a base semiconductor portion 8, a compound semiconductor portion 9, an insulating film KF, first and second electrodes E1 and E2, and a second light reflecting portion RS.
  • One or more elements 20 (VCSEL elements: a vertical cavity surface emitting laser element) are configured.
  • the semiconductor laser element 20 the light generated in the compound semiconductor 9 by the current between the first and second electrodes E1 and E2 causes laser oscillation by stimulated emission and feedback action between the first and second light reflecting portions RF and RS. .
  • the semiconductor device 30 since the first light reflecting portion RF is provided between the base substrate UK and the first mask 6, heat dissipation from the first light reflecting portion RF is improved, and the surface emitting semiconductor laser element is improved. 20 reliability is enhanced. In addition, the degree of freedom in designing (material, structure, etc.) of the base substrate UK and the first light reflecting portion RF is increased.
  • FIG. 8 is a partially enlarged view of the semiconductor device of Example 1.
  • the compound semiconductor portion 9 includes, from the bottom, an n-type semiconductor layer 9A as a first-type semiconductor layer, an active layer 9K, and a p-type semiconductor layer 9B as a second-type semiconductor layer.
  • the active layer 9K has an MQW (Multi-Quantum Well) structure and includes, for example, at least one of InGaN and GaN.
  • the n-type semiconductor layer 9A is, for example, an n-type AlGaN layer.
  • the p-type semiconductor layer 9B is, for example, a p-type GaN layer.
  • a first electrode E1, which is an anode, is provided so as to be in contact with the p-type semiconductor layer 9B.
  • the semiconductor device 30 includes an insulating film KF located on the compound semiconductor portion 9, and the insulating film KF includes a first electrode E1, a first light reflecting portion RF, a second portion SD, and a second light reflecting portion RS in plan view. , including an aperture portion AP overlapping with .
  • the first electrode E1 is a transparent electrode positioned between the compound semiconductor portion 9 and the second light reflecting portion RS, and is in contact with the upper surface of the insulating film KF. SiOx, SiNx, AlOx, or the like can be used for the insulating film KF.
  • the first electrode E1 and the compound semiconductor portion 9 are in contact with each other. Specifically, the p-type semiconductor layer 9B exposed at the aperture portion AP and the central portion of the first electrode E1 are in contact with each other.
  • the aperture part AP is a current constriction part formed by penetrating the insulating film KF, for example, in a circular shape. Increased.
  • Example 1 the aperture portion AP overlaps the second light reflecting portion RS, the compound semiconductor portion 9, the second portion SD (low-defect portion) of the base semiconductor portion 8, and the first light reflecting portion RF in plan view. . Therefore, a current path from the first electrode E1 in the aperture portion AP to the base semiconductor portion 8 via the compound semiconductor portion 9 is formed in the base semiconductor portion 8 and the low-defect portion of the compound semiconductor portion 9 . Therefore, the luminous efficiency in the active layer 9K is enhanced, and heat generation in the base semiconductor portion 8 and the compound semiconductor portion 9 is suppressed.
  • the semiconductor device 30 is provided with a first pad P1 in contact with the first electrode E1, and in plan view, the first pad P1, the aperture portion AP, and the second electrode E2 are arranged in the Y direction.
  • the second electrode E2 can be formed on the second portion SD (low-defect portion) of the base semiconductor portion 8, and the luminous efficiency in the active layer 9K can be enhanced.
  • the first pad P1 may be in contact with a part of the first electrode E1, but in order to inject the current more uniformly in the aperture part AP, the first pad P1 is in contact with the periphery of the first electrode E1 (
  • the contact area with the first electrode E1 may have a shape such that it surrounds the aperture part AP in plan view.
  • the first pad P1 may be circular.
  • FIG. 9 is a partially enlarged view of the semiconductor device of Example 1.
  • the first light reflector RF is located on the base substrate UK and can be an epitaxial DBR containing a nitride semiconductor.
  • the first light reflecting portion RF has a plurality of pairs PF including a first refraction portion R1 and a second refraction portion R2 having a higher optical refractive index than the first refraction portion R1.
  • the second refraction portion R2 may include a GaN-based semiconductor
  • the first refraction portion R1 may include a refraction material (for example, a nitride semiconductor) having a lower optical refractive index than the GaN-based semiconductor of the second refraction portion R2.
  • the seed portion 4 is provided between the first light reflecting portion RF and the first mask 6 .
  • the upper surface of the first light reflecting portion RF is included in the first refraction portion R1
  • the seed portion 4 containing, for example, a GaN-based semiconductor is formed on the first light reflecting portion RF.
  • a first mask 6 is formed.
  • the base semiconductor portion 8 located on the first mask 6 may have a higher optical refractive index than the mask portion 5 .
  • the seed portion 4 may have a higher optical refractive index than the mask portion 5 and the first refractive portion R1.
  • the light reflectance of the first light reflecting portion RF is increased, and the manufacturing process can be simplified. Moreover, the stress (tensile stress at room temperature) of the base semiconductor portion 8 is relaxed.
  • the second light reflecting part RS is positioned on the first electrode E1 and can be a dielectric DBR containing a dielectric.
  • the second light reflecting portion RS has a plurality of pairs PS each including a third refraction portion R3 and a fourth refraction portion R4 having a higher optical refractive index than the third refraction portion R3. and each of the third bend R3 and the fourth bend R4 comprises a dielectric material.
  • the lower surface of the second light reflecting portion RS may be included in the third refraction portion R3, and the upper surface of the second light reflecting portion RS may be included in the fourth refraction portion R4.
  • the third refraction portion R3 may have a lower optical refractive index than the p-type semiconductor layer 9B. By doing so, it is possible to increase the light reflectance of the second light reflecting portion RS. In addition, by providing the island-shaped second light reflecting portion RS on the first electrode E1, heat dissipation is enhanced.
  • the semiconductor device 30 of Example 1 includes a gap TK in contact with the side surface of the base semiconductor portion 8, the side surface of the compound semiconductor portion 9, and the side surface of the second light reflection portion RS.
  • the gap TK and the center 5C of the mask portion 5 overlap when viewed.
  • Side surfaces of the base semiconductor portion 8 and the compound semiconductor portion 9 may each be an a-plane or an m-plane of a GaN-based semiconductor.
  • FIG. 10 is a cross-sectional view showing a configuration example of the underlying substrate.
  • the base substrate UK may be composed of a main substrate 1.
  • the main substrate 1 may be, for example, a SiC substrate (6H—SiC bulk crystal), a GaN substrate (bulk crystal), An AlN substrate (bulk crystal) can be used.
  • the base substrate UK may include a main substrate 1 and a base portion 3 positioned above the main substrate 1.
  • the main substrate 1 is a SiC substrate and the base portion 3 is made of nitride.
  • a semiconductor eg, GaN-based semiconductor
  • an AlN substrate is used as the main substrate 1
  • a nitride semiconductor eg, GaN-based semiconductor
  • a Si substrate bulk crystal
  • the base portion is used.
  • Aluminum nitride (AlN) or silicon carbide (SiC) can be used for 3
  • a GaN substrate can be used for main substrate 1
  • GaN can be used for underlying portion 3
  • the base substrate UK may include a main substrate 1, a buffer portion 2 positioned above the main substrate 1, and a base portion 3 positioned above the buffer portion 2.
  • a SiC substrate or a Si substrate for the main substrate 1 using at least one of AlN (aluminum nitride) and SiC (silicon carbide) for the buffer portion 2, and using a nitride semiconductor (for example, a GaN-based semiconductor) for the underlying portion 3. can be used.
  • AlN aluminum nitride
  • SiC silicon carbide
  • a nitride semiconductor for example, a GaN-based semiconductor
  • FIG. 11 to 13 are cross-sectional views showing another configuration example around the first light reflecting portion.
  • the upper surface of the first light reflecting portion RF is included in the second refraction portion R2, and the first mask 6 is formed on the first light reflecting portion RF.
  • the uppermost second refraction portion R2 functions as a seed when the base semiconductor portion 8 grows laterally, and the base semiconductor portion 8 is formed in the opening portion K of the first mask 6 by the first light reflection portion R2. Contacts the top surface of the RF.
  • the upper surface of the first light reflecting portion RF may be included in the first refraction portion R1, and the first mask 6 may be formed on the first light reflecting portion RF.
  • the uppermost first bent portion R1 containing, for example, a nitride semiconductor functions as a seed when the base semiconductor portion 8 grows laterally, and the base semiconductor portion 8 is formed by the opening K of the first mask 6. in contact with the upper surface of the first light reflecting portion RF.
  • the seed portion 4 is provided between the first light reflecting portion RF and the first mask 6 .
  • the upper surface of the first light reflecting portion RF is included in the second refraction portion R2, and the seed portion 4 containing, for example, a nitride semiconductor is formed on the first light reflecting portion RF.
  • a first mask 6 is formed. Further, by using the same material (for example, GaN-based semiconductor) for the uppermost layer or seed portion 4 of the first light reflecting portion RF and the base semiconductor portion 8, the manufacturing process can be simplified.
  • FIG. 14 is a flowchart illustrating an example of a method for manufacturing a semiconductor device according to Example 1; 15A to 15D are process cross-sectional views showing an example of the method for manufacturing the semiconductor device according to the first embodiment.
  • a step of preparing a base substrate UK a step of forming a first light reflection portion RF, a step of forming a seed portion 4, a step of forming a first mask 6, a step of forming a base semiconductor portion 8 by the ELO method, a step of forming a compound semiconductor portion 9, a step of forming an insulating film KF (current confinement layer), and first and second electrodes.
  • a step of forming E1 and E2 and a step of forming the second light reflecting portion RS are included.
  • a heterosubstrate having a lattice constant different from that of the base semiconductor section containing a GaN-based semiconductor can be used.
  • hetero-substrates include single-crystal silicon (Si) substrates, sapphire (Al 2 O 3 ) substrates, silicon carbide (SiC) substrates, aluminum nitride (AlN) substrates, and the like.
  • the plane orientation of the main substrate 1 is, for example, the (111) plane of a silicon substrate, the (0001) plane of a sapphire substrate, and the 6H—SiC (0001) plane of a SiC substrate.
  • the main substrate 1 may have higher thermal conductivity than the GaN bulk substrate.
  • a SiC substrate may be adopted as the main substrate 1 from the viewpoint of being superior to the GaN substrate in thermal conductivity and translucency.
  • a GaN substrate (bulk crystal) can also be used for the main substrate 1 (see FIG. 10).
  • the underlying portion 3 or the buffer portion 2 including an AlN layer may be provided.
  • the AlN layer can be formed with a thickness of about 10 nm to about 5 ⁇ m using, for example, an MOCVD apparatus.
  • the buffer portion 2 may not be provided. is formed to a thickness of 1.0 ⁇ m using the MOCVD method.
  • At least one of the buffer portion 2 (eg, aluminum nitride) and the underlying portion 3 (eg, GaN-based semiconductor) can also be formed using a sputtering device (PSD: pulse sputter deposition, PLD: pulse laser deposition, etc.).
  • PLD pulse sputter deposition
  • PLD pulse laser deposition
  • the base semiconductor portion 8 When the base semiconductor portion 8 is grown laterally using the ELO method, even if an underlayer with poor crystallinity is used, the low crystallinity is inherited over the opening K (first portion HD), and the flat surface is formed.
  • the second portion SD which visually overlaps the aperture portion AP and the light emitting region of the active layer 9K, does not take over (therefore, the second portion SD is a low-defect portion). Therefore, cost reduction can be achieved while maintaining light emission characteristics.
  • the underlying portion 3 has the effect of preventing the melting of the main substrate 1 and the first light reflecting portion RF, the effect of increasing the crystallinity of the first light reflecting portion RF, and the effect of relieving the internal stress of the base semiconductor portion 8 (the effect of the semiconductor device 30). It may have at least one of the effect of alleviating warpage and the effect of increasing heat dissipation.
  • the buffer portion 2 has the effect of preventing the melting of the main substrate 1 and the base portion 3, the effect of improving the crystallinity of the base portion 3, the effect of relieving the internal stress of the base semiconductor portion 8, and the effect of improving heat dissipation. You may have at least one.
  • a GaN substrate can also be used for the main substrate 1.
  • the first light reflecting portion RF epitaxial DBR
  • the first light reflecting portion RF epitaxial DBR
  • the first light reflecting portion RF epitaxial DBR
  • the underlying portion 3 for example, a GaN layer
  • a light reflecting portion RF epitaxial DBR
  • the threading dislocations in the first light reflecting portion RF can be reduced, and the threading dislocations on the opening K in the base semiconductor portion 8 can be reduced.
  • a base substrate in which a (11-22) plane GaN-based semiconductor layer is formed on a sapphire substrate or a base substrate in which a (20-21) plane GaN-based semiconductor layer is formed on a sapphire substrate may be used. good. Since the semiconductor layer epitaxially formed on the base substrate of these semipolar planes has high crystallinity, these base substrates can also be used in the first embodiment.
  • Second light reflecting portion As shown in FIG. 9, by laminating 20 to 40 pairs containing AlN in the first refraction portion R1 and GaN in the second refraction portion R2, an epitaxial layer with high reflectance (96% or more) and high thermal conductivity can be obtained. A DBR can be formed. In this case, threading dislocations may occur due to lattice mismatch among the main substrate 1, the first bent portion R1, and the second bent portion R2. However, the first mask 6 prevents threading dislocations (defects extending in the Z direction) in the first light reflecting portion RF, and the second portion SD of the base semiconductor portion 8 and the compound semiconductor portion 9 thereabove (in particular, the aperture portion AP) ) are not inherited. As a result, the degree of freedom in designing the underlying substrate UK and the first light reflecting portion RF is increased, and it becomes possible to design in consideration of heat dissipation, crystal quality, power consumption, manufacturing cost, and the like.
  • the thermal conductivity of the first light reflection part RF can be enhanced.
  • the first mask 6 can alleviate stress propagation from the first light reflecting portion RF to the base semiconductor portion 8 and the compound semiconductor portion 9 .
  • the first light reflecting portion RF can also be a lattice-matching epitaxial DBR such as AlInN (first refraction portion)/GaN (second refraction portion).
  • the epitaxial DBR may be deposited using the MOCVD method, or may be deposited using the RPCVD (remote plasma chemical vapor deposition) method or the PSD (Pulse Sputter Deposition) method, which enables low-temperature deposition.
  • RPCVD remote plasma chemical vapor deposition
  • PSD Pulse Sputter Deposition
  • the epitaxial DBR may be formed using a low temperature sputtering method or the like, and the seed portion 4 may be formed using the MOCVD method.
  • Example 1 an undoped GaN layer of about 2 ⁇ m was formed as the underlayer 3 on a 6H—SiC (0001) substrate by a MOVPE (Metal Organic Vapor Phase Epitaxy) method. 30 pairs of 1 bent portion)/GaN (second bent portion) were laminated at a growth temperature of 1040° C. and a growth pressure of 50 Torr to form an epitaxial DBR.
  • the design peak wavelength of the DBR is 400 nm, and the optical film thickness of AlN in one pair is ⁇ /4. This made it possible to obtain the first light reflecting portion RF with a high light reflectance of about 98%.
  • the uppermost portion of the first light reflecting portion RF may be used as the first refraction portion (AlN), and a seed portion 4 containing a GaN-based semiconductor may be provided thereon.
  • the uppermost portion of one light reflecting portion RF may be the second refraction portion (GaN).
  • the refractive material of the first refractive portion R1 may be AlN, AlInN, or InN.
  • the refractive material (eg, AlN) of the first refraction portion R1 may have a higher thermal conductivity than the GaN-based semiconductor (eg, GaN) of the second refraction portion R2.
  • the refractive material of the first refraction portion R1 may have a lattice constant different from that of the GaN-based semiconductor of the second refraction portion R2.
  • the refractive material (for example, AlN) of the first refraction portion R1 may have a smaller lattice constant than the GaN-based semiconductor (for example, GaN) of the second refraction portion R2.
  • the main material of the main substrate 1 eg, SiC, Si
  • the GaN-based semiconductor eg, GaN
  • the refraction material of the first refraction portion R1 eg, AlN
  • the opening K of the first mask 6 exposes the nitride semiconductor functioning as a seed and functions as a growth start hole for starting the growth of the base semiconductor portion 8 . It has the function of a selective growth mask for lateral growth.
  • the mask portion 5 includes, for example, a silicon oxide film (SiO x ), a titanium nitride film (TiN, etc.), a silicon nitride film (SiN x ), a silicon oxynitride film (SiON), and a high melting point (for example, 1000° C. or higher).
  • a single layer film containing any one of the metal films, or a laminated film containing at least two of these can be used.
  • a silicon oxide film having a thickness of about 10 nm to about 500 nm is formed on the entire surface using a sputtering method, and a resist is applied to the entire surface of the silicon oxide film.
  • the resist is patterned by photolithography to form a resist having a plurality of striped openings.
  • a portion of the silicon oxide film is removed by a wet etchant such as hydrofluoric acid (HF) or buffered hydrofluoric acid (BHF) to form a plurality of openings K, and the resist is removed by organic cleaning to remove the first mask 6. is formed.
  • the opening K may be formed using a general lift-off method.
  • the openings K have a longitudinal shape (slit shape) and are periodically arranged in the a-axis direction (X direction) of the base semiconductor portion 8 .
  • the width of the opening K (opening width) can be about 0.1 ⁇ m to 20 ⁇ m (for example, about 5 ⁇ m). As the width of each opening decreases, the number of threading dislocations propagating from each opening to the base semiconductor portion 8 decreases. Also, the second portion (low-defect portion) SD can be increased.
  • the thickness of the mask portion 5 is preferably thin from the viewpoint of heat radiation, but is set to 10 nm or more, 20 nm or more, or 40 nm or more in consideration of suppression of mutual reaction between the first mask 6 and the base semiconductor portion 8. be able to.
  • the width of the mask portion 5 can be 10 ⁇ m to 200 ⁇ m.
  • the area (effective area) of the second portion SD (low defect portion) of the base semiconductor portion 8 can be increased.
  • the aperture diameter (aperture diameter of the aperture portion AP) can be increased, and a high-output semiconductor laser device can be realized.
  • the silicon oxide film decomposes and evaporates in a very small amount during the film formation of the base semiconductor portion 8 and may be incorporated into the base semiconductor portion 8, the silicon nitride film and the silicon oxynitride film decompose and evaporate at high temperatures. It has the advantage of being difficult.
  • the first mask 6 may be a single layer film of a silicon nitride film or a silicon oxynitride film, a laminated film formed by forming a silicon oxide film and a silicon nitride film in this order, or a silicon nitride film and a silicon oxide film.
  • a laminate film in which films are formed in this order, or a laminate film in which a silicon nitride film, a silicon oxide film, and a silicon nitride film are formed in this order may be used.
  • Abnormal portions such as pinholes in the mask portion 5 can be eliminated by performing organic cleaning after film formation, introducing the film into the film forming apparatus again, and forming the same type of film.
  • a general silicon oxide film (single layer) can also be used to form a high-quality first mask 6 using such a re-deposition method.
  • the mask portion 5 may have a smaller optical refractive index than the second refraction portion R2 (for example, GaN-based semiconductor).
  • the first mask 6 since the first mask 6 exists in the cavity, the first mask 6 can be designed so as not to disturb the resonance of light as much as possible. Since the mask portion 5 is a selectively grown film and also a light transmitting film, it may have high light transmission characteristics (low light absorption).
  • the uppermost portion (second refraction portion R2) of the first light reflection portion RF or the seed portion 4 is a GaN layer, and a single layer of silicon oxide film or silicon nitride film having a lower refractive index than GaN is used as the mask material,
  • the optical film thickness (physical film thickness/refractive index) of the silicon oxide film or silicon nitride film is set to an integral multiple of ⁇ (oscillation wavelength)/2
  • the reflectance at the first light reflecting portion RF can be increased.
  • a mask material composed of a plurality of film types, each of which has an optical film thickness that is an integral multiple of ⁇ /2 may be used.
  • the uppermost portion (second refraction portion R2) of the first light reflecting portion RF or the seed portion 4 is a GaN layer
  • a silicon oxide film and a silicon nitride film having a higher refractive index than this are formed on the GaN layer.
  • the films may all be formed in this order with an optical film thickness of ⁇ /4.
  • Example 1 a GaN layer was used as the base semiconductor portion 8 (ELO semiconductor layer), and an ELO film of gallium nitride (GaN) was formed on the aforementioned template substrate using an MOCVD apparatus.
  • the base semiconductor portion 8 is selectively grown (vertically grown) on the seed portion 3 (eg, GaN layer) exposed in the opening K, and subsequently grown laterally on the mask portion 5 . Then, the lateral growth was stopped before the base semiconductor portion 8 growing laterally from both sides of the mask portion 5 joined together.
  • a single silicon nitride film was used for the mask portion 5, and the optical film thickness of the mask portion 5 was set to ⁇ /4, assuming an emission wavelength of 450 nm.
  • the width of the mask portion 5 is 50 ⁇ m
  • the width of the opening K is 5 ⁇ m
  • the width of the gap TK is 3 ⁇ m
  • the width of the base semiconductor portion 8 is 52 ⁇ m
  • the width of the low defect portion (size in the X direction) is 23.5 ⁇ m
  • the layer thickness of the portion 8 was 5 ⁇ m.
  • the width (effective width) of the low defect portion SD may be 10 ⁇ m or more or 20 ⁇ m or more.
  • the lateral film formation rate is increased.
  • a technique for increasing the lateral film formation rate is as follows. First, a vertical growth layer growing in the Z direction (c-axis direction) is formed on the seed portion 3 exposed from the opening K, and then a lateral growth layer growing in the X direction (a-axis direction) is formed. At this time, by setting the thickness of the vertical growth layer to 10 ⁇ m or less, preferably 5 ⁇ m or less, and more preferably 3 ⁇ m or less, the thickness of the horizontal growth layer can be kept low and the horizontal film formation rate can be increased.
  • FIG. 16 is a cross-sectional view showing an example of lateral growth of the base semiconductor portion 8.
  • an initial growth layer SL is formed on the seed portion 3, and then the base semiconductor portion 8 can be laterally grown from the initial growth layer SL.
  • the initial growth layer SL serves as a starting point for lateral growth of the base semiconductor portion 8 .
  • the initial growth is performed immediately before the edge of the initial growth layer SL climbs over the upper surface of the mask portion 5 (at the stage where it is in contact with the upper end of the side surface of the mask portion 5) or immediately after it climbs over the upper surface of the mask portion 5.
  • the film formation of the layer SL may be stopped (that is, at this timing, the ELO film formation conditions may be switched from the c-axis direction film formation conditions to the a-axis direction film formation conditions).
  • consumption of material for growth in the thickness direction of the base semiconductor portion 8 can be reduced.
  • the semiconductor portion 8 can be laterally grown at high speed.
  • the initial growth layer SL may be formed with a thickness of, for example, 2.0 ⁇ m or more and 3.0 ⁇ m or less.
  • the film forming temperature of the base semiconductor portion 8 may be a high temperature exceeding 1200°C, but may be 1150°C or less. It is possible to form the ELO semiconductor portion even at a low temperature of less than 1000° C., which is preferable from the viewpoint of reducing mutual reaction.
  • TMG trimethylgallium
  • the raw material is not sufficiently decomposed, and gallium atoms and carbon atoms are simultaneously incorporated into the ELO semiconductor portion in a larger amount than usual. .
  • film formation in the a-axis direction is fast and film formation in the c-axis direction is slow.
  • the carbon incorporated into the ELO semiconductor portion reduces the reaction with the mask portion 5 and reduces adhesion between the mask portion 5 and the ELO semiconductor portion (base semiconductor portion 8). Therefore, in the low-temperature film formation of the ELO semiconductor part, the supply amount of ammonia is reduced and the film is formed at a low V/III ( ⁇ 1000) level. Reaction with the part 5 can be reduced.
  • the base semiconductor portion 8 is configured to contain carbon.
  • FIG. 17 is a plan view showing another configuration of the semiconductor device of Example 1.
  • the lateral growth of the base semiconductor portion 8 laterally growing from both sides of the mask portion 5 is stopped before the base semiconductor portions 8 meet, but the present invention is not limited to this.
  • the lateral growth of base semiconductor portions 8 may be stopped after the base semiconductor portions 8 growing laterally from both sides of the mask portion 5 meet.
  • the base semiconductor portion 8 includes a void VD that overlaps the center of the mask portion 5 in plan view, and dislocations (crystal defects) at the meeting portion increase. It is configured so that it does not overlap with the meeting part.
  • the base semiconductor portion 8 and the compound semiconductor portion 9 may be continuously formed by the same device (for example, MOCVD device).
  • the compound semiconductor portion 9 may be formed after the step. In this case, after forming an n-type GaN-based semiconductor layer (for example, about 0.1 ⁇ m to about 3 ⁇ m thick) to serve as a buffer during re-growth on the base semiconductor portion 8, the compound semiconductor portion 9 is formed.
  • a sputtering apparatus, a remote plasma CVD apparatus (RPCVD), a PSD (Pulse Sputter Deposition) apparatus, or the like can be used. Since the remote plasma CVD apparatus and the PSD apparatus do not use hydrogen as a carrier gas, a p-type GaN-based semiconductor portion with low resistance can be formed.
  • the MQW structure of the active layer 9K can be, for example, a structure of 5 to 6 periods of InGaN/GaN.
  • the In composition differs depending on the target emission wavelength. For blue (around 450 nm), the In concentration can be about 15-20%, and for green (about 530 nm), the In concentration can be about 30%.
  • An electron blocking layer eg, AlGaN layer
  • the surface (about 10 nm) of the p-type semiconductor layer 9B may be made into a p-type highly doped layer.
  • FIG. 18 is a cross-sectional view showing another configuration of the semiconductor device of Example 1.
  • the insulating film KF is provided with the aperture portion AP in FIG. 8, the present invention is not limited to this.
  • the p-type semiconductor layer 9B is provided with an annular high-resistance portion HR (a region with a low p-type doping concentration), and the inner side of the high-resistance portion HR is an aperture portion AP (current confinement portion) (high resistance portion HR).
  • a configuration in which the resistor portion HR surrounds the aperture portion AP) may also be used.
  • the aperture portion AP can also be formed by implanting Al (aluminum) or Fe (iron).
  • the periphery of the aperture is dug to generate a refractive index difference between the aperture portion AP and its periphery (for example, the aperture portion AP is made to have a different refractive index than the aperture portion AP). to reduce the refractive index around it).
  • the first electrode E1 is made of a transparent conductive material having optical transparency.
  • transparent conductive materials include indium tin oxide (including crystalline ITO, amorphous ITO, and Sn-doped In 2 O 3 ), indium zinc oxide (IZO), IFO (F-doped In 2 O 3 ), tin oxide (including SnO 2 , Sb-doped SnO 2 and F-doped SnO 2 ), zinc oxide (including ZnO, AI-doped ZnO and B-doped ZnO).
  • the first electrode E1 may include at least one of Ga (gallium) oxide, Ti (titanium) oxide, Nb (niobium) oxide, and Ni (nickel) oxide as a mother layer.
  • the aperture diameter of the first electrode E1 (the diameter of the current injection region in contact with the p-type semiconductor portion) can be, for example, 2 ⁇ m or more and 100 ⁇ m or less.
  • the first pad P1 in contact with the first electrode E1 is, for example, a single layer containing at least one of Au, Ag, Pd, Pt, Ni, Ti, V, W, Cr, Al, Cu, Zn, Sn and In. It may be a structure or a multi-layer structure. Regarding the multilayer structure, for example, with the left side as the lower layer side, Ti layer/Au layer, Ti layer/Al layer, Ti layer/Al layer/Au layer, Ti layer/Pt layer/Au layer, Ni layer/Au layer, Ni A configuration such as layer/Au layer/Pt layer, Ni layer/Pt layer, Pd layer/Pt layer, Ag layer/Pd layer, or the like can be employed.
  • the second light reflecting portion RS is, for example, a DBR in which third refraction portions R3 and fourth refraction portions R4 are alternately stacked as shown in FIG.
  • the third bending portion R3 contains, for example, SiO2 .
  • the fourth refraction portion R4 is a layer containing a material having a higher refractive index than the third refraction portion R3, such as Ta2O5 , HfO2 , ZrO2 , TiO2 , Al2O3 , Nb2O . 5 , ZnO, AlN, SiN or MgO.
  • Light incident on the interface between the third refraction portion R3 and the fourth refraction portion R4 at an angle equal to or greater than the critical angle is totally reflected at this interface. % or more) is realized.
  • the second light reflecting portion RS when the main substrate 1 is translucent, the second light reflecting portion RS may have a reflectance of approximately 100%, for example, approximately 99% with respect to the emission wavelength of the active layer 9K.
  • the first light reflecting portion RF may have a reflectance lower than that of the second light reflecting portion RS, for example, a reflectance of about 98%.
  • the light traveling back and forth between the first light reflecting portion RF and the second light reflecting portion RS is emitted as laser light from the lower surface of the first light reflecting portion RF (the portion overlapping the aperture portion AP in plan view).
  • the configuration is not limited to that the laser light is emitted from the first light reflecting portion RF side. If the main substrate 1 is not translucent, the laser light may be emitted from the second light reflecting portion RS side, or the laser light may be emitted from each of the first and second light reflecting portions RF and RS.
  • (Singulation) 19 is a plan view showing another configuration of the semiconductor device of Example 1.
  • FIG. 19 the semiconductor device 30 of FIG. 7 may be separated into a plurality of semiconductor devices 30 each including one semiconductor laser element 20 .
  • FIG. 20 is a cross-sectional view showing another configuration of the semiconductor device according to Example 1.
  • the semiconductor device 30 includes a circuit board CB arranged on the opposite side of the main substrate 1 and electrically connected to the first and second electrodes E1 and E2.
  • the first electrode E1 is connected to the circuit board via the first pad P1 and the conductive adhesive A1
  • the second electrode E2 is connected to the circuit board CB via the conductive adhesive A2.
  • a configuration in which the circuit board CB drives the semiconductor laser element 20 may also be used.
  • FIG. 21 and 22 are cross-sectional views showing another configuration of the semiconductor device according to Example 1.
  • FIG. A semiconductor device 30 shown in FIG. 21 includes a first pad P1 in contact with a first electrode E1 and a second pad P2 in contact with a second electrode E2. height positions) match each other, and the upper surfaces of the first and second pads P1 and P2 are positioned higher than the upper surface of the second light reflecting portion RS. This facilitates mounting on the circuit board CB (see FIG. 22).
  • An insulating film DF can be provided between the peripheral portion of the second electrode E2 and the base semiconductor portion 8 .
  • the second electrode E2 may have a shape in which the non-peripheral edge portion EH is recessed from the peripheral edge portion, and the recessed non-peripheral edge portion EH may be filled with the insulator DL.
  • the insulator DL can planarize the top surface of the second pad P2. Further, heat dissipation can be enhanced by bringing the first pad P1 into contact with the upper surface of the second light reflecting portion RS.
  • FIG. 23 and 24 are cross-sectional views showing another configuration of the semiconductor device according to Example 1.
  • FIG. 23 and 24 are cross-sectional views showing another configuration of the semiconductor device according to Example 1.
  • the seed portion 4 is formed entirely on the first light reflecting portion RF in FIG. 5 and the like, the present invention is not limited to this.
  • the seed portion 4 may be locally provided so as to overlap with the opening K of the first mask 6 .
  • the uppermost portion of the first light reflecting portion RF is referred to as the second refraction portion R2
  • the uppermost portion of the first light reflecting portion RF is referred to as the first refraction portion R1.
  • the seed portion 4 may be formed at a low temperature of 800° C. or lower.
  • FIG. 25 and 26 are cross-sectional views showing another configuration of the semiconductor device according to Example 1.
  • the second electrode E2 may be in contact with the seed portion 4 as shown in FIG.
  • the seed portion 4 can be, for example, an n-type GaN-based semiconductor layer.
  • the second electrode E2 may be in contact with the uppermost portion of the first light reflecting portion RF (for example, the second bending portion R2).
  • the uppermost portion of the first light reflecting portion RF can be, for example, an n-type GaN-based semiconductor layer.
  • FIG. 27 is a plan view showing another configuration of the semiconductor device according to Example 1.
  • the first and second electrodes E1 and E2 may be arranged in the X direction, and the second electrode E2 may overlap the first portion HD in plan view. Note that the first electrode E1 and the aperture portion AP overlap the second portion SD in plan view.
  • FIG. 28 is a plan view showing another configuration of the semiconductor device according to Example 1.
  • FIG. A semiconductor device 30 of FIG. 28 has a first region L1 and a second region L2 having the same area and adjacent to each other in the X direction with an air gap TK interposed therebetween. is different.
  • a plurality of two semiconductor laser elements 20 are arranged in the Y direction in the first area L1, and a plurality of six semiconductor laser elements 20 are arranged in the Y direction in the second area L2.
  • the aperture diameter of the semiconductor laser device 20 in the first region L1 is larger than the aperture diameter of the semiconductor laser device 20 in the second region L2.
  • the aperture portion AP and the first pad P1 are arranged in the Y direction, the Y direction being the longitudinal direction, and the second electrode E2 in contact with the base semiconductor portion 8 and the first electrode E2.
  • Pads P1 are arranged in the X direction.
  • the aperture portion AP and the first pad P1 are arranged in the X direction, the X direction is the longitudinal direction, and the second electrode E2 in contact with the base semiconductor portion 8 and the first electrode E2
  • An aperture portion AP is positioned between the pad P1.
  • FIG. 29 and 30 are schematic plan views showing another configuration of the semiconductor device according to Example 1.
  • FIG. A semiconductor device 30 of FIG. 29 is obtained by mounting a plurality of semiconductor devices shown in FIG. 19 on a circuit board CB.
  • the semiconductor device 30 of FIG. 30 is obtained by dividing the semiconductor device 30 of FIG. 28 into regions and mounting a plurality of semiconductor devices obtained from the second region L2 on the circuit board CB.
  • FIG. 31 is a cross-sectional view showing the configuration of a semiconductor device according to Example 2.
  • FIG. The semiconductor device 30 of Example 2 includes, for example, a base substrate UK shown in FIG. 10, the first light reflecting portion RF is located on the base substrate UK, and the base substrate UK has a concave portion UT that is open on the top surface.
  • FIG. 32 to 35 are cross-sectional views showing the configuration of the base substrate according to Example 2.
  • the main substrate 1 may be recessed at a portion corresponding to the recess UT.
  • the base substrate UK may include a base portion 3 positioned above the main substrate 1, and the base portion 3 may be pierced at a portion corresponding to the recess UT.
  • the base substrate UK includes a buffer portion 2 and a base portion 3 positioned above the main substrate 1, and the base portion 3 may be recessed at a portion corresponding to the recess UT. .
  • FIG. 34 the base substrate UK includes a buffer portion 2 and a base portion 3 positioned above the main substrate 1, and the base portion 3 may be recessed at a portion corresponding to the recess UT.
  • the base substrate UK includes a buffer portion 2 and a base portion 3 located above the main substrate 1, and the main substrate 1 is recessed in a portion corresponding to the recess UT, and the buffer portion 2 And the underlying portion 3 may be penetrated at a portion corresponding to the concave portion UT.
  • the recess UT is formed in a stripe shape extending in the Y direction, and has a width (size in the X direction) of, for example, 3 ⁇ m and a depth (size in the Z direction) of, for example, 5 ⁇ m.
  • the second light reflecting portion RS does not overlap the concave portion UT in plan view.
  • the first and second refracting portions R1 and R2 of the first light reflecting portion RF have a U-shaped portion UC along the concave portion UT, and the U-shaped portion UC overlaps the center of the mask portion 5 in plan view.
  • the semiconductor device 30 of Example 2 has the gap TK in contact with the side surfaces of the compound semiconductor portion 9 and the base semiconductor portion 8, and the gap TK and the recess UT overlap in plan view.
  • the air gap TK is in contact with the side surface 5S of the mask part 5 and the side surface 4S of the seed part 4, and the U-shaped part UC (of the second refraction part R2) located at the top of the first light reflecting part RF is in contact with the air gap TK.
  • the U-shaped portion UC (of the first refraction portion R1) positioned at the top of the first light reflection portion RF may be in contact with the air gap TK.
  • Example 3 36 is a cross-sectional view showing the configuration of a semiconductor device according to Example 3.
  • FIG. 37 is a cross-sectional view showing the configuration of a semiconductor device according to Example 3.
  • the second electrode E2 is provided on the back surface of the underlying substrate UK.
  • the base substrate UK for example, an n-type doped main substrate 1 (eg, SiC substrate, Si substrate) can be used.
  • the base portion 3 is an n-type semiconductor layer (for example, a GaN-based semiconductor). (for example, a nitride semiconductor).
  • Each epitaxial layer (eg, nitride semiconductor) of the first light reflecting portion RF and the seed portion 4 are also n-type semiconductor layers.
  • FIG. 38 is a flow chart showing an example of a method for manufacturing a semiconductor device according to the fourth embodiment.
  • 39 to 40 are cross-sectional views showing the configuration of a semiconductor device according to Example 4.
  • the base substrate UK has a main substrate 1 and a second mask MS located above the main substrate 1 .
  • the step of preparing the main substrate 1 the step of forming the second mask MS and the step of forming the underlying portion 3 by the ELO method are performed. That is, the semiconductor device 30 shown in FIGS. 39 to 40 has the underlying portion 3 formed by the ELO method.
  • a buffer section 2 may be provided between the main substrate 1 and the second mask MS.
  • the main substrate 1 is a SiC substrate
  • the buffer section 2 is a GaN-based semiconductor layer
  • the second mask MS is a single-layer film or silicon nitride film containing at least one of a silicon oxide film and a silicon nitride film.
  • a multi-layered film can be used, and the underlying portion 3 can be a GaN-based semiconductor layer formed by the ELO method.
  • the second mask MS includes a mask portion M and an opening Q.
  • the opening K of the first mask 6 and the opening Q of the second mask MS overlap in plan view.
  • the gap TK of the base semiconductor portion 8 and the opening portion Q of the second mask MS may overlap in plan view.
  • FIG. 41 is a flow chart showing another example of the semiconductor device manufacturing method according to the fourth embodiment.
  • FIG. 42 is a cross-sectional view showing another configuration of the semiconductor device according to the fourth embodiment.
  • the semiconductor device 30 of FIG. 42 has the first light reflecting portion RF formed at the bottom by the ELO method.
  • Example 4 since the underlying portion 3 or the lowermost portion of the first light reflecting portion RF (epitaxial DBR) is formed by the ELO method, dislocations (defects) in the first light reflecting portion RF are reduced, and light reflectance is improved. can be enhanced.
  • Example 5 an epitaxial DBR of InAlN (first bent portion R1)/GaN (second bent portion R2) is formed.
  • the base substrate UK is placed in the reactor of the MOCVD apparatus, H 2 and NH 3 are supplied into the reactor, the substrate temperature is raised to 1070° C., and then TMG is supplied to the base substrate UK. Then, a 100 nm GaN layer as the buffer portion 2 is epitaxially grown.
  • the supply gas is switched from H 2 to N 2 and TMI and TMA are supplied to form a non-doped InAlN layer (first bending portion R1). was grown to 50 nm.
  • a Si-doped GaN layer was grown to 5 nm as the first layer of the second bending portion R2. Subsequently, the supply gas was switched from N 2 to H 2 , the substrate temperature was raised to 1070° C. (second temperature), and TMG was supplied to obtain non-doped GaN as the second layer of the second refraction portion R2. The layer was grown 40 nm. After that, the above steps were repeated to form an epitaxial DBR composed of 40 pairs of InAlN/GaN.
  • the first light reflecting portion RF made of InAlN/GaN lattice-matched with the base semiconductor portion 8 for example, a GaN layer
  • a GaN substrate bulk crystal
  • the threading dislocation density on the openings K of the first mask 6 can be suppressed to about 5 ⁇ 10 6 cm ⁇ 2 or less, and the apertures AP can be formed on the openings K as well.
  • Example 6 the first light reflecting portion RF (epitaxial DBR) is formed by the PSD method.
  • the PSD method all or part of the elements for forming the compound epitaxial layer are intermittently supplied.
  • group III-V nitrides generally all group III elements can be intermittently supplied.
  • the group element may be fed continuously (preferably at a slow feed rate).
  • the N element when nitrogen is supplied as a gas, it exists in the vicinity of the substrate growth surface in a gaseous state (molecules, radicals, ions), so it is not necessary to intentionally supply it intermittently.
  • the N element can also be supplied intermittently by intermittently exciting (sputtering) a raw material containing N, such as a group III-V nitride.
  • the group V element may be supplied by intermittently exciting a source material, or may be supplied by allowing the group V element source material to exist in the atmosphere, or simultaneously supplying another source material while allowing the group V element source material to exist in the atmosphere. may be intermittently excited and supplied.
  • the timing of supplying the plurality of elements may or may not be the same.
  • the supply duration time if it is too short, in order to obtain a practical film formation speed, a large amount of energy is instantaneously applied to increase the supply speed during the supply period, and as a result, as in the PLD method, droplets becomes more likely to occur.
  • the supply continuation time if the supply continuation time is too long, it may not be possible to take a supply stop time that allows sufficient migration.
  • the supply stop time if it is too short, the time for migration will be insufficient, making it difficult to obtain good crystals. continuation becomes difficult.
  • Example 6 1.0 sccm of Ar gas and 4.0 sccm of nitrogen gas were introduced as atmosphere gases by a mass flow controller, and the growth pressure was set to 2 ⁇ 10 ⁇ 2 Torr.
  • the SiC substrate is electrically grounded, the voltage applied between the SiC substrate and the Ga metal target is ⁇ 600 V, the voltage application time is 5 ⁇ sec, and the voltage application is paused for 95 ⁇ sec.
  • the voltage applied was ⁇ 557 V, the voltage application time was 5 ⁇ sec, and the voltage application was paused for 50 ⁇ sec, and this was repeated.
  • Sputtering discharge is started by temporarily increasing the amount of Ar gas introduced into the growth chamber, and after confirming that the amount of Ar gas and the growth pressure are stabilized at the above-described set values, each shutter is opened to perform the second step.
  • a GaN layer which is the refraction portion R2, can be formed.
  • the growth temperature was 350°C.
  • An AlN layer, which is the first bent portion R1 can be formed by using an Al target in a similar manner.
  • the base semiconductor portion 8 can be made of GaN, but the base semiconductor portion 8 may be made of InGaN, which is a GaN-based semiconductor. Lateral deposition of InGaN is performed at a low temperature, eg, below 1000°C. This is because, at high temperatures, the vapor pressure of indium increases and it is not effectively incorporated into the film. Lowering the film formation temperature has the effect of reducing the mutual reaction between the mask portion 5 and the base semiconductor portion 8 . InGaN also has the effect of being less reactive with the mask portion 5 (silicon oxide film, silicon nitride film, etc.) than GaN. When the base semiconductor portion 8 incorporates indium at an In composition level of 1% or more, the reactivity with the mask portion 5 is further reduced. Triethylgallium (TEG) can be used as the gallium source gas.
  • TAG Triethylgallium
  • Example 8 43 and 44 are cross-sectional views showing another configuration of the semiconductor device according to the eighth embodiment.
  • the wavelength conversion part HS may be provided below (back side) the base substrate UK.
  • white illumination can be achieved by disposing a general YAG phosphor that emits yellow light as the wavelength conversion unit HS.
  • a red-emitting phosphor HR is arranged so as to overlap the aperture portion AP of the red sub-pixel semiconductor laser element 20 in plan view
  • a phosphor HG emitting green light is arranged so as to overlap the aperture portion AP of the semiconductor laser element 20 for the green sub-pixel in plan view, and so as to overlap the aperture portion AP of the semiconductor laser element 20 for the blue sub-pixel in plan view.
  • the semiconductor device 30 for a laser display device can be realized by arranging the phosphor HB that emits blue light.
  • FIG. 45 is a cross-sectional view showing another configuration of the semiconductor device according to the ninth embodiment.
  • a photonic crystal layer is used for the first light reflecting portion RF.
  • the first light reflecting portion RF which is a photonic crystal layer, has, for example, a fifth refraction portion R5 and a sixth refraction portion R6 having a higher refractive index than the fifth refraction portion R5, which are two-dimensional (XY plane). It has an arranged structure.
  • the fifth bending portion R5 may be a hole having a diameter of several tens to several hundreds of nanometers formed in the base layer in the form of lattice points.
  • the base layer may be a nitride semiconductor layer.
  • the lattice pitch can be about the emission wavelength of the compound semiconductor portion 9 (for example, 200 to 400 nm).
  • a first light reflecting portion RF photonic crystal layer
  • a base substrate UK for example, a GaN substrate
  • a counter substrate SK is formed on the first light reflecting portion RF.
  • the first mask 6 may be provided on the counter substrate SK with the seed portion 4 interposed therebetween. If the counter substrate SK is a GaN substrate, the first mask 6 may be provided on the counter substrate SK.
  • the first mask 6 may be provided on the first light reflecting portion RF (photonic crystal layer) via the seed portion 4 without providing the counter substrate SK, or the first light reflecting portion RF (photonic crystal layer) may be provided.
  • a first mask 6 may be provided on the crystal layer). It is known that when a photonic crystal is formed, the crystallinity of the upper layer is lowered. , a compound semiconductor portion 9 with high luminous efficiency can be obtained.
  • FIG. 46 is a schematic diagram showing the configuration of an electronic device according to the tenth embodiment.
  • the electronic equipment 40 of FIG. 46 includes the semiconductor device 30 of Examples 1 to 9, and a control section 80 including a processor that controls the semiconductor device 30 .
  • Examples of the electronic device 40 include a communication device, an optical device, a display device, a lighting device, a sensor device, an information processing device, a medical device, an electric vehicle (EV), and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

下地基板（ＵＫ）と、下地基板（ＵＫ）の上方に位置する第１光反射部（ＲＦ）と、第１光反射部（ＲＦ）よりも上方に位置する第１マスク（６）と、第１マスク（６）よりも上方に位置するベース半導体部（８）と、ベース半導体部（８）よりも上方に位置する化合物半導体部（９）と、化合物半導体部（９）および第１光反射部（ＲＦ）の上方に位置する第２光反射部（ＲＳ）と、を備える。

Description

半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器
　本開示は、半導体デバイス等に関する。
　特許文献１には、ＧａＮ基板上にＤＢＲ（Distributed Bragg Reflector）層および発光層を設けた面発光型の半導体レーザ素子が開示されている。ＤＢＲを選択成長マスクとして用いる構造は放熱性に問題がある。
日本国特許第６５５５２６０号公報
　本開示に係る半導体デバイスは、主基板を含む下地基板と、前記下地基板の上方に位置する第１光反射部と、前記第１光反射部よりも上方に位置する第１マスクと、前記第１マスクよりも上方に位置するベース半導体部と、前記ベース半導体部よりも上方に位置する化合物半導体部と、前記化合物半導体部および前記第１光反射部の上方に位置する第２光反射部と、を備える。
本実施形態に係る半導体デバイスの構成を示す断面図である。 本実施形態に係る半導体デバイスの別構成を示す断面図である。 本実施形態に係る半導体デバイスの製造方法の一例を示すフローチャートである。 本実施形態に係る半導体デバイスの製造装置の一例を示すブロック図である。 実施例１に係る半導体デバイスの、Ｘ方向に沿った断面図である。 実施例１に係る半導体デバイスの、Ｙ方向に沿った断面図である。 実施例１に係る半導体デバイスの平面図である。 実施例１の半導体デバイスの部分拡大図である。 実施例１の半導体デバイスの部分拡大図である。 下地基板の構成例を示す断面図である。 第１光反射部周りの別構成例を示す断面図である。 第１光反射部周りの別構成例を示す断面図である。 第１光反射部周りの別構成例を示す断面図である。 実施例１に係る半導体デバイスの製造方法の一例を示すフローチャートである。 実施例１に係る半導体デバイスの製造方法の一例を示す工程断面図である。 ベース半導体部８の横方向成長の一例を示す断面図である。 実施例１の半導体デバイスの別構成を示す平面図である。 実施例１の半導体デバイスの別構成を示す断面図である。 実施例１の半導体デバイスの別構成を示す平面図である。 実施例１に係る半導体デバイスの別構成を示す断面図である。 実施例１に係る半導体デバイスの別構成を示す断面図である。 実施例１に係る半導体デバイスの別構成を示す断面図である。 実施例１に係る半導体デバイスの別構成を示す断面図である。 実施例１に係る半導体デバイスの別構成を示す断面図である。 実施例１に係る半導体デバイスの別構成を示す断面図である。 実施例１に係る半導体デバイスの別構成を示す断面図である。 実施例１に係る半導体デバイスの別構成を示す平面図である。 実施例１に係る半導体デバイスの別構成を示す平面図である。 実施例１に係る半導体デバイスの別構成を示す模式的平面図である。 実施例１に係る半導体デバイスの別構成を示す模式的平面図である。 実施例２に係る半導体デバイスの構成を示す断面図である。 実施例２に係る下地基板の構成を示す断面図である。 実施例２に係る下地基板の構成を示す断面図である。 実施例２に係る下地基板の構成を示す断面図である。 実施例２に係る下地基板の構成を示す断面図である。 実施例３に係る半導体デバイスの構成を示す断面図である。 実施例３に係る半導体デバイスの構成を示す断面図である。 実施例４に係る半導体デバイスの製造方法の一例を示すフローチャートである。 実施例４に係る半導体デバイスの構成を示す断面図である。 実施例４に係る半導体デバイスの構成を示す断面図である。 実施例４に係る半導体デバイスの製造方法の別例を示すフローチャートである。 実施例４に係る半導体デバイスの別構成を示す断面図である。 実施例８に係る半導体デバイスの別構成を示す断面図である。 実施例８に係る半導体デバイスの別構成を示す断面図である。 実施例９に係る半導体デバイスの別構成を示す断面図である。 実施例１０に係る電子機器の構成を示す模式図である。
　〔半導体デバイス〕
　図１は、本実施形態に係る半導体デバイスの構成を示す断面図である。図１に示すように、本実施形態に係る半導体デバイス３０は、下地基板ＵＫと、下地基板ＵＫの上方に位置する第１光反射部ＲＦと、第１光反射部ＲＦよりも上方に位置する第１マスク６と、第１マスク６よりも上方に位置するベース半導体部８と、ベース半導体部８よりも上方に位置する化合物半導体部９と、化合物半導体部９および第１光反射部ＲＦの上方に位置する第２光反射部ＲＳと、を備える。
　半導体デバイス３０は、ベース半導体部８、化合物半導体部９、第１光反射部ＲＦおよび第２光反射部ＲＳを含む面発光半導体レーザ素子２０を１つ以上含む。ここでは、下地基板ＵＫの法線方向であって、下地基板ＵＫから第１マスク６への方向を上方向とする。半導体デバイス３０では、第１マスク６がマスク層６であってもよく、ベース半導体部８がベース半導体層８であってもよく、化合物半導体部９が化合物半導体層９であってもよく、第１光反射部ＲＦが第１光反射層であってもよく、第２光反射部ＲＳが第２光反射層であってもよい。第１マスク６がマスク部５および開口部Ｋを有していてもよい。つまり、第１マスク６は、マスク部５および開口部Ｋを含むマスクパターンであってよい。
　化合物半導体部９上には、第１電極Ｅ１を設けることができる。第１光反射部ＲＦ、ベース半導体部８、化合物半導体部９、第１電極Ｅ１および第２光反射部ＲＳは、平面視で互いに重なっていてもよい。平面視で２つの構成要素が重なるとは、下地基板ＵＫの法線方向の視認（透視的視認を含む）において一方の構成要素の少なくとも一部が他方の構成要素に重なることを意味する。
　半導体デバイス３０では、化合物半導体部９で発生した光が、第１および第２光反射部ＲＦ・ＲＳ間にて往復することでレーザ発振が可能になる。半導体デバイス３０では、第１光反射部ＲＦが、下地基板ＵＫと第１マスク６との間に設けられているため、第１光反射部ＲＦからの放熱性が向上し、面発光半導体レーザ素子２０の信頼性が高められる。
　ベース半導体部８および化合物半導体部９が窒化物半導体を含んでいてもよい。窒化物半導体は、例えば、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）と表すことができ、具体例として、ＧａＮ系半導体、ＡｌＮ（窒化アルミニウム）、ＩｎＡｌＮ（窒化インジウムアルミニウム）、ＩｎＮ（窒化インジウム）を挙げることができる。ＧａＮ系半導体とは、ガリウム原子（Ｇａ）および窒素原子（Ｎ）を含む半導体であり、典型的な例として、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＩｎＧａＮを挙げることができる。ベース半導体部８は、ドープ型（例えば、ドナーを含むｎ型）であってもよい。ベース半導体部８および化合物半導体部９それぞれが窒化物半導体層であってもよい。
　窒化物半導体を含むベース半導体部８は、例えば、ＥＬＯ（Epitaxial Lateral Overgrowth）法によって形成することができる。ＥＬＯ法を用いた場合、マスク部５上においてはベース半導体部８および化合物半導体部９の貫通転位（欠陥）が低減するため、化合物半導体部９の発光効率（例えば、第１電極Ｅ１からの電荷注入量に対する光量の比）が高まり、発熱量は低減する。貫通転位は、ベース半導体部８から化合物半導体部９に延びる転位（欠陥）であり、電荷移動を阻害し、発熱の原因となるからである。
　ＥＬＯ法を用いてベース半導体部８を形成する場合、下地基板ＵＫおよび第１光反射部ＲＦと第１光反射部ＲＦ上のマスクパターン６とを含むテンプレート基板を用いてよい。テンプレート基板が、マスク部５に対応する成長抑制領域（例えば、Ｚ方向の結晶成長を抑制する領域）と、開口部Ｋに対応するシード領域とを有してよい。例えば、第１光反射部ＲＦに、成長抑制領域およびシード領域を形成し、成長抑制領域およびシード領域上に、ＥＬＯ法を用いてベース半導体部８を形成することもできる。
　第１光反射部ＲＦが、窒化物半導体を含む、エピタキシャルＤＢＲ（Distributed Bragg Reflector）であってもよい。こうすれば、第１光反射部ＲＦの光反射率が高められる。
　図２は、本実施形態に係る半導体デバイスの別構成を示す断面図である。図２に示すように、半導体デバイス３０は、下地基板ＵＫの反対側（化合物半導体部９の上方）に位置し、面発光半導体レーザ素子２０と電気的に接続する回路基板ＣＢを備える構成とすることができる。
　〔半導体デバイスの製造〕
　図３は、本実施形態に係る半導体デバイスの製造方法の一例を示すフローチャートである。図３の半導体デバイスの製造方法では、下地基板ＵＫを準備する工程と、第１光反射部ＲＦを形成する工程と、第１マスク６を形成する工程と、ＥＬＯ法を用いてベース半導体部８を形成する工程と、化合物半導体部９を形成する工程と、第２光反射部ＲＳを形成する工程とを含む。
　図４は、本実施形態に係る半導体デバイスの製造装置の一例を示すブロック図である。図４の半導体デバイスの製造装置７０は、第１光反射部ＲＦ、ベース半導体部８、化合物半導体部９を形成する第１成膜部７２と、第１マスク６および第２光反射部ＲＳを形成する第２成膜部７３と、第１および第２成膜部７２・７３を制御する制御部７４とを備える。
　第１成膜部７２はＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置を含んでいてもよく、制御部７４がプロセッサおよびメモリを含んでいてもよい。制御部７４は、例えば、内蔵メモリ、通信可能な通信装置、またはアクセス可能なネットワーク上に格納されたプログラムを実行することで第１および第２成膜部７２・７３を制御する構成でもよい。上記プログラムおよび上記プログラムが格納された記録媒体等も本実施形態に含まれる。
　〔実施例１〕
　（全体構成）
　図５は、実施例１に係る半導体デバイスの、Ｘ方向に沿った断面図である。図６は、実施例１に係る半導体デバイスの、Ｙ方向に沿った断面図である。図７は、実施例１に係る半導体デバイスの平面図である。図５、図６および図７に示すように、実施例１に係る半導体デバイス３０は、下地基板ＵＫと、下地基板ＵＫ上に位置する第１光反射部ＲＦと、第１光反射部ＲＦ上に位置するシード部４と、シード部４上に位置し、マスク部５および開口部Ｋを含む第１マスク６と、第１マスク６上に位置するベース半導体部８と、ベース半導体部８上に位置する化合物半導体部９と、化合物半導体部９上に位置する絶縁膜ＫＦと、化合物半導体部９上に位置する第１電極Ｅ１と、ベース半導体部８上に位置する第２電極Ｅ２と、第１電極Ｅ１上に位置する第２光反射部ＲＳとを備える。ベース半導体部８および化合物半導体部９は、窒化物半導体（例えば、ＧａＮ系半導体）を含んでいてもよい。Ｘ方向はベース半導体部８の＜１１－２０＞方向、Ｙ方向はベース半導体部８の＜１－１００＞方向、Ｚ方向はベース半導体部８の＜０００１＞方向である。
　ベース半導体部８は、第１部分ＨＤと、マスク部５上に位置し、貫通転位密度が第１部分ＨＤの１／５以下である第２部分ＳＤ（低欠陥部）とを含む。第２部分ＳＤの貫通転位密度が５×１０６／ｃｍ２以下であってもよい。第２部分ＳＤは平面視で化合物半導体部９と重なる。化合物半導体部９のうち、平面視で第２部分ＳＤと重なる部分はベース半導体部８の低転位性（低欠陥性）を引き継いだ低転位部となる。第１光反射部ＲＦおよび第２光反射部ＲＳは、平面視で第２部分ＳＤと重なる構成とすることができる。ベース半導体部８は、ｎ型の半導体（例えば、シリコンドープの窒化ガリウム）で構成することができる。例えば、マスク部５がシリコンを含む場合は、ベース半導体部８をアンインテンショナリードープで成膜する際に、第１マスク６の一部を拡散させることでベース半導体部８をｎ型半導体とすることもできる。
　図５および図６では、第１電極Ｅ１は透光性を有するアノードであり、第２電極Ｅ２はカソードである。第１電極Ｅ１は、化合物半導体部９よりも上方に位置し、平面視で第２光反射部ＲＦと重なる。第２電極Ｅ２は、第１マスク６よりも上方に位置し、平面視で第２光反射部ＲＳと重ならない。第２電極Ｅ２は、ベース半導体部８に接する。化合物半導体部９は、ベース半導体部８上に設けられるが、ベース半導体部８の一部の上方には化合物半導体部９が形成されておらず、このベース半導体部８の一部と接するように第２電極Ｅ２が設けられる。
　半導体デバイス３０では、第１光反射部ＲＦ、ベース半導体部８、化合物半導体部９、絶縁膜ＫＦ、第１および第２電極Ｅ１・Ｅ２、および第２光反射部ＲＳを含む、面発光半導体レーザ素子２０（ＶＣＳＥＬ素子：a vertical cavity surface emitting laser element）が１つ以上構成される。半導体レーザ素子２０では、第１および第２電極Ｅ１・Ｅ２間の電流によって化合物半導体９で発生した光が、第１および第２光反射部ＲＦ・ＲＳ間における誘導放出および帰還作用によってレーザ発振する。
　半導体デバイス３０では、第１光反射部ＲＦが、下地基板ＵＫと第１マスク６との間に設けられているため、第１光反射部ＲＦからの放熱性が向上し、面発光半導体レーザ素子２０の信頼性が高められる。また、下地基板ＵＫおよび第１光反射部ＲＦの設計（材料、構造等）の自由度が高まる。
　図８は、実施例１の半導体デバイスの部分拡大図である。図８に示すように、化合物半導体部９は、下層側から順に、第１型半導体層としてのｎ型半導体層９Ａと、活性層９Ｋと、第２型半導体層としてのｐ型半導体層９Ｂとを含む。活性層９Ｋは、ＭＱＷ（Multi-Quantum Well）構造であり、例えば、ＩｎＧａＮおよびＧａＮの少なくとも一方を含む。ｎ型半導体層９Ａは、例えばｎ型のＡｌＧａＮ層である。ｐ型半導体層９Ｂは、例えばｐ型のＧａＮ層である。アノードである第１電極Ｅ１は、ｐ型半導体層９Ｂと接触するように設けられる。
　半導体デバイス３０は、化合物半導体部９上に位置する絶縁膜ＫＦを備え、絶縁膜ＫＦは、平面視において第１電極Ｅ１、第１光反射部ＲＦ、第２部分ＳＤ、第２光反射部ＲＳと重なるアパーチャー部ＡＰを含む。第１電極Ｅ１は、化合物半導体部９と第２光反射部ＲＳとの間に位置する透明電極であり、第１電極Ｅ１は絶縁膜ＫＦの上面と接触する。絶縁膜ＫＦには、ＳｉＯｘ、ＳｉＮｘ、ＡｌＯｘ等を用いることができる。
　アパーチャー部ＡＰでは、第１電極Ｅ１と化合物半導体部９とが接触する。具体的には、アパーチャー部ＡＰにおいて露出したｐ型半導体層９Ｂと、第１電極Ｅ１の中央部とが接触する。アパーチャー部ＡＰは、絶縁膜ＫＦを例えば円形に貫いて形成される電流狭窄部であり、アパーチャー部ＡＰによって第１および第２電極Ｅ１・Ｅ２間の電流経路がアノード側で狭窄され、発光効率が高められる。
　実施例１では、アパーチャー部ＡＰが、平面視において、第２光反射部ＲＳ、化合物半導体部９、ベース半導体部８の第２部分ＳＤ（低欠陥部）、および第１光反射部ＲＦと重なる。このため、アパーチャー部ＡＰ内の第１電極Ｅ１から化合物半導体部９を経てベース半導体部８に到る電流経路が、ベース半導体部８および化合物半導体部９の低欠陥部に形成される。したがって、活性層９Ｋでの発光効率が高められるとともに、ベース半導体部８および化合物半導体部９での発熱が抑えられる。
　半導体デバイス３０では、第１電極Ｅ１と接触する第１パッドＰ１が設けられ、平面視において、第１パッドＰ１、アパーチャー部ＡＰおよび第２電極Ｅ２がＹ方向に並ぶ。こうすれば、第２電極Ｅ２を、ベース半導体部８の第２部分ＳＤ（低欠陥部）上に形成することができ、活性層９Ｋでの発光効率を高めることができる。第１パッドＰ１は、第１電極Ｅ１の一部と接触していればよいが、アパーチャー部ＡＰにより均一に電流を注入するために、第１パッドＰ１が第１電極Ｅ１の周縁に接触する（第１電極Ｅ１との接触領域が、平面視でアパーチャ部ＡＰを取り囲む）ような形状でもよい。第１パッドＰ１が円形でもよい。
　図９は、実施例１の半導体デバイスの部分拡大図である。第１光反射部ＲＦは、下地基板ＵＫ上に位置し、窒化物半導体を含むエピタキシャルＤＢＲとすることができる。この場合、図９に示すように、第１光反射部ＲＦが、第１屈折部Ｒ１と、第１屈折部Ｒ１よりも光屈折率が大きな第２屈折部Ｒ２とを含むペアＰＦを複数有する。第２屈折部Ｒ２は、ＧａＮ系半導体を含み、第１屈折部Ｒ１は、第２屈折部Ｒ２のＧａＮ系半導体よりも光屈折率の小さな屈折材料（例えば窒化物半導体）を含んでいてもよい。図６では、第１光反射部ＲＦと第１マスク６との間にシード部４が設けられている。具体的には、第１光反射部ＲＦの上面が第１屈折部Ｒ１に含まれ、第１光反射部ＲＦ上に、例えばＧａＮ系半導体を含むシード部４が形成され、シード部４上に第１マスク６が形成されている。第１マスク６上に位置するベース半導体部８が、マスク部５よりも光屈折率が大きくてもよい。シード部４は、マスク部５および第１屈折部Ｒ１よりも光屈折率が大きくてもよい。
　第１光反射部ＲＦを、窒化物半導体を含むエピタキシャルＤＢＲとすることで、第１光反射部ＲＦの光反射率が高められ、製造工程の簡易化も可能となる。また、ベース半導体部８の応力（室温での引っ張り応力）が緩和される。
　第２光反射部ＲＳは、第１電極Ｅ１上に位置し、誘電体を含む誘電体ＤＢＲとすることができる。この場合、図８に示すように、第２光反射部ＲＳは、第３屈折部Ｒ３と、第３屈折部Ｒ３よりも光屈折率が大きな第４屈折部Ｒ４とを含むペアＰＳを複数有し、第３屈折部Ｒ３および第４屈折部Ｒ４それぞれが誘電材料を含む。
　第２光反射部ＲＳの下面が第３屈折部Ｒ３に含まれ、第２光反射部ＲＳの上面が第４屈折部Ｒ４に含まれてもよい。また、第３屈折部Ｒ３は、ｐ型半導体層９Ｂよりも光屈折率が小さくてもよい。こうれば、第２光反射部ＲＳでの光反射率を高めることができる。また、第２光反射部ＲＳを、第１電極Ｅ１上に島状に設けることで、放熱性が高まる。
　実施例１の半導体デバイス３０は、図５および図６に示すように、ベース半導体部８の側面、化合物半導体部９の側面、および第２光反射部ＲＳの側面に接する空隙ＴＫを含み、平面視において空隙ＴＫとマスク部５の中央５Ｃとが重なる。ベース半導体部８および化合物半導体部９それぞれの側面が、ＧａＮ系半導体のａ面またはｍ面であってもよい。空隙ＴＫを設けることで、放熱性が高まり、ベース半導体部８の応力も緩和される。
　図１０は、下地基板の構成例を示す断面図である。図１０に示すように、下地基板ＵＫは、主基板１で構成されていてもよく、この場合、主基板１として、例えば、ＳｉＣ基板（６Ｈ－ＳｉＣバルク結晶）、ＧａＮ基板（バルク結晶）、ＡｌＮ基板（バルク結晶）を用いることができる。また、下地基板ＵＫは、主基板１と、主基板１よりも上方に位置する下地部３とを含んでいてもよく、この場合、例えば、主基板１にＳｉＣ基板、下地部３に窒化物半導体（例えば、ＧａＮ系半導体）を用いたり、主基板１にＡｌＮ基板、下地部３に窒化物半導体（例えば、ＧａＮ系半導体）を用いたり、主基板１にＳｉ基板（バルク結晶）、下地部３に窒化アルミウム（ＡｌＮ）あるいは炭化シリコン（ＳｉＣ）を用いたり、主基板１にＧａＮ基板（バルク結晶）、下地部３にＧａＮを用いたりすることができる。さらに、下地基板ＵＫは、主基板１と、主基板１よりも上方に位置するバッファ部２と、バッファ部２よりも上方に位置する下地部３とを含んでいてもよく、この場合、例えば、主基板１にＳｉＣ基板またはＳｉ基板を用い、バッファ部２に、ＡｌＮ（窒化アルミウム）あるいはＳｉＣ（炭化シリコン）の少なくとも一方を用い、下地部３に窒化物半導体（例えば、ＧａＮ系半導体）を用いることができる。
　図１１～図１３は、第１光反射部周りの別構成例を示す断面図である。図１１では、第１光反射部ＲＦの上面が第２屈折部Ｒ２に含まれ、第１光反射部ＲＦ上に第１マスク６が形成されている。この場合、最上部の第２屈折部Ｒ２が、ベース半導体部８が横方向成長する際のシードとして機能し、ベース半導体部８は、第１マスク６の開口部Ｋにおいて、第１光反射部ＲＦの上面と接する。図１２では、第１光反射部ＲＦの上面が第１屈折部Ｒ１に含まれ、第１光反射部ＲＦ上に第１マスク６が形成されていてもよい。この場合、例えば窒化物半導体を含む、最上部の第１屈折部Ｒ１が、ベース半導体部８が横方向成長する際のシードとして機能し、ベース半導体部８は、第１マスク６の開口部Ｋにおいて、第１光反射部ＲＦの上面と接する。図１３では、第１光反射部ＲＦと第１マスク６との間にシード部４が設けられる。具体的には、第１光反射部ＲＦの上面が第２屈折部Ｒ２に含まれ、第１光反射部ＲＦ上に、例えば窒化物半導体を含むシード部４が形成され、シード部４上に第１マスク６が形成されている。また、第１光反射部ＲＦの最上層またはシード部４と、ベース半導体部８とを同材料（例えば、ＧａＮ系半導体）とすることで、製造工程を簡易化することができる。
　（製造方法）
　図１４は、実施例１に係る半導体デバイスの製造方法の一例を示すフローチャートである。図１５は、実施例１に係る半導体デバイスの製造方法の一例を示す工程断面図である。図１４および図１５に示すように、半導体デバイスの製造方法では、下地基板ＵＫを準備する工程と、第１光反射部ＲＦを形成する工程と、シード部４を形成する工程と、第１マスク６を形成する工程と、ＥＬＯ法でベース半導体部８を形成する工程と、化合物半導体部９を形成する工程と、絶縁膜ＫＦ（電流狭窄層）を形成する工程と、第１および第２電極Ｅ１・Ｅ２を形成する工程と、第２光反射部ＲＳを形成する工程とを含む。
　（下地基板）
　下地基板ＵＫの主基板１には、例えばＧａＮ系半導体を含むベース半導体部と異なる格子定数を有する異種基板を用いることができる。異種基板としては、単結晶のシリコン（Ｓｉ）基板、サファイア（Ａｌ２Ｏ３）基板、シリコンカーバイド（ＳｉＣ）基板、窒化アルミニウム（ＡｌＮ）基板等を挙げることができる。主基板１の面方位は、例えば、シリコン基板の（１１１）面、サファイア基板の（０００１）面、ＳｉＣ基板の６Ｈ－ＳｉＣ（０００１）面である。
　主基板１は、ＧａＮバルク基板よりも熱伝導率が高くてもよい。ＧａＮ基板よりも熱伝導性に優れ、透光性を有するという観点から、主基板１に、ＳｉＣ基板を採用してもよい。なお、主基板１にＧａＮ基板（バルク結晶）を用いることもできる（図１０参照）。
　下地基板ＵＫでは、例えば図１０のように、主基板１上に下地部（下地層）３を設けたり、主基板１上にバッファ部２（バッファ層）および下地部３を設けたりすることができる。シリコン基板およびＧａＮ系半導体が高温下で溶融し合う現象を防ぐため、シリコン基板を用いる場合に、ＡｌＮ層を含む、下地部３あるいはバッファ部２を設けてもよい。ＡｌＮ層は、例えばＭＯＣＶＤ装置を用いて、厚さ１０ｎｍ程度～５μｍ程度に形成することができる。シリコン基板を用いる場合には、熱伝導性に優れるという観点から、ＳｉＣ層を含む、下地部３あるいはバッファ部２を設けることもできる。
　主基板１と下地部３が溶融し合わない場合は、バッファ部２を設けなくてもよく、実施例１では、主基板１をＳｉＣ基板とし、主基板１上に下地部３としてのＧａＮ層を、ＭＯＣＶＤ法を用いて１．０μｍの厚みとなるように形成している。
　スパッタ装置（ＰＳＤ：pulse sputter deposition，ＰＬＤ: pulse laser depositionなど）を用いて、バッファ部２（例えば、窒化アルミニウム）および下地部３（例えば、ＧａＮ系半導体）の少なくとも一方を形成することもできる。スパッタ装置を用いて成膜することで、製造工程を効率化することができる。
　ベース半導体部８をＥＬＯ法を用いて横方向に成長させる場合、たとえ結晶性の劣る下地を用いた場合においても、その低結晶性は開口部Ｋ上（第１部分ＨＤ）に引き継がれ、平面視でアパーチャー部ＡＰおよび活性層９Ｋの発光領域と重なる第２部分ＳＤには引き継がれない（それゆえ第２部分ＳＤは低欠陥部である）。そのため、発光特性を維持しながら低コスト化を図ることができる。
　下地部３が、主基板１と第１光反射部ＲＦの溶融を防止する効果、第１光反射部ＲＦの結晶性を高める効果、ベース半導体部８の内部応力を緩和する（半導体デバイス３０の反りを緩和する）効果、および放熱性を高める効果の少なくとも１つを有していてもよい。また、バッファ部２が、主基板１と下地部３の溶融を防止する効果、下地部３の結晶性を高める効果、ベース半導体部８の内部応力を緩和する効果、および放熱性を高める効果の少なくとも１つを有していてもよい。
　主基板１にＧａＮ基板（バルク結晶）を用いることもできる。この場合、主基板１上に（ダイレクトに）第１光反射部ＲＦ（エピタキシャルＤＢＲ）を形成してもよいし、主基板１上に、下地部３（例えば、ＧａＮ層）を介して第１光反射部ＲＦ（エピタキシャルＤＢＲ）を形成してもよい。主基板１にＧａＮ基板を用いることで、第１光反射部ＲＦの貫通転位が減少し、ベース半導体部８における開口部Ｋ上の貫通転位を低減させることができる。
　また、サファイア基板上に（１１－２２）面のＧａＮ系半導体層が形成された下地基板あるいは、サファイア基板上に（２０－２１）面のＧａＮ系半導体層が形成された下地基板を用いてもよい。これら半極性面の下地基板上にエピタキシャルに形成された半導体層は結晶性が高いことから、これらの下地基板を実施例１に用いることもできる。
　（第１光反射部）
　図９に示すように、第１屈折部Ｒ１にＡｌＮ、第２屈折部Ｒ２にＧａＮを含むペアを、２０～４０ペア積層することで、高反射率（９６％以上）かつ高熱伝導率のエピタキシャルＤＢＲを形成することができる。この場合、主基板１、第１屈折部Ｒ１、および第２屈折部Ｒ２の格子不整合等に起因する貫通転位が生じる場合がある。しかし、第１マスク６によって第１光反射部ＲＦの貫通転位（Ｚ方向に伸びる欠陥）が止められ、ベース半導体部８の第２部分ＳＤおよびその上部の化合物半導体部９（特に、アパーチャー部ＡＰと重なる部分）には引き継がれない。これにより、下地基板ＵＫおよび第１光反射部ＲＦの設計の自由度が上がり、放熱性、結晶品質、消費電力、製造コスト等を考慮した設計が可能となる。
　第１光反射部ＲＦを、ＡｌＮ（第１屈折部）／ＧａＮ（第２屈折部）のエピタキシャルＤＢＲとすることで第１光反射部ＲＦの熱伝導性を高めることができる。また、第１マスク６によって第１光反射部ＲＦからベース半導体部８および化合物半導体部９への応力伝播を緩和することができる。もちろん、第１光反射部ＲＦを、ＡｌＩｎＮ（第１屈折部）／ＧａＮ（第２屈折部）等の格子整合系のエピタキシャルＤＢＲとすることもできる。
　エピタキシャルＤＢＲはＭＯＣＶＤ法を用いて成膜してもよいし、低温成膜が可能なＲＰＣＶＤ（remote plasma chemical vapor deposition）法や、ＰＳＤ（Pulse sputter deposition）法を用いて成膜してもよい。ＲＰＣＶＤ法やＰＳＤ法等の低温成膜方を行うことで、成膜中と成膜後の温度差が小さくなり、主基板１とエピタキシャルＤＢＲの熱膨張係数差に起因するクラックを抑制することができる。また、エピタキシャルＤＢＲを低温成膜可能なスパッタ法などを用いて形成し、シード部４をＭＯＣＶＤ法を用いて形成してもよい。
　実施例１では、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）法により、６Ｈ－ＳｉＣ（０００１）基板上に、下地部３としてのアンドープＧａＮ層を約２μｍ成膜し、下地部３上に、ＡｌＮ（第１屈折部）／ＧａＮ（第２屈折部）のペアを、成長温度１０４０℃、成長圧力５０Ｔｏｒｒで３０ペア積層し、エピタキシャルＤＢＲとした。ＤＢＲの設計ピーク波長は４００ｎｍ、１ペア内のＡｌＮの光学膜厚をλ／４とした。これにより、９８％程度の高光反射率の第１光反射部ＲＦを得ることができた。
　図９のように、第１光反射部ＲＦの最上部を第１屈折部（ＡｌＮ）とし、その上にＧａＮ系半導体を含むシード部４を設けてもよいし、図１１のように、第１光反射部ＲＦの最上部を第２屈折部（ＧａＮ）としてもよい。第１マスク６の下面に接する層をＧａＮ系半導体層とすることで、第１マスク６の形成後、ベース半導体部８を成長させる際の昇温によって、第１マスク６の下面に接する半導体層が再蒸発する現象が発生する可能性を低減できる。
　第１屈折部Ｒ１の屈折材料は、ＡｌＮあるいはＡｌＩｎＮ、またはＩｎＮであってもよい。第１屈折部Ｒ１の屈折材料（例えば、ＡｌＮ）は、第２屈折部Ｒ２のＧａＮ系半導体（例えば、ＧａＮ）よりも熱伝導率が大きくてもよい。第１屈折部Ｒ１の屈折材料は、第２屈折部Ｒ２のＧａＮ系半導体と格子定数が異なっていてもよい。第１屈折部Ｒ１の屈折材料（例えば、ＡｌＮ）は、第２屈折部Ｒ２のＧａＮ系半導体（例えば、ＧａＮ）よりも格子定数が小さくてもよい。熱膨張係数について、主基板１の主材料（例えば、ＳｉＣ、Ｓｉ）＜第２屈折部Ｒ２のＧａＮ系半導体（例えば、ＧａＮ）＜第１屈折部Ｒ１の屈折材料（例えば、ＡｌＮ）であってもよい。
　（第１マスク）
　第１マスク６の開口部Ｋは、シードとして機能する窒化物半導体を露出させ、ベース半導体部８の成長を開始させる成長開始用ホールの機能を有し、マスク部５は、ベース半導体部８を横方向成長させる選択成長用マスクの機能を有する。マスク部５として、例えば、シリコン酸化膜（ＳｉＯｘ）、窒化チタン膜（ＴｉＮ等）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯＮ）、および高融点（例えば１０００℃以上）をもつ金属膜のいずれか１つを含む単層膜、またはこれらの少なくとも２つを含む積層膜を用いることができる。
　例えば、スパッタ法を用いて厚さ１０ｎｍ程度～５００ｎｍ程度のシリコン酸化膜を全面形成し、シリコン酸化膜の全面にレジストを塗布する。その後、フォトリソグラフィ法を用いてレジストをパターニングし、ストライプ状の複数の開口部を持ったレジストを形成する。その後、フッ酸（ＨＦ）、バッファードフッ酸（ＢＨＦ）等のウェットエッチャントによってシリコン酸化膜の一部を除去して複数の開口部Ｋとし、レジストを有機洗浄で除去することで第１マスク６が形成される。なお、一般的なリフトオフ法を用いて、開口部Ｋを形成してもよい。
　開口部Ｋは長手形状（スリット状）であり、ベース半導体部８のａ軸方向（Ｘ方向）に周期的に配列される。開口部Ｋの幅（開口幅）は、０．１μｍ～２０μｍ程度（例えば５μｍ程度）とすることができる。各開口部の幅が小さいほど、各開口部からベース半導体部８に伝搬する貫通転位の数は減少する。また、第２部分（低欠陥部）ＳＤを大きくすることができる。マスク部５の厚さについては、放熱性の観点から薄い方がよいが、第１マスク６とベース半導体部８の相互反応の抑制も考慮して、１０ｎｍ以上あるいは２０ｎｍ以上、または４０ｎｍ以上とすることができる。
　マスク部５の幅は、１０μｍ～２００μｍとすることができる。マスク部５の幅を大きくすることで、ベース半導体部８の第２部分ＳＤ（低欠陥部）の面積（有効面積）を大きくすることができる。これにより、アパーチャー径（アパーチャー部ＡＰの口径）も大きくすることができ、高出力の半導体レーザデバイスを実現することができる。
　シリコン酸化膜は、ベース半導体部８の成膜中に微量ながら分解、蒸発し、ベース半導体部８に取り込まれてしまうことがあるが、シリコン窒化膜、シリコン酸窒化膜は、高温で分解、蒸発し難いというメリットがある。
　そこで、第１マスク６を、シリコン窒化膜あるいはシリコン酸窒化膜の単層膜としてもよいし、シリコン酸化膜およびシリコン窒化膜をこの順に形成した積層膜としてもよいし、シリコン窒化膜およびシリコン酸化膜をこの順に形成した積層体膜としてもよいし、シリコン窒化膜、シリコン酸化膜およびシリコン窒化膜をこの順に形成した積層膜としてもよい。
　マスク部５のピンホール等の異常個所は、成膜後に有機洗浄などを行い、再度成膜装置に導入して同種膜を形成することで、異常個所を消滅させることができる。一般的なシリコン酸化膜（単層）を用い、このような再成膜方法を用いて良質な第１マスク６を形成することもできる。
　マスク部５は、第２屈折部Ｒ２（例えば、ＧａＮ系半導体）よりも光屈折率が小さくてもよい。実施例１では、第１マスク６がキャビティ内に存在するため、光の共振をできるだけ妨げないように第１マスク６を設計することができる。マスク部５は、選択成長膜であるとともに、光透過膜でもあるため、光透過特性を高く（光吸収を少なく）してもよい。第１光反射部ＲＦの最上部（第２屈折部Ｒ２）あるいはシード部４がＧａＮ層であり、ＧａＮより低屈折率であるシリコン酸化膜あるいはシリコン窒化膜の単層をマスク材とする場合、シリコン酸化膜あるいはシリコン窒化膜の光学膜厚(物理膜厚／屈折率)を、λ(発振波長)／２の整数倍とすることで、第１光反射部ＲＦでの反射率を高めることができる。さらに、それぞれがλ／２の整数倍の光学膜厚を有する、複数の膜種からなるマスク材を用いてもよい。例えば、第１光反射部ＲＦの最上部（第２屈折部Ｒ２）あるいはシード部４がＧａＮ層である場合に、このＧａＮ層の上に、シリコン酸化膜とこれよりも高屈折率のシリコン窒化膜を、この順にいずれも光学膜厚λ／４として形成すればよい。このような光学膜厚λ／４のシリコン酸化膜および光学膜厚λ／４のシリコン窒化膜のペアを第１マスクに採用することで、光反射率をより高めることができる。逆に、第１光反射部ＲＦの反射率を第１マスク６によって低下させる設計も可能である。
　（ベース半導体部）
　実施例１では、ベース半導体部８（ＥＬＯ半導体層）をＧａＮ層とし、ＭＯＣＶＤ装置を用いて前述のテンプレート基板上に窒化ガリウム（ＧａＮ）のＥＬＯ成膜を行った。ＥＬＯ成膜条件の一例として、基板温度：１１２０℃、成長圧力：５０ｋＰａ、ＴＭＧ（トリメチルガリウム）：２２ｓｃｃｍ、ＮＨ３：１５ｓｌｍ、Ｖ／ＩＩＩ＝６０００（ＩＩＩ族原料の供給量に対する、Ｖ族原料の供給量の比）を採用することができる。
　この場合、開口部Ｋに露出したシード部３（例えばＧａＮ層）上にベース半導体部８が選択成長（縦方向成長）し、引き続いてマスク部５上に横方向成長する。そして、マスク部５上においてその両側から横方向成長するベース半導体部８が会合する前にこれらの横成長を停止させた。
　マスク部５には単膜の窒化シリコン膜を用い、発光波長４５０ｎｍを想定して、マスク部５の光学膜厚をλ／４とした。マスク部５の幅は５０μｍ、開口部Ｋの幅は５μｍ、空隙ＴＫの幅は３μｍ、ベース半導体部８の横幅は５２μｍ、低欠陥部の幅（Ｘ方向のサイズ）は２３．５μｍ、ベース半導体部８の層厚は５μｍであった。ベース半導体部８のアスペクト比は、５２μｍ／５μｍ＝１０．４となり、非常に高いアスペクト比が実現された。低欠陥部ＳＤの幅（有効幅）は、１０μｍ以上あるいは２０μｍ以上であってもよい。
　実施例１におけるベース半導体部８の形成では、横方向成膜レートを高めている。横方向成膜レートを高める手法は、以下のとおりである。まず、開口部Ｋから露出したシード部３上に、Ｚ方向（ｃ軸方向）に成長する縦成長層を形成し、その後、Ｘ方向（ａ軸方向）に成長する横成長層を形成する。この際、縦成長層の厚みを、１０μｍ以下、好ましくは５μｍ以下、さらに好ましくは３μｍ以下とすることで、横成長層の厚みを低く抑え、横方向成膜レートを高めることができる。
　図１６は、ベース半導体部８の横方向成長の一例を示す断面図である。図１６に示すように、シード部３上に、イニシャル成長層ＳＬを形成し、その後、イニシャル成長層ＳＬからベース半導体部８を横方向成長させることができる。イニシャル成長層ＳＬは、ベース半導体部８の横方向成長の起点となる。ＥＬＯ成膜条件を適宜制御することによって、ベース半導体部８をＺ方向（ｃ軸方向）に成長させたり、Ｘ方向（ａ軸方向）に成長させたりする制御が可能である。
　ここでは、イニシャル成長層ＳＬのエッジが、マスク部５の上面に乗りあがる直前（マスク部５の側面上端に接している段階）、またはマスク部５の上面に乗り上がった直後のタイミングでイニシャル成長層ＳＬの成膜を止めてもよい（すなわち、このタイミングで、ＥＬＯ成膜条件を、ｃ軸方向成膜条件からａ軸方向成膜条件に切り替えてもよい）。こうすれば、イニシャル成長層ＳＬがマスク部５からわずかに突出している状態から横方向成膜を行なうため、ベース半導体部８の厚み方向への成長に材料が消費されることを低減し、ベース半導体部８を高速で横方向成長させることができる。イニシャル成長層ＳＬは、例えば、２．０μｍ以上３．０μｍ以下の厚さに形成すればよい。
　ベース半導体部８（ＥＬＯ半導体部）の成膜温度については、１２００℃を超える高温であってもよいが、１１５０℃以下であってもよい。１０００℃を下回るような低温においてもＥＬＯ半導体部の形成は可能であり、相互反応低減の観点ではより好ましいといえる。このような低温成膜においては、ガリウム原料としてトリメチルガリウム（ＴＭＧ）を用いると、原料が十分に分解されず、ガリウム原子と炭素原子が同時にＥＬＯ半導体部に、通常より多く取り込まれることが分かった。ＥＬＯ法は、ａ軸方向の成膜は速く、ｃ軸方向の成膜が遅いため、ｃ面成膜時に多く取り込まれるためであると考えられる。
　また、ＥＬＯ半導体部に取り込まれた炭素（カーボン）は、マスク部５との反応を低減し、マスク部５とＥＬＯ半導体部（ベース半導体部８）との癒着などを低減することが判明した。そのため、ＥＬＯ半導体部の低温成膜では、アンモニアの供給量を減らし、低Ｖ／ＩＩＩ（＜１０００）程度で成膜することで、原料あるいはチャンバー雰囲気内の炭素元素をＥＬＯ半導体部に取り込み、マスク部５との反応を低減することができる。この場合、ベース半導体部８が炭素（カーボン）を含む構成となる。
　図１７は、実施例１の半導体デバイスの別構成を示す平面図である。図１６では、マスク部５上においてその両側から横方向成長するベース半導体部８が会合する前にこれらの横成長を停止させているが、これに限定されない。図１７に示すように、マスク部５上においてその両側から横方向成長するベース半導体部８同士が会合した後に、これらの横成長を停止させてもよい。この場合、ベース半導体部８は、平面視でマスク部５の中央と重なるボイドＶＤを内包し、会合部の転位（結晶欠陥）が多くなるため、半導体レーザ素子２０のアパーチャー部ＡＰは、平面視で会合部と重ならないように構成する。
　（化合物半導体部）
　ベース半導体部８および化合物半導体部９は、同一装置（例えば、ＭＯＣＶＤ装置）で連続形成してもよいし、ベース半導体部８形成後に一旦基板を装置から取り出し、ベース半導体部８の表面研磨等を行った後に化合物半導体部９を形成してもよい。この場合、ベース半導体部８上に、再成長の際のバッファとなるｎ型のＧａＮ系半導体層（例えば、厚さ０．１μｍ程度～３μｍ程度）を形成した後に、化合物半導体部９を形成してもよい。化合物半導体部９の形成には、ＭＯＣＶＤ装置のほか、スパッタ装置、リモートプラズマＣＶＤ装置（RPCVD）、ＰＳＤ(Pulse Sputter Deposition)装置等を用いることができる。リモートプラズマＣＶＤ装置、ＰＳＤ装置では、水素をキャリアガスとして用いないため、低抵抗のｐ型ＧａＮ系半導体部を形成することができる。
　活性層９ＫのＭＱＷ構造は、例えば、ＩｎＧａＮ／ＧａＮの５～６周期の構造とすることができる。Ｉｎ組成は目的とする発光波長で異なり、青色（４５０ｎｍ付近）であれば１５－２０％程度のＩｎ濃度、緑色（５３０ｎｍ付近）であれば３０％程度のＩｎ濃度とすることができる。必要に応じて、電子ブロッキング層（例えば、ＡｌＧａＮ層）を活性層９Ｋ上に形成してもよい。また、低抵抗化のために、ｐ型半導体層９Ｂの表面（１０ｎｍ程度）をｐ型ハイドープ層としてもよい。
　図１８は、実施例１の半導体デバイスの別構成を示す断面図である。図８では、絶縁膜ＫＦにアパーチャー部ＡＰを設けているが、これに限定されない。図１８のように、ｐ型半導体層９Ｂに環状の高抵抗部ＨＲ（ｐ型ドープ濃度が小さい領域）を設け、高抵抗部ＨＲの内側をアパーチャー部ＡＰ（電流狭窄部）とする構成（高抵抗部ＨＲがアパーチャー部ＡＰを取り囲む構成）でもよい。Ａｌ（アルミニウム）、Ｆｅ（鉄）のインプランテーションを行うことでアパーチャー部ＡＰを形成することもできる。また、アパーチャー部ＡＰに屈折率差による光の閉じ込め効果をもたせるため、アパーチャーの周囲を掘り込み、アパーチャー部ＡＰとその周囲との間に屈折率差を生じさせる（例えば、アパーチャー部ＡＰと比較してその周囲の屈折率を小さくする）こともできる。
　（第１および第２電極）
　第１電極Ｅ１は、光透過性を有する透明導電性材料によって形成されている。透明導電性材料としては、例えば、インジウム錫酸化物（結晶性ＩＴＯ，アモルファスＩＴＯ，ＳｎドープのＩｎ２Ｏ３を含む）、インジウム亜鉛酸化物（ＩＺＯ：Indium Zinc Oxide)、ＩＦＯ（ＦドープのＩｎ２Ｏ３）、酸化錫（ＳｎＯ２、ＳｂドープのＳｎＯ２、ＦドープのＳｎＯ２を含む）、酸化亜鉛（ＺｎＯ，ＡＩドープのＺｎＯ，ＢドープのＺｎＯを含む）をあげることができる。
　第１電極Ｅ１は、Ｇａ（ガリウム）酸化物、Ｔｉ（チタン）酸化物、Ｎｂ（ニオブ）酸化物、Ｎｉ（ニッケル）酸化物の少なくとも１つを母層として含んでいてもよい。第１電極Ｅ１のアパーチャー径（ｐ型半導体部に接触する、電流注入領域の径）は、例えば、２μｍ以上１００μｍ以下とすることができる。
　第１電極Ｅ１と接触する第１パッドＰ１は、例えば、Ａｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｎｉ、Ｔｉ、Ｖ、Ｗ、Ｃｒ、Ａｌ、Ｃｕ、Ｚｎ、ＳｎおよびＩｎの少なくとも１つ含む、単層構造または複層構造であってもよい。複層構造については、例えば左側を下層側として、Ｔｉ層／Ａｕ層、Ｔｉ層／Ａｌ層、Ｔｉ層／Ａｌ層／Ａｕ層、Ｔｉ層／Ｐｔ層／Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ａｕ層／Ｐｔ層、Ｎｉ層／Ｐｔ層、Ｐｄ層／Ｐｔ層、Ａｇ層／Ｐｄ層等の構成を採用することができる。
　（第２光反射部）
　第２光反射部ＲＳは、例えば、図８に示すように、第３屈折部Ｒ３と第４屈折部Ｒ４とが交互に積み重ねられたＤＢＲである。第３屈折部Ｒ３は、例えば、ＳｉＯ２等を含む。第４屈折部Ｒ４は、第３屈折部Ｒ３よりも高い屈折率を有する材料を含む層であり、例えば、Ｔａ２Ｏ５、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、Ａｌ２Ｏ３、Ｎｂ２Ｏ５、ＺｎＯ、ＡｌＮ、ＳｉＮまたはＭｇＯ等を含む。第３屈折部Ｒ３と第４屈折部Ｒ４との界面に臨界角以上の角度で入射した光は、この界面において全反射するため、第２光反射部ＲＳにおいては高い光反射率（例えば、９６％以上）が実現される。
　図５において、主基板１が透光性の場合は、活性層９Ｋの発光波長に対し、第２光反射部ＲＳは略１００％、例えば、９９％程度の反射率を有していてもよく、第１光反射部ＲＦは、第２光反射部ＲＳよりも低い反射率、例えば、９８％程度の反射率を有していてもよい。この場合、第１光反射部ＲＦと第２光反射部ＲＳとの間を往復する光は、第１光反射部ＲＦの下面（平面視でアパーチャー部ＡＰと重なる部分）からレーザ光として出射する。なお、レーザ光が第１光反射部ＲＦ側から出射する構成に限定されない。主基板１が透光性でない場合は第２光反射部ＲＳ側から出射する構成でもよいし、第１および第２光反射部ＲＦ・ＲＳそれぞれからレーザ光が出射する構成でもよい。
　（個片化）
　図１９は、実施例１の半導体デバイスの別構成を示す平面図である。図１９に示すように、図７の半導体デバイス３０を個片化し、それぞれが１つの半導体レーザ素子２０を含む複数の半導体デバイス３０としてもよい。
　（変形例）
　図２０は、実施例１に係る半導体デバイスの別構成を示す断面図である。図２０に示すように、半導体デバイス３０は、主基板１の反対側に配され、第１および第２電極Ｅ１・Ｅ２と電気的に接続する回路基板ＣＢを備える。具体的には、第１電極Ｅ１は、第１パッドＰ１および導電接着材Ａ１を介して回路基板に接続され、第２電極Ｅ２は導電接着材Ａ２を介して回路基板ＣＢに接続される。回路基板ＣＢが半導体レーザ素子２０を駆動する構成でもよい。
　図２１および図２２は、実施例１に係る半導体デバイスの別構成を示す断面図である。図２１に示す半導体デバイス３０は、第１電極Ｅ１に接触する第１パッドＰ１と、第２電極Ｅ２に接触する第２パッドＰ２とを備え、第１および第２パッドＰ１・Ｐ２の上面レベル（高さ位置）が一致し、かつ、第１および第２パッドＰ１・Ｐ２の上面が、第２光反射部ＲＳの上面よりもより上方に位置する。このため、回路基板ＣＢ（図２２参照）への実装が容易になる。第２電極Ｅ２の周縁部と、ベース半導体部８との間には、絶縁膜ＤＦを設けることができる。絶縁膜ＤＦを設けることで、第２電極Ｅ２と化合物半導体部９の上面（ｐ型半導体層）との短絡を防ぐことができ、第１電極Ｅ１からｐ型半導体層に注入されたホールが、活性層を経由せずに第２電極Ｅ２に移動するおそれが低減する。また、第２電極Ｅ２が、周縁部よりも非周縁部ＥＨが凹んだ形状であり、凹んだ非周縁部ＥＨが絶縁体ＤＬで埋められている構成でもよい。絶縁体ＤＬによって第２パッドＰ２の上面を平坦化することができる。また、第１パッドＰ１を第２光反射部ＲＳの上面に接触させることで放熱性を高めることができる。
　図２３および図２４は、実施例１に係る半導体デバイスの別構成を示す断面図である。図５等では、シード部４が第１光反射部ＲＦ上に全面的に形成されているが、これに限定されない。図２３および図２４に示すように、シード部４が第１マスク６の開口部Ｋと重なるように局所的に設けられていてもよい。図２３では第１光反射部ＲＦの最上部を第２屈折部Ｒ２とし、図２４では第１光反射部ＲＦの最上部を第１屈折部Ｒ１とする。こうすれば、シード部４からの応力を低減することができる。シード部４を８００℃以下の低温で形成してもよい。
　図２５および図２６は、実施例１に係る半導体デバイスの別構成を示す断面図である。図６では、第２電極Ｅ２がベース半導体部８と接しているが、これに限定されない。図２５のように、第２電極Ｅ２がシード部４と接していてもよい。この場合は、シード部４を、例えばｎ型のＧａＮ系半導体層とすることができる。また、図２６のように、第２電極Ｅ２が、第１光反射部ＲＦの最上部（例えば、第２屈折部Ｒ２）と接していてもよい。この場合、第１光反射部ＲＦの最上部を、例えばｎ型のＧａＮ系半導体層とすることができる。
　図２７は、実施例１に係る半導体デバイスの別構成を示す平面図である。図２７に示すように、第１および第２電極Ｅ１・Ｅ２がＸ方向に並び、第２電極Ｅ２が、平面視で第１部分ＨＤと重なる構成でもよい。なお、第１電極Ｅ１およびアパーチャー部ＡＰは平面視で第２部分ＳＤと重なる。
　図２８は、実施例１に係る半導体デバイスの別構成を示す平面図である。図２８の半導体デバイス３０は、空隙ＴＫを挟んでＸ方向に隣接する、同面積の第１領域Ｌ１および第２領域Ｌ２を有し、２つの領域Ｌ１・Ｌ２間で、半導体レーザ素子２０の形状が異なる。
　具体的には、第１領域Ｌ１では２つの半導体レーザ素子２０が複数Ｙ方向に並び、第２領域Ｌ２では６つの半導体レーザ素子２０が複数Ｙ方向に並ぶ。第１領域Ｌ１の半導体レーザ素子２０のアパーチャー径は、第２領域Ｌ２の半導体レーザ素子２０のアパーチャー径よりも大きい。
　第１領域Ｌ１の半導体レーザ素子２０では、平面視において、アパーチャー部ＡＰと第１パッドＰ１がＹ方向に並び、Ｙ方向を長手方向とし、ベース半導体部８に接する第２電極Ｅ２と、第１パッドＰ１とがＸ方向に並ぶ。第２領域Ｌ２の半導体レーザ素子２０では、平面視において、アパーチャー部ＡＰと第１パッドＰ１がＸ方向に並び、Ｘ方向を長手方向とし、ベース半導体部８に接する第２電極Ｅ２と、第１パッドＰ１との間にアパーチャー部ＡＰが位置する。
　図２９および図３０は、実施例１に係る半導体デバイスの別構成を示す模式的平面図である。図２９の半導体デバイス３０は、図１９に示す複数の半導体デバイスを回路基板ＣＢに実装して得られる。図３０の半導体デバイス３０は、図２８の半導体デバイス３０を領域分割し、第２領域Ｌ２から得られる複数の半導体デバイスを回路基板ＣＢに実装して得られる。
　〔実施例２〕
　図３１は、実施例２に係る半導体デバイスの構成を示す断面図である。実施例２の半導体デバイス３０は、例えば図１０に示す下地基板ＵＫを備え、第１光反射部ＲＦが下地基板ＵＫ上に位置し、下地基板ＵＫは、上面に開口した凹部ＵＴを有する。
　図３２～図３５は、実施例２に係る下地基板の構成を示す断面図である。実施例２では、図３２に示すように、主基板１は、凹部ＵＴに対応する部分が凹んでいてもよい。また、図３３に示すように、下地基板ＵＫは、主基板１よりも上方に位置する下地部３を含み、下地部３は、凹部ＵＴに対応する部分が貫かれていてもよい。また、図３４に示すように、下地基板ＵＫは、主基板１よりも上方に位置するバッファ部２および下地部３を含み、下地部３は、凹部ＵＴに対応する部分が凹んでいてもよい。また、図３５に示すように、下地基板ＵＫは、主基板１よりも上方に位置するバッファ部２および下地部３を含み、主基板１は、凹部ＵＴに対応する部分が凹み、バッファ部２および下地部３は、凹部ＵＴに対応する部分が貫かれていてもよい。凹部ＵＴは、Ｙ方向に伸びるストライプ状に形成され、凹部ＵＴの幅（Ｘ方向のサイズ）は例えば３μｍ、凹部ＵＴの深さ（Ｚ方向のサイズ）は例えば５μｍである。
　図３１では、第２光反射部ＲＳは、平面視において凹部ＵＴと重ならない。第１光反射部ＲＦの第１および第２屈折部Ｒ１・Ｒ２が、凹部ＵＴに沿ったＵ字形状部ＵＣを有し、Ｕ字形状部ＵＣは、平面視でマスク部５の中央と重なる。実施例２の半導体デバイス３０は、化合物半導体部９およびベース半導体部８の側面に接する空隙ＴＫを備え、平面視において空隙ＴＫと凹部ＵＴとが重なる。
　空隙ＴＫは、マスク部５の側面５Ｓおよびシード部４の側面４Ｓに接し、第１光反射部ＲＦの最上部に位置する（第２屈折部Ｒ２の）Ｕ字形状部ＵＣが空隙ＴＫと接する。なお、第１光反射部ＲＦの最上部に位置する（第１屈折部Ｒ１の）Ｕ字形状部ＵＣが空隙ＴＫと接する構成でもよい。下地基板ＵＫに凹部ＵＴを設け、エピタキシャルＤＢＲである第１光反射部ＲＦにＵ字形状部を設けることで、第１光反射部ＲＦの応力が緩和され、クラックの発生が低減する。また、第１光反射部ＲＦからの放熱性も高まる。
　〔実施例３〕
　図３６は、実施例３に係る半導体デバイスの構成を示す断面図である。図３７は、実施例３に係る半導体デバイスの構成を示す断面図である。図３６および図３７の半導体デバイスでは、第２電極Ｅ２が下地基板ＵＫの裏面に設けられている。下地基板ＵＫには、例えばｎ型ドープがなされた主基板１（例えば、ＳｉＣ基板、Ｓｉ基板）を用いることができる。下地基板ＵＫに下地部３を設ける場合は下地部３をｎ型半導体層（例えば、ＧａＮ系半導体）とし、下地基板ＵＫにバッファ部２および下地部３を設ける場合は、これらをｎ型半導体層（例えば、窒化物半導体）とする。第１光反射部ＲＦの各エピタキシャル層（例えば、窒化物半導体）およびシード部４（例えば、ＧａＮ系半導体）についても、ｎ型半導体層とする。
　〔実施例４〕
　図３８は、実施例４に係る半導体デバイスの製造方法の一例を示すフローチャートである。図３９～図４０は、実施例４に係る半導体デバイスの構成を示す断面図である。実施例４では、下地基板ＵＫが、主基板１と、主基板１の上方に位置する第２マスクＭＳとを有する。図３８では、主基板１を準備する工程の後に、第２マスクＭＳを形成する工程と、ＥＬＯ法で下地部３を形成する工程とを行う。すなわち、図３９～図４０の半導体デバイス３０は、ＥＬＯ法で形成される下地部３を有する。なお、主基板１と第２マスクＭＳとの間にバッファ部２を設けてもよい。
　図３９～図４０では、例えば、主基板１をＳｉＣ基板とし、バッファ部２をＧａＮ系半導体層とし、第２マスクＭＳを、シリコン酸化膜およびシリコン窒化膜の少なくとも一方を含む、単層膜あるいは複層膜とし、下地部３を、ＥＬＯ法で形成されたＧａＮ系半導体層とすることができる。
　第２マスクＭＳはマスク部Ｍおよび開口部Ｑを含み、図３９では、平面視において、第１マスク６の開口部Ｋと第２マスクＭＳの開口部Ｑとが重なる。図４０のように、平面視において、ベース半導体部８の間隙ＴＫと第２マスクＭＳの開口部Ｑとが重なる構成であってもよい。
　図４１は、実施例４に係る半導体デバイスの製造方法の別例を示すフローチャートである。図４２は、実施例４に係る半導体デバイスの別構成を示す断面図である。図４１では、主基板１を準備する工程の後に、第２マスクＭＳを形成する工程と、ＥＬＯ法で第１光反射部ＲＦの最下部を形成する工程とを行う。このため、図４２の半導体デバイス３０は、最下部がＥＬＯ法で形成された第１光反射部ＲＦを有する。
　実施例４では、下地部３あるいは第１光反射部ＲＦ（エピタキシャルＤＢＲ）の最下部がＥＬＯ法で形成されるため、第１光反射部ＲＦの転位（欠陥）が低減し、光反射率を高めることができる。
　〔実施例５〕
　実施例５では、ＩｎＡｌＮ（第１屈折部Ｒ１）／ＧａＮ（第２屈折部Ｒ２）のエピタキシャルＤＢＲを形成する。この場合、下地基板ＵＫをＭＯＣＶＤ装置の反応炉内に設置し、反応炉内にＨ２およびＮＨ３を供給して、基板温度を１０７０℃まで昇温させた後、下地基板ＵＫにＴＭＧを供給し、バッファ部２としてのＧａＮ層を１００ｎｍエピタキシャル成長させる。次に、基板温度を９３０℃（第１の温度）に降温した後、供給ガスをＨ２からＮ２に切替え、ＴＭＩおよびＴＭＡを供給することで、ノンドープのＩｎＡｌＮ層（第１屈折部Ｒ１）を５０ｎｍ成長させた。次に、基板温度を９３０℃に維持した状態でＴＥＧおよびＳｉＨ４を供給することで、第２屈折部Ｒ２の第１層としてのＳｉドープＧａＮ層を５ｎｍ成長させた。続いて、供給ガスをＮ２からＨ２に切替え、基板温度を１０７０℃（第２の温度）まで昇温し、ＴＭＧを供給することで、第２屈折部Ｒ２の第２層としてのノンドープＧａＮ層を４０ｎｍ成長させた。その後、上記工程を繰り返し、４０ペアのＩｎＡｌＮ／ＧａＮからなるエピタキシャルＤＢＲを形成した。ベース半導体部８（例えば、ＧａＮ層）と格子整合するＩｎＡｌＮ／ＧａＮからなる第１光反射部ＲＦを形成する場合、下地基板ＵＫはＧａＮ基板（バルク結晶）を用いることができる。この場合、第１マスク６の開口部Ｋ上の貫通転位密度を５×１０６ｃｍ－２以下程度に抑えることができ、開口部Ｋ上にもアパーチャー部ＡＰを形成できるようになる。
　〔実施例６〕
　実施例６では、第１光反射部ＲＦ（エピタキシャルＤＢＲ）をＰＳＤ法で形成する。ＰＳＤ法では、化合物エピタキシャル層を形成するための元素の全て、または一部を、間欠的に供給する。化合物エピタキシャル層を形成するには、構成元素の全てを供給する必要があるが、間欠的に供給するのは一部の元素のみでよい場合がある。すなわち、構成する元素の原料の全てまたは一部を、間欠的に励起する。ＩＩＩ－Ｖ族窒化物の場合、一般に、ＩＩＩ族元素すべてを間欠的に供給することができるが、混晶を成膜するときには、一部のＩＩＩ族元素を間欠的に供給し、他のＩＩＩ族元素を連続的に（好ましくは遅い供給速度で）供給してもよい。
　Ｖ族元素については、窒素を気体で供給すると、ガス状（分子、ラジカル、イオン）で基板成長面付近に存在するため、意図的に間欠的に供給しなくてもよい。Ｎ元素の供給は、Ｎを含む原料、例えばＩＩＩ－Ｖ族窒化物を間欠的に励起（スパッタ）して間欠的に供給することも可能である。Ｖ族元素は、原料を間欠的に励起して供給してもよいし、Ｖ族元素原料を雰囲気中に存在させてもよいし、Ｖ族元素原料を雰囲気中に存在させながら同時に別の原料を間欠的に励起して供給してもよい。また、複数の元素が間欠的に供給されるとき、複数の元素が供給されるタイミングは同一であっても、同一でなくてもよい。
　供給継続時間については、短すぎると、実用的な成膜速度を得るために、瞬間的に大きなエネルギーを与えて供給期間中の供給速度を上げることとなり、その結果、ＰＬＤ法のようにドロップレットが発生しやすくなる。一方、供給継続時間が長すぎると、充分なマイグレーションが可能な供給停止時間を取れない場合がある。供給停止時間（ｓｅｃ）については、短すぎるとマイグレーションの時間が不足して良好な結晶を得るのが困難になり、また長すぎると不純物を取り込みやすくなったり、また成膜方法によっては、成膜の継続が困難になったりする。
　実施例６では、雰囲気ガスとしてマスフローコントローラーによりＡｒガスを１．０ｓｃｃｍ、窒素ガスを４．０ｓｃｃｍ導入し、成長圧力は２×１０－２Ｔｏｒｒとした。ＳｉＣ基板を電位的に接地し、ＳｉＣ基板とＧａ金属ターゲット間に印加する電圧を－６００Ｖ、電圧を印加する時間を５μｓｅｃ、電圧印加を休止する時間を９５μｓｅｃとし、ＳｉＣ基板とＧａ金属ターゲット間に印加する電圧を－５５７Ｖ、電圧を印加する時間を５μｓｅｃ、電圧印加を休止する時間を５０μｓｅｃとして繰り返した。成長室内に導入するＡｒガス量を一時的に増加させることによりスパッタ放電を開始させ、Ａｒガス量、成長圧力が前述の設定値に安定したことを確認後、各シャッターを開放することで第２屈折部Ｒ２であるＧａＮ層を形成することができる。成長温度は３５０℃とした。同様の方法でＡｌターゲットを用いれば第１屈折部Ｒ１であるＡｌＮ層を形成することができる。上記工程を繰り返すことで、３０ペアのＡｌＮ（第１屈折部Ｒ１）／ＧａＮ（第２屈折部Ｒ２）からなるエピタキシャルＤＢＲが形成できる。
　〔実施例７〕
　実施例１～６では、ベース半導体部８をＧａＮで構成することができるが、ベース半導体部８を、ＧａＮ系半導体であるＩｎＧａＮで構成してもよい。ＩｎＧａＮの横方向成膜は、例えば１０００℃を下回るような低温で行う。高温ではインジウムの蒸気圧が高くなり、膜中に有効に取り込まれないためである。成膜温度が低温になることで、マスク部５とベース半導体部８との相互反応が低減される効果がある。また、ＩｎＧａＮは、ＧａＮよりもマスク部５（シリコン酸化膜、シリコン窒化膜等）との反応性が低いという効果もある。ベース半導体部８にインジウムがＩｎ組成レベル１％以上で取り込まれるようになると、マスク部５との反応性がさらに低下する。ガリウム原料ガスとしては、トリエチルガリウム（ＴＥＧ）を用いることができる。
　〔実施例８〕
　図４３および図４４は、実施例８に係る半導体デバイスの別構成を示す断面図である。図４３に示すように、下地基板ＵＫの下方（裏面側）に波長変換部ＨＳを設けてもよい。例えば、波長変換部ＨＳとして、黄色で発光する一般的なＹＡＧ蛍光体などを配置することで、白色照明とすることができる。
　図４４に示すように、複数の半導体レーザ素子２０を含む半導体デバイス３０において、赤サブ画素用の半導体レーザ素子２０のアパーチャー部ＡＰと平面視で重なるように赤色発光の蛍光体ＨＲを配し、緑サブ画素用の半導体レーザ素子２０のアパーチャー部ＡＰと平面視で重なるように緑色発光の蛍光体ＨＧを配し、青サブ画素用の半導体レーザ素子２０のアパーチャー部ＡＰと平面視で重なるように青色発光の蛍光体ＨＢを配することで、レーザ表示装置用の半導体デバイス３０を実現することができる。
　〔実施例９〕
　図４５は、実施例９に係る半導体デバイスの別構成を示す断面図である。図４５では、第１光反射部ＲＦにフォトニック結晶層を用いる。フォトニック結晶層である第１光反射部ＲＦは、例えば、第５屈折部Ｒ５と、第５屈折部Ｒ５よりも高屈折率である第６屈折部Ｒ６とが２次元（Ｘ－Ｙ平面）配置された構造を有する。第５屈折部Ｒ５は、ベース層に、格子点状に形成された、数十～数百ナノメートルの径を有する孔（ホール）であってもよい。ベース層は窒化物半導体層であってもよい。格子ピッチは、化合物半導体部９での発光波長程度（例えば、２００～４００ｎｍ）とすることができる。この場合、下地基板ＵＫ（例えば、ＧａＮ基板）上にＧａＮ系半導体層をベース層とする第１光反射部ＲＦ（フォトニック結晶層）を形成し、第１光反射部ＲＦ上に対向基板ＳＫ（例えば、ＧａＮ基板）を配し、対向基板ＳＫ上にシード部４を介して第１マスク６を設けてもよい。対向基板ＳＫがＧａＮ基板であれば対向基板ＳＫ上に第１マスク６を設けてもよい。また、対向基板ＳＫを設けずに、第１光反射部ＲＦ（フォトニック結晶層）上にシード部４を介して第１マスク６を設けてもよいし、第１光反射部ＲＦ（フォトニック結晶層）上に第１マスク６を設けてもよい。フォトニック結晶を形成すると、その上層の結晶性が低下することが知られているが、実施例９では、高光反射率を実現するフォトニック結晶を用いながら、上層の結晶性の低下が抑えられ、発光効率の高い化合物半導体部９を得ることができる。
　〔実施例１０〕
　図４６は、実施例１０に係る電子機器の構成を示す模式図である。図４６の電子機器４０は、実施例１～９の半導体デバイス３０と、半導体デバイス３０を制御するプロセッサを含む制御部８０とを備える。電子機器４０としては、通信装置、光学装置、表示装置、照明装置、センサ装置、情報処理装置、医療機器、電気自動車（ＥＶ）等を挙げることができる。
　上述の実施形態および実施例は、例示および説明を目的とするものであり、限定を目的とするものではない。これら例示および説明に基づけば、多くの変形形態が可能になることが、当業者には明らかである。
　〔付記事項〕
　以上、本開示に係る発明について、諸図面および実施例に基づいて説明してきた。しかし、本開示に係る発明は上述した各実施形態に限定されるものではない。すなわち、本開示に係る発明は本開示で示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示に係る発明の技術的範囲に含まれる。つまり、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。また、これらの変形または修正は本開示の範囲に含まれることに留意されたい。
　１　主基板
　２　バッファ部
　３　下地部
　５　マスク部
　６　第１マスク
　８　ベース半導体部
　９　化合物半導体部
　２０　半導体レーザ素子
　３０　半導体デバイス
　ＲＦ　第１光反射部
　ＲＳ　第２光反射部
　ＭＳ　第２マスク
　Ｒ１～Ｒ４　第１～第４屈折部
　ＵＫ　下地基板
　Ｋ　開口部
　Ｑ　開口部
　Ｅ１　第１電極
　Ｅ２　第２電極
　ＣＢ　回路基板
　ＨＤ　第１部分
　ＳＤ　第２部分

 

Claims (64)

  1. 　主基板を含む下地基板と、
    　前記下地基板の上方に位置する第１光反射部と、
    　前記第１光反射部よりも上方に位置する第１マスクと、
    　前記第１マスクよりも上方に位置するベース半導体部と、
    　前記ベース半導体部よりも上方に位置する化合物半導体部と、
    　前記化合物半導体部および前記第１光反射部の上方に位置する第２光反射部と、を備える、半導体デバイス。
  2. 　前記第１マスクは、マスク部および開口部を含み、
    　前記ベース半導体部は、第１部分と、前記マスク部上に位置し、貫通転位密度が前記第１部分の１／５以下である第２部分とを含む、請求項１に記載の半導体デバイス。
  3. 　前記第２部分は、平面視で前記第１光反射部および前記第２光反射部と重なる、請求項２に記載の半導体デバイス。
  4. 　前記第１マスクは、マスク部および開口部を含み、
    　前記第１光反射部は、第１屈折部と、前記第１屈折部よりも光屈折率が大きな第２屈折部とを含むペアを複数有する、請求項１～３のいずれか１項に記載の半導体デバイス。
  5. 　前記第２屈折部は、ＧａＮ系半導体を含み、
    　前記第１屈折部は、前記第２屈折部のＧａＮ系半導体よりも光屈折率の小さな屈折材料を含む、請求項４に記載の半導体デバイス。
  6. 　前記屈折材料は、前記第２屈折部のＧａＮ系半導体よりも熱伝導率が大きい、請求項５に記載の半導体デバイス。
  7. 　前記屈折材料は、前記第２屈折部のＧａＮ系半導体よりも格子定数が小さい、請求項５または６に記載の半導体デバイス。
  8. 　熱膨張係数について、前記主基板の主材料＜前記第２屈折部のＧａＮ系半導体＜前記屈折材料である、請求項５～７のいずれか１項に記載の半導体デバイス。
  9. 　前記屈折材料が窒化物半導体である、請求項５～８のいずれか１項に記載の半導体デバイス。
  10. 　前記屈折材料は、ＡｌＮあるいはＡｌＩｎＮ、またはＩｎＮである、請求項５～９のいずれか１項に記載の半導体デバイス。
  11. 　前記マスク部は、前記第２屈折部よりも光屈折率が小さい、請求項４～１０のいずれか１項に記載の半導体デバイス。
  12. 　前記ベース半導体部は、前記マスク部よりも光屈折率が大きい、請求項１１に記載の半導体デバイス。
  13. 　前記第１光反射部の上面は前記第２屈折部に含まれる、請求項４～１２のいずれか１項に記載の半導体デバイス。
  14. 　前記第１光反射部と前記第１マスクとの間にシード部を備える、請求項４～１３のいずれか１項に記載の半導体デバイス。
  15. 　前記シード部は、前記マスク部および前記第１屈折部よりも光屈折率が大きい、請求項１４に記載の半導体デバイス。
  16. 　前記ベース半導体部は、前記開口部において、前記第１光反射部の上面と接する、請求項２～１５のいずれか１項に記載の半導体デバイス。
  17. 　前記第１光反射部が前記下地基板上に位置し、
    　前記下地基板は、上面に開口した凹部を有する、請求項４に記載の半導体デバイス。
  18. 　前記主基板は、前記凹部に対応する部分が凹んでいる、請求項１７に記載の半導体デバイス。
  19. 　前記下地基板は、前記主基板よりも上方に位置する下地部を含み、
    　前記下地部は、前記凹部に対応する部分が、凹んでいるかあるいは貫かれている、請求項１７または１８に記載の半導体デバイス。
  20. 　平面視において前記第２光反射部は前記凹部と重ならない、請求項１７～１９のいずれか１項に記載の半導体デバイス。
  21. 　前記第１屈折部および前記第２屈折部が、前記凹部に沿ったＵ字形状部を有する、請求項１７～２０のいずれか１項に記載の半導体デバイス。
  22. 　前記化合物半導体部、前記ベース半導体部および前記マスク部の側面に接する空隙を備え、
    　平面視において前記空隙と前記凹部とが重なる、請求項２１に記載の半導体デバイス。
  23. 　前記第１光反射部の最上部に位置するＵ字形状部が前記空隙と接する、請求項２２に記載の半導体デバイス。
  24. 　前記主基板と前記第１光反射部との間に位置する下地部を備え、
    　前記下地部が窒化物半導体を含む、請求項１～２３のいずれか１項に記載の半導体デバイス。
  25. 　前記主基板上に位置するバッファ部と、
    　前記バッファ部および前記下地部の間に位置する第２マスクとを備える、請求項２４に記載の半導体デバイス。
  26. 　前記第２マスクはマスク部および開口部を含み、
    　平面視において、前記第１マスクの開口部と前記第２マスクの開口部とが重なる、請求項２５に記載の半導体デバイス。
  27. 　前記第２マスクはマスク部および開口部を含み、
    　平面視において、前記第１マスクのマスク部中央と前記第２マスクの開口部とが重なる、請求項２５に記載の半導体デバイス。
  28. 　前記化合物半導体部よりも上方に位置し、平面視で前記第２光反射部と重なる第１電極を備える、請求項２または３に記載の半導体デバイス。
  29. 　前記第１マスクよりも上方、または前記主基板よりも下方に位置する第２電極を含む、請求項２８に記載の半導体デバイス。
  30. 　前記第２電極は、平面視で前記第２光反射部と重ならない、請求項２９に記載の半導体デバイス。
  31. 　前記第２電極は、前記ベース半導体部に接する、請求項２９または３０に記載の半導体デバイス。
  32. 　前記第１光反射部と前記第１マスクとの間にシード部を備え、
    　前記第２電極は、前記シード部に接する、請求項２９または３０に記載の半導体デバイス。
  33. 　前記第２電極は、前記第１光反射部の上面に接する、請求項２９または３０に記載の半導体デバイス。
  34. 　前記化合物半導体部上に位置する絶縁膜を備え、
    　前記絶縁膜は、平面視において前記第１電極、前記第１光反射部、前記第２部分、および前記第２光反射部と重なるアパーチャー部を含む、請求項２９に記載の半導体デバイス。
  35. 　前記第１電極は、前記化合物半導体部と前記第２光反射部との間に位置する透明電極であり、
    　前記第１電極は前記絶縁膜の上面と接触し、
    　前記アパーチャー部では、前記第１電極および前記化合物半導体部が接触する、請求項３４に記載の半導体デバイス。
  36. 　前記第２光反射部は、前記第１電極上に島状に設けられている、請求項３４または３５に記載の半導体デバイス。
  37. 　前記第２電極は、平面視において前記第２部分と重なる、請求項３４～３６のいずれか１項に記載の半導体デバイス。
  38. 　前記化合物半導体部は、第１型半導体層、活性層、および第２型半導体層をこの順に含む、請求項２または３に記載の半導体デバイス。
  39. 　前記第２型半導体層は、平面視において前記第１光反射部、前記第２部分、および前記第２光反射部と重なるアパーチャー部と、前記アパーチャー部を取り囲み、前記アパーチャー部よりも電流抵抗が大きな高抵抗部とを含む、請求項３８に記載の半導体デバイス。
  40. 　前記ベース半導体部および前記化合物半導体部それぞれが窒化物半導体を含む、請求項２または３に記載の半導体デバイス。
  41. 　前記主基板は、前記ベース半導体部と格子定数が異なる異種基板である、請求項４０に記載の半導体デバイス。
  42. 　前記主基板は、ＧａＮバルク基板よりも熱伝導率が高い、請求項１～４１のいずれか１項に記載の半導体デバイス。
  43. 　前記主基板が透光性であり、
    　前記第１光反射部は、前記第２光反射部よりも光反射率が小さい、請求項１～４２のいずれか１項に記載の半導体デバイス。
  44. 　前記主基板が炭化シリコン基板である、請求項４０～４３のいずれか１項に記載の半導体デバイス。
  45. 　前記シード部は、前記開口部と重なるように局所的に設けられている、請求項１４に記載の半導体デバイス。
  46. 　前記ベース半導体部の側面、前記化合物半導体部の側面、および前記第２光反射部の側面に接する空隙を備える、請求項４０に記載の半導体デバイス。
  47. 　前記ベース半導体部および前記化合物半導体部それぞれの側面が、前記窒化物半導体のａ面またはｍ面である、請求項４６に記載の半導体デバイス。
  48. 　平面視において前記空隙と前記マスク部の中央とが重なる、請求項４６または４７に記載の半導体デバイス。
  49. 　前記アパーチャー部は、平面視において前記マスク部の中央とは重ならない、請求項３４または３９に記載の半導体デバイス。
  50. 　前記ベース半導体部は、平面視において前記マスク部の中央と重なるボイドを内包する、請求項４９に記載の半導体デバイス。
  51. 　前記第２部分の貫通転位密度が５×１０６／ｃｍ２以下である、請求項２または３に記載の半導体デバイス。
  52. 　前記主基板の下方に位置する波長変換部を備える、請求項１～５１のいずれか１項に記載の半導体デバイス。
  53. 　前記第２光反射部は、第３屈折部と、前記第３屈折部よりも光屈折率が大きな第４屈折部とを含むペアを複数有する、請求項３８に記載の半導体デバイス。
  54. 　前記第３屈折部および前記第４屈折部それぞれが誘電材料を含む、請求項５３に記載の半導体デバイス。
  55. 　前記第２光反射部の下面は前記第３屈折部に含まれ、
    　前記第２光反射部の上面は前記第４屈折部に含まれ、
    　前記第３屈折部は、前記第２型半導体層よりも光屈折率が小さい、請求項５３または５４に記載の半導体デバイス。
  56. 　前記第１光反射部がフォトニック結晶層である、請求項１～３のいずれか１項に記載の半導体デバイス。
  57. 　前記第１電極はアノードであり、前記第２電極はカソードである、請求項２９に記載の半導体デバイス。
  58. 　前記ベース半導体部および前記化合物半導体部並びに前記第１光反射部および前記第２光反射部を含む面発光半導体レーザ素子を１つ以上含む、請求項１～５７のいずれか１項に記載の半導体デバイス。
  59. 　１つ以上の前記面発光半導体レーザ素子に接続する回路基板を含む、請求項５８に記載の半導体デバイス。
  60. 　請求項５９に記載の半導体デバイスを含む、電子機器。
  61. 　請求項１～５９のいずれか１項に記載の半導体デバイスの製造方法であって、
    　前記ベース半導体部をＥＬＯ法で形成する、半導体デバイスの製造方法。
  62. 　前記下地基板は下地部を含み、
    　前記下地部をＥＬＯ法で形成する、請求項６１に記載の半導体デバイスの製造方法。
  63. 　前記第１光反射部の最下部をＥＬＯ法で形成する、請求項６１に記載の半導体デバイスの製造方法。
  64. 　請求項１～５９のいずれか１項に記載の半導体デバイスの製造装置であって、
    　前記ベース半導体部をＥＬＯ法で形成する、半導体デバイスの製造装置。

     
PCT/JP2022/021754 2021-05-31 2022-05-27 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器 WO2022255252A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP22816002.4A EP4350909A1 (en) 2021-05-31 2022-05-27 Semiconductor device, semiconductor device manufacturing method and manufacturing apparatus, and electronic apparatus
JP2023525789A JPWO2022255252A1 (ja) 2021-05-31 2022-05-27

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021091626 2021-05-31
JP2021-091626 2021-05-31

Publications (1)

Publication Number Publication Date
WO2022255252A1 true WO2022255252A1 (ja) 2022-12-08

Family

ID=84324133

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/021754 WO2022255252A1 (ja) 2021-05-31 2022-05-27 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器

Country Status (3)

Country Link
EP (1) EP4350909A1 (ja)
JP (1) JPWO2022255252A1 (ja)
WO (1) WO2022255252A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163402A (ja) * 1997-11-28 1999-06-18 Mitsubishi Cable Ind Ltd ＧａＮ系半導体発光素子
JP2002009004A (ja) * 1999-11-15 2002-01-11 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
US6875544B1 (en) * 2002-10-03 2005-04-05 Sandia Corporation Method for the fabrication of three-dimensional microstructures by deep X-ray lithography
JP2008060459A (ja) * 2006-09-01 2008-03-13 Canon Inc 半導体レーザ装置
JP2009246291A (ja) * 2008-03-31 2009-10-22 Furukawa Electric Co Ltd:The 面発光レーザアレイ素子
JP2011044447A (ja) * 2009-08-19 2011-03-03 Canon Inc 面発光レーザ
JP2015035540A (ja) * 2013-08-09 2015-02-19 キヤノン株式会社 半導体光デバイス
JP2018125404A (ja) * 2017-01-31 2018-08-09 株式会社リコー 面発光レーザ素子
JP6555260B2 (ja) 2014-06-17 2019-08-07 ソニー株式会社 発光素子及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163402A (ja) * 1997-11-28 1999-06-18 Mitsubishi Cable Ind Ltd ＧａＮ系半導体発光素子
JP2002009004A (ja) * 1999-11-15 2002-01-11 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
US6875544B1 (en) * 2002-10-03 2005-04-05 Sandia Corporation Method for the fabrication of three-dimensional microstructures by deep X-ray lithography
JP2008060459A (ja) * 2006-09-01 2008-03-13 Canon Inc 半導体レーザ装置
JP2009246291A (ja) * 2008-03-31 2009-10-22 Furukawa Electric Co Ltd:The 面発光レーザアレイ素子
JP2011044447A (ja) * 2009-08-19 2011-03-03 Canon Inc 面発光レーザ
JP2015035540A (ja) * 2013-08-09 2015-02-19 キヤノン株式会社 半導体光デバイス
JP6555260B2 (ja) 2014-06-17 2019-08-07 ソニー株式会社 発光素子及びその製造方法
JP2018125404A (ja) * 2017-01-31 2018-08-09 株式会社リコー 面発光レーザ素子

Also Published As

Publication number Publication date
JPWO2022255252A1 (ja) 2022-12-08
EP4350909A1 (en) 2024-04-10

Similar Documents

Publication Publication Date Title
JP5273081B2 (ja) 半導体発光素子
JP4260276B2 (ja) 半導体素子及びその製造方法
JP5098135B2 (ja) 半導体レーザ素子
JP5444609B2 (ja) 半導体レーザ素子
JP5366518B2 (ja) 半導体発光素子およびその製造方法
JP2008130606A (ja) 半導体発光素子、半導体発光素子の製造方法、光源セルユニット、バックライト、照明装置、ディスプレイ、電子機器、半導体素子および半導体素子の製造方法
JP3233139B2 (ja) 窒化物半導体発光素子及びその製造方法
JP3446660B2 (ja) 窒化物半導体発光素子
JPWO2008153068A1 (ja) 窒化物系半導体装置およびその製造方法
JP2010272593A (ja) 窒化物半導体発光素子及びその製造方法
JP2004134772A (ja) 窒化物系半導体発光素子
JP5223531B2 (ja) 半導体レーザ素子
JP3589000B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP4628651B2 (ja) 窒化物半導体発光素子の製造方法
US20240106190A1 (en) Light-emitting element, semiconductor laser element, and manufacturing method and manufacturing apparatus thereof
WO2022255252A1 (ja) 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器
JP4255168B2 (ja) 窒化物半導体の製造方法及び発光素子
JP2002314198A (ja) 半導体レーザ
JP3566476B2 (ja) 半導体発光素子の製造方法
JP2000101193A (ja) 窒化物半導体レーザ素子
WO2022264954A1 (ja) 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器
JP5492117B2 (ja) 窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置
JP2005101536A (ja) 窒化物半導体レーザ素子
JP2002076518A (ja) 半導体レーザおよび半導体素子並びにそれらの製造方法
JP2003218468A (ja) 半導体レーザ素子及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22816002

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18564900

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2023525789

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2022816002

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022816002

Country of ref document: EP

Effective date: 20240102