JP5492117B2 - 窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置 - Google Patents
窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置 Download PDFInfo
- Publication number
- JP5492117B2 JP5492117B2 JP2011033725A JP2011033725A JP5492117B2 JP 5492117 B2 JP5492117 B2 JP 5492117B2 JP 2011033725 A JP2011033725 A JP 2011033725A JP 2011033725 A JP2011033725 A JP 2011033725A JP 5492117 B2 JP5492117 B2 JP 5492117B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- nitride semiconductor
- crystal layer
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 150000004767 nitrides Chemical class 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000013078 crystal Substances 0.000 claims description 112
- 239000000758 substrate Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 24
- 238000010030 laminating Methods 0.000 claims 2
- 230000008569 process Effects 0.000 description 15
- 230000007547 defect Effects 0.000 description 13
- 229910052594 sapphire Inorganic materials 0.000 description 12
- 239000010980 sapphire Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000005253 cladding Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- QBJCZLXULXFYCK-UHFFFAOYSA-N magnesium;cyclopenta-1,3-diene Chemical compound [Mg+2].C1C=CC=[C-]1.C1C=CC=[C-]1 QBJCZLXULXFYCK-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Description
本発明の実施形態は、窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置に関する。
窒化物半導体は、バンドギャップエネルギーが０．７〜６．２ｅＶの範囲にあり、発光素子や高周波・高出力電子デバイスに広く用いることができる。
例えば、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）からなる材料を発光素子に用いる場合、Ｉｎ組成比ｘを変化させることにより、バンドギャップをＧａＮの３．４ｅＶとＩｎＮの０．７ｅＶの間に制御することができる。このため、高輝度可視光発光素子を得ることができる。
ところが、窒化物半導体と格子整合が容易で、熱膨張係数が近い基板材料がない。このため、結晶成長雰囲気中において安定性が高く、かつ量産性が高いサファイヤが多く使われる。
この場合、格子定数の違いに起因する歪み、および結晶成長後の降温過程において熱膨張係数の違いに起因する歪みを生じる。このため、窒化物結晶層中には、結晶欠陥が多く含まれる。
他方、基板に段差部を設けると、半導体素子の特性を高めることが容易となる。例えば、発光素子において、基板の表面に凹凸を設けると光の進行方向を変化でき、光取り出し効率を高めることができる。しかしながら、基板の表面に段差部を設けると、結晶欠陥密度が増大し、発光素子の特性を低下させる問題を生じることがある。
本発明の実施形態は、窒化物半導体積層体の結晶欠陥密度が低減可能な窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置を提供する。
実施形態の窒化物半導体の積層構造は、基板と、第１バッファ層と、第１結晶層と、第２バッファ層と、第２結晶層と、を備える。基板には、上面と、下面と、前記上面と前記下面とのあいだの側面と、を有する段差部が形成されている。第１バッファ層は、ＩｎｓＡｌｔＧａ１−ｓ−ｔＮ（０≦ｓ≦０．０５、０≦ｔ≦１）を含み、前記下面と前記側面とを覆う。第１結晶層は、前記第１バッファ層の上に設けられ、ＩｎｓＡｌｔＧａ１−ｓ−ｔＮ（０≦ｓ≦０．０５、０≦ｔ≦０．０５）を含み、前記基板の前記上面よりも上方に設けられた上面を有する。第２バッファ層は、ＩｎｓＡｌｔＧａ１−ｓ−ｔＮ（０≦ｓ≦０．０５、０≦ｔ≦１）を含み、前記第１結晶層の前記上面と前記基板の前記上面とを連続して覆う。第２結晶層は、前記第２バッファ層を覆い、ＩｎｓＡｌｔＧａ１−ｓ−ｔＮ（０≦ｓ≦０．０５、０≦ｔ≦０．０５）を含み、前記第１の面を有する。前記第１結晶層の前記上面は前記基板の前記上面よりも高く、前記第１結晶層の前記上面と、前記基板の前記上面と、の段差は、前記基板の前記段差部の高さよりも小さい。
以下、図面を参照しつつ、本発明の実施形態について説明する。
図１（ａ）は本発明の第１の実施形態にかかる窒化物半導体半導体の積層構造の模式断面図、図１（ｂ）は基板の段差部を示す模式図、である。
図１（ａ）のように、窒化物半導体の積層構造５は、基板１０、第１バッファ層１２、第１結晶層１４、第２バッファ層１６、第２結晶層２０、を有している。窒化物半導体の積層構造５の上に、結晶成長法を用いて窒化物半導体を含む積層体を形成すると、発光素子や電子デバイスを得ることができる。
図１（ａ）は本発明の第１の実施形態にかかる窒化物半導体半導体の積層構造の模式断面図、図１（ｂ）は基板の段差部を示す模式図、である。
図１（ａ）のように、窒化物半導体の積層構造５は、基板１０、第１バッファ層１２、第１結晶層１４、第２バッファ層１６、第２結晶層２０、を有している。窒化物半導体の積層構造５の上に、結晶成長法を用いて窒化物半導体を含む積層体を形成すると、発光素子や電子デバイスを得ることができる。
なお、本明細書において、窒化物半導体とは、ＩｎｘＧａｙＡｌ１−ｘ−ｙＮ（但し、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）なる組成式で表され、アクセプタまたはドナーとなる元素を含んだ材料であってもよいものとする。
図１（ｂ）のように、基板１０は、サファイヤ、ＳｉＣ、Ｓｉなどからなり、段差部１０ｄを有する。
すなわち、例えば、基板１０は、上面１０ａと、上面１０ａよりも下方の位置に設けられた段差部１０ｄの段差下面１０ｂおよび段差側面１０ｃと、を含む。基板１０がサファイヤからなるものとすると、上面１０ａおよび段差下面１０ｂは、六方晶系のＣ面（０００１）とすることができる。
第１バッファ層１２は、ＧａＮを含み、段差下面１０ｂおよび段差側面１０ｃを覆うように設けられる。第１バッファ層１２の上面１２ａに、基板１０の上面１０ａよりも上方に位置する上面１４ａを有し、ＧａＮを含む第１結晶層１４が設けられる。すなわち、第１バッファ層１２と第１結晶層１４との厚さの和Ｔ１は、段差部１０ｄの高さＤ１よりも大きい。
第２バッファ層１６は、ＧａＮを含み、第１結晶層１４の上面１４ａ及び支持体１０の上面１０ａを連続して覆う。ＧａＮを含む第２結晶層２０は、第２バッファ層１６の上面１６ａを覆うように設けられる。また、その表面２０ａの段差は、第１結晶層１４の上面１４ａと支持体１０の上面１０ａとの間の高さの差Ｔ２よりも低減され、平坦面に近づけることができる。このため、第２結晶層２０の上面２０ａに窒化物半導体からなる積層体を設けることができ、電子デバイスや発光素子とすることができる。
なお、基板１０をサファイヤ、ＳｉＣ、Ｓｉなどとする場合、第１バッファ層１２および第２バッファ層１６は、ＧａＮに限定されず、ＩｎｓＡｌｔＧａ１−ｓ−ｔＮ（０≦ｓ≦０．０５、０≦ｔ≦１）を含んでもよく、第１結晶層１４および第２結晶層２０は、ＧａＮに限定されず、ＩｎｓＡｌｔＧａ１−ｓ−ｔＮ（０≦ｓ≦０．０５、０≦ｔ≦０．０５）を含んでもよい。
図２（ａ）は比較例にかかる窒化物半導体の積層構造の製造工程途中の模式断面図、図２（ｂ）は製造工程終了後の模式断面図である。
基板１１０は、サファイヤからなるものとし、その構造は図１（ｂ）で示されるものと同一とする。ＧａＮを含むバッファ層１１２を、基板１１０の上面１１０ａ、段差部の下面１１０ｂ、および段差部の側面１１０ｃに設ける。
基板１１０は、サファイヤからなるものとし、その構造は図１（ｂ）で示されるものと同一とする。ＧａＮを含むバッファ層１１２を、基板１１０の上面１１０ａ、段差部の下面１１０ｂ、および段差部の側面１１０ｃに設ける。
段差部を有する基板１１０に設けられたバッファ層１１２の上面に、一様に成長原料を供給してＧａＮ結晶層１１４を形成する。この場合、基板１１０の上面１１０ａ側に供給された成長原料の一部は、拡散により段差部の下面１１０ｂ側に供給される。このため、段差部の下面１１０ｂのバッファ層１１２上におけるＧａＮ結晶層１１４の成長速度は、基板１１０の上面１１０ａのバッファ層１１２上におけるＧａＮ結晶層１１４の成長速度よりも高くなる。このため、図２（ａ）のように、段差部の下面１１０ｂのＧａＮ結晶層１１４の厚さは、基板１１０の上面１１０ａに設けられたＧａＮ結晶層１１４の厚さよりも大きい。この結果、図２（ｂ）のように、段差が低減され、ほぼ平坦な表面を有するＧａＮ結晶層１１４を形成することができる。
しかしながら、段差部の側面１１０ｃに成長した結晶の配向軸は、Ｃ面に成長した結晶の配向軸とは異なる。また、側面１１０ｃの成長条件は、Ｃ面など他の面での成長条件との整合が困難である。このため、図２（ａ）のように側面１１０ｃには、結晶欠陥密度が高い異常成長領域１１４ｃを生じる（破線部）。すなわち、ＧａＮ結晶層１１４の上面１１４ａを平坦に近づけることができても、異常成長領域１１４ｃを起点とした貫通転位１１４ｐやＶ字形状ピット（Ｖピット）１１４ｖが発生しやすくなる。また、内部には、表面に貫通しない転位も存在し得る。もし、成長する結晶層を厚くするか、または発生した結晶欠陥が表面まで伝播しないようなマスク層を設けると、結晶欠陥密度を低減できる。しかしながら、工程数が増加したり、成長時間が長くなるなど、量産性が低下する。
このような異常成長領域を有する窒化物半導体の積層構造上に設けられた窒化物半導体の積層体に形成された素子は、特性や信頼性が十分ではない。例えば積層体が活性層を含む場合、活性層に到達した結晶欠陥は非発光再結合中心などを生じ、光出力の低下や通電劣化を生じやすい。また、結晶欠陥密度が高い領域には電界集中などを生じやすく、静電耐圧が低下しやすい。
図３（ａ）〜図３（ｃ）は、第１の実施形態において、基板に段差部を形成するまでのプロセスの工程断面図である。
図３（ａ）において、サファイヤからなる基板１０の上面１０ａの一部にＳｉＯ２のような選択成長マスク層３０が形成される。フォトレジスト膜３２は、選択成長マスク層３０を内部に含む大面積を有するようにパターニングされる。その後、マスクに覆われていない支持体１０の表面を後退させる。具体的には、例えば反応性イオンエッチング（RIE：Reactive Ion Etching)を用いて、かつそのエッチング選択比を適正に選ぶことにより、支持体１０が表面側からエッチングされるとともに、フォトレジスト膜３２も上面および側面からエッチングされる。これに伴い、支持体１０には、傾斜した側面を有する段差部１０ｄが形成される。
図３（ａ）において、サファイヤからなる基板１０の上面１０ａの一部にＳｉＯ２のような選択成長マスク層３０が形成される。フォトレジスト膜３２は、選択成長マスク層３０を内部に含む大面積を有するようにパターニングされる。その後、マスクに覆われていない支持体１０の表面を後退させる。具体的には、例えば反応性イオンエッチング（RIE：Reactive Ion Etching)を用いて、かつそのエッチング選択比を適正に選ぶことにより、支持体１０が表面側からエッチングされるとともに、フォトレジスト膜３２も上面および側面からエッチングされる。これに伴い、支持体１０には、傾斜した側面を有する段差部１０ｄが形成される。
図３（ｂ）のように、エッチングが進行して選択成長マスク層３０の側面が現れるとエッチングが停止される。さらに、図３（ｃ）のように、フォトレジスト膜３２が除去され、基板１０の上面１０ａが露出される。すなわち、選択成長マスク層３０は、段差部１０ｄを形成する場合のエッチングのマスク層としても作用する。このようにすると、破線で示すように段差側面１０ｃを傾斜させ、後に続く工程において結晶成長層を段差側面１０ｃに確実に成長させることができる。
図４（ａ）〜図４（ｆ）は、第１の実施形態の窒化物半導体の積層構造の製造方法の工程断面図である。
図３（ｃ）の破線部を拡大した図４（ａ）において、サファイヤからなる基板１０の厚さは、例えば１５０μｍとする。段差下面１０ｂおよび段差側面１０ｃに、ＧａＮなどを含む第１バッファ層１２が、上層となる単結晶窒化物半導体の結晶成長温度よりも低い温度で、例えば０．０３μｍの厚さで形成される。なお、選択成長マスク層３０の上面３０ａには、第１バッファ層１２が実質的には形成されない結晶成長条件とすることが好ましい。
図３（ｃ）の破線部を拡大した図４（ａ）において、サファイヤからなる基板１０の厚さは、例えば１５０μｍとする。段差下面１０ｂおよび段差側面１０ｃに、ＧａＮなどを含む第１バッファ層１２が、上層となる単結晶窒化物半導体の結晶成長温度よりも低い温度で、例えば０．０３μｍの厚さで形成される。なお、選択成長マスク層３０の上面３０ａには、第１バッファ層１２が実質的には形成されない結晶成長条件とすることが好ましい。
続いて、ＧａＮなどを含む第１結晶層１４が、第１バッファ層１２の上面１２ａに、結晶成長可能な温度である１０００°Ｃ以上において形成される。図４（ｂ）には、結晶成長の途中工程が示されている。また、図４（ｃ）において、第１結晶層１４の上面１４ａが基板１０の上面１０ａよりも高くなるように、例えば第１バッファ層１２と第１結晶層１４の厚さの和Ｔ１が１μｍとなるように形成される。
基板１０の表面に一様に供給された原料のうち、選択成長マスク層３０上を通過した原料が段差下面１０ｂにより多く供給される。このため、段差下面１０ｂに供給される原料は、図２（ａ）および図２（ｂ）の比較例の段差下面１１０ｂにおけるよりもさらに多くなり、より高い成長速度が得られる。
図４（ｃ）のように、第１結晶層１４の上面１４ａが、基板１０の上面１０ａよりも上方となると、一旦結晶成長が停止される。この場合、段差下面１０ｂにおける結晶成長速度が高いので、段差側面１０ｃを覆う結晶成長速度も高くなる。その結果として、段差側面１０ｃ上の成長層における結晶欠陥領域を少なくすることができる。
続いて、図４（ｄ）のように、選択成長マスク層３０が除去され、基板１０の上面１０ａが露出する。さらに、図４（ｅ）のように、ＧａＮなどを含む第２バッファ層１６が、第１結晶層１４の上面１４ａおよび基板１０の上面１０ａに、第１結晶層１４の成長温度よりも低い温度で、例えば０．０３μｍの厚さで形成される。
さらに、図４（ｆ）のように、第２バッファ層１６の上面１６ａに、ＧａＮなどを含む第２結晶層２０が、例えば２μｍの厚さで形成される。第２結晶層２０の成長温度は、第１バッファ層１２を形成する温度および第２バッファ層１６を形成する温度のいずれよりも高く、かつ結晶成長可能な温度である１０００°Ｃ以上とする。なお、第２結晶層２０と第１結晶層１４との間には、第２バッファ層１６が設けられているので、上下に連続した結晶成長層ではない。この場合、基板１０の上面１０ａの第２バッファ層１６の上面では、原料ガスがより多く供給される。このため、その成長速度を高くでき、第２結晶層２０の表面を平坦に近づけることができる。第１結晶層１４の上面１４ａと、基板１０の上面１０ａと、の段差は、基板１０の段差部１０ｄの段差よりも小さくできるので、異常成長領域の成長を抑制することが容易である。
結晶成長には、たとえばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属気相成長)法を用いることができる。すなわち、成長原料は、ＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩ（トリメチルインジウム）、アンモニアなどを用いることができる。また、ｐ形ドーピング原料としてＣｐ２Ｍｇ（ビスシクロペンタジエニルマグネシウム）、ｎ形ドーピング原料としてモノシラン（ＳｉＨ４）などを用いることができる。また、結晶成長工程には、ＭＢＥ（Molecular Beam Epitaxy)法などを用いてもよい。
なお、基板１０の上面１０ａは、周期的に設けられたストライプ状、島状などの凸部の上面であってもよい。この場合、段差部１０ｄは、凸部のまわりに設けられる。このような周期構造とすると、多くの方向から段差下面１０ｂへの原料拡散が生じるため、成長速度をより高くし、結晶欠陥領域をより小さくすることができる。
図５は、第２の実施形態にかかる窒化物半導体用基板の模式断面図である。
第２の実施形態では、第１バッファ層１２および第１結晶層１４を形成した工程ののちに選択成長マスク層３０を除去しない。このため、第２バッファ層１７および第２結晶層２０は、第１結晶層１４の上面１４ａと選択成長マスク層３０の上面３０ａに設けられる。第１結晶層１４の上面１４ａと選択成長マスク層３０の上面３０ａとの間の段差は小さい。このため、より平坦な窒化物半導体の積層構造５の上に、平坦な窒化物半導体積層体を設けることがより容易となる。
第２の実施形態では、第１バッファ層１２および第１結晶層１４を形成した工程ののちに選択成長マスク層３０を除去しない。このため、第２バッファ層１７および第２結晶層２０は、第１結晶層１４の上面１４ａと選択成長マスク層３０の上面３０ａに設けられる。第１結晶層１４の上面１４ａと選択成長マスク層３０の上面３０ａとの間の段差は小さい。このため、より平坦な窒化物半導体の積層構造５の上に、平坦な窒化物半導体積層体を設けることがより容易となる。
図６（ａ）〜図６（ｅ）は、第２の実施形態にかかる窒化物半導体の積層構造の製造方法の工程断面図である。
図６（ａ）において、サファイヤからなる支持体１０の厚さは、例えば１５０μｍとする。ＧａＮを含む第１バッファ層１２が、段差下面１０ｂおよび段差側面１０ｃに、上層となる単結晶窒化物半導体の結晶成長温度よりも低い温度で、例えば０．０３μｍの厚さで形成される。なお、選択成長マスク層３０の上面３０ａには、第１バッファ層１２が実質的には形成されない結晶成長条件とすることが好ましい。続いて、ＧａＮなどを含む第１結晶層１４が、結晶が成長する温度である１０００°Ｃ以上で第１バッファ層１２の上面１２ａに形成される。図６（ｂ）は、結晶成長工程の途中を示している。図６（ｃ）のように、第１結晶層１４が、その上面の高さが、ＳｉＯ２などからなる選択成長マスク層３０の上面の高さと略同一となるように、形成される。
図６（ａ）において、サファイヤからなる支持体１０の厚さは、例えば１５０μｍとする。ＧａＮを含む第１バッファ層１２が、段差下面１０ｂおよび段差側面１０ｃに、上層となる単結晶窒化物半導体の結晶成長温度よりも低い温度で、例えば０．０３μｍの厚さで形成される。なお、選択成長マスク層３０の上面３０ａには、第１バッファ層１２が実質的には形成されない結晶成長条件とすることが好ましい。続いて、ＧａＮなどを含む第１結晶層１４が、結晶が成長する温度である１０００°Ｃ以上で第１バッファ層１２の上面１２ａに形成される。図６（ｂ）は、結晶成長工程の途中を示している。図６（ｃ）のように、第１結晶層１４が、その上面の高さが、ＳｉＯ２などからなる選択成長マスク層３０の上面の高さと略同一となるように、形成される。
図６（ｄ）において、ＡｌＮを含む第２バッファ層１７が、第１結晶層１４の上面１４ａおよび選択成長マスク層３０の上面３０ａに、第１結晶層１４の形成温度よりも低い温度で形成される。第２バッファ層１７の厚さは、例えば０．０３μｍとする。ＡｌＮは選択成長性が低いので、選択成長マスク層３０や第１結晶層１４の上面を含む全体にわたって第２バッファ層１７を形成することができる。さらに、第２バッファ層１７の上面に、ＧａＮなどを含む第２結晶層２０が、例えば２μｍの厚さで形成される。第２結晶層２０の成長温度は、第１バッファ層１２を形成する温度および第２バッファ層１７を形成する温度のいずれよりも高く、かつ結晶成長可能な温度である１０００°Ｃ以上とする。
また、ＳｉＯ２などの選択成長マスク層３０を除去しないので、窒化物半導体の積層構造５の製造工程において、第１バッファ層１２から第２結晶層２０までを１回の結晶成長工程により形成することができる。このため、工程を短縮し、量産性を高めることができる。なお、発明者らの実験によれば、第２バッファ層１７において、Ａｌ組成比ｘが０．６以上のＡｌｘＧａ１−ｘＮ（０．６≦ｘ＜１）としてもＡｌＮと同様の効果を得ることができることが判明した。
次に、本実施形態の窒化物半導体装置について説明する。
図７は、本実施形態の窒化物半導体装置の一例として、窒化物半導体の積層構造の上面に窒化物半導体からなる積層体を設けた発光素子の模式断面図である。
窒化物半導体からなる積層体５０は、図１に表す窒化物半導体の積層構造５の第２結晶層２０の上面２０ａに設けられる。なお、図５に表す第２の実施形態にかかる窒化物半導体の積層構造５でもよい。積層体５０は、第１導電形を有する第１の層５１、活性層５２、および第２導電形を有する第２の層５３、を窒化物半導体の積層構造５の側からこの順に有する。
図７は、本実施形態の窒化物半導体装置の一例として、窒化物半導体の積層構造の上面に窒化物半導体からなる積層体を設けた発光素子の模式断面図である。
窒化物半導体からなる積層体５０は、図１に表す窒化物半導体の積層構造５の第２結晶層２０の上面２０ａに設けられる。なお、図５に表す第２の実施形態にかかる窒化物半導体の積層構造５でもよい。積層体５０は、第１導電形を有する第１の層５１、活性層５２、および第２導電形を有する第２の層５３、を窒化物半導体の積層構造５の側からこの順に有する。
サファイヤ基板１０は、島状またはストライプ状の凸部１０ｐが周期的に配置され、凸部１０ｐのまわりに段差部が設けられているものとする。例えば、段差下面１０ｂの幅ＷＢが５μｍ以下となる周期構造、段差部の高さＤ１が２μｍ以下、成長速度が１０μｍ／時間以下、とすることが好ましい。さらに、段差下面１０ｂの幅ＷＢが２μｍ以下となる周期構造、段差部の高さＤ１が１μｍ以下、成長速度が５μｍ／時間以下、とすることがより好ましい。なお、本図において、第１バッファ層および第２バッファ層は、図示していない。サファイヤ基板１０と、結晶層との間にある凹凸面は、活性層５２からの放出光の界面における全反射角を平坦面の場合と比べ変化させることができるため、窒化物半導体装置の外部への光取り出し効率を高めることができる。
また、第１の層５１は、ＧａＮからなるコンタクト層５１ａ、第１クラッド層５１ｂ、などを有する。第２の層５３は、Ａｌ０．２Ｇａ０．８Ｎなどからなる第２クラッド層５３ａ、ＧａＮなどからなるコンタクト層５３ｂ、などを有する。
第１クラッド層５１ｂと第２クラッド層５３ａの間に設けられた活性層５２は、例えば、Ｉｎ０．０５Ｇａ０．９５Ｎからなる井戸層（厚さ０．００３μｍ）と、ＧａＮからなる障壁層（厚さ０．００６μｍ）と、からなるＭＱＷ（Multi Quantum Well：多重量子井戸)構造を有する。井戸数は、２０などとすることができる。
第１の層５１には段差部が設けられ、段差底面５１ｃにはコンタクト層５１ａが露出している。段差底面５１ｃには第１電極６０が設けられる。電流は、第１電極６０と、第２電極６２と、の間を流れる。すなわち、第１バッファ層１２、第１結晶層１４、第２バッファ層１６、および第２結晶層２０、は、電流経路である必要がないので、導電形はｐでもｎでもよく、またノンドープ層であってもよい。他方、第２の層５３のコンタクト層５３ｂには、第２電極６２が設けられる。第２電極６２は、活性層５２からの放出光を透過することが好ましい。例えば、金属薄膜や透明電極などを用いると透過率を高めることが容易となる。
第１導電形をｎとすると第１電極６０はｎ側電極となり、第２導電形はｐとなり第２電極６２はｐ側電極となる。なお、積層体５０は、窒化物半導体の積層構造５の結晶成長工程に続いてＭＯＣＶＤ法などで連続して形成可能である。
図７に示す発光素子は、３８０ｎｍの発光波長において、動作電流が２０ｍＡのとき、１０ｍＷの光出力が得られた。同一の動作条件において、図２の比較例の光出力は５ｍＷであったので、略２倍の光出力とすることができた。なお、光取り出し面に凹凸面を設けるとさらに光出力を高めることができる。
さらに、人体モデルでの静電耐圧は２０００Ｖであり、比較例における５００Ｖよりも改善された。
なお、選択成長マスク３０は、他の絶縁膜や金属であってもよい。例えば、Ｓｉ３Ｎ４層などからなる選択成長マスク３０とする。Ｓｉ３Ｎ４の屈折率は、例えば４５０ｎｍ波長において１．９２とＳｉＯ２（屈折率）よりも高くでき、サファイヤの屈折率である１．７８と、ＧａＮの屈折率である２．４９と、の間の範囲となる。このため、サファイヤのような透明な基板側で取り出し可能な光を増加させることができる。
窒化物発光素子では、結晶欠陥が増加すると、光出力や静電耐圧の低下を生じやすい。これに対して、本実施形態では、結晶欠陥が低減された発光素子を容易に得ることができる。このため、光出力を高く保ちつつ、静電耐圧が改善できる。これらの発光素子は、可視光波長範囲の光を出射可能であり、照明装置、表示装置、信号機などに広く用いることができる。
また、積層体にＨＥＭＴ（High Electron Mobility Transistor)やＨＢＴ（Hetero Bipolar Transistor)のような電子デバイスを設けることもできる。この場合、電子デバイスの静電耐圧が高められ信頼性が改善可能である。
さらに、本実施形態にかかる窒化物半導体の積層構造の製造方法を用いると、結晶欠陥密度の低減が容易である。このため、素子歩留まりを高め、量産性の高い製造方法とすることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
５ 窒化物半導体の積層構造、１０ 基板、１０ａ 上面、１０ｂ 段差下面、１０ｃ 段差側面、１０ｄ 段差部、１０ｐ 凸部、１２ 第１バッファ層、１４ 第１結晶層、１６、１７ 第２バッファ層、２０ 第２結晶層、３０ 選択成長マスク層
Claims (7)
- ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を含む半導体を第１の面に積層可能な窒化物半導体の積層構造であって、
上面と、下面と、前記上面と前記下面とのあいだの側面と、を有する段差部が形成された基板と、
ＩｎｓＡｌｔＧａ１−ｓ−ｔＮ（０≦ｓ≦０．０５、０≦ｔ≦１）を含み、前記下面と前記側面とを覆う第１バッファ層と、
前記第１バッファ層の上に設けられ、ＩｎｓＡｌｔＧａ１−ｓ−ｔＮ（０≦ｓ≦０．０５、０≦ｔ≦０．０５）を含み、前記基板の前記上面よりも上方に設けられた上面を有する第１結晶層と、
ＩｎｓＡｌｔＧａ１−ｓ−ｔＮ（０≦ｓ≦０．０５、０≦ｔ≦１）を含み、前記第１結晶層の前記上面と前記基板の前記上面とを連続して覆う第２バッファ層と、
前記第２バッファ層を覆い、ＩｎｓＡｌｔＧａ１−ｓ−ｔＮ（０≦ｓ≦０．０５、０≦ｔ≦０．０５）を含み、前記第１の面を有する第２結晶層と、
を備え、
前記第１結晶層の前記上面は前記基板の前記上面よりも高く、
かつ前記第１結晶層の前記上面と、前記基板の前記上面と、の段差は、前記基板の前記段差部の高さよりも小さいことを特徴とする窒化物半導体の積層構造。 - ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を含む半導体を第１の面に積層可能な窒化物半導体の積層構造であって、
上面と、下面と、前記上面と前記下面とのあいだの側面と、を有する段差部が形成された基板と、
ＩｎｓＡｌｔＧａ１−ｓ−ｔＮ（０≦ｓ≦０．０５、０≦ｔ≦１）を含み、前記下面と前記側面とを覆う第１バッファ層と、
前記第１バッファ層の上に設けられ、ＩｎｓＡｌｔＧａ１−ｓ−ｔＮ（０≦ｓ≦０．０５、０≦ｔ≦０．０５）を含み、前記基板の前記上面よりも上方に設けられた上面を有する第１結晶層と、
前記基板の前記上面に設けられた選択成長マスク層と、
ＡｌｗＧａ１−ｗＮ（０．６≦ｗ≦１）を含み、前記第１結晶層の前記上面と前記選択成長マスク層の上面とを連続して覆う第２バッファ層と、
前記第２バッファ層を覆い、ＩｎｓＡｌｔＧａ１−ｓ−ｔＮ（０≦ｓ≦０．０５、０≦ｔ≦０．０５）を含み、前記第１の面を有する第２結晶層と、
を備え、
前記第１結晶層の前記上面は、前記基板の前記上面よりも高く、
かつ前記第１結晶層の前記上面と、前記選択成長マスク層の前記上面と、の段差は、前記基板の前記段差部の高さよりも小さいことを特徴とする窒化物半導体の積層構造。 - 前記基板の前記上面は、前記第１の面に対して平行な方向に周期的に設けられた凸部の上面であり、
前記段差部の前記側面は、前記凸部の側面であることを特徴とする請求項１または２に記載の窒化物半導体の積層構造。 - 基板の上面の一部に選択成長マスク層を形成する工程と、
前記選択成長マスク層により覆われていない前記基板の表面を後退させて段差部を形成する工程と、
前記選択成長マスク層の上面を覆わず前記段差部の下面と側面とを覆うようにＩｎｓＡｌｔＧａ１−ｓ−ｔＮ（０≦ｓ≦０．０５、０≦ｔ≦１）を含む第１バッファ層を形成する工程と、
前記第１バッファ層の上に、上面が、前記基板の上面よりも高くかつ前記基板の前記上面との間に前記基板の前記段差部の高さよりも小さい段差を生じるように、ＩｎｓＡｌｔＧａ１−ｓ−ｔＮ（０≦ｓ≦０．０５、０≦ｔ≦０．０５）を含む第１結晶層を、前記第１バッファ層を形成する温度よりも高い温度で形成する工程と、
前記第１結晶層の上面と前記基板の前記上面と、または、前記第１結晶層の前記上面と前記選択成長マスク層の上面と、を連続して覆いＩｎ ｓ Ａｌ ｔ Ｇａ １−ｓ−ｔ Ｎ（０≦ｓ≦０．０５、０≦ｔ≦１）またはＡｌ ｗ Ｇａ １−ｗ Ｎ（０．６≦ｗ≦１）からなる第２バッファ層を、前記第１結晶層を形成する温度よりも低い温度で形成する工程と、
前記第２バッファ層の上に、ＩｎｓＡｌｔＧａ１−ｓ−ｔＮ（０≦ｓ≦０．０５、０≦ｔ≦０．０５）を含む第２結晶層を、前記第１バッファ層を形成する温度および前記第２バッファ層を形成する温度のいずれよりも高い温度で形成する工程と、
を備えたことを特徴とする窒化物半導体の積層構造の製造方法。 - 前記第２バッファ層を形成する工程は、前記選択成長マスク層を除去し前記基板の前記上面を露出させたのち、前記第１結晶層の前記上面と前記基板の前記上面とを覆う工程を含むことを特徴とする請求項４記載の窒化物半導体の積層構造の製造方法。
- 前記第２バッファ層を形成する工程は、前記第１結晶層の前記上面と前記選択成長マスク層の前記上面と、を連続して覆う工程を含み、
前記第１結晶層の前記上面と前記選択成長マスク層の前記上面との段差は、前記基板の前記段差部の前記段差よりも小さいことを特徴とする請求項４記載の窒化物半導体の積層構造の製造方法。 - 請求項１〜３のいずれか１つに記載の窒化物半導体の積層構造と、
前記窒化物半導体の積層構造の前記第１の面の上に積層された前記ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を含む半導体と、
を備えたことを特徴とする窒化物半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011033725A JP5492117B2 (ja) | 2011-02-18 | 2011-02-18 | 窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置 |
| US13/223,853 US8541772B2 (en) | 2011-02-18 | 2011-09-01 | Nitride semiconductor stacked structure and method for manufacturing same and nitride semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011033725A JP5492117B2 (ja) | 2011-02-18 | 2011-02-18 | 窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012174802A JP2012174802A (ja) | 2012-09-10 |
| JP5492117B2 true JP5492117B2 (ja) | 2014-05-14 |
Family
ID=46652027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011033725A Expired - Fee Related JP5492117B2 (ja) | 2011-02-18 | 2011-02-18 | 窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8541772B2 (ja) |
| JP (1) | JP5492117B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9785174B2 (en) | 2014-10-03 | 2017-10-10 | Microsoft Technology Licensing, Llc | Predictive transmission power control for back-off |
| DE102015109761B4 (de) * | 2015-06-18 | 2022-01-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001345266A (ja) * | 2000-02-24 | 2001-12-14 | Matsushita Electric Ind Co Ltd | 半導体装置，その製造方法及び半導体基板の製造方法 |
| JP3454791B2 (ja) * | 2001-03-01 | 2003-10-06 | 三洋電機株式会社 | 窒化物系半導体素子および窒化物系半導体の形成方法 |
| JP4118061B2 (ja) * | 2002-02-07 | 2008-07-16 | 三洋電機株式会社 | 半導体の形成方法および半導体素子 |
| JP4908381B2 (ja) | 2006-12-22 | 2012-04-04 | 昭和電工株式会社 | Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ |
-
2011
- 2011-02-18 JP JP2011033725A patent/JP5492117B2/ja not_active Expired - Fee Related
- 2011-09-01 US US13/223,853 patent/US8541772B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20120211784A1 (en) | 2012-08-23 |
| US8541772B2 (en) | 2013-09-24 |
| JP2012174802A (ja) | 2012-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI381547B (zh) | 三族氮化合物半導體發光二極體及其製造方法 | |
| US20130026531A1 (en) | Non-polar light emitting diode having photonic crystal structure and method of fabricating the same | |
| US20090261376A1 (en) | Nitride semiconductor light emitting diode and method of fabricating the same | |
| JP2010205988A (ja) | 窒化物半導体素子及びその製造方法 | |
| JP6062966B2 (ja) | 窒化ガリウム系発光ダイオード | |
| US10879422B2 (en) | Light emitting element | |
| KR20130099574A (ko) | 질화갈륨 기판을 갖는 발광 다이오드 | |
| JP2010272593A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP3645994B2 (ja) | ＧａＮ系半導体発光素子 | |
| JP2004134772A (ja) | 窒化物系半導体発光素子 | |
| JP5492117B2 (ja) | 窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置 | |
| JP2009123836A (ja) | 窒化物半導体発光素子 | |
| TWI545798B (zh) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| US9876136B2 (en) | Separation method of GaN substrate by wet etching | |
| KR20140071161A (ko) | 결정방향 정합성을 나타내는 패턴이 형성된 기판을 포함하는 반도체 발광소자 및 이의 제조방법 | |
| US20150228847A1 (en) | High-luminance nitride light-emitting device and method for manufacturing same | |
| KR101862406B1 (ko) | 질화물계 발광소자 및 그 제조방법 | |
| WO2022255252A1 (ja) | 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器 | |
| JP2003218468A (ja) | 半導体レーザ素子及びその製造方法 | |
| WO2023007837A1 (ja) | 窒化物半導体発光素子 | |
| JP4198003B2 (ja) | 窒化物半導体発光素子 | |
| JP2004247753A (ja) | ＧａＮ系半導体 | |
| JP5193966B2 (ja) | 窒化物半導体素子及びその製造方法、並びに、半導体装置 | |
| KR101875231B1 (ko) | 질화물계 발광소자 및 그 제조방법 | |
| WO2017081947A1 (ja) | 半導体発光素子および半導体発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140228 |
|
| LAPS | Cancellation because of no payment of annual fees |