KR101403715B1 - 발광 소자 및 그 제조 방법 - Google Patents

발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101403715B1
KR101403715B1 KR1020120124066A KR20120124066A KR101403715B1 KR 101403715 B1 KR101403715 B1 KR 101403715B1 KR 1020120124066 A KR1020120124066 A KR 1020120124066A KR 20120124066 A KR20120124066 A KR 20120124066A KR 101403715 B1 KR101403715 B1 KR 101403715B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
buffer layer
semiconductor layer
hexagonal
Prior art date
Application number
KR1020120124066A
Other languages
English (en)
Other versions
KR20140058722A (ko
Inventor
이호준
이동건
최영재
이충현
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to KR1020120124066A priority Critical patent/KR101403715B1/ko
Publication of KR20140058722A publication Critical patent/KR20140058722A/ko
Application granted granted Critical
Publication of KR101403715B1 publication Critical patent/KR101403715B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 소자는 기판 상에 배치되는 다수의 패턴을 포함하는 마스크층과, 마스크층 상에 배치되고 적어도 Al을 포함하는 다수의 육각 기둥을 포함하는 버퍼층과, 육각 기둥을 이용하여 형성된 발광 구조물을 포함한다.

Description

발광 소자 및 그 제조 방법{Light emitting device and method thereof}
실시예는 발광 소자에 관한 것이다.
실시예는 발광 소자의 제조 방법에 관한 것이다.
발광 소자는 예컨대 반도체 물질로 형성되어 전기 에너지를 빛으로 변환하여 주는 반도체 발광 소자 또는 반도체 발광 다이오드이다.
반도체 발광 소자는 형광등, 백열등 등 기존의 광원에 비해 저소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 반도체 발광 소자로 대체하기 위한 많은 연구가 진행되고 있다.
반도체 발광 소자는 실내외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가되고 있는 추세이다.
실시예는 결정성을 향상시킬 수 있는 발광 소자를 제공한다.
실시예는 전기적 특성과 광학적 특성을 향상시킬 수 있는 발광 소자를 제공한다.
실시예는 제조 공정을 단순화할 수 있는 발광 소자의 제조 방법을 제공한다.
실시예에 따르면, 발광 소자의 제조 방법은, 기판 상에 다수의 패턴을 포함하는 마스크층을 형성하는 단계; 상기 마스크층 상에 적어도 Al을 포함하는 다수의 육각 기둥을 포함하는 제1 버퍼층을 형성하는 단계; 및 상기 육각 기둥을 이용하여 발광 구조물을 형성하는 단계를 포함한다.
실시예에 따르면, 발광 소자는, 기판 상에 배치되는 다수의 패턴을 포함하는 마스크층; 상기 마스크층 상에 배치되고 적어도 Al을 포함하는 다수의 육각 기둥을 포함하는 버퍼층; 및 상기 육각 기둥을 이용하여 형성된 발광 구조물을 포함한다.
실시예는 마스크 패턴 위에 Al을 포함하는 화합물 반도체 재질로 정육각 기둥(columnar)을 형성하여 줌으로써, 이후의 형성되는 반도체층에 전위(dislocation)나 피트(pits)와 같은 결함(defect)이 발생되지 않게 되어 결정성의 향상으로 광학적 및 전기적 특성이 향상될 수 있다.
실시예는 마스크 패턴 위에 Al을 포함하는 화합물 반도체 재질로 정육각 기둥을 형성하여 줌으로써, 3D 성장과 2D 성장과 같은 추가적인 공정이 필요하지 않게 되어 제조 공정을 단순화할 수 있다.
도 1 내지 도 5는 실시예에 따른 발광 소자의 제조 방법을 설명하여 주는 공정도이다.
도 6a 내지 도 6c는 Al 함량에 따라 버퍼층의 형상이 변화는 모습을 도시한 사진이다.
도 7a 내지 도 7d는 Al 함량에 따라 버퍼층의 형상이 변화는 모습을 도시한 도면이다.
도 8a 내지 도 8c는 Al 함량에 따라 버퍼층의 형상이 변화는 모습을 도시한 결정계이다.
발명에 따른 실시 예의 설명에 있어서, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1 내지 도 5는 실시예에 따른 발광 소자의 제조 방법을 설명하여 주는 공정도이다.
도 1을 참조하면, 기판(1)이 마련되고, 상기 기판(1)의 전 영역 상에 제1 버퍼층(3)이 형성될 수 있다.
상기 기판(1)은 후공정에 의해 형성될 발광 구조물을 용이하게 성장시켜 주는 역할을 하지만, 이에 대해서는 한정하지 않는다.
상기 기판(1)은 상기 발광 구조물을 안정적으로 성장시키기 위해서 상기 발광 구조물과의 격자 상수가 가급적 작은 차이를 갖는 물질로 형성될 수 있다.
상기 기판(1)은 발광 구조물을 성장시키는 한편 상기 발광 구조물을 지지하는 역할을 하며, 반도체 물질의 성장에 적합한 물질, 즉 캐리어 웨이퍼로 형성될 수 있다. 상기 기판(1)은 상기 발광 구조물과 격자 상수가 유사하고 열적 안정성을 갖는 재질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다.
상기 기판(1)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge로 이루어지는 그룹으로부터 선택된 적어도 하나로 형성될 수 있다.
그리고, 상기 제 1 버퍼층(3)은 상기 기판(1)과 상기 발광 구조물 사이의 격자 상수를 보완하여 주는 역할을 하며, 상기 기판(1)의 격자 상수와 상기 발광 구조물의 격자 상수의 사이의 격자 상수 값을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 버퍼층(3)은 II-VI족 또는 III-V족 화합물 반도체 재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 상기 제1 버퍼층(3)은, GaN, AlN 및 AlGaN로 이루어지는 그룹으로부터 선택된 적어도 하나의 단일층 또는 다층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
도 2를 참조하면, 상기 제1 버퍼층(3) 상에 Si2H6 가스나 SiH4 가스를 분사하여 마스크층(5)이 형성될 수 있다. 상기 마스크층(5)은 Si을 포함하는 다수의 마스크 패턴(5a)으로 형성될 수 있다.
상기 마스크 패턴(5a) 사이는 서로 이격될 수 있다. 상기 마스크 패턴(5a) 사이의 간격(d)은 일정할 수도 있고 랜덤할 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 마스크 패턴(5a) 사이의 간격(d)은 50nm 내지 1000nm일 수 있지만, 이에 대해서는 한정하지 않는다. 50nm 이하인 경우 후공정의 제2 버퍼층의 육각 기둥이 형성되기 어렵고, 1000nm 이상인 경우 반도체 재질의 머지(merge) 기능이 없어지게 되어 후공정의 언포트프 반도체층이 형성되기 어렵게 되고 또한 피트(pits)와 같은 결함이 발생될 수 있다.
상기 마스크 패턴(5a)의 형상은 랜덤할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 마스크 패턴(5a)이 상기 기판(1) 상에 용이하게 형성될 수 있는 경우, 제1 버퍼층(3)은 형성되지 않을 수도 있지만, 이에 대해서는 한정하지 않는다.
도 3을 참조하면, 상기 제1 버퍼층(3) 상에 제2 버퍼층(7)이 형성될 수 있다. 상기 제2 버퍼층(7)은 적어도 Al을 포함하는 다수의 육각 기둥을 포함할 수 있다. 상기 육각 기둥은 상기 마스크층(5)의 마스크 패턴(5a) 사이에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 버퍼층(7)은 II-VI족 또는 III-V족 화합물 반도체 재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 상기 제2 버퍼층(7)은 AlxGa(1-x)N (0<x<1)일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 육각 기둥의 형상은 도 6 내지 도 8에 도시한 바와 같이, Al의 함량에 따라 달라질 수 있다.
도 6a는 Al 함량이 0%인 경우, 즉 제2 버퍼층(7)이 GaN을 포함한 경우이고, 도 6b는 Al 함량이 20%인 경우, 즉 제2 버퍼층(7)이 Al0 .2Ga0 .8N를 포함한 경우이며, 도 6c는 Al 함량이 80%인 경우, 즉 제2 버퍼층(7)이 Al0 .8Ga0 .2N인 경우이다.
도 6a에 도시한 바와 같이, Al 함량이 0%인경우 제2 버퍼층(7)이 육각형의 형상이 아닌 다각형 형상으로 형성될 뿐만 아니라 육각 형상이 아닌 랜덤한 형상으로 형성될 수 있다.
도 6c에 도시한 바와 같이, Al 함량이 80%인 경우, 기둥도 거의 형성되지 않을 뿐만 아니라 육각 형상으로 형성되지 않게 될 수 있다.
이에 반해, 도 6b에 도시한 바와 같이, Al 함량이 20%인 경우, 육각 기둥이 규칙적인 방향성을 가지고 형성될 수 있다.
따라서, 실시예의 제2 버퍼층(7)은 10% 내지 80%의 Al 함량을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 상기 제2 버퍼층(7)은 바람직하게 20% 내지 50%의 Al 함량을 포함할 수 있다.
상기 제2 버퍼층(7)의 육각 기둥의 배면의 직경(D1)은 50nm 내지 3000nm일 수 있지만, 이에 대해서는 한정하지 않는다. 상기 제2 버퍼층(7)의 육각 기둥의 배면의 직경(D1)은 바람직하게 800nm 내지 1500nm일 수 있다. 상기 육각 기둥의 배면의 직경(D1)은 상기 마스크 층의 마스크 패턴(5a) 사이의 간격(d)이나 마스크 패턴(5a)의 형상에 따라 달라질 수 있다.
Al 함량에 따라 육각 기둥의 상면, 즉 c-면([0001])의 사이즈가 달라질 수 있다.
도 7a는 Al 함량이 20%미만인 경우를 나타내고, 도 7b 및 도 8a는 Al 함량이 20% 내지 50%인 경우를 나타내고, 도 7c 및 도 8b는 Al 함량이 50% 내지 80%인 경우를 나타내며, 도 7d 및 도 8c는 Al 함량이 80%이상인 경우를 나타낼 수 있다.
도 7a에 도시한 바와 같이, Al 함량이 20% 이하인 경우, 육각 기둥의 상면이 육각형이 아닌 다각형 형상이 되어 육각 기둥이 형성되지 않게 된다.
도 7b에 도시한 바와 같이, Al 함량이 20% 내지 50%인 경우, 육각 기둥이 형성되고, 육각 기둥의 측면은 경사면을 가지며, 육각 기둥의 상면의 직경(D2)은 1000nm 이상이 될 수 있다.
도 7c에 도시한 바와 같이, Al 함량이 50% 내지 80%인 경우, 육각 기둥의 측면은 더욱 더 경사지게 되며, 육각 기둥의 상면은 500nm 이상이 될 수 있다.
도 7d에 도시한 바와 같이, Al 함량이 80%이상인 경우, 상면이 존재하지 않고 꼭지점을 갖는 육각뿔 형상이 형성될 수 있다.
도 7d과 같이, 육각뿔 형상의 제2 버퍼층(7)에서는 그 위에 후공정에 의해 형성되는 언도프트 반도체층이 2D 성장이 용이하지 않기 때문에 비아 홀(via-hole)이나 피트(pits)와 같은 결함이 발생될 수 있다.
다시 말해, 상기 육각 기둥의 상면의 직경(D2)이 클수록 언도프트 반도체층의 2D 성장이 용이해져 언도프트 반도체층과 후공정의 발광 구조물의 결정성이 향상될 수 있다.
실시예의 제2 버퍼층(7)의 육각 기둥의 상면의 직경(D2)은 500nm 내지 1000nm 일 수 있지만, 이에 대해서는 한정하지 않는다.
도 4를 참조하면, 상기 제2 버퍼층(7) 상에 언도프트 반도체층(9)이 형성될 수 있다. 즉, 상기 제2 버퍼층(7)의 육각 기둥을 이용하여 상기 언도프트 반도체층(9)이 형성될 수 있다. 상기 육각 기둥에 의해 상기 언도프트 반도체층(9)이 2D 성장이 용이해질 뿐만 아니라 전위(dislocation)나 피트(pits)와 같은 결함이 없는 막질을 얻을 수 있다.
상기 언도프트 반도체층(9)은 상기 육각 기둥 사이의 상기 마스크 패턴(5a)의 상면 그리고 상기 육각 기둥의 상면 상에 형성될 수 있다.
상기 언도프트 반도체층(9)은 어떠한 도펀트도 포함되지 않을 수 있다.
상기 언도프트 반도체층(9)은 II-VI족 또는 III-V족 화합물 반도체 재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 버퍼층(7)이 Al을 포함하는 육각 기둥으로 형성되고, 이러한 육각 기둥에 의해 상기 언도프트 반도체층(9)의 2D 성장이 용이하게 이루어짐에 따라, 상기 언도프트 반도체층(9)은 전위(dislocation)나 피트(pits)와 같은 결함이 발생되지 않게 된다.
실시예는 Al을 포함하는 육각 기둥을 포함하는 제2 버퍼층(7)이 형성됨에 따라 언도프프 반도체층을 형성하기 위한 전처리 공정으로서 3D 성장이나 2D 성장이 필요하지 않게 되므로 공정수를 줄여 주어 공정이 단순해질 수 있고 공정 시간도 단축될 수 있다.
도면에는 상기 언도프트 반도체층(9)이 상기 제2 버퍼층(7)의 육각 기둥을 완전히 덮도록 형성되고 있지만, 이에 대해서는 한정하지 않는다. 즉, 상기 언도프트 반도체층(9)은 상기 육각 기둥 사이에 형성되고 상기 언도프트 반도체층(9)의 상면이 상기 육각 기둥의 상면보다 낮게 형성되어 상기 육각 기둥의 상면이 상기 언도프트 반도체층(9)의 상면으로부터 상부 방향으로 돌출될 수 있다.
도 5를 참조하면, 상기 언도프트 반도체층(9) 상에 제1 도전형 반도체층(11), 활성층(13) 및 제2 도전형 반도체층(15)이 순차적으로 형성될 수 있다.
상기 언도프트 반도체층(9) 대신에 상기 제1 도전형 반도체층(11)이 직접 상기 제2 버퍼층(7) 상에 형성될 수도 있지만, 이에 대해서는 한정하지 않는다. 즉, 상기 제1 도전형 반도체층(11)이 상기 제2 버퍼층(7)의 육각 기둥 사이의 마스크 패턴(5a)의 상면 및 상기 육각 기둥의 상면 상에 형성될 수 있다.
상기 제1 도전형 반도체층(11), 상기 활성층(13) 및 상기 제2 도전형 반도체층(15)에 의해 발광 구조물(17)이 형성될 수 있다.
상기 발광 구조물(17)은 특정 파장의 광을 생성할 수 있다. 즉, 상기 제1 도전형 반도체층(11)에서 생성된 제1 캐리어, 즉 정공(holes)과 상기 제2 도전형 반도체층(15)에서 생성된 제2 캐리어, 즉 전자(electrons)가 상기 활성층(13)으로 공급될 수 있다. 따라서, 상기 활성층(13)에서 전자와 정공의 재결합되어 상기 활성층(13)의 화합물 반도체 재질의 에너지 밴드갭에 상응하는 파장의 광이 생성될 수 있다.
상기 제1 도전형 반도체층(11)은 예를 들어, n형 도펀트를 포함하는 n형 반도체층일 수 있다. 상기 제1 도전형 반도체층(11)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재질, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
상기 활성층(13)은 단일 양자 우물 구조(SQW), 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(13)은 II-VI족 또는 III-V족 화합물 반도체 재질이 우물층과 장벽층의 주기로 반복 형성될 수 있다. 예를 들면 InGaN/GaN의 주기, InGaN/AlGaN의 주기, InGaN/InGaN의 주기 등으로 형성될 수 있다. 상기 장벽층의 밴드갭은 상기 우물층의 밴드갭보다 크게 형성될 수 있다.
상기 제2 도전형 반도체층(15)은 예를 들어, p형 도펀트를 포함하는 p형 반도체층일 수 있다. 상기 제2 도전형 반도체층(15)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재질, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
상기 제1 도전형 반도체층(11)의 아래, 즉 상기 언도프트 반도체층(9)과 상기 제1 도전형 반도체층(11) 사이 및/또는 상기 제2 도전형 반도체층(15) 위에 또 다른 반도체층이 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 또 다른 반도체층은 도펀트를 포함하거나 포함하지 않을 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 버퍼층(3, 7), 상기 언도프트 반도체층(9), 제1 및 도전형 반도체층, 활성층(13) 및 제2 도전형 반도체층(15)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
1: 기판
3, 7: 버퍼층
5: 마스크층
5a: 마스크 패턴
9: 언도프트 반도체층
11: 제1 도전형 반도체층
13: 활성층
15: 제2 도전형 반도체층
17: 발광 구조물
d: 마스크 패턴 사이의 간격
D1, D2: 육각 기둥의 직경

Claims (15)

  1. 기판 상에 다수의 패턴을 포함하는 마스크층을 형성하는 단계;
    상기 마스크층 상에 적어도 Al을 포함하는 다수의 육각 기둥을 포함하는 제1 버퍼층을 형성하는 단계; 및
    상기 육각 기둥을 이용하여 발광 구조물을 형성하는 단계를 포함하는 발광 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 마스크층은 Si을 포함하는 발광 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 Al 함량은 10% 내지 80%인 발광 소자의 제조 방법.
  4. 제1항에 있어서,
    상기 제1 버퍼층은 AlxGa(1-x)N (0<x<1)인 발광 소자의 제조 방법.
  5. 제1항에 있어서,
    상기 마스크층을 형성하기 전에,
    상기 기판 상에 제2 버퍼층을 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.
  6. 제1항에 있어서,
    상기 발광 구조물을 형성하기 전에,
    상기 제1 버퍼층 상에 언도프트 반도체층을 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.
  7. 기판 상에 배치되는 다수의 패턴을 포함하는 마스크층;
    상기 마스크층 상에 배치되고 적어도 Al을 포함하는 다수의 육각 기둥을 포함하는 버퍼층; 및
    상기 육각 기둥을 이용하여 형성된 발광 구조물을 포함하는 발광 소자.
  8. 제7항에 있어서,
    상기 버퍼층과 상기 발광 구조물 사이에 배치되는 언도프트 반도체층을 더 포함하는 발광 소자.
  9. 제8항에 있어서,
    상기 언도프트 반도체층은 상기 육각 기둥 사이의 상기 패턴의 상면 그리고 상기 육각 기둥의 상면 상에 형성되는 발광 소자.
  10. 제7항에 있어서,
    상기 패턴 사이의 간격은 50nm 내지 1000nm인 발광 소자.
  11. 제7항에 있어서,
    상기 육각 기둥의 직경은 50nm 내지 3000nm인 발광 소자.
  12. 제7항에 있어서,
    상기 육각 기둥의 상면의 직경은 500nm 내지 1000nm인 발광 소자.
  13. 제7항에 있어서,
    상기 마스크층은 Si을 포함하는 발광 소자.
  14. 제7항에 있어서,
    상기 Al 함량은 10% 내지 80%인 발광 소자.
  15. 제7항에 있어서,
    상기 버퍼층은 AlxGa(1-x)N (0<x<1)인 발광 소자.
KR1020120124066A 2012-11-05 2012-11-05 발광 소자 및 그 제조 방법 KR101403715B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120124066A KR101403715B1 (ko) 2012-11-05 2012-11-05 발광 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120124066A KR101403715B1 (ko) 2012-11-05 2012-11-05 발광 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140058722A KR20140058722A (ko) 2014-05-15
KR101403715B1 true KR101403715B1 (ko) 2014-06-11

Family

ID=50888813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120124066A KR101403715B1 (ko) 2012-11-05 2012-11-05 발광 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101403715B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267692A (ja) 2000-03-16 2001-09-28 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
US7755094B2 (en) 2007-06-22 2010-07-13 Lg Innotek Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
JP2011077499A (ja) 2009-09-01 2011-04-14 Sharp Corp 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
KR20120100296A (ko) * 2011-03-03 2012-09-12 삼성전자주식회사 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267692A (ja) 2000-03-16 2001-09-28 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
US7755094B2 (en) 2007-06-22 2010-07-13 Lg Innotek Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
JP2011077499A (ja) 2009-09-01 2011-04-14 Sharp Corp 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
KR20120100296A (ko) * 2011-03-03 2012-09-12 삼성전자주식회사 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법

Also Published As

Publication number Publication date
KR20140058722A (ko) 2014-05-15

Similar Documents

Publication Publication Date Title
US8134170B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
KR101241477B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
US10128410B2 (en) Multi-color light emitting devices with compositionally graded cladding group III-nitride layers grown on substrates
CN102403417A (zh) Ⅲ族氮化物纳米棒发光装置及其制造方法
US9553236B2 (en) Light emitting device
CN102738328B (zh) 一种发光二极管的外延片及其制造方法
WO2015186478A1 (ja) 窒化物半導体発光素子
TWI493747B (zh) 發光二極體及其形成方法
US7755094B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR101285164B1 (ko) 반도체 발광소자 및 이의 제조방법
KR20160056525A (ko) 발광 소자 및 그 제조 방법
US9012934B2 (en) Method of forming semiconductor layer and semiconductor light emitting device
KR101403715B1 (ko) 발광 소자 및 그 제조 방법
CN103985799A (zh) 发光二极管及其制作方法
US20110186856A1 (en) Light emitting element and method for manufacturing the same
RU83655U1 (ru) Светодиодная гетероструктура с множественными ingan/gan квантовыми ямами
US8263988B2 (en) Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing
KR20160003378A (ko) 발광구조물 및 이를 포함하는 발광소자
US20140327036A1 (en) Light emitting diode chip and manufacturing method thereof
JP2021508951A (ja) 三次元発光ダイオードを備えた光電子デバイス
KR20130094451A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20090002190A (ko) 질화물 반도체 발광소자 및 그 제조 방법
KR102351100B1 (ko) 발광 다이오드 구조 및 그 제조 방법
KR101875231B1 (ko) 질화물계 발광소자 및 그 제조방법
US9508895B2 (en) Group III nitride semiconductor light-emitting device and production method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 6