KR101285164B1 - 반도체 발광소자 및 이의 제조방법 - Google Patents

반도체 발광소자 및 이의 제조방법 Download PDF

Info

Publication number
KR101285164B1
KR101285164B1 KR1020110105342A KR20110105342A KR101285164B1 KR 101285164 B1 KR101285164 B1 KR 101285164B1 KR 1020110105342 A KR1020110105342 A KR 1020110105342A KR 20110105342 A KR20110105342 A KR 20110105342A KR 101285164 B1 KR101285164 B1 KR 101285164B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
light emitting
emitting device
regrowth
dielectric pattern
Prior art date
Application number
KR1020110105342A
Other languages
English (en)
Other versions
KR20130040518A (ko
Inventor
강삼묵
정훈재
성한규
차남구
유건욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110105342A priority Critical patent/KR101285164B1/ko
Publication of KR20130040518A publication Critical patent/KR20130040518A/ko
Application granted granted Critical
Publication of KR101285164B1 publication Critical patent/KR101285164B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 실시예에 따른 반도체 발광소자는, 제1 도전형 반도체층 상에 형성된 유전체 패턴이 제거된 영역에서 재성장 반도체층의 일부가 재성장됨으로써 절연체 마스크 계면과 반도체층 사이의 계면에서 전류가 누설되는 것을 차단할 수 있다. 또한, 재성장 반도체층의 피라미드 사면과 바닥면 상에 형성되는 활성층의 두께 및 인듐(In)의 조성비를 달리하여 다양한 파장대의 빛을 발생시킬 수 있으며, 발광소자 전체의 발광 파장을 조절할 수 있다.

Description

반도체 발광소자 및 이의 제조방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME}
반도체 발광소자 및 이의 제조방법이 개시된다. 더욱 상세하게는, 누설 전류를 차단하고 발광 파장을 조절할 수 있는 반도체 발광소자 및 이의 제조방법이 개시된다.
반도체 발광소자는 전류가 가해지면 p, n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 반도체 발광소자는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다.
또한, 발광소자는 저전압으로 고효율의 광을 발생시키므로 에너지 절감 효과가 뛰어나며, 최근 휘도 문제가 개선되면서 전구 및 형광등과 같은 조명을 대체할 새로운 조명원으로써 반도체 발광소자에 대한 연구가 활발히 진행되고 있다. 특히, 최근에는 청색 계열의 단파장 영역의 빛을 발광할 수 있는 질화물 반도체가 각광을 받고 있다.
일반적으로 질화물 반도체는 풀컬러 디스플레이(full color display), 이미지 스캐너(image scanner), 각종 신호시스템 및 광통신 기기에 광원으로 제공되는 녹색 또는 청색 발광소자, 또는 레이저 소자에 널리 사용되고 있다. 또한, 이러한 질화물 반도체 발광소자가 개발된 후에, 많은 기술적 발전이 이루어져 그 활용 범위가 확대되었으며 일반조명 및 전장용 광원으로 많은 연구가 진행되고 있다. 특히, 종래에는 질화물 반도체 발광소자는 주로 저전류/저출력의 모바일 제품에 적용되는 부품으로 사용되었으나, 최근에는 점차 그 활용 범위가 고전류/고출력 분야로 확대되고 있다.
최근에는 고효율의 GaN 기반의 발광소자 에피층을 성장하기 위한 다양한 방법이 개발되고 있다. 통상적으로 GaN 기반의 발광소자 에피층을 성장하기 위해, 사파이어, SiC, AlN, Si 등의 물질로 이루어진 이종 기판을 사용하여 질화물 반도체층을 성장하게 된다. 이러한 이종 기판을 사용할 경우, 이종 기판과 질화물 반도체간의 큰 격자상수로 인한 압전(piezo electric) 편광 현상으로 양자우물 내의 전기장을 변화시킬 뿐만 아니라, 전위를 발생시키는 원인이 되어 내부 양자 효율을 떨어뜨리는 요인으로 작용한다.
이러한 현상을 최소화하기 위해 GaN 기반의 에피층을 비극성 또는 반극성 성장을 통해 제조하여 압전 현상을 억제하는 연구가 진행되고 있다. 또한, 절연체 마스크를 이용한 선택영역성장(selective area growth, SAG) 방법으로 전위의 전파를 막고, 성장면을 조절하는 연구가 진행되고 있다. 이렇게 성장된 에피층은 전위 밀도가 적은 비극성 저결함면을 가지며 개선된 내부 양자 효율을 갖는다. 일반적으로, 선택영영성장 방법을 이용하여 c-면 사파이어 기판에 성장하게 되면, 비극성 및 반극성 면을 갖는 3차원 구조의 피라미드 및 육각 기둥 형상으로 성장할 수 있다.
활성층을 이러한 형상 위에 형성하게 되면, 발광면적을 기존 박막 형태보다 증가시킬 수 있으며, 표면의 난반사 효과를 이용하여 발광 효율을 향상시킬 수 있다. 또한, 피라미드 사면에 활성층을 성장하면 활성층의 두께 및 In, Al, Ga의 조성비가 달라져 반값폭이 넓은 발광 파장을 얻을 수 있지만, 파장 위치 조절 및 반값폭을 조절하기 힘들어 백색광을 얻기 어렵다. 또한, 선택영역성장 방법으로 성장시 절연체 마스크를 사용하게 되면, 발광소자를 제작하는 경우 에피층과 절연체 마스크 계면 사이가 누설 전류의 원인으로 작용하게 되어, 발광소자의 특성 저하를 가져올 수 있다. 따라서, 이러한 문제점들을 극복하면서 가시광 영역의 모든 파장대를 구현할 수 있는 발광소자의 개발이 요구된다.
한국공개특허 제10-2006-0118349호 일본등록특허 제3948236호 미국등록특허 US 7,952,109
누설 전류를 차단하고 발광 파장을 조절할 수 있는 반도체 발광소자 및 이의 제조방법이 제공된다.
본 발명의 일 실시예에 따른 반도체 발광소자는, 기판, 상기 기판상에 형성되는 제1 도전형 반도체층, 상기 제1 도전형 반도체층으로부터 돌출되어 형성되고, 상기 제1 도전형 반도체층의 일부를 노출시키도록 상기 제1 도전형 반도체층 상에 형성된 유전체 패턴이 제거된 영역에서 일부가 재성장되어 형성되는 재성장 반도체층, 상기 재성장 반도체층 상에 형성되며, 각각 상이한 파장의 광을 발생시키는 제1 결정면 및 제2 결정면을 갖는 활성층, 및 상기 활성층 상에 형성되는 제2 도전형 반도체층을 포함한다.
본 발명의 일 측에 따른 반도체 발광소자에서, 상기 제1 도전형 반도체층 및 상기 재성장 반도체층은 동일한 물질로 형성될 수 있다.
본 발명의 일 측에 따른 반도체 발광소자에서, 상기 제1 도전형 반도체층 및 상기 재성장 반도체층은 n형 도펀트(dopant)로 도핑된 n형 반도체층이며, 상기 n형 도펀트의 도핑 농도는 1×1017/㎤ ~ 1×1021/㎤일 수 있다.
본 발명의 일 측에 따른 반도체 발광소자에서, 상기 제1 도전형 반도체층 및 상기 재성장 반도체층은 하기의 조성식 1을 갖는 물질로 이루어질 수 있다:
[조성식 1]
AlxInyGa(1-x-y)N (여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)
본 발명의 일 측에 따른 반도체 발광소자에서, 상기 제1 결정면의 두께는 상기 제2 결정면의 두께보다 더 클 수 있다.
본 발명의 일 측에 따른 반도체 발광소자에서, 상기 활성층은 InGaN을 포함하며, 상기 활성층의 제1 결정면 및 제2 결정면은 In의 조성이 서로 다를 수 있다.
본 발명의 일 측에 따른 반도체 발광소자에서, 상기 제2 도전형 반도체층은 p형 도펀트(dopant)로 도핑된 p형 반도체층이며, 상기 p형 도펀트의 도핑 농도는 1×1017/㎤ ~ 1×1021/㎤일 수 있다.
본 발명의 다른 실시예에 따른 반도체 발광소자 제조방법은, 기판상에 제1 도전형 반도체층을 형성하는 단계, 상기 제1 도전형 반도체층의 일부를 노출시키도록 상기 제1 도전형 반도체층 상에 유전체 패턴을 형성하는 단계, 상기 노출된 제1 도전형 반도체층으로부터 돌출된 재성장 반도체층을 형성하는 단계,
상기 유전체 패턴을 제거한 후 상기 유전체 패턴이 제거된 영역에서 상기 재성장 반도체층의 일부를 재성장시키는 단계, 상기 재성장 반도체층 상에, 각각 상이한 파장의 광을 발생시키는 제1 결정면 및 제2 결정면을 갖는 활성층을 형성하는 단계, 및 상기 활성층 상에 제2 도전형 반도체층을 형성하는 단계를 포함한다.
본 발명의 일 측에 따른 반도체 발광소자의 제조방법에서, 상기 유전체 패턴은 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다.
본 발명의 일 측에 따른 반도체 발광소자의 제조방법에서, 상기 유전체 패턴의 직경은 50 nm ~ 2 ㎛일 수 있다.
본 발명의 일 측에 따른 반도체 발광소자의 제조방법에서, 상기 유전체 패턴간의 거리는 50 nm ~ 10 ㎛일 수 있다.
본 발명의 일 측에 따른 반도체 발광소자의 제조방법에서, 상기 유전체 패턴은 식각 용액을 이용하여 제거되며, 상기 식각 용액은 플루오르화 수소(HF) 용액, 버퍼산화식각 용액(Buffered Oxide Etchant, BOE) 및 인산(H3PO4) 용액으로 이루어진 그룹으로부터 선택될 수 있다.
본 발명의 일 측에 따른 반도체 발광소자의 제조방법에서, 상기 제1 결정면의 두께가 상기 제2 결정면의 두께보다 더 크게 형성될 수 있다.
본 발명의 일 측에 따른 반도체 발광소자의 제조방법에서, 상기 활성층은 InGaN을 포함하며, 상기 활성층의 제1 결정면 및 제2 결정면은 In의 조성이 서로 다르게 형성될 수 있다.
본 발명의 일 실시예에 따른 반도체 발광소자는, 제1 도전형 반도체층 상에 형성된 유전체 패턴이 제거된 영역에서 재성장을 통해 재성장 반도체층이 형성됨으로써 절연체 마스크 계면과 반도체층 사이의 계면에서 전류가 누설되는 것을 차단할 수 있다.
또한, 재성장 반도체층의 피라미드 사면과 바닥면 상에 형성되는 활성층의 두께 및 인듐(In)의 조성비를 달리하여 다양한 파장대의 빛을 발생시킬 수 있으며, 발광소자 전체의 발광 파장을 조절할 수 있다.
도 1 내지 도 7은 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법을 나타내는 도면이다.
도 8은 본 발명의 다른 실시예에 따라 제조되는 반도체 발광소자를 나타내는 도면이다.
실시예의 설명에 있어서, 각 기판, 층 또는 패턴 등이 각 기판, 층 또는 패턴 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
이하에서는 하기의 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 7 및 도 8은 본 발명의 일 측에 따라 제조된 반도체 발광소자를 나타내는 도면이다.
도 7 및 도 8을 참조하면, 본 발명의 일 측에 따른 반도체 발광소자는 기판(100), 버퍼층(200), 제1 도전형 반도체층(300), 유전체 패턴(400), 재성장 반도체층(500), 활성층(600), 제2 도전형 반도체층(700), 투명전극(800), 제1 전극(910) 및 제2 전극(920)을 포함한다.
기판(100)은 유리 기판 또는 사파이어(sapphire) 기판과 같은 절연성 기판일 수 있다. 또한, 기판(100)은 Si, SiC, ZnO와 같은 도전성 기판일 수 있다. 또한, 기판(100)은 질화물 성장용 기판일 수 있으며, 예를 들어 AlN 또는 GaN계 기판일 수 있다.
기판(100)상에 버퍼층(200)이 형성될 수 있다. 버퍼층(200)은 기판(100)과 제1 도전형 반도체층(300) 사이의 격자 부정합을 해소하기 위해 형성될 수 있다. 버퍼층(200)은 도핑없이 저온에서 형성될 수 있으며, 버퍼층(200)은 기판(100)이 도전성 기판인 경우에는 생략될 수 있다. 버퍼층(200)은 InAlGaN 계열이나 SiC 계열의 재료로 형성될 수 있다.
제1 도전형 반도체층(300)은 버퍼층(200) 상에 형성된다. 제1 도전형 반도체층(300)은 III-V족 화합물로 이루어질 수 있다. 제1 도전형 반도체층(300)은 하기의 조성식 1을 갖는 물질로 이루어질 수 있다.
[조성식 1]
AlxInyGa(1-x-y)N (여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임).
즉, 제1 도전형 반도체층(300)은 GaN, AlGaN, InGaN을 포함하는 AlInGaN 계열의 화합물 반도체층일 수 있다.
제1 도전형 반도체층(300)은 n형 도펀트(dopant)로 도핑된 n형 반도체층일 수 있으며, 상기 n형 도펀트의 도핑 농도는 1×1017/㎤ ~ 1×1021/㎤일 수 있다. n형 도펀트는 V족 원소이며, n형 도펀트의 예로는 Si, Ge, Se, Te 또는 C 등이 있다. 제1 도전형 반도체층(300)을 통해 전자가 활성층(600)으로 이동된다.
제1 도전형 반도체층(300) 상에 유전체 층이 형성된다. 유전체 층을 패터닝하여 제1 도전형 반도체층(300)의 일부를 노출시키는 유전체 패턴(400)이 형성된다. 유전체 패턴(400)은 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있으며, SiNx, SiOx, SiON, Al2O3 등이 사용될 수 있으나 이에 제한되지 않는다. 유전체 패턴(400)에 의해 재성장 반도체층(500)의 돌출구조가 정의될 수 있다. 유전체 패턴(400)에 따라 재성장 반도체층(500)의 단면이 달라질 수 있다. 즉, 재성장 반도체층(500)의 단면은 원형 또는 다각형일 수 있으며, 일 예로 육각형일 수 있다.
유전체 패턴(400)으로 인해 노출된 제1 도전형 반도체층(300)으로부터 연장된 돌출 구조의 재성장 반도체층(500)이 형성될 수 있다. 재성장 반도체층(500)의 돌출 구조는 피라미드 형태일 수 있다.
재성장 반도체층(500)은 제1 도전형 반도체층(300)과 동일한 물질로 형성될 수 있다. 즉, 재성장 반도체층(500)은 상기의 조성식 1을 가질 수 있으며, 재성장 반도체층(500)은 n형 도펀트(dopant)로 도핑된 n형 반도체층일 수 있다. 이때, 재성장 반도체층(500)에 도핑되는 n형 도펀트의 도핑 농도는 1×1017/㎤ ~ 1×1021/㎤일 수 있다.
재성장 반도체층(500)의 피라미드 구조는 유전체 패턴(400) 사이의 간격에 따라 달라질 수 있으며, 재성장 반도체층(500)의 피라미드 구조의 직경이 마이크로(㎛) 단위인 경우 재성장 반도체층(500)은 마이크로 구조물이며, 재성장 반도체층(500)의 피라미드 구조의 직경이 나노(nm) 단위인 경우 재성장 반도체층(500)은 나노 구조물이라고 할 수 있다. 유전체 패턴(400)의 직경은 50 nm ~ 2 ㎛일 수 있으며, 인접하는 유전체 패턴(400)간의 거리는 50 nm ~ 10 ㎛일 수 있다.
식각 용액을 사용하여 제거된 유전체 패턴(400)의 영역에서, 재성장 반도체층(500)의 일부가 재성장될 수 있다. 이로 인해, 제1 도전형 반도체층(300) 및 재성장 반도체층(500)과 유전체 패턴(400)의 계면에서 전류가 누설되는 것을 차단할 수 있다. 즉, 유전체 패턴(400)을 제거한 후, 재성장 반도체층(500)의 일부를 재성장시켜 유전체 패턴(400)이 제거된 영역을 메움(filling)으로써 전류가 누설되는 것을 방지할 수 있다.
재성장 반도체층(500) 상에 활성층(600)이 형성될 수 있다. 활성층(600)은 다중 양자 우물구조(Multi Quantum Well, MQW)일 수 있으며, 활성층(600)은 InGaN을 양자 우물로 하는 다중 양자 우물구조일 수 있다. 활성층(600)에서 전자와 정공이 결합함으로써 빛 에너지를 발생시킨다.
활성층(600)은 기판(100)에 수평인 제1 결정면(610), 및 재성장 반도체층(500)의 피라미드 사면에 대응되는 제2 결정면(620)을 가질 수 있다. 활성층(600)은 InGaN이 성장되어 형성될 수 있으며, 이때 제1 결정면(610)이 형성되는 속도가 제2 결정면(620)이 형성되는 속도보다 빠르기 때문에 제1 결정면(610)이 제2 결정면(620) 보다 두껍게 형성될 수 있다. 이로 인해, 제1 결정면(610) 및 제2 결정면(620)에서 각각 상이한 파장의 광을 발생시킬 수 있다.
즉, 활성층(600)의 형성시 성장 속도 및 성장 시간을 조절함으로써, 제1 결정면(610) 및 제2 결정면(620)의 두께가 상이하고, 제1 결정면(610) 및 제2 결정면(620)에서 인듐(In)의 조성비를 달리하여 다양한 파장대의 빛을 발생시킬 수 있으며, 발광소자 전체의 발광 파장을 조절할 수 있다.
예를 들어, 두께가 큰 제1 결정면(610)에서는 장파장의 광이 발생하고, 두께가 작은 제2 결정면(620)에서는 단파장의 광이 발생할 수 있으며, 인듐(In)의 조성이 큰 경우에는 밴드갭이 작아져 발광 파장이 길어지므로 장파장인 적색(red) 광을 방출할 수 있고, 인듐(In)의 조성이 작은 경우에는 단파장인 청색(blue) 광을 방출할 수 있다.
활성층(600)을 둘러싸도록 제2 도전형 반도체층(700)이 형성될 수 있다. 제2 도전형 반도체층(700)은 도 7에서와 같이 평평한 표면을 갖는 박막 형태로 형성될 수 있다. 또한, 제2 도전형 반도체층(700)은 도 8에서와 같이 활성층(600)의 형상을 따른 표면을 갖도록 형성될 수 있다.
제2 도전형 반도체층(700)은 III-V족 화합물일 수 있다. 제2 도전형 반도체층(700)은 p형 도펀트로 도핑될 수 있다. 여기서, p형 도펀트는 III족 원소이며, p형 도펀트의 예로는 Mg, Zn 또는 Be 등이 있다. 바람직하게, 제2 도전형 반도체층(700)은 Mg 도펀트로 도핑될 수 있으며, 제2 도전형 반도체층(700)도 상기의 조성식 1을 가질 수 있다. 제2 도전형 반도체층(700)을 통해 정공이 활성층(600)으로 이동된다.
제2 도전형 반도체층(700) 상에 투명 전극(800)이 형성될 수 있다. 투명 전극(800)은 ITO로 이루어질 수 있다. 투명 전극(800) 상에 P형 전극(910)이 형성되고, 제1 도전형 반도체층(300) 상에 N형 전극(920)이 형성된다. P형 전극(910)은 Ni/Au 등 다양한 금속 재료로 형성될 수 있으며, P형 전극(910)의 크기에 따라 반도체 발광소자의 크기기 달라질 수 있다. N형 전극(920)은 Ti/Au 등 다양한 금속 재료로 형성될 수 있다. P형 전극(910)을 통해 정공이 공급되며, N형 전극(920)을 통해 전자가 공급된다. 이렇게 공급된 정공 및 전자는 활성층에서 결합함으로써 빛 에너지를 발생시킨다.
이하에서는 본 발명의 일 측에 따른 반도체 발광소자의 제조방법을 설명하기로 한다.
도 1 내지 도 7은 본 발명의 일 측에 따른 반도체 발광소자를 제조하는 과정을 나타내는 도면이다.
본 발명의 일 측에 따른 반도체 발광소자의 제조방법은, 기판(100)상에 제1 도전형 반도체층(300)을 형성하는 단계, 제1 도전형 반도체층(300)의 일부를 노출시키도록 제1 도전형 반도체층(300) 상에 유전체 패턴(400)을 형성하는 단계, 노출된 제1 도전형 반도체층(300)으로부터 돌출된 재성장 반도체층(500)을 형성하는 단계, 유전체 패턴(400)을 제거한 후 유전체 패턴(400)이 제거된 영역에서 재성장 반도체층(500)의 일부를 재성장시키는 단계, 재성장 반도체층(500) 상에, 각각 상이한 파장의 광을 발생시키는 제1 결정면(610) 및 제2 결정면(620)을 갖는 활성층(600)을 형성하는 단계, 및 활성층(600) 상에 제2 도전형 반도체층(700)을 형성하는 단계를 포함한다.
먼저, 도 1에서와 같이 기판(100) 상에 버퍼층(200) 및 제1 도전형 반도체층(300)을 순차적으로 형성한다. 버퍼층(200) 및 제1 도전형 반도체층(300)은 금속 유기 화학기상증착법(Metal-Organic Chemical Vapor Deposition; MOCVD), 분자선 성장법(Molecular Beam Epitaxy; MBE), 화학적 기상 증착법(Chemical Vapor Deposition; CVD), 물리적 기상 증착법(Physical Vapor Deposition; PVD) 및 수소 기상 성장법(Hydride Vapor Phase Epitaxy; HVPE) 등의 방법을 이용하여 형성될 수 있으며, 이에 제한되지 않는다.
버퍼층(200)은 기판(100)과 제1 도전형 반도체층(300) 사이의 격자 부정합을 해소하기 위해 형성될 수 있다.
제1 도전형 반도체층(300)은 상기의 조성식 1을 갖는 물질로 이루어질 수 있으며, n형 도펀트로 도핑된 n형 반도체층일 수 있다. 이때, 상기 n형 도펀트의 도핑 농도는 1×1017/㎤ ~ 1×1021/㎤일 수 있으며, n형 도펀트의 예로는 Si, Ge, Se, Te 또는 C 등이 있다. 일 예로, Si를 n형 도펀트로 사용하는 경우, Si의 소스로서 SiH4 또는 Si2H4 등의 불활성 가스를 사용할 수 있다.
이후, 도 2에서와 같이 제1 도전형 반도체층(300) 상에 제1 도전형 반도체층(300)의 일부를 노출시키도록 유전체 패턴(400)을 형성한다. 유전체 패턴(400)은 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다. 유전체 패턴(400)에 따라 재성장 반도체층(500)의 돌출구조가 정의될 수 있으며, 재성장 반도체층(500)의 단면이 달라질 수 있다.
이후, 도 3에서와 같이 유전체 패턴(400)으로 인해 노출된 제1 도전형 반도체층(300)으로부터 연장된 돌출 구조의 재성장 반도체층(500)을 형성한다. 재성장 반도체층(500)의 돌출 구조는 피라미드 형태일 수 있다. 재성장 반도체층(500)의 피라미드 구조는 유전체 패턴(400) 사이의 간격에 따라 달라질 수 있다. 재성장 반도체층(500)의 단면은 원형 또는 다각형일 수 있으며, 일 예로 육각형일 수 있다. 유전체 패턴(400)의 직경은 50 nm ~ 2 ㎛일 수 있으며, 인접하는 유전체 패턴(400)간의 거리는 50 nm ~ 10 ㎛일 수 있다.
재성장 반도체층(500)은 제1 도전형 반도체층(300)과 동일한 물질로 형성될 수 있다. 즉, 재성장 반도체층(500)은 상기의 조성식 1을 가질 수 있으며, 재성장 반도체층(500)은 n형 도펀트(dopant)로 도핑된 n형 반도체층일 수 있다. 이때, 재성장 반도체층(500)에 도핑되는 n형 도펀트의 도핑 농도는 1×1017/㎤ ~ 1×1021/㎤일 수 있다.
이후, 도 4에서와 같이 식각 용액을 이용하여 유전체 패턴(400)을 제거한다. 이때 사용되는 식각 용액은, 플루오르화 수소(HF) 용액, 버퍼산화식각 용액(Buffered Oxide Etchant, BOE) 및 인산(H3PO4) 용액으로 이루어진 그룹으로부터 선택되는 물질일 수 있다.
이후, 도 5에서와 같이 식각 용액을 사용하여 제거된 유전체 패턴(400)의 영역에서, 재성장 반도체층(500)의 일부가 재성장될 수 있다. 즉, 유전체 패턴(400)을 제거한 후, 재성장 반도체층(500)의 일부를 재성장시켜 유전체 패턴(400)이 제거된 영역을 메울 수 있다. 이로 인해, 제1 도전형 반도체층(300) 및 재성장 반도체층(500)과 유전체 패턴(400)의 계면에서 전류가 누설되는 것을 차단할 수 있다.
이후, 도 6에서와 같이 재성장 반도체층(500)을 둘러싸도록 활성층(600)이 형성될 수 있다. 활성층(600)도 상기의 금속 유기 화학기상증착법(MOCVD)을 사용하여 형성될 수 있으나, 이에 제한되지 않는다. 활성층(600)은 기판(100)에 수평인 제1 결정면(610), 및 재성장 반도체층(500)의 피라미드 사면에 대응되는 제2 결정면(620)을 가질 수 있다. 이때, 제1 결정면(610)이 형성되는 속도가 제2 결정면(620)이 형성되는 속도보다 빠르기 때문에 제1 결정면(610)이 제2 결정면(620) 보다 두껍게 형성될 수 있다. 이로 인해, 제1 결정면(610) 및 제2 결정면(620)에서 각각 상이한 파장의 광을 발생시킬 수 있다.
즉, 활성층(600)의 형성시 성장 속도 및 성장 시간을 조절함으로써, 제1 결정면(610) 및 제2 결정면(620)의 두께가 상이하고, 제1 결정면(610) 및 제2 결정면(620)에서 인듐(In)의 조성비를 달리하여 다양한 파장대의 빛을 발생시킬 수 있으며, 발광소자 전체의 발광 파장을 조절할 수 있다.
이후, 도 7에서와 같이 활성층(600) 상에 제2 도전형 반도체층(700) 및 투명 전극(800)을 형성하고, P형 전극(910) 및 N형 전극(920)을 형성한다. 제2 도전형 반도체층(700)은 도 7에서와 같이 평평한 표면을 갖는 박막 형태로 형성될 수 있으며, 도 8에서와 같이 활성층(600)의 형상을 따른 표면을 갖도록 형성될 수 있다.
제2 도전형 반도체층(700)은 p형 도펀트로 도핑될 수 있으며, p형 도펀트의 예로는 Mg, Zn 또는 Be 등이 있다. 투명 전극(800)은 ITO로 이루어질 수 있다. 투명 전극(800) 상에 P형 전극(910)이 형성되고, 제1 도전형 반도체층(300) 상에 N형 전극(920)이 형성된다. P형 전극(910)은 Ni/Au 등 다양한 금속 재료로 형성될 수 있으며, N형 전극(920)은 Ti/Au 등 다양한 금속 재료로 형성될 수 있다.
결국, 본 발명의 일 실시예에 따른 반도체 발광소자는, 제1 도전형 반도체층 상에 형성된 유전체 패턴이 제거된 영역에서 재성장 반도체층의 일부가 재성장됨으로써 절연체 마스크 계면과 반도체층 사이의 계면에서 전류가 누설되는 것을 차단할 수 있다.
또한, 재성장 반도체층의 피라미드 사면과 바닥면 상에 형성되는 활성층의 두께 및 인듐(In)의 조성비를 달리하여 다양한 파장대의 빛을 발생시킬 수 있으며, 발광소자 전체의 발광 파장을 조절할 수 있다. 즉, 본 발명의 일 측에 따른 반도체 발광소자는 발광파장 및 반값폭을 조절하여 백색광을 구현할 수 있는 고효율의 육각 피라미드형 발광부를 가질 수 있으며, 이러한 발광부로 인해 발광 면적을 확대할 수 있으며, 형광체 없이 고효율의 백색광을 제공할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 기판, 200 : 버퍼층
300 : 제1 도전형 반도체층 400 : 유전체 패턴
500 : 재성장 반도체층 600 : 활성층
700 : 제2 도전형 반도체층 800 : 투명 전극
910, 920 : P형 전극, N형 전극

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 기판상에 제1 도전형 반도체층을 형성하는 단계;
    상기 제1 도전형 반도체층의 일부를 노출시키도록 상기 제1 도전형 반도체층 상에 유전체 패턴을 형성하는 단계;
    상기 노출된 제1 도전형 반도체층을 재성장시켜 돌출된 재성장 반도체층을 형성하는 단계;
    상기 유전체 패턴을 제거한 후 상기 유전체 패턴이 제거된 영역에서 상기 재성장 반도체층의 일부를 재성장시키는 단계;
    상기 재성장 반도체층 상에, 각각 상이한 파장의 광을 발생시키는 제1 결정면 및 제2 결정면을 갖는 활성층을 형성하는 단계; 및
    상기 활성층 상에 제2 도전형 반도체층을 형성하는 단계;
    를 포함하는 반도체 발광소자의 제조방법.
  9. 제8항에 있어서,
    상기 유전체 패턴은 실리콘 산화물 또는 실리콘 질화물로 이루어진 반도체 발광소자의 제조방법.
  10. 제8항에 있어서,
    상기 유전체 패턴의 직경은 50 nm ~ 2 ㎛인 반도체 발광소자의 제조방법.
  11. 제8항에 있어서,
    상기 유전체 패턴간의 거리는 50 nm ~ 10 ㎛인 반도체 발광소자의 제조방법.
  12. 제8항에 있어서,
    상기 유전체 패턴은 식각 용액을 이용하여 제거되며,
    상기 식각 용액은 플루오르화 수소(HF) 용액, 버퍼산화식각 용액(Buffered Oxide Etchant, BOE) 및 인산(H3PO4) 용액으로 이루어진 그룹으로부터 선택되는 물질인 반도체 발광소자의 제조방법.
  13. 제8항에 있어서,
    상기 제1 결정면의 두께가 상기 제2 결정면의 두께보다 더 크게 형성되는 반도체 발광소자의 제조방법.
  14. 제8항에 있어서,
    상기 활성층은 InGaN을 포함하며,
    상기 활성층의 제1 결정면 및 제2 결정면은 In의 조성이 서로 다르게 형성되는 반도체 발광소자의 제조방법.
KR1020110105342A 2011-10-14 2011-10-14 반도체 발광소자 및 이의 제조방법 KR101285164B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110105342A KR101285164B1 (ko) 2011-10-14 2011-10-14 반도체 발광소자 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110105342A KR101285164B1 (ko) 2011-10-14 2011-10-14 반도체 발광소자 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20130040518A KR20130040518A (ko) 2013-04-24
KR101285164B1 true KR101285164B1 (ko) 2013-07-11

Family

ID=48440322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110105342A KR101285164B1 (ko) 2011-10-14 2011-10-14 반도체 발광소자 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101285164B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150114757A (ko) * 2014-04-02 2015-10-13 엘지이노텍 주식회사 발광소자 및 조명시스템

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102022266B1 (ko) 2013-01-29 2019-09-18 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
KR102066618B1 (ko) * 2013-06-24 2020-01-16 엘지이노텍 주식회사 발광 소자
KR102075981B1 (ko) 2014-02-21 2020-02-11 삼성전자주식회사 발광다이오드 패키지의 제조방법
KR20160054073A (ko) 2014-11-05 2016-05-16 삼성전자주식회사 디스플레이 장치 및 디스플레이 패널
KR102620159B1 (ko) 2018-10-08 2024-01-02 삼성전자주식회사 반도체 발광 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814839A (en) 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
US5905275A (en) 1996-06-17 1999-05-18 Kabushiki Kaisha Toshiba Gallium nitride compound semiconductor light-emitting device
US6072197A (en) 1996-02-23 2000-06-06 Fujitsu Limited Semiconductor light emitting device with an active layer made of semiconductor having uniaxial anisotropy
JP2002185040A (ja) * 2000-12-15 2002-06-28 Sony Corp 半導体発光素子及び半導体発光素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814839A (en) 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
US6072197A (en) 1996-02-23 2000-06-06 Fujitsu Limited Semiconductor light emitting device with an active layer made of semiconductor having uniaxial anisotropy
US5905275A (en) 1996-06-17 1999-05-18 Kabushiki Kaisha Toshiba Gallium nitride compound semiconductor light-emitting device
JP2002185040A (ja) * 2000-12-15 2002-06-28 Sony Corp 半導体発光素子及び半導体発光素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150114757A (ko) * 2014-04-02 2015-10-13 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102175315B1 (ko) 2014-04-02 2020-11-06 엘지이노텍 주식회사 발광소자 및 조명시스템

Also Published As

Publication number Publication date
KR20130040518A (ko) 2013-04-24

Similar Documents

Publication Publication Date Title
KR101622309B1 (ko) 나노구조의 발광소자
US7868316B2 (en) Nitride semiconductor device
KR101611412B1 (ko) 발광 소자
US20130248817A1 (en) White light emitting diode
KR20110131801A (ko) 발광 소자 및 다중 파장의 광을 만드는 방법
JP6062966B2 (ja) 窒化ガリウム系発光ダイオード
KR101285164B1 (ko) 반도체 발광소자 및 이의 제조방법
KR20150025264A (ko) 정공주입층을 구비하는 반도체 발광 소자 및 그 제조 방법
KR20140123410A (ko) 자외선 발광 소자
KR20130141945A (ko) 전자 차단층을 갖는 발광 소자
KR102284535B1 (ko) 발광 소자 및 그 제조 방법
KR20130012375A (ko) 반도체 발광소자 및 그 제조방법
KR101335945B1 (ko) 반도체 발광소자
JP2008118049A (ja) ＧａＮ系半導体発光素子
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
KR20100049451A (ko) 질화물 반도체 소자
KR101018116B1 (ko) 질화물 반도체 소자 및 그 제조방법
KR101026031B1 (ko) 질화물 반도체 소자 및 그 제조방법
US10665755B2 (en) Method for manufacturing light emitting device
KR101876576B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20130011918A (ko) 반도체 발광소자
KR101239856B1 (ko) 발광 다이오드 및 이의 제조 방법
JP2008227103A (ja) ＧａＮ系半導体発光素子
KR100853935B1 (ko) 반도체 발광 다이오드 및 그의 제조방법
KR102542228B1 (ko) 질화물계 반도체층 및 그 성장 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 6