KR101026031B1

KR101026031B1 - 질화물 반도체 소자 및 그 제조방법

Info

Publication number: KR101026031B1
Application number: KR1020080113567A
Authority: KR
Inventors: 사공탄; 성연준; 이정욱
Original assignee: 삼성엘이디 주식회사
Priority date: 2008-11-14
Filing date: 2008-11-14
Publication date: 2011-03-30
Also published as: KR20100054590A

Abstract

본 발명은 질화물 반도체 소자 및 그 제조방법에 관한 것으로서, 본 발명의 일 측면은, n형 질화물 반도체층과, 상기 n형 질화물 반도체층 상에 형성되며, 상면에 형성된 하나 이상의 피트를 구비하는 활성층과, 상기 피트의 적어도 일부를 메우도록 상기 활성층 상에 형성되며, 상기 활성층과 다른 조성을 갖는 질화물로 이루어진 중간층 및 상기 중간층 상에 형성되며 상기 중간층과 다른 조성을 갖는 p형 질화물 반도체층을 포함하는 질화물 반도체 소자를 제공한다.

본 발명에 따르면, 전위 등의 결함 영역에 의해 전류가 집중되어 누설 전류가 증가하게 되는 현상을 차단함으로써 발광 효율, 신뢰성 및 공정 수율 등이 향상될 수 있는 질화물 반도체 소자를 얻을 수 있다. 또한, 본 발명에 따르면, 이러한 질화물 반도체 소자를 용이하게 제조할 수 있다.

질화물, LED, 누설 전류, 피트, 중간층, 전류분산

Description

질화물 반도체 소자 및 그 제조방법{Nitride Semiconductor Device and Manufacturing Method of The Same}

본 발명은 질화물 반도체 소자 및 그 제조방법에 관한 것으로서, 특히, 전위 등의 결함 영역에 의해 전류가 집중되어 누설 전류가 증가하게 되는 현상을 차단함으로써 발광 효율, 신뢰성 및 공정 수율 등이 향상될 수 있는 질화물 반도체 발광 소자 및 그 제조방법에 관한 것이다.

일반적으로, 질화물 반도체는 풀컬러 디스플레이, 이미지 스캐너, 각종 신호시스템 및 광통신기기에 광원으로 제공되는 녹색 또는 청색 발광 다이오드(light emitting diode:LED) 또는 레이저 다이오드(laser diode: LD)에 널리 사용되고 있다. 이러한 질화물 반도체 소자는 전자와 정공의 재결합원리를 이용하는 청색 및 녹색을 포함하는 다양한 광의 방출하는 활성층을 갖는 발광소자로서 제공될 수 있다.

이러한 질화물 발광소자(LED)가 개발된 후에, 많은 기술적 발전을 이루어져 그 활용 범위가 확대되어 일반 조명 및 전장용 광원으로 많은 연구가 되고 있다. 특히, 종래에는 질화물 발광소자는 주로 저전류/저출력의 모바일 제품에 적용되는 부품으로 사용되었으나, 최근에는 점차 그 활용범위가 고전류/고출력 분야로 확대되고 있다.

도 1은 일반적인 질화물 반도체 소자를 나타내는 측단면도이다. 도 1을 참조하면, 종래의 질화물 반도체 소자는 사파이어 기판(10), n형 질화물 반도체층(11), 활성층(12) 및 p형 질화물 반도체층(13)을 포함하며, 설명의 편의상 전극 구조는 따로 도시하지 않았다. 이 경우, n형 질화물 반도체층(11)에는 사파이어 기판(10)과의 격자상수 차이로 인하여 전위(D)가 전파될 수 있으며, 상기 전위(D)에 대응하는 위치에 해당하는 상기 활성층(12)에는 결함 영역(14)이 형성된다.

상기 결함 영역(14)에서는 캐리어의 재결합 효율이 현저히 낮아서 상부에서 바라보았을 때 비발광결합 영역(15)에 해당한다. 또한, 이러한 상태에서 전류가 주입될 경우, 상기 결함 영역(14)에 캐리어가 집중되면서 누설 전류를 발생시켜 발광 효율의 저하를 가져온다. 따라서, 당 기술 분야에서는 내부에서 전파된 전위(D)에 의한 영향을 최소화하여 발광 효율 및 신뢰성을 향상시킬 수 있는 방안이 요구된다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 전위 등의 결함 영역에 의해 전류가 집중되어 누설 전류가 발생하는 것을 차단함으로써 발광 효율, 신뢰성 및 공정 수율 등이 향상될 수 있는 질화물 반도체 소자를 제공하는 것에 일 목적이 있다. 또한, 본 발명의 다른 목적은 이러한 질화물 반도체 소자를 용이하게 얻을 수 있는 제조방법을 제공하는 것에 있다.

상기 기술적 과제를 실현하기 위해서, 본 발명의 일 측면은,

n형 질화물 반도체층과, 상기 n형 질화물 반도체층 상에 형성되며, 상면에 형성된 하나 이상의 피트를 구비하는 활성층과, 상기 피트의 적어도 일부를 메우도록 상기 활성층 상에 형성되며, 상기 활성층과 다른 조성을 갖는 질화물로 이루어진 중간층 및 상기 중간층 상에 형성되며 상기 중간층과 다른 조성을 갖는 p형 질화물 반도체층을 포함하는 질화물 반도체 소자를 제공한다.

본 발명의 일 실시 예에서, 상기 중간층은 Al_xIn_yGa_(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 이루어질 수 있다.

본 발명의 일 실시 예에서, 상기 중간층은 상기 피트를 모두 메우지 않는 범 위에서 형성되며, 상기 p형 질화물 반도체층은 상기 피트에서 상기 중간층이 형성되지 않은 영역을 메우도록 형성될 수 있다.

본 발명의 일 실시 예에서, 상기 피트는 역 피라미드 형상일 수 있다.

본 발명의 일 실시 예에서, 상기 중간층은 상기 활성층을 이루는 물질보다 높은 전기 저항을 갖는 물질로 이루어질 수 있다.

본 발명의 일 실시 예에서, 상기 중간층은 상기 활성층의 상면 중 상기 피트가 형성되지 않은 영역에도 형성될 수 있다.

본 발명의 일 실시 예에서, 상기 피트는 상기 n형 질화물 반도체층의 하면으로부터 상면으로 전파된 전위에 대응하는 위치에 형성될 수 있다.

본 발명의 일 실시 예에서, 상기 활성층은 양자우물층과 양자장벽층이 서로 교대로 적층 된 구조이며, 상기 양자장벽층은 Al_xIn_yGa_(1-x-y)N(0<x≤1, 0<y≤1, 0<x+y≤1)으로 이루어질 수 있다.

본 발명의 다른 측면은,

기판 상에 n형 질화물 반도체층을 형성하는 단계와, 상기 n형 질화물 반도체층 상에 상면에 하나 이상의 피트를 구비하는 활성층을 형성하는 단계와, 상기 피트의 적어도 일부를 메우도록 상기 활성층 상에 상기 활성층과 다른 조성을 갖는 질화물로 이루어진 중간층을 형성하는 단계 및 상기 중간층 상에 상기 중간층과 다른 조성을 갖는 p형 질화물 반도체층을 형성하는 단계를 포함하는 질화물 반도체 소자 제조방법을 제공한다.

이 경우, 상기 활성층에 형성된 피트는 인-시튜(in-situ) 에칭에 의해 형성되는 것이 바람직하다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

도 2는 본 발명의 일 실시 형태에 따른 질화물 반도체 소자를 나타내는 단면도이다. 또한, 도 3은 도 2에서 A로 표시한 영역을 확대하여 나타낸 것이다. 우선, 도 2를 참조하면, 본 실시 형태에 따른 질화물 반도체 소자(100)는, 기판(101), n형 질화물 반도체층(102), 활성층(103), 중간층(104) 및 p형 질화물 반도체층(105)을 포함한다. 상기 n형 질화물 반도체층(102)의 노출면 상에는 n형 전극(106a)이 형성되며, 상기 p형 질화물 반도체층(105) 상면에는 p형 전극(106b)이 형성될 수 있다. 도시하지는 않았으나, 상기 p형 질화물 반도체층(105)과 p형 전극(106b) 사이에는 투명전극물질 등으로 이루어진 오믹컨택층이 형성될 수 있다. 한편, 본 실시형태에서는 n형 및 p형 전극(106a, 106b)이 동일한 방향을 향하도록 배치된 수평형 질화물 반도체 소자 구조를 예시하였으나, 본 발명은 이에 한정되지 않으며 수직구조의 질화물 반도체 소자(이 경우, 사파이어 기판은 제거될 수 있음)에도 적용될 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다.

상기 기판(101)은 질화물 단결정 성장용 기판으로 제공되며, 일반적으로 사파이어 기판이 사용될 수 있다. 사파이어 기판은 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a축 방향의 격자상수가 각각 13.001Å 및 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 물론, 형태에 따라서는 SiC, GaN, ZnO, MgAl₂O₄, MgO, LiAlO₂ 및 LiGaO₂ 등으로 이루어진 기판도 사용이 가능하며, 나아가, 상기 기판(101) 상에 성 장되는 질화물 반도체 단결정의 결정 품질 향상을 위한 버퍼층, 예컨대, 언도프 GaN층을 성장시킬 수도 있다.

상기 n형 및 p형 질화물 반도체층(102, 105)은 Al_xIn_yGa_(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 n형 불순물 및 p형 불순물이 도핑 된 반도체 물질로 이루어질 수 있으며, 대표적으로, GaN, AlGaN, InGaN이 있다. 또한, 상기 n형 불순물로 Si, Ge, Se, Te 등이 사용될 수 있으며, 상기 p형 불순물로는 Mg, Zn, Be 등이 대표적이다. 상기 n형 및 p형 질화물 반도체층(102, 105)은 당 기술 분야에서 공지된 MOCVD, HVPE 공정 등으로 성장될 수 있다.

상기 n형 및 p형 질화물 반도체층(102, 105) 사이에 형성되는 활성층(103)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 도 3에 도시된 바와 같이, 양자우물층(103a)과 양자장벽층(103b)이 서로 교대로 적층 된 다중 양자우물(MQW) 구조로 이루어질 수 있다. 다중 양자우물 구조의 경우, 일반적으로, InGaN/GaN 구조가 사용될 수 있으나, InGaN과 GaN과의 격자상수 차이에 의한 분극의 영향으로 에너지 밴드가 벤딩(bending)될 수 있다. 이러한 분극에 의한 영향을 줄이기 위해 상기 양자장벽층(103b)을 GaN이 아닌 4원계 질화물 반도체 물질, 즉, Al_xIn_yGa_(1-x-y)N(0<x<1, 0<y<1, 0<x+y<1)으로 형성함으로써 캐리어의 재결합 효율을 향상시킬 수 있다.

다만, 4원계 물질을 양자장벽층(103b)으로 사용할 경우에는 쓰레딩 전위(D) 등을 중심으로 V형상의 결함이 형성될 가능성이 높으며, 이러한 결함은 배경기술에서 설명한 바와 같이 전류 누설 경로로 작용될 수 있다. 본 실시 형태의 경우, 상기 활성층(103) 상면에는 하나 이상의 피트 구조가 형성되며, 상기 피트는 쓰레딩 전위(D) 영역이 일부 제거되어 형성될 수 있다. 이 경우, 질화물 반도체의 결정성에 의해 상기 피트는 역 피라미드 형상을 가질 수 있다. 즉, 본 실시 형태에서는 종래의 비발광결합 영역의 발생을 억제하는 대신 이를 중간층으로 형성함으로써 발광에 기여하는 캐리어의 비율을 증가시켜 발광 효율이 향상될 수 있으며, 이와 더불어 전류분산효과도 얻을 수 있도록 하였다.

상기 활성층(103)의 피트에는 이를 적어도 일부 메우도록 중간층(104)이 형성된다. 상기 중간층(104)은 Al_xIn_yGa_(1-x-y)N(0≤x<1, 0≤y<1, 0≤x+y<1)으로 이루어지되, 상기 활성층(103)과 다른 조성을 가지며, 그 위에 형성되는 p형 질화물 반도체층(105)과도 다른 조성을 갖는다. 상기 중간층(104)은 활성층(103) 내의 결함 영역 대신 형성되어 누설 전류의 발생을 억제할 수 있으며, 더불어, 상기 활성층(103)에 비하여 상대적으로 높은 저항을 갖는 영역으로서 소자의 구동 시 전류의 측 방향을 분산을 유도할 수 있다. 이와 같이, 본 실시 형태에서는 종래의 비발광결합 영역의 발생을 억제하는 대신 이를 중간층으로 형성함으로써 발광에 기여하는 캐리어의 비율을 증가시켜 발광 효율이 향상될 수 있으며, 이와 더불어 전류분산효 과도 얻을 수 있도록 하였다.

이하, 상술한 구조를 갖는 질화물 반도체 소자의 제조방법을 설명한다.

도 4 내지 7은 본 발명의 일 실시 형태에 따른 질화물 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.

우선, 도 4에 도시된 바와 같이, 질화물 단결정 성장용 기판(101) 상에 n형 질화물 반도체층(102) 및 활성층(103)을 형성한다. 이 경우, 상술한 바와 같이, MOCVD, HVPE 등의 질화물 반도체 성장 공정을 이용할 수 있다.

다음으로 도 5에 도시된 바와 같이, 상기 활성층(103) 상면을 에칭하여 피트를 형성한다. 상술한 바와 같이, 상기 활성층(103) 상면을 에칭할 경우, 결함 영역이 우선적으로 제거되어 피트가 형성될 수 있다. 특히, 본 에칭 단계의 경우, 질화물 반도체의 성장 과정과 연속적으로 인-시튜(in-situ) 공정으로 실행될 수 있으며, 이를 위해, 반응 챔버 내부를 H₂, N₂, NH₃ 등의 가스 또는 이들의 조합 가스의 분위기가 되도록 할 수 있다. 이러한 인-시튜 공정에 의해 성장 중인 에피 구조를 반응 챔버 외부로 옮길 필요가 없어 공정의 효율성을 기할 수 있다.

다음으로, 도 6에 도시된 바와 같이, 상기 활성층(103) 상에 중간층(104)을 형성하되, 상기 활성층(103)의 피트를 적어도 일부 메우도록 한다. 이 경우, 상기 중간층(104)은 Al_xIn_yGa_(1-x-y)N(0≤x<1, 0≤y<1, 0≤x+y<1)으로서 상기 활성층(103)과 다른 조성을 갖는 물질로 이루어질 수 있다. 상기 중간층(104)이 상기 활성층(103)의 일부만을 메울 경우, 상기 피트와 유사한 형상을 갖게될 수 있으며, 이에 따라, 경사진 방향으로 전류가 주입될 수 있어 전류 분산에 더욱 유리할 수 있다.

다만, 본 발명은 이에 제한되는 것은 아니며, 상기 활성층(103)의 피트를 모두 메울수도 있다. 또한 도 6에서는 상기 중간층(104)이 상기 활성층(103)에서 피트가 형성된 영역 외에도 형성되어 있으나, 이는 상기 피트에 상기 중간층(104)을 형성하는 과정에서 불가피하게 형성된 경우로 볼 수 있으며, 성장 방식에 따라 상기 중간층(104)은 상기 활성층(103)의 피트에만 형성될 수도 있을 것이다.

다음으로, 도 7에 도시된 바와 같이, 상기 중간층(104) 상에 MOCVD, HVPE 등의 공정을 이용하여 p형 질화물 반도체층을 형성한 후, 적절히 전극을 형성함으로써 도 2와 같이 완성된 질화물 반도체 소자를 얻을 수 있다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부 된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.

도 1은 일반적인 질화물 반도체 소자를 나타내는 측단면도이다.

도 2는 본 발명의 일 실시 형태에 따른 질화물 반도체 소자를 나타내는 단면도이다. 또한, 도 3은 도 2에서 A로 표시한 영역을 확대하여 나타낸 것이다.

<도면의 주요부분에 대한 부호의 설명>

101: 기판 102: n형 질화물 반도체층

103: 활성층 104: 중간층

105: p형 질화물 반도체층 106a, 106b: n형 및 p형 전극

Claims

n형 질화물 반도체층;

상기 n형 질화물 반도체층 상에 형성되며, 상면에 형성된 하나 이상의 피트를 구비하는 활성층;

상기 피트의 적어도 일부를 메우도록 상기 활성층 상에 형성되며, 상기 활성층과 다른 조성을 갖는 질화물로 이루어진 중간층; 및

상기 중간층 상에 형성되며 상기 중간층과 다른 조성을 갖는 p형 질화물 반도체층;

을 포함하는 질화물 반도체 소자.
제1항에 있어서,

상기 중간층은 Al_xIn_yGa_(1-x-y)N(0≤x<1, 0≤y<1, 0≤x+y<1)으로 이루어진 것을 특징으로 하는 질화물 반도체 소자.
제1항에 있어서,

상기 중간층은 상기 피트를 모두 메우지 않는 범위에서 형성되며, 상기 p형 질화물 반도체층은 상기 피트에서 상기 중간층이 형성되지 않은 영역을 메우도록 형성된 것을 특징으로 하는 질화물 반도체 소자.
제1항에 있어서,

상기 피트는 역 피라미드 형상인 것을 특징으로 하는 질화물 반도체 소자.
제1항에 있어서,

상기 중간층은 상기 활성층을 이루는 물질보다 높은 전기 저항을 갖는 물질로 이루어진 것을 특징으로 하는 질화물 반도체 소자.
제1항에 있어서,

상기 중간층은 상기 활성층의 상면 중 상기 피트가 형성되지 않은 영역에도 형성된 것을 특징으로 하는 질화물 반도체 소자.
제1항에 있어서,

상기 피트는 상기 n형 질화물 반도체층의 하면으로부터 상면으로 전파된 전위에 대응하는 위치에 형성된 것을 특징으로 하는 질화물 반도체 소자.
제1항에 있어서,

상기 활성층은 양자우물층과 양자장벽층이 서로 교대로 적층 된 구조이며, 상기 양자장벽층은 Al_xIn_yGa_(1-x-y)N(0<x<1, 0<y<1, 0<x+y<1)으로 이루어진 것을 특징 으로 하는 질화물 반도체 소자.
기판 상에 n형 질화물 반도체층을 형성하는 단계;

상기 n형 질화물 반도체층 상에 상면에 하나 이상의 피트를 구비하는 활성층을 형성하는 단계;

상기 피트의 적어도 일부를 메우도록 상기 활성층 상에 상기 활성층과 다른 조성을 갖는 질화물로 이루어진 중간층을 형성하는 단계; 및

상기 중간층 상에 상기 중간층과 다른 조성을 갖는 p형 질화물 반도체층을 형성하는 단계;

를 포함하는 질화물 반도체 소자 제조방법.
제9항에 있어서,

상기 활성층에 형성된 피트는 인-시튜(in-situ) 에칭에 의해 형성되는 것을 특징으로 하는 질화물 반도체 소자 제조방법.