KR20160003378A - 발광구조물 및 이를 포함하는 발광소자 - Google Patents

발광구조물 및 이를 포함하는 발광소자 Download PDF

Info

Publication number
KR20160003378A
KR20160003378A KR1020140081590A KR20140081590A KR20160003378A KR 20160003378 A KR20160003378 A KR 20160003378A KR 1020140081590 A KR1020140081590 A KR 1020140081590A KR 20140081590 A KR20140081590 A KR 20140081590A KR 20160003378 A KR20160003378 A KR 20160003378A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
emitting structure
disposed
Prior art date
Application number
KR1020140081590A
Other languages
English (en)
Other versions
KR102249624B1 (ko
Inventor
음정현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140081590A priority Critical patent/KR102249624B1/ko
Publication of KR20160003378A publication Critical patent/KR20160003378A/ko
Application granted granted Critical
Publication of KR102249624B1 publication Critical patent/KR102249624B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광구조물은 기둥 형상을 갖는 제 1 도전형 반도체층; 상기 제 1 도전형 반도체층을 에워싸도록 배치된 활성층; 및 상기 활성층을 에워싸도록 배치된 제 2 도전형 반도체층; 을 포함하는 것을 특징으로 한다.
실시예의 발광구조물은 적층형 나노 라드 구조물에 비하여 활성층이 반도체층과 맞닿는 표면적이 비약적으로 증가하여 발광효율이 크게 향상될 수 있고, 빛이 공진할 수 있는 면적 또한 증가되는 장점이 있다.

Description

발광구조물 및 이를 포함하는 발광소자 {Light emitting structure and Light emitting device having the same}
실시예는 발광구조물, 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자(electron)와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 된다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
최근 고효율 LED 수요가 증가함에 광도 개선이 이슈가 되고 있다.
특히, 광을 직접적으로 방출하는 발광구조물의 경우, 단순 적층형 에피 구조형태를 탈피하여, 다양한 구조 변화를 통해 광도를 개선하는 방안들이 제안되었다.
이때, 발광구조물의 개선방향으로, 반도체층의 결정 퀄리티가 향상되어야 하고, 발광영역이 확장되어야 하며, 발생한 빛이 발광구조물의 외부로 효과적으로 방출될 것 등이 요구된다.
실시예는 광도를 향상시킬 수 있는 발광구조물, 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
실시예에 따른 발광구조물은 기둥 형상을 갖는 제 1 도전형 반도체층; 상기 제 1 도전형 반도체층을 에워싸도록 배치된 활성층; 및 상기 활성층을 에워싸도록 배치된 제 2 도전형 반도체층; 을 포함하는 것을 특징으로 한다.
그리고, 실시예에 따른 발광소자는 전술한 실시예의 발광구조물을 포함하는 발광소자로서, 기판; 상기 기판 상에 배치된 제 1 전극층; 상기 제 1 전극층 상에 배치되고, 상기 발광구조물이 배치될 적어도 하나 이상의 홀을 갖는 마스크층; 상기 마스크층 상에 배치된 제 2 전극층; 상기 제 2 전극층 상에 배치된 제 2 전극패드; 및 상기 제 1 전극층 상에 배치된 제 1 전극패드; 를 포함하는 것을 특징으로 한다.
다른 측면에서, 실시예에 따른 발광소자는 전술한 실시예의 발광구조물을 포함하는 발광소자로서, 제 1 전극층; 상기 제 1 전극층의 상면 상에 배치되고, 상기 발광구조물이 배치될 적어도 하나 이상의 홀을 갖는 마스크층; 상기 마스크층 상에 배치된 제 2 전극층; 상기 제 2 전극층 상에 배치된 제 2 전극패드; 및 상기 제 1 전극층의 하면 상에 배치된 제 1 전극패드;를 포함하는 것을 특징으로 한다.
실시예에 의하면 광도를 증대시킬 수 있는 최적의 구조를 구비한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
실시예의 발광구조물은 적층형 나노 라드 구조물에 비하여 활성층이 반도체층과 맞닿는 표면적이 비약적으로 증가하여 발광효율이 크게 향상될 수 있고, 빛이 공진할 수 있는 면적 또한 증가되는 장점이 있다.
또한, 상기 발광구조물 또한 기판에서 성장될 때 기판 계면과 맞닿는 면적이 작아 TDD가 발생할 확률이 줄어들어 활성층의 퀄리티 개선에도 유리한 효과가 있다.
그리고, 상기 발광구조물은 활성층에서 발광구조물의 측면으로 빛이 방출될 때, 상기 발광구조물 측면에 각진 형상으로 인하여 광추출 효율도 향상될 수 있다.
도 1은 종래 기술의 발광구조물 사시도이다.
도 2는 제 1 실시예에 따른 발광구조물의 사시도이다.
도 3은 제 1 실시예에 따른 발광구조물의 단면을 보여주는 사시도이다.
도 4는 제 2 실시예에 따른 발광구조물의 사시도이다.
도 5는 제 1 실시예에 따른 발광소자의 사시도이다.
도 6은 제 2 실시예에 따른 발광소자의 사시도이다.
도 7은 기판 상에 홀을 갖는 마스크층의 평면도이다.
도 8은 육각기둥 형태로 반도체층이 성장하는 모습을 나타낸다.
도 9는 12각기둥으로 반도체층이 성장하는 모습을 나타낸다.
도 10 내지 11은 12각 기둥 반도체층의 측면에 반도체층이 성장하는 모습을 나타낸다.
도 12(a)~(c)는 12각 기둥 반도체층에서 측면 성장하는 방향을 나타낸다.
도 13 내지 21은 제 1 실시예에 따른 발광소자 제조방법의 공정 사시도이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
(실시예)
도 1은 종래기술의 발광구조물 사시도이다.
도 1을 참조하면, 발광구조물(10)은 나도 라드(nano rod) 형태를 가지며, 제 1 도전형 반도체층(1), 상기 제 1 도전형 반도체층(1) 상에 활성층(2) 및 상기 활성층(2) 상에 제 2 도전형 반도체층(3)을 포함할 수 있다.
나도 라드 형태의 발광구조물은 기판 상에 다수 배치되어 발광소자에 구성될 수 있는데, 이러한 발광구조물은 광이 방출될 수 있는 면적이 증가하여 광추출 효율이 향상될 수 있는 장점이 있다.
또한, 나노 라드 형태로 반도체층을 성장시킬 때, 성장기판과 반도체층 계면 사이에서 발생하는 관통 전위밀도(TDD, Threading Dislocation Density)가 감소될 수 있어, 활성층(2)에 TDD가 발생하는 것을 억제하여 발광구조물의 퀄리티를 개선할 수 있다.
그런데, 이러한 적층형 구조의 라드 발광구조물은 활성층(2)과 제 1 도전형 반도체층(1) 및 제 2 도전형 반도체층(3)이 맞닿은 면적이 좁고, 빛이 공진할 수 있는 면적 또한 협소하여, 발광효율이 떨어지는 문제점이 있다.
이하에서는 이러한 문제점을 극복하기 위한 다양한 구조의 발광구조물을 제안하고자 한다.
도 2는 제 1 실시예에 따른 발광구조물의 사시도이고, 도 3은 제 1 실시예에 따른 발광구조물의 단면을 보여주는 사시도이다.
도 2와 도 3을 참조하면, 제 1 실시예에 따른 발광구조물(100)은 라드(rod) 형태의 제 1 도전형 반도체층(110)과, 상기 제 1 도전형 반도체층(110)의 측면 상에 배치된 활성층(120)과, 상기 활성층(120)의 측면 상에 배치된 제 2 도전형 반도체층(130)을 포함할 수 있다.
좀더 상세히, 상기 제 1 도전형 반도체층(110)은 상기 활성층(120)에 전하(예컨대, 전자)를 공급하는 반도체층으로, 라드 발광구조물의 중심축을 이루는 다각형 또는 원통형 기둥 형태를 가질 수 있다.
예를 들어, 상기 제 1 도전형 반도체층(110)은 도 2에 도시된 바와 같이, 육각 기둥형태로 구현될 수 있다.
그리고, 이러한 제 1 도전형 반도체층(110)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제 1 도전형 도펀트가 도핑될 수 있다. 상기 제 1 도전형 반도체층(110)이 N형 반도체층인 경우, 상기 제 1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 구체적으로, 상기 제 1 도전형 반도체층(110)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.
그리고, 이러한 상기 제 1 도전형 반도체층(110)의 외주면 상에는 활성층(120)이 배치될 수 있다. 예를 들어, 상기 활성층(120)은 제 1 도전형 반도체층(110)의 외주면을 에워싸도록 배치될 수 있다.
즉, 상기 활성층(120)은 상기 제 1 도전형 반도체층(110)의 외주면을 따라서 배치되어, 상기 활성층(120)만 보았을 때 중심축에 제 1 도전체 반도체층이 배치될 홀을 갖는 육각기둥형태를 가질 수 있다.
이러한 상기 활성층(120)은 제 1 도전형 반도체층(110)을 통해서 주입되는 전하(예컨대, 전자)와, 상기 제 2 도전형 반도체층(130)을 통해서 주입되는 전하(예컨대, 정공)이 서로 만나서 활성층(120)의 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
그리고, 이러한 상기 활성층(120)의 외주면 상에는 제 2 도전형 반도체층(130)이 배치될 수 있다.
상기 제 2 도전형 반도체층(130)은 활성층(120)과 마찬가지로 상기 활성층(120)의 외주면을 따라서 배치되어, 상기 제 2 도전형 반도체층(130)을 보았을 때 중심축에 제 1 도전형 반도체층(110) 및 활성층(120)이 배치될 수 있는 홀을 갖는 육각기둥형태를 가질 수 있다.
이러한 제 2 도전형 반도체층(130)은 반도체층은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제 2 도전형 도펀트가 도핑될 수 있다.
예를 들어, 상기 제 2 도전형 반도체층(130)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제 2 도전형 반도체층(130)이 p형 반도체층인 경우, 상기 제 2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
전술한 제 1 실시예의 발광구조물(100)은 적층형 나노 라드 발광구조물(10)에 비하여 활성층(120)이 반도체층과 맞닿는 표면적이 비약적으로 증가하여 발광효율이 크게 향상될 수 있고, 빛이 공진할 수 있는 면적 또한 증가되는 장점이 있다.
또한, 상기 발광구조물 또한 기판에서 성장될 때 기판 계면과 맞닿는 면적이 작아 TDD가 발생할 확률이 줄어들어 활성층(120)의 퀄리티 개선에도 유리한 효과가 있다.
그리고, 상기 발광구조물은 활성층(120)에서 발광구조물의 측면으로 빛이 방출될 때, 상기 발광구조물 측면에 각진 형상으로 인하여 광추출 효율도 향상될 수 있다.
도 4는 제 2 실시예에 따른 발광구조물의 사시도이다.
제 2 실시예에 따른 발광구조물(101)은 제 1 실시예의 발광구조물(100)과 형상을 달리한 것으로, 이하에서는 제 1 실시예와 중복되는 설명은 생략하기로 한다.
도 4를 보면, 제 2 실시예에 따른 발광구조물(101)은 12각형 기둥의 중심축에 배치된 제 1 도전형 반도체층(111)과, 상기 제 1 도전형 반도체층(111)의 측면 상에 배치된 활성층(121)과, 상기 활성층(121) 측면 상에 배치된 제 2 도전형 반도체층(131)을 포함할 수 있다.
좀더 상세히, 상기 제 1 도전형 반도체층(111)은 상기 활성층(121)에 전자(또는, 정공)를 공급하는 반도체층으로, 12각형 기둥 형태를 가질 수 있다.
따라서, 상기 제 1 도전형 반도체층(111)의 외주면 상에 배치된 활성층(121) 또한 상기 제 1 도전형 반도체층(111)이 배치될 홀을 갖는 12각형 기둥 형태로 구현될 수 있다.
마찬가지로, 상기 활성층(121)의 외주면 상에 배치된 제 2 도전형 반도체층(131) 또한 상기 제 1 도전형 반도체층(111) 및 활성층(121)이 배치될 중심축에 혹을 갖는 12각형기둥 형태로 구현될 수 있다.
제 2 실시예의 발광구조물(101)은 제 1 실시예의 발광구조물(100)에 비하여 활성층(121)의 표면적이 증가하고, 빛이 공진할 수 있는 면적 또한 증가하여 발광효율이 향상될 수 있다. 그리고, 제 2 실시예의 발광구조물(101)은 제 1 실시예의 발광구조물(100)에 비하여 다수의 측면 각을 가지므로 광추출 효율도 더욱 향상될 수 있다.
즉, 실시예의 발광구조물은 n각형 기둥일 때 n수가 증가할수록 발광효율이 향상될 수 있으며, 발광효율 측면에서 발광구조물의 이상적인 형태는 원통형 기둥일 수 있다.
도 5는 제 1 실시예에 따른 발광소자의 사시도이다.
도 5를 보면, 제 1 실시예에 따른 발광소자(200)는 기판(210), 상기 기판(210) 상에 제 1 전극층(220), 상기 제 1 전극층(220) 상에 절연층(230), 상기 절연층(230) 상에 제 2 전극층(240), 상기 제 1 전극층(220) 상에 적어도 하나 이상 배치된 발광구조물(100), 상기 제 2 전극층(240) 상에 제 2 전극패드(260), 상기 제 1 전극층(220) 상에 제 1 전극패드(250)를 포함할 수 있다.
좀더 상세히, 상기 기판(210)은 예를 들어, 투광성, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어, 상기 기판(210)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(210)의 상면에는 복수의 돌출부가 형성될 수 있으며, 상기의 복수의 돌출부는 상기 기판(210)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 광 추출 구조로 형성될 수 있다. 상기 돌출부는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다.
이러한 상기 기판(210) 상에는, 버퍼층(미도시)가 배치될 수 있다. 상기 버퍼층은 II족 내지 VI족 원소의 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층은 III족-V족 원소의 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로서, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, GaP와 같은 화합물 반도체 중 적어도 하나를 포함한다. 상기 버퍼층은 서로 다른 반도체층을 교대로 배치하여 초 격자 구조로 형성될 수 있다. 상기 버퍼층은 상기 기판(210)과 질화물 계열의 반도체층과의 격자 상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층은 상기 기판(210)과 질화물 계열의 반도체층 사이의 격자 상수 사이의 값을 가질 수 있다. 이러한 상기 버퍼층은 형성되지 않을 수도 있다.
그리고, 상기 버퍼층 상에는 제 1 전극층(220)이 배치될 수 있다.
상기 제 1 전극층(220)은 상기 발광구조물(100)의 제 1 도전형 반도체층(110)이 성장할 수 있도록 성장층 역할을 할 수 있다. 또한, 상기 제 1 전극층(220)은 상기 제 1 전극층(220) 상에 배치된 복수의 발광구조물(100)의 제 1 도전형 반도체층(110)으로 전하를 주입할 수 있다.
즉, 상기 제 1 전극층(220)은 상기 제 1 전극패드(250)와 상기 제 1 도전형 반도체층(110)을 전기적으로 연결할 수 있다.
이러한 제 1 전극층(220)은 제 1 도전형 반도체층(110)과 같은 조성으로 이루어질 수 있다. 예를 들어, 상기 제 1 전극층(220)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제 1 도전형 도펀트가 도핑될 수 있다. 상기 제 1 전극층(220)이 N형 반도체층인 경우, 상기 제 1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 그리고, 상기 제 1 전극층(220)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.
상기 제 1 전극층(220) 상에는 절연층(230)이 배치될 수 있다.
상기 절연층(230)은 상기 발광구조물(100)의 제 1 도전형 반도체층(110)이 성장할 수 있도록 상기 제 1 전극층(220)을 노출시키는 홀을 적어도 하나이상 가질 수 있다.
예를 들어, 상기 제 1 도전형 반도체층(110)을 육각기둥으로 성장시키기 위하여, 상기 절연층(230)에는 육각형의 홀이 적어도 하나이상 패터닝될 수 있다.
이러한 절연층(230) 포토 래지스트 재질로 형성될 수 있다. 예를 들어, 상기 절연층(230)은 SiO2 또는 SiN 등을 포함할 수 있으나 이에 한정되지 않는다.
상기 절연층(230)은 상기 발광구조물(100)이 제 1 전극층(220) 상에 성장된 후 제거될 수 있으나, 상기 제 1 전극층(220)과 상기 제 2 도전형 반도체층(130)이 전기적으로 연결되는 것을 막기 위한 절연 역할을 위하여 제거되지 않을 수 있다.
상기 절연층(230)에 홀 상에는 발광구조물(100)이 적어도 하나이상 배치된다.
이때, 상기 발광구조물(100)의 제 1 도전형 반도체층(110)은 상기 홀을 통해 노출된 제 1 전극층(220) 상에 배치될 수 있고, 상기 제 2 도전형 반도체층(130)은 상기 홀 주위의 절연층(230) 상에 배치될 수 있다. 따라서, 상기 제 1 전극층(220) 상에 배치된 제 1 전극패드(250)는 상기 제 1 전극층(220)을 통해 상기 제 1 도전형 반도체층(110)에만 전자를 공급할 수 있다.
상기 발광구조물은 전술한 실시예들의 발광구조물(100, 101)들이 적용될 수 있다.
상기 발광구조물(100)은 상기 절연층(230)에 홀 패턴에 따라서 다양한 패턴으로 배치될 수 있다. 예를 들어, 상기 발광구조물(100)들은 등 간격으로 배치되어, 복수의 행과 열로 배열될 수 있다.
그리고, 상기 절연층(230) 상에는 제 2 전극층(240)이 배치되어, 상기 제 2 전극층(240)은 상기 제 2 도전형 반도체층(130)의 측면과 접할 수 있다.
이러한 상기 제 2 전극층(240) 상에는 제 2 전극패드(260)가 배치되어, 상기 제 2 전극패드(260)와 상기 제 2 도전형 반도체층(130)을 전기적으로 연결할 수 있다.
상기 제 2 전극층(240)은 상기 절연층(230) 상면을 덮도록 배치될 수 있고, 복수의 발광구조물(100)의 제 2 도전형 반도체층(130)들을 연결하기 위한 패턴으로 배치될 수도 있다.
예를 들어, 상기 제 2 전극층(240)은 상기 절연층(230) 상에 행렬로 배치된 복수의 제 2 도전형 반도체층(130)을 연결하는 브리지 패턴으로 배치될 수 있다.
이러한 상기 제 2 전극층(240) 투광성 오믹층을 포함할 수 있으며, 캐리어 주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다.
상기 제 2 전극층(240)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
그리고 상기 제 2 전극층(240) 상에는 제 2 전극패드(260)가 배치될 수 있다.
상기 제 2 전극패드(260)는 상기 제 1 전극층(220)을 통해 상기 제 2 도전형 반도체층(130)의 정공 주입을 유도하며, 상기 제 1 전극패드(250)는 상기 제 1 전극층(220)을 통해 상기 제 1 도전형 반도체층(110)에 전하 주입을 유도할 수 있다.
상기 제 1 도전형 반도체층(110)에 의하여 주입된 정공과 상기 제 2 도전형 반도체층(130)에 의하여 주입된 전하는 상기 활성층(120)에서 결합하여 빛을 방출할 수 있다.
이때, 실시예에 따른 활성층(120)은 상기 반도체층과 맞닿은 표면적이 증가할 수 있다.
또한, 상기 발광소자(200)는 복수의 라드 패턴의 발광구조물(100)에 의하여 광추출 효율이 증대될 수 있다.
도 6은 제 2 실시예에 따른 발광소자의 사시도이다.
제 2 실시예에 따른 발광소자(201)는 제 1 실시예의 발광소자(200)와 구조를 달리한 것으로, 이하에서는 제 1 실시예와 중복되는 설명은 생략하기로 한다.
제 2 실시예에 따른 발광소자는, 제 1 전극패드(251)와, 상기 제 1 전극패드(251) 상에 제 1 전극층(221)과, 상기 제 1 전극층(221) 상에 절연층(231)과, 상기 제 1 전극층(221) 상에 배치된 적어도 하나 이상의 발광구조물(100)과, 상기 절연층(231) 상에 배치된 제 2 전극층(241)과, 상기 제 2 전극층(241) 상에 배치된 제 2 전극패드(261)를 포함할 수 있다.
상기 제 2 전극패드(261) 상에는 제 1 전극층(221)이 배치될 수 있다. 그리고, 상기 제 1 전극층(221) 상에는 상기 제 1 전극층(221)의 일부를 노출시키는 홀을 갖는 절연층(231)이 배치될 수 있다. 상기 절연층(231)의 홀에는 발광구조물(100)이 배치되고, 상기 발광구조물(100) 주변의 상기 절연층(231) 상에는 제 2 전극층(241)이 배치되며, 상기 제 2 전극층(241)의 일측에는 제 2 전극패드(261)가 배치될 수 있다.
상기 제 2 전극패드(261)는 상기 제 1 전극층(221)을 통해 상기 제 2 도전형 반도체층(130)의 정공 주입을 유도하며, 상기 제 1 전극패드(251)는 상기 제 1 전극층(221)을 통해 상기 제 1 도전형 반도체층(110)에 전하 주입을 유도할 수 있다.
상기 제 1 도전형 반도체층(110)에 의하여 주입된 정공과 상기 제 2 도전형 반도체층(130)에 의하여 주입된 전하는 상기 활성층(120)에서 결합하여 빛을 방출할 수 있다.
이때, 실시예에 따른 활성층(120)은 상기 반도체층과 맞닿은 표면적이 증가할 수 있다.
또한, 상기 발광소자(201)는 복수의 라드 패턴의 발광구조물(100)에 의하여 광추출 효율이 증대될 수 있다.
제 1 실시예는 라드 형태의 발광구조물(100)을 이용한 수평형 발광소자(200)를 제안하였고, 제 2 실시예는 라드 형태의 발광구조물(100)을 이용한 수직형 발광소자(201)를 제안하였으나, 이러한 라드 형태의 발광구조물(100)은 플립칩과 같은 다양한 구조의 발광소자에 이용될 수 있음은 당연하다.
한편, 전술한 실시예의 발광구조물(100)은 중심축이 되는 제 1 도전형 반도체층(110)을 수직성장한 후 활성층(120)과 제 2 도전형 반도체층(130)을 측면 성장시켜 형성할 수 있다.
이하에서는 도 7 내지 11을 참조하여 라드 형태의 발광구조물(100) 성장방법을 설명한다.
도 7은 기판(210) 상에 홀을 갖는 절연층(230)의 평면도이고, 도 8은 육각기둥 형태로 반도체층이 성장하는 모습을 나타내며, 도 9는 12각기둥으로 반도체층이 성장하는 모습을 나타낸다.
도 7을 보면, 절연층(230)의 육각형 홀(231, 232) 중 마주보는 두 변은 나머지 변의 길이도 보다 길 수 있다.
상기 육각형 홀(232)의 긴 변이 수평방향일 때, 제 1 도전형 반도체층(110)은 도 8(a) 내지 (b)와 같이 반도체층이 육각 기둥 형태로 수직 성장할 수 있다.
반대로, 상기 육각형 홀(231)의 긴 변이 수직방향일 때, 제 1 도전형 반도체층(110)은 도 9(a) 내지 (b)와 같이 12각 기둥으로 형태로 수직 성장할 수 있다.
이와 같이, 제 1 도전형 반도체층(110)이 라드의 중심축으로 성장한 후 활성층(120)은 측면성장을 통해 제 1 도전형 반도체층(110)의 외주면에서 성장할 수 있다.
도 10 내지 11은 12각 기둥 반도체층의 측면에 반도체층이 성장하는 모습을 나타내고, 도 12(a)~(c)는 12각 기둥 반도체층에서 측면 성장하는 방향을 나타낸다.
상기 제 1 도전형 반도체층(110)의 [1-100] 방향의 측면에서는 {1-101}과 {1-102}면이 나타나며(도 11(a)), 제 1 도전형 반도체층(110)의 [11-20]방향 측면에서는 {11-22}이 나타난다. (도 11(b))
즉, {1-101}면과 {11-22}면의 N의 수가 달라, {1-101}의 경우 N rich면이 노출되지만, N 수가 1개라면 {11-22}면의 경우도 N rich 면이 노출되다. 다만, N 수가 2개이기 때문에 {1-101}면 보다 안정적이다.
따라서 {1-101}면의 경우 갈륨 원자와 결합하여 성장이 되면서 {1-102}면이 형성되는 반면, {11-22}면의 경우 안정적인 면상태가 유지되기에 각의 변경이 없게 된다.
이러한 원리를 통해, 상기 제 1 도전형 반도체층(110) 측면에는 활성층(120)이 성장할 수 있으며, 이때, 측면성장이 촉진되도록 수평성장 공정조건을 적용하여, 활성층(120)을 원활하게 형성할 수 있다.
이하에서는 도 13 내지 21을 참조하여, 제 1 실시예의 발광소자를 제조하는 방법에 대해 좀더 상세히 설명한다.
도 13 내지 21은 제 1 실시예에 따른 발광소자 제조방법의 공정 사시도 이다.
도 13과 같이 기판(210)을 준비한다. 상기 기판(210)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일수 있다. 예를 들어, 상기 기판(210)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(210) 위에는 PSS(Patterned Sapphire Substrate)(P)가 형성될 수 있으며, 이에 대해 한정하지는 않는다.
그리고, 상기 기판(210)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있으며, 이후, 상기 기판(210) 상에 제 1 전극층(220)을 성장시킬 수 있다.
상기 제 1 전극층(220)을 성장시키기 전에, 기판(210)과 제 1 전극층(220)의 격자 부정합 등을 완화하기 위하여, 버퍼층 또는 언도프드 반도체층을 성장시킬 수 있으나, 이에 대해서는 한정하지 않는다.
상기 제 1 전극층(220)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제 1 도전형 도펀트가 도핑될 수 있다. 상기 제 1 전극층(220)이 N형 반도체층인 경우, 상기 제 1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 그리고, 상기 제 1 전극층(220)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.
상기 제 1 전극층(220)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 n형 GaN층을 형성할 수 있다. 또한, 상기 제 1 전극층(220)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
다음으로, 도 14를 보면, 상기 제 1 전극층(220) 상에 절연층(230)이 형성될 수 있다.
상기 절연층(230)은 SiN 또는 SiO2등이 사용될 수 있으나 이에 한정하지 않는다.
상기 절연층(230)에는 라드 형태의 발광구조물(100)을 성장시키기 위한 복수의 홀(232)이 포토 리토그래피 등을 통해 패터닝될 수 있다.
도 7 내지 9에서 설명하였듯이, 라드 형태 발광구조물(100)이 6각, 12각 또는 다각형 기둥으로 성장하기 위해서는 상기 절연층(230)의 홀(232) 형상에 따라 달라질 수 있다. 실시예에서는 육각 기둥 형태로 라드 발광구조물(100)을 성장시키기 위해, 육각 홀(232)을 GaN [11-20] 방향으로 패터닝 하였다.
이후, 도 15와 같이, 상기 절연층(230)의 홀을 통해 노출된 제 1 전극층(220)에 제 1 도전형 반도체층(110)을 수직 성장시킬 수 있다.
상기 수직 성장을 촉진하기 위하여, 3D growth 공정 조건을 적용할 수 있다. 여기서, 3D growth 공정 조건은 반도체층을 빠르게 성장시켜 수직방향으로 성장을 촉진하기 위한 것으로, 공정 온도를 낮게 하고 압력을 낮추며 성장에 필요한 원소들의 농도를 높이는 것 등이 해당될 수 있다.
그리고, 상기 제 1 도전형 반도체층(110)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제 1 도전형 도펀트가 도핑될 수 있다. 상기 제 1 도전형 반도체층(110)이 n형 반도체층인 경우, 상기 제 1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 상기 제 1 도전형 반도체층(110)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제 1 도전형 반도체층(110)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
다음으로, 기 설정된 소정의 높이만큼 제 1 도전형 반도체층(110)이 육각 기둥으로 성장하면, 도 16과 같이, 제 1 도전형 반도체층(110)의 상면에 마스크(290)가 형성될 수 있다. 마스크(290)를 형성하는 이유는, 상기 제 1 도전형 반도체층(110)의 상면에서 반도체층이 수직성장하는 것을 억제하고, 상기 제 1 도전형 반도체층(110)의 측면방향으로 활성층(120)의 성장을 촉진하기 위함이다.
다만, 상기 마스크(290)를 형성하는 경우, 공정이 추가되어 생산성 측면에서 열위적인 효과가 있을 수 있으므로, 다른 실시예에서 마스크(290)하지 않고 이후 측면성장을 진행할 수도 있다. 상기 마스크(290)를 형성하지 않는 경우에는, 발광구조물(100)의 상면이 마지막에 성장하는 제 2 도전형 반도체층(130)에 의하여 덮여서, 제 1 도전형 반도체층(110)과 활성층(120)이 노출되지 않는다. 따라서, 발광구조물(100)이 성장된 후 상면을 식각하여 제 1 도전형 반도체층(110)과 활성층(120)이 발광구조물(100) 상면에서 노출되도록 할 수 있다.
이후, 도 17과 같이 상기 제 1 도전형 반도체층(110)의 외주면에는 활성층(120)이 측면 성장될 수 있다. 따라서, 상기 활성층(120)의 하면은 홀 주위의 절연층(230)의 상면 상에 형성될 수 있다.
그리고, 상기 활성층(120)의 측면성장을 촉진하기 위하여, 2D growth 성장조건이 적용될 수 있다. 여기서 2D growth 성장조건이란 반도체층을 느리게 성장시켜 수평방향으로 반도체을 성장시키기 위한 것으로, 공정 온도를 높게 하고 압력을 낮추며 성장에 필요한 원소들의 농도를 낮추는 것 등이 해당될 수 있다.
이러한 상기 활성층(120)은 제 1 도전형 반도체층(110)을 통해서 주입되는 전자와 이후 형성되는 제 2 도전형 반도체층(130)을 통해서 주입되는 정공이 서로 만나서 활성층(120)(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 상기 활성층(120)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(120)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 트리메틸 인듐 가스(TMIn) 또는 p형 도펀트가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
그리고, 상기 활성층(120)의 양자우물/양자벽은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 양자우물은 상기 양자벽의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
다음으로, 도 18과 같이, 상기 활성층(120) 외주면에는 제 2 도전형 반도체층(130)이 측면 성장될 수 있다. 따라서, 상기 제 2 도전형 반도체층(130)의 하면은 홀 주위의 절연층(230)의 상면 상에 형성될 수 있다.
그리고, 상기 제 2 도전형 반도체층(130)의 측면성장을 촉진하기 위하여, 2D growth 성장조건이 적용될 수 있다. 여기서 2D growth 성장조건이란 반도체층을 느리게 성장시켜 수평방향으로 반도체을 성장시키기 위한 것으로, 공정 온도를 높게 하고 압력을 낮추며 성장에 필요한 원소들의 농도를 낮추는 것 등이 해당될 수 있다.
상기 제 2 도전형 반도체층(130)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제 2 도전형 도펀트가 도핑될 수 있다. 예를 들어, 상기 제 2 도전형 반도체층(130)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제 2 도전형 반도체층(130)이 p형 반도체층인 경우, 상기 제 2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
그 다음에는, 도 19와 같이, 상기 절연층(230) 상에는 제 2 전극층(240)이 형성된다.
상기 제 2 전극층(240)은 절연층(230) 상에 형성된 다수의 발광구조물(100)의 제 2 도전형 반도체층(130)을 전기적으로 연결할 수 있는 다양한 패턴으로 형성될 수 있다.
예를 들어, 상기 복수의 발광구조물(100)과 이후 형성될 제 2 전극패드(260)를 연결하는 브릿지 패턴으로 형성될 수 있다. 또는, 도 19와 같이, 상기 발광구조물(100)이 형성된 영역을 제외한 절연층(230) 전면에 형성될 수도 있다.
이러한 제 2 전극층(240)은 투광성 오믹층을 포함할 수 있으며, 캐리어 주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다.
예를 들어, 상기 제 2 전극층(240)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
다음으로, 도 20과 같이, 상기 제 1 전극층(220)이 노출되도록 투광성 전극, 절연층(230)의 일부를 제거할 수 있다. 이후, 상기 제 2 전극층(240) 상에는 제 2 전극패드(260)를 형성하고, 상기 노출된 제 1 전극층(220) 상에 제 1 전극패드(250)를 형성할 수 있다.
다음으로, 도 21과 같이, 상기 발광구조물(100) 상면에 배치된 마스크(290)를 제거하여 제 1 실시예에 따른 발광소자를 형성할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
100, 101: 발광구조물
110, 111: 제 1 도전형 반도체층
120, 121: 활성층
130, 131: 제 2 도전형 반도체층
200, 201: 발광소자
210, 211: 기판
220, 221: 전하 주입층
230, 231: 마스크층
240, 241: 제 2 전극층
250, 251: 제 1 전극패드
260, 261: 제 2 전극패드

Claims (12)

  1. 기둥 형상을 갖는 제 1 도전형 반도체층;
    상기 제 1 도전형 반도체층을 에워싸도록 배치된 활성층; 및
    상기 활성층을 에워싸도록 배치된 제 2 도전형 반도체층; 을 포함하는 발광구조물.
  2. 제 1 항에 있어서,
    상기 기둥 형상은 육각형 기둥 형상인 발광구조물.
  3. 제 1 항에 있어서,
    상기 기둥 형상은 12각형 기둥 형상인 발광구조물.
  4. 제 1 항에 있어서,
    상기 기둥 형상은 다각형 기둥 또는 원기둥 형상인 발광구조물.
  5. 제 1 항에 있어서,
    상기 발광구조물의 상면에는 상기 제 1 도전형 반도체층, 활성층 및 제 2 도전형 반도체층이 노출된 발광구조물.
  6. 제 1 항 내지 제 5항 중 어느 하나의 항에 기재된 발광구조물을 포함하는 발광소자로서,
    기판;
    상기 기판 상에 배치된 전하 주입층;
    상기 전하 주입층 상에 배치되고, 상기 발광구조물이 배치될 적어도 하나 이상의 홀을 갖는 마스크층;
    상기 마스크층 상에 배치된 전극층;
    상기 전극층 상에 배치된 제 2 전극패드; 및
    상기 전하 주입층 상에 배치된 제 1 전극패드; 를 포함하는 발광소자.
  7. 제 6 항에 있어서,
    상기 전극층은 상기 발광구조물의 제 2 도전형 반도체층들과 상기 제 2 전극패드를 전기적으로 연결하는 발광소자.
  8. 제 7 항에 있어서,
    상기 전극층은 상기 제 2 도전형 반도체층들을 잇는 브릿지 패턴인 발광소자.
  9. 제 7 항에 있어서,
    상기 전극층은 상기 발광구조물이 배치된 영역을 제외한 상기 마스크층 상면에 형성된 발광소자.
  10. 제 6 항에 있어서,
    상기 전하 주입층은 상기 제1 전극패드와 상기 발광구조물의 제 1 도전형 반도체층을 전기적으로 연결하는 발광소자.
  11. 제 6 항에 있어서,
    상기 마스크층은 상기 전하 주입층과 상기 발광구조물의 제 2 도전형 반도체층을 절연하는 발광소자.
  12. 제 1 항 내지 제 5항 중 어느 하나의 항에 기재된 발광구조물을 포함하는 발광소자로서,
    전하 주입층;
    상기 전하 주입층의 상면 상에 배치되고, 상기 발광구조물이 배치될 적어도 하나 이상의 홀을 갖는 마스크층;
    상기 마스크층 상에 배치된 전극층;
    상기 전극층 상에 배치된 제 2 전극패드; 및
    상기 전하 주입층의 하면 상에 배치된 제 1 전극패드;를 포함하는 발광소자.

KR1020140081590A 2014-07-01 2014-07-01 발광구조물 및 이를 포함하는 발광소자 KR102249624B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140081590A KR102249624B1 (ko) 2014-07-01 2014-07-01 발광구조물 및 이를 포함하는 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140081590A KR102249624B1 (ko) 2014-07-01 2014-07-01 발광구조물 및 이를 포함하는 발광소자

Publications (2)

Publication Number Publication Date
KR20160003378A true KR20160003378A (ko) 2016-01-11
KR102249624B1 KR102249624B1 (ko) 2021-05-10

Family

ID=55169537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140081590A KR102249624B1 (ko) 2014-07-01 2014-07-01 발광구조물 및 이를 포함하는 발광소자

Country Status (1)

Country Link
KR (1) KR102249624B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190035926A (ko) * 2016-09-29 2019-04-03 니치아 카가쿠 고교 가부시키가이샤 발광소자
CN113169254A (zh) * 2018-11-27 2021-07-23 三星显示有限公司 发光元件及其制造方法以及具有发光元件的显示设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130093938A (ko) * 2012-02-15 2013-08-23 주식회사 칩테크놀러지 반도체 발광 다이오드 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130093938A (ko) * 2012-02-15 2013-08-23 주식회사 칩테크놀러지 반도체 발광 다이오드 및 그의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190035926A (ko) * 2016-09-29 2019-04-03 니치아 카가쿠 고교 가부시키가이샤 발광소자
CN113169254A (zh) * 2018-11-27 2021-07-23 三星显示有限公司 发光元件及其制造方法以及具有发光元件的显示设备

Also Published As

Publication number Publication date
KR102249624B1 (ko) 2021-05-10

Similar Documents

Publication Publication Date Title
TW201521223A (zh) 一種iii-v族氮化物半導體外延片、包含該外延片的器件及其製備方法
KR101047652B1 (ko) 발광소자 및 그 제조방법
KR102224116B1 (ko) 발광소자 및 조명시스템
US20170213935A1 (en) Light-emitting device and lighting system
KR20130006976A (ko) 발광소자, 발광소자의 제조방법 및 발광소자용 기판
KR20170109899A (ko) 발광소자 및 조명장치
KR102249624B1 (ko) 발광구조물 및 이를 포함하는 발광소자
CN106030829A (zh) 一种ⅲ-ⅴ族氮化物半导体外延片、包含该外延片的器件及其制备方法
KR102249630B1 (ko) 발광소자 및 조명시스템
KR20130007682A (ko) 발광 소자 및 그 제조방법
KR102471685B1 (ko) 발광소자 및 조명장치
KR102224109B1 (ko) 발광소자, 발광소자 제조방법 및 조명시스템
KR101239856B1 (ko) 발광 다이오드 및 이의 제조 방법
KR102261957B1 (ko) 발광소자 및 조명시스템
KR20160043751A (ko) 발광소자 및 조명시스템
KR101765903B1 (ko) 발광소자, 그 제조방법 및 발광소자 패키지
KR20150146162A (ko) 발광소자 및 조명시스템
KR20160015761A (ko) 발광소자 및 조명시스템
KR102181490B1 (ko) 발광소자 및 조명시스템
KR101641972B1 (ko) 질화물계 반도체 발광 소자
KR20150006631A (ko) 발광소자 및 조명시스템
KR20160071823A (ko) 발광소자 및 조명시스템
KR20130006975A (ko) 발광소자 및 발광소자의 제조방법
KR20170109901A (ko) 발광소자, 발광소자의 제조방법 및 조명장치
KR20170105942A (ko) 발광소자 및 조명장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant