KR20150006631A - 발광소자 및 조명시스템 - Google Patents

발광소자 및 조명시스템 Download PDF

Info

Publication number
KR20150006631A
KR20150006631A KR1020130080255A KR20130080255A KR20150006631A KR 20150006631 A KR20150006631 A KR 20150006631A KR 1020130080255 A KR1020130080255 A KR 1020130080255A KR 20130080255 A KR20130080255 A KR 20130080255A KR 20150006631 A KR20150006631 A KR 20150006631A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
aln
active layer
Prior art date
Application number
KR1020130080255A
Other languages
English (en)
Other versions
KR102008363B1 (ko
Inventor
임현철
문용태
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130080255A priority Critical patent/KR102008363B1/ko
Publication of KR20150006631A publication Critical patent/KR20150006631A/ko
Application granted granted Critical
Publication of KR102008363B1 publication Critical patent/KR102008363B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00Light-generating elements of semiconductor light sources
    • F21Y2115/10Light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 활성층; 상기 활성층 상면 일부를 노출하는 홀을 구비하며 상기 활성층 상에 형성된 AlN층; 상기 AlN층 상에 AlxInyGa(1-x-y)N 계열층(단, 0≤x≤1, 0≤y≤1); 및 상기 AlxInyGa(1-x-y)N 계열층 상에 제2 도전형 반도체층;을 포함한다.

Description

발광소자 및 조명시스템{LIGHT EMITTING DEVICE AND LIGHTING SYSTEM}
실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
종래기술에 의하면 발광소자 에피(Epi)구조에서, 활성층에서 홀과 재결합하지않고 전자들이 p-GaN으로 오버플로우(overflow)하는 것을 막기 위해 활성층 상에 에너지 밴드갭(Energy Band Gap)이 큰 p형 전자차단층(EBL)을 형성시킨다.
그런데, 이러한 전자차단층은 활성층에 전자를 구속하는 효과로 인해 광출력 향상효과는 있으나, 전자차단층이 동작전압을 상승시키는 단점이 있고, 홀 주입을 막는 역할을 함으로써 홀 주입 효율 저하로 광효율이 낮아지는 기술적 모순이 있다.
실시예는 동작전압을 감소시키지 않으면서 광출력을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
실시예에 따른 발광소자는 제1 도전형 반도체층(112); 상기 제1 도전형 반도체층(112) 상에 활성층(114); 상기 활성층(114) 상면 일부를 노출하는 홀(H1,H2)을 구비하며 상기 활성층(114) 상에 형성된 AlN층(126, 127); 상기 AlN층(126, 127) 상에 AlxInyGa(1-x-y)N 계열층(단, 0≤x≤1, 0≤y≤1)(128); 및 상기 AlxInyGa(1-x-y)N 계열층(128) 상에 제2 도전형 반도체층(116);을 포함한다.
또한, 실시예에 따른 발광소자는 제1 도전형 반도체층(112); 상기 제1 도전형 반도체층(112) 상에 활성층(114); 상기 활성층(114) 상면 일부를 노출하는 홀(H3)을 구비하며 상기 활성층(114) 상에 형성된 AlpInqGa(1-p-q)N층(단, 0.5〈p≤1, 0〈q≤1)(129); 상기 AlpInqGa(1-p-q)N층(129) 상에 AlxInyGa(1-x-y)N 계열층(단, 0≤x≤1, 0≤y≤1)(128); 및 상기 AlxInyGa(1-x-y)N 계열층(128) 상에 제2 도전형 반도체층(116);을 포함하며, 상기 AlpInqGa(1-p-q)N층(129)의 Al 농도는 상기 AlxInyGa(1-x-y)N 계열층(128)의 Al 농도보다 높을 수 있다.
실시예에 따른 조명시스템은 상기 발광소자를 구비하는 발광유닛을 포함할 수 있다.
실시예는 동작전압을 감소시키지 않으면서 광출력을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
도 1은 제1 실시예에 따른 발광소자의 단면도.
도 2는 제1 실시예에 따른 발광소자의 부분 확대도.
도 3은 제1 실시예에 따른 발광소자의 사진.
도 4는 제2 실시예에 따른 발광소자의 단면도.
도 5는 제2 실시예에 따른 발광소자의 부분 확대도.
도 6은 제2 실시예에 따른 발광소자의 사진.
도 7은 제3 실시예에 따른 발광소자의 단면도.
도 8는 제3 실시예에 따른 발광소자의 부분 확대도.
도 9 내지 도 10은 실시예에 따른 발광소자의 제조공정 단면도.
도 11은 실시예에 따른 발광소자 패키지의 단면도.
도 12는 실시예에 따른 조명장치의 분해 사시도.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
(실시예)
도 1은 제1 실시예에 따른 발광소자(100)의 단면도이다.
실시예는 동작전압을 감소시키지 않으면서 광출력을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
이를 위해, 실시예에 따른 발광소자(100)는 제1 도전형 반도체층(112)과, 상기 제1 도전형 반도체층(112) 상에 활성층(114)과, 상기 활성층(114) 상면 일부를 노출하는 제1 홀(H1)을 구비하며 상기 활성층(114) 상에 형성된 제1 AlN층(126)과, 상기 제1 AlN층(126) 상에 AlxInyGa(1-x-y)N 계열층(단, 0≤x≤1, 0≤y≤1)(128) 및 상기 AlxInyGa(1-x-y)N 계열층(128) 상에 제2 도전형 반도체층(116)을 포함할 수 있다.
도 2는 제1 실시예에 따른 발광소자의 부분(A) 확대도이며, 도 3은 제1 실시예에 따른 발광소자의 AFM(Atomic Force Microscope) 사진이다.
제1 실시예에 의하면 활성층(114) 상에 제1 홀(H1)을 구비한 제1 AlN층(126)을 에피 성장 시 성장조건(성장 압력, 온도 등)을 변경하여 도 2 및 도 3과 같이 형성할 수 있다.
예를 들어, 에피택시 성장 모드(Epitaxy Mode) 중에 VW(Volmer-Weber) mode를 이용하여 도 2, 도 3과 같이 제1 AlN층(126)이 제1 홀(H1)을 구비한 구조로 형성할 수 있다.
이때, VW(Volmer-Weber) mode는 GaN층과 에피(제1 AlN층)의 계면에너지와 에피의 표면에너지의 합이 GaN층의 표면에너지보다 클 때 발생할 수 있다.
도 3에 의하면 GaN 층 위에 성장된 제1 AlN층(126)은 높이 약 2nm의 제1 AlN가 island 형태로 성장되어 그 사이에 홀이 구비됨을 확인할 수 있다.
실시예에 의하면 AlxInyGa(1-x-y)N 계열층(128)은 상기 제1 AlN층(126)의 제1 홀(H1)을 관통해 상기 노출된 활성층(114) 상면과 접함으로써, 제1 AlN층(126)이 전자 차단기능을 함과 아울러, 제1 AlN층(126)의 제1 홀(H1)을 관통해 AlxInyGa(1-x-y)N 계열층(128)이 활성층(114)과 접함으로써 캐리어 전달 기능을 높여 동작전압을 감소시키지 않으면서 활성층에 전자를 구속하여 광출력을 향상시킬 수 있다.
실시예에 의하면 상기 제1 AlN층(126)의 제1 홀(H1)의 선밀도는 1×104 내지 5×104 개/cm일수 있다. 이를 통해, 상기 AlxInyGa(1-x-y)N 계열층(128)이 최적의 선밀도로 배치된 AlN층의 제1 홀(H1)을 관통해 활성층과 접함으로써 동작전압을 감소시키지 않으면서 전자를 효과적으로 차단하여 광출력을 향상시킬 수 있다.
또한, 실시예에 의하면 상기 제1 AlN층(126)의 제1 홀(H1)의 수평폭은 상기 AlxInyGa(1-x-y)N 계열층(128)에서 상기 활성층(114) 방향으로 감소할 수 있다.
이를 통해, 제1 AlN층(126)이 활성층(114)과 접하는 영역을 최대화하여 전자 차단기능을 극대화함과 아울러, 상기 제2 도전형 반도체층(116)과 홀 캐리어의 이동통로 기능을 하는 제1 홀(H1)과 접하는 영역을 최대화하여 캐리어 전달 기능을 높여 동작전압을 감소시키지 않으면서 활성층에 전자를 구속하여 광출력을 향상시킬 수 있는 발광소자를 제공할 수 있다.
또한, 실시예에 의하면 상기 제1 AlN층(126)의 두께는 상기 AlxInyGa(1-x-y)N 계열층(128)의 두께보다 얇을 수 있다.
실시예에 의하면 AlxInyGa(1-x-y)N 계열층(128)의 두께는 약 5nm~20nm이며, 제1 AlN층(126)의 두께는 약 0.5nm 내지 3nm의 두께일 수 있다. 제1 AlN층(126)의 두께가 0.5nm 미만이 되면 양자역학적인 전자구속효율이 떨어질 수 있으며, 제1 AlN층(126)의 두께가 3nm 초과하면 제2 도전형 반도체층(116)에서 활성층(114) 방향으로의 캐리어(정공) 주입효율을 저하시키거나, 활성층과 격가상수 차이에 따른 응력이 발생할 수 있으므로 그 두께는 3nm 이하일 수 있다.
실시예는 동작전압을 감소시키지 않으면서 광출력을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
도 4는 제2 실시예에 따른 발광소자(102)의 단면도이며, 도 5는 제2 실시예에 따른 발광소자의 부분(B) 확대도이고, 도 6은 제2 실시예에 따른 발광소자의 TEM 사진이다.
제2 실시예는 제1 실시예의 기술적인 특징을 채용할 수 있다.
제2 실시예에서 제2 AlN층(127)은 제1 실시예의 제1 AlN층(126) 성장과 달리 V-pit 형성 모드를 활용하여 제2 홀(H2)을 구비한 제2 AlN층(127)을 형성할 수 있다.
예를 들어, 온도를 낮추거나, 소스 주입 농도를 제어함 등에 의해 V-pit형태의 제2 홀(H2)을 형성할 수 있다.
도 6에 의하면 GaN 층 위에 성장된 제2 AlN층(127)은 V-pit을 구비한 상태로 성장됨을 확인할 수 있다.
실시예에 의하면 AlxInyGa(1-x-y)N 계열층(128)은 제2 AlN층(127)의 제2 홀(H2)을 관통해 상기 노출된 활성층(114) 상면과 접함으로써, 제2 AlN층(127)이 전자 차단기능을 함과 아울러, 제2 AlN층(127)의 제2 홀(H2)을 관통해 AlxInyGa(1-x-y)N 계열층(128)이 활성층(114)과 접함으로써 캐리어 전달 기능을 높여 동작전압을 감소시키지 않으면서 활성층에 전자를 구속하여 광출력을 향상시킬 수 있는 발광소자를 제공할 수 있다.
실시예에 의하면 상기 제2 AlN층(127)의 제2 홀(H2)의 선밀도는 1×104 내지 5×104 개/cm일수 있으며, 상기 AlxInyGa(1-x-y)N 계열층(128)이 최적의 선밀도로 배치된 AlN층의 제2 홀(H2)을 관통해 활성층과 접함으로써 동작전압을 감소시키지 않으면서 전자를 효과적으로 차단하여 광출력을 향상시킬 수 있다.
또한, 실시예에 의하면 상기 제2 AlN층(127)의 제2 홀(H2)의 수평폭은 상기 AlxInyGa(1-x-y)N 계열층(128)에서 상기 활성층(114) 방향으로 감소함으로써, 제2 AlN층(127)이 활성층(114)과 접하는 영역을 최대화하여 전자 차단기능을 극대화함과 아울러, 제2 홀(H2)과 접하는 AlxInyGa(1-x-y)N 계열층(128) 영역을 최대화하여 캐리어 전달 기능을 높여 동작전압을 감소시키지 않으면서 활성층에 전자를 구속하여 광출력을 향상시킬 수 있다.
또한, 실시예에 의하면 제2 홀(H2)의 측면과 제2 AlN층(127)의 저면 사이의 각(θ)은 약 40° 내지 80°일 수 있다.
이를 통해, 제2 AlN층(127)이 활성층(114)과 접하는 영역을 최대화하여 전자 차단기능을 극대화함과 아울러, 상기 AlxInyGa(1-x-y)N 계열층(128)과 제2 홀(H2)과 접하는 영역을 최대화하여 캐리어 전달 기능을 높여 동작전압을 감소시키지 않으면서 활성층에 전자를 구속하여 광출력을 향상시킬 수 있다.
또한, 실시예에 의하면 상기 제2 AlN층(127)의 두께는 상기 AlxInyGa(1-x-y)N 계열층(128)의 두께보다 얇을 수 있다. 예를 들어, AlxInyGa(1-x-y)N 계열층(128)의 두께는 약 5nm~20nm이며, 제2 AlN층(127)의 두께는 약 0.5nm 내지 3nm의 두께일 수 있다.
실시예에 의하면 동작전압을 감소시키지 않으면서 광출력을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
도 7은 제3 실시예에 따른 발광소자(103)의 단면도이며, 도 8는 제3 실시예에 따른 발광소자의 부분 확대도이다.
제3 실시예는 상기 제1 실시예 및 제2 실시예의 기술적인 특징을 채용할 수있다.
제3 실시예에 따른 발광소자는 제1 도전형 반도체층(112)과, 상기 제1 도전형 반도체층(112) 상에 활성층(114)과, 상기 활성층(114) 상면 일부를 노출하는 제3 홀(H3)을 구비하며 상기 활성층(114) 상에 형성된 AlpInqGa(1-p-q)N층(단, 0.5〈p≤1, 0〈q≤1)(129)과, 상기 AlpInqGa(1-p-q)N층(129) 상에 AlxInyGa(1-x-y)N 계열층(단, 0≤x≤1, 0≤y≤1)(128); 및 상기 AlxInyGa(1-x-y)N 계열층(128) 상에 제2 도전형 반도체층(116)을 포함하며, 상기 AlpInqGa(1-p-q)N층(129)의 Al 농도는 상기 AlxInyGa(1-x-y)N 계열층(128)의 Al 농도보다 높을 수 있다.
상기 AlxInyGa(1-x-y)N 계열층(128)은 상기 AlpInqGa(1-p-q)N층(129)의 제3 홀(H3)을 관통해 상기 노출된 활성층(114) 상면과 접할 수 있다.
상기 AlpInqGa(1-p-q)N층(129)의 제3 홀(H3)의 수평폭은 상기 AlxInyGa(1-x-y)N 계열층(128)에서 상기 활성층(114) 방향으로 감소할 수 있다.
상기 AlpInqGa(1-p-q)N층(129)의 두께는 상기 AlxInyGa(1-x-y)N 계열층(128)의 두께보다 얇을 수 있다.
제3 실시예에 의하면 AlpInqGa(1-p-q)N층(129)은 활성층과의 격자상수 차이를 최소화하여 격자상수 차이에 따른 응력발생을 감소시킴으로써 전자의 양자구속력을 높혀 발광효율을 증대시킴과 아울러, 효율적인 전자차단기능 및 홀 캐리어 주입효율을 증대시킴으로써 광출력을 현저히 향상시킬 수 있다.
또한, 제3 실시예에 의하면 AlxInyGa(1-x-y)N 계열층(128)은 AlpInqGa(1-p-q)N층(129)의 제3 홀(H3)을 관통해 상기 노출된 활성층(114) 상면과 접함으로써, AlpInqGa(1-p-q)N층(129)이 전자 차단기능을 함과 아울러, AlpInqGa(1-p-q)N층(129)의 제3 홀(H3)을 관통해 AlxInyGa(1-x-y)N 계열층(128)이 활성층(114)과 접함으로써 캐리어 전달 기능을 높여 동작전압을 감소시키지 않으면서 활성층에 전자를 구속하여 광출력을 향상시킬 수 있는 발광소자를 제공할 수 있다.
실시예에 의하면 동작전압을 감소시키지 않으면서 광출력을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
이하, 도 9 및 도 10을 참조하여 실시예에 따른 발광소자의 제조방법을 설명한다.
먼저, 도 9와 같이 기판(105)을 준비한다. 상기 기판(105)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일수 있다. 예를 들어, 상기 기판(105)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(105) 위에는 PSS(Patterned Sapphire Substrate)(P)가 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(105)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
이후, 상기 기판(105) 상에 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)을 형성할 수 있다.
이때, 상기 기판(105) 위에는 버퍼층(107)이 형성될 수 있다. 상기 버퍼층(107)은 상기 발광구조물(110)의 재료와 기판(105)의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층(107)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
상기 버퍼층(107) 위에는 언도프드(undoped) 반도체층(108)이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 도전형 반도체층(112)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 상기 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.
상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 제1 도전형 반도체층(112)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 n형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(112)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
다음으로, 실시예는 제1 도전형 반도체층(112) 상에 질화갈륨계열 초격자층(124)을 형성할 수 있다. 상기 질화갈륨계열 초격자층(124)은 제1 도전형 반도체층(112)과 활성층(114) 사이의 격자 불일치에 기이한 응력을 효과적으로 완화시킬 수 있다. 예를 들어, 상기 질화갈륨계열 초격자층(124)은 InyAlxGa(1-x-y)N(0≤x≤1, 0≤y≤1)/GaN 등으로 형성될 수 있으나 이에 한정되는 것은 아니다.
이후, 상기 질화갈륨계열 초격자층(124) 상에 활성층(114)을 형성한다.
상기 활성층(114)은 제1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(114)의 양자우물/양자벽은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 양자우물은 상기 양자벽의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
도 9는 제1 실시예에 따른 발광소자에서 활성층(114) 상에 제1 AlN층(126)이 형성된 예를 설명하나 실시예가 이에 한정되는 것은 아니다.
상기 제1 AlN층(126)은 상기 활성층(114) 상면 일부를 노출하는 제1 홀(H1)을 구비하며 상기 활성층(114) 상에 형성될 수 있다.
제1 실시예에 의하면 활성층(114) 상에 제1 홀(H1)을 구비한 제1 AlN층(126)을 에피 성장 시 성장조건(성장 압력, 온도 등)을 변경하여 위의 도 2 및 도 3과 같이 형성할 수 있다.
예를 들어, 에피택시 성장 모드(Epitaxy Mode) 중에 VW(Volmer-Weber) mode를 이용하여 도 2, 도 3과 같이 제1 AlN층(126)이 제1 홀을 구비한 구조로 형성할 수 있다.
이때, VW(Volmer-Weber) mode는 GaN 층과 에피(제1 AlN층)의 계면에너지와 에피(제1 AlN층)의 표면에너지의 합이 GaN 층의 표면에너지보다 클 때 발생할 수 있다.
실시예에 의하면 상기 제1 AlN층(126)의 두께는 상기 AlxInyGa(1-x-y)N 계열층(128)의 두께보다 얇을 수 있다. 실시예에 의하면 AlxInyGa(1-x-y)N 계열층(128)의 두께는 약 5nm~20nm이며, 제1 AlN층(126)의 두께는 약 0.5nm 내지 3nm의 두께일 수 있다.
도 5와 같이, 제2 실시예에서 제2 AlN층(127)은 제1 실시예의 제1 AlN층(126) 성장과 달리 V-pit 형성 모드를 활용하여 제2 홀(H2)을 구비한 제2 AlN층(127)을 형성할 수 있다. 예를 들어, 온도를 낮추거나, 소스 주입 농도를 제어함 등에 의해 V-pit형태의 제2 홀(H2)을 형성할 수 있다.
또한, 제2 실시예에 의하면 제2 홀(H2)의 측면과 제2 AlN층(127)의 저면 사이의 각(θ)은 약 40° 내지 80°일 수 있다.
또한, 도 8과 같이, 상기 활성층(114) 상면 일부를 노출하는 제3 홀(H3)을 구비하며 상기 활성층(114) 상에 AlpInqGa(1-p-q)N층(단, 0.5〈p≤1, 0〈q≤1)(129)을 형성하고, 상기 AlpInqGa(1-p-q)N층(129) 상에 AlxInyGa(1-x-y)N 계열층(단, 0≤x≤1, 0≤y≤1)(128)을 형성할 수 있다.
상기 AlxInyGa(1-x-y)N 계열층(128)은 상기 AlpInqGa(1-p-q)N층(129)의 제3 홀(H3)을 관통해 상기 노출된 활성층(114) 상면과 접할 수 있다.
다음으로, 도 9를 이용하여 설명하면, 상기 제1 AlN층(126) 상에 AlxInyGa(1-x-y)N 계열층(단, 0≤x≤1, 0≤y≤1)(128) 및 상기 AlxInyGa(1-x-y)N 계열층(128) 상에 제2 도전형 반도체층(116)이 형성될 수 있다.
상기 AlxInyGa(1-x-y)N 계열층(128)은 전자 차단(electron blocking) 및 활성층의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선할 수 있다.
상기 AlxInyGa(1-x-y)N 계열층(128)은 상기 활성층(114)의 에너지 밴드 갭보다 큰 에너지 밴드 갭을 가질 수 있다. 상기 AlxInyGa(1-x-y)N 계열층(128)은 초격자(superlattice)로 형성될 수 있으나 이에 한정되는 것은 아니다.
또한, 상기 AlxInyGa(1-x-y)N 계열층(128) p형 불순물로 도핑될 수 있다. 예를 들어, 상기 AlxInyGa(1-x-y)N 계열층(128)은 Mg이 약 1018~1020/cm3 농도 범위로 이온주입 등의 방법을 사용하여 도핑되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.
다음으로, 상기 AlxInyGa(1-x-y)N 계열층(128) 상에 제2 도전형 반도체층(116)이 형성된다.
상기 제2 도전형 반도체층(116)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다.
예를 들어, 상기 제2 도전형 반도체층(116)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
다음으로, 상기 제2 도전형 반도체층(116) 상에 투광성 전극(130)을 형성되며, 상기 투광성 전극(130)은 투광성 오믹층을 포함할 수 있으며, 캐리어 주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다.
상기 투광성 전극(130)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
실시예에서 상기 제1 도전형 반도체층(112)은 n형 반도체층, 상기 제2 도전형 반도체층(116)은 p형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
다음으로, 도 10과 같이, 상기 제1 도전형 반도체층(112)이 노출되도록 투광성 전극(130), 제2 도전형 반도체층(116), AlxInyGa(1-x-y)N 계열층(128), 제1 AlN층(126), 활성층(114) 및 질화갈륨계열의 초격자층(124)의 일부를 제거할 수 있다.
다음으로, 상기 투광성 전극(130) 상에 제2 전극(132)을 형성하고, 상기 노출된 제1 도전형 반도체층(112) 상에 제1 전극(131)을 형성하여 실시예에 따른 발광소자(100)를 형성할 수 있다.
실시예에 의하면 동작전압을 감소시키지 않으면서 광출력을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
도 11은 실시예들에 따른 발광소자가 설치된 발광소자 패키지(200)를 설명하는 도면이다.
실시예에 따른 발광 소자 패키지(200)는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(230)가 포함된다.
상기 패키지 몸체부(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 도 1, 도 4, 도 7에 예시된 수평형 타입의 발광 소자가 적용될 수 있으나 이에 한정되는 것은 아니며, 수직형 발광소자, 플립칩 발광소자도 적용될 수 있다.
상기 발광 소자(100)는 상기 패키지 몸체부(205) 상에 설치되거나 상기 제3 전극층(213) 또는 제4 전극층(214) 상에 설치될 수 있다.
상기 발광 소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 발광 소자(100)가 상기 제3 전극층(213)과 와이어(230)를 통해 전기적으로 연결되고 상기 제4 전극층(214)과 직접 접촉하여 전기적으로 연결된 것이 예시되어 있다.
상기 몰딩부재(230)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(230)에는 형광체(232)가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시예에 따른 발광소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.
도 12는 실시예에 따른 발광소자를 구비하는 조명장치의 분해 사시도이다.
실시예에 따른 조명장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 또는 발광 소자 패키지를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합되고, 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 확산재를 갖는 유백색 도료가 코팅될 수 있다. 이러한 유백색 재료를 이용하여 상기 광원 모듈(2200)로부터의 빛을 산란 및 확산되어 외부로 방출시킬 수 있다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 발광 소자(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 조명소자(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 조명소자(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 구비할 수 있다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)는 전선을 통해 소켓(2800)에 전기적으로 연결될 수 있다.
상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
실시예는 동작전압을 감소시키지 않으면서 광출력을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
제1 도전형 반도체층(112), 활성층(114);
제1 홀(H1), 제2 홀(H2), 제3 홀(H3),
제1 AlN층(126), 제2 AlN층(127), AlpInqGa(1-p-q)N층(129)
AlxInyGa(1-x-y)N 계열층(128), 제2 도전형 반도체층(116)

Claims (9)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 활성층;
    상기 활성층 상면 일부를 노출하는 홀을 구비하며 상기 활성층 상에 형성된 AlN층;
    상기 AlN층 상에 AlxInyGa(1-x-y)N 계열층(단, 0≤x≤1, 0≤y≤1); 및
    상기 AlxInyGa(1-x-y)N 계열층 상에 제2 도전형 반도체층;을 포함하는 발광소자.
  2. 제1 항에 있어서,
    상기 AlxInyGa(1-x-y)N 계열층은 상기 홀을 관통해 상기 노출된 활성층 상면과 접하는 발광소자.
  3. 제1 항에 있어서,
    상기 AlN층의 홀의 수평폭은
    상기 AlxInyGa(1-x-y)N 계열층에서 상기 활성층 방향으로 감소하는 발광소자.
  4. 제1 항에 있어서,
    상기 AlN층의 두께는 상기 AlxInyGa(1-x-y)N 계열층의 두께보다 얇은 발광소자.
  5. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 활성층;
    상기 활성층 상면 일부를 노출하는 홀을 구비하며 상기 활성층 상에 형성된 AlpInqGa(1-p-q)N층(단, 0.5〈p≤1, 0〈q≤1);
    상기 AlpInqGa(1-p-q)N층 상에 AlxInyGa(1-x-y)N 계열층(단, 0≤x≤1, 0≤y≤1); 및
    상기 AlxInyGa(1-x-y)N 계열층 상에 제2 도전형 반도체층;을 포함하며,
    상기 AlpInqGa(1-p-q)N층의 Al 농도는 상기 AlxInyGa(1-x-y)N 계열층의 Al 농도보다 높은 발광소자.
  6. 제5 항에 있어서,
    상기 AlxInyGa(1-x-y)N 계열층은 상기 AlpInqGa(1-p-q)N층의 홀을 관통해 상기 노출된 활성층 상면과 접하는 발광소자.
  7. 제5 항에 있어서,
    상기 AlpInqGa(1-p-q)N층의 홀의 수평폭은
    상기 AlxInyGa(1-x-y)N 계열층에서 상기 활성층 방향으로 감소하는 발광소자.
  8. 제5 항에 있어서,
    상기 AlpInqGa(1-p-q)N층의 두께는 상기 AlxInyGa(1-x-y)N 계열층의 두께보다 얇은 발광소자.
  9. 제1 항 또는 제5 항에 기재된 발광소자를 구비하는 발광유닛을 포함하는 조명시스템.
KR1020130080255A 2013-07-09 2013-07-09 발광소자 및 조명시스템 KR102008363B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130080255A KR102008363B1 (ko) 2013-07-09 2013-07-09 발광소자 및 조명시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130080255A KR102008363B1 (ko) 2013-07-09 2013-07-09 발광소자 및 조명시스템

Publications (2)

Publication Number Publication Date
KR20150006631A true KR20150006631A (ko) 2015-01-19
KR102008363B1 KR102008363B1 (ko) 2019-08-07

Family

ID=52569909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130080255A KR102008363B1 (ko) 2013-07-09 2013-07-09 발광소자 및 조명시스템

Country Status (1)

Country Link
KR (1) KR102008363B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170109901A (ko) * 2016-03-22 2017-10-10 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 조명장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120029173A (ko) * 2010-09-16 2012-03-26 삼성엘이디 주식회사 그래핀을 이용한 양자점 발광소자
KR20130006843A (ko) * 2011-06-24 2013-01-18 엘지이노텍 주식회사 발광소자
KR101277445B1 (ko) * 2009-12-11 2013-06-27 엘지디스플레이 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101277445B1 (ko) * 2009-12-11 2013-06-27 엘지디스플레이 주식회사 반도체 발광소자 및 그 제조방법
KR20120029173A (ko) * 2010-09-16 2012-03-26 삼성엘이디 주식회사 그래핀을 이용한 양자점 발광소자
KR20130006843A (ko) * 2011-06-24 2013-01-18 엘지이노텍 주식회사 발광소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170109901A (ko) * 2016-03-22 2017-10-10 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 조명장치

Also Published As

Publication number Publication date
KR102008363B1 (ko) 2019-08-07

Similar Documents

Publication Publication Date Title
KR102053388B1 (ko) 발광소자
EP2482343A2 (en) Light emitting diode
US9431575B2 (en) Light-emitting device
KR20130069215A (ko) 발광소자
KR101798238B1 (ko) 발광소자
JP6087142B2 (ja) 発光素子
KR102008363B1 (ko) 발광소자 및 조명시스템
KR102261957B1 (ko) 발광소자 및 조명시스템
KR101983292B1 (ko) 발광소자
KR20140146887A (ko) 발광소자
KR101786084B1 (ko) 발광소자의 제조방법
KR101904034B1 (ko) 발광소자 및 이를 포함하는 조명시스템
KR102057719B1 (ko) 발광소자 및 이를 포함하는 조명시스템
KR20140083243A (ko) 발광소자
KR101838990B1 (ko) 발광소자 및 발광소자의 제조방법
KR101886153B1 (ko) 발광소자
KR102224086B1 (ko) 발광소자 및 조명시스템
KR101871498B1 (ko) 발광소자
KR20210158364A (ko) 자외선 발광소자 및 조명시스템
KR102163961B1 (ko) 발광소자 및 조명시스템
KR20150061948A (ko) 발광소자 및 조명시스템
KR20140125599A (ko) 발광소자
KR20150109832A (ko) 발광소자 및 조명시스템
KR20160123842A (ko) 발광소자 및 조명장치
KR20170105942A (ko) 발광소자 및 조명장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant