KR101904034B1

KR101904034B1 - 발광소자 및 이를 포함하는 조명시스템

Info

Publication number: KR101904034B1
Application number: KR1020110141940A
Authority: KR
Inventors: 정종필; 황정현; 김종국
Original assignee: 엘지이노텍 주식회사
Priority date: 2011-12-26
Filing date: 2011-12-26
Publication date: 2018-10-04
Also published as: KR20130074070A

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 기판; 상기 기판 상에 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 제1 굴절률을 가진 제1 질화물 반도체층; 상기 제1 질화물 반도체층 상에 상기 제1 굴절률보다 큰 굴절률을 가진 활성층; 상기 활성층 상에 상기 활성층의 굴절률보다 작은 제2 굴절률을 가진 제2 질화물 반도체층; 및 상기 제2 질화물 반도체층 상에 제2 도전형 반도체층;을 포함한다.

Description

발광소자 및 이를 포함하는 조명시스템{LIGHT EMITTING DEVICE AND LIGHTING SYSTEM INCLUDING THE SAME}

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.

발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 소자로서, 예를 들어 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.

발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.

종래기술에 의한 GaN LED는 발광효율을 개선하기 위해서는 활성층의 디자인(design)을 통해 더욱 많은 광 효율을 개선하고, 이후에 추출 효율을 개선하는 작업이 들어가서 최적화 단계에 이른다.

종래기술에 의하면 광 추출 효율을 개선하기 위해서 발광소자 칩의 하부에는 기판에 패턴(pattern)을 이용한 PSS가 이용되며, 상부에는 러프닝(Roughening)을 이용하여 광추출 효율을 개선하고 있으나 고출력 발광소자의 수요에 따라 광추출 효율의 개선이 요구되고 있다.

실시예는 광추출 효율을 개선할 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.

또한, 실시예는 광학적 효율을 증대시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.

실시예에 따른 발광소자는 기판; 상기 기판 상에 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 제1 굴절률을 가진 제1 질화물 반도체층; 상기 제1 질화물 반도체층 상에 상기 제1 굴절률보다 큰 굴절률을 가진 활성층; 상기 활성층 상에 상기 활성층의 굴절률보다 작은 제2 굴절률을 가진 제2 질화물 반도체층; 및 상기 제2 질화물 반도체층 상에 제2 도전형 반도체층;을 포함한다.

또한, 실시예에 따른 조명시스템은 상기 발광소자를 구비할 수 있다.

실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 광추출 효율을 증대시킬 수 있다.

또한, 실시예에 의하면 광학적 효율을 증대시킬 수 있다.

도 1은 실시예에 따른 발광소자의 단면도.
도 2는 실시예에 따른 발광소자에서 질화물 반도체층의 구성 예시도.
도 3a는 실시예에 따른 발광소자에서 질화물 반도체층의 Al % 제1 예시도.
도 3b는 실시예에 따른 발광소자에서 질화물 반도체층의 Al % 제2 예시도.
도 4는 실시예에 따른 발광소자에서 질화물 반도체층의 Al %에 따른 굴절률 예시도.
도 5 내지 도 7은 실시예에 따른 발광소자의 제조방법 공정단면도.
도 8은 실시예에 따른 발광소자 패키지의 단면도.
도 9는 실시예에 따른 조명 유닛의 사시도.
도 10은 실시예에 따른 백라이트 유닛의 사시도.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.

(실시예)

도 1은 실시예에 따른 발광소자(100)의 단면도이다.

실시예에 따른 발광소자(100)는 기판(105)과, 상기 기판(105) 상에 제1 도전형 반도체층(112)과, 상기 제1 도전형 반도체층(112) 상에 제1 굴절률을 가진 제1 질화물 반도체층(120A)과, 상기 제1 질화물 반도체층(120A) 상에 상기 제1 굴절률보다 큰 굴절률을 가진 활성층(114)과, 상기 활성층(114) 상에 상기 활성층의 굴절률보다 작은 제2 굴절률을 가진 제2 질화물 반도체층(120B) 및 상기 제2 질화물 반도체층(120B) 상에 제2 도전형 반도체층(116)을 포함할 수 있다.

상기 제1 질화물 반도체층(120A), 상기 제2 질화물 반도체층(120B)은 질화물 반도체층(120)으로 칭할 수 있으며, 상기 질화물 반도체층(120)은 상기 제2 질화물 반도체층(120B) 상에 상기 활성층(114)의 굴절률보다 작은 제3 굴절률을 가진 제3 질화물 반도체층(120C)을 더 포함할 수 있다.

도 2는 실시예에 따른 발광소자에서 질화물 반도체층의(120)의 구성 예시도이다.

상기 질화물 반도체층(120)을 구성하는 상기 제1 질화물 반도체층(120A), 상기 제2 질화물 반도체층(120B) 및 상기 제3 질화물 반도체층(120C) 중 어느 하나 이상은 Al_xGa₁ _-xN(0＜x≤1)/GaN 초격자층을 포함할 수 있다.

예를 들어, 상기 질화물 반도체층(120)은 제1 Al_xGa₁ _- _xN층 내지 제8 Al_xGa₁ _- _xN층(120a 내지 120h)을 포함할 수 있고, 상기 Al_xGa₁ _- _xN층 사이에는 GaN층이 개재된 초격자 구조일 수 있으나 이에 한정되는 것은 아니다.

실시예에서 상기 제1 질화물 반도체층(120A)은 제1 Al_xGa₁ _-xN(0＜x≤1)/GaN 초격자층을 포함하고, 상기 제3 질화물 반도체층(120C)은 제2 Al_xGa₁ _-xN(0＜x≤1)/GaN 초격자층을 포함할 수 있으나 이에 한정되는 것은 아니다.

도 3a는 실시예에 따른 발광소자에서 질화물 반도체층의 Al % 제1 예시도로서, 상기 제1 Al_xGa₁ _-xN(0＜x≤1)/GaN 초격자층의 Al의 조성(x)이 대칭적(symmetric)으로 변하는 예이다.

도 3b는 실시예에 따른 발광소자에서 질화물 반도체층의 Al % 제2 예시도로서, 상기 제2 Al_xGa₁ _-xN(0＜x≤1)/GaN 초격자층의 Al의 조성(x)이 비대칭(asymmetric)으로 변하는 예이다.

또한, 실시예에서 상기 질화물 반도체층(120)을 구성하는 상기 제1 질화물 반도체층(120A), 상기 제2 질화물 반도체층(120B) 및 상기 제3 질화물 반도체층(120C) 중 어느 하나 이상은 Al_xGa₁ _-xN(0＜x≤1) 벌크층(bulk layer)을 포함할 수 있으나 이에 한정되는 것은 아니다.

예를 들어, 상기 제2 질화물 반도체층(120B)은 Al_xGa₁ _-xN(0＜x≤1) 벌크층을 포함할 수 있으나 이에 한정되는 것은 아니다.

도 4는 실시예에 따른 발광소자에서 질화물 반도체층의 Al %에 따른 굴절률 예시도이다. 실시예에 의하면 질화물 반도체층의 Al의 조성을 제어함으로써 질화물 반도체층의 굴절률을 약 2.1 내지 2.4 이하로 제어할 수 있다.

실시예에 의하면 광학적 가이드(Optical Guide) 최적화를 통해 광추출 효율을 증대시킬 수 있다.

예를 들어, 실시예에 의하면 발광층인 활성층의 광학적 구속(optical confining)을 하기 위해 활성층의 상하 위치에 Al 조성이 변하는 Al_xGa₁ _- _xN(0＜x≤1) 구조를 형성하여 굴절 상수(refractive index)를 이용한 광학적 추출 효율을 개선 할 수 있다.

예를 들어, Al 조성을 이용하여 최대 2.4(Al₀ _.0Ga₁ _.0N)에서 2.1(Al₁ _.0Ga₀ _.0N)까지 굴절률의 제어가 가능하며, Al_xGa₁ _- _xN 굴절률(Index) 차이를 이용하여 다중 파라(multy-para)를 이용하면 충분한 광 추출효율을 개선할 수 있다.

예를 들어, 상기 질화물 반도체층(120)은 Al_xGa₁ _-xN(0＜x≤1)/GaN 초격자 구조일 수 있으며, Al %을 제어하여 광의 스프레딩(spreading)을 개선할 수 있으며, 제품에 적용하기 용이하다.

실시예에서는 활성층의 상하에 질화물 반도체층(120)을 구비하고, 상기 각각의 질화물 반도체층(120)은 대칭 또는 비대칭(symmetric or asymmetric)형태로 Al의 조성이 제어되며, 충분히 많은 층(layer)을 형성하여도 LED 성장에 큰 영향이 없으며, Al%은 5%~30%영역에서 제어될 수 있으며, AlGaN과 GaN의 두께는 약 5Å에서 수백 Å까지 가능하다.

예를 들어, A1%가 5% 미만인 경우 활성층과 굴절률의 차이가 미미할 수 있으며, Al%가 30%를 초과하는 경우 저항의 증가에 따른 동작전압이 증가할 수 있으나, Al %가 5%~30%로 한정되는 것은 아니다.

또한, 실시예에 의하면 질화물 반도체층(120)은 Al_xGa₁ _-xN(0＜x≤1) 벌크층(bulk layer)으로 형성될 수 있다.

예를 들어, 질화물 반도체층(120)이 Al_xGa₁ _-xN(0＜x≤1) 벌크층을 포함하는 경우, Al%의 제어는 Al%의 스윙(swing)을 통해 가능하며 계단(stair or step) 형태, Al 조성을 점점 더 램프 업다운(ramp up and down) 하는 등 여러 조합이 가능하다.

실시예에 의하면 질화물 반도체층(120)의 초격자 타입과 벌크 타입을 혼합하여 배치함으로써 활성층에서 발광되는 빛의 경로를 더욱 용이하게 만들 수 있다.

예를 들어, 제1 실시예는 제1 질화물 반도체층(120A)으로 제1 Al_xGa₁ _-xN(0＜x≤1)/GaN 초격자층을 채용하고, 상기 Al의 조성(x)이 대칭적(symmetric)으로 변할 수 있다. 또한, 제2 질화물 반도체층(120B)은 Al_xGa₁ _-xN(0＜x≤1) 벌크층(bulk layer)을 포함할 수 있다. 또한, 제3 질화물 반도체층(120C)은 Al_xGa₁ _-xN(0＜x≤1)/GaN 초격자층을 채용할 수 있고, 상기 Al의 조성(x)이 비대칭(asymmetric)으로 변할 수 있다.

또한, 제2 실시예로 제1 도전형 반도체층(112) 하부에는 벌크 타입을 채용할 수 있고, 활성층(114) 상부에는 캐리어의 스프레딩(spreading)을 고려하면 초격자 타입을 채용하여 광추출 효율을 높일 수 있다. 제2 도전형 반도체층(116) 영역에서도 활성층(114)과 인접구간에는 다량의 Al을 사용하기 어려우므로 Al%가 변하는 초격자 구조형태가 채용될 수 있다.

실시예에 의하면 활성층의 상하 위치에 Al 조성이 변하는 Al_xGa₁ _-xN(0＜x≤1) 구조를 형성하여 굴절 상수(refractive index)를 이용함으로써 약 5% 이상의 광학적 추출 효율을 개선 할 수 있다.

또한, 실시예에 의하면 지향각이 약 148°에서 약 150°로 약 2°가까운 향상이 있고, BLU 패키지에서 약 2°의 지향각 개선은 실제 제품에 있어 상당히 우수한 광학적 효과 상승을 나타낸다.

실시예에 따른 발광소자에 의하면, 광추출 효율을 증대시킬 수 있다. 또한, 실시예에 의하면 광학적 효율을 증대시킬 수 있다.

이하, 도 5 내지 도 7을 참조하여 실시예에 따른 발광소자의 제조방법을 설명한다.

먼저, 도 5와 같이 기판(105)을 준비한다. 상기 기판(105)은 전도성 기판 또는 절연성 기판을 포함하며, 예컨대 상기 기판(105)은 사파이어(Al₂O₃), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga₂0₃ 중 적어도 하나를 사용할 수 있다. 상기 기판(105) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(105)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.

상기 기판(105)에는 광추출 구조, 예를 들어, PSS(P)가 형성될 수 있으나 이에 한정되는 것은 아니다.

이후, 상기 기판(105) 상에 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)을 형성할 수 있다.

상기 기판(105) 위에는 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층은 상기 발광구조물(110)의 재료와 기판(105)의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.

상기 버퍼층 위에는 언도프드(undoped) 반도체층(미도시)이 형성될 수 있으며, 이에 대해 한정하지는 않는다.

실시예는 상기 기판(105) 또는 언도프드 반도체층 상에 제1 도전형 반도체층(112)을 형성할 수 있다.

상기 제1 도전형 반도체층(112)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.

상기 제1 도전형 반도체층(112)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.

상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.

상기 제1 도전형 반도체층(112)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(112)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH₄)가 주입되어 형성될 수 있다.

다음으로, 상기 제1 도전형 반도체층(112) 상에 전류확산층(미도시)을 형성한다. 상기 전류확산층은 언도프트 질화갈륨층(undoped GaN layer)일 수 있으나 이에 한정되는 것은 아니다.

다음으로, 실시예는 상기 전류확산층 상에 전자주입층을 형성할 수 있다. 상기 전자주입층은 제1 도전형 질화갈륨층일 수 있다. 예를 들어, 상기 전자주입층은 n형 도핑원소가 6.0x10¹⁸atoms/cm³~8.0x10¹⁸atoms/cm³의 농도로 도핑 됨으로써 효율적으로 전자주입을 할 수 있다.

또한, 실시예는 전자주입층 상에 스트레인 제어층을 형성할 수 있다. 예를 들어, 전자주입층 상에 In_yAl_xGa_(1-x-y)N(0≤x≤1, 0≤y≤1)/GaN 등으로 형성된 스트레인 제어층을 형성할 수 있다.

상기 스트레인 제어층은 제1 도전형 반도체층(112)과 활성층(114) 사이의 격자 불일치에 기이한 응력을 효과적으로 완화시킬 수 있다.

또한, 상기 스트레인제어층은 제1 In_x1GaN 및 제2 In_x2GaN 등의 조성을 갖는 적어도 6주기로 반복 적층됨에 따라, 더 많은 전자가 활성층(114)의 낮은 에너지 준위로 모이게 되며, 결과적으로 전자와 정공의 재결합 확률이 증가되어 발광효율이 향상될 수 있다.

다음으로, 실시예는 활성층(114)의 굴절률보다 작은 굴절률의 가지는 질화물 반도체층(120)을 형성할 수 있다. 상기 질화물 반도체층(120)은 제1 질화물 반도체층(120A), 제2 질화물 반도체층(120B), 및 제3 질화물 반도체층(120C)을 포함할 수 있다.

상기 질화물 반도체층(120)을 구성하는 상기 제1 질화물 반도체층(120A), 상기 제2 질화물 반도체층(120B) 및 상기 제3 질화물 반도체층(120C) 중 어느 하나 이상은 Al_xGa₁ _-xN(0＜x≤1)/GaN 초격자층 또는 Al_xGa₁ _-xN(0＜x≤1) 벌크층을 포함할 수 있다.

예를 들어, 실시예는 상기 제1 도전형 반도체층(112) 상에 활성층의 굴절률보다 작은 제1 굴절률의 가지는 제1 질화물 반도체층(120A)을 형성할 수 있다.

실시예에서 상기 제1 질화물 반도체층(120A)은 제1 Al_xGa₁ _-xN(0＜x≤1)/GaN 초격자층을 포함하고, 상기 제1 Al_xGa₁ _-xN(0＜x≤1)/GaN 초격자층의 Al의 조성(x)이 대칭적(symmetric)으로 변할 수 있으나 이에 한정되는 것은 아니다.

실시예에서는 활성층의 상하에 질화물 반도체층(120)을 구비하고, 상기 각각의 질화물 반도체층(120)은 대칭 또는 비대칭(symmetric or asymmetric)형태로 Al의 조성이 제어되며, 충분히 많은 층(layer)을 형성하여도 LED 성장에 큰 영향이 없으며, Al%은 5%~30%영역에서 제어될 수 있으며, AlGaN과 GaN의 두께는 약 5Å에서 수백Å까지 가능하다.

다음으로, 상기 제1 질화물 반도체층(120A) 상에 활성층(114)을 형성한다.

상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.

상기 활성층(114)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.

실시예에서 상기 활성층(114) 상에는 전자차단층(미도시)이 형성되어 전자 차단(electron blocking) 및 활성층의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선할 수 있다. 예를 들어, 상기 전자차단층은 Al_xIn_yGa_(1-x-y)N(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 상기 활성층(114)의 에너지 밴드 갭보다는 높은 에너지 밴드 갭을 가질 수 있으며, 약 100Å~ 약 600Å의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.

또한, 상기 전자차단층은 Al_zGa_(1-z)N/GaN(0≤z≤1) 초격자(superlattice)로 형성될 수 있으나 이에 한정되는 것은 아니다.

상기 전자차단층은 p형으로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다. 예를 들어, 상기 전자차단층은 Mg이 약 10¹⁸~10²⁰/cm³ 농도 범위로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.

다음으로, 상기 활성층(114) 또는 전자차단층 상에 제2 질화물 반도체층(120B)을 형성할 수 있다.

제2 질화물 반도체층(120B)은 Al_xGa₁ _-xN(0＜x≤1)/ 벌크층을 포함할 수 있으나 이에 한정되는 것은 아니다.

다음으로, 실시예는 상기 제2 질화물 반도체층(120B) 상에 제3 질화물 반도체층(120C)을 형성할 수 있다. 예를 들어, 상기 제3 질화물 반도체층(120C)은 Al_xGa₁ _-xN(0＜x≤1)/GaN 초격자층을 포함할 수 있고, Al의 조성(x)이 비대칭(asymmetric)으로 변할 수 있으나 이에 한정되는 것은 아니다.

실시예에 의하면 질화물 반도체층의 Al의 조성을 제어함으로써 질화물 반도체층의 굴절률을 약 2.1 내지 2.4 이하로 제어할 수 있다.

다음으로, 상기 제3 질화물 반도체층(120C) 상에 제2 도전형 반도체층(116)을 형성한다.

상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑된 3-족-5족 화합물 반도체 예컨대, In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(116)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.

상기 제2 도전형 반도체층(116)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp₂Mg){Mg(C₂H₅C₅H₄)₂}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.

실시예에서 상기 제1 도전형 반도체층(112)은 N형 반도체층, 상기 제2 도전형 반도체층(116)은 P형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.

다음으로, 도 6과 같이 제1 도전형 반도체층(112)을 일부 노출하도록 발광구조물 및 질화물 반도체층(120)을 일부 제거할 수 있다.

다음으로, 도 7과 같이 상기 제2 도전형 반도체층(116) 상에 제2 전극(132)을, 상기 노출된 제1 도전형 반도체층(112) 상에 제1 전극(131)을 각각 형성할 수 있다.

실시예에 따른 발광소자 및 발광소자의 제조방법에 의하면, 광추출 효율을 증대시킬 수 있다. 또한, 실시예에 의하면 광학적 효율을 증대시킬 수 있다.

도 8은 실시예들에 따른 발광소자가 설치된 발광소자 패키지(200)를 설명하는 도면이다.

실시예에 따른 발광 소자 패키지(200)는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(230)가 포함된다.

상기 패키지 몸체부(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.

상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.

상기 발광 소자(100)는 도 1 에 예시된 수평형 타입의 발광 소자가 적용될 수 있으나 이에 한정되는 것은 아니다.

상기 발광 소자(100)는 상기 패키지 몸체부(205) 상에 설치되거나 상기 제3 전극층(213) 또는 제4 전극층(214) 상에 설치될 수 있다.

상기 발광 소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 발광 소자(100)가 상기 제3 전극층(213), 제4 전극층(214)과 각각 와이어를 통해 전기적으로 연결될 수 있으나 이에 한정되는 것은 아니다.

상기 몰딩부재(230)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(230)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.

실시예에 따른 발광소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.

도 9는 실시예에 따른 조명 유닛의 사시도(1100)이다. 다만, 도 9의 조명 유닛(1100)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.

실시예에서 상기 조명 유닛(1100)은 케이스몸체(1110)와, 상기 케이스몸체(1110)에 설치된 발광모듈부(1130)과, 상기 케이스몸체(1110)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1120)를 포함할 수 있다.

상기 케이스몸체(1110)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.

상기 발광모듈부(1130)은 기판(1132)과, 상기 기판(1132)에 탑재되는 적어도 하나의 발광소자 패키지(200)를 포함할 수 있다.

상기 기판(1132)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.

또한, 상기 기판(1132)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.

상기 기판(1132) 상에는 상기 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)(100)를 포함할 수 있다. 상기 발광 다이오드(100)는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.

상기 발광모듈부(1130)는 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.

상기 연결 단자(1120)는 상기 발광모듈부(1130)와 전기적으로 연결되어 전원을 공급할 수 있다. 실시예에서 상기 연결 단자(1120)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1120)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.

도 10은 실시예에 따른 백라이트 유닛의 분해 사시도(1200)이다. 다만, 도 10의 백라이트 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.

실시예에 따른 백라이트 유닛(1200)은 도광판(1210)과, 상기 도광판(1210)에 빛을 제공하는 발광모듈부(1240)와, 상기 도광판(1210) 아래에 반사 부재(1220)와, 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220)를 수납하는 바텀 커버(1230)를 포함할 수 있으나 이에 한정되지 않는다.

상기 도광판(1210)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1210)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.

상기 발광모듈부(1240)은 상기 도광판(1210)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 상기 백라이트 유닛이 설치되는 디스플레이 장치의 광원으로써 작용하게 된다.

상기 발광모듈부(1240)은 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는). 구체적으로는, 상기 발광모듈부(1240)은 기판(1242)과, 상기 기판(1242)에 탑재된 다수의 발광소자 패키지(200)를 포함하는데, 상기 기판(1242)이 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는다.

상기 기판(1242)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1242)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.

그리고, 상기 다수의 발광소자 패키지(200)는 상기 기판(1242) 상에 빛이 방출되는 발광면이 상기 도광판(1210)과 소정 거리 이격되도록 탑재될 수 있다.

상기 도광판(1210) 아래에는 상기 반사 부재(1220)가 형성될 수 있다. 상기 반사 부재(1220)는 상기 도광판(1210)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 백라이트 유닛의 휘도를 향상시킬 수 있다. 상기 반사 부재(1220)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.

상기 바텀 커버(1230)는 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1230)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.

상기 바텀 커버(1230)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.

또한, 실시예에 의하면 광학적 효율을 증대시킬 수 있다.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다.

예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

100: 발광소자, 105: 기판
112: 제1 도전형 반도체층, 114: 활성층, 116: 제2 도전형 반도체층
120: 질화물 반도체층, 120A: 제1 질화물 반도체층
120B: 제2 질화물 반도체층, 120C: 제3 질화물 반도체층

Claims

기판;
상기 기판 상에 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 제1굴절률을 가진 제1 질화물 반도체층;
상기 제1 질화물 반도체층 상에 상기 제1굴절률보다 큰 굴절률을 가진 활성층;
상기 활성층 상에 상기 활성층의 굴절률보다 작은 제2굴절률을 가진 제2 질화물 반도체층;
상기 제2 질화물 반도체층 상에 상기 활성층의 굴절률보다 작은 제3굴절률을 가진 제3 질화물 반도체층;
상기 제3 질화물 반도체층 상에 제2 도전형 반도체층을 포함하고,
상기 제1 질화물 반도체층은 제1 Al_xGa_1-xN(0＜x≤1)/GaN 초격자층을 포함하고,
상기 제2 질화물 반도체층은 제2 Al_xGa_1-xN(0＜x≤1)/GaN 초격자층을 포함하며,
상기 제1 Al_xGa_1-xN(0＜x≤1)/GaN 초격자층은 상기 제1 Al_xGa_1-xN(0＜x≤1)/GaN 초격자층의 상하폭의 중심을 기준으로 상기 Al의 조성(x)이 대칭으로 변하고,
상기 제3 질화물 반도체층은 Al_xGa_1-xN(0＜x≤1) 벌크층을 포함하며,
상기 제1굴절률 내지 상기 제3굴절률은 2.1 내지 2.4인 발광소자.
기판;
상기 기판 상에 제1도전형 반도체층;
상기 제1도전형 반도체층 상에 제1굴절률을 가진 제1질화물 반도체층;
상기 제1질화물 반도체층 상에 상기 제1굴절률보다 큰 굴절률을 가진 활성층;
상기 활성층 상에 상기 활성층의 굴절률보다 작은 제2굴절률을 가진 제2질화물 반도체층;
상기 제2질화물 반도체층 상에 상기 활성층의 굴절률보다 작은 제3굴절률을 가진 제3질화물 반도체층;
상기 제3질화물 반도체층 상에 제2도전형 반도체층을 포함하고,
상기 제1질화물 반도체층은 제1 Al_xGa_1-xN(0＜x≤1)/GaN 초격자층을 포함하고,
상기 제2질화물 반도체층은 제2 Al_xGa_1-xN(0＜x≤1)/GaN 초격자층을 포함하며,
상기 제2 Al_xGa_1-xN(0＜x≤1)/GaN 초격자층은 상기 제2 Al_xGa_1-xN(0＜x≤1)/GaN 초격자층의 상하폭의 중심을 기준으로 상기 Al의 조성(x)이 비대칭으로 변하고,
상기 제3 질화물 반도체층은 Al_xGa_1-xN(0＜x≤1) 벌크층을 포함하며,
상기 제1굴절률 내지 상기 제3굴절률은 2.1 내지 2.4인 발광소자.
제1항 또는 제2항에 있어서,
상기 제1질화물 반도체층 내지 상기 제3질화물 반도체층의 Al 조성은 5% 내지 30%인 발광소자.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제