KR20130074071A - 발광소자 패키지 - Google Patents

발광소자 패키지 Download PDF

Info

Publication number
KR20130074071A
KR20130074071A KR1020110141941A KR20110141941A KR20130074071A KR 20130074071 A KR20130074071 A KR 20130074071A KR 1020110141941 A KR1020110141941 A KR 1020110141941A KR 20110141941 A KR20110141941 A KR 20110141941A KR 20130074071 A KR20130074071 A KR 20130074071A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
layer
reflective layer
light
Prior art date
Application number
KR1020110141941A
Other languages
English (en)
Inventor
윤호상
나민규
심상균
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110141941A priority Critical patent/KR20130074071A/ko
Publication of KR20130074071A publication Critical patent/KR20130074071A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

실시예는 발광소자 패키지, 그 제조방법 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자 패키지는 패키지 몸체; 기판 상에 발광구조물을 구비하며 상기 패키지 몸체 상에 배치되는 발광소자 칩; 상기 패키지 몸체와 상기 발광소자 칩 사이에 배치되는 접합제; 상기 발광소자 칩과 상기 접합체 사이에 구비되는 반사층;을 포함하고, 상기 반사층은 소정의 패턴을 포함할 수 있다.

Description

발광소자 패키지{LIGHT EMITTING DEVICE PACKAGE}
실시예는 발광소자 패키지, 그 제조방법 및 조명시스템에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 소자로서, 예를 들어 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
종래기술에 의한 발광소자 패키지에 의하면 LED 칩(Chip)과 하부 패키지 재료 사이의 접합을 위해서 접합제가 사용되게 되며 이 접합제의 특성에 따라 LED 패키지의 신뢰성 및 광 특성이 영향을 받게 된다.
특히 접합제의 퍼짐 특성이 불충분하여 여러 가지 다양한 크기의 공극이 접합 면에 발생하게 되고 활성층으로부터 발생된 빛이 외부로 방출되지 못하고 공극 내에서 전반사 및 흡수 등의 과정을 거쳐 소멸되게 되어 결국 LED 패키지의 광 효율을 저하시키는 원인이 되게 된다.
실시예는 광효율을 증대시킬 수 있는 발광소자 패키지, 그 제조방법 및 조명시스템을 제공하고자 한다.
실시예에 따른 발광소자 패키지는 패키지 몸체; 기판 상에 발광구조물을 구비하며 상기 패키지 몸체 상에 배치되는 발광소자 칩; 상기 패키지 몸체와 상기 발광소자 칩 사이에 배치되는 접합제; 상기 발광소자 칩과 상기 접합체 사이에 구비되는 반사층;을 포함하고, 상기 반사층은 소정의 패턴을 포함할 수 있다.
실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 광효율을 증대시킬 수 있다.
도 1은 실시예에 따른 발광소자 패키지의 단면도.
도 2는 종래기술에 의한 발광소자 패키지의 부분 확대도.
도 3은 실시예에 따른 발광소자 패키지의 부분 확대도.
도 4a 내지 도 4d는 실시예에 따른 발광소자 패키지의 부분 확대도.
도 5a 내지 도 7은 실시예에 따른 발광소자 패키지의 제조공정 단면도.
도 8은 실시예에 따른 조명 유닛의 사시도.
도 9는 실시예에 따른 백라이트 유닛의 사시도.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
(실시예)
도 1은 실시예에 따른 발광소자 패키지(200)의 단면도이다.
실시예에 따른 발광소자 패키지(200)는 패키지 몸체(205)와, 상기 패키지 몸체(205)에 설치된 제1 전극층(210) 및 제2 전극층(220)과, 상기 패키지 몸체(205)에 설치되어 상기 제1 전극층(210) 및 제2 전극층(220)과 전기적으로 연결되는 발광 소자 칩(100)과, 상기 발광 소자 칩(100)을 포위하는 몰딩부재(230)을 포함한다.
상기 패키지 몸체(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자 칩(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 전극층(210) 및 제2 전극층(220)은 서로 전기적으로 분리되며, 상기 발광 소자 칩(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제1 전극층(210) 및 제2 전극층(220)은 상기 발광 소자 칩(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자 칩(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자 칩(100)은 도 1 에 예시된 수평형 타입의 발광 소자가 적용될 수 있으나 이에 한정되는 것은 아니다.
상기 발광 소자 칩(100)은 상기 패키지 몸체(205) 상에 설치되거나 상기 제1 전극층(210) 또는 제2 전극층(220) 상에 설치될 수 있다.
상기 발광 소자 칩(100)은 상기 제1 전극층(210) 및/또는 제2 전극층(220)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 발광 소자 칩(100)이 상기 제1 전극층(210), 제2 전극층(220)과 각각 와이어를 통해 전기적으로 연결된 것이 예시되어 있으나 이에 한정되는 것은 아니다.
상기 몰딩부재(230)는 상기 발광 소자 칩(100)을 포위하여 상기 발광 소자 칩(100)을 보호할 수 있다. 또한, 상기 몰딩부재(230)에는 형광체(232)가 포함되어 상기 발광 소자 칩(100)에서 방출된 광의 파장을 변화시킬 수 있다.
도 2는 종래기술에 의한 발광소자 패키지의 부분 확대도이다.
종래기술에 의한 발광소자 패키지(90)는 패키지 몸체(미도시)와, 기판(15) 상에 형성된 발광구조물(10)을 구비하며 상기 패키지 몸체 상에 배치되는 발광소자 칩과, 상기 패키지 몸체와 상기 발광소자 칩 사이에 배치되는 접합제(30)를 포함할 수 있다. 상기 발광구조물(10)은 N형 GaN(12), 활성층(14) 및 P형 GaN(16)를 포함할 수 있다. 상기 패키지 몸체 상에는 상기 발광소자 칩이 실장되는 전극층(20)이 구비될 수 있다.
종래기술에 의한 발광소자 패키지의 제작 방법은 사파이어 기판(15) 위에 발광구조물(10) 에피층을 성장한 후 칩(Chip) 제조공정을 거쳐 성장된 표면 상부에 전극을 만드는 공정을 거친 후 사파이어 기판(15)을 70㎛~200㎛ 정도의 두께로 갈아낸 후 이 발광소자 칩(Chip)을 리드 프레임(Lead Frame)이라고 하는 금속 전극층(20) 등의 재질로 만들어진 패키지 재료에 접합하여 구성되게 된다.
이런 종래기술에 의한 패키지 제작방법을 사용할 경우 LED 칩(Chip)과 하부 패키지 재료 사이의 접합을 위해서 접합제(30)가 사용되게 되며 이 접합제의 특성에 따라 LED 패키지의 신뢰성 및 광 특성이 영향을 받게 된다.
특히 접합제의 퍼짐 특성이 불충분하여 여러 가지 다양한 크기의 공극(V)이 접합 면에 발생하게 되고 활성층(14)으로부터 발생된 빛이 외부로 방출되지 못하고 공극(V) 내에서 전반사 및 흡수 등의 과정을 거쳐 소멸되게 되어 결국 LED 패키지의 광 효율을 저하시키는 원인이 되게 된다.
위와 같은 이유로 일반적으로 접합제의 퍼짐 특성이 중요하게 다루어지나 기타 열전도나 내열 특성 등을 동시에 고려하여야 하므로 상용되는 접합제의 경우 접합 면의 공극을 완전히 제거할 수 있을 정도의 퍼짐 특성이 있지 못하고 있다.
LED 패키지의 광 효율이 높아지고 시장 확대를 위하여 제품에 사용되는 패키지 개수는 줄이고 인가해주는 전류의 크기가 점점 늘어나는 추세라는 것을 감안하였을 때 방열성이 우수한 접합제의 사용이 요구되고 있으며 동시에 광 효율 저하를 막기 위한 공극 억제 방법의 개발이 요구되고 있다.
도 3은 실시예에 따른 발광소자 패키지의 부분 확대도이다. 예를 들어, 도 3은 도 1의 A 부분에 대한 확대도이다.
실시예에 따른 발광소자 패키지(200)는 패키지 몸체(205)와, 기판(105) 상에 형성된 발광구조물(110)을 구비하며 상기 패키지 몸체(205) 상에 배치되는 발광소자 칩과, 상기 패키지 몸체(205)와 상기 발광소자 칩 사이에 배치되는 접합제(230)와, 상기 기판(105)과 상기 접합제(230) 사이에 구비되는 반사층(120)을 포함하고, 상기 반사층(120)은 소정의 패턴을 포함할 수 있다.
상기 발광 소자 칩(100)은 상기 패키지 몸체(205) 상에 설치되거나 소정의 전극층(210, 220) 상에 설치될 수 있다.
상기 발광 소자 칩(100)은 상기 제1 전극층(210)과 다이본딩, 플립칩 방식, 와이어 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 발광 소자 칩(100)의 하부가 상기 제1 전극층(210) 상에 다이본딩되고, 발광소자 칩 상의 전극이 상기 제1 전극층(210), 제2 전극층(220)과 각각 와이어 본딩에 의해 전기적으로 연결된 것을 예시하고 있으나 이에 한정되는 것은 아니다.
실시예는 기존 패키지 제작 방법상에 있어서 LED 칩(Chip)과 하부 패키지 재료와의 접합을 위하여 사용되는 접합제의 불충분한 퍼짐 특성으로 인해 발생하는 접합 면의 공극을 균일하면서 작게 형성하여 광 흡수를 최소화하고 LED 칩(Chip)과 하부 패키지 재료 사이에 고 반사율을 가지는 반사층을 삽입함으로써 광 흡수 최소화 효과를 극대화하고자 한다.
이를 위해, 실시예는 상기 패키지 몸체(205)와 상기 접합제(230) 사이에 구비되는 반사층(120)을 포함할 수 있으며, 상기 반사층(120)은 상기 발광소자 칩의 상기 기판(105) 저면에 형성될 수 있다.
상기 반사층(120)은 제1 굴절률을 가지는 제1 유전체층(122) 및 상기 제1 유전체층(122) 상에 상기 제1 굴절률과 다른 제2 굴절률을 가진 제2 유전체층(124)을 포함할 수 있다. 상기 제1 유전체층(122)과 상기 제2 유전체층(124)은 복수의 주기로 반복하여 형성될 수 있다.
상기 제1 유전체층(122)과 상기 제2 유전체층(124)의 두께는 λ/(4n×cosθ)(단,λ는 빛의 파장, n은 유전체 층의 굴절률, θ는 빛이 기판에 대한 입사각으로 0°내지 25°의 값)일 수 있다.
상기 반사층(120)은 DBR(Distributed Bragg Reflector)층일 수 있다. 예를 들어, 상기 반사층은 SiO2/TiO2가 페어가 복수 개 적층된 DBR층을 포함할 수 있다.
예를 들어, 상기 제1 유전체층(122)은 450 nm 청색 파장에 대해 굴절률이 1.46인 SiO2층일 수 있고, 상기 제2 유전체층(124)은 굴절률이 2.44인 TiO2층일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 반사층(120)은 Ti/Al 등의 메탈 적층 구조를 포함할 수도 있다.
도 4a 내지 도 4d는 실시예에 따른 발광소자 패키지의 반사층에 대한 저면 확대도이다.
실시예에서 반사층(120)은 도 4a와 같이 라인형태의 제1 패턴(120a)을 포함할 수 있으며, 도 4b와 같이 격자형태의 제2 패턴(120b)을 포함할 수 있고, 도 4c와 같이 원형형태의 제3 패턴(120c)을 포함할 수 있고, 도 4d와 같이 육각형 형태의 제4 패턴(120d)을 포함할 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 반사층(120)은 도 4a와 같이 제1 방향으로 연장되는 복수개의 제1 트렌치 라인(120a)을 포함할 수 있다. 또는, 상기 반사층(120)은 도 4b와 같이 상기 제1 방향과 수직인 제2 방향으로 연장되는 복수개의 제2 트렌치 라인(120b)를 더 포함할 수 있다. 또는, 상기 반사층(120)은 도 4c와 같이, 원 형태의 그루브(groove)(120c)를 포함할 수 있다. 또는, 상기 반사층(120)은 도 4d와 같이 육각형 형태의 그루부(groove)(120d)를 포함할 수 있다.
실시예에 의하면 사파이어 기판(105) 상에 성장된 LED 에피 웨이퍼(Epi wafer)를 칩(Chip) 제작 공정을 통해 사파이어 기판(105)을 70㎛~200㎛로 갈아낸 후 패키지 재료에 접합 전에 직선형, 격자무늬 형, 원형, 육각형 등 여러 가지 모양으로 패턴을 형성하는 SiO2/TiO2 등의 산화물 적층 구조나 Ti/Al 등의 메탈 적층 구조를 삽입하고 패키지 접합 면 위에 접합제(230)를 이용하여 접합하여 이루어진다.
실시예는 상기 발광소자 칩의 기판(105)에 소정의 광추출 패턴(P)을 포함할 수 있다. 예를 들어, 상기 광추출 패턴(P)은 PSS(Patterned Sapphire Substrate)일 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 반사층(120)의 패턴은 저면으로의 돌출부를 포함할 수 있고, 상기 광추출 패턴(P)과 상기 반사층의 돌출부와 수직으로 상호 서로 엇갈리게 배치될 수 있다.
예를 들어, 상기 반사층(120)의 SiO2/TiO2 등의 산화물 적층 구조나 Ti/Al 등의 메탈 적층 구조는 도 4a 내지 도 4d와 같이 여러 가지 패턴 모양이 가능하며, 상부 PSS 패턴이 없는 부분에 적층 구조가 위치하도록 얼라인(Align)하는 것이 PSS 패턴이 없는 부분에서 반사되지 못하고 기판 하부로 이동하는 빛을 상부로 반사하는데 기여할 수 있다.
실시예에서 상기 반사층(120)의 패턴은 도 5a와 같이 상기 발광소자 칩의 기판(105)의 저면을 일부 노출시킬 수 있으나 이에 한정되는 것은 아니며, 도 5b와 같이 상기 반사층(120)의 패턴은 상기 발광소자 칩의 기판(105)의 저면을 노출시키지 않을 수도 있다.
상기 접합제(230)는 상기 반사층(120)의 패턴을 메울 수 있으며, 이에 따라 실시예에서 반사층(120)에 특정 패턴을 만들어 주면 접합제(230)의 퍼짐성에 제한이 있더라도 패턴 내에서만 퍼짐이 일어나면 되므로 큰 공극을 형성할 가능성이 현저히 낮아진다.
실시예에 따른 발광소자에 의하면, 기판(105) 후면에 형성된 반사층(120) 패턴 형태에 의해 접합제(230)의 불충분한 퍼짐 현상이 일정하게 제어되게 되어 그 결과로 매우 작고 균일한 공극(V)이 형성되게 되며 일반적인 평면 형태의 사파이어 후면을 가지는 LED 칩(Chip)을 접합하는 경우와는 달리 광 소멸이 발생하는 커다란 공극의 형성이 억제되게 된다.
예를 들어, 일반적으로 접합제는 끈적한 페이스트(paste) 형태로 페이스트를 드랍(drop)한 후 칩(chip)을 붙이는 과정에서 자연스럽게 퍼지는 과정을 거쳐 경화 공정을 거치게 되는데 이때 퍼짐성에 제한이 있으므로 골고루 퍼지지 못하고 큰 공극을 형성할 가능성이 높아진다.
실시예에서는 반사층(120)에 특정 패턴을 만들어 주면 패턴 내에서만 퍼짐이 일어나면 되므로 큰 공극을 형성할 가능성이 현저히 낮아질 수 있다.
LED 동작 시 활성층에서 발생한 빛의 대부분은 LED 칩(Chip)의 상부 표면이나 옆면을 통해 외부로 방출되게 되며 하부로 진행하는 빛의 일부는 PSS에 의한 난반사로 인해 다시 외부로 방출되게 된다.
또한, 하부로 진행하는 빛의 일부는 기존에는 LED 칩(Chip)과 패키지 재료 사이의 접합 면에 생성된 커다란 공극에 의한 광 소멸이 발생하나, 실시예에 의하면 작은 크기의 일정한 공극 형성을 통하여 광 소멸이 제한되게 되고 또한 상부 PSS 패턴이 없는 부위의 경로를 통해 나오는 빛들은 SiO2/TiO2 등의 산화물 적층 구조나 Ti/Al 등의 메탈 적층 구조가 가지는 고반사 특성에 따라 다시 상부로 진행을 하게 된다.
일단 상부로 진행된 빛들은 다시 LED 칩(Chip) 외부로 방출되어 광 효율을 높이게 되며 작고 일정한 공극 생성으로 인해 기존 LED 칩(Chip)에서 발생하는 불 균일한 열 방출이 억제되어 LED 패키지의 신뢰성 또한 증가하게 된다.
이하, 도 5a 내지 도 7을 참조하여 실시예에 따른 발광소자 패키지의 제조방법을 설명한다.
먼저, 도 5a와 같이 기판(105)을 준비한다. 상기 기판(105)은 전도성 기판 또는 절연성 기판을 포함하며, 예컨대 상기 기판(105)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(105) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(105)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
이후, 상기 기판(105) 상에 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)을 형성할 수 있다.
상기 기판(105) 위에는 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층은 상기 발광구조물의 재료와 기판(105)의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
실시예는 기판(105) 상에 광추출 구조, 예를 들어 PSS(P)를 형성할 수 있으나 이에 한정되는 것은 아니다.
상기 제1 도전형 반도체층(112)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.
상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 제1 도전형 반도체층(112)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(112)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
다음으로, 상기 제1 도전형 반도체층(112) 상에 전류확산층(미도시)을 형성한다. 상기 전류확산층은 언도프트 질화갈륨층(undoped GaN layer)일 수 있으나 이에 한정되는 것은 아니다. 상기 전류확산층은 50nm ~ 200nm의 두께일 수 있으나 이에 한정되는 것은 아니다.
다음으로, 실시예는 상기 전류확산층 상에 전자주입층(미도시)을 형성할 수 있다. 상기 전자주입층은 제1 도전형 질화갈륨층일 수 있다. 예를 들어, 상기 전자주입층은 n형 도핑원소가 6.0x1018atoms/cm3~8.0x1018atoms/cm3의 농도로 도핑 됨으로써 효율적으로 전자주입을 할 수 있다.
또한, 실시예는 전자주입층 상에 스트레인 제어층(미도시)을 형성할 수 있다. 예를 들어, 전자주입층 상에 InyAlxGa(1-x-y)N(0≤x≤1, 0≤y≤1)/GaN 등으로 형성된 스트레인 제어층을 형성할 수 있다.
상기 스트레인 제어층은 제1 도전형 반도체층(112)과 활성층(114) 사이의 격자 불일치에 기이한 응력을 효과적으로 완화시킬 수 있다.
또한, 상기 스트레인제어층은 제1 Inx1GaN 및 제2 Inx2GaN 등의 조성을 갖는 적어도 6주기로 반복 적층됨에 따라, 더 많은 전자가 활성층(114)의 낮은 에너지 준위로 모이게 되며, 결과적으로 전자와 정공의 재결합 확률이 증가되어 발광효율이 향상될 수 있다.
이후, 상기 스트레인 제어층 상에 활성층(114)을 형성한다.
상기 활성층(114)은 제1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(114)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
실시예에서 상기 활성층(114) 상에는 전자차단층(미도시)이 형성되어 전자 차단(electron blocking) 및 활성층의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선할 수 있다. 예를 들어, 상기 전자차단층은 AlxInyGa(1-x-y)N(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 상기 활성층(114)의 에너지 밴드 갭보다는 높은 에너지 밴드 갭을 가질 수 있으며, 약 100Å~ 약 600Å의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.
또한, 상기 전자차단층은 AlzGa(1-z)N/GaN(0≤z≤1) 초격자(superlattice)로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 전자차단층은 p형으로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다. 예를 들어, 상기 전자차단층은 Mg이 약 1018~1020/cm3 농도 범위로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.
상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑된 3-족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(116)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제2 도전형 반도체층(116)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 제1 도전형 반도체층(112)은 N형 반도체층, 상기 제2 도전형 반도체층(116)은 P형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.
이후, 상기 발광구조물 중 제1 도전형 반도체층(112)을 일부 노출시키도록 제2 도전형 반도체층(116) 및 활성층(114)을 일부 제거할 수 있고, 상기 노출된 제1 도전형 반도체층(112) 상에 제1 전극(미도시)을, 상기 제2 도전형 반도체층(116) 상에 제2 전극(미도시)을 각각 형성할 수 있으나 이에 한정되는 것은 아니다.
실시예는 상기 발광소자 칩의 상기 기판(105) 저면에 반사층(120)을 형성될 수 있다.
실시예에서 상기 반사층(120)의 패턴은 도 5a와 같이 상기 발광소자 칩의 기판(105)의 저면을 일부 노출시킬 수 있으나 이에 한정되는 것은 아니며, 도 5b와 같이 상기 반사층(120)의 패턴은 상기 발광소자 칩의 기판(105)의 저면을 노출시키지 않을 수도 있다.
실시예는 기존 패키지 제작 방법상에 있어서 LED 칩(Chip)과 하부 패키지 재료와의 접합을 위하여 사용되는 접합제의 불충분한 퍼짐 특성으로 인해 발생하는 접합 면의 공극을 균일하면서 작게 형성하여 광 흡수를 최소화하고 LED 칩(Chip)과 하부 패키지 재료 사이에 고 반사율을 가지는 반사층을 삽입함으로써 광 흡수 최소화 효과를 극대화하고자 한다.
상기 반사층(120)은 제1 굴절률을 가지는 제1 유전체층(122) 및 상기 제1 유전체층(122) 상에 상기 제1 굴절률과 다른 제2 굴절률을 가진 제2 유전체층(124)을 포함할 수 있다. 상기 제1 유전체층(122)과 상기 제2 유전체층(124)은 복수의 주기로 반복하여 형성될 수 있다.
상기 제1 유전체층(122)과 상기 제2 유전체층(124)의 두께는 λ/(4n×cosθ)(단,λ는 빛의 파장, n은 유전체 층의 굴절률, θ는 빛이 기판에 대한 입사각으로 0°내지 25°의 값)일 수 있다.
실시예에서 반사층(120)은 도 4a와 같이 라인형태의 제1 패턴(120a)을 포함할 수 있으며, 도 4b와 같이 격자형태의 제2 패턴(120b)을 포함할 수 있고, 도 4c와 같이 원형형태의 제3 패턴(120c)을 포함할 수 있고, 도 4d와 같이 육각형 형태의 제4 패턴(120d)을 포함할 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 6과 같이 패키지 몸체(205) 상의 제1 전극층(210) 상에 소정의 접합제(230)을 도포 후, 반사층(120)의 패턴을 구비하는 발광소자 칩을 접합하여 도 7과 같이 실시예에 따른 발광소자 패키지(200)를 형성한다.
실시예에 의하면 사파이어 기판(105) 상에 성장된 LED 에피 웨이퍼(Epi wafer)를 칩(Chip) 제작 공정을 통해 기판(105)을 소정두께로 갈아낸 후 패키지 재료에 접합 전에 직선형, 격자무늬 형, 원형, 육각형 등 여러 가지 모양으로 패턴을 형성하는 SiO2/TiO2 등의 산화물 적층 구조나 Ti/Al 등의 메탈 적층 구조를 삽입하고 패키지 접합 면 위에 접합제(230)를 이용하여 접합하여 이루어진다.
한편, 실시예에 따른 발광소자의 제조방법은 발광소자 칩을 패키지 재료에 접합 후 접합제(230)를 1.5기압 이상으로 가압하는 공정을 거칠 수 있다.
실시예에 따라 발광소자 칩과 패키지 몸체의 접합 후 가압공정을 거치는 경우 일반적인 평면 형태의 사파이어 후면을 가지는 LED 칩(Chip)을 접합하는 경우에 발생하는 광 소멸이 발생하는 커다란 공극의 형성이 억제되게 되며, 일반적으로 가압 공정을 거치지 않은 경우 공극이 차지하는 비율이 5% 이상인데 반하여 2% 이하로 50% 이상이 개선되게 된다.
한편, 실시예는 상기 발광소자 칩의 기판(105)에 소정의 광추출 패턴(P)을 포함할 수 있다. 예를 들어, 상기 광추출 패턴(P)은 PSS(Patterned Sapphire Substrate)일 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 반사층(120)의 패턴은 저면으로의 돌출부를 포함할 수 있고, 상기 광추출 패턴(P)과 상기 반사층의 돌출부와 수직으로 상호 서로 엇갈리게 배치될 수 있다.
예를 들어, 상기 반사층(120)의 SiO2/TiO2 등의 산화물 적층 구조나 Ti/Al 등의 메탈 적층 구조는 도 4a 내지 도 4d와 같이 여러 가지 패턴 모양이 가능하며, 상부 PSS 패턴이 없는 부분에 적층 구조가 위치하도록 얼라인(Align)하는 것이 PSS 패턴이 없는 부분에서 반사되지 못하고 기판 하부로 이동하는 빛을 상부로 반사하는데 기여할 수 있다.
상기 접합제(230)는 상기 반사층(120)의 패턴을 메울 수 있으며, 이에 따라 실시예에서 반사층(120)에 특정 패턴을 만들어 주면 접합제(230)의 퍼짐성에 제한이 있더라도 패턴 내에서만 퍼짐이 일어나면 되므로 큰 공극을 형성할 가능성이 현저히 낮아진다.
실시예에 따른 발광소자에 의하면, 기판(105) 후면에 형성된 반사층(120) 패턴 형태에 의해 접합제(230)의 불충분한 퍼짐 현상이 일정하게 제어되게 되어 그 결과로 매우 작고 균일한 공극(V)이 형성되게 되며 일반적인 평면 형태의 사파이어 후면을 가지는 LED 칩(Chip)을 접합하는 경우와는 달리 광 소멸이 발생하는 커다란 공극의 형성이 억제되게 된다.
예를 들어, 일반적으로 접합제는 끈적한 페이스트(paste) 형태로 페이스트를 드랍(drop)한 후 칩(chip)을 붙이는 과정에서 자연스럽게 퍼지는 과정을 거쳐 경화 공정을 거치게 되는데 이때 퍼짐성에 제한이 있으므로 골고루 퍼지지 못하고 큰 공극을 형성할 가능성이 높아진다.
실시예에서는 반사층(120)에 특정 패턴을 만들어 주면 패턴 내에서만 퍼짐이 일어나면 되므로 큰 공극을 형성할 가능성이 현저히 낮아질 수 있다.
LED 동작 시 활성층에서 발생한 빛의 대부분은 LED 칩(Chip)의 상부 표면이나 옆면을 통해 외부로 방출되게 되며 하부로 진행하는 빛의 일부는 PSS에 의한 난반사로 인해 다시 외부로 방출되게 된다.
또한, 하부로 진행하는 빛의 일부는 기존에는 LED 칩(Chip)과 패키지 재료 사이의 접합 면에 생성된 커다란 공극에 의한 광 소멸이 발생하나, 실시예에 의하면 작은 크기의 일정한 공극 형성을 통하여 광 소멸이 제한되게 되고 또한 상부 PSS 패턴이 없는 부위의 경로를 통해 나오는 빛들은 SiO2/TiO2 등의 산화물 적층 구조나 Ti/Al 등의 메탈 적층 구조가 가지는 고반사 특성에 따라 다시 상부로 진행을 하게 된다.
일단 상부로 진행된 빛들은 다시 LED 칩(Chip) 외부로 방출되어 광 효율을 높이게 되며 작고 일정한 공극 생성으로 인해 기존 LED 칩(Chip)에서 발생하는 불 균일한 열 방출이 억제되어 LED 패키지의 신뢰성 또한 증가하게 된다.
실시예에 따른 발광소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.
도 8은 실시예에 따른 조명 유닛의 사시도(1100)이다. 다만, 도 8의 조명 유닛(1100)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
실시예에서 상기 조명 유닛(1100)은 케이스몸체(1110)와, 상기 케이스몸체(1110)에 설치된 발광모듈부(1130)과, 상기 케이스몸체(1110)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1120)를 포함할 수 있다.
상기 케이스몸체(1110)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광모듈부(1130)은 기판(1132)과, 상기 기판(1132)에 탑재되는 적어도 하나의 발광소자 패키지(200)를 포함할 수 있다.
상기 기판(1132)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 상기 기판(1132)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
상기 기판(1132) 상에는 상기 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)(100)를 포함할 수 있다. 상기 발광 다이오드(100)는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈부(1130)는 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1120)는 상기 발광모듈부(1130)와 전기적으로 연결되어 전원을 공급할 수 있다. 실시예에서 상기 연결 단자(1120)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다.
예를 들어, 상기 연결 단자(1120)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
도 9는 실시예에 따른 백라이트 유닛의 분해 사시도(1200)이다. 다만, 도 9의 백라이트 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
실시예에 따른 백라이트 유닛(1200)은 도광판(1210)과, 상기 도광판(1210)에 빛을 제공하는 발광모듈부(1240)와, 상기 도광판(1210) 아래에 반사 부재(1220)와, 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220)를 수납하는 바텀 커버(1230)를 포함할 수 있으나 이에 한정되지 않는다.
상기 도광판(1210)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1210)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈부(1240)은 상기 도광판(1210)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 상기 백라이트 유닛이 설치되는 디스플레이 장치의 광원으로써 작용하게 된다.
상기 발광모듈부(1240)은 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는). 구체적으로는, 상기 발광모듈부(1240)은 기판(1242)과, 상기 기판(1242)에 탑재된 다수의 발광소자 패키지(200)를 포함하는데, 상기 기판(1242)이 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는다.
상기 기판(1242)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다.
다만, 상기 기판(1242)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.
그리고, 상기 다수의 발광소자 패키지(200)는 상기 기판(1242) 상에 빛이 방출되는 발광면이 상기 도광판(1210)과 소정 거리 이격되도록 탑재될 수 있다.
상기 도광판(1210) 아래에는 상기 반사 부재(1220)가 형성될 수 있다. 상기 반사 부재(1220)는 상기 도광판(1210)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 백라이트 유닛의 휘도를 향상시킬 수 있다. 상기 반사 부재(1220)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1230)는 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1230)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1230)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.
실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 광효율을 증대시킬 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다.
따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다.
예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
200: 발광소자 패키지, 205: 패키지 몸체
105: 기판, 110: 발광구조물
230: 접합제, 120: 반사층

Claims (14)

  1. 패키지 몸체;
    기판 상에 발광구조물을 구비하며 상기 패키지 몸체 상에 배치되는 발광소자 칩;
    상기 패키지 몸체와 상기 발광소자 칩 사이에 배치되는 접합제;
    상기 발광소자 칩과 상기 접합체 사이에 구비되는 반사층;을 포함하고,
    상기 반사층은 소정의 패턴을 포함하는 발광소자 패키지.
  2. 제1 항에 있어서,
    상기 반사층은
    상기 발광소자 칩의 상기 기판 저면에 형성되는 발광소자 패키지.
  3. 제2 항에 있어서,
    상기 반사층의 패턴은
    상기 발광소자 칩의 기판의 저면을 일부 노출시키는 발광소자 패키지.
  4. 제2 항에 있어서,
    상기 반사층의 패턴은
    상기 발광소자 칩의 기판의 저면을 노출시키지 않는 발광소자 패키지.
  5. 제1 항 내지 제4 항 중 어느 하나의 항에 있어서,
    상기 접합제는
    상기 반사층의 패턴을 메우는 발광소자 패키지.
  6. 제2 항에 있어서,
    상기 발광소자 칩의 기판에는 소정의 광추출 패턴을 포함하는 발광소자 패키지.
  7. 제6 항에 있어서,
    상기 반사층의 패턴은 저면으로의 돌출부를 포함하고,
    상기 광추출 패턴과 상기 반사층의 돌출부와 수직으로 상호 서로 엇갈리는 발광소자 패키지.
  8. 제1 항 내지 제4 항 중 어느 하나의 항에 있어서,
    상기 반사층은
    제1유전체층 및 상기 제1유전체 상에 상기 제1유전체층과 굴절률이 다른 제2 유전체층 페어가 복수 개 형성된 발광소자 패키지.
  9. 제8 항에 있어서,
    상기 반사층은
    DBR(Distributed Bragg Reflector)층인 발광소자 패키지.
  10. 제8 항에 있어서,
    상기 DBR층은
    SiO2/TiO2가 페어가 복수 개 적층된 발광소자 패키지.
  11. 제1 항 내지 제4 항 중 어느 하나의 항에 있어서,
    상기 반사층의 소정의 패턴은
    제1 방향으로 연장되는 복수개의 제1 트렌치 라인을 포함하는 발광소자 패키지.
  12. 제11 항에 있어서,
    상기 반사층의 소정의 패턴은
    상기 제1 방향과 수직인 제2 방향으로 연장되는 복수개의 제2 트렌치 라인을 더 포함하는 발광소자 패키지.
  13. 제1 항 내지 제4 항 중 어느 하나의 항에 있어서,
    상기 반사층의 소정의 패턴은
    원 형태의 그루브(groove)를 포함하는 발광소자 패키지.
  14. 제1 항 내지 제4 항 중 어느 하나의 항에 있어서,
    상기 반사층의 소정의 패턴은
    육각형 형태의 그루부(groove)를 포함하는 발광소자 패키지.
KR1020110141941A 2011-12-26 2011-12-26 발광소자 패키지 KR20130074071A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110141941A KR20130074071A (ko) 2011-12-26 2011-12-26 발광소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110141941A KR20130074071A (ko) 2011-12-26 2011-12-26 발광소자 패키지

Publications (1)

Publication Number Publication Date
KR20130074071A true KR20130074071A (ko) 2013-07-04

Family

ID=48988250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110141941A KR20130074071A (ko) 2011-12-26 2011-12-26 발광소자 패키지

Country Status (1)

Country Link
KR (1) KR20130074071A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10401557B2 (en) 2015-05-29 2019-09-03 Samsung Electronics Co., Ltd. Semiconductor light emitting diode chip and light emitting device having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10401557B2 (en) 2015-05-29 2019-09-03 Samsung Electronics Co., Ltd. Semiconductor light emitting diode chip and light emitting device having the same

Similar Documents

Publication Publication Date Title
US8748932B2 (en) Light emitting device having curved top surface with fine unevenness
KR101894025B1 (ko) 발광소자
KR101701510B1 (ko) 발광소자
KR20130019279A (ko) 발광소자
EP2369644B1 (en) Light emitting diode, light emitting diode package and lighting system including the same
US20120187369A1 (en) Light emitting device
KR101956048B1 (ko) 발광소자
KR101798238B1 (ko) 발광소자
KR20130079873A (ko) 발광소자 및 이를 포함하는 조명시스템
KR101500029B1 (ko) 발광소자
KR101904034B1 (ko) 발광소자 및 이를 포함하는 조명시스템
KR20130074071A (ko) 발광소자 패키지
KR20130074072A (ko) 발광소자 패키지
KR101823687B1 (ko) 발광소자
KR20130016947A (ko) 발광소자
KR101871498B1 (ko) 발광소자
KR101886153B1 (ko) 발광소자
KR101829798B1 (ko) 발광소자
KR101814052B1 (ko) 발광소자
KR101856213B1 (ko) 발광소자 및 그 제조방법
KR20150089816A (ko) 발광소자 및 이를 구비하는 조명 시스템
KR101920238B1 (ko) 발광소자
KR20130076335A (ko) 발광소자
KR20130018069A (ko) 발광소자
KR20130079867A (ko) 발광소자

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid