KR101920238B1 - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR101920238B1
KR101920238B1 KR1020120057424A KR20120057424A KR101920238B1 KR 101920238 B1 KR101920238 B1 KR 101920238B1 KR 1020120057424 A KR1020120057424 A KR 1020120057424A KR 20120057424 A KR20120057424 A KR 20120057424A KR 101920238 B1 KR101920238 B1 KR 101920238B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
emitting device
type semiconductor
Prior art date
Application number
KR1020120057424A
Other languages
English (en)
Other versions
KR20130134135A (ko
Inventor
임현철
정명훈
김설희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120057424A priority Critical patent/KR101920238B1/ko
Publication of KR20130134135A publication Critical patent/KR20130134135A/ko
Application granted granted Critical
Publication of KR101920238B1 publication Critical patent/KR101920238B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 기판; 상기 기판 상에 소정의 간격으로 이격되어 배치되는 복수의 나노패턴 탬플릿; 상기 나노패턴 탬플릿 상에 핏(pit)을 포함하는 버퍼층; 상기 핏을 메우는 전위차단 패턴; 상기 전위차단 패턴과 상기 버퍼층 상에 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 활성층; 및 상기 활성층 상에 제2 도전형 반도체층;을 포함한다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 화합물 반도체로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
종래의 질화물 반도체 발광소자는 저온에서 성장한 GaN 혹은 AlN를 버퍼층을 이용한 2 스텝성장(step growth) 방식을 사용한다.
그런데, 종래기술에 의하면 성장방향으로 TD(threading dislocation)등의 전위가 전파되게 되고, TD(threading dislocation)는 비발광재결합 사이트로 작용하여 광도가 저하될 수 있고, ESD 특성에도 악영향을 미칠 수 있고, 리키지 소스로 작용하여 저전류 특성이 저하되는 등 발광소자의 제반 특성에 악영향을 미치고 있다.
실시예는 발광소자의 특성을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
실시예에 따른 발광소자는 기판; 상기 기판 상에 소정의 간격으로 이격되어 배치되는 복수의 나노패턴 탬플릿; 상기 나노패턴 탬플릿 상에 핏(pit)을 포함하는 버퍼층; 상기 핏을 메우는 전위차단 패턴; 상기 전위차단 패턴과 상기 버퍼층 상에 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 활성층; 및 상기 활성층 상에 제2 도전형 반도체층;을 포함한다.
또한, 실시예에 따른 발광소자는 제2 전극층; 상기 제2 전극층 상에 제2 도전형 반도체층; 상기 제2 도전형 반도체층 상에 활성층; 상기 활성층 상에 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 핏을 포함하는 버퍼층; 및 상기 핏을 메우는 전위차단 패턴;을 포함한다.
실시예는 TD(threading dislocation)등의 전위를 효과적으로 차단하여 발광소자의 특성을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
도 1은 제1 실시예에 따른 발광소자의 단면도.
도 2 내지 도 8은 제1 실시예에 따른 발광소자의 제조방법의 공정 예시도.
도 9는 제2 실시예에 따른 발광소자의 단면도.
도 10 내지 도 12는 제2 실시예에 따른 발광소자의 제조방법의 공정 예시도.
도 13은 실시예에 따른 발광소자 패키지의 단면도.
도 14 내지 도 16은 실시 예에 따른 조명장치를 나타낸 도면이다.
도 17 및 도 18은 실시 예에 따른 조명장치의 다른 예를 나타낸 도면이다.
도 19는 실시예에 따른 백라이트 유닛의 사시도.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
(실시예)
도 1는 실시예에 따른 발광소자(100)의 단면도이다.
제1 실시예에 따른 발광소자(100)는 기판(105)과, 상기 기판(105) 상에 소정의 간격으로 이격되어 배치되는 복수의 나노패턴 탬플릿(106)과, 상기 나노패턴 탬플릿(106) 상에 핏(pit)(P)을 포함하는 버퍼층(108)과, 상기 핏(P)을 메우는 전위차단 패턴(109)과, 상기 전위차단 패턴(109)과 상기 버퍼층(108) 상에 제1 도전형 반도체층(112)과, 상기 제1 도전형 반도체층(112) 상에 활성층(114), 및 상기 활성층(114) 상에 제2 도전형 반도체층(116)을 포함할 수 있다.
상기 나노패턴 탬플릿(106)은 AAO(Anodic Aluminum Oxide)을 포함할 수 있으나 이에 한정되는 것은 아니다.
상기 나노패턴 탬플릿(106)과 상기 핏(P)은 상하간에 오버랩되지 않을 수 있다. 이를 통해 실시예에 의하면 나노패턴 탬플릿(106)에서 TD(threading dislocation)를 1차 차단하고, 핏(P)을 메우는 전위차단 패턴(109)에 의해 TD를 2차 차단함으로써 TD의 확산을 매우 효과적으로 차단할 수 있다.
예를 들어, 일반적으로 성장방향으로 TD(threading dislocation)가 전파되고 이들이 V-핏(pit)을 만든다. V-핏 안에 SiO2, SiN 등의 절연물질 패턴이 있으면 이들은 전위(dislocation)의 전파를 막게 된다.
즉, 실시예는 나노패턴 탬플릿(106), 예를 들어 AAO를 통해 TD를 1차로 차폐하고, V-pit 형성 후 SiO2등의 절연물질을 채워 2차로 TD를 차폐하여 이후 형성되는 에피(Epi) 내부의 TD를 혁신적으로 줄일 수 있다.
이를 통해 TD(threading dislocation)으로부터 생기는 캐리어의 비발광결합을 줄여 광도가 향상될 수 있으며 ESD 문제가 개선되며, 저전류특성 향상 등을 기대할 수 있다.
실시예는 TD(threading dislocation)등의 전위를 효과적으로 차단하여 발광소자의 특성을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
이하, 도 2 내지 도 8을 참조하여 제1 실시예에 따른 발광소자의 제조방법을 설명한다.
우선, 도 2와 같이 기판(105)을 준비한다.
상기 기판(105)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일수 있다.
예를 들어, 상기 기판(105)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(105) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다.
다음으로, 도 3과 같이 상기 기판(105) 상에 소정의 간격으로 이격되어 배치되는 복수의 나노패턴 탬플릿(106)을 형성한다.
실시예에서 상기 나노패턴 탬플릿(106)은 AAO(Anodic Aluminum Oxide)을 포함할 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 기판(105) 상에 Al을 소정 두께로 증착한 후, 옥살산 용액 등을 이용하여 소정의 전류를 주입하여 electrochemical etching을 진행하여 형성할 수 있으며, 포어와이드닝(pore wideing) 공정을 진행하여 나노패턴 탬플릿(106)의 사이즈를 제어할 수 있으나 이에 한정되는 것은 아니다.
실시예에서 나노패턴 탬플릿(106) 사이의 간격(구멍)은 10nm~ 수백 nm로 제어함으로써 전위차단을 효과적으로 하면서 이후 형성될 버퍼층(108)의 성장을 제어할 수 있다. 상기 나노패턴 탬플릿(106)의 단면은 사각형일 수 있으나 이에 한정되는 것은 아니며, 삼각형, 오각형 등 다각형 일 수 있고, 상기 나노패턴 탬플릿(106)의 상면은 사각형, 삼각형 등의 다각형, 원형 또는 다면체 등일 수 있다.
다음으로, 도 4a와 같이, 상기 나노패턴 탬플릿(106) 상에 핏(pit)(P)을 포함하는 버퍼층(108)을 형성한다. 상기 버퍼층(108)은 상기 복수의 나노패턴 탬플릿(106) 사이에 의해 노출되는 기판(105) 상에서 측면성장이 되어 머지되면서 형성될 수 있고, 나노패턴 탬플릿(106) 상측에 핏(P)을 구비하여 형성될 수 있다.
상기 버퍼층의 두께는 수십nm~수 ㎛로 제어되어, 핏(P)의 넓이는 수십nm~수백nm로 제어되어 측면성장이 적절히 진행되어 버퍼층이 머지됨으로써 핏을 형성할 수 있다. 상기 핏(P)의 형태는 V 형상(shape) 또는 삼각형 형태 등을 포함할 수 있으나 이에 한정되는 것은 아니다.
상기 버퍼층(108)은 상기 발광구조물(110)의 재료와 기판(105)의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층(108)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
도 4b와 같이 실시예에서, 상기 버퍼층(108)은 복수로 형성될 수 있다. 예를 들어, 상기 버퍼층(108)은 제1 버퍼층(108a), 제2 버퍼층(108b)을 포함할 수 있고, 상기 제1 버퍼층(108a)은 언도프트 질화갈륨층일 수 있고, 상기 제2 버퍼층(108b)은 AlxGa(1-x)N(0≤x≤1)/GaN 초격자층일 수 있다.
상기 제2 버퍼층(108b)인 AlxGa(1-x)N(0≤x≤1)/GaN 초격자층은 발광구조물의 재료와 기판(105)의 격자 부정합에 따른 전위(dislocations)를 더욱 효과적으로 차단시켜줄 수 있다.
실시예는 도 4b와 같이 제2 버퍼층(108b)이 AlxGa(1-x)N(0≤x≤1)/GaN 초격자층인 경우 이후 공정에서 버퍼층(108)이 형성된 경우 초격자층인 제2 버퍼층(108b)에서 상기 나노패턴 탬플릿(106)과 제2 전위차단 패턴(109) 사이로 전파되는 전위를 효과적으로 차단시켜줄 수 있다.
다음으로, 도 5a와 같이 상기 버퍼층(108)의 핏(P)을 메우는 전위차단 패턴(109)을 형성한다. 상기 전위차단 패턴(109)은 절연층 패턴 또는 반도체 패턴을 포함할 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 전위차단 패턴(109)은 SiO2, Si3N4 등의 절연층 패턴을 포함할 수 있다. 또한, 상기 전위차단 패턴(109)은 SiOx, SiNx 등의 세라믹 물질의 반도체 패턴일 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 버퍼층(108)의 핏(P)을 메우는 SiO2, SiN등의 물질을 코팅하고 적절히 식각하여 표면에는 절연물질이 제거되고 핏 내부에는 전위차단 패턴(109) 물질이 존재하도록 한다.
도 5a와 같이, 실시예에서 상기 나노패턴 탬플릿(106)과 상기 핏(P)에 형성되는 전위차단 패턴(109)은 상하간에 오버랩되지 않을 수 있다. 이를 통해 실시예에 의하면 나노패턴 탬플릿(106)에서 TD(threading dislocation)를 1차 차단하고, 핏(P)을 메우는 전위차단 패턴(109)에 의해 TD를 2차 차단함으로써 TD의 확산을 매우 효과적으로 차단할 수 있다.
예를 들어, 일반적으로 성장방향으로 TD(threading dislocation)가 전파되고 이들이 V-핏(pit)을 만든다. V-핏 안에 SiO2, SiN 등의 절연물질 패턴이 있으면 이들은 전위(dislocation)의 전파를 막게 된다.
이를 통해 TD(threading dislocation)으로부터 생기는 캐리어의 비발광결합을 줄여 광도가 향상될 수 있으며 ESD 문제가 개선되며, 저전류특성 향상 등을 기대할 수 있다.
또한, 실시예는 도 5b와 같이 상기 나노패턴 탬플릿(106)과 상기 핏(P)에 형성되는 제2 전위차단 패턴(109b)은 상하간에 적어도 일부 오버랩되어 상기 나노패턴 탬플릿(106)과 제2 전위차단 패턴(109b) 사이로 전파되는 전위를 차단할 수 있다.
또한, 실시예에서 도 4b와 같이 제2 버퍼층(108b)이 AlxGa(1-x)N(0≤x≤1)/GaN 초격자층인 경우 상기 나노패턴 탬플릿(106)과 제2 전위차단 패턴(109) 사이로 전파되는 전위를 제2 버퍼층(108b)에서 효과적으로 차단시켜줄 수 있다.
실시예는 TD(threading dislocation)등의 전위를 효과적으로 차단하여 발광소자의 특성을 향상시킬 수 있는 발광소자 및 발광소자의 제조방법을 제공할 수 있다.
다음으로, 도 6과 같이 상기 전위차단 패턴(109)과 상기 버퍼층(108) 상에 발광구조물(110)을 형성한다. 예를 들어, 상기 발광구조물(110)은 제1 도전형 반도체층(112)과, 상기 제1 도전형 반도체층(112) 상에 활성층(114), 및 상기 활성층(114) 상에 제2 도전형 반도체층(116)을 포함할 수 있다.
상기 제1 도전형 반도체층(112)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.
상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 제1 도전형 반도체층(112)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(112)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
다음으로, 상기 제1 도전형 반도체층(112) 상에 전류확산층(122)을 형성하여 내부 양자효율을 향상시킴으로써 광효율을 증대시킬 수 있다. 상기 전류확산층(122)은 언도프트 질화갈륨층(undoped GaN layer)일 수 있으나 이에 한정되는 것은 아니다.
다음으로, 실시예는 상기 전류확산층 상에 전자주입층(미도시)을 형성하여 발광효율을 향상시킬 수 있다. 상기 전자주입층은 제1 도전형 질화갈륨층일 수 있다. 예를 들어, 상기 전자주입층은 n형 도핑원소가 6.0x1018atoms/cm3~8.0x1018atoms/cm3의 농도로 도핑 됨으로써 효율적으로 전자주입을 할 수 있다.
또한, 실시예는 전자주입층 상에 스트레인 제어층(124)을 형성할 수 있다. 상기 스트레인 제어층(124)은 제1 도전형 반도체층(112)과 활성층(114) 사이의 격자 불일치에 기이한 응력을 효과적으로 완화시킬 수 있다.
실시예에서 상기 스트레인 제어층(124)은 다층(multi-layer)으로 형성될 수 있다. 예를 들어, 상기 스트레인 제어층(124)은 AlxInyGa1 -x- yN 및 GaN을 복수의 쌍(pair)으로 구비할 수 있으나 이에 한정되는 것은 아니다.
상기 스트레인 제어층(124)의 격자상수는 상기 제1 도전형 반도체층(112)의 격자상수보다는 크되, 상기 활성층(114)의 격자상수보다는 작을 수 있다. 이에 따라 활성층(114)과 제1 도전형 반도체층(112) 사이에 격자상수 차이에 의한 스트레스를 최소화할 수 있다.
이후, 상기 스트레인 제어층(124) 상에 활성층(114)을 형성한다.
상기 활성층(114)은 제1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(114)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
다음으로, 상기 활성층(114) 상에 전자차단층(126)을 형성할 수 있다.
실시예에서 상기 활성층(114) 상에는 전자차단층(126)이 형성되어 전자 차단(electron blocking) 및 활성층의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선할 수 있다. 예를 들어, 상기 전자차단층(126)은 AlxInyGa(1-x-y)N(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 상기 활성층(114)의 에너지 밴드 갭보다는 높은 에너지 밴드 갭을 가질 수 있으며, 약 100Å~ 약 600Å의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.
또한, 상기 전자차단층(126)은 AlzGa(1-z)N/GaN(0≤z≤1) 초격자(superlattice)로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 전자차단층(126)은 p형으로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다. 예를 들어, 상기 전자차단층(126)은 Mg이 약 1018~1020/cm3 농도 범위로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.
상기 전자차단층(126)은 활성층(114)에서 재결합되지 않고, p형 반도체층으로 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다. 또한, 상기 전자차단층(126)은 p형 또는 n형 불순물로 도핑될 수 있다. 예를 들어, 상기 전자차단층(126)은 Mg이 약 1018~1020/cm3 농도 범위로 이온주입 등의 방법을 사용하여 도핑되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.
다음으로, 상기 전자차단층(126) 상에 제2 도전형 반도체층(116)을 형성한다.
상기 제2 도전형 반도체층(116)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다.
예를 들어, 상기 제2 도전형 반도체층(116)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(116)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제2 도전형 반도체층(116)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 제1 도전형 반도체층(112)은 n형 반도체층, 상기 제2 도전형 반도체층(116)은 p형 반도체층으로 구현할 수 있으나 이에 한정되지 않으며, 제1 도전형 반도체층(112)은 p형 반도체층, 상기 제2 도전형 반도체층(116)은 n형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
다음으로, 도 7과 같이 상기 제1 도전형 반도체층(112)의 일부가 노출되도록 메사 식각 공정을 진행할 수 있다. 예를 들어, 상기 제2 도전형 반도체층(116), 전자차단층(126), 활성층(114), 스트레인 제어층(124), 전류확산층, 전류주입층(122) 등의 일부를 제거하여 상기 제1 도전형 반도체층(112)의 일부가 노출되도록 할 수 있다.
다음으로, 도 8과 같이, 상기 제2 도전형 반도체층(116) 상에 투광성 오믹층(130)을 포함할 수 있으며, 캐리어 주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 투광성 오믹층(130)은 반도체와 전기적인 접촉인 우수한 물질로 형성될 수 있다.
예를 들어, 상기 투광성 오믹층(130)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
이후, 상기 노출된 제1 도전형 반도체층(112) 상에 제1 전극(141)을 형성하고, 상기 투광성 오믹층(130) 상에 제2 전극(142)을 형성할 수 있다.
실시예는 TD(threading dislocation)등의 전위를 효과적으로 차단하여 발광소자의 특성을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
도 9는 제2 실시예에 따른 발광소자(102)의 단면도이다.
제2 실시예에 따른 발광소자(102)는 제2 전극층(150)과, 상기 제2 전극층(150) 상에 제2 도전형 반도체층(116)과, 상기 제2 도전형 반도체층(116) 상에 활성층(114)과, 상기 활성층(114) 상에 제1 도전형 반도체층(112)과, 상기 제1 도전형 반도체층(112) 상에 핏(P)을 포함하는 버퍼층(108)과, 상기 핏(P)을 메우는 전위차단 패턴(109)을 포함할 수 있다.
제2 실시예는 상기 제1 실시예의 기술적인 특징을 채용할 수 있다.
예를 들어, 상기 버퍼층(108)은 제1 버퍼층(108a), 제2 버퍼층(108b)을 포함하고, 상기 제1 버퍼층(108a)은 언도프트 질화갈륨층을 포함하며, 상기 제2 버퍼층(108b)은 AlxGa(1-x)N(0≤x≤1)/GaN 초격자층을 포함할 수 있다.
상기 버퍼층(108)은 상기 핏(P) 상에 돌출부(Q)를 포함할 수 있고, 상기 돌출부(Q)는 복수로 이격되어 배치될 수 있다.
상기 돌출부(Q)는 상기 핏(P)과 오버랩될 수 있다.
제2 실시예에 의하면 복수로 이격되어 배치된 핏(P) 내부의 전위차단 패턴(109) 또는 돌출부(Q)에 의해 광추출 효율을 향상시킬 수 있다.
또한, 제2 실시예는 핏(P) 내부의 전위차단 패턴(109) 등에 의해 TD(threading dislocation)등의 전위를 효과적으로 차단하여 발광소자의 특성을 향상시킬 수 있다.
제2 실시예는 상기 제1 실시예와 달리 수직형 발광소자에 적용되는 예이다.
이하, 도 10 내지 도 12를 참조하여 제2 실시예에 따른 발광소자의 제조방법을 설명한다.
우선, 도 10과 같이 제1 실시예의 도 6과 같은 공정을 진행한다.
이후, 도 11과 같이 상기 도 10의 결과물의 제2 도전형 반도체층 상에 제2 전극층(150)을 형성한다.
도 10에 의하면, 상기 버퍼층(108)의 핏(P)을 메우는 전위차단 패턴(109)을 형성한다. 실시예에서 상기 나노패턴 탬플릿(106)과 상기 핏(P)에 형성되는 전위차단 패턴(109)은 상하간에 오버랩되지 않을 수 있다. 이를 통해 실시예에 의하면 나노패턴 탬플릿(106)에서 TD(threading dislocation)를 1차 차단하고, 핏(P)을 메우는 전위차단 패턴(109)에 의해 TD를 2차 차단함으로써 TD의 확산을 매우 효과적으로 차단할 수 있다.
실시예는 TD(threading dislocation)등의 전위를 효과적으로 차단하여 발광소자의 특성을 향상시킬 수 있는 발광소자 및 발광소자의 제조방법을 제공할 수 있다.
도 11에 의하면, 제2 실시예에서 제2 전극층(150)은 오믹층(152), 반사층(154), 결합층(미도시), 도전성 기판(156) 등을 포함할 수 있다. 상기 제2 전극층(150)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수도 있다.
예를 들어, 상기 제2 전극층(150)은 오믹층(152)을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 오믹층은 반도체와 전기적인 접촉인 우수한 물질로 형성될 수 있다. 예를 들어, 상기 오믹층(152)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
또한, 상기 반사층(154)은 반사성이 우수하고, 전기적인 접촉이 우수한 물질로 형성될 수 있다. 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(154)은 상기 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다.
또한, 상기 제2 전극층(150)이 결합층을 포함하는 경우 상기 반사층(154)이 결합층의 기능을 하거나, 상기 결합층은 결합력이 우수한 물질로 형성될 수 있다. 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.
또한, 제2 전극층(150)은 도전성 기판(156)을 포함할 수 있다. 만약, 상기 제1 도전형 반도체층(112)이 50㎛ 이상으로 충분히 두꺼운 경우에는 도전성 기판을 형성하는 공정은 생략될 수 있다. 상기 도전성 기판(156)은 효율적으로 정공을 주입할 수 있도록 전기 전도성이 우수한 금속, 금속합금, 혹은 전도성 반도체 물질로 이루어질 수 있다. 예를 들어, 상기 도전성 기판(156)은 구리(Cu), 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 몰리브덴(Mo), 백금(Pt), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC 등) 등을 선택적으로 포함할 수 있다.
상기 도전성 기판(156)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.
다음으로 도 12와 같이, 상기 기판(105)을 제거한다. 상기 기판(105)을 제거하는 방법은 고출력의 레이저를 이용하여 기판을 분리하거나 화학적 식각 방법을 사용할 수 있다. 또한, 상기 기판(105)은 물리적으로 갈아냄으로써 제거할 수도 있다.
예를 들어, 레이저 리프트 오프 방법은 상온에서 소정의 에너지를 가해주게 되면 상기 기판(105)과 발광구조물의 계면에서 에너지가 흡수되어 발광구조물의 접합표면이 열분해 되어 기판(105)과 발광구조물을 분리할 수 있다.
이때, 제2 실시예에서 상기 나노패턴 탬플릿(106)은 상기 기판(105)의 제거시에 제거될 수 있으나 이에 한정되는 것은 아니며 잔존할수도 있다.
도 12는 상기 나노패턴 탬플릿(106)이 제거된 형태를 예시하고 있으나 실시예가 이에 한정되는 것은 아니다.
제2 실시예에 의하면 상기 버퍼층(108)은 상기 핏(P) 상에 돌출부(Q)를 포함할 수 있고, 상기 돌출부(Q)는 복수로 이격되어 배치될 수 있다. 상기 돌출부(Q)는 상기 핏(P)과 오버랩될 수 있다. 상기 돌출부(Q)의 단면 형태는 상기 나노패턴 탬플릿(106)의 형태와 대응되는 형태를 포함할 수 있고, 상기 돌출부(Q)의 단면 형태는 사각형, 삼각형 등일 수 있으나 이에 한정되는 것은 아니다.
제2 실시예에 의하면 복수로 이격되어 배치된 핏(P) 내부의 전위차단 패턴(109) 또는 돌출부(Q)에 의해 광추출 효율을 향상시킬 수 있다.
또한, 제2 실시예는 핏(P) 내부의 전위차단 패턴(109) 등에 의해 TD(threading dislocation)등의 전위를 효과적으로 차단하여 발광소자의 특성을 향상시킬 수 있다.
도 13은 실시예에 따른 발광소자가 배치된 발광소자 패키지(200)를 설명하는 도면이다.
실시예에 따른 발광 소자 패키지는 패키지 몸체부(205)와, 상기 패키지 몸체부(205) 상에 배치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205) 상에 배치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(230)가 포함된다.
상기 패키지 몸체부(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 도 1에 예시된 수평형 발광 소자가 적용될 수 있으나 이에 한정되는 것은 아니며, 제2 실시예에 따른 발광소자(102)도 적용될 수 있다.
상기 발광 소자(100)는 상기 패키지 몸체부(205) 상에 배치되거나 상기 제3 전극층(213) 또는 제4 전극층(214) 상에 배치될 수 있다.
상기 발광 소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 발광 소자(100)가 상기 제3 전극층(213) 및 제4 전극층(214)과 각각 와이어를 통해 전기적으로 연결된 것이 예시되어 있으나 이에 한정되는 것은 아니다.
상기 몰딩부재(230)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(230)에는 형광체(232)가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시예에 따른 발광소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.
도 14 내지 도 16은 실시 예에 따른 조명장치를 나타낸 도면이다.
도 14는 실시 예에 따른 조명 장치를 위에서 바라본 사시도이고, 도 15는 도 14에 도시된 조명 장치를 아래에서 바라본 사시도이고, 도 16은 도 14에 도시된 조명 장치의 분해 사시도이다.
도 14 내지 도 16을 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 또는 발광소자 패키지를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)를 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.
상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
도 17 및 도 18은 실시 예에 따른 조명장치의 다른 예를 나타낸 도면이다.
도 17은 실시 예에 따른 조명 장치의 사시도이고, 도 18은 도 17에 도시된 조명 장치의 분해 사시도이다.
도 17 및 도 18을 참조하면, 실시 예에 따른 조명 장치는 커버(3100), 광원부(3200), 방열체(3300), 회로부(3400), 내부 케이스(3500), 소켓(3600)을 포함할 수 있다. 상기 광원부(3200)는 실시 예에 따른 발광소자 또는 발광소자 패키지를 포함할 수 있다.
상기 커버(3100)는 벌브(bulb) 형상을 가지며, 속이 비어 있다. 상기 커버(3100)는 개구(3110)를 갖는다. 상기 개구(3110)를 통해 상기 광원부(3200)와 부재(3350)가 삽입될 수 있다.
상기 커버(3100)는 상기 방열체(3300)와 결합하고, 상기 광원부(3200)와 상기 부재(3350)를 둘러쌀 수 있다. 상기 커버(3100)와 상기 방열체(3300)의 결합에 의해, 상기 광원부(3200)와 상기 부재(3350)는 외부와 차단될 수 있다. 상기 커버(3100)와 상기 방열체(3300)의 결합은 접착제를 통해 결합할 수도 있고, 회전 결합 방식 및 후크 결합 방식 등 다양한 방식으로 결합할 수 있다. 회전 결합 방식은 상기 방열체(3300)의 나사홈에 상기 커버(3100)의 나사선이 결합하는 방식으로서 상기 커버(3100)의 회전에 의해 상기 커버(3100)와 상기 방열체(3300)가 결합하는 방식이고, 후크 결합 방식은 상기 커버(3100)의 턱이 상기 방열체(3300)의 홈에 끼워져 상기 커버(3100)와 상기 방열체(3300)가 결합하는 방식이다.
상기 커버(3100)는 상기 광원부(3200)와 광학적으로 결합한다. 구체적으로 상기 커버(3100)는 상기 광원부(3200)의 발광 소자(3230)로부터의 광을 확산, 산란 또는 여기시킬 수 있다. 상기 커버(3100)는 일종의 광학 부재일 수 있다. 여기서, 상기 커버(3100)는 상기 광원부(3200)로부터의 광을 여기시키기 위해, 내/외면 또는 내부에 형광체를 가질 수 있다.
상기 커버(3100)의 내면에는 유백색 도료가 코팅될 수 있다. 여기서, 유백색 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(3100)의 내면의 표면 거칠기는 상기 커버(3100)의 외면의 표면 거칠기보다 클 수 있다. 이는 상기 광원부(3200)로부터의 광을 충분히 산란 및 확산시키기 위함이다.
상기 커버(3100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(3100)는 외부에서 상기 광원부(3200)와 상기 부재(3350)가 보일 수 있는 투명한 재질일 수 있고, 보이지 않는 불투명한 재질일 수 있다. 상기 커버(3100)는 예컨대 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원부(3200)는 상기 방열체(3300)의 부재(3350)에 배치되고, 복수로 배치될 수 있다. 구체적으로, 상기 광원부(3200)는 상기 부재(3350)의 복수의 측면들 중 하나 이상의 측면에 배치될 수 있다. 그리고, 상기 광원부(3200)는 상기 부재(3350)의 측면에서도 상단부에 배치될 수 있다.
도 18에서, 상기 광원부(3200)는 상기 부재(3350)의 6 개의 측면들 중 3 개의 측면들에 배치될 수 있다. 그러나 이에 한정하는 것은 아니고, 상기 광원부(3200)는 상기 부재(3350)의 모든 측면들에 배치될 수 있다. 상기 광원부(3200)는 기판(3210)과 발광 소자(3230)를 포함할 수 있다. 상기 발광 소자(3230)는 기판(3210)의 일 면 상에 배치될 수 있다.
상기 기판(3210)은 사각형의 판 형상을 갖지만, 이에 한정되지 않고 다양한 형태를 가질 수 있다. 예를 들면, 상기 기판(3210)은 원형 또는 다각형의 판 형상일 수 있다. 상기 기판(3210)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. 또한, 인쇄회로기판 위에 패키지 하지 않은 LED 칩을 직접 본딩할 수 있는 COB(Chips On Board) 타입을 사용할 수 있다. 또한, 상기 기판(3210)은 광을 효율적으로 반사하는 재질로 형성되거나, 표면이 광을 효율적으로 반사하는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다. 상기 기판(3210)은 상기 방열체(3300)에 수납되는 상기 회로부(3400)와 전기적으로 연결될 수 있다. 상기 기판(3210)과 상기 회로부(3400)는 예로서 와이어(wire)를 통해 연결될 수 있다. 와이어는 상기 방열체(3300)를 관통하여 상기 기판(3210)과 상기 회로부(3400)를 연결시킬 수 있다.
상기 발광 소자(3230)는 적색, 녹색, 청색의 광을 방출하는 발광 다이오드 칩이거나 UV를 방출하는 발광 다이오드 칩일 수 있다. 여기서, 발광 다이오드 칩은 수평형(Lateral Type) 또는 수직형(Vertical Type)일 수 있고, 발광 다이오드 칩은 청색(Blue), 적색(Red), 황색(Yellow), 또는 녹색(Green)을 발산할 수 있다.
상기 발광 소자(3230)는 형광체를 가질 수 있다. 형광체는 가넷(Garnet)계(YAG, TAG), 실리케이드(Silicate)계, 나이트라이드(Nitride)계 및 옥시나이트라이드(Oxynitride)계 중 어느 하나 이상일 수 있다. 또는 형광체는 황색 형광체, 녹색 형광체 및 적색 형광체 중 어느 하나 이상일 수 있다.
상기 방열체(3300)는 상기 커버(3100)와 결합하고, 상기 광원부(3200)로부터의 열을 방열할 수 있다. 상기 방열체(3300)는 소정의 체적을 가지며, 상면(3310), 측면(3330)을 포함한다. 상기 방열체(3300)의 상면(3310)에는 부재(3350)가 배치될 수 있다. 상기 방열체(3300)의 상면(3310)은 상기 커버(3100)와 결합할 수 있다. 상기 방열체(3300)의 상면(3310)은 상기 커버(3100)의 개구(3110)와 대응되는 형상을 가질 수 있다.
상기 방열체(3300)의 측면(3330)에는 복수의 방열핀(3370)이 배치될 수 있다. 상기 방열핀(3370)은 상기 방열체(3300)의 측면(3330)에서 외측으로 연장된 것이거나 측면(3330)에 연결된 것일 수 있다. 상기 방열핀(3370)은 상기 방열체(3300)의 방열 면적을 넓혀 방열 효율을 향상시킬 수 있다. 여기서, 측면(3330)은 상기 방열핀(3370)을 포함하지 않을 수도 있다.
상기 부재(3350)는 상기 방열체(3300)의 상면(3310)에 배치될 수 있다. 상기 부재(3350)는 상면(3310)과 일체일 수도 있고, 상면(3310)에 결합된 것일 수 있다. 상기 부재(3350)는 다각 기둥일 수 있다. 구체적으로, 상기 부재(3350)는 육각 기둥일 수 있다. 육각 기둥의 부재(3350)는 윗면과 밑면 그리고 6 개의 측면들을 갖는다. 여기서, 상기 부재(3350)는 다각 기둥뿐만 아니라 원 기둥 또는 타원 기둥일 수 있다. 상기 부재(3350)가 원 기둥 또는 타원 기둥일 경우, 상기 광원부(3200)의 상기 기판(3210)은 연성 기판일 수 있다.
상기 부재(3350)의 6 개의 측면에는 상기 광원부(3200)가 배치될 수 있다. 6 개의 측면 모두에 상기 광원부(3200)가 배치될 수도 있고, 6 개의 측면들 중 몇 개의 측면들에 상기 광원부(3200)가 배치될 수도 있다. 도 18에서는 6 개의 측면들 중 3 개의 측면들에 상기 광원부(3200)가 배치되어 있다.
상기 부재(3350)의 측면에는 상기 기판(3210)이 배치된다. 상기 부재(3350)의 측면은 상기 방열체(3300)의 상면(3310)과 실질적으로 수직을 이룰 수 있다. 따라서, 상기 기판(3210)과 상기 방열체(3300)의 상면(3310)은 실질적으로 수직을 이룰 수 있다.
상기 부재(3350)의 재질은 열 전도성을 갖는 재질일 수 있다. 이는 상기 광원부(3200)로부터 발생되는 열을 빠르게 전달받기 위함이다. 상기 부재(3350)의 재질로서는 예를 들면, 알루미늄(Al), 니켈(Ni), 구리(Cu), 마그네슘(Mg), 은(Ag), 주석(Sn) 등과 상기 금속들의 합금일 수 있다. 또는 상기 부재(3350)는 열 전도성을 갖는 열 전도성 플라스틱으로 형성될 수 있다. 열 전도성 플라스틱은 금속보다 무게가 가볍고, 단방향성의 열 전도성을 갖는 이점이 있다.
상기 회로부(3400)는 외부로부터 전원을 제공받고, 제공받은 전원을 상기 광원부(3200)에 맞게 변환한다. 상기 회로부(3400)는 변환된 전원을 상기 광원부(3200)로 공급한다. 상기 회로부(3400)는 상기 방열체(3300)에 배치될 수 있다. 구체적으로, 상기 회로부(3400)는 상기 내부 케이스(3500)에 수납되고, 상기 내부 케이스(3500)와 함께 상기 방열체(3300)에 수납될 수 있다. 상기 회로부(3400)는 회로 기판(3410)과 상기 회로 기판(3410) 상에 탑재되는 다수의 부품(3430)을 포함할 수 있다.
상기 회로 기판(3410)은 원형의 판 형상을 갖지만, 이에 한정되지 않고 다양한 형태를 가질 수 있다.
예를 들면, 상기 회로 기판(3410)은 타원형 또는 다각형의 판 형상일 수 있다. 이러한 회로 기판(3410)은 절연체에 회로 패턴이 인쇄된 것일 수 있다. 상기 회로 기판(3410)은 상기 광원부(3200)의 기판(3210)과 전기적으로 연결된다. 상기 회로 기판(3410)과 상기 기판(3210)의 전기적 연결은 예로서 와이어(wire)를 통해 연결될 수 있다. 와이어는 상기 방열체(3300)의 내부에 배치되어 상기 회로 기판(3410)과 상기 기판(3210)을 연결할 수 있다.
다수의 부품(3430)은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원부(3200)의 구동을 제어하는 구동칩, 상기 광원부(3200)를 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있다.
상기 내부 케이스(3500)는 내부에 상기 회로부(3400)를 수납한다. 상기 내부 케이스(3500)는 상기 회로부(3400)를 수납하기 위해 수납부(3510)를 가질 수 있다. 상기 수납부(3510)는 예로서 원통 형상을 가질 수 있다. 상기 수납부(3510)의 형상은 상기 방열체(3300)의 형상에 따라 달라질 수 있다. 상기 내부 케이스(3500)는 상기 방열체(3300)에 수납될 수 있다. 상기 내부 케이스(3500)의 수납부(3510)는 상기 방열체(3300)의 하면에 형성된 수납부에 수납될 수 있다.
상기 내부 케이스(3500)는 상기 소켓(3600)과 결합될 수 있다. 상기 내부 케이스(3500)는 상기 소켓(3600)과 결합하는 연결부(3530)를 가질 수 있다. 상기 연결부(3530)는 상기 소켓(3600)의 나사홈 구조와 대응되는 나사산 구조를 가질 수 있다. 상기 내부 케이스(3500)는 부도체이다. 따라서, 상기 회로부(3400)와 상기 방열체(3300) 사이의 전기적 단락을 막는다.
예로서 상기 내부 케이스(3500)는 플라스틱 또는 수지 재질로 형성될 수 있다.
상기 소켓(3600)은 상기 내부 케이스(3500)와 결합될 수 있다. 구체적으로, 상기 소켓(3600)은 상기 내부 케이스(3500)의 연결부(3530)와 결합될 수 있다. 상기 소켓(3600)은 종래 재래식 백열 전구와 같은 구조를 가질 수 있다. 상기 회로부(3400)와 상기 소켓(3600)은 전기적으로 연결된다. 상기 회로부(3400)와 상기 소켓(3600)의 전기적 연결은 와이어(wire)를 통해 연결될 수 있다.
따라서, 상기 소켓(3600)에 외부 전원이 인가되면, 외부 전원은 상기 회로부(3400)로 전달될 수 있다. 상기 소켓(3600)은 상기 연결부(3550)의 나사선 구조과 대응되는 나사홈 구조를 가질 수 있다.
도 19는 실시예에 따른 백라이트 유닛의 분해 사시도(1200)이다. 다만, 도 19의 백라이트 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
실시예에 따른 백라이트 유닛(1200)은 도광판(1210)과, 상기 도광판(1210)에 빛을 제공하는 발광모듈부(1240)와, 상기 도광판(1210) 아래에 반사 부재(1220)와, 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220)를 수납하는 바텀 커버(1230)를 포함할 수 있으나 이에 한정되지 않는다.
상기 도광판(1210)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1210)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈부(1240)은 상기 도광판(1210)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 상기 백라이트 유닛이 배치되는 디스플레이 장치의 광원으로써 작용하게 된다.
상기 발광모듈부(1240)은 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는). 구체적으로는, 상기 발광모듈부(1240)은 기판(1242)과, 상기 기판(1242)에 탑재된 다수의 발광소자 패키지(200)를 포함하는데, 상기 기판(1242)이 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는다.
상기 기판(1242)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1242)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.
그리고, 상기 다수의 발광소자 패키지(200)는 상기 기판(1242) 상에 빛이 방출되는 발광면이 상기 도광판(1210)과 소정 거리 이격되도록 탑재될 수 있다.
상기 도광판(1210) 아래에는 상기 반사 부재(1220)가 형성될 수 있다. 상기 반사 부재(1220)는 상기 도광판(1210)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 백라이트 유닛의 휘도를 향상시킬 수 있다.
상기 반사 부재(1220)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1230)는 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1230)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1230)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.
실시예는 TD(threading dislocation)등의 전위를 효과적으로 차단하여 발광소자의 특성을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
기판(105), 나노패턴 탬플릿(106),
핏(pit)(P), 버퍼층(108),
전위차단 패턴(109), 제1 도전형 반도체층(112),
활성층(114), 제2 도전형 반도체층(116), 제2 전극층(150)

Claims (10)

  1. 기판;
    상기 기판 상에 소정의 간격으로 이격되어 배치되며 상기 기판의 상면과 접촉하는 복수의 나노패턴 탬플릿;
    상기 나노패턴 탬플릿 상에 핏(pit)을 포함하는 버퍼층;
    상기 핏을 메우는 전위차단 패턴;
    상기 전위차단 패턴과 상기 버퍼층 상에 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 활성층; 및
    상기 활성층 상에 제2 도전형 반도체층을 포함하고,
    상기 복수의 나노패턴 탬플릿은 상기 버퍼층 내에 배치되며,
    상기 전위차단 패턴은 상기 제1도전형 반도체층의 하면과 접촉하며,
    상기 나노패턴 탬플릿과 상기 전위차단 패턴은 상하간에 오버랩되지 않는 발광소자.
  2. 제1 항에 있어서,
    상기 나노패턴 탬플릿은
    AAO(Anodic Aluminum Oxide)을 포함하는 발광소자.
  3. 제2항에 있어서,
    상기 활성층과 상기 제2도전형 반도체층 사이에 배치되는 전자차단층을 포함하는 발광소자.
  4. 제3항에 있어서,
    상기 제1도전형 반도체층과 상기 활성층 사이에 배치되는 전류확산층을 포함하고,
    상기 전류확산층은 언도프트 질화갈륨층을 포함하는 발광소자.
  5. 제1 항 또는 제2 항에 있어서,
    상기 버퍼층은 제1 버퍼층, 제2 버퍼층을 포함하고,
    상기 제1 버퍼층은 언도프트 질화갈륨층을 포함하며,
    상기 제2 버퍼층은 AlxGa(1-x)N(0≤x≤1)/GaN 초격자층을 포함하는 발광소자.
  6. 제2 전극층;
    상기 제2 전극층 상에 제2 도전형 반도체층;
    상기 제2 도전형 반도체층 상에 활성층;
    상기 활성층 상에 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 핏을 포함하는 버퍼층; 및
    상기 핏을 메우는 전위차단 패턴을 포함하고,
    상기 전위차단 패턴은 상기 제1도전형 반도체층의 상면과 접촉하고,
    상기 버퍼층은 상기 제1도전형 반도체층에서 상기 버퍼층 방향으로 돌출되며 서로 이격되어 배치되는 복수의 돌출부를 포함하고,
    상기 돌출부는 상기 전위차단 패턴과 수직방향으로 오버랩되는 발광소자.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020120057424A 2012-05-30 2012-05-30 발광소자 KR101920238B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120057424A KR101920238B1 (ko) 2012-05-30 2012-05-30 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120057424A KR101920238B1 (ko) 2012-05-30 2012-05-30 발광소자

Publications (2)

Publication Number Publication Date
KR20130134135A KR20130134135A (ko) 2013-12-10
KR101920238B1 true KR101920238B1 (ko) 2018-11-20

Family

ID=49981804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120057424A KR101920238B1 (ko) 2012-05-30 2012-05-30 발광소자

Country Status (1)

Country Link
KR (1) KR101920238B1 (ko)

Also Published As

Publication number Publication date
KR20130134135A (ko) 2013-12-10

Similar Documents

Publication Publication Date Title
US10374124B2 (en) Light emitting device, method for manufacturing light emitting device and lighting system having same
KR101952437B1 (ko) 발광소자 및 그 제조방법
KR20150116252A (ko) 발광소자 및 이를 구비하는 조명 시스템
KR20140062945A (ko) 발광소자
KR101916140B1 (ko) 발광소자
KR101956048B1 (ko) 발광소자
KR20160050210A (ko) 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
KR20130140281A (ko) 발광소자
KR20140062944A (ko) 발광소자
KR101926536B1 (ko) 발광소자
KR101961303B1 (ko) 발광소자 패키지 및 조명시스템
KR101997253B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR101926541B1 (ko) 발광소자
KR101997255B1 (ko) 발광소자
KR101920238B1 (ko) 발광소자
KR101734544B1 (ko) 발광소자 패키지
KR101962222B1 (ko) 발광소자
KR20150089816A (ko) 발광소자 및 이를 구비하는 조명 시스템
KR20140059445A (ko) 발광소자
KR102042263B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR101969336B1 (ko) 발광소자
KR101871498B1 (ko) 발광소자
KR20150061948A (ko) 발광소자 및 조명시스템
KR20140041225A (ko) 발광소자
KR20140059443A (ko) 발광소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant