KR20140125599A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20140125599A
KR20140125599A KR1020130043594A KR20130043594A KR20140125599A KR 20140125599 A KR20140125599 A KR 20140125599A KR 1020130043594 A KR1020130043594 A KR 1020130043594A KR 20130043594 A KR20130043594 A KR 20130043594A KR 20140125599 A KR20140125599 A KR 20140125599A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
superlattice
emitting device
electrode
Prior art date
Application number
KR1020130043594A
Other languages
English (en)
Inventor
나종호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130043594A priority Critical patent/KR20140125599A/ko
Publication of KR20140125599A publication Critical patent/KR20140125599A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는, 제1 도전형 반도체층(112); 상기 제1 도전형 반도체층(112) 상에 질화갈륨 계열의 제1 초격자층(121); 상기 제1 초격자층(121) 상에 활성층(114); 및 상기 활성층(114) 상에 제2 도전형 반도체층(116);을 포함하고, 상기 활성층(114)은 양자우물(114w)과 양자벽(114b)를 포함할 수 있다.
실시예에서 상기 질화갈륨 계열의 제1 초격자층(121)의 에너지 준위는 상기 활성층(114)의 에너지 준위보다 높으며, 상기 양자우물(114w)의 두께는 상기 양자벽(114b)의 두께보다 두꺼울 수 있다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
한편, 종래기술에 의하면 내부 양자효율과 광 추출효율의 한계로 질화물반도체를 기반으로 하는 고광도 발광소자의 개발속도가 과거에 비교하여 더디어 발전되고 있다.
그 대안으로써 높은 구동 전류를 인가하거나, 단위 면적당 발광효율을 증가시키는 방향으로 연구 개발이 진행되고 있는데, 이러한 관점에서 효율 드룹(efficiency droop)이 핵심 이슈로 대두되고 있다.
일반적으로 캐리어 농도에 따라 여러 모델로 설명되는 efficiency droop은 결정성 개선에 관련된 항목, 재결합효율에 관련된 항목, Auger 재결합에 관련된 항목, 그리고 캐리어 리키지(leakage)와 관련된 항목 등으로 설명될 수 있다.
한편, 완성된 LED구조에서 각각의 항목은 독립적으로 움직이지 않기 때문에, 기존에 각각의 항목에 구분되는 에피 디자인으로는 결과물 LED의 외부 양자효율에서 특별한 개선점을 발견하기가 어려운 한계가 있다.
실시예에 따른 발광소자는 효율 드룹(efficiency droop) 특성 저하를 보상할 수 있는 에피 구조를 포함하는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
실시예에 따른 발광소자는, 제1 도전형 반도체층(112); 상기 제1 도전형 반도체층(112) 상에 질화갈륨 계열의 제1 초격자층(121); 상기 제1 초격자층(121) 상에 활성층(114); 및 상기 활성층(114) 상에 제2 도전형 반도체층(116);을 포함하고, 상기 활성층(114)은 양자우물(114w)과 양자벽(114b)를 포함할 수 있다.
실시예에서 상기 질화갈륨 계열의 제1 초격자층(121)의 에너지 준위는 상기 활성층(114)의 에너지 준위보다 높으며, 상기 양자우물(114w)의 두께는 상기 양자벽(114b)의 두께보다 두꺼울 수 있다.
실시예에 의하면 효율 드룹(efficiency droop) 특성 저하를 보상할 수 있는 에피 구조를 포함하는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
도 1은 제1 실시예에 따른 발광소자의 단면도.
도 2는 제1 실시예에 따른 발광소자의 에너지 밴드 다이어 그램 예시도.
도 3은 실시예에 따른 발광소자와 비교예의 인가전압에 따른 내부 양자효율 비교도.
도 4는 제2 실시예에 따른 발광소자의 단면도.
도 5는 제2 실시예에 따른 발광소자의 에너지 밴드 다이어 그램 예시도.
도 6은 실시예에 따른 발광소자 패키지의 단면도.
도 7은 실시예에 따른 조명장치의 나타낸 도면.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
(실시예)
도 1은 제1 실시예에 따른 발광소자(100)의 단면도이며, 도 2는 제1 실시예에 따른 발광소자의 에너지 밴드 다이어 그램 예시도이다.
실시예에 따른 발광소자는 제1 도전형 반도체층(112)과, 상기 제1 도전형 반도체층(112) 상에 질화갈륨 계열의 제1 초격자층(121)과, 상기 제1 초격자층(121) 상에 활성층(114); 및 상기 활성층(114) 상에 제2 도전형 반도체층(116)을 포함할 수 있다.
도 1에서 실시예에 따른 발광소자(100)는 소정의 성장 기판(105) 상에 성장된 수평형 발광소자에 대해 도시하고 있으나 실시예에 이에 한정되는 것은 아니며, 성장기판이 제거된 후 노출되는 제1 도전형 반도체층 상에 전극이 형성되는 수직형 발광소자에도 적용될 수 있다.
상기 기판(105)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전기적으로는 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어, 상기 기판(105)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다.
실시예는 기판(105) 상에 소정의 광반사 패턴(P)을 구비하여 광추출 효율을 증대시킬 수 있다. 예를 들어, 기판(105)에 PSS(Patterned Sapphire Substrate)를 형성하여 광 추출효율을 증대할 수 있다.
또한, 실시예는 기판(105) 상에 버퍼층(107), 언도프드(undoped) 반도체층(108)을 구비하여 상기 발광구조물(110)의 재료와 기판(105)의 격자 부정합을 완화시켜 줄 수 있다.
예를 들어, 상기 버퍼층(107)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 언도프드(undoped) 반도체층(108) 상에는 제1 도전형 반도체층(112)이 형성될 수 있다. 예를 들어, 상기 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있다. 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예는 제1 도전형 반도체층(112) 상에 질화갈륨계열 제1 초격자층(121)을 형성하여 제1 도전형 반도체층(112)과 활성층(114) 사이의 격자 불일치에 기이한 응력을 효과적으로 완화시킬 수 있다.
예를 들어, 상기 질화갈륨계열 제1 초격자층(121)은 InyAlxGa(1-x-y)N(0≤x≤1, 0≤y≤1)/InyAlxGa(1-x-y)N 등으로 형성될 수 있으나 이에 한정되는 것은 아니다.
또한, 실시예에서 질화갈륨계열 제1 초격자층(121)은 이후 형성되는 제1 전극(131)보다 높은 위치에 위치됨으로써 전류분산 기능을 함으로써 발광효율을 증대시킬 수 있다.
예를 들어, 이후 공정에서 상기 제1 도전형 반도체층(112) 상면이 노출되며, 상기 노출된 제1 도전형 반도체층(112) 상에 제1 전극(131)이 형성될 수 있으며, 상기 제1 전극(131)과 상기 제1 도전형 반도체층(112)의 접촉면은 상기 제1 초격자층(121)보다 낮게 위치함으로써 상기 제1 초격자층(121)에서 전류분산 기능을 수행할 수 있다.
또한, 이후 공정에서 상기 제2 도전형 반도체층(116) 상에 제2 전극(132)이 형성되는데, 상기 제1 초격자층(121)은 상기 제1 전극(131)과 상기 제2 전극(132) 중에 상기 제2 전극(132)과만 상하간에 오버랩됨으로써 상기 제1 초격자층(121)에서 전류확산에 따른 발광효율이 증대될 수 있다.
또한, 실시예에서 질화갈륨계열 제1 초격자층(121)은 제1 Inx1GaN 및 제2 Inx2GaN 등의 조성을 갖는 층들이 적어도 복수의 주기로 반복 적층됨에 따라, 더 많은 전자가 활성층(114)의 낮은 에너지 준위로 모이게 되며, 결과적으로 전자와 정공의 재결합 확률이 증가되어 발광효율이 향상될 수 있다.
다음으로, 상기 질화갈륨계열 제1 초격자층(121) 상에 활성층(112)이 형성될 수 있다.
상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
상기 활성층(114)의 양자우물(114w)/양자벽(114b)을 포함할 수 있고, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 양자우물(114w)은 상기 양자벽(114b) 보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
도 3은 실시예에 따른 발광소자와 비교예의 인가전압에 따른 내부 양자효율 비교도이다.
일반적으로 주입전류에 따른 외부 양자효율 저하곡선에서 피크(peak) 높이는 추출효율이 같다는 전제하에서 에피(epi)의 결정성에 의해 좌우된다.
실시예는 에피(epi)의 결정성을 향상시키기 위해 활성층(114) 하부에 상기 질화갈륨계열 제1 초격자층(121)을 구비할 수 있다.
한편, 최적화된 질화갈륨계열 초격자구조에서 당초 목적인 결정성 개선이 이루어지면 외부양자 효율 저하 곡선에서 피크(peak)의 증가를 가져오게 되나, 이 경우 droop ratio가 많이 증가하게 되어 광 효율 저하율이 커지게 된다.
이러한 현상의 주된 이유는 전류밀도 증가에 따라 활성층(114)으로의 전자 주입효율이 감소하기 때문이다.
구체적으로, 종래기술에 의하면 결정성 개선을 통한 광효율 증대를 위해 활성층 하부에 전류분산층, 결함방지층 등을 구비하고, 이러한 전류분산층 또는 결함방지층 등에 의해 활성층의 결정성이 개선이 된다. 그러나, 이러한 전류분산층, 결함방지층 등에 의해 전자 주입이 차단(blocking)되어 활성층에 전자의 주입이 제대로 되지 않은 기술적 모순에 의해 droop 특성 저하가 발생한다.
이에 실시예는 결정성 개선과 함께 droop 특성 저하를 개선함으로써 기술적인 모순을 해결할 수 있는 발광소자를 제공하고 한다.
이를 위해, 실시예는 활성층(114)의 양자우물(114w)과 양자벽(114b)의 두께 비율을 제어함으로써 결정성 개선으로부터 오는 드룹(droop) 특성 저하를 보상할 수 있는 에피 구조를 포함하는 발광소자를 제공할 수 있다.
구체적으로, 실시예는 양자우물의 비율을 양자벽보다 두껍게 제어하여 결정성 개선에 의한 내부양자 효율을 증대시킴과 동시에 droop 특성 저하를 개선할 수 있다.
이때, 실시예에서 상기 질화갈륨 계열의 제1 초격자층(121)의 에너지 준위는 상기 활성층(114)의 에너지 준위보다 높으며, 상기 양자우물(114w)의 두께는 상기 양자벽(114b)의 두께보다 두꺼울 수 있다.
예를 들어, 상기 양자우물(114w)의 두께는 상기 양자벽(114b)의 두께의 1배 초과 내지 2.5배일 수 있다.
실시예는 전류분산 혹은 결함 제어층인 제1 초격자층(121)이 메사(mesa)구조에서 n형 전극인 제1 전극(131) 상부에 위치해 있을 때, 양자벽의 두께를 양자우물 두께의 1배 초과 내지 2.5배 까지 증가시킴으로써 제1 초격자층(121) 삽입에 의한 외부양자효율의 저하를 상쇄시킬 수 있다.
도 3은 실시예에 따른 발광소자와 비교예의 인가전압에 따른 내부 양자효율 비교도이다.
제1 비교예(R1)는 일반적인 LED 구조의 예로서, 전류분산층, 결함방지층 등이 구비되지 않은 상태에서 양자우물의 두께가 양자벽의 두께보다 작은 경우로서 주입전류 증가에 따라 효율 드룹(efficiency droop) 특성이 나타나고 있다.
한편, 제3 비교예(R3)는 전류분산층, 결함방지층 등이 구비되지 않은 상태에서 단지 양자우물의 두께를 양자벽의 두께보다 작게 한 경우로 EQE 효율 드룹(efficiency droop) 특성이 일부 개선은 되나, 웰(well) 구간 증가로 인한 결정성 저하로 인해 EQE 피크(peak) 저하를 유발하는 모순이 발생한다.
또한, 제2 비교예(R2)의 경우 전류분산층, 결함방지층 등이 구비한 상태에서 양자우물의 두께가 양자벽의 두께보다 작은 경우로서 결정성 개선에 의한 EQE peak개선이 되나, 전자 차단(blocking)에 의한 droop 특성 저하의 모순이 발생한다.
반면, 실시예와 같이 전류분산 혹은 결함 제어층인 제1 초격자층(121)을 구비한 상태에서 양자우물의 두께를 양자벽의 두께보다 작게 한 경우 EQE peak 증대와 아울러 droop 특성이 동반 개선되는 효과가 있다.
또한, 실시예는 전류분산 혹은 결함 제어층인 제1 초격자층(121)이 메사(mesa)구조에서 n형 전극인 제1 전극(131) 상부에 위치해 있을 때, 양자벽의 두께를 양자우물 두께의 1배 초과 내지 2.5배 까지 증가시킴으로써 제1 초격자층(121) 삽입에 의한 외부양자효율의 저하를 상쇄시킴으로써 EQE peak 증대 및 droop 특성이 동시에 향상되는 효과가 있다.
다음으로, 활성층(114) 상에 전자차단층(126)이 형성되어 전자 차단(electron blocking) 및 활성층의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선할 수 있다.
예를 들어, 상기 전자차단층(126)은 AlxInyGa(1-x-y)N(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 상기 활성층(114)의 에너지 밴드 갭보다는 높은 에너지 밴드 갭을 가질 수 있으며, 약 100Å~ 약 600Å의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 전자차단층(126)은 p형으로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다. 예를 들어, 상기 전자차단층(126)은 Mg이 약 1018~1020/cm3 농도 범위로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.
이후, 상기 전자차단층(126) 상에 제2 도전형 반도체층(116)이 형성된다. 상기 제2 도전형 반도체층(116)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다.
예를 들어, 상기 제2 도전형 반도체층(116)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
다음으로, 상기 제2 도전형 반도체층(116) 상에 투광성 전극(130)을 형성하며, 상기 투광성 전극(130)은 투광성 오믹층을 포함할 수 있으며, 캐리어 주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다.
상기 투광성 전극(130)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
실시예에서 상기 제1 도전형 반도체층(112)은 n형 반도체층, 상기 제2 도전형 반도체층(116)은 p형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
다음으로, 상기 제1 도전형 반도체층(112)이 노출되도록 투광성 전극(130), 제2 도전형 반도체층(116), 전자차단층(126), 활성층(114) 및 제1 초격자층(121)의 일부를 제거할 수 있다.
다음으로, 상기 투광성 전극(130) 상에 제2 전극(132)을 형성하고, 상기 노출된 제1 도전형 반도체층(112) 상에 제1 전극(131)을 형성할 수 있다.
실시예에서 질화갈륨계열 제1 초격자층(121)은 제1 전극(131)보다 높은 위치에 위치됨으로써 전류분산 기능을 함으로써 발광효율을 증대시킬 수 있다.
예를 들어, 상기 제1 전극(131)과 상기 제1 도전형 반도체층(112)의 접촉면은 상기 제1 초격자층(121)보다 낮게 위치함으로써 상기 제1 초격자층(121)에서 전류분산 기능을 수행할 수 있다.
또한, 상기 제1 초격자층(121)은 상기 제1 전극(131)과 상기 제2 전극(132) 중에 상기 제2 전극(132)과만 상하간에 오버랩됨으로써 상기 제1 초격자층(121)에서 전류확산에 따른 발광효율이 증대될 수 있다.
도 4는 제2 실시예에 따른 발광소자(102)의 단면도이며, 도 5는 제2 실시예에 따른 발광소자의 에너지 밴드 다이어 그램 예시도이다.
제2 실시예는 제1 실시예의 기술적인 특징을 채용할 수 있으며, 이하 제2 실시예의 고유한 기술적 특징 위주로 설명한다.
제2 실시예는 상기 제1 초격자층(121)과 상기 활성층(114) 사이에 질화갈륨 계열의 제2 초격자층(125)을 더 포함할 수 있다.
상기 제2 초격자층(125)의 에너지 준위는 상기 제1 초격자층(121)의 에너지 준위보다는 낮으며 상기 활성층(114)의 에너지 준위보다 높을 수 있다.
상기 제2 초격자층(125)은 InxGa1 - xN/GaN 초격자층(단, 0＜x＜1)을 포함할 수 있다.
또한, 상기 제2 초격자층(125)은 제1 도전형 반도체층(112)에서 상기 활성층(114) 방향으로 밴드갭 에너지 준위가 변할 수 있다.
예를 들어, 실시예에서 상기 제2 초격자층(125)은 제1 밴드갭 에너지를 구비하는 제1 군의 질화갈륨 계열의 초격자층(123) 및 상기 제1 군의 질화갈륨 계열의 초격자층(123) 상에 상기 제1 밴드갭 에너지보다 작은 제2 밴드갭 에너지를 구비하는 제2 군의 질화갈륨 계열의 초격자층(124)을 포함할 수 있다.
상기 제1 군의 질화갈륨 계열의 초격자층(123)은 제1 군의 양자우물(123w)과 제1 군의 양자벽(123b)을 포함할 수 있고, 상기 제2 군의 질화갈륨 계열의 초격자층(124)은 제2 군의 양자우물(124w)과 제2 군의 양자벽(124b)을 포함할 수 있다.
상기 제1 밴드갭 에너지 준위와 상기 제2 밴드갭 에너지의 준위의 차이(D)는 상기 질화갈륨 계열의 초격자층의 포톤에너지 준위 이상일 수 있다.
예를 들어, 상기 각 군의 질화갈륨 계열의 초격자층의 각 웰 간의 깊이(에너지 차이)는 InGaN의 포논에너지(약 88 meV) 이상이어야 핫 전자(Hot electron)의 에너지 중의 일부가 포논에너지 형태로 전달이 가능하다.
실시예에서의 제2 초격자층(125)은 2개 이상의 스텝이 가능하며, 활성층(114)의 양자 우물(MQW의 Well)(114w)의 깊이는 약 200 meV이므로 이를 최소 포논에너지로 나눈 만큼 복수의 스텝이 가능하다.
실시예에서 각 군의 에너지 준위는 각군의 웰의 인듐의 농도제어를 통해 조절이 가능하다.
예를 들어, 상기 제2 군의 질화갈륨 계열의 초격자층(124)의 인듐의 농도는 상기 제1 군의 질화갈륨 계열의 초격자층(123)의 인듐의 농도보다 높게 설정함으로써 제2 군의 웰(124w)의 에너지 준위는 제1 군의 웰(123w)의 에너지 준위보다 낮을 수 있다.
실시예에 의하면 핫 전자(Hot electron)를 복수의 스텝으로 구비되는 질화갈륨 계열의 초격자층에 의해 냉각(cooling)시킴으로써 효율적인 전자 주입층을 구비한 고출력 발광소자를 제공할 수 있다.
실시예에 의하면 상기 제2 군의 배리어(124b)에는 제1 도전형 원소가 도핑됨으로써 전자의 주입효율을 증대시킬 수 있다.
실시예에 의하면 핫 전자(Hot electron)를 복수의 스텝으로 구비되는 질화갈륨 계열의 초격자층에 의해 냉각(cooling)시킴으로써 효율적인 전자 주입층을 구비한 고출력 발광소자를 제공할 수 있다.
실시예에 의하면 결정성 개선으로부터 오는 드룹(droop) 특성 저하를 보상할 수 있는 에피 구조를 포함하는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
도 6은 실시예들에 따른 발광소자가 설치된 발광소자 패키지(200)를 설명하는 도면이다.
실시예에 따른 발광 소자 패키지(200)는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(230)가 포함된다.
상기 패키지 몸체부(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 도 1에 예시된 수평형 타입의 발광 소자가 적용될 수 있으나 이에 한정되는 것은 아니며, 수직형 발광소자, 플립칩 발광소자도 적용될 수 있다.
상기 발광 소자(100)는 상기 패키지 몸체부(205) 상에 설치되거나 상기 제3 전극층(213) 또는 제4 전극층(214) 상에 설치될 수 있다.
상기 발광 소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 발광 소자(100)가 상기 제3 전극층(213)과 와이어(230)를 통해 전기적으로 연결되고 상기 제4 전극층(214)과 직접 접촉하여 전기적으로 연결된 것이 예시되어 있다.
상기 몰딩부재(230)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(230)에는 형광체(232)가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시예에 따른 발광소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.
도 7은 실시예에 따른 조명장치를 나타낸 도면이다.
실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 또는 발광소자 패키지를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 전자차단층(126)할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)를 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.
상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
실시예에 의하면 결정성 개선으로부터 오는 드룹(droop) 특성 저하를 보상할 수 있는 에피 구조를 포함하는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
제1 도전형 반도체층(112), 질화갈륨 계열의 제1 초격자층(121)
활성층(114), 양자우물(114w), 양자벽(114b)
제2 도전형 반도체층(116)

Claims (8)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 질화갈륨 계열의 제1 초격자층;
    상기 제1 초격자층 상에 활성층; 및
    상기 활성층 상에 제2 도전형 반도체층;을 포함하고,
    상기 활성층은 양자우물과 양자벽를 포함하며,
    상기 질화갈륨 계열의 제1 초격자층의 에너지 준위는 상기 활성층의 에너지 준위보다 높으며,
    상기 양자우물의 두께는 상기 양자벽의 두께보다 두꺼운 발광소자.
  2. 제1 항에 있어서,
    상기 양자우물의 두께는
    상기 양자벽의 두께의 1배 초과 내지 2.5배인 발광소자.
  3. 제1 항에 있어서,
    상기 제1 도전형 반도체층 상면이 노출되며, 상기 노출된 제1 도전형 반도체층 상에 형성된 제1 전극 및
    상기 제2 도전형 반도체층 상에 제2 전극을 포함하고,
    상기 제1 전극과 상기 제1 도전형 반도체층의 접촉면은
    상기 제1 초격자층보다 낮게 위치하는 발광소자.
  4. 제1 항에 있어서,
    상기 제1 도전형 반도체층 상면이 노출되며, 상기 노출된 제1 도전형 반도체층 상에 형성된 제1 전극 및
    상기 제2 도전형 반도체층 상에 제2 전극을 포함하고,
    상기 제1 초격자층은 상기 제1 전극과 상기 제2 전극 중에 상기 제2 전극과만 상하간에 오버랩되는 발광소자.
  5. 제1 항에 있어서,
    상기 제1 초격자층과 상기 활성층 사이에,
    질화갈륨 계열의 제2 초격자층을 더 포함하는 발광소자.
  6. 제5 항에 있어서
    상기 제2 초격자층의 에너지 준위는,
    상기 제1 초격자층의 에너지 준위보다는 낮으며 상기 활성층의 에너지 준위보다 높은 발광소자.
  7. 제6 항에 있어서
    상기 제2 초격자층은
    상기 제1 도전형 반도체층에서 상기 활성층 방향으로 밴드갭 에너지 준위가 변하는 발광소자.
  8. 제7 항에 있어서
    상기 제2 초격자층은
    제1 밴드갭 에너지를 구비하는 제1 군의 질화갈륨 계열의 초격자층; 및
    상기 제1 군의 질화갈륨 계열의 초격자층 상에 상기 제1 밴드갭 에너지보다 작은 제2 밴드갭 에너지를 구비하는 제2 군의 질화갈륨 계열의 초격자층;을 포함하는 발광소자.
KR1020130043594A 2013-04-19 2013-04-19 발광소자 KR20140125599A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130043594A KR20140125599A (ko) 2013-04-19 2013-04-19 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130043594A KR20140125599A (ko) 2013-04-19 2013-04-19 발광소자

Publications (1)

Publication Number Publication Date
KR20140125599A true KR20140125599A (ko) 2014-10-29

Family

ID=51995315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130043594A KR20140125599A (ko) 2013-04-19 2013-04-19 발광소자

Country Status (1)

Country Link
KR (1) KR20140125599A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180082855A (ko) * 2017-01-11 2018-07-19 삼성전자주식회사 반도체 발광 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180082855A (ko) * 2017-01-11 2018-07-19 삼성전자주식회사 반도체 발광 소자

Similar Documents

Publication Publication Date Title
US9768346B2 (en) Light-emitting device
US9431575B2 (en) Light-emitting device
KR102053388B1 (ko) 발광소자
KR102019858B1 (ko) 발광소자 및 조명시스템
JP6087142B2 (ja) 発光素子
KR20140145739A (ko) 발광소자
US9236531B2 (en) Light emitting device and lighting system
KR20140125599A (ko) 발광소자
KR101983292B1 (ko) 발광소자
KR102224132B1 (ko) 발광소자 및 조명시스템
KR102008363B1 (ko) 발광소자 및 조명시스템
KR101904034B1 (ko) 발광소자 및 이를 포함하는 조명시스템
KR102163961B1 (ko) 발광소자 및 조명시스템
KR20140083243A (ko) 발광소자
KR102181482B1 (ko) 발광소자 및 조명시스템
KR20150010147A (ko) 발광소자 및 조명시스템
KR20150017919A (ko) 발광소자 및 조명시스템
KR102175324B1 (ko) 발광소자 및 조명시스템
KR102057719B1 (ko) 발광소자 및 이를 포함하는 조명시스템
KR102035186B1 (ko) 발광소자
KR102249633B1 (ko) 발광소자 및 조명시스템
KR102109131B1 (ko) 발광소자 및 조명시스템
KR101886153B1 (ko) 발광소자
KR20140059445A (ko) 발광소자
KR20140069487A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application