KR20120100296A - 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법 - Google Patents

수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법 Download PDF

Info

Publication number
KR20120100296A
KR20120100296A KR1020110019094A KR20110019094A KR20120100296A KR 20120100296 A KR20120100296 A KR 20120100296A KR 1020110019094 A KR1020110019094 A KR 1020110019094A KR 20110019094 A KR20110019094 A KR 20110019094A KR 20120100296 A KR20120100296 A KR 20120100296A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
metal layer
buffer layer
metal
Prior art date
Application number
KR1020110019094A
Other languages
English (en)
Inventor
최준희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110019094A priority Critical patent/KR20120100296A/ko
Priority to US13/244,492 priority patent/US8952243B2/en
Publication of KR20120100296A publication Critical patent/KR20120100296A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H01L31/03048—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP comprising a nitride compounds, e.g. InGaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/077—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type the devices comprising monocrystalline or polycrystalline materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

개시된 적층 구조물은 비정질 기판 상에 수직 성장된 반도체를 포함할 수 있다. 개시된 발광 소자와 태양 전지는 비정질 기판 상에 수직 성장된 반도체를 포함하는 적층 구조물을 구비할 수 있다. 그리고, 개시된 적층 구조물 및 이를 포함하는 발광 소자, 태양 전지의 제조 방법은 비정질 기판 상에서 결정질 반도체를 성장시킬 수 있다.

Description

수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법{Stacked structure including vertically grown semiconductor, pn junction device including the same and method for manufacturing them}
수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 pn 접합 소자 및 이들의 제조 방법에 관한 것이다.
최근 청색이나 백색 발광 다이오드와 같이, 질화물 반도체를 포함하는 발광 소자가 상용화되고 있다. 이런 질화물 반도체를 포함하는 반도체 소자를 제조하기 위해서는 고품질의 질화물 단결정을 성장시키는 기술이 필요하다. 하지만, 질화물 단결정의 격자 상수와 열팽창 계수와 비슷한 값을 갖는 질화물 단결정 성장용 기판을 발견하는 것이 용이하지 않다. 주로, 질화물 단결정은 사파이어 기판 또는 실리콘카바이드(SiC) 기판과 같은 이종 기판 상에 MOCVD(metal organic chemical vapor deposition) 방법, HVPE(hydride vapor phase epitaxy) 방법 등의 기상 성장법이나 MBE(molecular beam epitaxy) 방법 등으로 성장된다. 하지만, 단결정 사파이어 기판이나 SiC 기판은 고가이며, 그 크기 역시 매우 제한적이므로, 질화물 반도체를 포함하는 반도체 소자의 대형화와 저가격화에 적합하지 않다.
비정질 기판 상에 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 pn 접합 소자 및 이들의 제조 방법을 제공한다.
개시된 적층 구조물은
비정질 기판;
상기 비정질 기판 상에 마련된 금속층;
상기 금속층 상에 마련된 버퍼층;
상기 버퍼층 상에 마련되고, 상기 버퍼층을 노출시키는 다수의 홀을 구비하는 마스크층; 및
상기 홀을 통해서 상기 버퍼층으로부터 수직하게 성장된 반도체;를 포함할 수 있다.
상기 반도체는 로드(rod) 형태 또는 피라미드(pyramid) 형태일 수 있다.
상기 반도체는 Ⅲ-Ⅴ족계 화합물 반도체를 포함할 수 있다.
상기 반도체는 GaN, GaInN, AlGaN 및 AlGaInN 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
상기 금속층의 결정 구조는 HCP 구조 또는 FCC 구조일 수 있다.
상기 금속층은 상기 반도체와 격자 상수의 차이(lattice mismatch)가 20% 이하일 수 있다.
상기 금속층은 그 표면과 수직한 방향(c축 방향)으로 우선 배향성(preferred orietation)을 가질 수 있다.
상기 금속층은 Ti, Hf, Zr 및 Al 중에서 선택된 적어도 어느 하나의 금속으로 형성될 수 있다.
상기 금속층은 질화물계 금속층을 포함할 수 있다.
상기 비정질 기판은 유리 또는 플라스틱으로 형성될 수 있다.
상기 버퍼층은 Ⅲ-Ⅴ족계 화합물 반도체로 형성된 층 및 TiN로 형성된 층 중에서 적어도 어느 하나의 층을 포함할 수 있다.
상기 Ⅲ-Ⅴ족계 화합물 반도체는 GaN, AlN, AlGaN, InGaN 및 InAlGaN 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
개시된 적층 구조물의 제조 방법은
비정질 기판 상에 금속층을 형성하는 단계;
상기 금속층 상에 버퍼층을 형성하는 단계;
상기 버퍼층 상에 마스크층을 형성하고, 패터닝하여 상기 마스크층에 다수의 홀을 형성하는 단계; 및
상기 홀을 통해서 상기 버퍼층으로부터 반도체를 성장시키는 단계;를 포함할 수 있다.
상기 반도체는 로드(rod) 형태 또는 피라미드(pyramid) 형태로 성장시킬 수 있다.
상기 반도체는 Ⅲ-Ⅴ족계 화합물 반도체로 형성할 수 있다.
상기 반도체는 GaN, GaInN, AlGaN 및 AlGaInN 중에서 선택된 적어도 어느 하나로 형성할 수 있다.
상기 금속층은 그 결정 구조가 HCP 구조 또는 FCC 구조를 갖는 금속으로 형성할 수 있다.
상기 금속층은 상기 반도체와 격자 상수의 차이(lattice mismatch)가 20% 이하인 금속으로 형성할 수 있다.
상기 금속층은 Ti, Hf, Zr 및 Al 중에서 선택된 적어도 어느 하나의 금속으로 형성할 수 있다.
상기 금속층 및 상기 버퍼층 중에서 적어도 하나의 층을 그 표면과 수직한 방향(c축 방향)으로 우선 배향성(preferred orietation)을 갖도록, 질소를 포함하는 가스 분위기에서 열처리하는 단계를 더 포함할 수 있다.
상기 비정질 기판은 유리 또는 플라스틱으로 형성할 수 있다.
그리고, 개시된 발광 소자는
비정질 기판;
상기 비정질 기판 상에 마련된 금속층;
상기 금속층 상에 마련된 버퍼층;
상기 버퍼층 상에 마련되고, 상기 버퍼층을 노출시키는 다수의 홀을 구비하는 마스크층;
상기 홀을 통해서 상기 버퍼층으로부터 수직하게 성장된 제1도전형 반도체;
상기 제1도전형 반도체 상에 마련된 활성층;
상기 활성층 상에 마련된 제2도전형 반도체층; 및
상기 제2도전형 반도체층 상에 형성된 투명 전극층;을 포함할 수 있다.
상기 제1도전형 반도체는 로드(rod) 형태 또는 피라미드(pyramid) 형태일 수 있다.
상기 금속층의 결정 구조는 HCP 구조 또는 FCC 구조일 수 있다.
상기 금속층은 상기 반도체와 격자 상수의 차이(lattice mismatch)가 20% 이하일 수 있다.
또한, 개시된 태양 전지는
비정질 기판;
상기 비정질 기판 상에 마련된 금속층;
상기 금속층 상에 마련된 버퍼층;
상기 버퍼층 상에 마련되고, 상기 버퍼층을 노출시키는 다수의 홀을 구비하는 마스크층;
상기 홀을 통해서 상기 버퍼층으로부터 수직하게 성장된 제1도전형 반도체;
상기 제1도전형 반도체 상에 마련된 제2도전형 반도체층; 및
상기 제2도전형 반도체층 상에 형성된 투명 전극층;을 포함할 수 있다.
상기 제1도전형 반도체 및 제2도전형 반도체층 사이에 마련된 I(intrinsic)형 반도체층을 더 포함할 수 있다.
상기 제1도전형 반도체는 로드(rod) 형태 또는 피라미드(pyramid) 형태일 수 있다.
상기 금속층의 결정 구조는 HCP 구조 또는 FCC 구조일 수 있다.
상기 금속층은 상기 반도체와 격자 상수의 차이(lattice mismatch)가 20% 이하일 수 있다.
개시된 적층 구조물은 비정질 기판 상에서 기판의 표면과 수직한 방향(c축 방향)으로 우선 배향성을 갖는 반도체를 제공할 수 있다. 개시된 발광 소자와 태양 전지는 저가이며, 대면적화가 용이한 비정질 기판 상에 마련된 발광 소자와 태양 전지를 제공할 수 있으며, 단위 면적당 발광 효율과 에너지 전환 효율이 향상될 수 있다. 그리고, 개시된 적층 구조물의 제조 방법에 따르면, 비정질 기판 상에 c축 방향으로 결정 성장한 반도체를 제조할 수 있다.
도 1은 개시된 수직 성장된 반도체를 포함하는 적층 구조물의 단면도이다.
도 2a는 개시된 수직 성장된 반도체를 포함하는 적층 구조물의 입체 사진이고, 도 2b는 그것의 평면 사진이다.
도 3은 변형된 수직 성장된 반도체를 포함하는 적층 구조물의 단면도이다.
도 4는 개시된 발광 소자의 입체 사진이다.
도 5는 변형된 수직 성장된 반도체를 포함하는 적층 구조물을 구비하는 발광 소자의 단면도이다.
도 6은 개시된 수직 성장된 반도체를 포함하는 적층 구조물을 구비하는 태양 전지의 단면도이다.
도 7a 내지 도 7i는 개시된 적층 구조물, 발광 소자 및 태양 전지의 제조 방법의 설명도이다.
이하, 첨부된 도면을 참조하여, 개시된 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 pn 접합 소자 및 이들의 제조 방법에 대해서 상세하게 설명한다. 이하의 도면들에서, 동일한 참조 부호는 동일한 구성 요소를 지칭하며, 도면상에서 각 구성 요소의 크기는 설명의 명료성과 편의성을 위해서 과장되어 있을 수 있다.
도 1은 개시된 수직 성장된 반도체를 포함하는 적층 구조물(100)의 단면도를 개략적으로 도시한 것이다. 그리고, 도 2a 및 도 2b는 각각 개시된 적층 구조물(100)의 입체 사진과 평면 사진이다.
도 1을 참조하면, 개시된 적층 구조물(100)은 비정질 기판(10), 비정질 기판(10) 상에 마련된 금속층(20), 금속층(20) 상에 마련된 버퍼층(40), 버퍼층(40) 상에 마련된 마스크층(50)을 포함할 수 있다. 마스크층(50)에는 버퍼층(40)을 노출시키는 다수의 홀(55)이 형성될 수 있다. 그리고, 개시된 적층 구조물(100)은 홀(55)을 통해서 버퍼층(40)으로부터 수직하게 성장된 반도체(60)를 포함할 수 있다.
비정질 기판(10)은 예를 들어, 유리, 플라스틱 등을 포함하며, 사파이어 기판이나 실리콘 기판보다 저가이며, 대면적화가 가능하다. 하지만, GaN와 같은 질화물 반도체는 비정질 기판(10) 상에서 바로 에피 성장(epitaxy)되기 어려우며, 임의의 방향으로 즉, 방향성 없이 성장하게 된다.
금속층(20)은 비정질 기판(10) 상에 마련되며, 그 결정 구조가 HCP(hexagonal close-packed, 조밀 육방) 구조 또는 FCC(face-centered cubic, 면심 입방) 구조를 갖는 금속으로 형성될 수 있다. 그리고, 금속층(20)의 결정면은 HCP(0001)면 또는 FCC(111)면을 포함할 수 있으며, 즉, 금속층(20)은 그 표면과 수직한 방향(c축 방향)으로 우선 배향성(preferred orietation)을 가질 수 있다. 한편, 금속층(20)은 약 100℃ 내지 약 1500℃ 사이의 온도에서 열처리되어 c축 방향으로 우선 배향성을 가질 수 있다. 또한, 금속층(20)은 수직 성장된 반도체(60)와 격자 상수 차이(lattice mismatch)가 작은 금속으로 형성될 수 있으며, 예를 들어, 반도체(60)와의 격자 상수의 차이가 약 20% 이하인 금속으로 형성될 수 있다. 금속층(20)은 상기 두 가지 조건을 모두 만족하는 금속으로 형성될 수 있는데, 이런 금속은 예를 들어, Ti, Hf, Zr 및 Al 등을 포함할 수 있다.
버퍼층(40)은 금속층(20) 상에 마련될 수 있으며, 버퍼층(40)은 예를 들어, Ⅲ-Ⅴ족계 화합물 반도체, TiN 등으로 형성될 수 있다. 그리고, 버퍼층(40)은 Ⅲ-Ⅴ족계 화합물 반도체로 형성된 층 및 TiN로 형성된 층 중에서 선택된 적어도 어느 하나의 층을 포함할 수 있다. 즉, 버퍼층(40) 상기 재료로 형성된 단일층이거나 이중층, 삼중층 등과 같은 복수층일 수 있다. 여기에서, Ⅲ-Ⅴ족계 화합물 반도체는 예를 들어, GaN, AlN, AlGaN, InGaN 및 InAlGaN 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 또한, 버퍼층(40)은 그 하부에 마련된 금속층(20)의 우선 배향성에 의해서, 그 표면과 수직한 방향(c축 방향)으로 우선 배향성을 가질 수 있다. 한편, 버퍼층(40)은 약 100℃ 내지 약 1500℃ 사이의 온도 예를 들어, 약 1050℃에서 질화 열처리되어, c축 방향으로 우선 배향성을 가질 수 있다.
마스크층(50)은 버퍼층(40) 상에 마련될 수 있으며, 그 하부에 마련된 버퍼층(40)을 노출시키는 다수의 홀(55)을 구비할 수 있다. 마스크층(50)은 예를 들어, SiOx(x는 자연수), SixNy(x, y는 자연수) 등으로 형성될 수 있으며, 마스크층(50)에 형성된 홀(55)의 지름은 10 ㎚ 내지 5 ㎛일 수 있다. 홀(55)을 통해서 버퍼층(40)으로부터 반도체(60)가 성장하기 때문에, 홀(55)의 위치, 크기 등에 따라서, 반도체(60)가 성장되는 위치, 크기 등이 결정될 수 있다.
반도체(60)는 홀(55)을 통해서, 버퍼층(40)으로부터 수직 성장할 수 있다. 즉, 버퍼층(40)은 반도체(60)의 씨드(seed)층일 수 있다. 수직 성장된 반도체(60)는 로드(rod) 형태 또는 피라미드(pyramid) 형태일 수 있으며, 버퍼층(40)의 우선 배향성에 의해서, 버퍼층(40)의 표면 즉, 성장이 시작되는 표면과 수직한 방향(c축 방향)으로 우선 배향성을 가질 수 있다. 그리고, 홀(55)을 통해서 반도체(60)가 성장하므로, 홀(55)의 위치, 배열, 크기 등을 선택하여, 반도체(60)가 성장되는 위치, 배열, 크기 등을 제어할 수 있다. 따라서, 개시된 적층 구조물(100)은 비정질 기판(10) 상에 그 방향과 위치가 선택되어 성장된 반도체(60)를 제공할 수 있다. 즉, 개시된 적층 구조물(100)은 저가이며, 대면적화가 가능한 비정질 기판(10) 상에 c축 방향으로 우선 배향된 반도체(60)를 제공할 수 있으며, 이는 다양한 반도체 소자에 적용될 수 있다.
반도체(60)는 Ⅲ-Ⅴ족계 화합물 반도체를 포함할 수 있으며, GaN, GaInN, AlGaN 및 AlGaInN 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 예를 들어, 버퍼층(40)이 저온 성장된 즉, 예를 들어, 약 450℃ 내지 약 800℃사이의 온도에서 성장된 LT(low temperature)-GaN를 포함할 수 있다. 그리고, 반도체(60)는 버퍼층(40)으로부터 고온에서 즉, 예를 들어, 약 980℃ 내지 약 1100℃ 사이의 온도에서 수직 성장된 HT(high temperature)-GaN를 포함할 수 있다. LT-GaN은 그 하부에 마련된 금속층(20)에 의해서 c축 방향으로 우선 배향성을 가질 수 있으며, HT-GaN은 LT-GaN의 우선 배향성에 의해서 c축 방향으로 우선 배향성을 가질 수 있다.
도 2a 및 도 2b를 참조하면, 개시된 적층 구조물(100)은 비정질 기판 상에서 임의의 방향으로 성장된 반도체와 달리, c축 방향(0001)으로 우선 배향된 피라미드 또는 로드 형태의 반도체를 포함한다는 것을 알 수 있다. 즉, 피라미드 또는 로드 형태의 반도체는 그 상면이 (0001)면이고, 이 상면과 약 61°기울어진 측면 즉, (10-11)면으로 둘러싸여 있음을 알 수 있다. 따라서, 개시된 적층 구조물(100)에 포함된 피라미드 또는 로드 형태의 반도체는 단결정 기판 상에서 성장된 반도체와 유사한 형태로 성장될 수 있다는 것을 알 수 있다.
도 3은 변형예에 따른 개시된 수직 성장된 반도체를 포함하는 적층 구조물(100')의 단면도이다. 도 1에 도시된 적층 구조물(100)과의 차이점을 위주로 상세하게 설명하기로 한다.
도 3을 참조하면, 개시된 적층 구조물(100')은 비정질 기판(10), 비정질 기판(10) 상에 마련된 금속층(20), 금속층(20) 상에 마련된 질화물계 금속층(30), 질화물계 금속층(30) 상에 마련된 버퍼층(40), 버퍼층(40) 상에 마련된 마스크층(50)을 포함할 수 있다. 마스크층(50)에는 버퍼층(40)을 노출시키는 다수의 홀(55)이 형성될 수 있다. 그리고, 개시된 적층 구조물(100')은 홀(55)을 통해서 버퍼층(40)으로부터 수직하게 성장된 반도체(60)를 포함할 수 있다.
질화물계 금속층(30)은 금속층(20) 상에 마련될 수 있으며, 그 결정 구조가 HCP 구조 또는 FCC 구조를 가질 수 있다. 그리고, 질화물계 금속층(30)의 결정면은 HCP(0001)면 또는 FCC(111)면을 포함할 수 있으며, 즉, 질화물계 금속층(30)의 표면과 수직한 방향(c축 방향)으로 우선 배향성을 가질 수 있다. 여기에서, 질화물계 금속층(30)은 NH3와 같은 질소를 포함하는 가스 분위기에서 약 100℃ 내지 약 1500℃ 사이의 온도에서 열처리되어 c축 방향으로 우선 배향성을 가질 수 있다. 그리고, 질화물계 금속층(30)은 수직 성장된 반도체(60)와 격자 상수 차이(lattice mismatch)가 작은 금속을 포함할 수 있으며, 예를 들어, 반도체(60)와의 격자 상수의 차이가 약 20% 이하인 금속을 포함할 수 있다. 질화물계 금속층(30)은 상기 두 가지 조건 즉, 질화물계 금속층(30)의 표면과 수직한 방향(c축 방향)으로 우선 배향성을 갖고, 수직 성장된 반도체(60)와 격자 상수 차이(lattice mismatch)가 작은 질화물계 금속을 포함할 수 있다. 예를 들어, 질화물계 금속층(30)은 TiN, HfN, ZrN, AlN 등을 포함할 수 있다.
다음으로, 개시된 적층 구조물을 포함하는 pn 접합 소자에 대해서 설명한다. pn 접합 소자로 발광 소자와 태양 전지를 예로 들어 설명하였으나, 이에 한정되는 것은 아니며 개시된 적층 구조물은 다양한 반도체 소자에 적용될 수 있다.
도 4는 개시된 수직 성장된 반도체를 포함하는 적층 구조물(도 1의 100)을 구비하는 발광 소자(200)의 개략적인 단면도이다. 개시된 발광 소자(200)는 앞서 설명된 적층 구조물(도 1의 100)을 포함하므로, 추가적인 구성 요소를 위주로 상세하게 설명하기로 한다.
도 4를 참조하면, 개시된 발광 소자(200)는 비정질 기판(10), 비정질 기판(10) 상에 마련된 금속층(20), 금속층(20) 상에 마련된 버퍼층(40), 버퍼층(40) 상에 마련된 마스크층(50)을 포함할 수 있다. 마스크층(50)에는 버퍼층(40)을 노출시키는 다수의 홀(55)이 형성될 수 있다. 그리고, 개시된 발광 소자(200)는 홀(55)을 통해서 버퍼층(40)으로부터 수직하게 성장된 제1도전형 반도체(65), 제1도전형 반도체(65) 상에 순차로 마련된 활성층(70), 제2도전형 반도체층(80), 투명 전극층(95)을 포함할 수 있다. 또한, 개시된 발광 소자(200)는 마스크층(50)과 투명 전극층(95) 사이에 마련된 절연층(90)을 더 포함할 수 있다.
금속층(20)은 그 결정 구조가 HCP 구조 또는 FCC 구조를 갖는 금속으로 형성될 수 있으며, 그 표면과 수직한 방향(c축 방향)으로 우선 배향성(preferred orietation)을 가질 수 있다. 그리고, 금속층(20)은 수직 성장된 제1도전형 반도체(65)와 격자 상수 차이(lattice mismatch)가 약 20% 이하인 금속으로 형성될 수 있으며, 예를 들어, Ti, Hf, Zr 및 Al 중에서 선택된 적어도 하나의 금속을 포함할 수 있다. 한편, 금속층(20)은 개시된 발광 소자(200)의 제1전극 예를 들어, n형 전극으로 사용될 수 있다.
제1도전형 반도체(65)는 마스크층(50)에 형성된 홀(55)을 통해서 버퍼층(40)으로부터 성장될 수 있으며, 제1도전형 불순물(dopant)로 도핑된 Ⅲ-Ⅴ족계 화합물 반도체를 포함할 수 있다. 상기 Ⅲ-Ⅴ족계 화합물 반도체는 GaN, GaInN, AlGaN 및 AlGaInN 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 예를 들어, 제1도전형 반도체(65)는 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 재료를 제1도전형 불순물로 도핑하여 형성될 수 있다. 상기 제1도전형 불순물은 n형 불순물일 수 있으며, 상기 n형 불순물은 예를 들어, P, As, Sb, Si, Sn, Ge, Se, Te 등을 포함할 수 있다.
활성층(70)은 제1도전형 반도체(65) 상에 마련되어, 제1도전형 반도체(65)를 덮도록 형성될 수 있다. 활성층(70)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 빛을 방출하며, 인듐 함량에 따라 밴드갭 에너지가 조절되도록 InxGa1 - xN(0≤x≤1) 등의 반도체 재료로 형성될 수 있다. 또한, 활성층(70)은 양자 장벽층과 양자 우물층이 서로 교대로 적층된 다중 양자 우물(multi-quantumn well, MQW)층을 포함할 수 있다.
제2도전형 반도체층(80)은 활성층(70) 상에 마련되어, 활성층(70)을 덮도록 형성될 수 있다. 제2도전형 반도체층(80)은 제2도전형 불순물로 도핑된 Ⅲ-Ⅴ족계 화합물 반도체를 포함할 수 있으며, GaN, GaInN, AlGaN 및 AlGaInN 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 예를 들어, 제2도전형 반도체층(80)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 재료를 제2도전형 불순물로 도핑하여 형성될 수 있다. 상기 제2도전형 불순물은 p형 불순물일 수 있으며, 상기 p형 불순물은 예를 들어, B, Al, Mg, Zn, Be, C 등을 포함할 수 있다. 개시된 발광 소자(200)에서 제1도전형 반도체(65)는 n형 반도체이고, 제2도전형 반도체층(80)은 p형 반도체일 수 있으며, 그 반대의 경우도 가능하다.
투명 전극층(95)은 제2도전형 반도체층(80)의 일 영역 상에 마련될 수 있으며, 제2도전형 반도체층(80)의 상부를 덮도록 형성될 수 있다. ITO(indium tin oxide), ZnO, SnO2 등과 같은 투명한 전도성 재료로 형성될 수 있다. 그리고, 절연층(90)이 마스크층(50)과 투명전극층(95) 상이에 마련될 수 있으며, SiO2 와 같은 절연 재료 또는 폴리아미드와 같은 폴리머 재료로 형성될 수 있다.
개시된 발광 소자(200)는 비정질 기판 상에서 c축 방향(0001)으로 우선 배향된 피라미드 또는 로드 형태의 반도체를 포함할 수 있다. 따라서, 개시된 발광 소자(200)는 박막 형태의 발광 소자에 비해서 발광 면적이 증가하여, 단위 면적당 발광 효율이 향상될 수 있다. 그리고, 발광 소자(200)로부터 균일한 광이 방출되어 면광원으로 사용될 수 있으며, 저가의 비정질 기판 상에 마련된 대면적의 발광 소자를 제공할 수 있다.
도 5는 변형예에 따른 개시된 발광 소자(200')의 개략적인 단면도이다. 도 4에 도시된 발광 소자(200)와의 차이점을 위주로 상세하게 설명하기로 한다.
도 5를 참조하면, 개시된 발광 소자(200')는 금속층(20)과 버퍼층(40) 사이에 마련된 질화물계 금속층(30)을 더 포함할 수 있다. 질화물계 금속층(30)은 금속층(20) 상에 마련될 수 있으며, 질화물계 금속층(30)의 표면과 수직한 방향(c축 방향)으로 우선 배향성(preferred orietation)을 가질 수 있다. 여기에서, 질화물계 금속층(30)은 NH3와 같은 질소를 포함하는 가스 분위기에서 약 100℃ 내지 약 1500℃ 사이의 온도에서 열처리되어 c축 방향으로 우선 배향성을 가질 수 있다. 그리고, 질화물계 금속층(30)은 제1도전형 반도체(65)와 격자 상수의 차이가 약 20% 이하인 금속을 포함할 수 있다. 질화물계 금속층(30)은 상기 두 가지 조건을 모두 만족하는 질화물계 금속을 포함할 수 있는데, 예를 들어, TiN, HfN, ZrN, AlN 등을 포함할 수 있다.
도 6은 개시된 수직 성장된 반도체를 포함하는 적층 구조물(도 1의 100)을 구비하는 태양 전지(300)의 단면도를 개략적으로 도시한 것이다. 개시된 태양 전지(300)는 앞서 설명된 적층 구조물(도 1의 100)을 포함하므로, 추가적인 구성 요소를 위주로 상세하게 설명하기로 한다.
도 6을 참조하면, 개시된 태양 전지(300)는 비정질 기판(10), 비정질 기판(10) 상에 마련된 금속층(20), 금속층(20) 상에 마련된 버퍼층(40), 버퍼층(40) 상에 마련된 마스크층(50)을 포함할 수 있다. 마스크층(50)에는 버퍼층(40)을 노출시키는 다수의 홀(55)이 형성될 수 있다. 그리고, 개시된 태양 전지(300)는 홀(55)을 통해서 버퍼층(40)으로부터 수직하게 성장된 제1도전형 반도체(65), 제1도전형 반도체(65) 상에 순차로 마련된 제2도전형 반도체층(80), 투명 전극층(95)을 포함할 수 있다. 또한, 개시된 태양 전지(300)는 제1도전형 반도체(65)와 제2도전형 반도체층(80) 사이에 마련된 진성 반도체층 즉, I(intrinsic)형 반도체층 및 마스크층(50)과 투명 전극층(95) 사이에 마련된 절연층(90)을 더 포함할 수 있다.
개시된 태양 전지(300)는 제1도전형 반도체(65)와 제2도전형 반도체층(80)을 포함하는 광 흡수층(85)을 구비할 수 있다. 광흡수층(85)은 제1도전형 반도체(65)와 제2도전형 반도체층(80) 사이에 마련된 I형 반도체층(75)을 더 포함할 수 있다. 광 흡수층(85)은 태양 광 에너지를 전기 에너지로 변환시킬 수 있는데, 태양 광 에너지를 흡수하여 전자-정공 쌍(electron-hole pair, EHP)을 형성할 수 있다. 그리고, 이렇게 생성된 전자와 정공은 제1도전형 반도체(65)와 제2도전형 반도체층(80)으로 각각 이동하며, 이들을 n형 및 p형 전극에서 수집하여 외부에서 전기 에너지로 사용할 수 있다. 여기에서, 제1도전형 반도체(65)는 n형 반도체, 제2도전형 반도체층(80)은 p형 반도체이며, 금속층(20)은 n형 전극, 투명 전극층(95)은 p형 전극일 수 있다. 한편, 개시된 태양 전지(300')는 도 7i에 도시된 바와 같이, 금속층(20)과 버퍼층(40) 사이에 마련된 질화물계 금속층(30)을 더 포함할 수 있으며, 질화물계 금속층(30)에 관한 설명은 앞서 기술된 바와 같다.
개시된 태양 전지(300)는 비정질 기판(10) 상에서 c축 방향(0001)으로 우선 배향된 피라미드 또는 로드 형태의 반도체를 포함하므로, 박막 형태의 태양 전지에 비해서 단위 면적당 수광 면적과 전자 및 정공의 발생 면적이 증가할 수 있다. 따라서, 개시된 태양 전지(300)는 태양 광 에너지를 전기 에너지로 변환시키는 에너지 변환 효율이 향상될 수 있다. 그리고, 개시된 태양 전지(300)는 저가의 비정질 기판(10) 상에 마련될 수 있으며, 대면적의 태양 전지를 제공할 수 있다.
다음으로, 개시된 적층 구조물과 이를 포함하는 pn 접합 소자인 발광 소자 및 태양 전지의 제조 방법에 대해서 설명한다.
도 7a 내지 도 7i는 개시된 적층 구조물(100, 100')과 이를 포함하는 발광 소자(200, 200') 및 태양 전지(300, 300')의 제조 방법의 설명도이다.
도 7a를 참조하면, 비정질 기판(10) 상에 금속층(20)을 형성한다. 비정질 기판(10)은 예를 들어, 유리, 플라스틱 등으로 형성할 수 있으며, 사파이어 기판이나 실리콘 기판보다 저가이며, 대면적화가 가능하다. 금속층(20)은 예를 들어, e-빔 증착(e-beam evaporation), 스퍼터링(sputtering) 방법 등으로 형성할 수 있다. 금속층(20)은 그 결정 구조가 HCP 구조 또는 FCC 구조를 갖는 금속으로 형성할 수 있으며, 금속층(20)의 결정면이 HCP(0001)면 또는 FCC(111)면을 포함하는 금속으로 형성할 수 있다. 즉, 금속층(20)은 그 표면과 수직한 방향(c축 방향)으로 우선 배향성(preferred orietation)을 가질 수 있다.
한편, 금속층(20)을 약 100℃ 내지 약 1500℃ 사이의 온도에서 열처리하여, 금속층(20)이 c축 방향으로 우선 배향성을 갖도록 할 수 있다. 또한, 금속층(20)은 수직 성장된 반도체(60)와 격자 상수 차이(lattice mismatch)가 작은 금속으로 형성할 수 있으며, 예를 들어, 반도체(60)와의 격자 상수의 차이가 약 20% 이하인 금속으로 형성할 수 있다. 금속층(20)은 상기 두 조건을 모두 만족하는 금속으로 형성할 수 있는데, 예를 들어, Ti, Hf, Zr 및 Al 중에서 선택된 적어도 하나의 금속으로 형성할 수 있다.
한편, 도 7b를 참조하면, 금속층(20) 상에 질화물계 금속층(30)을 선택적으로 더 형성할 수 있다. 질화물계 금속층(30)은 금속층(20)을 질소 예를 들어, NH3를 포함하는 가스 분위기에서 약 100℃ 내지 약 1500℃ 사이의 온도에서 열처리하여 형성할 수 있다. 질화물계 금속층(30)도 금속층(20)과 같이 상기 두 가지 조건을 만족할 수 있다.
도 7c를 참조하면, 금속층(20) 또는 질화물계 금속층(30) 상에 버퍼층(40)을 형성한다. 버퍼층(40)은 예를 들어, Ⅲ-Ⅴ족계 화합물 반도체, TiN 등으로 형성할 수 있다. 그리고, 버퍼층(40)은 Ⅲ-Ⅴ족계 화합물 반도체로 형성된 층 및 TiN로 형성된 층 중에서 선택된 적어도 어느 하나의 층을 적층하여 형성할 수 있다. 즉, 버퍼층(40) 상기 재료로 형성된 단일층으로 형성하거나, 이중층, 삼중층 등과 같이 복수층으로 형성할 수 있다. 여기에서, Ⅲ-Ⅴ족계 화합물 반도체는 예를 들어, GaN, AlN, GaInN, AlGaN 및 AlGaInN 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 또한, 버퍼층(40)을 약 1050℃의 고온에서 열처리하여, 버퍼층(40)이 그 하부에 마련된 금속층(20) 또는 질화 금속층(30)의 우선 배향성에 의해서, 버퍼층(40)의 표면과 수직한 방향(c축 방향)으로 우선 배향성을 가질 수 있다.
도 7d를 참조하면, 버퍼층(40) 상에 마스크층(50)을 형성하고, 마스크층(50)을 패터닝하여 다수의 홀(55)을 형성한다. 마스크층(50)은 산화물 또는 질화물로 형성할 수 있으며, 예를 들어, SiO2, Si3N4 등으로 형성할 수 있다. 홀(55)은 마스크층(50) 하부에 마련된 버퍼층(40)을 노출시킬 수 있도록, 마스크층(50)을 관통하여 형성할 수 있다. 홀(55)을 통해서 버퍼층(40)으로부터 반도체(60)가 성장할 수 있기 때문에, 홀(55)의 개수, 위치, 크기 등을 선택하여, 반도체(60)가 성장되는 위치, 크기 등을 제어할 수 있다. 홀(55)의 지름은 10 ㎚ 내지 5 ㎛일 수 있으며, 그 단면 형태는 원형 또는 다각형일 수 있다. 한편, 버퍼층(40)에 대한 상기 열처리는 마스크층(50)에 홀(55)을 패터닝한 다음에 수행될 수도 있다.
도 7e를 참조하면, 마스크층(50)에 형성된 다수의 홀(55)을 통해서, 버퍼층(40)으로부터 반도체(60)를 고온에서 예를 들어, 약 1030℃ 내지 1080℃ 사이의 온도에서 수직 성장시킬 수 있다. 수직 성장된 반도체(60)는 로드(rod) 형태 또는 피라미드(pyramid) 형태일 수 있으며, 버퍼층(40)의 우선 배향성에 의해서, 그 표면과 수직한 방향(c축 방향)으로 우선 배향성을 가질 수 있다. 반도체(60)는 Ⅲ-Ⅴ족계 화합물 반도체로 형성할 수 있으며, GaN, GaInN, AlGaN 및 AlGaInN 중에서 선택된 적어도 어느 하나로 형성할 수 있다.
예를 들어, 저온에서 즉, 약 450℃ 내지 약 800℃ 사이의 온도에서 GaN을 성장시켜서 LT-GaN을 포함하는 버퍼층(40)을 형성하고, 버퍼층(40)으로부터 고온에서 즉, 약 980℃ 내지 약 1100℃ 사이의 온도에서 GaN을 성장시켜서 HT-GaN을 포함하는 반도체(60)를 형성할 수 있다. 그리고, LT-GaN은 질소 예를 들어, NH3를 포함하는 가스 분위기에서 예를 들어, 약 100℃ 내지 약 1500℃ 사이의 온도에서 열처리하여, c축 방향으로 우선 배향성을 가질 수 있다. 그리고, HT-GaN은 그 하부에 마련된 LT-GaN의 우선 배향성에 의해서, c축 방향으로 우선 배향성을 가질 수 있다.
개시된 적층 구조물(100, 100')의 제조 방법은 비정질 기판(10) 상에 그 방향과 위치가 제어되어, 성장한 반도체(60)를 제조할 수 있다. 즉, 개시된 적층 구조물(100, 100')의 제조 방법은 저가이며, 대면적화가 가능한 비정질 기판(10) 상에 c축 방향으로 우선 배향된 반도체(60)를 제조할 수 있으며, 또한 이를 다양한 반도체 소자를 제조하는데 적용할 수 있다. 여기에서, 도 7a 내지 도 7e는 개시된 적층 구조물(100, 100')의 제조 방법을 단계별로 도시하였으며, 개시된 적층 구조물(100, 100')을 포함하는 pn 접합 소자들 예를 들어, 발광 소자(200, 200') 또는 태양 전지(300, 300')를 제조하기 위해서는 도 7f 내지 도 7i에 도시된 단계를 추가로 수행할 수 있다.
도 7f를 참조하면, 개시된 발광 소자(200, 200')를 제조하기 위해서 반도체(도 7e의 60) 즉, 제1도전형 반도체(65) 상에 활성층(70)을 형성한다. 제1도전형 반도체(65)는 Ⅲ-Ⅴ족계 화합물 반도체를 제1도전형 불순물로 도핑하여 형성할 수 있다. Ⅲ-Ⅴ족계 화합물 반도체는 GaN, GaInN, AlGaN 및 AlGaInN 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 예를 들어, 제1도전형 반도체(65)는 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 재료를 제1도전형 불순물로 도핑하여 형성할 수 있다. 상기 제1도전형 불순물은 n형 불순물일 수 있으며, 상기 n형 불순물은 예를 들어, Si, Ge, Se, Te 등을 포함할 수 있다. 한편, 제1도전형 반도체(65)는 유기 금속 화학 증착법(metal-organic chemical vapor deposition, MOCVD), 수소 기상 증착법(hydride vapor phase epitaxy, HVPE), 분자빔에피택시법(molecular beam epitaxy, MBE) 등으로 성장시킬 수 있다.
활성층(70)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 빛을 방출하며, 인듐 함량에 따라 밴드갭 에너지가 조절되도록 InxGa1 - xN(0≤x≤1) 등의 반도체 재료로 형성할 수 있다. 또한, 활성층(70)은 양자 장벽층과 양자 우물층을 서로 교대로 적층하여 다중 양자 우물(multi-quantumn well, MQW)층으로 형성할 수 있다.
도 7g를 참조하면, 활성층(70) 상에 제2도전형 반도체층(80)을 형성한다. 제2도전형 반도체층(80)은 Ⅲ-Ⅴ족계 화합물 반도체를 제2도전형 불순물로 도핑하여 형성할 수 있으며, Ⅲ-Ⅴ족계 화합물 반도체는 GaN, GaInN, AlGaN 및 AlGaInN 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 예를 들어, 제2도전형 반도체층(80)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 재료를 제2도전형 불순물로 도핑하여 형성될 수 있다. 상기 제2도전형 불순물은 p형 불순물일 수 있으며, 상기 p형 불순물은 예를 들어, Mg, Zn, Be 등을 포함할 수 있다. 그리고, 제2도전형 반도체층(80)은 유기 금속 화학 증착법(MOCVD), 수소 기상 증착법(HVPE), 분자빔에피택시법(MBE) 등으로 성장될 수 있다. 개시된 발광 소자(200)에서 제1도전형 반도체(65)는 n형 반도체이고, 제2도전형 반도체층(80)은 p형 반도체일 수 있으며, 그 반대의 경우도 가능하다.
도 7h를 참조하면, 마스크층(50) 및 제2도전형 반도체층(80) 상에 실리콘 산화물(SiO2), 실리콘 질화물, 폴리머 등과 같은 절연 재료를 코팅하여 절연막을 형성한다. 그리고, 선택적 식각 예를 들어, PR 디스컴(photoresist descum) 공정을 수행하여, 제2도전형 반도체층(80)의 일부가 노출되도록 절연막의 일부(91)를 제거한다. 그러면, 절연층(90)을 마스크층(50)과 제2도전형 반도체층(80)의 일부를 덮도록 형성할 수 있다.
그리고, 도 7i를 참조하면, 노출된 제2도전형 반도체층(80) 및 절연층(90) 상에 ITO(indium tin oxide), ZnO, SnO2 등과 같은 투명한 전도성 재료를 도포하여, 투명 전극층(95)을 형성한다.
개시된 태양 전지(300, 300')를 제조하기 위해서는 도 7f에 도시된 제조 단계에서, 제1도전형 반도체(65) 상에 활성층(70) 대신에 제2도전형 반도체층(80)을 형성한다. 한편, 제1도전형 반도체(65)과 제2도전형 반도체층(80) 사이에 I형 반도체층(75)을 더 형성할 수 있다. 그리고, 도 7g 내지 도 7i에 도시된 제조 단계들을 수행하여, 태양 전지(300, 300')를 제조할 수 있다.
이러한 본 발명인 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 pn 접합 소자 및 이들의 제조 방법은 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.
10: 비정질 기판 20: 금속층
30: 질화 금속층 40: 버퍼층
50: 마스크층 60: 반도체
65: 제1도전형 반도체 70: 활성층
75: I형 반도체층 80: 제2도전형 반도체층
90: 절연층 95: 투명 전극층
100, 100': 적층 구조물 200, 200': 발광 소자
300, 300': 태양 전지

Claims (30)

  1. 비정질 기판;
    상기 비정질 기판 상에 마련된 금속층;
    상기 금속층 상에 마련된 버퍼층;
    상기 버퍼층 상에 마련되고, 상기 버퍼층을 노출시키는 다수의 홀을 구비하는 마스크층; 및
    상기 홀을 통해서 상기 버퍼층으로부터 수직하게 성장된 반도체;를 포함하는 적층 구조물.
  2. 제 1 항에 있어서,
    상기 반도체는 로드(rod) 형태 또는 피라미드(pyramid) 형태인 적층 구조물.
  3. 제 1 항에 있어서,
    상기 반도체는 Ⅲ-Ⅴ족계 화합물 반도체를 포함하는 적층 구조물.
  4. 제 1 항에 있어서,
    상기 반도체는 GaN, GaInN, AlGaN 및 AlGaInN 중에서 선택된 적어도 어느 하나를 포함하는 적층 구조물.
  5. 제 1 항에 있어서,
    상기 금속층의 결정 구조는 HCP 구조 또는 FCC 구조인 적층 구조물.
  6. 제 1 항에 있어서
    상기 금속층은 상기 반도체와 격자 상수의 차이(lattice mismatch)가 20% 이하인 적층 구조물.
  7. 제 1 항에 있어서,
    상기 금속층은 그 표면과 수직한 방향(c축 방향)으로 우선 배향성(preferred orietation)을 갖는 적층 구조물.
  8. 제 1 항에 있어서,
    상기 금속층은 Ti, Hf, Zr 및 Al 중에서 선택된 적어도 어느 하나의 금속으로 형성된 적층 구조물.
  9. 제 1 항에 있어서,
    상기 금속층은 질화물계 금속층을 포함하는 적층 구조물.
  10. 제 1 항에 있어서,
    상기 비정질 기판은 유리 또는 플라스틱으로 형성된 적층 구조물.
  11. 제 1 항에 있어서,
    상기 버퍼층은 Ⅲ-Ⅴ족계 화합물 반도체로 형성된 층 및 TiN로 형성된 층 중에서 적어도 어느 하나의 층을 포함하는 적층 구조물.
  12. 제 11 항에 있어서,
    상기 Ⅲ-Ⅴ족계 화합물 반도체는 GaN, AlN, AlGaN, InGaN 및 InAlGaN 중에서 선택된 적어도 어느 하나를 포함하는 적층 구조물.
  13. 비정질 기판 상에 금속층을 형성하는 단계;
    상기 금속층 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 마스크층을 형성하고, 패터닝하여 상기 마스크층에 다수의 홀을 형성하는 단계; 및
    상기 홀을 통해서 상기 버퍼층으로부터 반도체를 성장시키는 단계;를 포함하는 적층 구조물의 제조 방법.
  14. 제 13 항에 있어서,
    상기 반도체는 로드(rod) 형태 또는 피라미드(pyramid) 형태로 성장시키는 적층 구조물의 제조 방법.
  15. 제 13 항에 있어서,
    상기 반도체는 Ⅲ-Ⅴ족계 화합물 반도체로 형성하는 적층 구조물의 제조 방법.
  16. 제 13 항에 있어서,
    상기 반도체는 GaN, GaInN, AlGaN 및 AlGaInN 중에서 선택된 적어도 어느 하나로 형성하는 적층 구조물의 제조 방법.
  17. 제 13 항에 있어서,
    상기 금속층은 그 결정 구조가 HCP 구조 또는 FCC 구조를 갖는 금속으로 형성하는 적층 구조물의 제조 방법.
  18. 제 13 항에 있어서,
    상기 금속층은 상기 반도체와 격자 상수의 차이(lattice mismatch)가 20% 이하인 금속으로 형성하는 적층 구조물의 제조 방법.
  19. 제 13 항에 있어서,
    상기 금속층은 Ti, Hf, Zr 및 Al 중에서 선택된 적어도 어느 하나의 금속으로 형성하는 적층 구조물의 제조 방법.
  20. 제 13 항에 있어서,
    상기 금속층 및 상기 버퍼층 중에서 적어도 하나의 층을 그 표면과 수직한 방향(c축 방향)으로 우선 배향성(preferred orietation)을 갖도록, 질소를 포함하는 가스 분위기에서 열처리하는 단계를 더 포함하는 적층 구조물의 제조 방법.
  21. 제 13 항에 있어서,
    상기 비정질 기판은 유리 또는 플라스틱으로 형성하는 적층 구조물의 제조 방법.
  22. 비정질 기판;
    상기 비정질 기판 상에 마련된 금속층;
    상기 금속층 상에 마련된 버퍼층;
    상기 버퍼층 상에 마련되고, 상기 버퍼층을 노출시키는 다수의 홀을 구비하는 마스크층;
    상기 홀을 통해서 상기 버퍼층으로부터 수직하게 성장된 제1도전형 반도체;
    상기 제1도전형 반도체 상에 마련된 활성층;
    상기 활성층 상에 마련된 제2도전형 반도체층; 및
    상기 제2도전형 반도체층 상에 형성된 투명 전극층;을 포함하는 발광 소자.
  23. 제 22 항에 있어서,
    상기 제1도전형 반도체는 로드(rod) 형태 또는 피라미드(pyramid) 형태인 발광 소자.
  24. 제 22 항에 있어서,
    상기 금속층의 결정 구조는 HCP 구조 또는 FCC 구조인 발광 소자.
  25. 제 22 항에 있어서
    상기 금속층은 상기 반도체와 격자 상수의 차이(lattice mismatch)가 20% 이하인 발광 소자.
  26. 비정질 기판;
    상기 비정질 기판 상에 마련된 금속층;
    상기 금속층 상에 마련된 버퍼층;
    상기 버퍼층 상에 마련되고, 상기 버퍼층을 노출시키는 다수의 홀을 구비하는 마스크층;
    상기 홀을 통해서 상기 버퍼층으로부터 수직하게 성장된 제1도전형 반도체;
    상기 제1도전형 반도체 상에 마련된 제2도전형 반도체층; 및
    상기 제2도전형 반도체층 상에 형성된 투명 전극층;을 포함하는 태양 전지.
  27. 제 26 항에 있어서,
    상기 제1도전형 반도체 및 제2도전형 반도체층 사이에 마련된 I(intrinsic)형 반도체층을 더 포함하는 태양 전지.
  28. 제 26 항에 있어서,
    상기 제1도전형 반도체는 로드(rod) 형태 또는 피라미드(pyramid) 형태인 태양 전지.
  29. 제 26 항에 있어서,
    상기 금속층의 결정 구조는 HCP 구조 또는 FCC 구조인 태양 전지.
  30. 제 26 항에 있어서,
    상기 금속층은 상기 반도체와 격자 상수의 차이(lattice mismatch)가 20% 이하인 태양 전지.
KR1020110019094A 2011-03-03 2011-03-03 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법 KR20120100296A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110019094A KR20120100296A (ko) 2011-03-03 2011-03-03 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법
US13/244,492 US8952243B2 (en) 2011-03-03 2011-09-25 Stacked structure including vertically grown semiconductor, p-n junction device including the stacked structure, and method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110019094A KR20120100296A (ko) 2011-03-03 2011-03-03 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120100296A true KR20120100296A (ko) 2012-09-12

Family

ID=46752535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110019094A KR20120100296A (ko) 2011-03-03 2011-03-03 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법

Country Status (2)

Country Link
US (1) US8952243B2 (ko)
KR (1) KR20120100296A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101403715B1 (ko) * 2012-11-05 2014-06-11 주식회사 엘지실트론 발광 소자 및 그 제조 방법
KR20140074447A (ko) * 2012-12-07 2014-06-18 삼성전자주식회사 유연성 반도체소자 및 그 제조방법
KR20150026607A (ko) * 2013-09-03 2015-03-11 삼성전자주식회사 가요성 전자 소자 및 그 제조 방법
KR101505117B1 (ko) * 2013-06-21 2015-03-23 비비에스에이 리미티드 3족 질화물 반도체 적층체
KR20160112373A (ko) * 2015-03-19 2016-09-28 엘지이노텍 주식회사 자외선 발광소자 및 조명시스템

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101922118B1 (ko) 2012-08-27 2018-11-26 삼성전자주식회사 플렉서블 반도체소자 및 그 제조방법
KR102077742B1 (ko) * 2013-02-27 2020-02-14 삼성전자주식회사 반도체 요소 전사 방법
FR3011380B1 (fr) * 2013-09-30 2017-01-13 Aledia Dispositif optoelectronique a diodes electroluminescentes
US9698019B2 (en) 2014-03-14 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. N-work function metal with crystal structure
JP6571389B2 (ja) * 2015-05-20 2019-09-04 シャープ株式会社 窒化物半導体発光素子およびその製造方法
GB2575311B (en) * 2018-07-06 2021-03-03 Plessey Semiconductors Ltd Monolithic LED array and a precursor thereto
JP7320770B2 (ja) * 2018-09-28 2023-08-04 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7320794B2 (ja) * 2021-03-15 2023-08-04 セイコーエプソン株式会社 発光装置、プロジェクター、およびディスプレイ
WO2024052971A1 (ja) * 2022-09-06 2024-03-14 アルディーテック株式会社 発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5536950A (en) * 1978-09-05 1980-03-14 Fuji Photo Film Co Ltd Manufacturing of thin film photocell
US4881979A (en) * 1984-08-29 1989-11-21 Varian Associates, Inc. Junctions for monolithic cascade solar cells and methods
US5441897A (en) * 1993-04-12 1995-08-15 Midwest Research Institute Method of fabricating high-efficiency Cu(In,Ga)(SeS)2 thin films for solar cells
JPH11163404A (ja) 1997-11-25 1999-06-18 Toyoda Gosei Co Ltd ＧａＮ系半導体
US6218207B1 (en) 1998-05-29 2001-04-17 Mitsushita Electronics Corporation Method for growing nitride semiconductor crystals, nitride semiconductor device, and method for fabricating the same
JP3886341B2 (ja) 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4560245B2 (ja) * 2001-06-29 2010-10-13 キヤノン株式会社 光起電力素子
US20030070707A1 (en) * 2001-10-12 2003-04-17 King Richard Roland Wide-bandgap, lattice-mismatched window layer for a solar energy conversion device
US6969897B2 (en) * 2002-12-10 2005-11-29 Kim Ii John Optoelectronic devices employing fibers for light collection and emission
EP1730795A2 (en) * 2004-03-31 2006-12-13 Matsushita Electric Industrial Co., Ltd. Organic photoelectric conversion element utilizing an inorganic buffer layer placed between an electrode and the active material
ATE519232T1 (de) 2005-04-04 2011-08-15 Tohoku Techno Arch Co Ltd Verfahren zur herstellung eines elements auf gan- basis
EP1938391A4 (en) * 2005-08-22 2016-06-29 Q1 Nanosystems Inc NANOSTRUCTURE AND THIS IMPLEMENTING PHOTOVOLTAGE CELL
KR100831843B1 (ko) 2006-11-07 2008-05-22 주식회사 실트론 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
FR2918791B1 (fr) 2007-07-13 2009-12-04 Saint Gobain Substrat pour la croissance epitaxiale de nitrure de gallium
JP5229901B2 (ja) * 2009-03-09 2013-07-03 富士フイルム株式会社 光電変換素子、及び太陽電池
US8575471B2 (en) * 2009-08-31 2013-11-05 Alliance For Sustainable Energy, Llc Lattice matched semiconductor growth on crystalline metallic substrates

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101403715B1 (ko) * 2012-11-05 2014-06-11 주식회사 엘지실트론 발광 소자 및 그 제조 방법
KR20140074447A (ko) * 2012-12-07 2014-06-18 삼성전자주식회사 유연성 반도체소자 및 그 제조방법
KR101505117B1 (ko) * 2013-06-21 2015-03-23 비비에스에이 리미티드 3족 질화물 반도체 적층체
KR20150026607A (ko) * 2013-09-03 2015-03-11 삼성전자주식회사 가요성 전자 소자 및 그 제조 방법
KR20160112373A (ko) * 2015-03-19 2016-09-28 엘지이노텍 주식회사 자외선 발광소자 및 조명시스템

Also Published As

Publication number Publication date
US8952243B2 (en) 2015-02-10
US20120222732A1 (en) 2012-09-06

Similar Documents

Publication Publication Date Title
KR20120100296A (ko) 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법
CN103337573B (zh) 半导体发光二极管的外延片及其制造方法
TWI499080B (zh) 氮化物半導體結構及半導體發光元件
JP5520496B2 (ja) 太陽電池の製造方法
JP2008235877A (ja) 太陽電池及びその製造方法
US20130240829A1 (en) Quantum dot structure, method for forming quantum dot structure, wavelength conversion element, light-light conversion device, and photoelectric conversion device
CN102760808B (zh) 一种发光二极管的外延片及其制造方法
US8350278B2 (en) Nitride semiconductor light-emitting device
KR20150046450A (ko) 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
JP2012119569A (ja) 窒化物半導体素子
US9184340B2 (en) Non-polar nitride-based light emitting device and method for fabricating the same
US10121933B2 (en) Semiconductor device and the manufacturing method thereof
JP2010267934A (ja) 太陽電池およびその製造方法
KR101136882B1 (ko) 질화물 반도체 기반의 태양전지 및 그 제조방법
KR101619110B1 (ko) 반도체 광전소자 및 이의 제조방법
JP5382696B2 (ja) 半導体光素子と半導体太陽電池
KR101383161B1 (ko) 발광 다이오드 및 그 제조 방법
KR20110135237A (ko) 반도체 발광소자 및 그 제조방법
KR101622097B1 (ko) 질화물계 반도체 발광소자 및 이의 제조 방법
KR101600196B1 (ko) 하부 폭에 비해 상부 폭이 좁은 다면체를 포함하는 발광다이오드 및 이의 제조방법
JP2014049670A (ja) 光電変換素子
KR101928353B1 (ko) 질화물을 이용한 광전소자 및 그 제조방법
KR101539183B1 (ko) 하부 폭에 비해 상부 폭이 좁은 다면체, 이의 제조방법, 및 이를 포함하는 광전변환소자
US10763111B2 (en) Polyhedron of which upper width is narrower than lower width, manufacturing method therefor, and photoelectric conversion device comprising same
TWI638453B (zh) 半導體元件及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application