JP5955226B2 - 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法 - Google Patents
窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法 Download PDFInfo
- Publication number
- JP5955226B2 JP5955226B2 JP2012550884A JP2012550884A JP5955226B2 JP 5955226 B2 JP5955226 B2 JP 5955226B2 JP 2012550884 A JP2012550884 A JP 2012550884A JP 2012550884 A JP2012550884 A JP 2012550884A JP 5955226 B2 JP5955226 B2 JP 5955226B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- underlayer
- layer
- substrate
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 150000004767 nitrides Chemical class 0.000 title claims description 1649
- 239000004065 semiconductor Substances 0.000 title claims description 1649
- 238000000034 method Methods 0.000 title claims description 151
- 238000004519 manufacturing process Methods 0.000 title claims description 96
- 239000000758 substrate Substances 0.000 claims description 356
- 239000013078 crystal Substances 0.000 claims description 144
- 239000007789 gas Substances 0.000 claims description 80
- 229910052594 sapphire Inorganic materials 0.000 claims description 37
- 239000010980 sapphire Substances 0.000 claims description 37
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 34
- 239000012159 carrier gas Substances 0.000 claims description 31
- 229910052593 corundum Inorganic materials 0.000 claims description 20
- 239000010431 corundum Substances 0.000 claims description 20
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 83
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 79
- 229910002601 GaN Inorganic materials 0.000 description 64
- 230000007547 defect Effects 0.000 description 64
- 239000010408 film Substances 0.000 description 43
- 230000008569 process Effects 0.000 description 38
- 238000001878 scanning electron micrograph Methods 0.000 description 33
- 230000000052 comparative effect Effects 0.000 description 29
- 239000002019 doping agent Substances 0.000 description 29
- 230000015572 biosynthetic process Effects 0.000 description 25
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 24
- 238000012360 testing method Methods 0.000 description 24
- 238000005253 cladding Methods 0.000 description 22
- 238000010438 heat treatment Methods 0.000 description 14
- 239000003362 semiconductor superlattice Substances 0.000 description 12
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 7
- 229910001873 dinitrogen Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000005546 reactive sputtering Methods 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000005336 cracking Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 238000004020 luminiscence type Methods 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005136 cathodoluminescence Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- QBJCZLXULXFYCK-UHFFFAOYSA-N magnesium;cyclopenta-1,3-diene Chemical compound [Mg+2].C1C=CC=[C-]1.C1C=CC=[C-]1 QBJCZLXULXFYCK-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- -1 nitride Nitride Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02516—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Description
本発明は、窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法に関する。
窒素を含むＩＩＩ−Ｖ族化合物半導体（ＩＩＩ族窒化物半導体）は、赤外から紫外領域の波長を有する光のエネルギに相当するバンドギャップを有しているため、赤外から紫外領域の波長を有する光を発光する発光素子やその領域の波長を有する光を受光する受光素子の材料として有用である。
また、ＩＩＩ族窒化物半導体は、ＩＩＩ族窒化物半導体を構成する原子間の結合が強く、絶縁破壊電圧が高く、飽和電子速度が大きいことから、耐高温・高出力・高周波トランジスタなどの電子デバイスの材料としても有用である。
さらに、ＩＩＩ族窒化物半導体は、環境を害することがほとんどなく、取り扱いやすい材料としても注目されている。
上述したような優れた材料であるＩＩＩ族窒化物半導体を用いて実用的な窒化物半導体素子を作製するためには、所定の基板上にＩＩＩ族窒化物半導体の薄膜からなるＩＩＩ族窒化物半導体層を積層して、所定の素子構造を形成する必要がある。
ここで、基板としては、基板上にＩＩＩ族窒化物半導体を直接成長させることが可能な格子定数や熱膨張係数を有するＩＩＩ族窒化物半導体からなる基板を用いることが最も好適であり、ＩＩＩ族窒化物半導体からなる基板としては、たとえば窒化ガリウム（ＧａＮ）基板などを用いることが好ましい。
しかしながら、ＧａＮ基板は、現状ではその寸法が直径２インチ以下と小さく、また非常に高価であるため、実用的ではない。
そのため、現状では、窒化物半導体素子の作製用の基板としては、ＩＩＩ族窒化物半導体とは格子定数差および熱膨張係数差が大きいサファイア基板や炭化珪素（ＳｉＣ）基板などが用いられている。
サファイア基板と代表的なＩＩＩ族窒化物半導体であるＧａＮとの間には約１６％程度の格子定数差が存在する。また、ＳｉＣ基板とＧａＮとの間には約６％程度の格子定数差が存在する。このような大きな格子定数差が基板とその上に成長するＩＩＩ族窒化物半導体との間に存在する場合には、基板上にＩＩＩ族窒化物半導体からなる結晶をエピタキシャル成長させることは一般的に困難である。たとえば、サファイア基板上に直接ＧａＮ結晶をエピタキシャル成長させた場合には、ＧａＮ結晶の３次元的な成長が避けられず、平坦な表面を有するＧａＮ結晶が得られないという問題がある。
そこで、基板とＩＩＩ族窒化物半導体との間に、基板とＩＩＩ族窒化物半導体との間の格子定数差を解消させるための所謂バッファ層と呼ばれる層を形成することが一般的に行なわれている。
たとえば、特許文献１（特許第３０２６０８７号公報）には、サファイア基板上にＡｌＮのバッファ層をＭＯＶＰＥ法によって形成した後に、ＡｌxＧａ1-xＮからなるＩＩＩ族窒化物半導体を成長させる方法が記載されている。
しかしながら、特許文献１に記載の方法においても、平坦な表面を有するＡｌＮのバッファ層を再現性良く得ることは困難であった。これは、ＭＯＶＰＥ法によってＡｌＮのバッファ層を形成する場合には、原料ガスとして用いられるトリメチルアルミニウム（ＴＭＡ）ガスとアンモニア（ＮＨ3）ガスとが気相中で反応しやすいためと考えられる。
したがって、特許文献１に記載の方法においては、表面が平坦であって、かつ欠陥密度が小さい高品質のＡｌxＧａ1-xＮからなるＩＩＩ族窒化物半導体をＡｌＮのバッファ層上に再現性良く成長させることは困難であった。
また、たとえば特許文献２（特公平５−８６６４６号公報）には、サファイア基板上に直流バイアスを印加した高周波スパッタ法でＡｌxＧａ1-xＮ（０＜ｘ≦１）バッファ層を形成する方法が開示されている。
しかしながら、特許文献２に記載されている方法によってＡｌxＧａ1-xＮ（０＜ｘ≦１）バッファ層上に形成されたＩＩＩ族窒化物半導体は、特許文献３の段落[０００４]および特許文献４の段落[０００４]に記載されているように、優れた結晶性を有するものではなかった。
そこで、特許文献３（特許第３４４０８７３号公報）には、ＤＣマグネトロンスパッタ法で形成したＩＩＩ族窒化物半導体からなるバッファ層を水素ガスとアンモニアガスとの混合ガスの雰囲気下で熱処理する方法が提案されており、また、特許文献４（特許第３７００４９２号公報）には、４００℃以上に昇温されたサファイア基板上にＤＣマグネトロンスパッタ法によって５０オングストローム以上３０００オングストローム以下の膜厚のＩＩＩ族窒化物半導体からなるバッファ層を形成する方法が提案されている。
また、特許文献５（特開２００８−３４４４４号公報）には、７５０℃に加熱されたサファイア基板上に高周波スパッタ法によってＡｌＮの柱状結晶からなるバッファ層を形成する方法が提案されている。
また、特許文献６（特許第３９５０４７１号公報）には、結晶欠陥の少ないＩＩＩ族窒化物半導体を成長するため、基板表面に凹凸構造を設け、その上にＩＩＩ族窒化物半導体をラテラル成長させることが記載されている。
さらに、特許文献７（特開２００６−３５２０８４号公報）の段落［００４３］および［００４４］には、凹凸構造を設けた基板上に、ＧａＮ層を「サファイア基板１１の主面に対して傾斜したファセットを斜面に有する二等辺三角形の断面形状となるようにＧａＮ層１２を成長させ」るステップと、「次に、成長条件を横方向成長が支配的となる条件に設定して成長を続け・・・ＧａＮ層１２をその表面がサファイア基板１１の主面と平行な平坦面となるまで横方向成長させる。」というステップからなる２段階の成長が記載されている。
しかしながら、上記の特許文献３〜５に記載の方法によりＩＩＩ族窒化物半導体からなるバッファ層を形成し、そのバッファ層上にＩＩＩ族窒化物半導体層を形成した場合にも優れた結晶性を有するＩＩＩ族窒化物半導体層を再現性良く形成することはできず、その結果、良好な特性を有する窒化物半導体素子を再現性良く作製することができなかった。
また、上記の特許文献６に記載の方法により凹凸基板上に、上記の特許文献５に記載の方法によりＩＩＩ族窒化物半導体からなるバッファ層を形成し、そのバッファ層上にさらに上記の特許文献７に記載の横方向成長を用いてＩＩＩ族窒化物半導体層を形成した場合にも、目標とする優れた結晶性を有するＩＩＩ族窒化物半導体層を再現性良く形成することはできなかった。
さらに、基板サイズが２インチから、３インチ、４インチ、６インチおよび８インチと大きくなるほど、基板面内に均一に優れた結晶性を有するＩＩＩ族窒化物半導体層を形成することが難しかった。
上記の事情に鑑みて、本発明の目的は、優れた結晶性を有する窒化物層をその上方に再現性良く形成することができる窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法を提供することにある。
本発明の第１の態様によれば、凹部と凹部の間に設けられた凸部とを表面に有する基板と、基板上に設けられた窒化物半導体中間層と、窒化物半導体中間層上に設けられた第１の窒化物半導体下地層と、第１の窒化物半導体下地層上に設けられた第２の窒化物半導体下地層と、を備え、基板は、三方晶コランダムまたは六方晶の結晶からなり、第１の窒化物半導体下地層は、凸部の外側において、凸部を取り囲む少なくとも６つの第１の斜めファセット面を有し、第２の窒化物半導体下地層の下面は第１の窒化物半導体下地層の第１の斜めファセット面に接し、第２の窒化物半導体下地層の上面は平坦である窒化物半導体構造を提供することができる。
ここで、本発明の第１の態様の窒化物半導体構造において、第１の斜めファセット面は、六方晶構造をとる窒化物半導体のｍ軸に対して傾斜していることが好ましい。
また、本発明の第１の態様の窒化物半導体構造において、凸部は、基板の＜１１−２０＞方向に沿って配列されていることが好ましい。
また、本発明の第１の態様の窒化物半導体構造において、基板の表面の平面視における凸部の中心を通る断面視において、凸部は先端部を備える形状であることが好ましい。
また、本発明の第１の態様の窒化物半導体構造において、窒化物半導体中間層は、ＡｌＮまたはＡｌxＧａ1-xＮ（０．５＜ｘ≦１）の式で表わされる窒化物半導体からなることが好ましい。
また、本発明の第１の態様の窒化物半導体構造において、基板は、サファイア基板であることが好ましい。
また、本発明の第１の態様によれば、上記のいずれかの窒化物半導体構造と、窒化物半導体構造上に設けられた第１導電型窒化物半導体層と、第１導電型窒化物半導体層上に設けられた窒化物半導体活性層と、窒化物半導体活性層上に設けられた第２導電型窒化物半導体層と、第１導電型窒化物半導体層に接する第１電極と、第２導電型窒化物半導体層に接する第２電極と、を備えた、窒化物半導体発光素子を提供することができる。
また、本発明の第１の態様によれば、上記のいずれかの窒化物半導体構造と、窒化物半導体構造上に設けられた第１導電型窒化物半導体電子走行層と、第１導電型窒化物半導体電子走行層上に設けられた第１導電型窒化物半導体電子供給層と、第１導電型窒化物半導体電子供給層上に設けられた電極と、を備えた、窒化物半導体トランジスタ素子を提供することができる。
また、本発明の第１の態様によれば、凹部と凹部の間に設けられた凸部とをｃ面またはｃ面に対して５°以内の範囲内で傾斜した表面に有するサファイア基板と、サファイア基板上に設けられた窒化物半導体中間層と、窒化物半導体中間層を介して凹部上に設けられた第１の窒化物半導体下地層と、第１の窒化物半導体下地層上に設けられた第２の窒化物半導体下地層と、を備え、凸部はサファイア基板の＜１１−２０＞方向に沿って配列され、第１の窒化物半導体下地層は、凸部の外側において、凸部を取り囲む第１の斜めファセット面を有し、第２の窒化物半導体下地層の下面は第１の窒化物半導体下地層の第１の斜めファセット面に接し、第２の窒化物半導体下地層の上面は平坦である窒化物半導体構造を提供することができる。
また、本発明の第１の態様によれば、三方晶コランダムあるいは六方晶の結晶からなり、ｃ面またはｃ面に対して５°以内の範囲内で傾斜した表面を有する基板を準備する工程と、基板の表面に凹部と凹部の間に設けられた凸部とを形成する工程と、凹部と凸部とが形成された基板の表面上に窒化物半導体中間層を形成する工程と、窒化物半導体中間層上に、凸部を中心として、凸部の外側において凸部を取り囲む少なくとも６つの第１の斜めファセット面を有する第１の窒化物半導体下地層を形成する工程と、第１の窒化物半導体下地層上に上面が平坦となるように第２の窒化物半導体下地層を形成する工程と、を含む、窒化物半導体構造の製造方法を提供することができる。
ここで、本発明の第１の態様の窒化物半導体構造の製造方法において、第１の窒化物半導体下地層を形成する工程および第２の窒化物半導体下地層を形成する工程は、それぞれ、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法による成長工程であって、
（ｉ−１）第１の窒化物半導体下地層の成長時の成長温度を第２の窒化物半導体下地層の成長時の成長温度よりも低くする、
（ｉｉ−１）第１の窒化物半導体下地層の成長時の圧力を第２の窒化物半導体下地層の成長時の圧力よりも高くする、および
（ｉｉｉ−１）第１の窒化物半導体下地層の成長時に供給されるガスのＶ／ＩＩＩ比を第２の窒化物半導体下地層の成長時に供給されるガスのＶ／ＩＩＩ比よりも高くする、の（ｉ−１）、（ｉｉ−１）および（ｉｉｉ−１）からなる群から選択された少なくとも１つの条件を満たすように行なわれることが好ましい。
（ｉ−１）第１の窒化物半導体下地層の成長時の成長温度を第２の窒化物半導体下地層の成長時の成長温度よりも低くする、
（ｉｉ−１）第１の窒化物半導体下地層の成長時の圧力を第２の窒化物半導体下地層の成長時の圧力よりも高くする、および
（ｉｉｉ−１）第１の窒化物半導体下地層の成長時に供給されるガスのＶ／ＩＩＩ比を第２の窒化物半導体下地層の成長時に供給されるガスのＶ／ＩＩＩ比よりも高くする、の（ｉ−１）、（ｉｉ−１）および（ｉｉｉ−１）からなる群から選択された少なくとも１つの条件を満たすように行なわれることが好ましい。
また、本発明の第１の態様の窒化物半導体構造の製造方法において、窒化物半導体中間層はスパッタ法により形成されることが好ましい。
また、本発明の第１の態様の窒化物半導体構造の製造方法において、第１の斜めファセット面は、六方晶構造をとる窒化物半導体のｍ軸に対して傾斜している面であることが好ましい。
また、本発明の第１の態様の窒化物半導体構造の製造方法において、凸部は、基板の＜１１−２０＞方向に沿って配列されていることが好ましい。
また、本発明の第１の態様の窒化物半導体構造の製造方法において、基板の表面の平面視における凸部の中心を通る断面視において、凸部は先端部を備える形状であることが好ましい。
さらに、本発明の第１の態様によれば、三方晶コランダムあるいは六方晶の結晶からなりｃ面またはｃ面に対して５°以内の範囲内で傾斜した表面を有する基板を準備する工程と、基板の表面に凹部と凹部の間に設けられた凸部とを形成する工程と、凹部と凸部とが形成された基板の表面上に窒化物半導体中間層を形成する工程と、窒化物半導体中間層上に凸部を中心として凸部の外側において凸部を取り囲む少なくとも６つの第１の斜めファセット面を有する第１の窒化物半導体下地層を形成する工程と、第１の窒化物半導体下地層上に上面が平坦となるように第２の窒化物半導体下地層を形成する工程と、第２の窒化物半導体下地層上に少なくとも１層の窒化物半導体層を形成する工程と、を含む、窒化物半導体素子の製造方法を提供することができる。
本発明の第２の態様によれば、凹部と凹部の間に設けられた凸部とを表面に有する基板と、基板上に設けられた窒化物半導体中間層と、少なくとも凹部における窒化物半導体中間層上に設けられた第３の窒化物半導体下地層と、少なくとも第３の窒化物半導体下地層上に設けられた第１の窒化物半導体下地層と、少なくとも第１の窒化物半導体下地層上に設けられた第２の窒化物半導体下地層と、を備え、基板は、三方晶コランダムまたは六方晶の結晶からなり、第３の窒化物半導体下地層の表面は、第３の斜めファセット面と、第３の平坦領域とを有しており、第３の窒化物半導体下地層の表面における第３の斜めファセット面の面積割合が第３の平坦領域の面積割合よりも小さく、第１の窒化物半導体下地層は凸部を取り囲む第１の斜めファセット面を有し、第２の窒化物半導体下地層の下面は第１の斜めファセット面に接し、第２の窒化物半導体下地層の上面は平坦である窒化物半導体構造を提供することができる。
ここで、本発明の第２の態様の窒化物半導体構造において、第１の斜めファセット面は、六方晶構造をとる窒化物半導体のｍ軸に対して傾斜している面を含むことが好ましい。
また、本発明の第２の態様の窒化物半導体構造において、凸部は、基板の＜１１−２０＞方向に沿って配列されていることが好ましい。
また、本発明の第２の態様の窒化物半導体構造において、基板の表面の平面視における凸部の中心を通る断面視において凸部は先端部を備える形状であることが好ましい。
また、本発明の第２の態様の窒化物半導体構造において、窒化物半導体中間層は、ＡｌＮまたはＡｌxＧａ1-xＮ（０．５＜ｘ≦１）の式で表わされる窒化物半導体からなることが好ましい。
また、本発明の第２の態様の窒化物半導体構造において、基板は、サファイア基板であることが好ましい。
また、本発明の第２の態様によれば、凹部と凹部の間に設けられた凸部とをｃ面またはｃ面に対して５°以内の範囲内で傾斜した表面に有するサファイア基板と、サファイア基板上に設けられた窒化物半導体中間層と、少なくとも凹部における窒化物半導体中間層上に設けられた第３の窒化物半導体下地層と、少なくとも第３の窒化物半導体下地層上に設けられた第１の窒化物半導体下地層と、少なくとも第１の窒化物半導体下地層上に設けられた第２の窒化物半導体下地層と、を備え、凸部はサファイア基板の＜１１−２０＞方向に沿って配列され、第３の窒化物半導体下地層の表面は第３の斜めファセット面と、第３の平坦領域とを有しており、第３の窒化物半導体下地層の表面における第３の斜めファセット面の面積割合が第３の平坦領域の面積割合よりも小さく、第１の窒化物半導体下地層は凸部を取り囲む第１の斜めファセット面と、第１の平坦領域とを有し、第１の窒化物半導体下地層の平面視における第１の斜めファセット面の面積割合が第１の平坦領域の面積割合よりも大きく、第２の窒化物半導体下地層の下面は第１の斜めファセット面に接し、第２の窒化物半導体下地層の上面は平坦である窒化物半導体構造を提供することができる。
また、本発明の第２の態様によれば、上記のいずれかに記載の窒化物半導体構造と、窒化物半導体構造上に設けられた第１導電型窒化物半導体層と、第１導電型窒化物半導体層上に設けられた窒化物半導体発光層と、窒化物半導体発光層上に設けられた第２導電型窒化物半導体層と、第１導電型窒化物半導体層に接する第１電極と、第２導電型窒化物半導体層に接する第２電極と、を備えた窒化物半導体発光素子を提供することができる。
また、本発明の第２の態様によれば、上記のいずれかに記載の窒化物半導体構造と、窒化物半導体構造上に設けられた第１導電型窒化物半導体電子走行層と、第１導電型窒化物半導体電子走行層上に設けられた第１導電型窒化物半導体電子供給層と、第１導電型窒化物半導体電子供給層上に設けられた電極と、を備えた、窒化物半導体トランジスタ素子を提供することができる。
また、本発明の第２の態様によれば、三方晶コランダムあるいは六方晶の結晶からなり、ｃ面またはｃ面に対して５°以内の範囲内で傾斜した表面を有する基板を準備する工程と、基板の表面に凹部と凹部の間に設けられた凸部とを形成する工程と、凹部と凸部とが形成された基板の表面上に窒化物半導体中間層を形成する工程と、少なくとも凹部における窒化物半導体中間層上に第３の窒化物半導体下地層を形成する工程と、少なくとも第３の窒化物半導体下地層上に第１の窒化物半導体下地層を形成する工程と、少なくとも第１の窒化物半導体下地層上に第２の窒化物半導体下地層を形成する工程と、を含み、第３の窒化物半導体下地層を形成する工程は、第３の窒化物半導体下地層の表面が第３の斜めファセット面と第３の平坦領域とを有するとともに、第３の窒化物半導体下地層の表面における第３の斜めファセット面の面積割合が第３の平坦領域の面積割合よりも小さくなる条件で行なわれ、第１の窒化物半導体下地層を形成する工程は、凸部を取り囲む第１の斜めファセット面が形成される条件で行なわれ、第２の窒化物半導体下地層を形成する工程は、第２の窒化物半導体下地層の下面が第１の斜めファセット面に接するとともに、第２の窒化物半導体下地層の上面が平坦となる条件で行なわれる窒化物半導体構造の製造方法を提供することができる。
ここで、本発明の第２の態様の窒化物半導体構造の製造方法において、第３の窒化物半導体下地層を形成する工程は、第３の窒化物半導体下地層の表面における粗面領域の面積割合が５％以下となる条件で行なわれることが好ましい。
また、本発明の第２の態様の窒化物半導体構造の製造方法において、第３の窒化物半導体下地層および第１の窒化物半導体下地層を形成する工程は、（ｉ−２）第３の窒化物半導体下地層の成長時の成長温度を第１の窒化物半導体下地層の成長時の成長温度よりも高くする、（ｉｉ−２）第３の窒化物半導体下地層の成長時の圧力を第１の窒化物半導体下地層の成長時の圧力よりも低くする、および（ｉｉｉ−２）第３の窒化物半導体下地層の成長時に供給されるガスのＶ／ＩＩＩ比を第１の窒化物半導体下地層の成長時に供給されるガスのＶ／ＩＩＩ比よりも低くする、の（ｉ−２）、（ｉｉ−２）および（ｉｉｉ−２）からなる群から選択された少なくとも１つの条件を満たすように行なわれることが好ましい。
また、本発明の第２の態様の窒化物半導体構造の製造方法において、第３の窒化物半導体下地層、第１の窒化物半導体下地層および第２の窒化物半導体下地層を形成する工程は、（Ｉ−３）第２の窒化物半導体下地層の成長時の成長温度を第３の窒化物半導体下地層の成長時の成長温度よりも高くする、（ＩＩ−３）第２の窒化物半導体下地層の成長時の圧力を第３の窒化物半導体下地層の成長時の圧力よりも低くする、および（ＩＩＩ−３）第２の窒化物半導体下地層の成長時に供給されるガスのＶ／ＩＩＩ比を第３の窒化物半導体下地層の成長時に供給されるガスのＶ／ＩＩＩ比よりも低くする、の（Ｉ−３）、（ＩＩ−３）および（ＩＩＩ−３）からなる群から選択された少なくとも１つの条件を満たすように行なわれるとともに、（ａ−３）第２の窒化物半導体下地層の成長時の成長温度を第１の窒化物半導体下地層の成長時の成長温度よりも高くする、（ｂ−３）第２の窒化物半導体下地層の成長時の圧力を第１の窒化物半導体下地層の成長時の圧力よりも低くする、および（ｃ−３）第２の窒化物半導体下地層の成長時に供給されるガスのＶ／ＩＩＩ比を第１の窒化物半導体下地層の成長時に供給されるガスのＶ／ＩＩＩ比よりも低くする、の（ａ−３）、（ｂ−３）および（ｃ−３）からなる群から選択された少なくとも１つの条件を満たすように行なわれることが好ましい。
また、本発明の第２の態様の窒化物半導体構造の製造方法において、窒化物半導体中間層はスパッタ法により形成されることが好ましい。
また、本発明の第２の態様の窒化物半導体構造の製造方法において、第１の斜めファセット面は、六方晶構造をとる窒化物半導体のｍ軸に対して傾斜している面を含むことが好ましい。
また、本発明の第２の態様の窒化物半導体構造の製造方法において、凸部は基板の＜１１−２０＞方向に沿って配列されていることが好ましい。
また、本発明の第２の態様の窒化物半導体構造の製造方法において、基板の表面の平面視における凸部の中心を通る断面視において、凸部は先端部を備える形状であることが好ましい。
さらに、本発明の第２の態様によれば、上記のいずれかに記載の窒化物半導体構造を形成する工程と、窒化物半導体構造上に少なくとも１層の窒化物半導体層を形成する工程と、を含む、窒化物半導体素子の製造方法を提供することができる。
また、本発明の第３の態様によれば、凹部と凹部の間に設けられた凸部とを表面に有する基板を準備する工程と、基板上に窒化物半導体中間層を形成する工程と、窒化物半導体中間層上に、凸部を中心として、凸部の外側において凸部を取り囲む少なくとも６つの第１の斜めファセット面を有する第１の窒化物半導体下地層を形成する工程と、を含み、第１の窒化物半導体下地層を形成する工程は、基板を回転させながら、水素ガスを含むキャリアガスを用いた縦型ＭＯＣＶＤ装置によるＭＯＣＶＤ法によって第１の窒化物半導体下地層を成長させる工程を含み、基板の単位時間当たりの回転数は４００ＲＰＭ以上１０００ＲＰＭ以下であって、キャリアガスの全体積に対する水素ガスの体積比が０．７以上１以下である窒化物半導体構造の製造方法を提供することができる。
ここで、本発明の第３の態様の窒化物半導体構造の製造方法は、第１の窒化物半導体下地層上に第２の窒化物半導体下地層を形成する工程をさらに含み、第１の窒化物半導体下地層を形成する工程および第２の窒化物半導体下地層を形成する工程は、それぞれ、基板を回転させながら、水素ガスを含むキャリアガスを用いたＭＯＣＶＤ法によって第１の窒化物半導体下地層および第２の窒化物半導体下地層を成長させる工程であって、
（ｉ−３）第１の窒化物半導体下地層の成長時の成長温度を第２の窒化物半導体下地層の成長時の成長温度よりも低くする、
（ｉｉ−３）第１の窒化物半導体下地層の成長時の圧力を第２の窒化物半導体下地層の成長時の圧力よりも高くする、
（ｉｉｉ−３）第１の窒化物半導体下地層の成長時に供給される原料ガスのＶ／ＩＩＩ比を第２の窒化物半導体下地層の成長時に供給される原料ガスのＶ／ＩＩＩ比よりも高くする、（ｉｖ−３）第１の窒化物半導体下地層の成長時の基板の単位時間当たりの回転数を、第２の窒化物半導体下地層の成長時の基板の単位時間当たりの回転数よりも小さくする、および（ｖ−３）第１の窒化物半導体下地層の成長時のキャリアガスの全体積に対する水素ガスの体積比を、第２の窒化物半導体下地層の成長時のキャリアガスの全体積に対する水素ガスの体積比以上とする、の（ｉ−３）、（ｉｉ−３）、（ｉｉｉ−３）、（ｉｖ−３）および（ｖ−３）からなる群から選択された少なくとも１つの条件を満たすように行なわれることが好ましい。
（ｉ−３）第１の窒化物半導体下地層の成長時の成長温度を第２の窒化物半導体下地層の成長時の成長温度よりも低くする、
（ｉｉ−３）第１の窒化物半導体下地層の成長時の圧力を第２の窒化物半導体下地層の成長時の圧力よりも高くする、
（ｉｉｉ−３）第１の窒化物半導体下地層の成長時に供給される原料ガスのＶ／ＩＩＩ比を第２の窒化物半導体下地層の成長時に供給される原料ガスのＶ／ＩＩＩ比よりも高くする、（ｉｖ−３）第１の窒化物半導体下地層の成長時の基板の単位時間当たりの回転数を、第２の窒化物半導体下地層の成長時の基板の単位時間当たりの回転数よりも小さくする、および（ｖ−３）第１の窒化物半導体下地層の成長時のキャリアガスの全体積に対する水素ガスの体積比を、第２の窒化物半導体下地層の成長時のキャリアガスの全体積に対する水素ガスの体積比以上とする、の（ｉ−３）、（ｉｉ−３）、（ｉｉｉ−３）、（ｉｖ−３）および（ｖ−３）からなる群から選択された少なくとも１つの条件を満たすように行なわれることが好ましい。
また、本発明の第３の態様の窒化物半導体構造の製造方法において、基板を準備する工程は、基板のｃ面またはｃ面に対して５°以内の範囲内で傾斜した表面に凸部および凹部を形成する工程を含むことが好ましい。
また、本発明の第３の態様の窒化物半導体構造の製造方法において、基板は、三方晶コランダムあるいは六方晶の結晶からなることが好ましい。
また、本発明の第３の態様の窒化物半導体構造の製造方法において、凸部は、基板の＜１１−２０＞方向に沿って配列されていることが好ましい。
また、本発明の第３の態様の窒化物半導体構造の製造方法において、基板の表面の平面視における凸部の中心を通る断面視において、凸部は先端部を備える形状であることが好ましい。
また、本発明の第３の態様の窒化物半導体構造の製造方法において、窒化物半導体中間層を形成する工程は、窒化物半導体中間層をスパッタ法により形成する工程を含むことが好ましい。
また、本発明の第３の態様の窒化物半導体構造の製造方法において、窒化物半導体中間層は、ＡｌＮまたはＡｌxＧａ1-xＮ（０．５＜ｘ≦１）の式で表わされる窒化物半導体からなることが好ましい。
さらに、本発明の第３の態様によれば、上記の窒化物半導体構造の製造方法により製造された第２の窒化物半導体下地層の表面上に窒化物半導体層を形成する工程を含む窒化物半導体素子の製造方法を提供することができる。
本発明によれば、優れた結晶性を有する窒化物層をその上方に再現性良く形成することができる窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法を提供することができる。
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
＜サファイア基板および窒化物半導体結晶の結晶方位＞
（ＡｌＧａＩｎ）Ｎ系の窒化物半導体結晶の結晶系は通常六方晶であり、またサファイアの結晶系は三方晶コランダムであるが六方晶の表記法で表わすことができる。そこで、サファイア基板および窒化物半導体結晶のいずれにおいても、ｃ軸方向を［０００１］とし、ａ１軸方向を［−２１１０］とし、ａ２軸方向を［１−２１０］とし、ａ３軸方向を［１１−２０］とし、ａ１軸方向、ａ２軸方向およびａ３軸方向の３方向を合わせてａ軸方向あるいは＜１１−２０＞方向と表記する。また、ｃ軸方向および＜１１−２０＞方向に垂直で等価な３方向をｍ軸方向（最も代表的には＜１−１００＞方向）と表記する。
（ＡｌＧａＩｎ）Ｎ系の窒化物半導体結晶の結晶系は通常六方晶であり、またサファイアの結晶系は三方晶コランダムであるが六方晶の表記法で表わすことができる。そこで、サファイア基板および窒化物半導体結晶のいずれにおいても、ｃ軸方向を［０００１］とし、ａ１軸方向を［−２１１０］とし、ａ２軸方向を［１−２１０］とし、ａ３軸方向を［１１−２０］とし、ａ１軸方向、ａ２軸方向およびａ３軸方向の３方向を合わせてａ軸方向あるいは＜１１−２０＞方向と表記する。また、ｃ軸方向および＜１１−２０＞方向に垂直で等価な３方向をｍ軸方向（最も代表的には＜１−１００＞方向）と表記する。
なお、結晶面および方向を表わす場合に、本来であれば所要の数字の上にバーを付した表現をするべきであるが、表現手段に制約があるため、本明細書においては、所要の数字の上にバーを付す表現の代わりに、所要の数字の前に「−」を付して表現している。たとえば、結晶学の記法によれば１の逆方向は１の上にバーを記載するところを、便宜上「−１」と表記する。
基板の結晶方向と、基板上の窒化物半導体層の結晶方向とが異なる場合があるため、基板の結晶軸と窒化物半導体層の結晶軸との関係に注意する必要がある。本明細書においては、基板の結晶方向に「ｓｕｂ」を付記し、窒化物半導体層の結晶方向に「ｌａｙｅｒ」を付記するものとする。たとえば、基板がサファイア単結晶である場合には、基板のａ（ｓｕｂ）軸方向は窒化物半導体層のｍ（ｌａｙｅｒ）軸方向と一致し、基板のｍ（ｓｕｂ）軸方向は窒化物半導体層のａ（ｌａｙｅｒ）軸方向と一致する。一方、基板がＡｌＮ単結晶またはＧａＮ単結晶である場合には、基板のａ（ｓｕｂ）軸方向は窒化物半導体層のａ（ｌａｙｅｒ）軸方向と一致し、基板のｍ（ｓｕｂ）軸方向は窒化物半導体層のｍ（ｌａｙｅｒ）軸方向と一致する。
＜ウエハ＞
本明細書において、「ウエハ」とは、分割前の基板あるいは分割前の基板に窒化物半導体各層、電極、あるいはその他窒化物半導体素子に必要な要素を形成したものを指すこととする。
本明細書において、「ウエハ」とは、分割前の基板あるいは分割前の基板に窒化物半導体各層、電極、あるいはその他窒化物半導体素子に必要な要素を形成したものを指すこととする。
＜反り＞
次に、本明細書におけるウエハの「反り」について定義する。ウエハの「反り」は、基板と窒化物半導体各層との熱膨張率差による応力に主に起因して生じる。ここで、窒化物半導体層が形成されている側の面をウエハの上面とし、窒化物半導体層が形成されていない側の面をウエハの下面とし、ウエハが上面側に凸に反っている場合と、ウエハが下面側に凸に反っている場合とを考える。
次に、本明細書におけるウエハの「反り」について定義する。ウエハの「反り」は、基板と窒化物半導体各層との熱膨張率差による応力に主に起因して生じる。ここで、窒化物半導体層が形成されている側の面をウエハの上面とし、窒化物半導体層が形成されていない側の面をウエハの下面とし、ウエハが上面側に凸に反っている場合と、ウエハが下面側に凸に反っている場合とを考える。
ウエハが上面側に凸に反っている場合、ウエハの反り量は、ウエハの上面を上にしてウエハの下面を平坦面に設置したときの平坦面に垂直な方向におけるウエハの下面と設置面との間隔（高低差）の最大値で表わされ、その符号は正とされる。
一方、ウエハが下面側に凸に反っている場合、ウエハの反り量は、ウエハの上面を上にしてウエハの下面を平坦面に設置したときの平坦面に垂直な方向におけるウエハの上面の周縁に接する仮想平面とウエハ上面との間隔（高低差）の最大値で表わされ、その符号は負とされる。
なお、ウエハの反りの大きさはウエハ径にも依存し、ウエハ径が大きくなるほどウエハ反りは大きくなる。特にウエハ径が約４インチ以上の大口径ウエハでは、ウエハの反りに起因するウエハの割れが生じ易いため、ウエハに割れがないことも重要である。また、基板上に窒化物半導体各層を成長した後のウエハの表面にクラックが入らないことが好ましい。
さらに、ウエハの反りの大きさは基板の厚みにも依存する。たとえば、４インチ径のサファイア基板の厚みは０．９ｍｍであり、６インチ径のサファイア基板の厚みは１．３ｍｍである。
窒化物半導体層が形成されたウエハの反り量は、フォトリソグラフィ工程あるいは研削・研磨工程などが問題なく行なえる程度に小さいことが好ましい。
＜評価方法＞
窒化物半導体層の結晶性は、Ｘ線ロッキングカーブの半値幅、例えばＧａＮ（００４）面（六方晶表記の（０００４）面と等しい）におけるＸ線ロッキングカーブの半値幅等で評価することができる。Ｘ線ロッキングカーブの半値幅が小さい方が単結晶に近くなるため好ましい。本明細書においては、特に断りのない限り、Ｘ線ロッキングカーブの半値幅は、ウエハ中心部で測定した値を示すものとする。
窒化物半導体層の結晶性は、Ｘ線ロッキングカーブの半値幅、例えばＧａＮ（００４）面（六方晶表記の（０００４）面と等しい）におけるＸ線ロッキングカーブの半値幅等で評価することができる。Ｘ線ロッキングカーブの半値幅が小さい方が単結晶に近くなるため好ましい。本明細書においては、特に断りのない限り、Ｘ線ロッキングカーブの半値幅は、ウエハ中心部で測定した値を示すものとする。
また、窒化物半導体層の結晶の欠陥は、カソードルミネッセンス（Cathode Luminescence：ＣＬ）法またはエッチピット密度（Etch Pit Density：ＥＰＤ）等で評価することができる。結晶欠陥密度が低い方が結晶性が良好となるため好ましい。
＜実施の形態１−１＞
図１に、本発明の窒化物半導体素子の一例である実施の形態１−１の窒化物半導体発光ダイオード素子の模式的な断面図を示す。
図１に、本発明の窒化物半導体素子の一例である実施の形態１−１の窒化物半導体発光ダイオード素子の模式的な断面図を示す。
実施の形態１−１の窒化物半導体発光ダイオード素子１００は、基板１と、基板１の表面に接するようにして設けられた窒化物半導体中間層２と、窒化物半導体中間層２の表面に接するようにして設けられた第１の窒化物半導体下地層４と、窒化物半導体中間層２および第１の窒化物半導体下地層４のそれぞれの表面に接するようにして設けられた第２の窒化物半導体下地層５と、第２の窒化物半導体下地層５の表面に接するようにして設けられたｎ型窒化物半導体コンタクト層７と、ｎ型窒化物半導体コンタクト層７の表面に接するようにして設けられたｎ型窒化物半導体クラッド層９と、ｎ型窒化物半導体クラッド層９の表面に接するようにして設けられた窒化物半導体活性層１１と、窒化物半導体活性層１１の表面に接するようにして設けられたｐ型窒化物半導体クラッド層１３と、ｐ型窒化物半導体クラッド層１３の表面に接するようにして設けられたｐ型窒化物半導体コンタクト層１５と、ｐ型窒化物半導体コンタクト層１５の表面に接するようにして設けられた透光性電極層１９と、を備えている。
窒化物半導体発光ダイオード素子１００は、ｎ型窒化物半導体コンタクト層７の露出表面に接するようにして設けられたｎ側電極２０と、透光性電極層１９の表面に接するようにして設けられたｐ側電極２１と、を備えている。
透光性電極層１９の表面、ならびにｐ型窒化物半導体コンタクト層１５、ｐ型窒化物半導体クラッド層１３、窒化物半導体活性層１１、ｎ型窒化物半導体クラッド層９およびｎ型窒化物半導体コンタクト層７のそれぞれの露出端面がＳｉＯ2などの絶縁保護膜２３で覆われている。
基板１は、三方晶コランダムまたは六方晶の結晶からなり、凹部１ｂと、凹部１ｂの間に設けられた凸部１ａと、を表面に有している。
第１の窒化物半導体下地層４は、基板１の凸部１ａの外側において、凸部１ａを取り囲む第１の斜めファセット面４ｒを少なくとも６つ有するとともに、上面４ｃを有している。
第２の窒化物半導体下地層５の下面５ｂは、第１の窒化物半導体下地層４の第１の斜めファセット面４ｒに接しており、第２の窒化物半導体下地層５の上面５ａは、平坦となっている。本明細書において、「平坦」の概念には、第２の窒化物半導体下地層５の上面５ａが完全に平坦となっている場合だけでなく、第２の窒化物半導体下地層５の上面５ａが実質的に平坦となっている場合も含まれる。たとえば、平坦である第２の窒化物半導体下地層５の上面５ａの表面粗さＲａ（ＪＩＳ Ｂ ０６０１：２００１）は０．１μｍ以下となっている。
以下、実施の形態１−１の窒化物半導体発光ダイオード素子１００の製造方法の一例について説明する。
まず、三方晶コランダムあるいは六方晶の結晶からなる基板１を準備する。三方晶コランダムあるいは六方晶の結晶からなる基板１としては、たとえば、サファイア（Ａｌ2Ｏ3）単結晶、ＡｌＮ単結晶またはＧａＮ単結晶などからなる基板を用いることができる。
また、基板１の主面（凸部１ａおよび凹部１ｂの形成前の表面）は、ｃ面またはｃ面に対して５°以内の傾斜を有する表面であってもよく、傾斜の方向は、たとえば、ｍ（ｓｕｂ）軸（＜１−１００＞）方向のみであってもよく、ａ（ｓｕｂ）軸（＜１１−２０＞）方向のみであってもよく、あるいは両方向を合成した方向であってもよい。より具体的には、基板１としては、基板１の主面（凸部１ａおよび凹部１ｂの形成前の表面）がｃ面（法線がｃ軸の面）から基板のｍ（ｓｕｂ）軸＜１−１００＞方向に０．１５゜〜０．３５゜傾斜したものなどを準備することができる。
また、基板１の口径は特には限定されないが、たとえば１５０ｍｍ（約６インチ）とすることができる。基板１としては、従来は５０．８ｍｍ（２インチ）程度の口径の基板を用いることが一般的であったが、生産性を高めるためには大口径の基板を用いることが好ましい。しかしながら、大口径の基板１を用いた場合には、基板１上に窒化物半導体層を形成した後に歪が蓄積するため、基板１のワレや窒化物半導体層の表面にクラックが生じやすくなる。本発明は、後述するように、１００ｍｍ（約４インチ）以上の大口径の基板１を用いた場合にも、基板１のワレや窒化物半導体層の表面に発生するクラックを抑制することができる。
次に、図２の模式的断面図に示すように、基板１の表面に、凹部１ｂと、凹部１ｂの間に設けられた凸部１ａと、を形成する。このような基板１の表面の凸部１ａおよび凹部１ｂは、たとえば、基板１上における凸部１ａの平面配置を規定するマスクを形成するパターニング工程と、当該パターニング工程によって形成したマスクを用いて基板１の表面をエッチングして凹部１ｂを形成する工程と、により形成することができる。ここで、パターニング工程は、一般的なフォトリソグラフィ工程で行なうことができる。エッチング工程は、たとえば、ドライエッチング法やウエットエッチング法で行なうことができる。しかしながら、凸部１ａの形状が後述する先端部を備える形状とするためには、凸部１ａの形状を制御しやすいドライエッチング法で行なうことが好ましい。
図３に、図２に示す基板１の表面の一例の模式的な拡大平面図を示す。図３に示す基板１の表面の平面視において、平面形状が円形である凸部１ａは、たとえば仮想の三角形１ｔの頂点にそれぞれ位置しており、仮想の三角形１ｔの３辺のそれぞれの辺の方向に配列されている。本例において、凸部１ａは、基板１の表面のａ（ｓｕｂ）軸方向（＜１１−２０＞方向）に配列されるとともに、基板１の表面のａ（ｓｕｂ）軸方向に対して＋６０°の傾きを為す方向および基板１の表面のａ（ｓｕｂ）軸方向に対して−６０°の傾きを為す方向にそれぞれ配列されている。なお、本明細書において、基板１の表面の平面視において、ａ（ｓｕｂ）軸方向に対して＋６０°の傾きを為す方向およびａ（ｓｕｂ）軸方向に対して−６０°の傾きを為す方向をそれぞれｕ方向という。
なお、凸部１ａの平面形状である円形の円の中心は、三角形１ｔの頂点と必ずしも完全に一致している必要はなく、実質的に一致していればよい。具体的には、円の中心がその円の半径以下のズレである場合には、第１の窒化物半導体下地層４が凸部１ａの領域上よりも安定して凹部１ｂの領域上に成長を開始する傾向にある。そして、第１の窒化物半導体下地層４の成長がさらに進むと、第１の窒化物半導体下地層４は、凸部１ａを中心として凸部１ａの外側において凸部１ａを取り囲むように少なくとも６つの第１の斜めファセット面４ｒを形成できる傾向にある。
凸部１ａの底面における平面形状は、円形に限られるものではなく、たとえば、六角形および／または三角形などの多角形であってもよい。
また、基板１の表面の平面視において、頂点に凸部１ａが配置される仮想の三角形１ｔの各内角の角度は５０゜以上７０゜以下であることが好ましい。この場合には、第１の窒化物半導体下地層４が凸部１ａの領域上よりも安定して凹部１ｂの領域上に成長を開始する傾向にある。そして、第１の窒化物半導体下地層４の成長がさらに進むと、第１の窒化物半導体下地層４は、凸部１ａを中心として凸部１ａの外側において凸部１ａを取り囲むように少なくとも６つの第１の斜めファセット面４ｒを形成できる傾向にある。
また、基板１の表面の平面視において、隣り合う凸部１ａの間隔は０．２μｍ以上７μｍ以下とすることが好ましく、１μｍ以上３μｍ以下とすることがより好ましい。隣り合う凸部１ａの間隔が０．２μｍ以上７μｍ以下である場合には、プロセス上の問題が少なくなる傾向にある。プロセス上の問題としては、たとえば、凸部１ａの高さを高くするためのドライエッチング時間が長くなることや、第２の窒化物半導体下地層５の上面５ａを完全に平坦とするまでに要する成長時間が長くなり過ぎることなどの問題が挙げられる。なお、本明細書において、隣り合う凸部１ａの間隔は、隣り合う凸部１ａの間の最短距離を意味する。
また、基板１の表面の平面視において、凸部１ａの円形の円の直径は、隣り合う凸部１ａの間隔の１／２以上３／４以下とすることが好ましい。たとえば、隣り合う凸部１ａの間隔が２μｍである場合には、凸部１ａの円形の円の直径は１．２μｍ程度とすることがより好ましい。凸部１ａの円形の円の直径が隣り合う凸部１ａの間隔の１／２以上３／４以下である場合、特に１．２μｍ程度である場合には、第１の窒化物半導体下地層４が凸部１ａの領域上よりも安定して凹部１ｂの領域上に成長を開始する傾向にある。そして、第１の窒化物半導体下地層４の成長がさらに進むと、第１の窒化物半導体下地層４は、凸部１ａを中心として凸部１ａの外側において凸部１ａを取り囲むように少なくとも６つの第１の斜めファセット面４ｒを形成できる傾向にある。
また、凸部１ａの高さは、凸部１ａの円形の円の直径の１／４以上１以下とすることが好ましい。たとえば、凸部１ａの円形の円の直径は１．２μｍである場合には、凸部１ａの高さは０．６μｍ程度とすることがより好ましい。この場合には、第１の窒化物半導体下地層４が凸部１ａの領域上よりも安定して凹部１ｂの領域上に成長を開始する傾向にある。そして、第１の窒化物半導体下地層４の成長がさらに進むと、第１の窒化物半導体下地層４は、凸部１ａを中心として凸部１ａの外側において凸部１ａを取り囲むように少なくとも６つの第１の斜めファセット面４ｒを形成できる傾向にある。
図４に、図３に示す凸部の中心を通るＢ−Ｂ線に沿った模式的な拡大断面図を示す。図４に示すように、基板１の表面の平面視における凸部１ａの中心を通る断面視において凸部１ａは先端部１ｃを備える形状であることが好ましい。なお、本明細書において、凸部１ａが先端部１ｃを備える形状とは、基板１の表面の平面視における凸部１ａの中心を通る断面視において、凸部１ａの上面が平坦となっていない形状となっていることを意味する。凸部１ａの上面が平坦である場合には、凹部１ｂだけでなく凸部１ａの平坦な上面にも後述する第１の窒化物半導体下地層４が成長することがある。一方、凸部１ａが先端部１ｃを備える形状である場合には、第１の窒化物半導体下地層４は凹部１ｂから成長し、引き続き成長する第２の窒化物半導体下地層５が凸部１ａの先端部１ｃの上方で会合するため、結晶欠陥が生じる領域が限定され、全体としての欠陥の数を減らせると考えられる。
窒化物半導体中間層２の形成前に基板１の表面の前処理を行なうこともできる。基板１の表面の前処理の一例としては、たとえば、ＲＣＡ洗浄（希フッ酸水溶液（ＨＦ）処理、アンモニア（ＮＨ4ＯＨ）＋過酸化水素（Ｈ2Ｏ2）処理、塩酸（ＨＣ１）＋過酸化水素（Ｈ2Ｏ2）処理、超純水洗浄を順次行なう洗浄）を行なうことによって、基板１の表面を水素終端化する処理が挙げられる。これにより、基板１の表面上に良好な結晶性の窒化物半導体中間層２を再現性良く積層することができる傾向にある。
また、基板１の表面の前処理の他の一例としては、基板１の表面を窒素ガスのプラズマに曝す処理が挙げられる。これにより、基板１の表面に付着した有機物や酸化物などの異物を除去し、基板１の表面の状態を整えることができる傾向にある。特に、基板１がサファイア基板である場合には、基板１の表面を窒素ガスのプラズマに曝すことによって、基板１の表面が窒化されて、基板１の表面上に積層される窒化物半導体中間層２が面内で均一に形成されやすくなる傾向にある。
次に、図５の模式的断面図に示すように、基板１の表面上に窒化物半導体中間層２を形成する。ここで、窒化物半導体中間層２は、たとえば、Ｎ2とＡｒとの混合雰囲気においてＡｌターゲットをスパッタする反応性スパッタ法によって形成することができる。
窒化物半導体中間層２としては、たとえばＡｌx0Ｇａy0Ｎ（０≦ｘ０≦１、０≦ｙ０≦１、ｘ０＋ｙ０≠０）の式で表わされる窒化物半導体からなる層を積層することができる。なかでも、窒化物半導体中間層２としては、ＡｌＮ（窒化アルミニウム）またはＡｌx1Ｇａ1-x1Ｎ（０．５＜ｘ１≦１）の式で表わされる窒化物半導体（窒化ガリウムアルミニウム）からなる層を積層することが好ましい。この場合には、基板１の表面の法線方向に伸長する結晶粒の揃った柱状結晶の集合体からなる良好な結晶性の窒化物半導体中間層２を得ることができる傾向にある。窒化物半導体中間層２は微量の酸素を含んでいてもよい。
窒化物半導体中間層２の厚さは５ｎｍ以上１００ｎｍ以下であることが好ましい。窒化物半導体中間層２の厚さが５ｎｍ以上である場合には、窒化物半導体中間層２がバッファ層としての機能を十分に発揮する傾向にある。窒化物半導体中間層２の厚さが１００ｎｍ以下である場合にはバッファ層としての機能が向上するとともに、窒化物半導体中間層２の形成時間を短くすることができる傾向にある。また、窒化物半導体中間層２の厚さを１０ｎｍ以上５０ｎｍ以下とすることがより好ましい。この場合には、窒化物半導体中間層２のバッファ層としての機能を面内において均一に発揮させることができる傾向にある。窒化物半導体中間層２の一例として、わずかに酸素を含むＡｌＮ膜を約２５ｎｍの厚さで形成することができる。
窒化物半導体中間層２の形成時における基板１の温度は、３００℃以上１０００℃以下であることが好ましい。窒化物半導体中間層２の形成時における基板１の温度が３００℃以上である場合には、窒化物半導体中間層２が基板１の表面の全面を覆う傾向にある。また、窒化物半導体中間層２の積層時における基板１の温度が１０００℃以下である場合には、基板１の表面での原料のマイグレーションが活発になりすぎず、柱状結晶の集合体からなる窒化物半導体中間層２が形成されて、窒化物半導体中間層２のバッファ層としての機能が向上する傾向にある。
次に、図６の模式的断面図に示すように、窒化物半導体中間層２の表面上に第１の窒化物半導体下地層４を形成し、図７の模式的断面図に示すように、第１の窒化物半導体下地層４の表面上に第２の窒化物半導体下地層５を形成する。
ここで、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５は、それぞれ、たとえばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によって、窒化物半導体中間層２の表面上に順次形成することができる。第１の窒化物半導体下地層４は第１の斜めファセット面４ｒが形成されるファセット成長モードで成長され、第２の窒化物半導体下地層５は第１の斜めファセット面４ｒを埋め込んで平坦な上面５ａを形成する埋込成長モードで成長される。これにより、結晶欠陥が少なく結晶性の高い平坦な上面５ａを有する第２の窒化物半導体下地層５を形成することができる。なお、図６に示す参照符号４ｃは、第１の窒化物半導体下地層４の上面を指している。
図８に、図６に示す第１の窒化物半導体下地層４の表面の一例の模式的な拡大平面図を示す。図８に示すように、第１の窒化物半導体下地層４は、凸部１ａの外側において、凸部１ａを取り囲む６つの第１の斜めファセット面４ｒを有している。第１の斜めファセット面４ｒは、図８に示す平面視において、ａ（ｓｕｂ）軸方向に２つ現れ、ａ（ｓｕｂ）軸方向に対して＋６０°の角度で傾いた方向およびａ（ｓｕｂ）軸方向に対して−６０°の角度で傾いた方向（いずれもｕ方向）にそれぞれ２つずつ現れている（この場合をケース１−１とする。）。また、図８のＢ−Ｂに沿った線の断面に現れる第１の斜めファセット面４ｒは、第１の斜めファセット面４ｒの存在する範囲内では、その断面の奥行き方向においても同様に現れる面である。
また、１つの凸部１ａを取り囲む第１の斜めファセット面４ｒと、他の１つの凸部１ａを取り囲む第１の斜めファセット面４ｒと、は、第１の窒化物半導体下地層４の上面４ｃで連結されている。
第１の窒化物半導体下地層４の第１の斜めファセット面４ｒは、第１の窒化物半導体下地層４の上面４ｃから基板１の凸１ａに向かって下りながら傾斜している。ここで、６つの第１の斜めファセット面４ｒのうち、第１の窒化物半導体下地層４の表面の平面視において、ａ（ｓｕｂ）軸方向に現れる２つの第１の斜めファセット面４ｒは、ａ（ｓｕｂ）軸方向（＜１１−２０＞方向）に対して斜め上方に傾斜しており、その傾斜した方向にファセット面が伸長している。また、同様に、第１の窒化物半導体下地層４の表面の平面視において、ａ（ｓｕｂ）軸方向に対して＋６０°の角度で傾いた方向およびａ（ｓｕｂ）軸方向に対して−６０°の角度で傾いた方向にそれぞれ２つずつ現れる第１の斜めファセット面４ｒも、ａ（ｓｕｂ）軸方向に対して＋６０°の角度で傾いた方向およびａ（ｓｕｂ）軸方向に対して−６０°の角度で傾いた方向に対してそれぞれ斜め上方に傾斜しており、その傾斜した方向にファセット面が伸長している。
また、第１の窒化物半導体下地層４の第１の斜めファセット面４ｒは、窒化物半導体中間層２上において、凸部１ａを中心として、凸部１ａの外側において凸部１ａを取り囲む６つのファセット面となっている。
また、第１の窒化物半導体下地層４の表面の平面視において、ａ（ｓｕｂ）軸方向およびｕ方向に現れる第１の斜めファセット面４ｒ以外のファセット面がほとんど現れないことが好ましい。より具体的には、以下の式（Ｉ）で表わされる第１の斜めファセット面４ｒの面積比率が８０％以上であることが好ましく、９０％以上であることがより好ましい。第１の斜めファセット面４ｒの面積比率が８０％以上である場合、特に９０％以上である場合には、第２の窒化物半導体下地層５の上面５ａ上に積層される窒化物半導体層の成長中およびそれ以降のプロセス中においてウエハの割れおよびクラックの発生を抑制することができる傾向にある。また、Ｘ線ロッキングカーブの半値幅等で表わされる窒化物半導体層の結晶性も向上することができる傾向にある。さらには、カソードルミネッセンス（Cathode Luminescence：ＣＬ）法またはエッチピット密度（Etch Pit Density：ＥＰＤ）等で評価できる欠陥密度も低減する傾向にある。具体的には、ＧａＮ下地層の（００４）面におけるＸ線ロッキングカーブの半値幅（ａｒｃｓｅｃ）は、３０〜４０ａｒｃｓｅｃであった。さらに、ＣＬ法により得られた暗点密度（Dark Spot Density）は２×１０8ｃｍ-3以下であった。
１００×（第１の窒化物半導体下地層４の表面の平面視において第１の窒化物半導体下地層４の表面を占める第１の斜めファセット面４ｒの面積）／（第１の窒化物半導体下地層４の表面の平面視において第１の窒化物半導体下地層４の表面を占める第１の斜めファセット面４ｒおよび上面４ｃ以外の領域の面積） …（Ｉ）
また、第１の窒化物半導体下地層４が成長して厚くなるにつれて第１の斜めファセット面４ｒが増大するため、第１の窒化物半導体下地層４の表面の全面積に占める上面４ｃの面積の割合が減少する。第１の窒化物半導体下地層４の表面の全面積に占める上面４ｃの面積の割合は２０％以下であることが好ましく、１０％以下であることがさらに好ましい。上記の上面４ｃの面積の割合が２０％以下である場合、特に１０％以下である場合には、第２の窒化物半導体下地層５の上面５ａ上に積層される窒化物半導体層の成長中およびそれ以降のプロセス中においてウエハの割れおよびクラックの発生を抑制することができる傾向にある。また、Ｘ線ロッキングカーブの半値幅等で表わされる窒化物半導体層の結晶性も向上することができる。さらには、ＣＬ法またはＥＰＤ等で評価できる欠陥密度も低減する傾向にある。ただし、第１の窒化物半導体下地層４の上面４ｃが完全になくなるまでファセット成長モードを続ける必要はない。
また、第１の窒化物半導体下地層４が成長して厚くなるにつれて第１の斜めファセット面４ｒが増大するため、第１の窒化物半導体下地層４の表面の全面積に占める上面４ｃの面積の割合が減少する。第１の窒化物半導体下地層４の表面の全面積に占める上面４ｃの面積の割合は２０％以下であることが好ましく、１０％以下であることがさらに好ましい。上記の上面４ｃの面積の割合が２０％以下である場合、特に１０％以下である場合には、第２の窒化物半導体下地層５の上面５ａ上に積層される窒化物半導体層の成長中およびそれ以降のプロセス中においてウエハの割れおよびクラックの発生を抑制することができる傾向にある。また、Ｘ線ロッキングカーブの半値幅等で表わされる窒化物半導体層の結晶性も向上することができる。さらには、ＣＬ法またはＥＰＤ等で評価できる欠陥密度も低減する傾向にある。ただし、第１の窒化物半導体下地層４の上面４ｃが完全になくなるまでファセット成長モードを続ける必要はない。
上記のような第１の斜めファセット面４ｒが現れる第１の窒化物半導体下地層４のファセット成長モードは、以下の（ｉ−１）、（ｉｉ−１）および（ｉｉｉ−１）からなる群から選択された少なくとも１つの条件を満たすことにより実現することができる。
（ｉ−１）第１の窒化物半導体下地層４の成長時の成長温度を第２の窒化物半導体下地層５の成長時の成長温度よりも低くする。
（ｉｉ−１）第１の窒化物半導体下地層４の成長時の圧力を第２の窒化物半導体下地層５の成長時の圧力よりも高くする。
（ｉｉｉ−１）第１の窒化物半導体下地層４の成長時に供給されるガスのＶ／ＩＩＩ比（供給ガス中におけるＩＩＩ族元素に対するＶ族元素のモル比）を第２の窒化物半導体下地層５の成長時に供給されるガスのＶ／ＩＩＩ比よりも高くする。
（ｉ−１）第１の窒化物半導体下地層４の成長時の成長温度を第２の窒化物半導体下地層５の成長時の成長温度よりも低くする。
（ｉｉ−１）第１の窒化物半導体下地層４の成長時の圧力を第２の窒化物半導体下地層５の成長時の圧力よりも高くする。
（ｉｉｉ−１）第１の窒化物半導体下地層４の成長時に供給されるガスのＶ／ＩＩＩ比（供給ガス中におけるＩＩＩ族元素に対するＶ族元素のモル比）を第２の窒化物半導体下地層５の成長時に供給されるガスのＶ／ＩＩＩ比よりも高くする。
上記の（ｉ−１）、（ｉｉ−１）および（ｉｉｉ−１）のそれぞれの具体的な条件は、たとえば、以下のように示される。
（ｉ−１）第１の窒化物半導体下地層４の成長時における基板１の温度１０００℃に対して、第２の窒化物半導体下地層５の成長時における基板１の温度が１０８０℃である。
（ｉｉ−１）第１の窒化物半導体下地層４の成長時における雰囲気の圧力６６．６ｋＰａに対して、第２の窒化物半導体下地層５の成長時における雰囲気の圧力が１７．３ｋＰａである。
（ｉｉｉ−１）第１の窒化物半導体下地層４の成長時に供給されるガスのＶ／ＩＩＩ比１１６５に対して、第２の窒化物半導体下地層５の成長時に供給されるガスのＶ／ＩＩＩ比が６７６である。
（ｉ−１）第１の窒化物半導体下地層４の成長時における基板１の温度１０００℃に対して、第２の窒化物半導体下地層５の成長時における基板１の温度が１０８０℃である。
（ｉｉ−１）第１の窒化物半導体下地層４の成長時における雰囲気の圧力６６．６ｋＰａに対して、第２の窒化物半導体下地層５の成長時における雰囲気の圧力が１７．３ｋＰａである。
（ｉｉｉ−１）第１の窒化物半導体下地層４の成長時に供給されるガスのＶ／ＩＩＩ比１１６５に対して、第２の窒化物半導体下地層５の成長時に供給されるガスのＶ／ＩＩＩ比が６７６である。
上記の（ｉ−１）、（ｉｉ−１）および（ｉｉｉ−１）からなる群から選択された少なくとも１つの条件を満たすことにより、ウエハ内において多数形成される半導体発光素子の静電耐圧テスト（ＥＳＤ（Electrostatic Discharge）テスト）の歩留りを８０％以上とすることができる。なお、ＥＳＤテストは逆電圧１ｋＶのＨＢＭ（ヒューマンボディーモデル）条件にて行なっている。
なお、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５の厚さは、それぞれ、上記の基板１の表面の平面視において、隣り合う凸部１ａの間隔の０．７倍以上４倍以下であることが好ましい。第１の窒化物半導体下地層４および第２の窒化物半導体下地層５のそれぞれの厚さが、隣り合う凸部１ａの間隔の０．７倍以上である場合には、凸部１ａを埋め込むことができる傾向にあり、４倍以下である場合には、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５がそれぞれ結晶欠陥の少ない良好な結晶性を有する膜となる傾向にある。
また、第１の窒化物半導体下地層４の厚さは、上記の基板１の表面の平面視において、隣り合う凸部１ａの間隔の０．５倍以上２倍以下であることが好ましい。第１の窒化物半導体下地層４の厚さが、隣り合う凸部１ａの間隔の０．５倍以上２倍以下である場合には、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５がそれぞれ結晶欠陥の少ない良好な結晶性を有する膜となる傾向にある。
一方、第２の窒化物半導体下地層５の厚さは、上記の基板１の表面の平面視において、隣り合う凸部１ａの間隔の１倍以上４倍以下であることが好ましい。第２の窒化物半導体下地層５の厚さが、隣り合う凸部１ａの間隔の１倍以上である場合には、第２の窒化物半導体下地層５が凸部１ａを埋め込んで、第２の窒化物半導体下地層５の上面５ａが平坦となる傾向にある。第２の窒化物半導体下地層５の厚さが、隣り合う凸部１ａの間隔の４倍よりも厚い場合には、第２の窒化物半導体下地層５の上面５ａはすでに平坦となっているため、単に第２の窒化物半導体下地層５の成長時間だけが長くなる傾向にある。
図９に、図６に示す第１の窒化物半導体下地層４の表面の他の一例の模式的な拡大平面図を示す。図９においては、基板１の表面の凸部１ａが、ａ（ｓｕｂ）軸方向に対して＋３０°傾斜した方向およびａ（ｓｕｂ）軸方向に対して−３０°傾斜した方向にそれぞれに配列している場合（ケース１−２）の、窒化物半導体下地層４の第１の斜めファセット面４ｒと上面４ｃとの位置関係が示されている。
６つの第１の斜めファセット面４ｒが形成されるファセットモードで第１の窒化物半導体下地層４を成長させる場合には、窒化物半導体下地層４の第１の斜めファセット面４ｒおよび上面４ｃは、それぞれ、凸部１ａの配列の影響を受けやすくなる。
ケース１−２においては、第１の窒化物半導体下地層４の表面の平面視において、第１の窒化物半導体下地層４の上面４ｃの形状が三角形が連なったような形状になり、第２の窒化物半導体下地層５の成長モードである埋込成長モードに切り替えた後に上面４ｃ上に第２の窒化物半導体下地層５が形成される。上面４ｃはその下地の結晶欠陥を引き継いでいる場合があるため、ケース１−２の場合の凸部１ａの配置上の成長の方がその上に形成される窒化物半導体膜において若干結晶欠陥が多くなる傾向にある。
ケース１−２では、ウエハ内において多数形成される半導体発光素子のＥＳＤテストの歩留りは約２０％であった。ただし、ＥＳＤテストは逆電圧１ｋＶのＨＢＭ条件にて行っている。
図１０に、図６に示す第１の窒化物半導体下地層４の表面の他の一例の模式的な拡大平面図を示す。図１０においては、基板１の凸部１ａの配列は上記のケース１−１の場合と同様であるが、ケース１−１の場合とは異なるファセット成長モードで第１の窒化物半導体下地層４を成長させた場合（ケース１−３）の第１の窒化物半導体下地層４の表面が示されている。
ケース１−３の第１の窒化物半導体下地層４の成長条件は、たとえば、第１の窒化物半導体下地層４の成長時における基板１の温度が１０００℃であったところを、第２の窒化物半導体下地層５の成長時における基板１の温度と同じ１０８０℃に上昇させている点にある。
ケース１−３の第１の窒化物半導体下地層４は、図１０に示す第１の窒化物半導体下地層４の表面の平面視において、ａ（ｓｕｂ）軸方向およびｕ方向にそれぞれ現れる６つの第１の斜めファセット面４ｒの他に、ａ（ｓｕｂ）軸方向に対して＋３０°に傾斜した方向、ａ（ｓｕｂ）軸方向に対して−３０°に傾斜した方向、およびｍ（ｓｕｂ）軸方向にそれぞれ現れる６つの第１の斜めファセット面４ｎの１２面のファセット面が形成される。
ケース１−３では、ウエハ内において多数形成される半導体発光素子のＥＳＤテストの歩留りは約７０％であった。ただし、ＥＳＤテストは逆電圧１ｋＶのＨＢＭ条件にて行っている。
なお、ケース１−３においては、ＭＯＣＶＤ成長中および以降のプロセス中に、温度変化によるウエハ全体の反りが変動することにより、ウエハ４枚中３枚が割れてしまい測定できなかった。このように第１の斜めファセット面４ｒと第１の斜めファセット面４ｎが共に現れる場合には、ウエハの割れが生じやすくなることがわかった。この現象に対する仮説として、第１の斜めファセット面４ｒ上に成長した膜と第１の斜めファセット面４ｎ上に成長した面との結晶配向が微妙にずれるため両者の界面に線欠陥が生じ、その線同士を連ねた線に沿って膜が割れる結果、その部分に膜と基板１との熱膨張差に伴う歪が集中し、ウエハが割れるのではないかと考えている。
図１１に、図６に示す第１の窒化物半導体下地層４の表面の他の一例の模式的な拡大平面図を示す。図１１においては、ケース１−２と凸部１ａの配列が同一であって、ケース１−３と同じ成長条件で第１の窒化物半導体下地層４を成長させた場合（ケース１−４）の窒化物半導体下地層４の表面が示されている。
ケース１−４の第１の窒化物半導体下地層４は、図１１に示す第１の窒化物半導体下地層４の表面の平面視において、ａ（ｓｕｂ）軸方向およびｕ方向にそれぞれ現れる６つの第１の斜めファセット面４ｒの他に、ａ（ｓｕｂ）軸方向に対して±３０°に傾斜した方向、およびｍ（ｓｕｂ）軸方向にそれぞれ現れる６つの第１の斜めファセット面４ｎの１２面のファセット面が形成される。
ケース１−４では、ウエハ内において多数形成される半導体発光素子のＥＳＤテストの歩留りは約３０％であった。ただし、ＥＳＤテストは逆電圧１ｋＶのＨＢＭ条件にて行っている。
なお、ケース１−４においても、ケース１−３と同様に、ＭＯＣＶＤ成長中および以降のプロセス中に、ウエハ４枚中３枚に割れが生じた。
以上の結果から、以下の（ａ−１）〜（ｃ−１）の事項が導かれる。
（ａ−１）第１の窒化物半導体下地層４の第１の斜めファセット面４ｒが支配的に現れ、第１の斜めファセット面４ｎが現れにくいファセット成長モードが、ウエハのワレが少なく、かつＥＳＤテストで高い歩留まりが得られ好適である。
（ｂ−１）第１の窒化物半導体下地層４の表面の平面視において、第１の窒化物半導体下地層４の上面４ｃの面積を小さくすることが、ＥＳＤテストで高い歩留まりが得られる点で好適である。
（ｃ−１）第１の窒化物半導体下地層４の上面４ｃには第１の窒化物半導体下地層４の下面から上方に延びる線欠陥が多数存在すると考えられ、ファセット面４ｃ上に成長された第２の窒化物半導体下地層５にもその欠陥が引き継がれると考えられる。
（ａ−１）第１の窒化物半導体下地層４の第１の斜めファセット面４ｒが支配的に現れ、第１の斜めファセット面４ｎが現れにくいファセット成長モードが、ウエハのワレが少なく、かつＥＳＤテストで高い歩留まりが得られ好適である。
（ｂ−１）第１の窒化物半導体下地層４の表面の平面視において、第１の窒化物半導体下地層４の上面４ｃの面積を小さくすることが、ＥＳＤテストで高い歩留まりが得られる点で好適である。
（ｃ−１）第１の窒化物半導体下地層４の上面４ｃには第１の窒化物半導体下地層４の下面から上方に延びる線欠陥が多数存在すると考えられ、ファセット面４ｃ上に成長された第２の窒化物半導体下地層５にもその欠陥が引き継がれると考えられる。
なお、第１の窒化物半導体下地層４としては、たとえば、Ａｌx2Ｇａy2Ｉｎz2Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｚ２≦１、ｘ２＋ｙ２＋ｚ２≠０）の式で表わされるＩＩＩ族窒化物半導体からなる層を成長させることができる。また、第２の窒化物半導体下地層５としては、たとえば、Ａｌx3Ｇａy3Ｉｎz3Ｎ（０≦ｘ３≦１、０≦ｙ３≦１、０≦ｚ３≦１、ｘ３＋ｙ３＋ｚ３≠０）の式で表わされるＩＩＩ族窒化物半導体からなる層を成長させることができる。
第１の窒化物半導体下地層４および第２の窒化物半導体下地層５としては、それぞれ、柱状結晶の集合体からなる窒化物半導体中間層２中の転位などの結晶欠陥を引き継がないようにするために、ＩＩＩ族元素としてＧａを含む窒化物半導体層を用いることが好ましい。
窒化物半導体中間層２中の転位を引き継がないようにするためには窒化物半導体中間層２との界面付近で転位をループさせる必要があるが、第１の窒化物半導体下地層４がＧａを含むＩＩＩ族窒化物半導体からなる場合には転位のループが生じやすい。そこで、Ｇａを含むＩＩＩ族窒化物半導体からなる第１の窒化物半導体下地層４およびＧａを含む第２の窒化物半導体下地層５をそれぞれ用いることによって、窒化物半導体中間層２との界面付近で転位をループ化して閉じ込めて、窒化物半導体中間層２から第１の窒化物半導体下地層４に転位が引き継がれるのを抑えることができる傾向にある。
たとえば、第１の窒化物半導体下地層４が、Ａｌx2Ｇａy2Ｎ（０≦ｘ２＜１、０＜ｙ２＜１）の式で表わされるＩＩＩ族窒化物半導体からなり、第２の窒化物半導体下地層５がＡｌx3Ｇａy3Ｎ（０≦ｘ３＜１、０＜ｙ３＜１）の式で表わされるＩＩＩ族窒化物半導体からなる場合、特に第１の窒化物半導体下地層４および第２の窒化物半導体下地層５がそれぞれＧａＮからなる場合に、窒化物半導体中間層２との界面付近で転位をループ化して閉じ込めることができるため、転位密度が小さく良好な結晶性を有する第１の窒化物半導体下地層４および第２の窒化物半導体下地層５が得られる傾向にある。
また、第１の窒化物半導体下地層４の形成直前の窒化物半導体中間層２の表面に熱処理を行なってもよい。この熱処理によって、窒化物半導体中間層２の表面の清浄化と結晶性の向上とを図ることができる傾向にある。この熱処理は、たとえばＭＯＣＶＤ法が用いられるＭＯＣＶＤ装置内で行なうことができ、熱処理時の雰囲気ガスとしては、たとえば水素ガスや窒素ガスなどを用いることができる。
また、上記の熱処理時における窒化物半導体中間層２の分解を防ぐためには、熱処理時の雰囲気ガスにアンモニアガスを混合してもよい。また、上記の熱処理は、たとえば９００℃以上１２５０℃以下の温度でたとえば１分間以上６０分間以下の時間行なうことができる。
第１の窒化物半導体下地層４および第２の窒化物半導体下地層５には、たとえば、ｎ型ドーパントが１×１０17ｃｍ-3以上１×１０19ｃｍ-3以下の範囲でドーピングされていてもよいが、良好な結晶性を維持する観点からは、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５はそれぞれアンドープであることが好ましい。
第１の窒化物半導体下地層４および第２の窒化物半導体下地層５にドーピングされるｎ型ドーパントとしては、たとえば、シリコン、ゲルマニウムおよび錫からなる群から選択された少なくとも１つなどを用いることができ、なかでもシリコンを用いることが好ましい。ｎ型ドーパントにシリコンを用いる場合、ｎ型ドーピングガスとしてはシランまたはジシランを用いることが好ましい。
第１の窒化物半導体下地層４および第２の窒化物半導体下地層５のそれぞれの成長時における基板１の温度は、８００℃以上１２５０℃以下であることが好ましく、９００℃以上１１５０℃以下であることがより好ましい。第１の窒化物半導体下地層４および第２の窒化物半導体下地層５のそれぞれの成長時における基板１の温度が８００℃以上１２５０℃以下である場合、特に９００℃以上１１５０℃以下である場合には、結晶欠陥の少ない結晶性に優れた第１の窒化物半導体下地層４および第２の窒化物半導体下地層５を成長させることができる傾向にある。
次に、図１２の模式的断面図に示すように、たとえばＭＯＣＶＤ法によって、第２の窒化物半導体下地層５の表面上にｎ型窒化物半導体コンタクト層７を形成する。
ｎ型窒化物半導体コンタクト層７としては、たとえば、Ａｌx4Ｇａy4Ｉｎz4Ｎ（０≦ｘ４≦１、０≦ｙ４≦１、０≦ｚ４≦１、ｘ４＋ｙ４＋ｚ４≠０）の式で表わされるＩＩＩ族窒化物半導体からなる層にｎ型ドーパントをドーピングした層などを形成することができる。
なかでも、ｎ型窒化物半導体コンタクト層７としては、Ａｌx4Ｇａ1-x4Ｎ（０≦ｘ４≦１、好ましくは０≦ｘ４≦０．５、より好ましくは０≦ｘ４≦０．１）の式で表わされるＩＩＩ族窒化物半導体にｎ型ドーパントとしてシリコンがドーピングされた窒化物半導体層であることが、揮発しやすいＩｎを取り扱わず、成長温度を高くできるため好ましい。
ｎ型窒化物半導体コンタクト層７へのｎ型ドーパントのドーピング濃度は、５×１０17ｃｍ-3以上５×１０19ｃｍ-3以下であることが好ましい。この場合には、ｎ型窒化物半導体コンタクト層７とｎ側電極２０との良好なオーミック接触を維持し、ｎ型窒化物半導体コンタクト層７におけるクラックの発生を抑制し、かつｎ型窒化物半導体コンタクト層７の良好な結晶性を維持することができる傾向にある。
第１の窒化物半導体下地層４と、第２の窒化物半導体下地層５と、ｎ型窒化物半導体コンタクト層７との厚さの合計は、４μｍ以上２０μｍ以下とすることが好ましく、４μｍ以上１５μｍ以下とすることがより好ましく、６μｍ以上１５μｍ以下とすることがさらに好ましい。第１の窒化物半導体下地層４と、第２の窒化物半導体下地層５と、ｎ型窒化物半導体コンタクト層７との厚さの合計が４μｍ未満である場合には、これらの層の結晶性が悪化したり、これらの層の表面にピット（ｐｉｔ）が生じるおそれがある。一方、第１の窒化物半導体下地層４と、第２の窒化物半導体下地層５と、ｎ型窒化物半導体コンタクト層７との厚さの合計が１５μｍを超える場合には、基板１の反りが大きくなって、素子の収率低下を招くおそれがある。また、第１の窒化物半導体下地層４と、第２の窒化物半導体下地層５と、ｎ型窒化物半導体コンタクト層７との厚さの合計が４μｍ以上１５μｍ以下である場合、特に６μｍ以上１５μｍ以下である場合には、これらの層の結晶性を良好なものとすることができるとともに、基板１の反りが大きくなって、素子の収率低下を有効に防止することができる傾向にある。なお、これらの層の厚さの合計のうちｎ型窒化物半導体コンタクト層７の厚さの上限は特に限定されるものではない。
次に、図１３の模式的断面図に示すように、たとえばＭＯＣＶＤ法によって、ｎ型窒化物半導体コンタクト層７の表面上にｎ型窒化物半導体クラッド層９を形成する。
ｎ型窒化物半導体クラッド層９としては、たとえば、Ａｌx5Ｇａy5Ｉｎz5Ｎの式（０≦ｘ５≦１、０≦ｙ５≦１、０≦ｚ５≦１、ｘ５＋ｙ５＋ｚ５≠０）で表わされるＩＩＩ族窒化物半導体からなる層にｎ型ドーパントをドーピングした層などを形成することができる。また、ｎ型窒化物半導体クラッド層９は、ＩＩＩ族窒化物半導体からなる複数の窒化物半導体層をヘテロ接合した構造や超格子構造であってもよい。
ｎ型窒化物半導体クラッド層９の厚さは特に限定されないが、０．００５μｍ以上０．５μｍ以下であることが好ましく、０．００５μｍ以上０．１μｍ以下であることがより好ましい。
ｎ型窒化物半導体クラッド層９へのｎ型ドーパントのドーピング濃度については、１×１０17ｃｍ-3以上１×１０20ｃｍ-3以下であることが好ましく、１×１０18ｃｍ-3以上１×１０19ｃｍ-3以下であることがより好ましい。この場合には、ｎ型窒化物半導体クラッド層９の良好な結晶性を維持し、かつ素子の動作電圧を低減することができる傾向にある。
次に、図１４の模式的断面図に示すように、たとえばＭＯＣＶＤ法によって、ｎ型窒化物半導体クラッド層９の表面上に窒化物半導体活性層１１を形成する。
窒化物半導体活性層１１がたとえば単一量子井戸（ＳＱＷ）構造を有する場合には、窒化物半導体活性層１１としては、たとえば、Ｇａ1-z6Ｉｎz6Ｎ（０＜ｚ６＜０．４）の式で表わされるＩＩＩ族窒化物半導体からなる層を量子井戸層とするものを用いることができる。
窒化物半導体活性層１１の厚さは、特に限定されないが、１ｎｍ以上１０ｎｍ以下とすることが好ましく、１ｎｍ以上６ｎｍ以下とすることがより好ましい。窒化物半導体活性層１１の厚さが１ｎｍ以上１０ｎｍ以下である場合、特に１ｎｍ以上６ｎｍ以下である場合には、窒化物半導体発光ダイオード素子１００の発光出力を向上させることができる傾向にある。
窒化物半導体活性層１１が、たとえばＧａ1-z6Ｉｎz6Ｎ（０＜ｚ６＜０．４）の式で表わされるＩＩＩ族窒化物半導体からなる層を量子井戸層とする単一量子井戸（ＳＱＷ）構造を有する場合には、窒化物半導体発光ダイオード素子１００の発光波長が所望の発光波長となるように、窒化物半導体活性層１１のＩｎ組成や厚さを制御することができる。
しかしながら、窒化物半導体活性層１１の形成時の基板１の温度が低いと結晶性が悪化するおそれがある一方で、窒化物半導体活性層１１の形成時の基板１の温度が高いとＩｎＮの昇華が顕著になって固相中へのＩｎの取り込まれ効率が低減してＩｎ組成が変動するおそれがある。そのため、Ｇａ1-z6Ｉｎz6Ｎ（０＜ｚ６＜０．４）の式で表わされるＩＩＩ族窒化物半導体からなる層を井戸層とする単一量子井戸（ＳＱＷ）構造からなる窒化物半導体活性層１１の形成時の基板１の温度は７００℃以上９００℃以下であることが好ましく、７５０℃以上８５０℃以下であることがより好ましい。
また、窒化物半導体活性層１１としては、たとえば、Ｇａ1-z6Ｉｎz6Ｎ（０＜ｚ６＜０．４）の式で表わされるＩＩＩ族窒化物半導体からなる量子井戸層と、量子井戸層よりもバンドギャップの大きいＡｌx7Ｇａy7Ｉｎz7Ｎ（０≦ｘ７≦１、０≦ｙ７≦１、０≦ｚ７≦１、ｘ７＋ｙ７＋ｚ７≠０）の式で表わされるＩＩＩ族窒化物半導体からなる量子障壁層と、を交互に１層ずつ積層した多重量子井戸（ＭＱＷ）構造を有するものを用いることもできる。なお、上記の量子井戸層および／または量子障壁層にはｎ型またはｐ型のドーパントがドーピングされていてもよい。
次に、図１５の模式的断面図に示すように、たとえばＭＯＣＶＤ法によって、窒化物半導体活性層１１の表面上にｐ型窒化物半導体クラッド層１３を形成する。
ｐ型窒化物半導体クラッド層１３としては、たとえば、Ａｌx8Ｇａy8Ｉｎz8Ｎ（０≦ｘ８≦１、０≦ｙ８≦１、０≦ｚ８≦１、ｘ８＋ｙ８＋ｚ８≠０）の式で表わされるＩＩＩ族窒化物半導体にｐ型ドーパントをドーピングした層などを積層することができる。なかでも、ｐ型窒化物半導体クラッド層１３としては、Ａｌx8Ｇａ1-x8Ｎ（０＜ｘ８≦０．４、好ましくは０．１≦ｘ８≦０．３）の式で表わされるＩＩＩ族窒化物半導体にｐ型ドーパントをドーピングした層を積層することが好ましい。なお、ｐ型ドーパントとしては、たとえばマグネシウムなどを用いることができる。
ｐ型窒化物半導体クラッド層１３のバンドギャップは、窒化物半導体活性層１１への光閉じ込めの観点から、窒化物半導体活性層１１のバンドギャップよりも大きくすることが好ましい。
ｐ型窒化物半導体クラッド層１３の厚さは、特に限定されないが、０．０１μｍ以上０．４μｍ以下であることが好ましく、０．０２μｍ以上０．１μｍ以下であることがより好ましい。
ｐ型窒化物半導体クラッド層１３へのｐ型ドーパントのドーピング濃度は、１×１０18ｃｍ-3以上１×１０21ｃｍ-3以下であることが好ましく、１×１０19ｃｍ-3以上１×１０20ｃｍ-3以下であることがより好ましい。ｐ型窒化物半導体クラッド層１３へのｐ型ドーパントのドーピング濃度が１×１０18ｃｍ-3以上１×１０21ｃｍ-3以下である場合、特に１×１０19ｃｍ-3以上１×１０20ｃｍ-3以下である場合には、良好な結晶性のｐ型窒化物半導体クラッド層１３を得ることができる傾向にある。
次に、図１６の模式的断面図に示すように、たとえばＭＯＣＶＤ法によって、ｐ型窒化物半導体クラッド層１３の表面上にｐ型窒化物半導体コンタクト層１５を形成する。
ｐ型窒化物半導体コンタクト層１５としては、たとえば、Ａｌx9Ｇａy9Ｉｎz9Ｎ（０≦ｘ９≦１、０≦ｙ９≦１、０≦ｚ９≦１、ｘ９＋ｙ９＋ｚ９≠０）の式で表わされるＩＩＩ族窒化物半導体にｐ型ドーパントをドーピングした層などを積層することができる。なかでも、ｐ型窒化物半導体コンタクト層１５としては、ＧａＮ層にｐ型ドーパントをドーピングした層を用いることが好ましい。この場合には、ｐ型窒化物半導体コンタクト層１５の良好な結晶性を維持し、かつ透光性電極層１９と良好なオーミック接触を得ることができる傾向にある。
ｐ型窒化物半導体コンタクト層１５へのｐ型ドーパントのドーピング濃度は、１×１０18ｃｍ-3以上１×１０21ｃｍ-3以下であることが好ましく、５×１０19ｃｍ-3以上５×１０20ｃｍ-3以下であることがより好ましい。ｐ型窒化物半導体コンタクト層１５へのｐ型ドーパントのドーピング濃度が１×１０18ｃｍ-3以上１×１０21ｃｍ-3以下である場合、特に５×１０19ｃｍ-3以上５×１０20ｃｍ-3以下である場合には、透光性電極層１９との良好なオーミック接触を維持し、ｐ型窒化物半導体コンタクト層１５におけるクラックの発生を抑制し、ｐ型窒化物半導体コンタクト層１５の良好な結晶性を維持することができる傾向にある。
ｐ型窒化物半導体コンタクト層１５の厚さは、特に限定されるものではないが、０．０１μｍ以上０．５μｍ以下であることが好ましく、０．０５μｍ以上０．２μｍ以下であることがより好ましい。ｐ型窒化物半導体コンタクト層１５の厚さが０．０１μｍ以上０．５μｍ以下である場合、特に０．０５μｍ以上０．２μｍ以下である場合には、窒化物半導体発光ダイオード素子１００の発光出力を向上させることができる傾向にある。
なお、ｎ型窒化物半導体コンタクト層７、ｎ型窒化物半導体クラッド層９、窒化物半導体活性層１１、ｐ型窒化物半導体クラッド層１３およびｐ型窒化物半導体コンタクト層１５がそれぞれＩＩＩ族窒化物半導体から構成される場合には、これらの層はそれぞれたとえば以下のガスを用いたＭＯＣＶＤ法によって積層することができる。
すなわち、ＭＯＣＶＤ装置の反応炉の内部に、たとえばトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）およびトリメチルインジウム（ＴＭＩ）からなる群から選択された少なくとも１つのＩＩＩ族元素の有機金属原料ガスと、たとえばアンモニアなどの窒素原料ガスとを供給して、これらを熱分解し、反応させることによって上記の層をそれぞれ積層することができる。
また、ｎ型ドーパントであるシリコンをドーピングする場合には、ＭＯＣＶＤ装置の反応炉の内部に、たとえばシラン（ＳｉＨ4）あるいはジシラン（Ｓｉ2Ｈ6）をドーピングガスとして上記の原料ガスに加えて供給することにより、シリコンをドーピングすることが可能である。
また、ｐ型ドーパントであるマグネシウムをドーピングする場合には、ＭＯＣＶＤ装置の反応炉の内部に、たとえばビスシクロペンタジエニルマグネシウム（ＣＰ2Ｍｇ）をドーピングガスとして上記の原料ガスに加えて供給することにより、マグネシウムをドーピングすることが可能である。
次に、図１７の模式的断面図に示すように、ｐ型窒化物半導体コンタクト層１５の表面上にたとえばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる透光性電極層１９を形成した後に、透光性電極層１９の表面上にｐ側電極２１を形成する。ｐ側電極２１としては、たとえば、ニッケル層、アルミニウム層、チタン層および金層の積層膜を形成することができる。
次に、図１８の模式的断面図に示すように、ｐ側電極２１の形成後の積層体の一部をエッチングにより除去することによって、ｎ型窒化物半導体コンタクト層７の表面の一部を露出させる。
次に、図１９の模式的断面図に示すように、ｎ型窒化物半導体コンタクト層７の露出した表面上にｎ側電極２０を形成する。ｎ側電極２０としては、たとえば、ニッケル層、アルミニウム層、チタン層および金層の積層膜を形成することができる。
その後、ｎ側電極２０の形成後の積層体の全面にＳｉＯ2などの絶縁保護膜２３を形成し、ｐ側電極２１およびｎ側電極２０が露出するように絶縁保護膜２３に開口部を設け、複数の窒化物半導体発光ダイオード素子１００が形成されたウエハを個別の素子に分割することによって、実施の形態１−１の窒化物半導体発光ダイオード素子１００を作製することができる。
ここで、ウエハの分割は、たとえば、基板１上に上記の構造を形成したウエハの裏面を研削および研磨してミラー状の面とした後に、ウエハを２８０μｍ×５５０μｍ角の長方形状のチップに分割することによって行なうことができる。
以上のようにして作製した実施の形態１−１の窒化物半導体発光ダイオード素子１００においては、基板１の表面の法線方向（垂直方向）に伸長する結晶粒の揃った柱状結晶の集合体からなる良好な結晶性を有する窒化物半導体中間層２の表面上に、第１の窒化物半導体下地層４、第２の窒化物半導体下地層５、ｎ型窒化物半導体コンタクト層７、ｎ型窒化物半導体クラッド層９、窒化物半導体活性層１１、ｐ型窒化物半導体クラッド層１３およびｐ型窒化物半導体コンタクト層１５がこの順序で積層されている。
そのため、結晶欠陥が少なく結晶性の高い平坦な第２の窒化物半導体下地層５の上面５ａ上に積層された、ｎ型窒化物半導体コンタクト層７、ｎ型窒化物半導体クラッド層９、窒化物半導体活性層１１、ｐ型窒化物半導体クラッド層１３およびｐ型窒化物半導体コンタクト層１５については転位密度が低くなり、優れた結晶性を有している。
したがって、このような優れた結晶性を有する窒化物半導体層から形成された実施の形態１−１の窒化物半導体発光ダイオード素子１００は、動作電圧が低く、発光出力の高い素子となる。
なお、ケース１−１の条件で作成された窒化物半導体発光ダイオード素子１００をベアチップ（後述の樹脂封止を行わない）評価用素子とし、１０個の素子に３０ｍＡの電流を流したところ、平均して光出力３９ｍＷ、動作電圧３．０Ｖおよび発光波長４５５ｎｍの動作電圧が低く、発光出力の高い素子が得られることが確認された。
図２０に、実施の形態１−１の窒化物半導体発光ダイオード素子１００を用いた発光装置の一例の模式的な断面図を示す。
ここで、発光装置１１０は、実施の形態１−１の窒化物半導体発光ダイオード素子１００を第２のリードフレーム３１上に設置した構成を有している。そして、窒化物半導体発光ダイオード素子１００のｐ側電極２１と第１のリードフレーム３０とが第１のワイヤ３３で電気的に接続されているとともに、窒化物半導体発光ダイオード素子１００のｎ側電極２０と第２のリードフレーム３１とが第２のワイヤ３４で電気的に接続されている。さらに、透明なモールド樹脂３５で窒化物半導体発光ダイオード素子１００がモールドされていることによって、発光装置１１０は砲弾型の形状とされている。
図２０に示す構成の発光装置１１０は、実施の形態１−１の窒化物半導体発光ダイオード素子１００を用いていることから、動作電圧が低く、発光出力の高い発光装置とすることができる。
＜実施の形態１−２＞
実施の形態１−２は、実施の形態１−１の窒化物半導体構造（基板１、窒化物半導体中間層２、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５の積層構造）を用いた電子デバイスである窒化物半導体トランジスタ素子であることを特徴としている。
実施の形態１−２は、実施の形態１−１の窒化物半導体構造（基板１、窒化物半導体中間層２、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５の積層構造）を用いた電子デバイスである窒化物半導体トランジスタ素子であることを特徴としている。
図２１に、実施の形態１−２の窒化物半導体トランジスタ素子３００の模式的な断面図を示す。窒化物半導体トランジスタ素子３００は、凸部１ａが等価な３つのａ（ｓｕｂ）軸方向に配されたｃ面を主面とするサファイア基板からなる基板１と、基板１の表面上に、順次積層された、ＡｌＮなどからなる窒化物半導体中間層２と、アンドープＧａＮなどからなる第１の窒化物半導体下地層４と、アンドープＧａＮなどからなる第２の窒化物半導体下地層５と、からなる窒化物半導体構造を有している。
そして、結晶欠陥の少ない良好な結晶性を有する第２の窒化物半導体下地層５の平坦な表面上にアンドープＧａＮなどからなる窒化物半導体電子走行層７１が積層され、窒化物半導体電子走行層７１の表面上にｎ型ＡｌＧａＮなどからなるｎ型窒化物半導体電子供給層７３が積層されている。
ｎ型窒化物半導体電子供給層７３の表面上にはゲート電極７７が備えられており、ゲート電極７７の両側にｎ型ＧａＮなどからなるソースコンタクト層７５Ｓとドレインコンタクト層７５Ｄとが備えられている。また、ソースコンタクト層７５Ｓ上にソース電極７８Ｓが備えられており、ドレインコンタクト層７５Ｄ上にドレイン電極７８Ｄが備えられている。
以下、実施の形態１−２の窒化物半導体トランジスタ素子３００の製造方法の一例について説明する。まず、実施の形態１−１と同様にして、凸部１ａおよび凹部１ｂを有する基板１の表面上に、反応性スパッタ法によってＡｌＮからなる窒化物半導体中間層２を形成する。
次に、ＭＯＣＶＤ法によって、窒化物半導体中間層２の表面上に、アンドープＧａＮからなる第１の窒化物半導体下地層４を成長させる。ここで、第１の窒化物半導体下地層４は、第１の窒化物半導体下地層４の表面の平面視において、ａ（ｓｕｂ）軸方向に現れる２つの第１の斜めファセット面４ｒと、ａ（ｓｕｂ）軸方向に対して＋６０°の角度で傾いた方向およびａ（ｓｕｂ）軸方向に対して−６０°の角度で傾いた方向にそれぞれ２つずつ現れる第１の斜めファセット面４ｒと、が現れる条件（たとえば、ケース１−１の条件）で成長させる。
次に、ＭＯＣＶＤ法によって、第１の窒化物半導体下地層４の表面上にアンドープＧａＮからなる第２の窒化物半導体下地層５を成長させる。ここで、第２の窒化物半導体下地層５は、第１の窒化物半導体下地層４の第１の斜めファセット面４ｒを埋め込んでほぼ平坦な上面５ａが現れる条件で成長させる。
次に、ＭＯＣＶＤ法によって、第２の窒化物半導体下地層５のほぼ平坦な上面５ａ上にｎ型ＡｌxＧａ1-xＮからなる窒化物半導体電子走行層７１を積層し、窒化物半導体電子走行層７１の表面上にｎ型窒化物半導体電子供給層７３を積層する。
その後、図２１に示すように、ｎ型窒化物半導体電子供給層７３の表面上に、ソースコンタクト層７５Ｓおよびドレインコンタクト層７５Ｄを形成した後に、ソース電極７８Ｓ、ドレイン電極７８Ｄおよびゲート電極７７をそれぞれ形成する。以上により、実施の形態１−２の窒化物半導体トランジスタ素子３００を作製することができる。
実施の形態１−２の窒化物半導体トランジスタ素子３００においても、実施の形態１−１と同様に、第１の窒化物半導体下地層４の表面の平面視において、ａ（ｓｕｂ）軸方向に現れる２つの第１の斜めファセット面４ｒと、ａ（ｓｕｂ）軸方向に対して＋６０°の角度で傾いた方向およびａ（ｓｕｂ）軸方向に対して−６０°の角度で傾いた方向にそれぞれ２つずつ現れる第１の斜めファセット面４ｒと、が現れる条件で第１の窒化物半導体下地層４を成長させている。これにより、特に、窒化物半導体電子走行層７１の最上面の２次元電子走行領域における結晶欠陥が低減するため、電子の移動度を向上させることができる。
したがって、実施の形態１−２の窒化物半導体トランジスタ素子３００においても、窒化物半導体中間層２の表面上に積層されたそれぞれの層については転位密度が低く結晶性に優れた層とすることができるため、電子移動度などの特性が向上した素子とすることができる。
以上のように、本実施の形態によれば、凸部１ａおよび凹部１ｂを有する基板１の表面上に積層される第１の窒化物半導体下地層４および第２の窒化物半導体下地層５の形状を制御している。これにより、第２の窒化物半導体下地層５の上面５ａ上に積層される窒化物半導体層のＭＯＣＶＤ法による成長中およびそれ以降のプロセス中においてウエハの割れおよびクラックの発生を抑制しつつ、窒化物半導体層のＸ線半値幅等で表わされる結晶性を向上することができるとともに、ＣＬ法やＥＰＤ等で表される欠陥密度を低減することができるため、発光効率および電子移動度等で表されるデバイス特性を向上させた窒化物半導体素子および窒化物半導体素子の下地となる窒化物半導体構造を提供することができる。
＜実施の形態２−１＞
図２２に、本発明の窒化物半導体素子の他の一例である実施の形態２−１の窒化物半導体発光ダイオード素子の模式的な断面図を示す。
図２２に、本発明の窒化物半導体素子の他の一例である実施の形態２−１の窒化物半導体発光ダイオード素子の模式的な断面図を示す。
実施の形態２−１の窒化物半導体発光ダイオード素子２００は、主に凹部１ｂにおける窒化物半導体中間層２の表面に接するようにして設けられた第３の窒化物半導体下地層３と、少なくとも第３の窒化物半導体下地層３に接するように設けられた第１の窒化物半導体下地層４と、少なくとも第１の窒化物半導体下地層４の表面に接するようにして設けられた第２の窒化物半導体下地層５(下層５Ａおよび上層５Ｂからなる)と、ｎ型窒化物半導体コンタクト層７の表面上に設けられたｎ型窒化物半導体超格子層９２とを備えていることを特徴としている。
第３の窒化物半導体下地層３は、基板１の凹部１上に設けられて、基板１の凸部１ａの外側において凸部１ａを取り囲む第３の斜めファセット面３ｆと、第３の斜めファセット面３ｆを連結する第３の平坦領域３ｃとを有している。
また、第３の窒化物半導体下地層３の表面においては、第３の斜めファセット面３ｆの面積割合が、第３の平坦領域３ｃの面積割合よりも小さくなっている。
第１の窒化物半導体下地層４は、基板１の凸部１ａの外側において、凸部１ａを取り囲む第１の斜めファセット面４ｒを少なくとも６つ有するとともに、第１の斜めファセット面４ｒを連結する第１の平坦領域４ｃを有している。第１の斜めファセット面４ｒは、六方晶構造をとる窒化物半導体層のｍ（ｌａｙｅｒ）軸方向に対して傾斜する面を含んでおり、第１の平坦領域４ｃは、六方晶構造をとる窒化物半導体層のｍ（ｌａｙｅｒ）軸方向に対して垂直な面である。なお、第１の窒化物半導体下地層４は、その少なくとも一部が第３の窒化物半導体下地層３に接するように設けられていればよい。
第２の窒化物半導体下地層５の下面（下層５Ａの下面）５Ｌは、第１の窒化物半導体下地層４の第１の斜めファセット面４ｒに接しており、第２の窒化物半導体下地層５の上面（上層５Ｂの上面）５Ｕは平坦となっている。また、第２の窒化物半導体下地層５の下層５Ａの上面（上層５Ｂの下面）５Ｍも平坦となっている。なお、第２の窒化物半導体下地層５は、その少なくとも一部が第１の窒化物半導体下地層４の表面に接するように設けられていればよい。
たとえば、第２の窒化物半導体下地層５の下層５Ａの上面５Ｍ、および第２の窒化物半導体下地層５の上面５Ｕの表面粗さＲａ（ＪＩＳ Ｂ ０６０１：２００１）は、それぞれ、０．１μｍ以下となっている。
以下、実施の形態２−１の窒化物半導体発光ダイオード素子２００の製造方法の一例について説明する。
まず、三方晶コランダムあるいは六方晶の結晶からなる基板１を準備する。三方晶コランダムあるいは六方晶の結晶からなる基板１としては、たとえば、サファイア（Ａｌ2Ｏ3）単結晶、ＡｌＮ単結晶またはＧａＮ単結晶などからなる基板を用いることができる。
また、基板１の口径は特には限定されないが、たとえば１５０ｍｍ（約６インチ）とすることができる。基板１としては、従来は５０．８ｍｍ（２インチ）程度の比較的小さな口径の基板を用いることが一般的であったが、生産性を高めるためには大口径の基板を用いることが好ましい。しかしながら、大口径の基板１を用いた場合には、基板１と窒化物半導体層との熱膨張率差による応力に主に起因して生じる反りがより大きくなり、その結果、基板１の割れや窒化物半導体層の表面にクラックが生じやすくなるという問題が生じる。本発明は、後述するように、１００ｍｍ（約４インチ）以上の大口径の基板１を用いた場合にも、基板１の割れや窒化物半導体層の表面に発生するクラックを抑制することができる。
次に、図２の模式的断面図に示すように、基板１の表面に、凹部１ｂと、凹部１ｂの間に設けられた凸部１ａと、を形成する。
図３に、図２に示す基板１の表面の一例の模式的な拡大平面図を示す。ここで、頂点に凸部１ａが配置される仮想の三角形１ｔの各内角の角度は、基板１の表面の平面視において、５０゜以上７０゜以下であることが好ましい。この場合には、第３の窒化物半導体下地層３が凹部１ｂの領域上に安定して成長を開始する傾向にある。そして、第３の窒化物半導体下地層３上に形成した第１の窒化物半導体下地層４の成長が進むと、第１の窒化物半導体下地層４は、凸部１ａを中心として凸部１ａの外側において凸部１ａを取り囲むように少なくとも６つの第１の斜めファセット面４ｒを形成できる傾向にある。
また、隣り合う凸部１ａの間隔は、基板１の表面の平面視において、０．２μｍ以上７μｍ以下とすることが好ましく、１μｍ以上３μｍ以下とすることがより好ましく、２μｍ程度とすることがさらに好ましい。隣り合う凸部１ａの間隔が０．２μｍ以上７μｍ以下である場合には、プロセス上の問題が少なくなる傾向にある。プロセス上の問題としては、たとえば、凸部１ａの高さを高くするためのドライエッチング時間が長くなることや、第２の窒化物半導体下地層５の上面５Ｕを完全に平坦とするまでに要する成長時間が長くなり過ぎることなどの問題が挙げられる。なお、本明細書において、隣り合う凸部１ａの間隔は、隣り合う凸部１ａの間の最短距離を意味する。
また、基板１の表面の平面視において、凸部１ａの円形の円の直径は、隣り合う凸部１ａの間隔の１／２以上３／４以下とすることが好ましい。たとえば、隣り合う凸部１ａの間隔が２μｍである場合には、凸部１ａの円形の円の直径は１．２μｍ程度とすることがより好ましい。凸部１ａの円形の円の直径が隣り合う凸部１ａの間隔の１／２以上３／４以下である場合、特に１．２μｍ程度である場合には、第３の窒化物半導体下地層３が、凸部１ａの領域上よりも、凹部１ｂの領域上に安定して成長を開始する傾向にある。
また、凸部１ａの高さは、基板１の表面の平面視における凸部１ａの円形の円の直径の１／４以上１以下とすることが好ましい。たとえば、凸部１ａの円形の円の直径が１．２μｍである場合には、凸部１ａの高さは０．６μｍ程度とすることがより好ましい。この場合には、第３の窒化物半導体下地層３が、凸部１ａの領域上よりも、凹部１ｂの領域上に安定して成長を開始する傾向にある。
また、凸部１ａの形状は、たとえば、図３に示す凸部の中心を通るＢ−Ｂ線に沿った模式的な拡大断面図である図４に示すように、先端部１ｃを備える形状であることが好ましい。凸部１ａの上面が平坦である場合には、凹部１ｂだけでなく凸部１ａの平坦な上面にも後述する第３の窒化物半導体下地層３が成長することがある。一方、凸部１ａが先端部１ｃを備える形状である場合には、第３の窒化物半導体下地層３および第１の窒化物半導体下地層４は凹部１ｂから選択的に成長し、引き続き成長する第２の窒化物半導体下地層５が凸部１ａの先端部１ｃの上方で会合するため、結晶欠陥が生じる領域が限定され、全体としての欠陥の数を減らせると考えられる。
次に、図５の模式的断面図に示すように、基板１の表面上に窒化物半導体中間層２を形成する。ここで、窒化物半導体中間層２は、たとえば、チャンバーにＮ2とＡｒとを導入し、Ｎ2とＡｒとの混合雰囲気においてＡｌターゲットをスパッタする反応性スパッタ法によって形成することができる。Ａｒは必ずしもチャンバーに導入しなくてもよい。また導入ガスとして微量のＯ2を加えてもよく、微量のＯ2を含む導入ガスを用いることによって、チャンバー内の残留水分を起源とする酸素を含む窒化物半導体中間層２よりも良質な膜が得られる。
次に、図２３の模式的断面図に示すように、窒化物半導体中間層２の表面上に第３の窒化物半導体下地層３を形成し、図２４の模式的断面図に示すように、第３の窒化物半導体下地層３の表面上に第１の窒化物半導体下地層４を形成する。また、図２５の模式的断面図に示すように、第１の窒化物半導体下地層４の表面上に第２の窒化物半導体下地層５の下層５Ａを形成し、図２６の模式的断面図に示すように、第２の窒化物半導体下地層５の下層５Ａの表面上に第２の窒化物半導体下地層５の上層５Ｂを形成する。
ここで、第３の窒化物半導体下地層３、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５（下層５Ａおよび上層５Ｂ）は、それぞれ、たとえばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によって、窒化物半導体中間層２の表面上に順次形成することができる。
より具体的には、図２７の模式的断面図に示すように、まず、主に凹部１ｂにおける窒化物半導体中間層２の表面上に第３の窒化物半導体下地層３（例えば、厚さｔ3＝３００ｎｍ）を形成し、次に、少なくとも第３の窒化物半導体下地層３の表面上に第１の窒化物半導体下地層４（例えば、厚さｔ4＝１４００ｎｍ）を形成し、その後、少なくとも第１の窒化物半導体下地層４の表面上に第２の窒化物半導体下地層５を形成する。ここで、第２の窒化物半導体下地層５は、アンドープである下層５Ａ（例えば、厚さｔ5A＝４０００ｎｍ）と、ｎ型ドーピングである上層５Ｂ（例えば、ｔ5B＝厚さ３０００ｎｍ）との積層体からなる。
次に、図２８の模式的断面図を参照して、結晶欠陥が少なく、かつ平坦な上面５Ｕを有する第２の窒化物半導体下地層５の製造方法、特に成長モードについて説明する。
〔窒化物半導体下地層の成長モード〕
まず、第３の窒化物半導体下地層３、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５（以下、「窒化物半導体下地層の各層」とする。）は、それぞれ、適切な成長モードを選んで成長させる。以下、本明細書においては、下記のように、成長モードを便宜的に定義する。
２次元成長モード：平坦な表面が得られやすい成長モード
３次元成長モード：斜めファセット面が形成されやすい成長モード
２．５次元成長モード：２次元成長モードと３次元成長モードとの中間的な成長モード
〔窒化物半導体下地層の成長モードと成長パラメータとの関係〕
次に、窒化物半導体下地層の各層の成長に用いられる成長モードの切り替えは、それぞれ、（Ａ−２）成長温度、（Ｂ−２）成長圧力、および（Ｃ−２）Ｖ／ＩＩＩ比の３つの成長パラメータを適切に選択することにより行なうことができる。
まず、第３の窒化物半導体下地層３、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５（以下、「窒化物半導体下地層の各層」とする。）は、それぞれ、適切な成長モードを選んで成長させる。以下、本明細書においては、下記のように、成長モードを便宜的に定義する。
２次元成長モード：平坦な表面が得られやすい成長モード
３次元成長モード：斜めファセット面が形成されやすい成長モード
２．５次元成長モード：２次元成長モードと３次元成長モードとの中間的な成長モード
〔窒化物半導体下地層の成長モードと成長パラメータとの関係〕
次に、窒化物半導体下地層の各層の成長に用いられる成長モードの切り替えは、それぞれ、（Ａ−２）成長温度、（Ｂ−２）成長圧力、および（Ｃ−２）Ｖ／ＩＩＩ比の３つの成長パラメータを適切に選択することにより行なうことができる。
具体的には、以下の（Ａ−２）、（Ｂ−２）および（Ｃ−２）の少なくとも１つの成長パラメータあるいはその組合せにより実現することができる。ここで、本発明者が鋭意研究に努めた結果、これら３つのそれぞれの成長パラメータと、窒化物半導体下地層の成長モードとの相関を知り得ることができた。
（Ａ−２）成長温度
成長温度が高いほど２次元成長モードになりやすく、成長温度が低いほど３次元成長モードになりやすい。
（Ｂ−２）成長圧力
成長圧力が低いほど２次元成長モードになりやすく、成長圧力が高いほど３次元成長モードになりやすい。
（Ｃ−２）Ｖ／ＩＩＩ比
Ｖ／ＩＩＩ比が小さいほど２次元成長モードになりやすく、Ｖ／ＩＩＩ比が大きいほど３次元成長モードになりやすい。なお、Ｖ／ＩＩＩ比は、窒化物半導体下地層の成長時に単位時間当たりに供給されるＶ族原料ガスのモル量と、単位時間当たりに供給されるＩＩＩ族原料ガスのモル量との比である。
（Ａ−２）成長温度
成長温度が高いほど２次元成長モードになりやすく、成長温度が低いほど３次元成長モードになりやすい。
（Ｂ−２）成長圧力
成長圧力が低いほど２次元成長モードになりやすく、成長圧力が高いほど３次元成長モードになりやすい。
（Ｃ−２）Ｖ／ＩＩＩ比
Ｖ／ＩＩＩ比が小さいほど２次元成長モードになりやすく、Ｖ／ＩＩＩ比が大きいほど３次元成長モードになりやすい。なお、Ｖ／ＩＩＩ比は、窒化物半導体下地層の成長時に単位時間当たりに供給されるＶ族原料ガスのモル量と、単位時間当たりに供給されるＩＩＩ族原料ガスのモル量との比である。
そこで、結晶欠陥が少なく結晶性の高い平坦な上面５Ｕを有する第２の窒化物半導体下地層５を形成するためには、まず、第３の窒化物半導体下地層３は、平坦な表面が得られる「２次元成長モード」と斜めファセットの結晶面が優先的に出現する「３次元成長モード」との中間的な成長モードである「２．５次元成長モード」で成長させる。
これにより、第３の窒化物半導体下地層３の表面は、第３の斜めファセット面３ｆと、第３の平坦領域３ｃとを有する。そして、それぞれの第３の窒化物半導体下地層３の表面における第３の斜めファセット面３ｆの面積割合が第３の平坦領域３ｃの面積割合よりも小さくなる。
第１の窒化物半導体下地層４は、第１の斜めファセット面４ｒが形成されるように「３次元成長モード」で成長させる。
これにより、第１の窒化物半導体下地層４の表面は、第１の斜めファセット面４ｒと、第１の平坦領域４ｃとを有する。そして、それぞれの第１の窒化物半導体下地層４の表面の平面視における第１の斜めファセット面４ｒの面積割合が第１の平坦領域４ｃの面積割合よりも大きくなる。
さらに、第２の窒化物半導体下地層５は、第１の斜めファセット面４ｒを埋め込んで平坦な上面５Ｕを形成するために「２次元成長モード」で成長させる。
これにより、結晶欠陥が少なく結晶性が良く、かつ平坦な上面５Ｕを有する第２の窒化物半導体下地層５を形成することができる。
すなわち、第３の窒化物半導体下地層３の表面に第３の斜めファセット面３ｆを設けることによって窒化物半導体層のｃ（ｌａｙｅｒ）軸方向に伸長する転位を第３の斜めファセット面３ｆの方向に曲げることにより、その数を低減する。
そして、第１の窒化物半導体下地層４の表面の平面視における第１の平坦領域４ｃの面積割合よりも大きい面積割合の第１の斜めファセット面４ｒを設けることによって、窒化物半導体層のｃ（ｌａｙｅｒ）軸方向に伸長する転位を第１の斜めファセット面４ｒの方向に曲げて、その数をさらに低減する。
このように窒化物半導体層のｃ（ｌａｙｅｒ）軸方向に伸長する転位の数が低減された第１の窒化物半導体下地層４の表面上に、平坦な表面を有する窒化物半導体層の成長を促進する２次元成長モードで第２の窒化物半導体下地層５を成長させることによって、結晶欠陥が少なく結晶性が良く、かつ平坦な上面５Ｕを有する第２の窒化物半導体下地層５を形成することができる。
なお、第２の窒化物半導体下地層５は、下層５Ａと上層５Ｂとの積層体からなるが、下層５Ａはアンドープ層であり、上層５Ｂは下層５Ａと基本的に同じ成長条件のままｎ型ドーピングを行なうことにより成長させることができる。
以上の結果をまとめると、第３の窒化物半導体下地層３および第１の窒化物半導体下地層４を形成する工程は、以下の（ｉ−２）、（ｉｉ−２）および（ｉｉｉ−２）からなる群から選択された少なくとも１つの条件を満たすように行なわれることが好ましい。これにより、クラックが生じにくく、Ｘ線ロッキングカーブの半値幅の狭い窒化物半導体下地層が得られる傾向にある。
（ｉ−２）第３の窒化物半導体下地層３の成長時の成長温度を第１の窒化物半導体下地層４の成長時の成長温度よりも高くする。
（ｉｉ−２）第３の窒化物半導体下地層３の成長時の圧力を第１の窒化物半導体下地層の成長時の圧力よりも低くする。
（ｉｉｉ−２）第３の窒化物半導体下地層３の成長時に供給されるガスのＶ／ＩＩＩ比を第１の窒化物半導体下地層４の成長時に供給されるガスのＶ／ＩＩＩ比よりも低くする。
（ｉ−２）第３の窒化物半導体下地層３の成長時の成長温度を第１の窒化物半導体下地層４の成長時の成長温度よりも高くする。
（ｉｉ−２）第３の窒化物半導体下地層３の成長時の圧力を第１の窒化物半導体下地層の成長時の圧力よりも低くする。
（ｉｉｉ−２）第３の窒化物半導体下地層３の成長時に供給されるガスのＶ／ＩＩＩ比を第１の窒化物半導体下地層４の成長時に供給されるガスのＶ／ＩＩＩ比よりも低くする。
また、第３の窒化物半導体下地層３、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５を形成する工程は、以下の（Ｉ−２）、（ＩＩ−２）および（ＩＩＩ−２）からなる群から選択された少なくとも１つの条件を満たすように行なわれるとともに、以下の（ａ−２）、（ｂ−２）および（ｃ−２）からなる群から選択された少なくとも１つの条件を満たすように行なわれることが好ましい。これにより、クラックが生じにくく、Ｘ線ロッキングカーブの半値幅の狭い窒化物半導体下地層が得られる傾向にある。
（Ｉ−２）第２の窒化物半導体下地層５の成長時の成長温度を第３の窒化物半導体下地層３の成長時の成長温度よりも高くする。
（ＩＩ−２）第２の窒化物半導体下地層５の成長時の圧力を第３の窒化物半導体下地層３の成長時の圧力よりも低くする。
（ＩＩＩ−２）第２の窒化物半導体下地層５の成長時に供給されるガスのＶ／ＩＩＩ比を第３の窒化物半導体下地層３の成長時に供給されるガスのＶ／ＩＩＩ比よりも低くする。
（ａ−２）第２の窒化物半導体下地層５の成長時の成長温度を第１の窒化物半導体下地層４の成長時の成長温度よりも高くする。
（ｂ−２）第２の窒化物半導体下地層５の成長時の圧力を第１の窒化物半導体下地層４の成長時の圧力よりも低くする。
（ｃ−２）第２の窒化物半導体下地層５の成長時に供給されるガスのＶ／ＩＩＩ比を第１の窒化物半導体下地層４の成長時に供給されるガスのＶ／ＩＩＩ比よりも低くする。
（Ｉ−２）第２の窒化物半導体下地層５の成長時の成長温度を第３の窒化物半導体下地層３の成長時の成長温度よりも高くする。
（ＩＩ−２）第２の窒化物半導体下地層５の成長時の圧力を第３の窒化物半導体下地層３の成長時の圧力よりも低くする。
（ＩＩＩ−２）第２の窒化物半導体下地層５の成長時に供給されるガスのＶ／ＩＩＩ比を第３の窒化物半導体下地層３の成長時に供給されるガスのＶ／ＩＩＩ比よりも低くする。
（ａ−２）第２の窒化物半導体下地層５の成長時の成長温度を第１の窒化物半導体下地層４の成長時の成長温度よりも高くする。
（ｂ−２）第２の窒化物半導体下地層５の成長時の圧力を第１の窒化物半導体下地層４の成長時の圧力よりも低くする。
（ｃ−２）第２の窒化物半導体下地層５の成長時に供給されるガスのＶ／ＩＩＩ比を第１の窒化物半導体下地層４の成長時に供給されるガスのＶ／ＩＩＩ比よりも低くする。
図２９に、第３の窒化物半導体下地層３の表面の一例の模式的な拡大平面図を示す。図２９に示すように、第３の窒化物半導体下地層３は、凸部１ａの外側において、凸部１ａを取り囲む第３の斜めファセット面３ｆを有している。
また、１つの凸部１ａを取り囲む第３の斜めファセット面３ｆと、他の１つの凸部１ａを取り囲む第３の斜めファセット面３ｆとは、第３の窒化物半導体下地層３の第３の平坦領域３ｃで連結されている。
第３の窒化物半導体下地層３の第３の斜めファセット面３ｆは、第３の窒化物半導体下地層３の第３の平坦領域３ｃから基板１の凸１ａに向かって下りながら傾斜している。
図３０に、第３の窒化物半導体下地層３の表面の他の一例の模式的な拡大平面図を示す。図３０に示す例においては、基板１の凹部１ｂのほぼ全面が第３の窒化物半導体下地層３の第３の平坦領域３ｃで均一に覆われており、第３の斜めファセット面３ｆが凸部１ａの周囲にわずかに形成されている点を特徴としている。
すなわち、図３０に示す例においては、図２９に示す例と比べて、第３の窒化物半導体下地層３の表面において、第３の平坦領域３ｃが占める面積割合が、第３の斜めファセット面３ｆが占める面積割合よりも大きくなっている。
図３１に、図３０のＢ−Ｂに沿った模式的な断面図を示す。第３の窒化物半導体下地層３は、基板１の凹部１ｂの上方の領域から選択的に成長が進行する。そして、第３の窒化物半導体下地層３の成長の進行により、基板１の凹部１ｂの上方の領域のほぼ全面が第３の窒化物半導体下地層３の第３の平坦領域３ｃで均一に覆われ、第３のファセット面３ｆが基板１の凸部１ａの周囲にわずかに形成される。
図３２に、第３の窒化物半導体下地層３の表面の他の一例の模式的な拡大平面図を示す。図３２に示す例においては、第３の窒化物半導体下地層３の表面に粗面領域３ｄが形成されていることを特徴としている。ここで、第３の窒化物半導体下地層３が、６０ｎｍ以上の層厚を有する場合でも、凹部の上方の領域の第３の窒化物半導体下地層３の表面には、第３の平坦領域３ｃと、第３の平坦領域３ｃよりも粗い粗面領域３ｄとが混在する。この場合、この粗面領域３ｄの表面上に第１の窒化物半導体下地層４を成長すると、第１の窒化物半導体下地層４の表面はさらに大きな粗面になりやすく、さらにその上に成長する第２の窒化物半導体下地層５の表面は平坦化しにくいと問題が生じる。
第３の窒化物半導体下地層３は、第３の窒化物半導体下地層３の表面を占める粗面領域３ｄの面積割合が５％以下となる条件で成長させられることが好ましい。この場合には、第３の窒化物半導体下地層３の表面上に成長する第１の窒化物半導体下地層４および第２の窒化物半導体下地層５がそれぞれ結晶欠陥が少なく結晶性の良好な膜となる傾向にある。
図３３に、第３の窒化物半導体下地層３の形成後に成長させた第１の窒化物半導体下地層４の表面の一例の模式的な拡大平面図を示す。第１の窒化物半導体下地層４は、基板１の凸部１ａの外側において、凸部１ａを取り囲む６つの第１の斜めファセット面４ｒを有している。
図３３に示す平面視において、第１の斜めファセット面４ｒは、ａ（ｓｕｂ）軸方向に２つ現れ、ａ（ｓｕｂ）軸方向に対して＋６０°の角度で傾いた方向およびａ（ｓｕｂ）軸方向に対して−６０°の角度で傾いた方向（いずれもｕ方向）にそれぞれ２つずつ現れている（この場合を「ケース２−１」とする。）。
より具体的には、６つの第１の斜めファセット面４ｒのうち、図３３に示す第１の窒化物半導体下地層４の表面の平面視において、ａ（ｓｕｂ）軸方向に現れる２つの第１の斜めファセット面４ｒは、ａ（ｓｕｂ）軸方向（＜１１−２０＞方向）に対して斜め上方に傾斜しており、その傾斜した方向に第１の斜めファセット面４ｒが伸長している。
また、同様に、第１の窒化物半導体下地層４の表面の平面視において、ａ（ｓｕｂ）軸方向に対して＋６０°の角度で傾いた方向およびａ（ｓｕｂ）軸方向に対して−６０°の角度で傾いた方向（いずれもｕ方向）にそれぞれ２つずつ現れる第１の斜めファセット面４ｒも、ａ（ｓｕｂ）軸方向に対して＋６０°の角度で傾いた方向およびａ（ｓｕｂ）軸方向に対して−６０°の角度で傾いた方向に対してそれぞれ斜め上方に傾斜しており、その傾斜した方向に第１の斜めファセット面４ｒが伸長している。
図３４に、図３３のＢ−Ｂに沿った模式的な断面図を示す。図３４に現れる第１の斜めファセット面４ｒは、第１の斜めファセット面４ｒの存在する範囲内では、その断面の奥行き方向においても同様に現れる面である。
また、１つの凸部１ａを取り囲む第１の斜めファセット面４ｒと、他の１つの凸部１ａを取り囲む第１の斜めファセット面４ｒとは、第１の窒化物半導体下地層４の上面４ｃで連結されている。
ここで、凸部１ａの外周を取り囲む６つの第１の斜めファセット面４ｒは、それぞれ、凸部１ａから斜め上方に伸張することによって傾斜している。
図３５に、第３の窒化物半導体下地層３の形成後に成長させた第１の窒化物半導体下地層４の表面の他の一例の模式的な拡大平面図を示す。図３５に示す例においては、基板１の表面の凸部１ａがａ（ｓｕｂ）軸方向に対して＋３０°傾斜した方向およびａ（ｓｕｂ）軸方向に対して−３０°傾斜した方向にそれぞれに配列している場合の第１の窒化物半導体下地層４の第１の斜めファセット面４ｒと第１の平坦領域４ｃとの位置関係が示されている（この場合を「ケース２−２」とする。）。
６つの第１の斜めファセット面４ｒが形成される３次元成長モードで第１の窒化物半導体下地層４を成長させる場合には、第１の窒化物半導体下地層４の第１の斜めファセット面４ｒおよび第１の平坦領域４ｃは、それぞれ、基板１の凸部１ａの配列の影響を受けやすくなる。
ケース２−２においては、第１の窒化物半導体下地層４の表面の平面視において、第１の窒化物半導体下地層４の第１の平坦領域４ｃの形状が三角形が連なったような形状になり、第２の窒化物半導体下地層５の成長モードである２次元成長モードに切り替えた後に第１の平坦領域４ｃ上に第２の窒化物半導体下地層５が形成される。第１の窒化物半導体下地層４の第１の平坦領域４ｃの結晶欠陥は第２の窒化物半導体下地層５に引き継がれて伝播する傾向にあるため、第１の窒化物半導体下地層４の表面に占める第１の平坦領域４ｃの面積がより小さいケース２−１の場合の方がケース２−２の場合と比べて第２の窒化物半導体下地層５において結晶欠陥の少ない良好な結晶性の膜となる傾向にある。
図２７に示す第３の窒化物半導体下地層３の厚さｔ3は、６０ｎｍ以上、凸部１ａの高さ以下（たとえば凸部１ａの高さが０．６μｍの場合には６００ｎｍ以下）であることが好ましい。厚さｔ3が６０ｎｍ以上である場合には、凹部１ｂにおける窒化物半導体中間層２の領域全体を第３の窒化物半導体下地層３が覆うため、その結果、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５がそれぞれ結晶欠陥が少なく結晶性の良好な膜となる傾向にある。厚さｔ3が凸部１ａの高さ以下である場合には、第１の窒化物半導体下地層４の成長時において第１の斜めファセット面４ｒが形成されやすくなるため、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５がそれぞれ結晶欠陥の少ない良好な結晶性を有する膜となりやすい傾向にある。
また、図２７に示す第３の窒化物半導体下地層３と第１の窒化物半導体下地層４とを合わせた膜の最も厚い部分の厚さｔ34は、基板１の表面の平面視において隣り合う凸部１ａの間隔の０．５倍以上２倍以下であることが好ましい。たとえば、基板１の表面の平面視において隣り合う凸部１ａの間隔が２μｍである場合には、厚さｔ34は１μｍ以上４μｍ以下であることが好ましい。厚さｔ34が基板１の表面の平面視において隣り合う凸部１ａの間隔の０．５倍以上である場合には、第１の窒化物半導体下地層４の表面における第１の斜めファセット面４ｒの面積割合が第１の平坦領域４ｃの面積割合よりもさらに大きくなるため、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５がそれぞれ結晶欠陥の少ない良好な結晶性を有する膜となりやすい傾向にある。また、厚さｔ34が基板１の表面の平面視において隣り合う凸部１ａの間隔の２倍以下である場合には、第１の斜めファセット４ｒが形成された状態で凸部１ａを埋め込む傾向が小さくなるため、凸部１ａの上方に結晶欠陥が残りにくくなる傾向にある。
第２の窒化物半導体下地層５の厚さ（下層５Ａの厚さｔ5Aと上層５Ｂの厚さｔ5Bとの合計の厚さ）は、凸部１ａの高さの２倍以上であることが好ましい。たとえば、凸部１ａの高さが０．６μｍである場合には、１．２μｍ以上であることが好ましい。第２の窒化物半導体下地層５の厚さが、凸部１ａの高さの２倍以上である場合には、第２の窒化物半導体下地層５の下層５Ａで凸部１ａを埋め込むことができる傾向が大きくなるため、第２の窒化物半導体下地層５の下層５Ａの上面５Ｍが平坦となる傾向が大きくなる。
なお、第３の窒化物半導体下地層３としては、たとえば、Ａｌx10Ｇａy10Ｉｎz10Ｎ（０≦ｘ１０≦１、０≦ｙ１０≦１、０≦ｚ１０≦１、ｘ１０＋ｙ１０＋ｚ１０≠０）の式で表わされるＩＩＩ族窒化物半導体からなる層を用いることができる。また、第３の窒化物半導体下地層３、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５は、材料としては同じ組成とし、成長条件のみを変えることが好ましい。
第３の窒化物半導体下地層３の成長時における成長モードから第１の窒化物半導体下地層４の成長時における成長モードへの切り替え、ならびに第１の窒化物半導体下地層４の成長時における成長モードから第２の窒化物半導体下地層５の成長時における成長モードへの切り替え時に、それぞれ、たとえば２秒〜６０秒程度の成長中断時間を設け、その間に成長条件を変更することが好ましいが、連続的に条件を変化させてもよい。
第３の窒化物半導体下地層３、第１の窒化物半導体下地層４、第２の窒化物半導体下地層５としては、それぞれ、柱状結晶の集合体からなる窒化物半導体中間層２中の転位などの結晶欠陥を引き継がないようにするために、ＩＩＩ族元素としてＧａを含む窒化物半導体層を用いることが好ましい。
窒化物半導体中間層２中の転位を引き継がないようにするためには窒化物半導体中間層２との界面付近で転位をループさせる必要があるが、第３の窒化物半導体下地層３がＧａを含むＩＩＩ族窒化物半導体からなる場合には転位のループが生じやすい。そこで、Ｇａを含むＩＩＩ族窒化物半導体からなる第３の窒化物半導体下地層３、第１の窒化物半導体下地層４、および第２の窒化物半導体下地層５をそれぞれ用いることによって、窒化物半導体中間層２との界面付近で転位をループ化して閉じ込めて、窒化物半導体中間層２から第１の窒化物半導体下地層４に転位が引き継がれるのを抑えることができる傾向にある。
また、第３の窒化物半導体下地層３の形成直前の窒化物半導体中間層２の表面に熱処理を行なってもよい。この熱処理によって、窒化物半導体中間層２の表面の清浄化と結晶性の向上とを図ることができる傾向にある。この熱処理は、たとえばＭＯＣＶＤ法が用いられるＭＯＣＶＤ装置内で行なうことができ、熱処理時の雰囲気ガスとしては、たとえば水素ガスや窒素ガスなどを用いることができる。
また、上記の熱処理時における窒化物半導体中間層２の分解を防ぐためには、熱処理時の雰囲気ガスにアンモニアガスを混合してもよい。また、上記の熱処理は、たとえば９００℃以上１２５０℃以下の温度でたとえば１分間以上６０分間以下の時間行なうことができる。
第３の窒化物半導体下地層３、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５の下層５Ａをそれぞれアンドープとし、第２の窒化物半導体下地層５の上層５Ｂにｎ型ドープとすることが好ましいが、第３の窒化物半導体下地層３、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５の下層５Ａをそれぞれｎ型ドープとしてもよい。ｎ型ドープとする場合には、ｎ型ドーパントが１×１０17ｃｍ-3以上１×１０19ｃｍ-3以下の範囲でドーピングされていてもよい。
ｎ型ドーパントとしては、たとえば、シリコン、ゲルマニウムおよび錫からなる群から選択された少なくとも１つなどを用いることができ、なかでもシリコンを用いることが好ましい。ｎ型ドーパントにシリコンを用いる場合には、ｎ型ドーピングガスとしてはシランガスまたはジシランガスを用いることが好ましい。
第３の窒化物半導体下地層３、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５のそれぞれの成長時における基板１の温度は、８００℃以上１２５０℃以下であることが好ましく、９００℃以上１１５０℃以下であることがより好ましい。第３の窒化物半導体下地層３、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５のそれぞれの成長時における基板１の温度が８００℃以上１２５０℃以下である場合、特に９００℃以上１１５０℃以下である場合には、結晶欠陥の少ない結晶性に優れた第３の窒化物半導体下地層３、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５を成長させることができる傾向にある。
次に、たとえばＭＯＣＶＤ法によって、第２の窒化物半導体下地層５の表面上にｎ型窒化物半導体コンタクト層７を形成する。なお、ｎ型窒化物半導体コンタクト層７は、その少なくとも一部が第２の窒化物半導体下地層５の表面に接するようにして設けられていればよい。
第３の窒化物半導体下地層３と、第１の窒化物半導体下地層４と、第２の窒化物半導体下地層５と、ｎ型窒化物半導体コンタクト層７との厚さの合計は、４μｍ以上２０μｍ以下とすることが好ましく、４μｍ以上１５μｍ以下とすることがより好ましい。第３の窒化物半導体下地層３と、第１の窒化物半導体下地層４と、第２の窒化物半導体下地層５と、ｎ型窒化物半導体コンタクト層７との厚さの合計が４μｍ以上である場合には、これらの層の結晶性が良好となり、これらの層の表面にピット（ｐｉｔ）が生じにくくなる傾向にある。一方、第３の窒化物半導体下地層３と、第１の窒化物半導体下地層４と、第２の窒化物半導体下地層５と、ｎ型窒化物半導体コンタクト層７との厚さの合計が１５μｍ以下である場合には、基板１の反りが大きくならず、ウエハの割れやウエハのフォトリソグラフィ加工における露光ムラが起こりにくくなり、素子の収率が高くなる傾向にある。また、第３の窒化物半導体下地層３と、第１の窒化物半導体下地層４と、第２の窒化物半導体下地層５と、ｎ型窒化物半導体コンタクト層７との厚さの合計が、特に４μｍ以上１５μｍ以下である場合には、これらの層の結晶性を良好なものとすることができるとともに、基板１の反りの発生が抑えられて、素子の収率低下を有効に防止することができる傾向がさらに大きくなる。なお、これらの層の厚さの合計のうちｎ型窒化物半導体コンタクト層７の厚さの上限は特に限定されるものではない。
次に、たとえばＭＯＣＶＤ法によって、ｎ型窒化物半導体コンタクト層７の表面上にｎ型窒化物半導体超格子層９２を形成する。ｎ型窒化物半導体超格子層９２の主な働きは、ｎ型窒化物半導体コンタクト層７の下から上に伸びる結晶欠陥が窒化物半導体活性層１１まで伸びるのを、ｎ型窒化物半導体超格子層９２の超格子を構成する各層間の界面を用いて抑制することにある。
ｎ型窒化物半導体超格子層９２としては、たとえば厚さ２．５ｎｍのＩｎx11Ｇａ1-x11Ｎ（０＜ｘ１１≦1、例えばｘ１１＝０．０２）からなる低バンドギャップ層と、たとえば厚さ２．５ｎｍのＧａＮからなる高バンドギャップ層とを交互に１０ペア積層した超格子構造を用いることができるが、低バンドギャップ層と高バンドギャップ層との組成はこれに限られない。低バンドギャップ層は組成に揮発性のＩｎを含んでいるため、ｎ型窒化物半導体超格子層９２全体あるいは少なくとも低バンドギャップ層についてはｎ型窒化物半導体コンタクト層７よりも成長温度を下げることが好ましい。成長温度は一定でもよいが、例えば低バンドギャップ層では低い温度で、高バンドギャップ層では高い温度で成長してもよい。なお、ｎ型窒化物半導体超格子層９２を省略し、ｎ型窒化物半導体コンタクト層７上に窒化物半導体活性層１１を形成してもよい。この場合には、素子構造が単純となるため特性のばらつきが低減する傾向にある。
ｎ型窒化物半導体超格子層９２中の低バンドギャップ層、高バンドギャップ層のいずれか一方あるいは両方に、ｎ型ドーピングをすることが好ましく、ｎ型ドーパントのドーピング濃度については、１×１０17ｃｍ-3以上１×１０20ｃｍ-3以下であることが好ましく、１×１０18ｃｍ-3以上１×１０19ｃｍ-3以下であることがより好ましく、２×１０18ｃｍ-3以上４×１０18ｃｍ-3以下とすることがさらに好ましい。この場合には、ｎ型窒化物半導体超格子層９２の良好な結晶性を維持し、かつ素子の動作電圧を低減することができる傾向にある。
次に、たとえばＭＯＣＶＤ法によって、ｎ型窒化物半導体超格子層９２の表面上に窒化物半導体活性層１１、ｐ型窒化物半導体クラッド層１３およびｐ型窒化物半導体コンタクト層１５をこの順に形成する。
次に、ｐ型窒化物半導体コンタクト層１５の表面上にたとえばＩＴＯ（Indium Tin Oxide）からなる透光性電極層１９を形成する。
次に、ｐ側電極２１の形成後の積層体の一部をエッチングにより除去することによって、ｎ型窒化物半導体コンタクト層７の表面の一部を露出させる。
次に、透光性電極１９の表面上にｐ側電極２１を、ｎ型窒化物半導体コンタクト層７の露出した表面上にｎ側電極２０を同時に形成する。ｐ側電極２１およびｎ側電極２０としては、たとえば、ニッケル層、アルミニウム層、チタン層および金層の積層膜を形成することができる。
なお、ｐ側電極２１およびｎ側電極２０を同時に形成せずに、別に形成してもよく、その場合に両電極の材料を変えることにより、それぞれｐ側電極２１およびｎ側電極２０として最適な材料を選択することができる。
その後、ｎ側電極２０の形成後の積層体の全面にＳｉＯ2などの絶縁保護膜２３を形成し、ｐ側電極２１およびｎ側電極２０が露出するように絶縁保護膜２３に開口部を設け、複数の窒化物半導体発光ダイオード素子２００が形成されたウエハを個別の素子に分割することによって、実施の形態２−１の窒化物半導体発光ダイオード素子２００を作製することができる。
以上のようにして作製した実施の形態２−１の窒化物半導体発光ダイオード素子２００においては、基板１の表面に設けられた窒化物半導体中間層２の表面上に、２．５次元成長モードで第３の窒化物半導体下地層３を成長させ、３次元成長モードで第１の窒化物半導体下地層４を成長させ、２次元成長モードで第２の窒化物半導体下地層５を成長させる。これにより得られたＸ線ロッキングカーブ半値幅の狭い良好な結晶性を有し、かつ平坦な第２の窒化物半導体下地層５の上面５Ｕ上に、ｎ型窒化物半導体コンタクト層７、ｎ型窒化物半導体超格子層９２、窒化物半導体活性層１１、ｐ型窒化物半導体クラッド層１３およびｐ型窒化物半導体コンタクト層１５がこの順序で積層される。そのため、窒化物半導体活性層１１などの窒化物半導体下地層上の各層については転位密度が低くなり、優れた結晶性を有している。
したがって、このような優れた結晶性を有する窒化物半導体層から形成された実施の形態２−１の窒化物半導体発光ダイオード素子２００は、動作電圧が低く、発光出力の高い素子となる。
実施の形態２−１の窒化物半導体発光ダイオード素子２００をベアチップ（後述の樹脂封止を行わない）評価用素子とし、１０個の素子に３０ｍＡの電流を流したところ、平均して光出力４１ｍＷ、動作電圧３．０Ｖおよび発光波長４４５ｎｍの動作電圧が低く、発光出力の高い素子が得られることが確認された。
図３６に、実施の形態２−１の窒化物半導体発光ダイオード素子２００を用いた発光装置２１０の一例の模式的な断面図を示す。
ここで、発光装置２１０は、実施の形態２−１の窒化物半導体発光ダイオード素子２００を第２のリードフレーム３１上に設置した構成を有している。そして、窒化物半導体発光ダイオード素子２００のｐ側電極２１と第１のリードフレーム３０とが第１のワイヤ３３で電気的に接続されているとともに、窒化物半導体発光ダイオード素子２００のｎ側電極２０と第２のリードフレーム３１とが第２のワイヤ３４で電気的に接続されている。さらに、透明なモールド樹脂３５で窒化物半導体発光ダイオード素子２００がモールドされていることによって、発光装置２１０は砲弾型の形状とされている。
図３６に示す構成の発光装置２１０は、実施の形態２−１の窒化物半導体発光ダイオード素子２００を用いていることから、動作電圧が低く、発光出力の高い発光装置とすることができる。
＜実施の形態２−２＞
実施の形態２は、実施の形態１の窒化物半導体構造（基板１、窒化物半導体中間層２、第３の窒化物半導体下地層３、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５の積層構造）を用いた電子デバイスである窒化物半導体トランジスタ素子であることを特徴としている。
実施の形態２は、実施の形態１の窒化物半導体構造（基板１、窒化物半導体中間層２、第３の窒化物半導体下地層３、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５の積層構造）を用いた電子デバイスである窒化物半導体トランジスタ素子であることを特徴としている。
図３７に、実施の形態２−２の窒化物半導体トランジスタ素子４００の模式的な断面図を示す。窒化物半導体トランジスタ素子４００は、凸部１ａが等価な３つのａ（ｓｕｂ）軸方向に配されたｃ面を主面とするサファイア基板からなる基板１と、基板１の表面上に、順次積層された、ＡｌＮなどからなる窒化物半導体中間層２と、アンドープＧａＮなどからなる第３の窒化物半導体下地層３と、アンドープＧａＮなどからなる第１の窒化物半導体下地層４と、アンドープＧａＮなどからなる第２の窒化物半導体下地層５と、からなる窒化物半導体構造を有している。
そして、結晶欠陥の少ない良好な結晶性を有する第２の窒化物半導体下地層５の平坦な表面５Ｕ上にアンドープＧａＮなどからなる窒化物半導体電子走行層７１が積層され、窒化物半導体電子走行層７１の表面上にｎ型ＡｌＧａＮなどからなるｎ型窒化物半導体電子供給層７３が積層されている。
ｎ型窒化物半導体電子供給層７３の表面上にはゲート電極７７が備えられており、ゲート電極７７の両側にｎ型ＧａＮなどからなるソースコンタクト層７５Ｓとドレインコンタクト層７５Ｄとが備えられている。また、ソースコンタクト層７５Ｓ上にソース電極７８Ｓが備えられており、ドレインコンタクト層７５Ｄ上にドレイン電極７８Ｄが備えられている。
以下、実施の形態２−２の窒化物半導体トランジスタ素子４００の製造方法の一例について説明する。まず、実施の形態２−１と同様にして、凸部１ａおよび凹部１ｂを有する基板１の表面上に、反応性スパッタ法によってＡｌＮからなる窒化物半導体中間層２を形成する。
次に、ＭＯＣＶＤ法によって、窒化物半導体中間層２の表面上に、第３の斜めファセット面３ｆと第３の平坦領域３ｃとが現れる２．５次元成長モードでアンドープＧａＮからなる第３の窒化物半導体下地層３を成長させ、３次元成長モードでアンドープＧａＮからなる第１の窒化物半導体下地層４を成長させる。
ここで、第１の窒化物半導体下地層４は、第１の窒化物半導体下地層４の表面の平面視において、ａ（ｓｕｂ）軸方向に現れる２つの第１の斜めファセット面４ｒと、ａ（ｓｕｂ）軸方向に対して＋６０°の角度で傾いた方向およびａ（ｓｕｂ）軸方向に対して−６０°の角度で傾いた方向にそれぞれ２つずつ現れる第１の斜めファセット面４ｒと、が現れる条件で成長させる。
次に、ＭＯＣＶＤ法によって、第１の窒化物半導体下地層４の表面上にアンドープＧａＮからなる第２の窒化物半導体下地層５を２次元成長モードで成長させる。ここで、第２の窒化物半導体下地層５は、第１の窒化物半導体下地層４の第１の斜めファセット面４ｒを埋め込んで平坦な上面５Ｕが現れる条件で成長させる。
次に、ＭＯＣＶＤ法によって、第２の窒化物半導体下地層５の平坦な上面５Ｕ上にｎ型ＡｌxＧａ1-xＮからなる窒化物半導体電子走行層７１を積層し、窒化物半導体電子走行層７１の表面上にｎ型窒化物半導体電子供給層７３を積層する。
その後、図３７に示すように、ｎ型窒化物半導体電子供給層７３の表面上に、ソースコンタクト層７５Ｓおよびドレインコンタクト層７５Ｄを形成した後に、ソース電極７８Ｓ、ドレイン電極７８Ｄおよびゲート電極７７をそれぞれ形成する。以上により、実施の形態２−２の窒化物半導体トランジスタ素子４００を作製することができる。
実施の形態２−２の窒化物半導体トランジスタ素子４００においては、第１の窒化物半導体下地層４の表面の平面視において、ａ（ｓｕｂ）軸方向に現れる２つの第１の斜めファセット面４ｒと、ａ（ｓｕｂ）軸方向に対して＋６０°の角度で傾いた方向およびａ（ｓｕｂ）軸方向に対して−６０°の角度で傾いた方向にそれぞれ２つずつ現れる第１の斜めファセット面４ｒと、が現れる条件で第１の窒化物半導体下地層４を成長させている。これにより、特に、窒化物半導体電子走行層７１の最上面の２次元電子走行領域における結晶欠陥が低減するため、電子の移動度を向上させることができる。
したがって、実施の形態２−２の窒化物半導体トランジスタ素子４００においても、窒化物半導体中間層２の表面上に積層されたそれぞれの層については転位密度が低く結晶性に優れた層とすることができるため、電子移動度などの特性が向上した素子とすることができる。
以上のように、本実施の形態によれば、凸部１ａおよび凹部１ｂを有する基板１の表面上に、まず、第３の窒化物半導体下地層３を２．５次元成長モードで成長させ、次に、第１の窒化物半導体下地層４を３次元成長モードで成長させ、その後、第２の窒化物半導体下地層５を２次元成長モードで成長させて、第２の窒化物半導体下地層５を転位密度が低減して結晶性が良好な下地層としている。
これにより、第２の窒化物半導体下地層５の上面５Ｕ上に積層される窒化物半導体層のＭＯＣＶＤ法による成長中およびそれ以降のプロセス中においてウエハの割れおよびクラックの発生を抑制しつつ、窒化物半導体層のＸ線ロッキングカーブの半値幅等で表わされる結晶性を向上することができるとともに、ＣＬ法やＥＰＤ等で表される欠陥密度を低減することができるため、発光効率および電子移動度等で表されるデバイス特性を向上させた窒化物半導体素子および窒化物半導体素子の下地となる窒化物半導体構造を提供することができる。
なお、窒化物半導体中間層２としてはスパッタ法により形成したもののみ記載したが、この方法に限られるものではなく、たとえばＭＯＣＶＤ法を用い低温で形成したいわゆる低温バッファ層としてもよい。また、基板１としてＧａＮ基板を用いる場合には窒化物半導体中間層２を省略することもできる。
なお、実施の形態２−１および２−２における上記以外の説明は、実施の形態１−１および１−２と同様であるため、その説明については省略する。
＜実施の形態３−１＞
以下、実施の形態３−１の窒化物半導体構造の製造方法について説明する。実施の形態３−１の窒化物半導体構造の製造方法は、基板を回転させながら、水素ガスを含むキャリアガスを用いた縦型ＭＯＣＶＤ装置によるＭＯＣＶＤ法によって第１の窒化物半導体下地層を成長させ、基板の単位時間当たりの回転数およびキャリアガスの全体積に対する水素ガスの体積比を限定した点に特徴を有している。また、本実施の形態の窒化物半導体構造の製造方法においては、後述する各工程間に他の工程が含まれていてもよいことは言うまでもない。
以下、実施の形態３−１の窒化物半導体構造の製造方法について説明する。実施の形態３−１の窒化物半導体構造の製造方法は、基板を回転させながら、水素ガスを含むキャリアガスを用いた縦型ＭＯＣＶＤ装置によるＭＯＣＶＤ法によって第１の窒化物半導体下地層を成長させ、基板の単位時間当たりの回転数およびキャリアガスの全体積に対する水素ガスの体積比を限定した点に特徴を有している。また、本実施の形態の窒化物半導体構造の製造方法においては、後述する各工程間に他の工程が含まれていてもよいことは言うまでもない。
まず、図３８の模式的断面図に示すように、基板１を準備する工程を行なう。ここで、基板１としては、たとえば、三方晶コランダムあるいは六方晶の結晶からなる基板１を準備することができる。三方晶コランダムあるいは六方晶の結晶からなる基板１としては、たとえば、サファイア（Ａｌ2Ｏ3）単結晶、ＡｌＮ単結晶またはＧａＮ単結晶などからなる基板を用いることができる。
また、基板１の表面４０は、ｃ面またはｃ面に対して５°以内の傾斜を有する表面であってもよく、傾斜の方向は、たとえば、ｍ（ｓｕｂ）軸（＜１−１００＞）方向のみであってもよく、ａ（ｓｕｂ）軸（＜１１−２０＞）方向のみであってもよく、あるいは両方向を合成した方向であってもよい。より具体的には、基板１としては、基板１の表面４０がｃ面（法線がｃ軸の面）から基板のｍ（ｓｕｂ）軸＜１−１００＞方向に０．１５゜〜０．３５゜傾斜したものなどを準備することができる。
次に、図３９の模式的断面図に示すように、基板１の表面４０に、凹部１ｂと、凹部１ｂの間に設けられた凸部１ａと、を形成する。このような基板１の表面の凸部１ａおよび凹部１ｂは、たとえば、基板１の表面４０上に凸部１ａの平面配置を規定するマスクを形成するパターニング工程と、当該パターニング工程によって形成したマスクを用いて基板１の表面４０をエッチングして凹部１ｂを形成する工程とを含む工程により形成することができる。ここで、パターニング工程は、一般的なフォトリソグラフィ工程で行なうことができる。エッチング工程は、たとえば、ドライエッチング法やウエットエッチング法で行なうことができる。しかしながら、凸部１ａの形状が後述する先端部を備える形状とするためには、凸部１ａの形状を制御しやすいドライエッチング法で行なうことが好ましい。
次に、図５の模式的断面図に示すように、基板１の表面上に窒化物半導体中間層２を形成する。
次に、図６の模式的断面図に示すように、窒化物半導体中間層２の表面上に第１の窒化物半導体下地層４を形成し、図７の模式的断面図に示すように、第１の窒化物半導体下地層４の表面上に第２の窒化物半導体下地層５を形成する。
ここで、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５は、それぞれ、たとえば、窒化物半導体中間層２の形成後の基板１を回転させながら、水素ガスを含むキャリアガスと、ＩＩＩ族原料ガスとＶ族原料ガスとを含む原料ガスとを供給し、縦型ＭＯＣＶＤ装置を用いたＭＯＣＶＤ法によって、窒化物半導体中間層２の表面上に順次形成することができる。
第１の窒化物半導体下地層４は第１の斜めファセット面４ｒが形成されるファセット成長モードで成長され、第２の窒化物半導体下地層５は第１の斜めファセット面４ｒと下面５ｂが接するように第１の斜めファセット面４ｒを埋め込んで平坦な上面５ａを形成する埋込成長モードで成長される。これにより、結晶欠陥が少なく結晶性の高い平坦な上面５ａを有する第２の窒化物半導体下地層５を形成することができる。
図８に、図６に示す第１の窒化物半導体下地層４の表面の一例の模式的な拡大平面図を示す。図８に示すように、第１の窒化物半導体下地層４は、凸部１ａの外側において、凸部１ａを取り囲む６つの第１の斜めファセット面４ｒを有している。第１の斜めファセット面４ｒは、図８に示す平面視において、ａ（ｓｕｂ）軸方向に２つ現れ、ａ（ｓｕｂ）軸方向に対して＋６０°の角度で傾いた方向およびａ（ｓｕｂ）軸方向に対して−６０°の角度で傾いた方向（いずれもｕ方向）にそれぞれ２つずつ現れている（この場合をケース３−１とする。）。また、図８のＢ−Ｂに沿った線の断面に現れる第１の斜めファセット面４ｒは、第１の斜めファセット面４ｒの存在する範囲内では、その断面の奥行き方向においても同様に現れる面である。
また、１つの凸部１ａを取り囲む第１の斜めファセット面４ｒと、他の１つの凸部１ａを取り囲む第１の斜めファセット面４ｒとは、第１の窒化物半導体下地層４の上面４ｃで連結されている。
第１の窒化物半導体下地層４の第１の斜めファセット面４ｒは、第１の窒化物半導体下地層４の上面４ｃから基板１の凸１ａに向かって下りながら傾斜している。ここで、６つの第１の斜めファセット面４ｒのうち、第１の窒化物半導体下地層４の表面の平面視において、ａ（ｓｕｂ）軸方向に現れる２つの第１の斜めファセット面４ｒは、ａ（ｓｕｂ）軸方向（＜１１−２０＞方向）に対して斜め上方に傾斜しており、その傾斜した方向にファセット面が伸長している。また、同様に、第１の窒化物半導体下地層４の表面の平面視において、ａ（ｓｕｂ）軸方向に対して＋６０°の角度で傾いた方向およびａ（ｓｕｂ）軸方向に対して−６０°の角度で傾いた方向にそれぞれ２つずつ現れる第１の斜めファセット面４ｒも、ａ（ｓｕｂ）軸方向に対して＋６０°の角度で傾いた方向およびａ（ｓｕｂ）軸方向に対して−６０°の角度で傾いた方向に対してそれぞれ斜め上方に傾斜しており、その傾斜した方向にファセット面が伸長している。
また、第１の窒化物半導体下地層４の第１の斜めファセット面４ｒは、窒化物半導体中間層２上において、凸部１ａを中心として、凸部１ａの外側において凸部１ａを取り囲む６つのファセット面となっている。
また、第１の窒化物半導体下地層４の表面の平面視において、ａ（ｓｕｂ）軸方向およびｕ方向に現れる第１の斜めファセット面４ｒ以外のファセット面がほとんど現れないことが好ましい。より具体的には、上記の式（Ｉ）で表わされる第１の斜めファセット面４ｒの面積比率が８０％以上であることが好ましく、９０％以上であることがより好ましい。第１の斜めファセット面４ｒの面積比率が８０％以上である場合、特に９０％以上である場合には、第２の窒化物半導体下地層５の上面５ａ上に積層される窒化物半導体層の成長中およびそれ以降のプロセス中においてウエハの割れおよびクラックの発生を抑制することができる傾向にある。また、Ｘ線ロッキングカーブの半値幅等で表わされる窒化物半導体層の結晶性も向上することができる傾向にある。さらには、カソードルミネッセンス法またはエッチピット密度等で評価できる欠陥密度も低減する傾向にある。具体的には、ＧａＮ下地層の（００４）面におけるＸ線ロッキングカーブの半値幅（ａｒｃｓｅｃ）を３０〜４０ａｒｃｓｅｃとすることができる。また、ＣＬ法により得られる暗点密度を２×１０8ｃｍ-3以下とすることができる。
上記のような第１の斜めファセット面４ｒが現れる第１の窒化物半導体下地層４のファセット成長モードは、縦型ＭＯＣＶＤ装置を用いたＭＯＣＶＤ法による第１の窒化物半導体下地層４の成長時における基板１の単位時間当たりの回転数を４００ＲＰＭ以上１０００ＲＰＭ以下とし、かつ第１の窒化物半導体下地層４のＭＯＣＶＤ法による成長時に供給されるキャリアガスの全体積に対する水素ガスの体積比を０．７以上１以下とすることにより実現することができる。
これは、本発明者が鋭意検討した結果、凸部と凹部とを有する基板１の表面上に形成された窒化物半導体中間層２上に第１の窒化物半導体下地層４を縦型ＭＯＣＶＤ装置を用いたＭＯＣＶＤ法により成長させる際に、基板１の単位時間当たりの回転数を４００ＲＰＭ以上１０００ＲＰＭ以下とし、かつ第１の窒化物半導体下地層４の成長時に供給されるキャリアガスの全体積に対する水素ガスの体積比を０．７以上１以下とすることによって、第１の窒化物半導体下地層４を均一性の高い表面が連なる連続膜とすることができることを見い出したことによるものである。
このような連続膜である第１の窒化物半導体下地層４の表面上に第２の窒化物半導体下地層５をＭＯＣＶＤ法により成長させた場合には、結晶欠陥が少なく高い結晶性を有し、かつ高い平坦性を有する第２の窒化物半導体下地層５の上面５ａを得ることができる。そのため、本実施の形態においては、このような高い結晶性および高い平坦性を有する第２の窒化物半導体下地層５の上面５ａ上に、優れた結晶性を有する窒化物層を再現性良く形成することができる。
なお、「ＲＰＭ」は、“Rotation Per Minute”の略であり、１分間当たりの基板１の回転数である。また、「縦型ＭＯＣＶＤ装置」は、原料ガスを基板面に対して実質的に垂直な方向に供給する反応炉である。
上記のような第１の斜めファセット面４ｒが現れる第１の窒化物半導体下地層４のファセット成長モード、および第１の斜めファセット面４ｒを埋め込んで平坦性の高い上面５ａを形成する第２の窒化物半導体下地層５の埋込成長モードは、それぞれ、以下の（ｉ−３）、（ｉｉ−３）、（ｉｉｉ−３）、（ｉｖ−３）および（ｖ−３）からなる群から選択された少なくとも１つの条件を満たすように行なわれることが好ましく、以下の（ｉ−３）、（ｉｉ−３）、（ｉｉｉ−３）、（ｉｖ−３）および（ｖ−３）のすべての条件を満たすように行なわれることがさらに好ましい。第１の窒化物半導体下地層４のファセット成長モードおよび第２の窒化物半導体下地層５の埋込成長モードが、以下の（ｉ−３）〜（ｖ−３）の少なくとも１つを満たす条件で行なわれる場合、特に（ｉ−３）〜（ｖ−３）のすべてを満たす条件で行なわれる場合には、さらに高い結晶性および平坦性を有する第２の窒化物半導体下地層５の上面５ａを得ることができるため、その上方に、さらに優れた結晶性を有する窒化物層をさらに再現性良く形成することができる傾向にある。
（ｉ−３）第１の窒化物半導体下地層４の成長時の成長温度を第２の窒化物半導体下地層５の成長時の成長温度よりも低くする。
（ｉｉ−３）第１の窒化物半導体下地層４の成長時の圧力を第２の窒化物半導体下地層５の成長時の圧力よりも高くする。
（ｉｉｉ−３）第１の窒化物半導体下地層４の成長時に供給される原料ガスのＶ／ＩＩＩ比（原料ガス中におけるＩＩＩ族元素に対するＶ族元素のモル比）を第２の窒化物半導体下地層５の成長時に供給される原料ガスのＶ／ＩＩＩ比よりも高くする。
（ｉｖ−３）第１の窒化物半導体下地層４の成長時の基板１の単位時間当たりの回転数を、第２の窒化物半導体下地層５の成長時の基板１の単位時間当たりの回転数よりも小さくする。
（ｖ−３）第１の窒化物半導体下地層４の成長時のキャリアガスの全体積に対する水素ガスの体積比を、第２の窒化物半導体下地層５の成長時のキャリアガスの全体積に対する水素ガスの体積比以上とする。
上記の（ｉ−３）、（ｉｉ−３）、（ｉｉｉ−３）、（ｉｖ−３）および（ｖ−３）のそれぞれの具体的な条件は、たとえば、以下のように示される。
（ｉ−３）第１の窒化物半導体下地層４の成長時における基板１の温度１０００℃に対して、第２の窒化物半導体下地層５の成長時における基板１の温度が１０８０℃である。
（ｉｉ−３）第１の窒化物半導体下地層４の成長時における雰囲気の圧力６６．６ｋＰａに対して、第２の窒化物半導体下地層５の成長時における雰囲気の圧力が１７．３ｋＰａである。
（ｉｉｉ−３）第１の窒化物半導体下地層４の成長時に供給される原料ガスのＶ／ＩＩＩ比１１６５に対して、第２の窒化物半導体下地層５の成長時に供給される原料ガスのＶ／ＩＩＩ比が６７６である。
（ｉｖ−３）第１の窒化物半導体下地層４の成長時の基板１の単位時間当たりの回転数６００ＲＰＭに対して、第２の窒化物半導体下地層５の成長時の基板１の単位時間当たりの回転数１２００ＲＰＭである。
（ｖ−３）第１の窒化物半導体下地層４の成長時のキャリアガスの全体積に対する水素ガスの体積比（（水素ガスの体積）／（キャリアガスの全体積））１に対して、第２の窒化物半導体下地層５の成長時のキャリアガスの全体積に対する水素ガスの体積比０．７以上１以下である。
ここで、縦型ＭＯＣＶＤ法を用いたＭＯＣＶＤ法による第１の窒化物半導体下地層４の成長時における基板１の単位時間当たりの回転数を４００ＲＰＭ以上１０００ＲＰＭ以下とし、かつ第１の窒化物半導体下地層４の成長時に供給されるキャリアガスの全体積に対する水素ガスの体積比を０．７以上１以下にするとともに、（ｉ−３）、（ｉｉ−３）、（ｉｉｉ−３）、（ｉｖ−３）および（ｖ−３）からなる群から選択された少なくとも１つの条件を満たした場合には、第１の窒化物半導体下地層４の静電耐圧テスト（ＥＳＤテスト）の歩留りをより高くすることができる傾向にある。なお、ＥＳＤテストは逆電圧１ｋＶのＨＢＭ（ヒューマンボディーモデル）条件にて行なうものとする。
以下、図１２〜図１８を参照して、実施の形態３−１の窒化物半導体素子の製造方法について説明する。なお、以下においても、後述する工程間に他の工程が含まれていてもよいことは言うまでもない。
まず、図１２に示すように、たとえばＭＯＣＶＤ法によって、上記のようにして作製した第２の窒化物半導体下地層５の上面５ａ上にｎ型窒化物半導体コンタクト層７を形成する。
次に、図１３に示すように、たとえばＭＯＣＶＤ法によって、ｎ型窒化物半導体コンタクト層７の表面上にｎ型窒化物半導体クラッド層９を形成する。
次に、図１４に示すように、たとえばＭＯＣＶＤ法によって、ｎ型窒化物半導体クラッド層９の表面上に窒化物半導体活性層１１を形成する。
次に、図１５に示すように、たとえばＭＯＣＶＤ法によって、窒化物半導体活性層１１の表面上にｐ型窒化物半導体クラッド層１３を形成する。
なお、ｐ型窒化物半導体クラッド層１３としては、上述のように、たとえば、Ａｌx8Ｇａy8Ｉｎz8Ｎ（０≦ｘ８≦１、０≦ｙ８≦１、０≦ｚ８≦１、ｘ８＋ｙ８＋ｚ８≠０）の式で表わされるＩＩＩ族窒化物半導体にｐ型ドーパントをドーピングした層などを用いることができるが、Ａｌx8aＧａ1-x8aＮ（０＜ｘ８ａ≦０．４、好ましくは０．１≦ｘ８ａ≦０．３）の式で表わされるＩＩＩ族窒化物半導体からなる層（Ａ層）と、Ａ層よりもバンドギャップの小さいＡｌx8bＧａy8bＩｎz8bＮ（０≦ｘ８ｂ≦１、０≦ｙ８ｂ≦１、０≦ｚ８ｂ≦１、ｘ８ｂ＋ｙ８ｂ＋ｚ８ｂ≠０）の式で表わされるＩＩＩ族窒化物半導体からなる層（Ｂ層）とを交互に１層ずつ積層した超格子構造を有する層を用いることもできる。なお、当該超格子構造においては、Ａ層およびＢ層のそれぞれにｐ型ドーパントがドーピングされていてもよく、Ａ層またはＢ層の一方のみにｐ型ドーパントがドーピングされていてもよい。
次に、図１６に示すように、たとえばＭＯＣＶＤ法によって、ｐ型窒化物半導体クラッド層１３の表面上にｐ型窒化物半導体コンタクト層１５を形成する。
次に、図１７に示すように、ｐ型窒化物半導体コンタクト層１５の表面上にたとえばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる透光性電極層１９を形成した後に、透光性電極層１９の表面上にｐ側電極２１を形成する。
次に、図１８に示すように、ｐ側電極２１の形成後の積層体の一部をエッチングにより除去することによって、ｎ型窒化物半導体コンタクト層７の表面の一部を露出させる。
次に、図１９に示すように、ｎ型窒化物半導体コンタクト層７の露出した表面上にｎ側電極２０を形成する。
その後、図４０の模式的断面図に示すように、ｎ側電極２０の形成後の積層体の全面にＳｉＯ2などの絶縁保護膜２３を形成し、ｐ側電極２１およびｎ側電極２０が露出するように絶縁保護膜２３に開口部を設け、複数の窒化物半導体発光ダイオード素子５００が形成されたウエハを個別の素子に分割することによって、図４０に示される実施の形態３−１の窒化物半導体発光ダイオード素子５００を作製することができる。
以上のようにして作製した実施の形態３−１の窒化物半導体発光ダイオード素子５００においては、均一性の高い表面が連なる連続膜である第１の窒化物半導体下地層４の表面上の高い結晶性および高い平坦性を有する第２の窒化物半導体下地層５の上面５ａ上に、ｎ型窒化物半導体コンタクト層７、ｎ型窒化物半導体クラッド層９、窒化物半導体活性層１１、ｐ型窒化物半導体クラッド層１３およびｐ型窒化物半導体コンタクト層１５がこの順序で積層されている。
そのため、結晶欠陥が少なく結晶性の高い平坦な第２の窒化物半導体下地層５の上面５ａ上に積層された、ｎ型窒化物半導体コンタクト層７、ｎ型窒化物半導体クラッド層９、窒化物半導体活性層１１、ｐ型窒化物半導体クラッド層１３およびｐ型窒化物半導体コンタクト層１５については転位密度が低くなり、優れた結晶性を有している。
したがって、このような優れた結晶性を有する窒化物半導体層から形成された実施の形態３−１の窒化物半導体発光ダイオード素子５００は、動作電圧が低く、発光出力の高い素子となる。
なお、ケース３−１の条件で作成された窒化物半導体発光ダイオード素子５００をベアチップ（後述の樹脂封止を行わない）評価用素子とし、１０個の素子に３０ｍＡの電流を流したところ、平均して光出力３９ｍＷ、動作電圧３．０Ｖおよび発光波長４５５ｎｍの動作電圧が低く、発光出力の高い素子が得られることが確認された。
また、実施の形態３−１の窒化物半導体発光ダイオード素子５００を用いて、図４１に示す構成の実施の形態３−１の発光装置５１０を製造してもよい。
ここで、実施の形態３−１の発光装置５１０は、たとえば、実施の形態３−１の窒化物半導体発光ダイオード素子５００を第２のリードフレーム３１上に設置し、窒化物半導体発光ダイオード素子５００のｐ側電極２１と第１のリードフレーム３０とを第１のワイヤ３３で電気的に接続するとともに、窒化物半導体発光ダイオード素子５００のｎ側電極２０と第２のリードフレーム３１とを第２のワイヤ３４で電気的に接続する。そして、透明なモールド樹脂３５で窒化物半導体発光ダイオード素子５００をモールドすることによって、砲弾型の形状の発光装置５１０を製造することができる。
図４１に示す構成の実施の形態３−１の発光装置５１０は、実施の形態３−１の窒化物半導体発光ダイオード素子５００を用いていることから、動作電圧が低く、発光出力の高い発光装置とすることができる。
＜実施の形態３−２＞
実施の形態３−２は、実施の形態３−１により製造された窒化物半導体構造（基板１、窒化物半導体中間層２、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５の積層構造）を用いた電子デバイスである窒化物半導体トランジスタ素子であることを特徴としている。
実施の形態３−２は、実施の形態３−１により製造された窒化物半導体構造（基板１、窒化物半導体中間層２、第１の窒化物半導体下地層４および第２の窒化物半導体下地層５の積層構造）を用いた電子デバイスである窒化物半導体トランジスタ素子であることを特徴としている。
図４２に、実施の形態３−２の窒化物半導体トランジスタ素子６００の模式的な断面図を示す。窒化物半導体トランジスタ素子６００は、凸部１ａが等価な３つのａ（ｓｕｂ）軸方向に配されたｃ面を主面とするサファイア基板からなる基板１と、基板１の表面上に、順次積層された、ＡｌＮなどからなる窒化物半導体中間層２と、アンドープＧａＮなどからなる第１の窒化物半導体下地層４と、アンドープＧａＮなどからなる第２の窒化物半導体下地層５と、からなる窒化物半導体構造を有している。
そして、結晶欠陥の少ない良好な結晶性を有する第２の窒化物半導体下地層５の平坦な上面５ａ上にアンドープＧａＮなどからなる窒化物半導体電子走行層７１が積層され、窒化物半導体電子走行層７１の表面上にｎ型ＡｌＧａＮなどからなるｎ型窒化物半導体電子供給層７３が積層されている。
ｎ型窒化物半導体電子供給層７３の表面上にはゲート電極７７が備えられており、ゲート電極７７の両側にｎ型ＧａＮなどからなるソースコンタクト層７５Ｓとドレインコンタクト層７５Ｄとが備えられている。また、ソースコンタクト層７５Ｓ上にソース電極７８Ｓが備えられており、ドレインコンタクト層７５Ｄ上にドレイン電極７８Ｄが備えられている。
以下、実施の形態３−２の窒化物半導体トランジスタ素子６００の製造方法の一例について説明する。まず、実施の形態３−１と同様にして、凸部１ａおよび凹部１ｂを有する基板１の表面上に、反応性スパッタ法によってＡｌＮからなる窒化物半導体中間層２を形成する。
次に、実施の形態３−１と同様の条件のＭＯＣＶＤ法によって、窒化物半導体中間層２の表面上に、アンドープＧａＮからなる第１の窒化物半導体下地層４を成長させる。ここで、第１の窒化物半導体下地層４は、第１の窒化物半導体下地層４の表面の平面視において、ａ（ｓｕｂ）軸方向に現れる２つの第１の斜めファセット面４ｒと、ａ（ｓｕｂ）軸方向に対して＋６０°の角度で傾いた方向およびａ（ｓｕｂ）軸方向に対して−６０°の角度で傾いた方向にそれぞれ２つずつ現れる第１の斜めファセット面４ｒと、が現れる条件（たとえば、ケース３−１の条件）で成長させる。
次に、実施の形態１と同様の条件のＭＯＣＶＤ法によって、第１の窒化物半導体下地層４の表面上にアンドープＧａＮからなる第２の窒化物半導体下地層５を成長させる。ここで、第２の窒化物半導体下地層５は、第１の窒化物半導体下地層４の第１の斜めファセット面４ｒを埋め込んでほぼ平坦な上面５ａが現れる条件で成長させる。
次に、ＭＯＣＶＤ法によって、第２の窒化物半導体下地層５のほぼ平坦な上面５ａ上にｎ型ＡｌxＧａ1-xＮからなる窒化物半導体電子走行層７１を積層し、窒化物半導体電子走行層７１の表面上にｎ型窒化物半導体電子供給層７３を積層する。
その後、図４２に示すように、ｎ型窒化物半導体電子供給層７３の表面上に、ソースコンタクト層７５Ｓおよびドレインコンタクト層７５Ｄを形成した後に、ソース電極７８Ｓ、ドレイン電極７８Ｄおよびゲート電極７７をそれぞれ形成する。以上により、実施の形態３−２の窒化物半導体トランジスタ素子６００を作製することができる。
実施の形態３−２の窒化物半導体トランジスタ素子６００においても、実施の形態３−１と同様に、均一性の高い表面が連なる連続膜である第１の窒化物半導体下地層４の表面上の高い結晶性および高い平坦性を有する第２の窒化物半導体下地層５の上面５ａ上に窒化物半導体電子走行層７１およびｎ型窒化物半導体電子供給層７３などの窒化物半導体層を積層している。これにより、特に、窒化物半導体電子走行層７１の最上面の２次元電子走行領域における結晶欠陥が低減するため、電子の移動度を向上させることができる。
したがって、実施の形態３−２の窒化物半導体トランジスタ素子６００においても、窒化物半導体中間層２の表面上に積層されたそれぞれの層については転位密度が低く結晶性に優れた層とすることができるため、電子移動度などの特性が向上した素子とすることができる。
以上のように、本実施の形態によれば、凸部１ａおよび凹部１ｂを有する基板１上に均一性の高い表面が連なる連続膜である第１の窒化物半導体下地層４の表面を形成することによって、高い結晶性および高い平坦性を有する第２の窒化物半導体下地層５の上面５ａを得ている。このような第２の窒化物半導体下地層５の上面５ａ上に積層される窒化物半導体層のＭＯＣＶＤ法による成長中およびそれ以降のプロセス中においてウエハの割れおよびクラックの発生を抑制しつつ、窒化物半導体層のＸ線半値幅等で表わされる結晶性を向上することができるとともに、ＣＬ法やＥＰＤ等で表される欠陥密度を低減することができるため、発光効率および電子移動度等で表されるデバイス特性を向上させた窒化物半導体素子および窒化物半導体素子の下地となる窒化物半導体構造を提供することができる。
なお、実施の形態３−１および３−２における上記以外の説明は、実施の形態１−１、１−２、２−１および２−２と同様であるため、その説明については省略する。
［実験例１］
まず、口径４インチで厚さ０．９ｍｍのサファイア単結晶からなる基板を準備した。次に、その基板上に図３に示す凸部の平面配置を規定するマスクを形成し、当該マスクを用いて基板の表面をドライエッチングして図３に示す平面配置に凹部を形成した。
まず、口径４インチで厚さ０．９ｍｍのサファイア単結晶からなる基板を準備した。次に、その基板上に図３に示す凸部の平面配置を規定するマスクを形成し、当該マスクを用いて基板の表面をドライエッチングして図３に示す平面配置に凹部を形成した。
これにより、基板の表面の凸部は、基板の表面のａ（ｓｕｂ）軸方向（＜１１−２０＞方向）に配列されるとともに、基板の表面のａ（ｓｕｂ）軸方向に対して＋６０°の傾きを為す方向および基板の表面のａ（ｓｕｂ）軸方向に対して−６０°の傾きを為す方向（いずれもｕ方向）にそれぞれ配列されていた。ここで、凸部は、基板の表面の平面視において、図３に示す仮想の三角形１ｔの頂点にそれぞれ位置しており、仮想の三角形の３辺のそれぞれの辺の方向に周期的に配列されていた。さらに、凸部の底面における平面形状は円形であった。また、基板の表面の平面視において、隣り合う凸部の間隔は２μｍであって、凸部の底面における平面形状である円形の円の直径は１．２μｍ程度であり、凸部の高さは０．６μｍ程度であった。さらに、基板の表面の凸部および凹部はそれぞれ図４に示す断面を有しており、凸部は先端部を有していた。
次に、凸部および凹部の形成後の基板の表面のＲＣＡ洗浄を行なった。そして、チャンバーに上記のＲＣＡ洗浄後の基板を設置し、Ｎ2とＡｒとを導入し、基板を６５０℃に加熱して、Ｎ2とＡｒとの混合雰囲気においてＡｌターゲットをスパッタする反応性スパッタ法により、凸部および凹部を有する基板の表面上に、基板の表面の法線方向に伸長する結晶粒の揃った柱状結晶の集合体からなるＡｌＮ結晶からなる厚さ２５ｎｍの窒化物半導体中間層を形成した。
上記のようにして窒化物半導体中間層までを形成したウエハを６つ用意して、それぞれサンプル１〜６のウエハとした。そして、サンプル１〜６のウエハをそれぞれＭＯＣＶＤ装置内に設置し、ＭＯＣＶＤ装置内にＶ族原料ガスとしてアンモニアガスを供給するとともに、ＩＩＩ族原料ガスとしてＴＭＧ（トリメチルガリウム）を供給して、以下の表１に示す成長温度（成長時の基板温度）、成長時間、成長圧力（成長時のＭＯＣＶＤ装置内の圧力）およびＶ／ＩＩＩ比（単位時間当たりに供給されるＶ族原料ガスのモル数／単位時間当たりに供給されるＩＩＩ族原料ガスのモル数）の条件でＭＯＣＶＤ法によりアンドープＧａＮ結晶からなる厚さ３００ｎｍの第３の窒化物半導体下地層を成長させた。ここで、ＴＭＧは、第３の窒化物半導体下地層の成長速度がおよそ２〜３μｍ／ｈとなるようにＭＯＣＶＤ装置内に供給された。
そして、サンプル１〜６のウエハの表面上に成長させた第３の窒化物半導体下地層の表面をそれぞれＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）により観察した。図４３〜図４８にそれぞれサンプル１〜６のウエハの表面上の第３の窒化物半導体下地層のＳＥＭ像を示す。
第３の窒化物半導体下地層の成長モードを支配する成長パラメータは、成長温度、成長圧力およびＶ／ＩＩＩ比などが挙げられるが、それらの中でも主に成長モードを支配する成長パラメータは成長温度であると考えられる。したがって、以下に、第３の窒化物半導体下地層の成長温度を変化させたときの第３の窒化物半導体下地層の成長モードの変化についてより詳細に説明する。
（１）成長温度が９６０℃の場合
最初に、成長温度が９６０℃である場合の第３の窒化物半導体下地層の成長モードについて、検討した。
最初に、成長温度が９６０℃である場合の第３の窒化物半導体下地層の成長モードについて、検討した。
まず、成長時間が１分間の場合、基板の表面の凹部の上方の領域に均一な第３の窒化物半導体層を形成しやすいのは、成長温度が最も低温である９６０℃の場合であることが、図４３と、図４５および図４７との比較からわかる。
次に、成長時間が５分間の場合、基板の凸部の外周を取り囲むように第３の窒化物半導体下地層の第３の斜めファセット面が形成されることが、図４４から明らかである。
図４３および図４４に示すように、基板の凹部は、第３の窒化物半導体下地層の第３の平坦領域と、第３の窒化物半導体下地層の第３の斜めファセット面とで覆われており、第３の窒化物半導体下地層の表面における第３の平坦領域の面積割合が第１の斜めファセット面の面積割合よりも大きいことが確認された。また、図４３および図４４に示すように、基板の凸部には第３の窒化物半導体下地層がほとんど形成されていないことも確認された。
以上により、サンプル１および２のウエハの表面上の第３の窒化物半導体下地層の成長モードは、３次元成長モードであることが確認された。
その後、図４３および図４４にそれぞれ示される第３の窒化物半導体下地層の表面上に３次元成長モードでアンドープＧａＮ結晶からなる厚さ１４００ｎｍの第１の窒化物半導体下地層を成長させた後に、第１の窒化物半導体下地層の表面上に２次元成長モードでアンドープＧａＮ結晶からなる厚さ４０００ｎｍの下層とＳｉドープｎ型ＧａＮ結晶からなる厚さ３０００ｎｍの上層とからなる第２の窒化物半導体下地層を成長させた。なお、上層の成長時に用いられたｎ型ドーパントガスとしては、シランガスを用いた。
なお、第３の窒化物半導体下地層、第１の窒化物半導体下地層および第２の窒化物半導体下地層のそれぞれの成長時における成長温度、成長圧力およびＶ／ＩＩＩ比の関係は以下のとおりとした。
成長温度：第２の窒化物半導体下地層＞第３の窒化物半導体下地層＞第１の窒化物半導体下地層
成長圧力：第２の窒化物半導体下地層＜第３の窒化物半導体下地層＜第１の窒化物半導体下地層
Ｖ／ＩＩＩ比：第２の窒化物半導体下地層＜第３の窒化物半導体下地層＜第１の窒化物半導体下地層
上記のようにして成長させた第２の窒化物半導体下地層の上面の結晶性をＸ線ロッキングカーブ（ＸＲＣ）の半値幅を測定することによって評価した。具体的には、第２の窒化物半導体下地層の上面のＧａＮ（００４）面におけるＸＲＣの半値幅（ａｒｃｓｅｃ）は３０〜４０ａｒｃｓｅｃであり、ＧａＮ（１０２）面におけるＸＲＣの半値幅は１１０〜１２０ａｒｃｓｅｃであって、従来よりも結晶性が向上することが確認できた。
成長温度：第２の窒化物半導体下地層＞第３の窒化物半導体下地層＞第１の窒化物半導体下地層
成長圧力：第２の窒化物半導体下地層＜第３の窒化物半導体下地層＜第１の窒化物半導体下地層
Ｖ／ＩＩＩ比：第２の窒化物半導体下地層＜第３の窒化物半導体下地層＜第１の窒化物半導体下地層
上記のようにして成長させた第２の窒化物半導体下地層の上面の結晶性をＸ線ロッキングカーブ（ＸＲＣ）の半値幅を測定することによって評価した。具体的には、第２の窒化物半導体下地層の上面のＧａＮ（００４）面におけるＸＲＣの半値幅（ａｒｃｓｅｃ）は３０〜４０ａｒｃｓｅｃであり、ＧａＮ（１０２）面におけるＸＲＣの半値幅は１１０〜１２０ａｒｃｓｅｃであって、従来よりも結晶性が向上することが確認できた。
また、第２の窒化物半導体下地層の上面の結晶欠陥密度をＣＬ法またはＥＰＤ等で評価し、従来よりも欠陥密度が低減することも確認できた。具体的には、第２の窒化物半導体下地層の上面の結晶欠陥密度を示すＣＬ法より得られた暗点密度は２×１０8ｃｍ-3以下であった。
（２）成長温度が１０５０℃の場合
次に、成長温度が１０５０℃である場合の第３の窒化物半導体下地層の成長モードについて、検討した。
次に、成長温度が１０５０℃である場合の第３の窒化物半導体下地層の成長モードについて、検討した。
まず、成長時間が１分間の場合には、図４５に示すように、基板の表面の凹部の上方の領域の第３の窒化物半導体下地層の表面に、第３の平坦領域と、ピットが多い荒れた面（粗面領域）とが混在することがわかる。
次に、成長時間が５分間の場合には、図４６に示すように、基板の凹部のほぼ全面が第３の窒化物半導体下地層の第３の平坦領域で均一に覆われており、第３の斜めファセット面は基板の凸部の周囲にわずかに形成されていることがわかる。
ここで、第３の窒化物半導体下地層は、基板の凹部から選択的に成長が進行し、第３の窒化物半導体下地層の成長開始から５分を経過した時点で基板の凹部の上方の領域のほぼ全部が第３の窒化物半導体下地層の第３の平坦領域で均一に覆われ、第３の斜めファセット面が基板の凸部の周囲にわずかに形成されていることがわかる。
上記のようにして成長させた第２の窒化物半導体下地層の上面の結晶性をＸＲＣの半値幅を測定することによって評価した。具体的には、第２の窒化物半導体下地層の上面のＧａＮ（００４）面におけるＸＲＣの半値幅（ａｒｃｓｅｃ）は３０〜４０ａｒｃｓｅｃであり、ＧａＮ（１０２）面におけるＸＲＣの半値幅は１１０〜１２０ａｒｃｓｅｃであって、従来よりも結晶性が向上することが確認できた。
また、第２の窒化物半導体下地層の上面の結晶欠陥密度をＣＬ法またはＥＰＤ等で評価し、従来よりも欠陥密度が低減することも確認できた。具体的には、第２の窒化物半導体下地層の上面の結晶欠陥密度を示すＣＬ法より得られた暗点密度は２×１０8ｃｍ-3以下であった。
さらに、第３の窒化物半導体下地層の形成後のウエハの反りは、約１００〜１１０μｍであり、第２の窒化物半導体下地層５までウエハ表面にクラックが生じることはなかった。
（３）成長温度が１１００℃の場合
さらに、成長温度が１１００℃である場合の第３の窒化物半導体下地層の成長モードについて、検討した。
さらに、成長温度が１１００℃である場合の第３の窒化物半導体下地層の成長モードについて、検討した。
まず、成長時間が１分間の場合には、図４７に示すように、基板の表面の凹部の上方の領域の第３の窒化物半導体下地層の表面には、第３の平坦領域と、ピットが多い荒れた面（粗面領域）とが混在することがわかる。
次に、成長時間が５分間の場合にも、図４８に示すように、成長時間が１分間である図４７と同様に、基板の表面の凹部の上方の領域の第３の窒化物半導体下地層の表面には、第３の平坦領域と、ピットが多い荒れた面（粗面領域）とが混在することがわかる。
上記のようにして成長させた第２の窒化物半導体下地層の上面の結晶性をＸＲＣの半値幅を測定することによって評価した。具体的には、第２の窒化物半導体下地層の上面のＧａＮ（００４）面におけるＸＲＣの半値幅（ａｒｃｓｅｃ）は４０〜５０ａｒｃｓｅｃであり、ＧａＮ（１０２）面におけるＸＲＣの半値幅は１１０〜１２０ａｒｃｓｅｃであった。
また、第２の窒化物半導体下地層の上面の結晶欠陥密度をＣＬ法またはＥＰＤ等で評価し、従来よりも欠陥密度が低減することも確認できた。具体的には、第２の窒化物半導体下地層の上面の結晶欠陥密度を示すＣＬ法より得られた暗点密度は３×１０8ｃｍ-3以下であった。
さらに、第３の窒化物半導体下地層の形成後のウエハの反りは、約１２０μｍであった。
（４）第２の窒化物半導体下地層
図４６に示す第１の窒化物半導体下地層の表面上に、３次元成長モードで第２の窒化物半導体下地層を成長させた。
図４６に示す第１の窒化物半導体下地層の表面上に、３次元成長モードで第２の窒化物半導体下地層を成長させた。
第１の窒化物半導体下地層の表面を観察したところ、第１の窒化物半導体下地層は、基板の凸部の外側において、凸部を取り囲む６つの第１の斜めファセット面を有していた。ここで、第１の斜めファセット面は、図３３に示す平面視のように、ａ（ｓｕｂ）軸方向に２つ現れ、ａ（ｓｕｂ）軸方向に対して＋６０°の角度で傾いた方向およびａ（ｓｕｂ）軸方向に対して−６０°の角度で傾いた方向（いずれもｕ方向）にそれぞれ２つずつ現れていた。
また、第１の斜めファセット面は、図３４に示すような断面を有しており、第１の斜めファセット面が存在する範囲内では、図３４に示す断面の奥行き方向においても同様に現れる面であった。また、１つの凸部を取り囲む第１の斜めファセット面と、他の１つの凸部を取り囲む第１の斜めファセット面と、は、第１の窒化物半導体下地層の第１の平坦領域で連結されていた。
ここで、凸部の外周において凸部を取り囲む６つの第１の斜めファセット面の傾斜方向は、それぞれ凸部の外周面から斜め上方に向かって伸張していた。
具体的には、６つの第１の斜めファセット面のうち、第１の窒化物半導体下地層の表面の平面視において、ａ（ｓｕｂ）軸方向に現れる２つの第１の斜めファセット面は、ａ（ｓｕｂ）軸方向（＜１１−２０＞方向）に対して斜め上方に傾斜しており、その傾斜した方向にファセット面が伸長していた。
また、同様に、第１の窒化物半導体下地層の表面の平面視において、ａ（ｓｕｂ）軸方向に対して＋６０°の角度で傾いた方向およびａ（ｓｕｂ）軸方向に対して−６０°の角度で傾いた方向にそれぞれ２つずつ現れる第１の斜めファセット面も、ａ（ｓｕｂ）軸方向に対して＋６０°の角度で傾いた方向およびａ（ｓｕｂ）軸方向に対して−６０°の角度で傾いた方向に対してそれぞれ斜め上方に傾斜しており、その傾斜した方向にファセット面が伸長していた。
（５）第３の窒化物半導体下地層
さらに、上記の第１の窒化物半導体下地層の表面上に、２次元成長モードでアンドープＧａＮ結晶からなる厚さ４０００ｎｍの下層とＳｉドープｎ型ＧａＮ結晶からなる厚さ３０００ｎｍの上層とからなる第２の窒化物半導体下地層を成長させた。なお、上層の成長時に用いられたｎ型ドーパントガスとしては、シランガスを用いた。
さらに、上記の第１の窒化物半導体下地層の表面上に、２次元成長モードでアンドープＧａＮ結晶からなる厚さ４０００ｎｍの下層とＳｉドープｎ型ＧａＮ結晶からなる厚さ３０００ｎｍの上層とからなる第２の窒化物半導体下地層を成長させた。なお、上層の成長時に用いられたｎ型ドーパントガスとしては、シランガスを用いた。
そして、第３の窒化物半導体下地層の成長温度をＴ1とし、第２の窒化物半導体下地層の特性との関係を調査した。
図４９に、Ｔ1と第２の窒化物半導体下地層の上面のＧａＮ（００４）面におけるＸＲＣの半値幅（ａｒｃｓｅｃ）との関係を示す。図４９の横軸がＴ1（℃）を示し、図４９の縦軸が第２の窒化物半導体下地層の上面のＧａＮ（００４）面におけるＸＲＣの半値幅（ａｒｃｓｅｃ）を示している。
図５０に、Ｔ1（℃）と、第２の窒化物半導体下地層の成長時のウエハの反り（μｍ）との関係を示す。ここで、成長時のウエハ反りとは、第２の窒化物半導体下地層の成長が終了する直前のウエハの反りである。図５０の横軸がＴ1（℃）を示し、図５０の縦軸がウエハの反り（μｍ）を示している。
図４９および図５０に示すように、Ｔ1が９４０℃と小さい場合には、ウエハ表面の膜にクラックが入ることがあった。図４９および図５０の「クラック」と記載されたデータがそれに相当する。一方、Ｔ1が１１００℃と大きい場合には、成長中、または成長終了後に、ウエハが割れることがあった。図４９および図５０の「割れ」と記載されたデータがそれに相当する。
また、図４９に示すように、Ｔ1が小さくなるとＸＲＣの半値幅が低減し、結晶欠陥の少ない良好な表面を有する第２の窒化物半導体下地層が得られる傾向が認められる。
また、図５０に示すように、Ｔ1が小さくなり過ぎると第２の窒化物半導体下地層の成長時の反りが増大する。これが、第２の窒化物半導体下地層にクラックが入る原因であると推定される。一方、Ｔ1が大きくなり過ぎると、図１５に示すように、凹部の上方の領域の第３の窒化物半導体下地層３の表面には、第３の平坦領域３ｃと、第３の平坦領域３ｃよりも粗い粗面領域３ｄとが混在しやすい。そのため、この粗面領域３ｄの表面上に第１の窒化物半導体下地層４を成長すると、第１の窒化物半導体下地層４の表面はさらに大きな粗面になりやすく、さらにその上に成長する第２の窒化物半導体下地層５は基板面内で均質な膜質が得られにくいこと、さらにはその表面は平坦化しにくい傾向がある。これが、第３の窒化物半導体下地層が成長中や成長後に割れやすい原因であると推定される。
したがって、Ｔ1をウエハにクラックが入らない程度に設定することにより、第２の窒化物半導体下地層については、ＸＲＣの半値幅で表わされる結晶性に優れた良質な膜が得られる。
Ｔ1を例えば１０５０℃程度の適当な値に設定し、第１の窒化物半導体下地層の成長温度Ｔ2を例えば１０００℃程度の適当な値に設定することは、上述のように第３の窒化物半導体下地層の成長モードである「２．５次元成長モード」から、第１の窒化物半導体下地層の成長モードを「３次元成長モード」に切り替えていることに相当する。そのため、成長温度以外のパラメータである成長圧力およびＶ／ＩＩＩ比を変化させることによっても同等の効果が得られると考えられる。
以下に、第３の窒化物半導体下地層、第１の窒化物半導体下地層および第２の窒化物半導体下地層のそれぞれの成長時における（α）成長温度、（β）成長圧力および（γ）Ｖ／ＩＩＩ比のそれぞれの成長パラメータの一例について示す。そして、表２に、成長パラメータの設定値と、窒化物半導体下地層の成長モードとの関係を示す。
（α）成長温度：第３の窒化物半導体下地層を、平坦な表面である第３の平坦領域と第３の斜めファセット面とが同時に出現する２．５次元成長モード、例えば１０５０℃の成長温度で成長させる。次に、第１の窒化物半導体下地層を第１の斜めファセット面が主に出現する３次元成長モード、例えば９６０℃と成長温度を低くして成長させる。さらに、第２の窒化物半導体下地層が第１の斜めファセット面を埋め込んで、平坦な上面が現れる２次元成長モード、例えば１０８０℃と成長温度を高くして成長させる。
（β）成長圧力：第３の窒化物半導体下地層を、平坦な表面である第３の平坦領域と第３の斜めファセット面とが同時に出現する２．５次元成長モード、例えば３５０Ｔｏｒｒ（４６．７ｋＰａ）の成長圧力で成長させる。次に、第１の窒化物半導体下地層を第１の斜めファセット面が主に出現する３次元成長モード、例えば圧力５００Ｔｏｒｒ（６６．７ｋＰａ）と成長圧力を高くして成長させる。さらに、第２の窒化物半導体下地層が第１の斜めファセット面を埋め込んで、平坦な上面が現れる２次元成長モード、例えば圧力２００Ｔｏｒｒ（２６．７ｋＰａ）と成長圧力を低くして成長させる。
（γ）Ｖ／ＩＩＩ比：第３の窒化物半導体下地層を、平坦な表面である第３の平坦領域と第３の斜めファセット面とが同時に出現する２．５次元成長モード、例えば９２０のＶ／ＩＩＩ比で成長させる。次に、第１の窒化物半導体下地層を第１の斜めファセット面が主に出現する３次元成長モード、例えばＶ／ＩＩＩ比を１１６５と高くして成長させる。さらに、第２の窒化物半導体下地層が第１の斜めファセット面を埋め込んで、平坦な上面が現れる２次元成長モード、例えばＶ／ＩＩＩ比を６７６と低くして成長させる。
上述の成長パラメータと成長モードとの関係は一例であり、各条件の組合せおよび装置依存性によって成長モードが異なる場合がある。
［実験例２］
＜実施例１＞
まず、口径４インチで厚さ０．９ｍｍのサファイア単結晶からなる基板を準備した。次に、その基板上に図３に示す凸部の平面配置を規定するマスクを形成し、当該マスクを用いて基板の表面をドライエッチングして図３に示す平面配置に凹部を形成した。
＜実施例１＞
まず、口径４インチで厚さ０．９ｍｍのサファイア単結晶からなる基板を準備した。次に、その基板上に図３に示す凸部の平面配置を規定するマスクを形成し、当該マスクを用いて基板の表面をドライエッチングして図３に示す平面配置に凹部を形成した。
これにより、基板の表面の凸部は、基板の表面のａ（ｓｕｂ）軸方向（＜１１−２０＞方向）に配列されるとともに、基板の表面のａ（ｓｕｂ）軸方向に対して＋６０°の傾きを為す方向および基板の表面のａ（ｓｕｂ）軸方向に対して−６０°の傾きを為す方向（いずれもｕ方向）にそれぞれ配列されていた。ここで、凸部は、基板の表面の平面視において、図３に示す仮想の三角形１ｔの頂点にそれぞれ位置しており、仮想の三角形の３辺のそれぞれの辺の方向に周期的に配列されていた。さらに、凸部の底面における平面形状は円形であった。また、基板の表面の平面視において、隣り合う凸部の間隔は２μｍであって、凸部の底面における平面形状である円形の円の直径は１．２μｍ程度であり、凸部の高さは０．６μｍ程度であった。さらに、基板の表面の凸部および凹部はそれぞれ図４に示す断面を有しており、凸部は先端部を有していた。
次に、凸部および凹部の形成後の基板の表面のＲＣＡ洗浄を行なった。そして、チャンバーに上記のＲＣＡ洗浄後の基板を設置し、Ｎ2とＡｒとを導入し、基板を６５０℃に加熱して、Ｎ2とＡｒとの混合雰囲気においてＡｌターゲットをスパッタする反応性スパッタ法により、凸部および凹部を有する基板の表面上に、基板の表面の法線方向に伸長する結晶粒の揃った柱状結晶の集合体からなるＡｌＮ結晶からなる厚さ２５ｎｍの窒化物半導体中間層を形成した。
上記のようにして窒化物半導体中間層までを形成したウエハを縦型ＭＯＣＶＤ装置内に設置し、ウエハの基板の温度を１０００℃に加熱しながら、ウエハの基板を回転数６００ＲＰＭで回転させ、縦型ＭＯＣＶＤ装置内の雰囲気の圧力を６６．６ｋＰａとした状態で、縦型ＭＯＣＶＤ装置内に、原料ガスとしてＶ族原料ガスであるアンモニアガスとＩＩＩ族原料ガスであるＴＭＧ（トリメチルガリウム）との混合ガスを供給するとともに、キャリアガスとして水素ガスのみ（流量：１２９ｓｌｍ）を供給することによって、ＭＯＣＶＤ法により、アンドープＧａＮ結晶を２５分間成長させて、厚さ６０ｎｍの実施例１の第１の窒化物半導体下地層を形成した。
ここで、原料ガスは、原料ガスのＶ／ＩＩＩ比が１１６５となるようにして供給した。なお、キャリアガスとしては水素ガスのみ供給されていることから、第１の窒化物半導体下地層の成長時のキャリアガスの全体積に対する水素ガスの体積比が１であることは明らかである。
そして、実施例１の第１の窒化物半導体下地層の表面をＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）により観察した。図５１に、厚さ６０ｎｍの実施例１の第１の窒化物半導体下地層の表面のＳＥＭ像を示す。
その後、引き続き、上記と同一の条件で、アンドープＧａＮ結晶をさらに成長させて、厚さ３００ｎｍの実施例１の第１の窒化物半導体下地層を形成した。
そして、実施例１の第２の窒化物半導体下地層の表面をＳＥＭにより観察した。図５２に、厚さ３００ｎｍの実施例１の第２の窒化物半導体下地層の表面のＳＥＭ像を示す。
＜実施例２＞
縦型ＭＯＣＶＤ装置内にキャリアガスとして水素ガス（流量：１２９ｓｌｍ）と窒素ガス（流量：２７ｓｌｍ）との混合ガスを供給したこと以外は、実施例１と同様にして、厚さ６０ｎｍの実施例２の第１の窒化物半導体下地層を成長させた。ここで、実施例２の第１の窒化物半導体下地層の成長時のキャリアガスの全体積に対する水素ガスの体積比は０．８３とされた。
縦型ＭＯＣＶＤ装置内にキャリアガスとして水素ガス（流量：１２９ｓｌｍ）と窒素ガス（流量：２７ｓｌｍ）との混合ガスを供給したこと以外は、実施例１と同様にして、厚さ６０ｎｍの実施例２の第１の窒化物半導体下地層を成長させた。ここで、実施例２の第１の窒化物半導体下地層の成長時のキャリアガスの全体積に対する水素ガスの体積比は０．８３とされた。
そして、厚さ６０ｎｍの実施例２の第１の窒化物半導体下地層の表面をＳＥＭにより観察した。その結果、厚さ６０ｎｍの実施例２の第１の窒化物半導体下地層の表面においても、図５１に示す厚さ６０ｎｍの実施例１の第１の窒化物半導体下地層の表面のＳＥＭ像と同様のＳＥＭ像が得られた。
その後、引き続き、上記と同一の条件で、アンドープＧａＮ結晶をさらに成長させて、厚さ３００ｎｍの実施例２の第１の窒化物半導体下地層を形成した。
そして、厚さ３００ｎｍの実施例２の第１の窒化物半導体下地層の表面をＳＥＭにより観察した。その結果、厚さ３００ｎｍの実施例２の第１の窒化物半導体下地層の表面においても、図５２に示す厚さ３００ｎｍの実施例１の第１の窒化物半導体下地層の表面のＳＥＭ像と同様のＳＥＭ像が得られた。
＜実施例３＞
縦型ＭＯＣＶＤ装置内にキャリアガスとして水素ガス（流量：１２９ｓｌｍ）と窒素ガス（流量：５４ｓｌｍ）との混合ガスを供給したこと以外は、実施例１と同様にして、厚さ６０ｎｍの実施例３の第１の窒化物半導体下地層を成長させた。ここで、実施例３の第１の窒化物半導体下地層の成長時のキャリアガスの全体積に対する水素ガスの体積比は０．７とされた。
縦型ＭＯＣＶＤ装置内にキャリアガスとして水素ガス（流量：１２９ｓｌｍ）と窒素ガス（流量：５４ｓｌｍ）との混合ガスを供給したこと以外は、実施例１と同様にして、厚さ６０ｎｍの実施例３の第１の窒化物半導体下地層を成長させた。ここで、実施例３の第１の窒化物半導体下地層の成長時のキャリアガスの全体積に対する水素ガスの体積比は０．７とされた。
そして、厚さ６０ｎｍの実施例３の第１の窒化物半導体下地層の表面をＳＥＭにより観察した。その結果、厚さ６０ｎｍの実施例３の第１の窒化物半導体下地層の表面においても、図５１に示す厚さ６０ｎｍの実施例３の第１の窒化物半導体下地層の表面のＳＥＭ像と同様のＳＥＭ像が得られた。
その後、引き続き、上記と同一の条件で、アンドープＧａＮ結晶をさらに成長させて、厚さ３００ｎｍの実施例３の第１の窒化物半導体下地層を形成した。
そして、厚さ３００ｎｍの実施例３の第１の窒化物半導体下地層の表面をＳＥＭにより観察した。その結果、厚さ３００ｎｍの実施例３の第１の窒化物半導体下地層の表面においても、図５２に示す厚さ３００ｎｍの実施例１の第１の窒化物半導体下地層の表面のＳＥＭ像と同様のＳＥＭ像が得られた。
＜実施例４＞
基板の回転数を４００ＲＰＭとしたこと以外は、実施例１と同様にして、厚さ６０ｎｍの実施例４の第１の窒化物半導体下地層を成長させた。
基板の回転数を４００ＲＰＭとしたこと以外は、実施例１と同様にして、厚さ６０ｎｍの実施例４の第１の窒化物半導体下地層を成長させた。
そして、厚さ６０ｎｍの実施例４の第１の窒化物半導体下地層の表面をＳＥＭにより観察した。その結果、厚さ６０ｎｍの実施例４の第１の窒化物半導体下地層の表面においても、図５１に示す厚さ６０ｎｍの実施例１の第１の窒化物半導体下地層の表面のＳＥＭ像と同様のＳＥＭ像が得られた。
その後、引き続き、上記と同一の条件で、アンドープＧａＮ結晶をさらに成長させて、厚さ３００ｎｍの実施例４の第１の窒化物半導体下地層を形成した。
そして、厚さ３００ｎｍの実施例４の第１の窒化物半導体下地層の表面をＳＥＭにより観察した。その結果、厚さ３００ｎｍの実施例４の第１の窒化物半導体下地層の表面においても、図５２に示す厚さ３００ｎｍの実施例１の第１の窒化物半導体下地層の表面のＳＥＭ像と同様のＳＥＭ像が得られた。
＜実施例５＞
基板の回転数を１０００ＲＰＭとしたこと以外は、実施例１と同様にして、厚さ６０ｎｍの実施例５の第１の窒化物半導体下地層を成長させた。
基板の回転数を１０００ＲＰＭとしたこと以外は、実施例１と同様にして、厚さ６０ｎｍの実施例５の第１の窒化物半導体下地層を成長させた。
そして、厚さ６０ｎｍの実施例５の第１の窒化物半導体下地層の表面をＳＥＭにより観察した。その結果、厚さ６０ｎｍの実施例５の第１の窒化物半導体下地層の表面においても、図５１に示す厚さ６０ｎｍの実施例１の第１の窒化物半導体下地層の表面のＳＥＭ像と同様のＳＥＭ像が得られた。
その後、引き続き、上記と同一の条件で、アンドープＧａＮ結晶をさらに成長させて、厚さ３００ｎｍの実施例５の第１の窒化物半導体下地層を形成した。
そして、厚さ３００ｎｍの実施例５の第１の窒化物半導体下地層の表面をＳＥＭにより観察した。その結果、厚さ３００ｎｍの実施例５の第１の窒化物半導体下地層の表面においても、図５２に示す厚さ３００ｎｍの実施例１の第１の窒化物半導体下地層の表面のＳＥＭ像と同様のＳＥＭ像が得られた。
＜比較例１＞
縦型ＭＯＣＶＤ装置内にキャリアガスとして水素ガス（流量：１２９ｓｌｍ）と窒素ガス（流量：７８ｓｌｍ）との混合ガスを供給したこと以外は、実施例１と同様にして、厚さ６０ｎｍの比較例１の第１の窒化物半導体下地層を成長させた。ここで、厚さ６０ｎｍの比較例１の第１の窒化物半導体下地層の成長時のキャリアガスの全体積に対する水素ガスの体積比は０．６２とされた。
縦型ＭＯＣＶＤ装置内にキャリアガスとして水素ガス（流量：１２９ｓｌｍ）と窒素ガス（流量：７８ｓｌｍ）との混合ガスを供給したこと以外は、実施例１と同様にして、厚さ６０ｎｍの比較例１の第１の窒化物半導体下地層を成長させた。ここで、厚さ６０ｎｍの比較例１の第１の窒化物半導体下地層の成長時のキャリアガスの全体積に対する水素ガスの体積比は０．６２とされた。
そして、厚さ６０ｎｍの比較例１の第１の窒化物半導体下地層の表面をＳＥＭにより観察した。図５３に、厚さ６０ｎｍの比較例１の第１の窒化物半導体下地層の表面のＳＥＭ像を示す。
その後、引き続き、上記と同一の条件で、アンドープＧａＮ結晶をさらに成長させて、厚さ３００ｎｍの比較例１の第１の窒化物半導体下地層を形成した。
そして、厚さ３００ｎｍの比較例１の第１の窒化物半導体下地層の表面をＳＥＭにより観察した。図５４に、厚さ３００ｎｍの比較例１の第１の窒化物半導体下地層の表面のＳＥＭ像を示す。
＜比較例２＞
基板の回転数を１２００ＲＰＭとしたこと以外は、実施例１と同様にして、厚さ３００ｎｍの比較例２の第１の窒化物半導体下地層を成長させた。
基板の回転数を１２００ＲＰＭとしたこと以外は、実施例１と同様にして、厚さ３００ｎｍの比較例２の第１の窒化物半導体下地層を成長させた。
そして、厚さ３００ｎｍの比較例２の第１の窒化物半導体下地層の表面をＳＥＭにより観察した。図５５に、厚さ３００ｎｍの比較例２の第１の窒化物半導体下地層の表面のＳＥＭ像を示す。
＜評価＞
（成長初期）
（１）第１の斜めファセット面
図５１および図５２に示すように、実施例１〜５および比較例１においては、第１の窒化物半導体下地層の成長初期（厚さ６０ｎｍ）において、第１の窒化物半導体下地層の表面は、ｒ面の第１の斜めファセット面だけで形成されていた。
（成長初期）
（１）第１の斜めファセット面
図５１および図５２に示すように、実施例１〜５および比較例１においては、第１の窒化物半導体下地層の成長初期（厚さ６０ｎｍ）において、第１の窒化物半導体下地層の表面は、ｒ面の第１の斜めファセット面だけで形成されていた。
なお、ｒ面は、たとえば図８に示すように、ａ（ｓｕｂ）軸方向に２つ現れ、ａ（ｓｕｂ）軸方向に対して＋６０°の角度で傾いた方向およびａ（ｓｕｂ）軸方向に対して−６０°の角度で傾いた方向（いずれもｕ方向）にそれぞれ２つずつ現れる第１の斜めファセット面である。
（２）表面状態
図５１に示すように、実施例１〜５の厚さ６０ｎｍの第１の窒化物半導体下地層は、均一性の高い表面が連なる連続膜であることが確認された。一方、図５３に示すように、比較例１の厚さ６０ｎｍの第１の窒化物半導体下地層は、不均一な表面を有する不連続膜であることが確認された。
図５１に示すように、実施例１〜５の厚さ６０ｎｍの第１の窒化物半導体下地層は、均一性の高い表面が連なる連続膜であることが確認された。一方、図５３に示すように、比較例１の厚さ６０ｎｍの第１の窒化物半導体下地層は、不均一な表面を有する不連続膜であることが確認された。
（３）ＥＳＤ歩留り
さらに、実施例１〜５および比較例１の厚さ６０ｎｍの第１の窒化物半導体下地層のＥＳＤテストを行なった。その結果、実施例１〜５の第１の窒化物半導体下地層のＥＳＤテストの歩留りは９０％以上であった。一方、比較例１の第１の窒化物半導体下地層のＥＳＤテストの歩留りは２０％であった。なお、ＥＳＤテストは逆電圧１ｋＶのＨＢＭ条件にて行なった。
さらに、実施例１〜５および比較例１の厚さ６０ｎｍの第１の窒化物半導体下地層のＥＳＤテストを行なった。その結果、実施例１〜５の第１の窒化物半導体下地層のＥＳＤテストの歩留りは９０％以上であった。一方、比較例１の第１の窒化物半導体下地層のＥＳＤテストの歩留りは２０％であった。なお、ＥＳＤテストは逆電圧１ｋＶのＨＢＭ条件にて行なった。
このように、比較例１のＥＳＤテストの歩留りが低くなっている理由としては、以下の理由が考えられる。すなわち、比較例１の成長初期の第１の窒化物半導体下地層が不連続膜である場合には、その後のＧａＮ結晶の成長において、膜が不連続となる箇所で、結晶欠陥が発生する。この結晶欠陥は、窒化物半導体発光ダイオード素子を駆動する際に、電流リークの起源になることが確認されている。その結果、ＥＳＤテストにおいては、この結晶欠陥の近傍に電流が集中してしまい、ＥＳＤ歩留まりを低下させる原因になっていると考えられる。このような結晶欠陥は、マイクロパイプと呼ばれるＧａＮ結晶の成長面に垂直に伝播する結晶欠陥であると考えられる。
（成長後）
（１）第１の斜めファセット面
図５２および図５４に示すように、実施例１〜５および比較例１においては、第１の窒化物半導体下地層の成長後（厚さ３００ｎｍ）の第１の斜めファセット面は、ｒ面だけで形成されていた。一方、図５５に示すように、比較例２においては、第１の窒化物半導体下地層の成長後（厚さ３００ｎｍ）の第１の斜めファセット面には、ｒ面、ｎ面およびｃ面が混在していた。
（１）第１の斜めファセット面
図５２および図５４に示すように、実施例１〜５および比較例１においては、第１の窒化物半導体下地層の成長後（厚さ３００ｎｍ）の第１の斜めファセット面は、ｒ面だけで形成されていた。一方、図５５に示すように、比較例２においては、第１の窒化物半導体下地層の成長後（厚さ３００ｎｍ）の第１の斜めファセット面には、ｒ面、ｎ面およびｃ面が混在していた。
なお、ｎ面は、ａ（ｓｕｂ）軸方向に対して＋３０°に傾斜した方向、ａ（ｓｕｂ）軸方向に対して−３０°に傾斜した方向、およびｍ（ｓｕｂ）軸方向にそれぞれ２つずつ現れる第１の斜めファセット面である。また、ｃ面は、第１の窒化物半導体下地層４の上面である。
（２）基板の割れ
実施例１〜５および比較例１においては、厚さ３００ｎｍの第１の窒化物半導体下地層の成長後に基板に割れが生じていなかった。一方、比較例２においては、厚さ３００ｎｍの第１の窒化物半導体下地層の成長後に基板に割れが生じていた。
実施例１〜５および比較例１においては、厚さ３００ｎｍの第１の窒化物半導体下地層の成長後に基板に割れが生じていなかった。一方、比較例２においては、厚さ３００ｎｍの第１の窒化物半導体下地層の成長後に基板に割れが生じていた。
比較例２の第１の窒化物半導体下地層の成長初期（厚さ６０ｎｍ）においては、第１の斜めファセット面に、ｒ面のほか、ｎ面とｃ面も混在していた。このように、ｒ面とｎ面の第１の斜めファセット面が共に現れる場合には、成長後（厚さ３００ｎｍ）に基板に割れが生じやすくなることがわかった。
この現象に対する仮説として、第１の斜めファセット面であるｒ面上に成長した膜と、第１の斜めファセット面であるｎ面上に成長した膜との結晶配向が微妙にずれるため、これらの膜の界面に線欠陥が生じる。そして、その線欠陥同士を連ねた線に沿って膜が割れる結果、その部分に膜と基板との熱膨張差に伴う歪が集中し、基板が割れるのではないかと考えられる。
（３）ＸＲＣの半値幅
実施例１〜５の厚さ３００ｎｍの第１の窒化物半導体下地層の結晶性をＸ線ロッキングカーブ（ＸＲＣ）の半値幅を測定することによって評価した。その結果、具体的には、実施例１〜５の厚さ３００ｎｍの第１の窒化物半導体下地層の表面のＧａＮ（００４）面およびＧａＮ（１０２）面のそれぞれのＸＲＣの半値幅は狭くなっており、高い結晶性を有することが確認された。
実施例１〜５の厚さ３００ｎｍの第１の窒化物半導体下地層の結晶性をＸ線ロッキングカーブ（ＸＲＣ）の半値幅を測定することによって評価した。その結果、具体的には、実施例１〜５の厚さ３００ｎｍの第１の窒化物半導体下地層の表面のＧａＮ（００４）面およびＧａＮ（１０２）面のそれぞれのＸＲＣの半値幅は狭くなっており、高い結晶性を有することが確認された。
これにより、実施例１〜５の厚さ３００ｎｍの第１の窒化物半導体下地層の結晶性は、比較例１の厚さ３００ｎｍの第１の窒化物半導体下地層の結晶性よりも高いことが確認された。
（４）ＥＳＤ歩留り
さらに、実施例１〜５および比較例１の厚さ３００ｎｍの第１の窒化物半導体下地層のＥＳＤテストを行なった。その結果、実施例１〜５の第１の窒化物半導体下地層のＥＳＤテストの歩留りは９０％以上であった。一方、比較例１の厚さ３００ｎｍの第１の窒化物半導体下地層のＥＳＤテストの歩留りは２０％であった。なお、ＥＳＤテストは逆電圧１ｋＶのＨＢＭ条件にて行なった。
さらに、実施例１〜５および比較例１の厚さ３００ｎｍの第１の窒化物半導体下地層のＥＳＤテストを行なった。その結果、実施例１〜５の第１の窒化物半導体下地層のＥＳＤテストの歩留りは９０％以上であった。一方、比較例１の厚さ３００ｎｍの第１の窒化物半導体下地層のＥＳＤテストの歩留りは２０％であった。なお、ＥＳＤテストは逆電圧１ｋＶのＨＢＭ条件にて行なった。
＜結果＞
以上の結果から、基板を４００ＲＰＭ以上１０００ＲＰＭ以下の単位時間当たりの回転数で回転させながら、キャリアガスの全体積に対する水素ガスの体積比を０．７以上１以下とした水素ガスを含むキャリアガスを用いた縦型ＭＯＣＶＤ装置によるＭＯＣＶＤ法によって第１の窒化物半導体下地層を成長させた場合には、実施例１〜５に示すように、均一な表面を有する連続膜であって、第１の斜めファセット面であるｒ面のみからなる第１の窒化物半導体下地層の表面が得られる。
以上の結果から、基板を４００ＲＰＭ以上１０００ＲＰＭ以下の単位時間当たりの回転数で回転させながら、キャリアガスの全体積に対する水素ガスの体積比を０．７以上１以下とした水素ガスを含むキャリアガスを用いた縦型ＭＯＣＶＤ装置によるＭＯＣＶＤ法によって第１の窒化物半導体下地層を成長させた場合には、実施例１〜５に示すように、均一な表面を有する連続膜であって、第１の斜めファセット面であるｒ面のみからなる第１の窒化物半導体下地層の表面が得られる。
したがって、実施例１〜５のような良質の第１の窒化物半導体下地層の表面上には高い結晶性と高い平坦性の上面を有する第２の窒化物半導体下地層を埋め込み成長モードによって成長させることができ、このような第２の窒化物半導体下地層の上面上には、優れた結晶性を有する窒化物層をその上方に再現性良く形成することができると考えられる。
その結果、実施例１〜５の第１の窒化物半導体下地層を有する、窒化物半導体発光ダイオード素子、窒化物半導体レーザ素子および窒化物半導体トランジスタ素子などの窒化物半導体素子は、優れた特性を有するものと考えられる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法に利用することができる。
特に、本発明は、照明用、液晶バックライト用および表示用などに用いられる窒化物半導体発光ダイオード素子、光ディスク用およびプロジェクタ用などに用いられる窒化物半導体レーザ素子、ならびに携帯電話、超高速光通信および電力制御用などに用いられる窒化物半導体トランジスタ素子などに好適に利用することができる。
１ 基板、１ａ 凸部、１ｂ 凹部、１ｃ 先端部、１ｔ 三角形、２ 窒化物半導体中間層、３ 第３の窒化物半導体下地層、３ｃ 第３の平坦領域、３ｆ 第３の斜めファセット面、４ 第１の窒化物半導体下地層、４ｃ 上面、４ｎ，４ｒ 第１の斜めファセット面、５ 第２の窒化物半導体下地層、５Ａ 下層、５Ｂ 上層、５Ｌ 下面、５Ｍ，５Ｕ 上面、５ａ 上面、５ｂ 下面、７ ｎ型窒化物半導体コンタクト層、９ ｎ型窒化物半導体クラッド層、１１ 窒化物半導体活性層、１３ ｐ型窒化物半導体クラッド層、１５ ｐ型窒化物半導体コンタクト層、１９ 透光性電極層、２０ ｎ側電極、２１ ｐ側電極、２３ 絶縁保護膜、３０ 第１のリードフレーム、３１ 第２のリードフレーム、３３ 第１のワイヤ、３４ 第２のワイヤ、３５ モールド樹脂、４０ 表面、７１ 窒化物半導体電子走行層、７３ ｎ型窒化物半導体電子供給層、７５Ｓ ソースコンタクト層、７５Ｄ ドレインコンタクト層、７７ ゲート電極、７８Ｓ ソース電極、７８Ｄ ドレイン電極、９２ ｎ型窒化物半導体超格子層、１００，２００，５００ 窒化物半導体発光ダイオード素子、１１０，２１０，５１０ 発光装置、３００，４００，６００ 窒化物半導体トランジスタ素子。
Claims (46)
- 凹部（１ｂ）と前記凹部（１ｂ）の間に設けられた凸部（１ａ）とを表面に有する基板（１）と、
前記基板（１）上に設けられた窒化物半導体中間層（２）と、
前記窒化物半導体中間層（２）上に設けられた第１の窒化物半導体下地層（４）と、
前記第１の窒化物半導体下地層（４）上に設けられた第２の窒化物半導体下地層（５）と、を備え、
前記基板（１）は、三方晶コランダムまたは六方晶の結晶からなり、
前記第１の窒化物半導体下地層（４）は、前記凸部（１ａ）の外側において、前記凸部（１ａ）を取り囲む少なくとも６つの第１の斜めファセット面（４ｒ）を有し、
前記第２の窒化物半導体下地層（５）の下面は、前記第１の窒化物半導体下地層（４）の前記第１の斜めファセット面（４ｒ）に接し、
前記第２の窒化物半導体下地層（５）の上面（５ａ）は、平坦である、窒化物半導体構造。 - 前記第１の斜めファセット面（４ｒ）は、六方晶構造をとる窒化物半導体のｍ軸に対して傾斜している、請求項１に記載の窒化物半導体構造。
- 前記凸部（１ａ）は、前記基板（１）の＜１１−２０＞方向に沿って配列されている、請求項１に記載の窒化物半導体構造。
- 前記基板（１）の前記表面の平面視における前記凸部（１ａ）の中心を通る断面視において、前記凸部（１ａ）は先端部（１ｃ）を備える形状である、請求項１に記載の窒化物半導体構造。
- 前記窒化物半導体中間層（２）は、ＡｌＮまたはＡｌxＧａ1-xＮ（０．５＜ｘ≦１）の式で表わされる窒化物半導体からなる、請求項１に記載の窒化物半導体構造。
- 前記基板（１）は、サファイア基板である、請求項１に記載の窒化物半導体構造。
- 請求項１に記載の窒化物半導体構造と、
前記窒化物半導体構造上に設けられた第１導電型窒化物半導体層（７）と、
前記第１導電型窒化物半導体層（７）上に設けられた窒化物半導体活性層（１１）と、
前記窒化物半導体活性層（１１）上に設けられた第２導電型窒化物半導体層（１３）と、
前記第１導電型窒化物半導体層（７）に接する第１電極（２０）と、
前記第２導電型窒化物半導体層（１３）に接する第２電極（２１）と、を備えた、窒化物半導体発光素子（１００）。 - 請求項１に記載の窒化物半導体構造と、
前記窒化物半導体構造上に設けられた第１導電型窒化物半導体電子走行層（７１）と、
前記第１導電型窒化物半導体電子走行層（７１）上に設けられた第１導電型窒化物半導体電子供給層（７３）と、
前記第１導電型窒化物半導体電子供給層（７３）上に設けられた電極（７７）と、を備えた、窒化物半導体トランジスタ素子（３００）。 - 凹部（１ｂ）と前記凹部（１ｂ）の間に設けられた凸部（１ａ）とをｃ面またはｃ面に対して５°以内の範囲内で傾斜した表面に有するサファイア基板（１）と、
前記サファイア基板（１）上に設けられた窒化物半導体中間層（２）と、
前記窒化物半導体中間層（２）を介して前記凹部（１ｂ）上に設けられた第１の窒化物半導体下地層（４）と、
前記第１の窒化物半導体下地層（４）上に設けられた第２の窒化物半導体下地層（５）と、を備え、
前記凸部（１ａ）は前記サファイア基板（１）の＜１１−２０＞方向に沿って配列され、
前記第１の窒化物半導体下地層（４）は、前記凸部（１ａ）の外側において、前記凸部（１ａ）を取り囲む第１の斜めファセット面（４ｒ）を有し、
前記第２の窒化物半導体下地層（５）の下面（５ｂ）は、前記第１の窒化物半導体下地層（４）の前記第１の斜めファセット面（４ｒ）に接し、
前記第２の窒化物半導体下地層（５）の上面（５ａ）は、平坦である、窒化物半導体構造。 - 三方晶コランダムあるいは六方晶の結晶からなり、ｃ面またはｃ面に対して５°以内の範囲内で傾斜した表面を有する基板（１）を準備する工程と、
前記基板（１）の前記表面に凹部（１ｂ）と前記凹部（１ｂ）の間に設けられた凸部（１ａ）とを形成する工程と、
前記凹部（１ｂ）と前記凸部（１ａ）とが形成された前記基板（１）の前記表面上に窒化物半導体中間層（２）を形成する工程と、
前記窒化物半導体中間層（２）上に、前記凸部（１ａ）を中心として、前記凸部（１ａ）の外側において前記凸部（１ａ）を取り囲む少なくとも６つの第１の斜めファセット面（４ｒ）を有する第１の窒化物半導体下地層（４）を形成する工程と、
前記第１の窒化物半導体下地層（４）上に、上面（５ａ）が平坦となるように第２の窒化物半導体下地層（５）を形成する工程と、を含む、窒化物半導体構造の製造方法。 - 前記第１の窒化物半導体下地層（４）を形成する工程および前記第２の窒化物半導体下地層（５）を形成する工程は、それぞれ、ＭＯＣＶＤ法による成長工程であって、
（ｉ−１）前記第１の窒化物半導体下地層（４）の成長時の成長温度を前記第２の窒化物半導体下地層（５）の成長時の成長温度よりも低くする、
（ｉｉ−１）前記第１の窒化物半導体下地層（４）の成長時の圧力を前記第２の窒化物半導体下地層（５）の成長時の圧力よりも高くする、および
（ｉｉｉ−１）前記第１の窒化物半導体下地層（４）の成長時に供給されるガスのＶ／ＩＩＩ比を前記第２の窒化物半導体下地層（５）の成長時に供給されるガスのＶ／ＩＩＩ比よりも高くする、の前記（ｉ−１）、前記（ｉｉ−１）および前記（ｉｉｉ−１）からなる群から選択された少なくとも１つの条件を満たすように行なわれる、請求項１０に記載の窒化物半導体構造の製造方法。 - 前記窒化物半導体中間層（２）はスパッタ法により形成される、請求項１０に記載の窒化物半導体構造の製造方法。
- 前記第１の斜めファセット面（４ｒ）は、六方晶構造をとる窒化物半導体のｍ軸に対して傾斜している面である、請求項１０に記載の窒化物半導体構造の製造方法。
- 前記凸部（１ａ）は、前記基板（１）の＜１１−２０＞方向に沿って配列されている、請求項１０に記載の窒化物半導体構造の製造方法。
- 前記基板（１）の前記表面の平面視における前記凸部（１ａ）の中心を通る断面視において、前記凸部（１ａ）は先端部（１ｃ）を備える形状である、請求項１０に記載の窒化物半導体構造の製造方法。
- 三方晶コランダムあるいは六方晶の結晶からなり、ｃ面またはｃ面に対して５°以内の範囲内で傾斜した表面を有する基板（１）を準備する工程と、
前記基板（１）の前記表面に凹部（１ｂ）と前記凹部（１ｂ）の間に設けられた凸部（１ａ）とを形成する工程と、
前記凹部（１ｂ）と前記凸部（１ａ）とが形成された前記基板（１）の前記表面上に窒化物半導体中間層（２）を形成する工程と、
前記窒化物半導体中間層（２）上に、前記凸部（１ａ）を中心として、前記凸部（１ａ）の外側において前記凸部（１ａ）を取り囲む少なくとも６つの第１の斜めファセット面（４ｒ）を有する第１の窒化物半導体下地層（４）を形成する工程と、
前記第１の窒化物半導体下地層（４）上に、上面（５ａ）が平坦となるように第２の窒化物半導体下地層（５）を形成する工程と、
前記第２の窒化物半導体下地層（５）上に少なくとも１層の窒化物半導体層を形成する工程と、を含む、窒化物半導体素子（１００，３００）の製造方法。 - 凹部（１ｂ）と前記凹部（１ｂ）の間に設けられた凸部（１ａ）とを表面に有する基板（１）と、
前記基板（１）上に設けられた窒化物半導体中間層（２）と、
少なくとも前記凹部（１ｂ）における前記窒化物半導体中間層（２）上に設けられた第３の窒化物半導体下地層（３）と、
少なくとも前記第３の窒化物半導体下地層（３）上に設けられた第１の窒化物半導体下地層（４）と、
少なくとも前記第１の窒化物半導体下地層（４）上に設けられた第２の窒化物半導体下地層（５）と、を備え、
前記基板（１）は、三方晶コランダムまたは六方晶の結晶からなり、
前記第３の窒化物半導体下地層（３）の表面は、第３の斜めファセット面（３ｆ）と、第３の平坦領域（３ｃ）とを有しており、
前記第３の窒化物半導体下地層（３）の前記表面における前記第３の斜めファセット面（３ｆ）の面積割合が、前記第３の平坦領域（３ｃ）の面積割合よりも小さく、
前記第１の窒化物半導体下地層（４）は、前記凸部（１ａ）を取り囲む第１の斜めファセット面（４ｒ）を有し、
前記第２の窒化物半導体下地層（５）の下面（５Ｌ）は、前記第１の斜めファセット面（４ｒ）に接し、
前記第２の窒化物半導体下地層（５）の上面（５Ｕ）は、平坦である、窒化物半導体構造。 - 前記第１の斜めファセット面（４ｒ）は、六方晶構造をとる窒化物半導体のｍ軸に対して傾斜している面を含む、請求項１７に記載の窒化物半導体構造。
- 前記凸部（１ａ）は、前記基板（１）の＜１１−２０＞方向に沿って配列されている、請求項１７に記載の窒化物半導体構造。
- 前記基板（１）の前記表面の平面視における前記凸部（１ａ）の中心を通る断面視において、前記凸部（１ａ）は先端部（１ｃ）を備える形状である、請求項１７に記載の窒化物半導体構造。
- 前記窒化物半導体中間層（２）は、ＡｌＮまたはＡｌxＧａ1-xＮ（０．５＜ｘ≦１）の式で表わされる窒化物半導体からなる、請求項１７に記載の窒化物半導体構造。
- 前記基板（１）は、サファイア基板である、請求項１７に記載の窒化物半導体構造。
- 請求項１７に記載の窒化物半導体構造と、
前記窒化物半導体構造上に設けられた第１導電型窒化物半導体層（７）と、
前記第１導電型窒化物半導体層（７）上に設けられた窒化物半導体発光層（１１）と、
前記窒化物半導体発光層（１１）上に設けられた第２導電型窒化物半導体層（１３）と、
前記第１導電型窒化物半導体層（７）に接する第１電極（２０）と、
前記第２導電型窒化物半導体層（１３）に接する第２電極（２１）と、を備えた、窒化物半導体発光素子（２００）。 - 請求項１７に記載の窒化物半導体構造と、
前記窒化物半導体構造上に設けられた第１導電型窒化物半導体電子走行層（７１）と、
前記第１導電型窒化物半導体電子走行層（７１）上に設けられた第１導電型窒化物半導体電子供給層（７３）と、
前記第１導電型窒化物半導体電子供給層（７３）上に設けられた電極と、を備えた、窒化物半導体トランジスタ素子（４００）。 - 凹部（１ｂ）と前記凹部（１ｂ）の間に設けられた凸部（１ａ）とをｃ面またはｃ面に対して５°以内の範囲内で傾斜した表面に有するサファイア基板（１）と、
前記サファイア基板（１）上に設けられた窒化物半導体中間層（２）と、
少なくとも前記凹部（１ｂ）における前記窒化物半導体中間層（２）上に設けられた第３の窒化物半導体下地層（３）と、
少なくとも前記第３の窒化物半導体下地層（３）上に設けられた第１の窒化物半導体下地層（４）と、
少なくとも前記第１の窒化物半導体下地層（４）上に設けられた第２の窒化物半導体下地層（５）と、を備え、
前記凸部（１ａ）は前記サファイア基板（１）の＜１１−２０＞方向に沿って配列され、
前記第３の窒化物半導体下地層（３）の表面は、第３の斜めファセット面（３ｆ）と、第３の平坦領域（３ｃ）とを有しており、
前記第３の窒化物半導体下地層（３）の前記表面における前記第３の斜めファセット面（３ｆ）の面積割合が、前記第３の平坦領域（３ｃ）の面積割合よりも小さく、
前記第１の窒化物半導体下地層（４）は、前記凸部（１ａ）を取り囲む第１の斜めファセット面（４ｒ）と、第１の平坦領域（４ｃ）とを有し、
前記第１の窒化物半導体下地層（４）の平面視における前記第１の斜めファセット面（４ｒ）の面積割合が、前記第１の平坦領域（４ｃ）の面積割合よりも大きく、
前記第２の窒化物半導体下地層（５）の下面（５Ｌ）は、前記第１の斜めファセット面（４ｒ）に接し、
前記第２の窒化物半導体下地層（５）の上面（５Ｕ）は、平坦である、窒化物半導体構造。 - 請求項２５に記載の窒化物半導体構造と、
前記窒化物半導体構造上に設けられた第１導電型窒化物半導体層（７）と、
前記第１導電型窒化物半導体層（７）上に設けられた窒化物半導体発光層（１１）と、
前記窒化物半導体発光層（１１）上に設けられた第２導電型窒化物半導体層（１３）と、
前記第１導電型窒化物半導体層（７）に接する第１電極（２０）と、
前記第２導電型窒化物半導体層（１３）に接する第２電極（２１）と、を備えた、窒化物半導体発光素子（２００）。 - 請求項２５に記載の窒化物半導体構造と、
前記窒化物半導体構造上に設けられた第１導電型窒化物半導体電子走行層（７１）と、
前記第１導電型窒化物半導体電子走行層（７１）上に設けられた第１導電型窒化物半導体電子供給層（７３）と、
前記第１導電型窒化物半導体電子供給層（７３）上に設けられた電極（７７）と、を備えた、窒化物半導体トランジスタ素子（４００）。 - 三方晶コランダムあるいは六方晶の結晶からなり、ｃ面またはｃ面に対して５°以内の範囲内で傾斜した表面を有する基板（１）を準備する工程と、
前記基板（１）の前記表面に凹部（１ｂ）と前記凹部（１ｂ）の間に設けられた凸部（１ａ）とを形成する工程と、
前記凹部（１ｂ）と前記凸部（１ａ）とが形成された前記基板（１）の前記表面上に窒化物半導体中間層（２）を形成する工程と、
少なくとも前記凹部（１ｂ）における前記窒化物半導体中間層（２）上に第３の窒化物半導体下地層（３）を形成する工程と、
少なくとも前記第３の窒化物半導体下地層（３）上に第１の窒化物半導体下地層（４）を形成する工程と、
少なくとも前記第１の窒化物半導体下地層（４）上に第２の窒化物半導体下地層（５）を形成する工程と、を含み、
前記第３の窒化物半導体下地層（３）を形成する工程は、前記第３の窒化物半導体下地層（３）の表面が第３の斜めファセット面（３ｒ）と第３の平坦領域（３ｃ）とを有するとともに、前記第３の窒化物半導体下地層（３）の前記表面における前記第３の斜めファセット面（３ｒ）の面積割合が前記第３の平坦領域（３ｃ）の面積割合よりも小さくなる条件で行なわれ、
前記第１の窒化物半導体下地層（４）を形成する工程は、前記凸部（１ａ）を取り囲む第１の斜めファセット面（４ｒ）が形成される条件で行なわれ、
前記第２の窒化物半導体下地層（５）を形成する工程は、前記第２の窒化物半導体下地層（５）の下面（５Ｌ）が前記第１の斜めファセット面（４ｒ）に接するとともに、前記第２の窒化物半導体下地層（５）の上面（５Ｕ）が平坦となる条件で行なわれる、窒化物半導体構造の製造方法。 - 前記第３の窒化物半導体下地層（３）を形成する工程は、前記第３の窒化物半導体下地層（３）の前記表面における粗面領域（３ｄ）の面積割合が５％以下となる条件で行なわれる、請求項２８に記載の窒化物半導体構造の製造方法。
- 前記第３の窒化物半導体下地層（３）および前記第１の窒化物半導体下地層（４）を形成する工程は、
（ｉ−２）前記第３の窒化物半導体下地層（３）の成長時の成長温度を前記第１の窒化物半導体下地層（４）の成長時の成長温度よりも高くする、
（ｉｉ−２）前記第３の窒化物半導体下地層（３）の成長時の圧力を前記第１の窒化物半導体下地層（４）の成長時の圧力よりも低くする、および
（ｉｉｉ−２）前記第３の窒化物半導体下地層（３）の成長時に供給されるガスのＶ／ＩＩＩ比を前記第１の窒化物半導体下地層（４）の成長時に供給されるガスのＶ／ＩＩＩ比よりも低くする、の前記（ｉ−２）、前記（ｉｉ−２）および前記（ｉｉｉ−２）からなる群から選択された少なくとも１つの条件を満たすように行なわれる、請求項２８に記載の窒化物半導体構造の製造方法。 - 前記第３の窒化物半導体下地層（３）、前記第１の窒化物半導体下地層（４）および前記第２の窒化物半導体下地層（５）を形成する工程は、
（Ｉ−２）前記第２の窒化物半導体下地層（５）の成長時の成長温度を前記第３の窒化物半導体下地層（３）の成長時の成長温度よりも高くする、
（ＩＩ−２）前記第２の窒化物半導体下地層（５）の成長時の圧力を前記第３の窒化物半導体下地層（３）の成長時の圧力よりも低くする、および
（ＩＩＩ−２）前記第２の窒化物半導体下地層（５）の成長時に供給されるガスのＶ／ＩＩＩ比を前記第３の窒化物半導体下地層（３）の成長時に供給されるガスのＶ／ＩＩＩ比よりも低くする、の前記（Ｉ−２）、前記（ＩＩ−２）および前記（ＩＩＩ−２）からなる群から選択された少なくとも１つの条件を満たすように行なわれるとともに、
（ａ−２）前記第２の窒化物半導体下地層（５）の成長時の成長温度を前記第１の窒化物半導体下地層（４）の成長時の成長温度よりも高くする、
（ｂ−２）前記第２の窒化物半導体下地層（５）の成長時の圧力を前記第１の窒化物半導体下地層（４）の成長時の圧力よりも低くする、および
（ｃ−２）前記第２の窒化物半導体下地層（５）の成長時に供給されるガスのＶ／ＩＩＩ比を前記第１の窒化物半導体下地層（４）の成長時に供給されるガスのＶ／ＩＩＩ比よりも低くする、
の前記（ａ−２）、前記（ｂ−２）および前記（ｃ−２）からなる群から選択された少なくとも１つの条件を満たすように行なわれる、請求項２８に記載の窒化物半導体構造の製造方法。 - 前記窒化物半導体中間層（２）はスパッタ法により形成される、請求項２８に記載の窒化物半導体構造の製造方法。
- 前記第１の斜めファセット面（４ｒ）は、六方晶構造をとる窒化物半導体のｍ軸に対して傾斜している面を含む、請求項２８に記載の窒化物半導体構造の製造方法。
- 前記凸部（１ａ）は、前記基板の＜１１−２０＞方向に沿って配列されている、請求項２８に記載の窒化物半導体構造の製造方法。
- 前記基板（１）の前記表面の平面視における前記凸部（１ａ）の中心を通る断面視において、前記凸部（１ａ）は先端部（１ｃ）を備える形状である、請求項２８に記載の窒化物半導体構造の製造方法。
- 請求項１７に記載の窒化物半導体構造を形成する工程と、
前記窒化物半導体構造上に少なくとも１層の窒化物半導体層を形成する工程と、を含む、窒化物半導体素子（２００，４００）の製造方法。 - 請求項２５に記載の窒化物半導体構造を形成する工程と、
前記窒化物半導体構造上に少なくとも１層の窒化物半導体層を形成する工程と、を含む、窒化物半導体素子（２００，４００）の製造方法。 - 凹部（１ｂ）と前記凹部（１ｂ）の間に設けられた凸部（１ａ）とを表面に有する基板（１）を準備する工程と、
前記基板（１）上に窒化物半導体中間層（２）を形成する工程と、
前記窒化物半導体中間層（２）上に、前記凸部（１ａ）を中心として、前記凸部（１ａ）の外側において前記凸部（１ａ）を取り囲む少なくとも６つの第１の斜めファセット面（４ｒ）を有する第１の窒化物半導体下地層（４）を形成する工程と、を含み、
前記第１の窒化物半導体下地層（４）を形成する工程は、前記基板（１）を回転させながら、水素ガスを含むキャリアガスを用いた縦型ＭＯＣＶＤ装置によるＭＯＣＶＤ法によって前記第１の窒化物半導体下地層（４）を成長させる工程を含み、
前記基板（１）の単位時間当たりの回転数は４００ＲＰＭ以上１０００ＲＰＭ以下であって、
前記キャリアガスの全体積に対する前記水素ガスの体積比が０．７以上１以下である、窒化物半導体構造の製造方法。 - 前記第１の窒化物半導体下地層（４）上に第２の窒化物半導体下地層（５）を形成する工程をさらに含み、
前記第１の窒化物半導体下地層（４）を形成する工程および前記第２の窒化物半導体下地層（５）を形成する工程は、それぞれ、前記基板（１）を回転させながら、水素ガスを含むキャリアガスを用いたＭＯＣＶＤ法によって前記第１の窒化物半導体下地層（４）および前記第２の窒化物半導体下地層（５）を成長させる工程であって、
（ｉ−３）前記第１の窒化物半導体下地層（４）の成長時の成長温度を前記第２の窒化物半導体下地層（５）の成長時の成長温度よりも低くする、
（ｉｉ−３）前記第１の窒化物半導体下地層（４）の成長時の圧力を前記第２の窒化物半導体下地層（５）の成長時の圧力よりも高くする、
（ｉｉｉ−３）前記第１の窒化物半導体下地層（４）の成長時に供給される原料ガスのＶ／ＩＩＩ比を前記第２の窒化物半導体下地層（５）の成長時に供給される原料ガスのＶ／ＩＩＩ比よりも高くする、
（ｉｖ−３）前記第１の窒化物半導体下地層（４）の成長時の前記基板（１）の単位時間当たりの回転数を、前記第２の窒化物半導体下地層（５）の成長時の前記基板（１）の単位時間当たりの回転数よりも小さくする、および
（ｖ−３）前記第１の窒化物半導体下地層（４）の成長時の前記キャリアガスの全体積に対する前記水素ガスの体積比を、前記第２の窒化物半導体下地層（５）の成長時の前記キャリアガスの全体積に対する前記水素ガスの体積比以上とする、
の前記（ｉ−３）、前記（ｉｉ−３）、前記（ｉｉｉ−３）、前記（ｉｖ−３）および前記（ｖ−３）からなる群から選択された少なくとも１つの条件を満たすように行なわれる、請求項３８に記載の窒化物半導体構造の製造方法。 - 前記基板（１）を準備する工程は、前記基板（１）のｃ面またはｃ面に対して５°以内の範囲内で傾斜した表面に前記凸部および前記凹部を形成する工程を含む、請求項３８に記載の窒化物半導体構造の製造方法。
- 前記基板（１）は、三方晶コランダムあるいは六方晶の結晶からなる、請求項３８に記載の窒化物半導体構造の製造方法。
- 前記凸部（１ａ）は、前記基板（１）の＜１１−２０＞方向に沿って配列されている、請求項３８に記載の窒化物半導体構造の製造方法。
- 前記基板（１）の前記表面の平面視における前記凸部（１ａ）の中心を通る断面視において、前記凸部（１ａ）は先端部（１ｃ）を備える形状である、請求項３８に記載の窒化物半導体構造の製造方法。
- 前記窒化物半導体中間層（２）を形成する工程は、前記窒化物半導体中間層（２）をスパッタ法により形成する工程を含む、請求項３８に記載の窒化物半導体構造の製造方法。
- 前記窒化物半導体中間層（２）は、ＡｌＮまたはＡｌxＧａ1-xＮ（０．５＜ｘ≦１）の式で表わされる窒化物半導体からなる、請求項３８に記載の窒化物半導体構造の製造方法。
- 請求項３９に記載の窒化物半導体構造の製造方法により製造された前記第２の窒化物半導体下地層（５）の表面上に窒化物半導体層を形成する工程を含む、窒化物半導体素子（５００，６００）の製造方法。
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010294413 | 2010-12-29 | ||
| JP2010294413 | 2010-12-29 | ||
| JP2011016496 | 2011-01-28 | ||
| JP2011016496 | 2011-01-28 | ||
| JP2011066010 | 2011-03-24 | ||
| JP2011066010 | 2011-03-24 | ||
| PCT/JP2011/079635 WO2012090818A1 (ja) | 2010-12-29 | 2011-12-21 | 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2012090818A1 JPWO2012090818A1 (ja) | 2014-06-05 |
| JP5955226B2 true JP5955226B2 (ja) | 2016-07-20 |
Family
ID=46382927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012550884A Active JP5955226B2 (ja) | 2010-12-29 | 2011-12-21 | 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8963165B2 (ja) |
| JP (1) | JP5955226B2 (ja) |
| CN (1) | CN103403886B (ja) |
| WO (1) | WO2012090818A1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5908979B2 (ja) * | 2012-06-13 | 2016-04-26 | シャープ株式会社 | 窒化物半導体発光素子及びその製造方法 |
| JP6328557B2 (ja) * | 2012-09-11 | 2018-05-23 | 株式会社トクヤマ | 窒化アルミニウム基板およびｉｉｉ族窒化物積層体 |
| JP5768027B2 (ja) | 2012-09-20 | 2015-08-26 | 株式会社東芝 | 窒化物半導体層の形成方法 |
| JP6181661B2 (ja) * | 2012-10-22 | 2017-08-16 | シャープ株式会社 | 窒化物半導体発光素子 |
| JP6048233B2 (ja) * | 2013-03-12 | 2016-12-21 | 豊田合成株式会社 | Ｉｉｉ 族窒化物半導体発光素子 |
| US9929310B2 (en) | 2013-03-14 | 2018-03-27 | Applied Materials, Inc. | Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices |
| US9660141B2 (en) | 2013-05-31 | 2017-05-23 | Asahi Kasei E-Materials Corporation | Pattern wafer for LEDs, epitaxial wafer for LEDs and method of manufacturing the epitaxial wafer for LEDs |
| KR20150011238A (ko) * | 2013-07-22 | 2015-01-30 | 삼성전자주식회사 | 질화물계 반도체 장치 |
| CN104638068B (zh) * | 2013-11-07 | 2018-08-24 | 上海蓝光科技有限公司 | 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法 |
| TW201523917A (zh) * | 2013-12-12 | 2015-06-16 | Hwasun Quartek Corp | 磊晶基板、其製造方法及發光二極體 |
| WO2015115266A1 (ja) * | 2014-01-28 | 2015-08-06 | シャープ株式会社 | 窒化物半導体素子 |
| JP6472596B2 (ja) * | 2014-02-13 | 2019-02-20 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| DE102014101966A1 (de) * | 2014-02-17 | 2015-08-20 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip |
| JP5837642B2 (ja) * | 2014-04-11 | 2015-12-24 | 株式会社東芝 | 半導体素子、及び、窒化物半導体ウェーハ |
| US9548419B2 (en) | 2014-05-20 | 2017-01-17 | Southern Taiwan University Of Science And Technology | Light emitting diode chip having multi microstructure substrate surface |
| JP6375890B2 (ja) | 2014-11-18 | 2018-08-22 | 日亜化学工業株式会社 | 窒化物半導体素子及びその製造方法 |
| US10018579B1 (en) | 2015-02-18 | 2018-07-10 | Kla-Tencor Corporation | System and method for cathodoluminescence-based semiconductor wafer defect inspection |
| US10236413B2 (en) | 2015-04-20 | 2019-03-19 | Epistar Corporation | Light-emitting device and manufacturing method thereof |
| US10069037B2 (en) * | 2015-04-20 | 2018-09-04 | Epistar Corporation | Light-emitting device and manufacturing method thereof |
| JP6582736B2 (ja) * | 2015-08-25 | 2019-10-02 | 富士電機株式会社 | 窒化物半導体装置の製造方法 |
| US20180033912A1 (en) * | 2016-07-28 | 2018-02-01 | Lumileds Llc | Iii-p light emitting device with a superlattice |
| EP3491676B1 (en) * | 2016-07-28 | 2020-09-30 | Lumileds LLC | Iii-p light emitting device with a superlattice |
| US20180083163A1 (en) * | 2016-09-21 | 2018-03-22 | Tqyqda Gosei Co. , Ltd. | Light-emitting device and method of manufacturing the same |
| JP6995304B2 (ja) * | 2016-12-06 | 2022-01-14 | 株式会社サイオクス | 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス |
| JP6642804B2 (ja) * | 2016-12-28 | 2020-02-12 | 豊田合成株式会社 | 半導体配列体およびマイクロデバイスの製造方法 |
| JP6642805B2 (ja) * | 2016-12-28 | 2020-02-12 | 豊田合成株式会社 | 半導体構造体の製造方法および半導体素子の製造方法 |
| CN109346585B (zh) * | 2018-09-03 | 2020-02-21 | 淮安澳洋顺昌光电技术有限公司 | 一种降低氮化镓基发光二极管工作电压的外延片及生长方法 |
| CN109346569B (zh) * | 2018-10-09 | 2020-06-23 | 合肥彩虹蓝光科技有限公司 | 一种led外延结构生长方法 |
| JP2020061510A (ja) * | 2018-10-12 | 2020-04-16 | 株式会社小糸製作所 | 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法 |
| CN112236873A (zh) * | 2020-03-13 | 2021-01-15 | 厦门三安光电有限公司 | 一种半导体发光元件及其制作方法 |
| WO2022099519A1 (zh) * | 2020-11-11 | 2022-05-19 | 苏州晶湛半导体有限公司 | LED结构及其GaN基衬底、GaN基衬底的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153634A (ja) * | 2006-11-24 | 2008-07-03 | Sony Corp | 発光ダイオードの製造方法、発光ダイオード、光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器 |
| JP2010161354A (ja) * | 2008-12-08 | 2010-07-22 | Showa Denko Kk | 半導体発光素子用テンプレート基板、半導体発光素子用テンプレート基板の製造方法、半導体発光素子の製造方法及び半導体発光素子 |
| JP2010168273A (ja) * | 2008-12-26 | 2010-08-05 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体の製造方法、およびテンプレート基板 |
| JP2010219269A (ja) * | 2009-03-17 | 2010-09-30 | Toshiba Corp | 半導体素子、半導体装置、半導体ウェーハ及び半導体結晶の成長方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3026087B2 (ja) | 1989-03-01 | 2000-03-27 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の気相成長方法 |
| JPH0326087A (ja) | 1989-06-23 | 1991-02-04 | Fuji Photo Film Co Ltd | 映像信号処理回路 |
| JP3063289B2 (ja) | 1991-09-30 | 2000-07-12 | 前田建設工業株式会社 | 梁を連設した鋼管柱の構築方法 |
| US6335546B1 (en) * | 1998-07-31 | 2002-01-01 | Sharp Kabushiki Kaisha | Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device |
| US6713789B1 (en) | 1999-03-31 | 2004-03-30 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor device and method of producing the same |
| AU7844100A (en) * | 1999-10-01 | 2001-05-10 | Cornell Research Foundation Inc. | Single step process for epitaxial lateral overgrowth of nitride based materials |
| JP3384782B2 (ja) * | 2000-03-16 | 2003-03-10 | 三洋電機株式会社 | 窒化物系半導体素子およびその製造方法 |
| KR100632760B1 (ko) * | 2001-03-21 | 2006-10-11 | 미츠비시 덴센 고교 가부시키가이샤 | 반도체 발광 소자 |
| CN100438109C (zh) * | 2005-05-16 | 2008-11-26 | 索尼株式会社 | 发光二极管、集成发光二极管、其制法、生长方法、光源单元装置、背光装置、显示器和电子器件 |
| JP5082278B2 (ja) | 2005-05-16 | 2012-11-28 | ソニー株式会社 | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法 |
| JP2008034444A (ja) | 2006-07-26 | 2008-02-14 | Showa Denko Kk | Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子及びランプ |
| US8680581B2 (en) * | 2008-12-26 | 2014-03-25 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride semiconductor and template substrate |
-
2011
- 2011-12-21 US US13/977,456 patent/US8963165B2/en active Active
- 2011-12-21 JP JP2012550884A patent/JP5955226B2/ja active Active
- 2011-12-21 WO PCT/JP2011/079635 patent/WO2012090818A1/ja active Application Filing
- 2011-12-21 CN CN201180068639.8A patent/CN103403886B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153634A (ja) * | 2006-11-24 | 2008-07-03 | Sony Corp | 発光ダイオードの製造方法、発光ダイオード、光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器 |
| JP2010161354A (ja) * | 2008-12-08 | 2010-07-22 | Showa Denko Kk | 半導体発光素子用テンプレート基板、半導体発光素子用テンプレート基板の製造方法、半導体発光素子の製造方法及び半導体発光素子 |
| JP2010168273A (ja) * | 2008-12-26 | 2010-08-05 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体の製造方法、およびテンプレート基板 |
| JP2010219269A (ja) * | 2009-03-17 | 2010-09-30 | Toshiba Corp | 半導体素子、半導体装置、半導体ウェーハ及び半導体結晶の成長方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103403886A (zh) | 2013-11-20 |
| JPWO2012090818A1 (ja) | 2014-06-05 |
| US8963165B2 (en) | 2015-02-24 |
| WO2012090818A1 (ja) | 2012-07-05 |
| US20130277684A1 (en) | 2013-10-24 |
| CN103403886B (zh) | 2017-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5955226B2 (ja) | 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法 | |
| JP5399552B2 (ja) | 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置 | |
| US8445930B2 (en) | Nitride semiconductor element, methods for manufacturing nitride semiconductor element and nitride semiconductor layer, and nitride semiconductor light-emitting element | |
| TW591699B (en) | GaN single-crystal substrate and the manufacturing method thereof | |
| JP5521981B2 (ja) | 半導体発光素子の製造方法 | |
| US7951617B2 (en) | Group III nitride semiconductor stacked structure and production method thereof | |
| JP6121806B2 (ja) | 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 | |
| JP5916980B2 (ja) | 窒化物半導体発光ダイオード素子の製造方法 | |
| JP6218728B2 (ja) | 窒化物半導体素子構造体とその製造方法 | |
| JP2010263176A (ja) | ＧａＮ系半導体光素子、ＧａＮ系半導体光素子を作製する方法、及びエピタキシャルウエハ | |
| JP2006156958A (ja) | 半導体素子及び半導素子の製造方法 | |
| WO2006123540A1 (ja) | ３－５族窒化物半導体積層基板、３－５族窒化物半導体自立基板の製造方法、及び半導体素子 | |
| JP2001160627A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子 | |
| US6534791B1 (en) | Epitaxial aluminium-gallium nitride semiconductor substrate | |
| JP2010205835A (ja) | 窒化ガリウム系半導体光素子、窒化ガリウム系半導体光素子を製造する方法、及びエピタキシャルウエハ | |
| JP5891390B2 (ja) | 窒化物半導体構造、積層構造、および窒化物半導体発光素子 | |
| TWI520325B (zh) | Manufacture of nitride semiconductor structures | |
| JP5065625B2 (ja) | ＧａＮ単結晶基板の製造方法 | |
| JP6124740B2 (ja) | 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板 | |
| JP2006347786A (ja) | Ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体基板の製造方法 | |
| JP2009064978A (ja) | ＧａＮ系化合物半導体発光装置およびその製造方法 | |
| JP2012227479A (ja) | 窒化物半導体素子形成用ウエハ、窒化物半導体素子形成用ウエハの製造方法、窒化物半導体素子、および窒化物半導体素子の製造方法 | |
| JP2010263184A (ja) | ＧａＮ系半導体光素子、ＧａＮ系半導体光素子を作製する方法、エピタキシャルウエハ及びＧａＮ系半導体膜を成長する方法 | |
| JP5917245B2 (ja) | 窒化物半導体発光ダイオード素子の製造方法 | |
| JP2014241417A (ja) | アルミニウム含有窒化物中間層の製造方法、窒化物層の製造方法および窒化物半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160614 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5955226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |