JP5521981B2 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP5521981B2
JP5521981B2 JP2010249987A JP2010249987A JP5521981B2 JP 5521981 B2 JP5521981 B2 JP 5521981B2 JP 2010249987 A JP2010249987 A JP 2010249987A JP 2010249987 A JP2010249987 A JP 2010249987A JP 5521981 B2 JP5521981 B2 JP 5521981B2
Authority
JP
Japan
Prior art keywords
layer
substrate
intermediate layer
convex portion
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010249987A
Other languages
English (en)
Other versions
JP2012104564A (ja
Inventor
泰典 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2010249987A priority Critical patent/JP5521981B2/ja
Priority to US13/287,309 priority patent/US8614454B2/en
Publication of JP2012104564A publication Critical patent/JP2012104564A/ja
Application granted granted Critical
Publication of JP5521981B2 publication Critical patent/JP5521981B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Description

本発明は、半導体発光素子の製造方法に関し、特に、高温環境下での出力低下の少ないランプの得られる半導体発光素子の製造方法に関する。
ＬＥＤ（発光ダイオード）などのランプに用いられる半導体発光素子として、サファイア単結晶基板の上に、ＩＩＩ族窒化物半導体層が積層されたものがある。
近年、このような半導体発光素子として、サファイア基板の表面に凹凸を形成し、その上にＩＩＩ族窒化物半導体層を成長させたものが提案されている（例えば、特許文献１参照）。このような半導体発光素子では、サファイア基板とＩＩＩ族窒化物半導体層との界面が凹凸となるため、サファイア基板とＩＩＩ族窒化物半導体層との屈折率の違いによる界面での光の乱反射により、発光素子の内部への光の閉じ込めを低減させることができ、光取り出し効率を向上させることができる。
また、光取り出し効率の優れたＩＩＩ族窒化物半導体発光素子として、（０００１）Ｃ面からなる平面と複数の凸部とからなる上面とが形成されたサファイア基板上に、ＩＩＩ族窒化物半導体層を成長させたものが提案されている（例えば、特許文献２参照）。
特開２００２−２８０６１１号公報 特開２００９−１２３７１７号公報
しかしながら、サファイア基板の表面に凹凸を形成し、その上にＩＩＩ族窒化物半導体層をエピタキシャル成長させる場合、結晶性に優れたＩＩＩ族窒化物半導体層を成長させることが難しいという問題があった。
例えば、サファイア基板のＣ面上に凸部を形成し、その上に単結晶のＧａＮを含むＩＩ
Ｉ族窒化物半導体層をエピタキシャル成長させた場合、凸部の頂部から成長した半導体層と、凸部の基部の周辺に位置するＣ面から成長した半導体層とが合体した部分に、転位などの結晶欠陥が発生しやすく、結晶性に優れた半導体層を成長させることは困難であった。
そして、基板上に成長されるＩＩＩ族窒化物半導体層の結晶性は、そのＩＩＩ族窒化物半導体層の上に積層されるＬＥＤ構造を構成する半導体層の結晶性に影響を及ぼす。このため、基板上に成長されたＩＩＩ族窒化物半導体層の結晶性が良好でないと、ＬＥＤ構造の半導体層の結晶性も劣ったものになる。その結果、サファイア基板の表面に凹凸が形成されている場合、発光素子の光取り出し効率は向上するものの、高温環境下での出力低下が大きいものとなることが問題となっていた。
本発明は上記課題に鑑みてなされたものであり、基板のＣ面上に凸部を有し、かつ、基板上に結晶性の良好な半導体層を有するものであり、高温環境下での出力低下が少ないランプの得られる半導体発光素子を提供することを目的とする。
また、本発明は、高温環境下での出力低下が少ないランプの得られる半導体発光素子の製造方法を提供することを目的とする。
また、本発明は、本発明の半導体発光素子を備えた高温環境下での出力低下が少ないランプを提供することを目的とする。
本発明者は、上記問題を解決するために鋭意検討し、本発明を完成した。即ち、本発明は以下に関する。
（１）Ｃ面からなる主面上に複数の凸部が形成されてなる単結晶基板と、前記単結晶基板の前記主面を覆うように形成され、前記凸部上の膜厚ｔ２は、前記Ｃ面上の膜厚ｔ１よりも小さく、前記Ｃ面上の膜厚ｔ１に対する前記凸部上の膜厚ｔ２が６０％以上であり、前記Ｃ面上において単結晶相であるとともに前記凸部上において多結晶相を含むＡｌＮからなる中間層と、
前記中間層上に積層されたＩＩＩ族窒化物半導体からなる半導体層とを具備してなることを特徴とする半導体発光素子。
（２） 前記単結晶相が、前記Ｃ面上において連続して形成されていることを特徴とする（１）に記載の半導体発光素子。
（３） 前記凸部上の中間層に、非晶質相が含まれていることを特徴とする（１）または（２）に記載の半導体発光素子。
（４） 前記凸部は、基部幅が０．０５〜５μｍ、高さが０．０５〜５μｍ、かつ高さが基部幅の１／４以上のものであって、隣接する前記凸部間の間隔が前記基部幅の０．５〜５倍のものであることを特徴とする（１）〜（３）のいずれかに記載の半導体発光素子。
（５） 前記中間層と前記半導体層との間に、ＡｌｘＧａｙＮ１−ｘ−ｙ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ＝１）からなる組成のＩＩＩ族窒化物半導体層が設けられていることを特徴とする（１）〜（４）のいずれかに記載の半導体発光素子。
（６） 単結晶基板のＣ面からなる主面上に複数の凸部を形成する工程と、前記単結晶基板の前記主面上に、Ａｌをターゲットに用いたプラズマスパッタリング法によってＡｌＮからなる中間層を形成する中間層形成工程と、前記中間層上にＩＩＩ族窒化物半導体からなる半導体層を形成する工程とを具備し、前記中間層形成工程において、前記凸部の高さをｈとし、前記凸部の最大径をｄとし、前記ターゲットの最大径をＤとし、前記ターゲットと前記単結晶基板のＣ面との距離をＨとしたとき、Ｄ／Ｈ＞ｄ／ｈの関係が成立する条件で前記中間層を形成することを特徴とする半導体発光素子の製造方法。
（７） 前記中間層形成工程において、前記単結晶基板のＣ面をプラズマ中に配置して中間層を形成することを特徴とする（６）に記載の半導体発光素子の製造方法。
（８） （１）〜（５）のいずれかに記載の半導体発光素子を備えたことを特徴とするランプ。
本発明の半導体発光素子は、Ｃ面からなる主面上に複数の凸部が形成されてなる単結晶基板と、前記単結晶基板の前記主面を覆うように形成され、前記凸部上の膜厚ｔ２は、前記Ｃ面上の膜厚ｔ１よりも小さく（ｔ２＜ｔ１）、前記Ｃ面上の膜厚ｔ１に対する前記凸部上の膜厚ｔ２が６０％以上であり、前記Ｃ面上において単結晶相であるとともに前記凸部上において多結晶相であるＡｌＮからなる中間層と、前記中間層上に積層されたＩＩＩ族窒化物半導体からなる半導体層とを具備してなるものであるので、中間層上に積層された半導体層の転位密度が少なく、半導体層の結晶性が優れたものとなる。ここで、単結晶基板の凸部上に形成される中間層の膜厚ｔ２は、Ｃ面上に形成される中間層の膜厚ｔ１よりも小さく、ｔ２＜ｔ１の関係を有する。その結果、本発明の半導体発光素子は、高温環境下での出力低下が少なく、優れた温度特性を有するランプを形成し得るものとなる。
また、本発明の半導体発光素子の製造方法は、単結晶基板のＣ面からなる主面上に複数の凸部を形成する工程と、前記単結晶基板の前記主面上に、Ａｌをターゲットに用いたプラズマスパッタリング法によってＡｌＮからなる中間層を形成する中間層形成工程と、前記中間層上にＩＩＩ族窒化物半導体からなる半導体層を形成する工程とを具備し、前記中間層形成工程において、前記凸部の高さをｈとし、前記凸部の最大径をｄとし、前記ターゲットの最大径をＤとし、前記ターゲットと前記単結晶基板のＣ面との距離をＨとしたとき、Ｄ／Ｈ＞ｄ／ｈの関係が成立する条件で前記中間層を形成する方法であるので、中間層の厚みが不均一で、中間層上に積層された半導体層の結晶性が優れたものとなる。その結果、本発明の半導体発光素子の製造方法により、温度の高い状態において高い発光特性（温度特性）を有する半導体発光素子を提供することができる。
より詳細には、中間層形成工程において、上記Ｄ／Ｈ＞ｄ／ｈの関係が成立する条件で中間層を形成するので、単結晶基板上の全域において、入射可能な角度範囲全部の広い入射角度範囲でスパッタ粒子が入射するものとなり、単結晶基板上の位置に関わらず、凸部上においてもＣ面上と同様に十分に厚い膜厚で中間層が形成され、単結晶基板上における凸部上の厚さとＣ面上の厚さの比が特定の範囲となり、かつ、Ｃ面上において単結晶相であるとともに凸部上において多結晶相である中間層が得られる。その結果、本発明の半導体発光素子の製造方法によれば、中間層上に積層された半導体層の転位密度が少なく、半導体層が結晶性の優れたものが得られる。
また、本発明のランプは、半導体層が結晶性の優れた本発明の半導体発光素子を備えたものであるので、高温環境下での出力低下が少ない優れたものとなる。
図１は、本発明の半導体発光素子の一例を示す断面図である。 図２は、図１に示す半導体発光素子のうち、基板と中間層とＩＩＩ族窒化物半導体層とを示した部分拡大断面図である。 図３は、図１に示す半導体発光素子を構成する基板のみを示した平面図の一例である。 図４は、図１に示す半導体発光素子のうち、ＬＥＤ構造を構成するｎ型半導体層、発光層及びｐ型半導体層を示した部分拡大断面図の一例である。 図５（ａ）は、プラズマスパッタリング法によって中間層を成膜する中間層形成工程を示した工程図であり、図５（ｂ）は、凸部の側面に入射するスパッタ粒子の角度分布とスパッタ粒子数との関係を示したグラフであり、図５（ｃ）は、Ｃ面に入射するスパッタ粒子の角度分布とスパッタ粒子数との関係を示したグラフである。 図６（ａ）は、プラズマスパッタリング法によって中間層を成膜する工程を示した工程図であり、図６（ｂ）は、凸部の側面に入射するスパッタ粒子の角度分布とスパッタ粒子数との関係を示したグラフであり、図６（ｃ）は、Ｃ面に入射するスパッタ粒子の角度分布とスパッタ粒子数との関係を示したグラフである。 図７は、基板のＣ面をプラズマ中に配置して中間層を形成する方法の一例を説明するための工程図である。 図８は、本実施形態のランプの一例を模式的に示した概略図である。 図９は、実施例１〜実施例５、比較例１〜比較例２の発光素子の温度と発光出力（出力比）との関係を示したグラフである。 図１０は、実施例１を構成する中間層を、透過型電子顕微鏡（ＴＥＭ）を用いて撮影した画像である。 図１１は、比較例１を構成する中間層を、透過型電子顕微鏡（ＴＥＭ）を用いて撮影した画像である。
以下、図面を参照して本発明を詳細に説明する。なお、以下の説明で用いる図面は、本発明を説明するために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
「半導体発光素子」
図１は、本発明の半導体発光素子１の一例を示す断面図である。図１に示す半導体発光素子（以下、発光素子と略称することがある）１は、複数の凸部１２が形成されてなる基板（単結晶基板）１０１と、基板１０１を覆うように形成された中間層（バッファ層）１０２と、中間層１０２上に積層されたＩＩＩ族窒化物半導体層１０３と、ＩＩＩ族窒化物半導体層１０３上に形成されたＬＥＤ構造（発光層を含む半導体層をＬＥＤ構造ともいう。）２０とを備えるものである。
なお、図１に示すように、中間層１０２とＬＥＤ構造２０（半導体層）との間には、ＬＥＤ構造２０の結晶性を向上させるために、ＩＩＩ族窒化物半導体層１０３が設けられていることが好ましいが、中間層１０２に接してＬＥＤ構造２０が設けられていてもよい。
また、図１に示すＬＥＤ構造２０は、ｎ型半導体層１０４、発光層１０５及びｐ型半導体層１０６の各層がこの順で積層されてなるものである。
また、図１において、符号１０７は正極ボンディングパッドを示し、符号１０８は負極ボンディングパッドを示している。
また、図２は、図１に示す発光素子１のうち、基板１０１と中間層１０２とＩＩＩ族窒化物半導体層１０３とを示した部分拡大断面図であり、図３は、図１に示す発光素子１を構成する基板１０１のみを示した平面図である。
また、図４は、図１に示す発光素子１のうち、ＬＥＤ構造２０を構成するｎ型半導体層１０４、発光層１０５及びｐ型半導体層１０６を示した部分拡大断面図である。
（基板形状）
図１に示す発光素子１を構成する基板１０１のＣ面１１からなる上面（主面）１０上には、図２および図３に示すように、複数の凸部１２が形成されている。図３に示すように、基板１０１の上面１０において凸部１２の形成されていない部分は、（０００１）Ｃ面１１からなる平面とされている。したがって、図２および図３に示すように、基板１０１の上面１０は、平面である（０００１）Ｃ面１１と、複数の凸部１２とから構成されている。
凸部１２は、図２および図３に示すように、Ｃ面１１に非平行の表面１２ｃからなるものであり、表面１２ｃに（０００１）Ｃ面が現れておらず、側面１２ｂを構成する斜面に結晶面が露出されたものである。
本発明において（０００１）Ｃ面１１からなる平面には、平面の面方位に（０００１）方向から±３°の範囲でオフ角が付与されたものも含まれる。また、Ｃ面１１に非平行の表面１２ｃとは、（０００１）Ｃ面１１から±３°の範囲と平行な表面のない表面１２ｃであることを意味する。
図１〜図３に示す凸部１２は、基部１２ａの平面形状が略円形であり、上部に向かって徐々に外形が小さくなる略円錐状（円錐状を含む）の形状とされている。また、凸部１２の平面配置は、図１〜図３に示すように、碁盤目状に等間隔に配置されている。
本実施形態においては、図１および図２に示すように、凸部１２は、基部幅ｄ１が０．０５〜５μｍ、高さｈが０．０５〜５μｍ、かつ高さｈが基部幅ｄ１の１／４以上のものとされており、隣接する凸部１２間の間隔ｄ２が基部幅ｄ１の０．５〜５倍とされている。ここで、凸部１２の基部幅ｄ１とは、凸部１２の底辺（基部１２ａ）における最大幅の長さ（凸部１２の最大径）のことをいう。また、隣接する凸部１２の間隔ｄ２とは、最近接した凸部１２の基部１２ａの縁の間の距離をいう。
隣接する凸部１２間の間隔ｄ２は、基部幅ｄ１の０．５〜５倍とされることが好ましい
。凸部１２間の間隔ｄ２が基部幅ｄ１の０．５倍未満であると、基板１０１上に中間層（バッファ層）１０２を介し下地層（ＩＩＩ族窒化物半導体層１０３）をエピタキシャル成長させる際に、Ｃ面１１上からの結晶成長と共にファセット成長する際に生じる転移密度が増大する可能性が高くなる。その結果、中間層１０２上に形成されるＬＥＤ構造２０となるＩＩＩ族窒化物半導体の転位密度が多くなり、発光素子１の出力や電気特性等の悪化につながってしまう。また、凸部１２間の間隔ｄ２が基部幅ｄ１の５倍を超えると、基板１０１と、基板１０１上に形成された中間層１０２との界面での光の乱反射の機会が減少し、光の取り出し効率を十分に向上させることができなくなる恐れがある。
また、基部幅ｄ１は０．０５〜５μｍとされることが好ましい。基部幅ｄ１が０．０５μｍ未満であると、基板１０１を用いて発光素子１を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。また、基部幅ｄ１が５μｍを超えると、Ｃ面１１上からの結晶成長と共にファセット成長する領域が多くなり、凸部１２の上部を埋めるＩＩＩ族窒化物半導体層１０３表面の平坦性が悪くなり、ＬＥＤ構造２０となるＩＩＩ族窒化物半導体の結晶性が不十分となる恐れがある。
また、凸部１２の高さｈは０．０５〜５μｍとされることが好ましい。凸部１２の高さｈが０．０５μｍ未満であると、基板１０１を用いて発光素子１を形成した場合に、光を乱反射させる効果が十分に得られない恐れがあるばかりでなく、均一な下地層（ＩＩＩ族窒化物半導体層１０３）の形成を妨げてしまう恐れが生じる。また、凸部１２の高さｈが５μｍを超えると、表面１０３ａの平坦なＩＩＩ族窒化物半導体層１０３が得られる半導体層１０３の膜厚が厚くなり、ＩＩＩ族窒化物半導体層１０３の所定の厚み範囲内において、凸部１２上のピットが埋まらず、ＩＩＩ族窒化物半導体層１０３の表面平坦性が問題となってしまう。また、このＩＩＩ族窒化物半導体層１０３の表面平坦性が改善する為に、さらにＩＩＩ族窒化物半導体層１０３を成長させると、多大なコストアップとなってしまい、実用上好ましくない。
また、凸部１２の高さｈは基部幅ｄ１の１／４以上とされることが好ましい。凸部１２
の高さｈが基部幅ｄ１の１／４未満であると、基板１０１を用いて発光素子１を形成した場合における光を乱反射させる効果や、光の取り出し効率を向上させる効果が十分に得られない恐れがある。
なお、凸部１２の形状は、図１〜図３に示された略円錐状に限定されるものではなく、Ｃ面１１に非平行の表面を有するものであれば、いかなる形状であってもよく、例えば、側面が外側に向かって湾曲したお椀状（半球状）の形状とされていてもよいし、基部の平面形状が略多角形であり、上部に向かって徐々に外形が小さくなる形状とされており、側面１２が外側に向かって湾曲している形状であってもよいし、側面が上部に向かって徐々に外形が小さくなる斜面からなる略多角錐状とされていてもよい。また、側面の傾斜角度が多段階的に変化する形状であってもよい。
また、凸部１２の平面配置も、図１〜図３に示す例に限定されるものではなく、等間隔であってもよいし、等間隔でなくてもよい。また、凸部１２が等間隔で配置されている場合、その平面配置は、四角形状であってもよいし、三角形状であってもよいし、ランダムであってもよい。
（基板材料）
本実施形態の発光素子１において、基板１０１に用いられる材料は、基板１０１上に接して形成される層であるＩＩＩ族窒化物半導体層１０３またはＬＥＤ構造２０を構成するＩＩＩ族窒化物半導体を表面にエピタキシャル成長できるＣ面からなる主面を有する単結晶基板材料であればよく、特に限定されるものではなく、各種材料を選択して用いることができる。
本実施形態においては、特に、基板１０１として、（０００１）Ｃ面を主面とするサファイア単結晶からなるものを用いることが好ましい。
（中間層）
図１および図２に示すように、基板１０１上には、基板１０１の上面１０を覆うように、ＡｌＮからなる中間層（バッファ層）１０２が形成されている。中間層１０２は、基板１０１とＩＩＩ族窒化物半導体層１０３（ＩＩＩ族窒化物半導体層１０３が設けられていない場合にはＬＥＤ構造２０）との格子定数の違いを緩和して、ＩＩＩ族窒化物半導体層１０３およびＬＥＤ構造２０（またはＬＥＤ構造２０）の結晶性を向上させることができるものである。
Ｃ面１１上における中間層１０２は、単結晶相であるＡｌＮからなるものとされている。本実施形態においては、ＡｌＮからなる単結晶相は、Ｃ面１１上において連続して形成されている。このため、Ｃ面１１上に形成された中間層１０２の単結晶相からのみＣ軸方向に配向した単結晶層をエピタキシャル成長させて、中間層１０２上に優れた結晶性を有するＩＩＩ族窒化物半導体層１０３を容易に形成することができ、ＩＩＩ族窒化物半導体層１０３上にＬＥＤ構造２０となるＩＩＩ族窒化物半導体を形成することにより、良好な結晶性を有するＬＥＤ構造２０を実現できる。
また、凸部１２上における中間層１０２は、多結晶相を含むＡｌＮからなり、非晶質相であるＡｌＮも含まれている。
多結晶相を含むＡｌＮからなる中間層１０２は、バッファ層としての効果を発揮しない。したがって、凸部１２上の多結晶相を含むＡｌＮからなる中間層１０２上に成長するＩＩＩ族窒化物半導体層１０３は、エピタキシャル成長せず多結晶となる。しかし、Ｃ面１１に形成された単結晶相のＡｌＮからなる中間層１０２上から成長した単結晶のＩＩＩ族窒化物半導体層１０３が、凸部１２上のＩＩＩ族窒化物半導体層１０３を覆うように横方向に成長していき、凸部による転位は収束していく。この結果、ＩＩＩ族窒化物半導体層１０３の結晶性が良好となる。しかも、本実施形態の発光素子１は、基板１０１の凸部１２上に形成された中間層１０２に、さらに非晶質相が含まれている。非晶質相ＡｌＮからなる中間層１０２は、バッファ層として全く機能せず、非晶質相ＡｌＮからなる中間層１０２の上にはＩＩＩ族窒化物半導体層１０３は成長しない。このように、本実施形態の発光素子１では、凸部１２上のＩＩＩ族窒化物半導体層１０３の結晶において、転位・欠陥の発生が少なくなり、結晶性がさらに良好となる。
また、中間層１０２は、図２に示すように、凸部１２上の膜厚ｔ２がＣ面１１上の膜厚ｔ１よりも小さく、基板１０１のＣ面１１上の膜厚ｔ１に対する凸部１２上の膜厚ｔ２が６０％以上（（ｔ２／ｔ１）×１００≧６０（％））、好ましくは６０（％）〜９０（％）であるものとされている。基板１０１のＣ面１１上の膜厚ｔ１に対する凸部１２上の膜厚ｔ２が６０％未満であると、凸部上の中間層１０２は多結晶相であり、アモルファス層を含むだけでなく、Ｃ面１１上の中間層１０２の結晶性が悪く、この領域でも多結晶相が成長してしまう。その結果、中間層１０２上に形成されるＬＥＤ構造２０となるＩＩＩ族窒化物半導体の転位密度が多くなり、半導体発光素子１の発光出力や電気特性、温度特性が不十分となる。
このように中間層１０２は、凸部上の膜厚ｔ２とＣ面１１上の膜厚ｔ１において、膜厚ｔ２＜膜厚ｔ１の関係が好ましく、基板１０１のＣ面１１上の膜厚ｔ１に対する凸部１２上の膜厚ｔ２が６０％以上（（ｔ２／ｔ１）×１００≧６０（％））であり、Ｃ面１１上において単結晶相であるとともに凸部１２上において多結晶相であるＡｌＮからなるものであるので、中間層１０２上に積層された層（本実施形態においてはＩＩＩ族窒化物半導体層１０３）の転位密度が少ないものとなり、ＩＩＩ族窒化物半導体層１０３上に形成されるＬＥＤ構造２０となるＩＩＩ族窒化物半導体が良好な結晶性を有するものとなる。この結果、本実施形態のＩＩＩ族窒化物半導体からなる半導体発光素子は、温度の高い状態において高い発光特性（温度特性）を維持することができる。
また、Ｃ面１１上の中間層１０２の厚みは０．０１〜０．５μｍのものとすることが好ましい。Ｃ面１１上の中間層１０２の厚みが０．０１μｍ未満であると、中間層１０２によって、基板１０１とＩＩＩ族窒化物半導体層１０３（ＩＩＩ族窒化物半導体層１０３が設けられていない場合にはＬＥＤ構造２０）との格子定数の違い緩和する効果が十分に得られない場合がある。また、Ｃ面１１上の中間層１０２の厚みが０．５μｍを超えると、中間層１０２のとしての機能には変化が無いのにも関わらず、中間層１０２の成膜処理時間が長くなり、生産性が低下する虞がある。
（ＩＩＩ族窒化物半導体層）
図１に示すように、中間層１０２上には、凸部１２が形成されていることに起因する凹凸を埋め込むように、ＩＩＩ族窒化物半導体層１０３が積層されている。このため、本実施形態においては、ＩＩＩ族窒化物半導体層１０３上に形成されたＬＥＤ構造２０となるＩＩＩ族窒化物半導体の結晶性が、より一層良好なものとなっている。
図２に示すＩＩＩ族窒化物半導体層１０３の最大厚さＨ１が、凸部１２の高さｈ１の２倍以上であると、表面１０３ａの平坦なＩＩＩ族窒化物半導体層１０３が得られるため好ましい。ＩＩＩ族窒化物半導体層１０３の最大厚さＨ１が、凸部１２の高さｈ１の２倍未満であると、凸部１２を埋め込んで成長したＩＩＩ族窒化物半導体層１０３の表面１０３ａの平坦性が不十分となり、ＩＩＩ族窒化物半導体層１０３上に積層したＬＥＤ構造２０を構成するＩＩＩ族窒化物半導体の結晶性が悪くなる場合がある。
ＩＩＩ族窒化物半導体層１０３としては、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ
≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）からなるものが挙げられる。特に、ＩＩＩ族窒化物半導体層１０３が、ＡｌｘＧａｙＮ１−ｘ−ｙ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ＝１）からなる組成のものである場合、結晶性の良いＩＩＩ族窒化物半導体１０３となるため好ましい。
また、ＩＩＩ族窒化物半導体層１０３の結晶性を良くするためには、ＩＩＩ族窒化物半導体層１０３は不純物がドーピングされていないものであることが望ましい。しかし、ｐ型あるいはｎ型の導電性が必要である場合には、アクセプター不純物あるいはドナー不純物を添加してもよい。
（ＬＥＤ構造（半導体層））
ＬＥＤ構造２０は、ＩＩＩ族窒化物半導体から各々なるｎ型半導体層１０４と発光層１０５とｐ型半導体層１０６とを有するものである。ＬＥＤ構造２０は、ＭＯＣＶＤ法で形成すると結晶性の良いものが得られる。
ｎ型半導体層１０４は、図４に示すように、通常ｎコンタクト層１０４ａとｎクラッド層１０４ｂとから構成される。ｎコンタクト層１０４ａはｎクラッド層１０４ｂを兼ねることも可能である。
ｎコンタクト層１０４ａは、負極を設けるための層である。ｎコンタクト層１０４ａに
はｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０
２０／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負
極との良好なオーミック接触の維持の点で好ましい。ｎ型不純物としては、特に限定され
ないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げ
られる。
ｎクラッド層１０４ｂは、発光層１０５へのキャリアの注入とキャリアの閉じ込めを行なう層である。ｎクラッド層１０４ｂのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３である。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
また、ｎクラッド層１０４ｂは、超格子構造を含む層であってもよい。ｎクラッド層１０４ｂが、超格子構造を含んだ層である場合、発光出力が格段に向上するため、電気特性の優れた発光素子１となる。
発光層１０５としては、単一量子井戸構造あるいは多重量子井戸構造などの発光層１０５がある。多重量子井戸構造の発光層１０５の場合は、図４に示すように、井戸層１０５ｂと、井戸層１０５ｂよりバンドギャップエネルギーが大きい障壁層１０５ａとを備えるものとする。井戸層１０５ｂおよび障壁層１０５ａには、不純物をドープしてもしなくてもよい。
ｐ型半導体層１０６は、図４に示すように、ｐクラッド層１０６ａとｐコンタクト層１０６ｂとからなるものであることが好ましい。なお、ｐコンタクト層１０６ｂは、ｐクラッド層１０６ａを兼ねていてもよい。
ｐクラッド層１０６ａは、発光層１０５へのキャリアの閉じ込めとキャリアの注入を行
なう層である。ｐクラッド層１０６ａとしては、発光層１０５のバンドギャップエネルギ
ーより大きくなる組成であり、発光層１０５へのキャリアの閉じ込めができるものであれ
ば特に限定されないが、好ましくは、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦０．４）のものが挙
げられる。ｐクラッド層１０６ａが、このようなＡｌＧａＮからなると、発光層へのキャ
リアの閉じ込めの点で好ましい。
ｐクラッド層１０６ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
また、ｐクラッド層１０６ａは、複数回積層した超格子構造としてもよい。ｐクラッド層１０６ａが、超格子構造を含んだ層構成である場合、発光出力が格段に向上するため、電気特性の優れた発光素子１となる。
ｐコンタクト層１０６ｂは、正極を設けるための層である。ｐコンタクト層１０６ｂは
、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．４）が好ましい。Ａｌ組成が上記範囲であると、良
好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。また、ｐコンタクト層１０６ｂは、ｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３の濃度、好ましくは５×１０１９〜５×１０２０／ｃｍ３の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。
（電極）
正極ボンディングパッド１０７は、ｐ型半導体層１０６と接する透光性導電酸化膜層からなる透光性正極１０９上の一部に設けられている。
透光性正極１０９は、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（ＺｎＯ−Ａｌ２Ｏ
３）、ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−Ｇａ２Ｏ３）から選ばれる少
なくとも一種類を含んだ材料を、この技術分野でよく知られた慣用の手段で設けることが
できる。また、透光性正極１０９の構造も、従来公知の構造を含めて如何なる構造のもの
も何ら制限なく用いることができる。また、透光性正極１０９は、ｐ型半導体層１０６上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。
正極ボンディングパッド１０７は、回路基板やリードフレーム等との電気接続のために
設けられる。正極ボンディングパッド１０７としては、Ａｕ、Ａｌ、ＮｉおよびＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造を何ら制限無く用いることができる。
負極ボンディングパッド１０８は、ＬＥＤ構造２０のｎ型半導体層１０４に接するように形成される。このため、負極ボンディングパッド１０８を形成する際には、発光層１０５およびｐ型半導体層１０６の一部を除去してｎ型半導体層１０４のｎコンタクト層を露出させ、この上に負極ボンディングパッド１０８を形成する。
負極ボンディングパッド１０８としては、各種組成や構造が周知であり、これら周知の
組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で
設けることができる。
［半導体発光素子の製造方法］
以下、本発明に係る半導体発光素子の製造方法の一実施形態について、図面を適宜参照して説明する。
（基板加工工程）
基板加工工程では、図３に示すように、基板１０１のＣ面１１からなる上面（主面）１０上に複数の凸部１２を形成する。本実施形態の基板加工工程においては、基板１０１上における凸部１２の平面配置を規定するマスクを形成するパターニング工程と、パターニング工程によって形成されたマスクを使って基板１０１をエッチングして凸部１２を形成するエッチング工程とを行なう。
パターニング工程は、一般的なフォトリソグラフィー法で行なうことができる。基板加
工工程において形成する凸部１２の基部１２ａの基部幅ｄ１は５μｍ以下であることが好
ましいため、基板１０１の表面全面を均一にパターニングするためには、フォトリソグラフィー法のうちステッパー露光法を用いるのが好ましい。しかし、１μｍ以下の基部幅ｄ１の凸部１２のパターンを形成させるためには、高価なステッパー装置が必要となり高コストとなる。そのため、１μｍ以下の凸部幅ｄ１のパターンを形成させる場合には、光ディスクの分野で使用されているレーザー露光法、もしくはナノインプリント法を用いることが好ましい。
エッチング工程において基板１０１をエッチングする方法としては、ドライエッチング
法やウェットエッチング法が挙げられる。エッチング方法としてウェットエッチング法を
用いる場合、基板１０１の結晶面が露出されるため、基板１０１上に非平行の表面１２ｃからなる凸部１２を形成することが難しい。このため、ドライエッチング法を用いることが好ましい。
非平行の表面１２ｃからなる凸部１２は、上述したパターニング工程で形成されたマスクが消失するまで、基板１０１をドライエッチングする方法により形成することが出来る。より具体的には、例えば、基板１０１上にレジストを形成し、所定の形状にパターニングした後、例えばオーブンを用いて１１０℃で３０分の熱処理を行なうポストベークを行って、レジストの側面をテーパ状とする。次いで、横方向のエッチングを促進させる所定の条件でレジストが消失するまで、例えば、ＢＣｌ３とＣｌ２の混合ガスを用いるドライエッチングを行なう方法などによって形成できる。
また、非平行の表面１２ｃからなる凸部１２は、マスクを使って基板をドライエッチングした後、残ったマスクを剥離して基板１０１を再度ドライエッチングする方法によっても形成出来る。より具体的には、例えば、基板１０１上にレジストを形成し、所定の形状にパターニングした後、例えばオーブンを用いて１１０℃で３０分の熱処理を行なうポストベークを行って、レジストの側面をテーパ状とする。次いで、横方向のエッチングを促進させる所定の条件でドライエッチングを行ない、レジストが消失する前にドライエッチングを中断する。その後、レジストを剥離してドライエッチングを再開し、所定量エッチングを行なう方法によって形成できる。この方法で形成された凸部１２は、高さの面内均一性に優れたものとなる。
また、エッチング方法としてウェットエッチング法を用いる場合、ドライエッチング法
と組み合わせることにより、基板１０１上に非平行の表面１２ｃからなる凸部１２を形成できる。
例えば、基板１０１がサファイア単結晶からなるものである場合、例えば、２５０℃以
上の高温とした燐酸と硫酸との混酸などの酸を用いることによりウェットエッチングする
ことができる。
ウェットエッチング法とドライエッチング法と組み合わせる方法としては、例えば、マ
スクが消失するまで基板１０１をドライエッチングした後、高温の酸を用いて所定量ウェ
ットエッチングする方法が挙げられる。このような方法を用いて基板１０１上に凸部１２を形成することにより、凸部１２の側面１２ｂを構成する斜面に結晶面が露出され、凸部１２の斜面の角度の再現性を向上させることができる。また、基板１０１の上面１０にＣ面１１からなる結晶面を再現性よく露出させることができる。
また、ウェットエッチング法とドライエッチング法と組み合わせる方法としては、上記
の方法の他、マスクとしてＳｉＯ２などの酸に耐性のある材料からなるマスクを形成して
ウェットエッチングを行なった後、マスクを剥離し、横方向のエッチングを促進させる所
定の条件でドライエッチングを行なう方法によっても形成できる。この方法で形成された
凸部１２は、高さの面内均一性に優れたものとなる。また、この方法を用いて凸部１２を
形成した場合も、凸部１２の側面１２ｂを構成する斜面の角度の再現性が向上されたものとなる。
なお、本実施形態においては、凸部１２を形成するためにエッチングする方法を行なう場合を例に挙げて説明したが、本発明は上記方法に限定されるものではない。例えば、基板１０１上に凸部１２となる材料を堆積させることにより凸部１２を形成してもよい。基板１０１上に凸部１２となる材料を堆積させる方法としては、スパッタ法、蒸着法、ＣＶＤ法などを使用できる。また、凸部１２となる材料としては、基板１０１とほぼ同等の屈折率を有する材料を用いることが好ましく、サファイアからなる基板に対しては、Ａｌ２Ｏ３、ＳｉＮ、ＳｉＯ２等を用いることができる。
（中間層形成工程）
次に、本実施形態においては、基板１０１の上面（主面）１０上に、Ａｌをターゲットに用いて、窒素を含む雰囲気中で行うプラズマスパッタリング法によってＡｌＮからなる中間層１０２を形成する中間層形成工程を行う。
中間層１０２を基板１０１の上面１０上に形成する場合、基板１０１に前処理を施してから中間層１０２を形成することが望ましい。
前処理としては、例えば、スパッタ装置のチャンバ内に基板１０１を配置し、中間層１０２を形成する前に基板表面をスパッタするなどの方法によって行うことができる。具体的には、チャンバ内において、基板１０１をＡｒやＮ２のプラズマ中に曝す事によって上面１０を洗浄する前処理を行なうことができる。ＡｒガスやＮ２ガスなどのプラズマを基板１０１の上面１０に作用させることで、基板１０１の上面１０に付着した有機物や酸化物を除去することができる。この場合、ターゲットにパワーを印加せずに、基板１０１とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板１０１に作用する。
基板１０１に前処理を行なった後、基板１０１上に、プラズマスパッタリング法によって中間層１０２を成膜する。本実施形態においては、ターゲットとして最大径の大きいものを用いるとともに、ターゲットと基板１０１とを近くに配置して、以下に示す式（１）に示す関係が成立する第１条件を満たす条件で中間層１０２を形成する。
図５は、本実施形態の半導体発光素子の製造方法を説明するための模式図である。図５（ａ）は、プラズマスパッタリング法によって中間層１０２を成膜する中間層形成工程を示した工程図であり、図５（ｂ）は、凸部１２の側面１２ｂに入射するスパッタ粒子の角度分布とスパッタ粒子数との関係を示したグラフであり、図５（ｃ）は、Ｃ面１１に入射するスパッタ粒子の角度分布とスパッタ粒子数との関係を示したグラフである。なお、図５（ｂ）および図５（ｃ）における角度分布０°の位置は、スパッタ粒子がＣ面１１に直角に入射する角度を示し、図５（ｂ）に示す点線は、スパッタ粒子が凸部１２の側面１２ｂに入射可能な角度範囲を示し、図５（ｃ）に示す点線は、スパッタ粒子がＣ面１１に入射可能な角度範囲を示している。
（第１条件）
図５（ａ）に示すように、基板１０１の凸部１２の高さをｈとし、凸部１２の最大径をｄとし、ターゲットＴの最大径をＤとし、ターゲットＴと基板１０１のＣ面１１との距離をＨとしたとき、Ｄ／Ｈ＞ｄ／ｈ・・・式（１）の関係が成立する。
また、Ｄ／Ｈの値は、ｄ／ｈの値の５倍以下が好ましく、さらに３倍以下が好ましい。Ｄ／Ｈの値がｄ／ｈの値の５倍を超える場合、ターゲットＴの材料のコストアップ高となり、さらにターゲットＴと基板１０１のＣ面１１との距離Ｈが大きい場合には、スパッタリング時のプラズマが不安定で放電できなくなる恐れが生じる。Ｄ／Ｈの値がｄ／ｈの値の５倍を超える場合において、凸部１２の最大径ｄが小さい場合には、光を乱反射させる効果が十分に得られない恐れがあり、凸部１２の高さｈが大きい場合には、表面１０３ａの平坦なＩＩＩ族窒化物半導体層１０３を得るためのＩＩＩ族窒化物半導体層１０３の膜厚が厚くなり過ぎ、多大なコストアップとなってしまう。
本実施形態においては、第１条件を満たす条件で中間層１０２を形成するので、図５（ａ）および図５（ｂ）に示すように、凸部１２の側面１２ｂにおいては、入射可能な角度範囲全部の広い入射角度範囲でスパッタ粒子が入射しており、入射角度の平均値は側面１２ｂのターゲットＴと対向している側に偏っている。また、図５（ａ）および図５（ｃ）に示すように、Ｃ面１１においては、入射可能な角度範囲全部の広い入射角度範囲でスパッタ粒子が入射しており、入射角度の平均値は略０°となっている。
その結果、本実施形態においては、基板１０１上の位置に関わらず、凸部１２上においてもＣ面１１上と同様に、十分に厚い膜厚で中間層１０２が形成され、基板１０１上における中間層１０２の膜厚差が小さいものとなり、基板１０１のＣ面１１上の膜厚ｔ１に対する凸部１２上の膜厚ｔ２が６０％以上（（ｔ２／ｔ１）×１００≧６０（％））であり、なおかつ、Ｃ面１１上において単結晶相であるとともに凸部１２上において多結晶相であるＡｌＮからなる中間層１０２が形成される。
ここで、第１条件を満たさない条件で中間層１０２を形成する場合について図６を用いて説明する。
図６（ａ）は、プラズマスパッタリング法によって中間層１０２を成膜する工程を示した工程図であり、図６（ｂ）は、凸部１２の側面１２ｂに入射するスパッタ粒子の角度分布とスパッタ粒子数との関係を示したグラフであり、図６（ｃ）は、Ｃ面１１に入射するスパッタ粒子の角度分布とスパッタ粒子数との関係を示したグラフである。なお、図６（ｂ）および図６（ｃ）における角度分布０°の位置は、スパッタ粒子がＣ面１１に直角に入射する角度を示し、図６（ｂ）に示す点線は、スパッタ粒子が凸部１２の側面１２ｂに入射可能な角度範囲を示し、図６（ｃ）に示す点線は、スパッタ粒子がＣ面１１に入射可能な角度範囲を示している。
図６に示す例では、ターゲットＴの最大径Ｄが小さく、ターゲットＴと基板１０１のＣ面１１との距離Ｈが遠いため、上記式（１）の関係が成立せず、第１条件を満たさない。
このように図６に示す例では、第１条件を満たさない条件で中間層１０２を形成するので、図６（ａ）に示すように、スパッタ粒子の直進性が高くなる。したがって、図６（ａ）および図６（ｂ）に示すように、凸部１２の側面１２ｂにおいては、入射可能な角度範囲に対して狭い入射角度範囲でスパッタ粒子が入射しており、入射角度の平均値は略０°となっている。また、図６（ａ）および図６（ｃ）に示すように、Ｃ面１１においても、入射可能な角度範囲に対して狭い入射角度範囲でスパッタ粒子が入射しており、入射角度の平均値は略０°となっている。
したがって、図６に示す例では、凸部１２の側面１２ｂにおいては、Ｃ面１１と比較して中間層１０２の膜厚が薄くなり、基板１０１のＣ面１１上の膜厚ｔ１に対する凸部１２上の膜厚ｔ２が６０％以上（（ｔ２／ｔ１）×１００≧６０（％））とならないし、凸部１２上において多結晶相であるＡｌＮからなる中間層１０２が形成されない。
さらに、図６に示す例では、基板１０１の最も外側に位置する凸部１２上の中間層１０２の厚みが、基板１０１の中心部に位置する凸部１２上の中間層１０２の厚みと比較して非常に薄いものとなり、基板１０１上における中間層１０２の膜厚差が大きいものとなる。
また、中間層１０２を成膜するスパッタ装置としては、高周波式の電源を持ち、ターゲット内でマグネットの位置を動かすことができる機構を有するものを用いることが好ましい。さらに、中間層１０２を成膜する際には、基板１０１のＣ面１１をプラズマ中に配置して中間層１０２を形成することが好ましい。
図７は、基板１０１のＣ面１１をプラズマ中に配置して中間層１０２を形成する方法の一例を説明するための工程図である。基板１０１のＣ面１１をプラズマ中に配置して中間層１０２を形成する方法としては、特に限定されないが、例えば、図７に示すように、ターゲットＴにバイアスを印加し、基板側をアース（接地）することにより基板１０１のＣ面１１をプラズマ中に配置する方法や、ターゲットＴにバイアスを印加し、基板１０１をバイアスから電気的に浮かせてプラズマＰ中に基板１０１のＣ面１１を配置する方法、もしくは基板１０１側にもバイアスを印加する方法などが挙げられる。
本実施形態において、基板１０１のＣ面１１をプラズマ中に配置して中間層１０２を形成した場合、スパッタ粒子の直進性を低下させ、スパッタ粒子の斜め成分を多くすることができ、凸部１２の側面１２ｂに中間層１０２が形成されやすくなり、凸部１２上において多結晶相が形成されやすくなる。その結果、凸部１２上にも十分に厚い膜厚で中間層１０２が形成され、基板１０１のＣ面１１上の膜厚ｔ１に対する凸部１２上の膜厚ｔ２が６０％以上（（ｔ２／ｔ１）×１００≧６０（％））となり、なおかつ、Ｃ面１１上において単結晶相であるとともに凸部１２上において多結晶相であるＡｌＮからなる中間層１０２を容易に形成できる。
中間層１０２は、上述したスパッタ法だけでなく、ＭＯＣＶＤ法で形成することは可能である。しかし、基板１０１の上面１０に凸部１２が形成されているため、ＭＯＣＶＤ法で中間層を形成すると、上面１０で原料ガスの流れが乱れてしまう。このため、ＭＯＣＶＤ法で基板１０１のＣ面上に積層した中間層１０２の厚さは均一性が悪いものになる。また、凸部１２上にはほとんど中間層１０２は形成されない。これに対し、スパッタ法は、原料粒子の直進性が高いので、上面１０の形状に影響を受けずに、凸部１２上の中間層１０２の厚さとＣ面１１上の中間層１０２の厚さの比を好ましい範囲とすることが可能である。したがって、中間層１０２はスパッタ法で形成される。
（エピ工程）
次に、中間層１０２上に、ＩＩＩ族窒化物半導体からなるＬＥＤ構造２０を形成するＬＥＤ構造形成工程を行う。本実施形態では、中間層形成工程の後、ＬＥＤ構造形成工程を行う前に、中間層１０２の形成された基板１０１の上面１０上に、ＡｌｘＧａｙＮ１−ｘ−ｙ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ＝１）からなる組成の単結晶のＩＩＩ族窒化物半導体層１０３をエピタキシャル成長させて、凸部１２をＩＩＩ族窒化物半導体層１０３で埋めるエピ工程を行なう。
例えば、サファイア基板の表面に直接（または中間層１０２を介して）単結晶のＩＩＩ族窒化物半導体層１０３をエピタキシャル成長する場合、Ｃ面（または中間層１０２の単結晶相）からはＣ軸方向に配向した単結晶がエピタキシャル成長しやすく、その他の表面上（凸部１２上）からは単結晶のエピタキシャル成長が生じにくい傾向がある。また、ＭＯＣＶＤ法を用いてサファイア基板の表面に直接（または中間層１０２を介して）単結晶のＩＩＩ族窒化物半導体層１０３を成長させると、Ｃ面（または中間層１０２の単結晶相）からは単結晶層がエピタキシャル成長するが、Ｃ面（または中間層１０２の単結晶相）以外の表面上には単結晶層がエピタキシャル成長しない。したがって、ＩＩＩ族窒化物半導体層１０３の成長は、ＭＯＣＶＤ法により行なうことが好ましい。
本実施形態において、中間層１０２の形成された基板１０１の上面１０上に、ＭＯＣＶＤ法によりＩＩＩ族窒化物半導体層１０３をエピタキシャル成長させると、基板１０１のＣ面１１に非平行の表面１２ｃからなる凸部１２の表面１２ｃ上に形成された中間層１０２の多結晶相からは結晶が成長せず、基板１０１の（０００１）Ｃ面１１上に形成された中間層１０２の単結晶相からのみ、Ｃ軸方向に配向した単結晶層がエピタキシャル成長する。
また、凸部１２の形成された基板１０１の上面１０にＩＩＩ族窒化物半導体層１０３をＭＯＣＶＤ法でエピタキシャル成長させる場合、十分な表面平坦性や良好な結晶性を得るために、以下に示す成長条件とすることが望ましい。
（成長条件）
凸部１２の形成された基板１０１の上面１０にＩＩＩ族窒化物半導体層１０３をＭＯＣ
ＶＤ法でエピタキシャル成長させる場合、成長圧力および成長温度を以下に示す条件とす
ることが好ましい。成長圧力を低くし成長温度を高くすると、横方向の結晶成長が促進さ
れ、成長圧力を高くし成長温度を低くすると、ファセット成長モード（△形状）になる。
また、成長初期の成長圧力を高くすると、Ｘ線ロッキングカーブの半値幅（ＸＲＣ−ＦＷ
ＨＭ）が小さくなり、結晶性が向上する傾向がある。
したがって、凸部１２の形成された基板１０１の上面１０にＩＩＩ族窒化物半導体層１
０３をＭＯＣＶＤ法でエピタキシャル成長させる場合、ＩＩＩ族窒化物半導体層１０３の
膜厚が２μｍ程度以上になるまで（前半）と、ＩＩＩ族窒化物半導体層１０３を２μｍ程
度以上積層した後（後半）とで成長圧力を２段階に変化させることが好ましい。
前半は、成長圧力を４０ｋＰａ以上とすることが好ましく、６０ｋＰａ程度とすること
がより好ましい。成長圧力を４０ｋＰａ以上とすると、ファセット成長モード（△形状）
になり、転位が横方向に屈曲し、エピ表面に貫通しない。このため、成長圧力を高くする
と、低転位化され、結晶性が良好となると推定される。また、成長圧力を４０ｋＰａ未満
とすると、結晶性が悪化し、Ｘ線ロッキングカーブの半値幅（ＸＲＣ−ＦＷＨＭ）が大き
くなるため好ましくない。
しかし、成長圧力を４０ｋＰａ以上とすると、エピタキシャル成長させたＩＩＩ族窒化
物半導体層１０３の表面にピットが発生しやすくなり、十分な表面平坦性が得られない場
合がある。このため、成長圧力を４０ｋＰａ以上とする場合、成長温度を１１４０℃以下
とすることが好ましく、１１２０℃程度とすることがより好ましい。成長温度を１１４０
℃以下とすることで、成長圧力を４０ｋＰａ以上、好ましくは６０ｋＰａ程度とした場合
であっても、ピットの発生を十分に抑制できる。
また、後半は、成長圧力を４０ｋＰａ以下とすることが好ましく、２０ｋＰａ程度とす
ることがより好ましい。後半に成長圧力を４０ｋＰａ以下とすることで、横方向の結晶成
長を促進することができ、表面平坦性に優れたＩＩＩ族窒化物半導体層１０３が得られる
。以上の工程により、図２に示す積層構造が得られる。
次に、ＩＩＩ族窒化物半導体層１０３の形成された中間層１０２上に、ＩＩＩ族窒化物半導体からなるＬＥＤ構造２０を形成するＬＥＤ構造形成工程を行う。ＬＥＤ構造形成工程は、この技術分野でよく知られた周知の方法で行うことができる。
その後、この技術分野でよく知られた周知の方法を用いて、透光性正極１０９、正極ボンディングパッド１０７、負極ボンディングパッド１０８を設けることにより、図１に示す発光素子１が得られる。
本実施形態の発光素子１は、Ｃ面１１からなる上面１０上に複数の凸部１２が形成されてなる基板１０１と、基板１０１の主面１０を覆うように形成され、基板１０１のＣ面１１上の膜厚ｔ１に対する凸部１２上の膜厚ｔ２が６０％以上（（ｔ２／ｔ１）×１００≧６０（％））であり、Ｃ面１１上において単結晶相であるとともに凸部１２上において多結晶相であるＡｌＮからなる中間層１０２と、中間層１０２上に積層されたＩＩＩ族窒化物半導体からなるＬＥＤ構造２０とを具備してなるものであるので、中間層１０２上に積層されるＬＥＤ構造２０が良好な結晶性を有するものとなる。よって、本実施形態の発光素子１は、高温環境下での出力低下の少ないランプを形成し得るものとなる。
さらに、本実施形態の発光素子１は、基板１０１上に凸部１２を備えるものであるので、基板１０１の中間層１０２側の界面での光の乱反射により、優れた光取り出し効率が得られるものとなる。
また、本実施形態の発光素子１の製造方法は、基板１０１のＣ面１１からなる上面１０上に複数の凸部１２を形成する工程と、基板１０１の上面１０上に、Ａｌをターゲットに用いたプラズマスパッタリング法によってＡｌＮからなる中間層１０２を形成する中間層形成工程と、中間層１０２上にＩＩＩ族窒化物半導体からなるＬＥＤ構造２０を形成する工程とを具備し、中間層形成工程において、凸部１２の高さをｈとし、凸部１２の最大径をｄとし、ターゲットの最大径をＤとし、ターゲットと基板１０１のＣ面１１との距離をＨとしたとき、Ｄ／Ｈ＞ｄ／ｈの関係が成立する条件で中間層１０２を形成する方法であるので、基板１０１の主面１０を覆うように形成され、基板１０１のＣ面１１上の膜厚ｔ１に対する凸部１２上の膜厚ｔ２が６０％以上（（ｔ２／ｔ１）×１００≧６０（％））であり、Ｃ面１１上において単結晶相であるとともに凸部１２上において多結晶相であるＡｌＮからなる中間層１０２を備え、良好な結晶性を有するＬＥＤ構造２０を有する発光素子１が得られる。
また、本実施形態の製造方法では、中間層形成工程と、ＬＥＤ構造２０を形成する工程との間に、凸部１２を埋めるＩＩＩ族窒化物半導体層１０３を中間層１０２上に成長させるエピ工程とを備えるので、ＬＥＤ構造２０を構成するＩＩＩ族窒化物半導体の結晶中に転位などの結晶欠陥がより一層生じにくく、より良好な結晶性を有するＬＥＤ構造２０が得られる。
（ランプ）
本発明のランプ３は、本発明の半導体発光素子を備えるものである。本発明のランプ３としては、例えば、本発明の半導体発光素子と蛍光体とを組み合わせてなるものが挙げられる。本発明の半導体発光素子と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。
図８は、本実施形態のランプの一例を模式的に示した概略図である。図８に示すランプ３は、砲弾型のものであり、図１に示す発光素子１が備えられたものである。図８に示すランプ３においては、発光素子１の正極ボンディングパッド１０７がワイヤー３３で２本のフレーム３１、３２の内の一方（図８ではフレーム３１）に接着され、発光素子１の負極ボンディングパッド１０８がワイヤー３４で他方のフレーム３２に接合されることにより、発光素子１が実装されている。また、図８に示すように、発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。
本実施形態のランプ３は、本発明の発光素子１が備えられたものであるので、高温環境下での出力低下が少なく、優れた発光特性を備えたものとなる。
なお、本発明のランプは、図８に示す砲弾型のランプ３に限定されるものではなく、例えば、携帯のバックライト用などに用いられるサイドビュー型や、表示器などに用いられるトップビュー型等であってもよい。
次に、本発明を実施例および比較例を示してより詳細に説明するが、本発明はこれら
の実施例にのみ限定されるものではない。
［実施例１］
直径１００ｍｍ（直径４インチ）のサファイア基板の（０００１）Ｃ面上に、表１に示す「基部幅」「高さ」「基部幅／４」「隣接する凸部間の間隔」、表２に示す形状の複数の凸部を、以下に示すようにして形成した（基板加工工程）。すなわち、直径４インチのＣ面サファイア基板に公知のフォトリソグラフィー法でマスクを形成し、ドライエッチング法でサファイア基板をエッチングすることにより凸部を形成した。なお、露光法として、紫外光を用いたステッパー露光法を用いた。また、ドライエッチングにはＢＣｌ３とＣｌ２の混合ガスを用いた。
次に、複数の凸部の形成された基板を、中間層を形成するスパッタ装置のチャンバ内に入れて６００℃まで加熱し、チャンバ内に窒素ガスを１００ｓｃｃｍの流量で導入した後、チャンバ内の圧力を０．７Ｐａに保持して、基板を窒素プラズマに曝すことで、基板の表面を洗浄した（前処理）。
その後、複数の凸部の形成された基板の上面に、Ａｌをターゲットに用いたプラズマスパッタリング法によってＡｌＮからなる中間層を形成した（中間層形成工程）。中間層１０２を成膜するスパッタ装置としては、高周波式の電源を持ち、ターゲット内でマグネットの位置を動かすことができる機構を有するものを用いた。また、中間層は、図７に示すように、ターゲットＴにパワーを印加し、バイアスをアース（接地）することにより基板１０１のＣ面１１をプラズマ中に配置する方法により形成した。
より詳細には、スパッタ装置のチャンバ内にアルゴンおよび窒素ガスを導入し、基板の温度を、前処理を行った際の温度に保ったまま、２０００Ｗの高周波バイアスを金属Ａｌターゲット側に印加し、チャンバ内の圧力を１Ｐａに保ち、Ａｒガスを２５ｓｃｃｍ、窒素ガスを７５ｓｃｃｍ流通させた条件（ガス全体に対する窒素の比は７５％）で、複数の凸部の形成された基板上にＡｌＮからなる中間層を成膜した。成長レートは０．０８ｎｍ／ｓであった。なお、ターゲット内のマグネットは、前処理の際も中間層の成膜の際も回転させておいた。
また、中間層は、表１、表２および以下に示す第１条件を満たす条件で形成した。
（第１条件）
図５（ａ）に示すように、基板の凸部１２の高さｈを０．６μｍとし、凸部１２の最大径ｄ（基部幅）を１．２μｍとし、ターゲットＴの最大径Ｄを２３７ｍｍとし、ターゲットＴと基板１０１のＣ面１１との距離Ｈを６０ｍｍとしたとき、Ｄ／Ｈ＞ｄ／ｈ・・・式（１）の関係が成立する。
このようにして得られた中間層は、表２に示すように、Ｃ面上の膜厚ｔ１が２０ｎｍであり、凸部上の膜厚ｔ２が１２．５ｎｍであり、Ｃ面上の膜厚に対する前記凸部上の膜厚が６２．５％であった。また、中間層は、表２に示すように、Ｃ面上において単結晶相であり、凸部上において多結晶相であった。なお、中間層のＣ面上および凸部上の結晶相が、単結晶相であるか多結晶相であるかは、透過型電子顕微鏡（ＴＥＭ）を用いて中間層を撮影した画像を用いて確認した。
次に、中間層上に、以下に示す減圧ＭＯＣＶＤ法を用いてＩＩＩ族窒化物半導体層をエピタキシャル成長させた（エピ工程）。
まず、スパッタ装置から取り出した中間層まで形成された基板を、ＭＯＣＶＤ法によるＩＩＩ族窒化物半導体層の成長のための反応炉内に導入した。その後、基板の温度を１１２０℃に昇温させ、反応炉内の圧力を６０ｋＰａとした。基板温度が１１２０℃で安定したのを確認した後、トリメチルガリウム（ＴＭＧ）の気相成長反応炉内への供給を開始し、中間層上にアンドープのＧａＮ層からなるＩＩＩ族窒化物半導体層を膜厚が２μｍ程度以上になるまで（前半）エピタキシャル成長させた。
その後、反応炉内の圧力を２０ｋＰａとし、中間層上にアンドープのＧａＮ層からなるＩＩＩ族窒化物半導体層が３μｍの膜厚となるまで（後半）エピタキシャル成長させた。なお、ＩＩＩ族窒化物半導体層を成長させる際のアンモニアの量は、Ｖ族（Ｎ）／ＩＩＩ族（Ｇａ）比が６００となるように調節した。
次に、ＩＩＩ族窒化物半導体層上に、以下に示す方法でＩＩＩ族窒化物半導体からなるＬＥＤ構造となるｎ型半導体層、発光層、ｐ型半導体層の各層を積層した（ＬＥＤ構造形成工程）。
（ｎ型半導体層）
ｎ型半導体層として、ｎコンタクト層とｎクラッド層を形成した。まず、Ｖ族（Ｎ）／ＩＩＩ族（Ｇａ）比が４５０になるようにアンモニアの量を調整し、ＩＩＩ族窒化物半導体層の上にアンドープのＧａＮ層を１μｍ成長させ、続いて同じ条件下で、ドーパントガスであるモノシラン（ＳｉＨ4）ガスを用いて２μｍのｎ型ＧａＮ層からなるｎコンタクト層を形成した。Ｓｉのドープ量は５×１０18／ｃｍ3とした。ｎコンタクト層を成長させた後、ＴＭＧのバルブを閉めて、ＴＭＧの反応炉内への供給を停止した。
ｎコンタクト層を成長させた後、アンモニアをそのまま流通させながら、キャリアガス
をオール水素ガスからオール窒素へと切り替えた。次いで、基板の温度を１１００℃から
７６０℃へと低下させ、ＳｉＨ4の供給量を設定した。反応炉内に流通させるＳｉＨ4の量は、ＳｉドープＧａＩｎＮクラッド層の電子濃度が１×１０18ｃｍ-3となるように調整した。
その後、ＴＭＩとＴＥＧとＳｉＨ4のバルブを同時に切り替え、これらの原料の反応炉内への供給を開始し、２０ｎｍの膜厚を有するＳｉドープＧａ0.99Ｉｎ0.01Ｎからなるｎクラッド層を形成した。
（発光層）
発光層として、障壁層と井戸層とからなる多重量子井戸構造を形成した。まず、反応炉内へのＳｉＨ4の供給量を、ＳｉドープＧａＮ層からなる障壁層の電子濃度が３×１０17ｃｍ-3となるように調整した。そして、基板温度を７５０℃とし、ＴＥＧとＳｉＨ4の反応炉内への供給を開始し、ＳｉをドープしたＧａＮ層からなる薄層の障壁層Ａを形成し、ＴＥＧとＳｉＨ4の供給を停止した。
その後、サセプタの温度を９２０℃に昇温し、ＴＥＧとＳｉＨ4の反応炉内への供給を開始して、基板温度９３０℃にてＳｉドープＧａＮ層からなる障壁層Ｂの成長を行った。続いて、サセプタ温度を７５０℃に下げ、ＴＥＧとＳｉＨ4の反応炉内への供給を開始し、ＳｉドープＧａＮ層からなる障壁層Ｃの成長を行った。その後、ＴＥＧとＳｉＨ4の反応炉内への供給を停止して障壁層Ｃの成長を終了した。これにより、障壁層Ａ、障壁層Ｂおよび障壁層Ｃからなる３層構造の総膜厚２０ｎｍのＳｉドープＧａＮ層からなる障壁層を形成した。
障壁層の成長終了後、基板温度や反応炉内の圧力、アンモニアガスおよびキャリアガスの流量や種類はそのままで、ＴＥＧとＴＭＩの反応炉内への供給を行ない、３ｎｍの膜厚を成すＧａ0.93Ｉｎ0.07Ｎからなる井戸層を成長させた。
このような手順を５回繰り返し、５層のＳｉドープＧａＮ層からなる障壁層と５層のＧ
ａ0.9３Ｉｎ0.０７Ｎからなる井戸層とを形成した。そして、５層目の井戸層を形成した後、６層目の障壁層の形成を行なった。
以上の手順にて、障壁層と井戸層とからなる多重量子井戸構造の発光層を形成した。
（ｐ型半導体層）
このようにして得られたＳｉドープＧａＮからなる障壁層で終了する発光層上に、ｐク
ラッド層とｐコンタクト層とからなるｐ型半導体層を形成した。
まず、発光層上にＭｇドープのｐ型Ａｌ0.08Ｇａ0.92Ｎからなるｐクラッド層を形成し
た。基板の温度を１０５０℃に昇温し、キャリアガスとして水素を用い、反応炉内の圧力を１５ｋＰａとし、ＴＭＧとＴＭＡとＣｐ2Ｍｇの反応炉内への供給を開始し、１２ｎｍの膜厚を有するＭｇドープのｐ型Ａｌ0.08Ｇａ0.92Ｎからなるｐクラッド層を成長させた。
次いで、このｐクラッド層上にｐコンタクト層を形成した。すなわち、ｐクラッド層の
成長が終了した後、ＴＭＧとＴＭＡとＣｐ2Ｍｇを反応炉内に供給して、０．２μｍの膜厚を有するＭｇドープｐ型Ａｌ0.02Ｇａ0.98Ｎからなるｐコンタクト層を、正孔濃度が８×１０17ｃｍ-3となるように形成した。ｐコンタクト層は、ｐ型キャリアを活性化するためのアニール処理を行なわなくてもｐ型を示した。
このようにして得られたＬＥＤ構造となる各層の形成された基板を用いて、以下に示すようにして、発光素子を作製した。
まず、公知のフォトリソグラフィー技術によって、ＬＥＤ構造となる各層の形成された
基板のｐコンタクト層上にＩＴＯからなる透光性正極を形成し、透光性正極上にチタン、アルミニウム、金を順に積層した構造を持つ正極ボンディングパッドを形成した。
続いて、正極ボンディングパッドの形成された基板にドライエッチングを行い、負極ボ
ンディングパッドを形成する部分のｎ型半導体層を露出させ、露出したｎ型半導体層上にＮｉ、Ａｌ、ＴｉおよびＡｕの４層よりなる負極ボンディングパッドを作製した。
このようにして正極ボンディングパッドおよび負極ボンディングパッドの形成された基
板の裏面を研削および研磨してミラー状の面とした。その後、その基板を３５０μｍ角の
正方形のチップに切断して発光素子とした。
次いで、このようにして得られた発光素子を正極ボンディングパッドおよび負極ボンディングパッドが上になるようにリードフレーム上に載置し、金線でリードフレームへ結線した。
その後、リードフレームへ結線された発光素子について、室温（２５℃）および１２０℃での発光出力を測定し、室温での発光出力に対する１２０℃での発光出力の割合（１２０℃での発光出力／室温での出力）×１００＝（％））を算出し、高温環境下での出力低下（温度特性）を評価した。その結果を表３に示す。
「実施例２〜実施例４」
サファイア基板の（０００１）Ｃ面上に、表１に示す「基部幅」「高さ」「基部幅／４」「隣接する凸部間の間隔」の複数の凸部を、表２に示す形状で形成したこと以外は、実施例１と同様にして実施例２〜実施例４の発光素子を形成し、実施例１と同様にして発光特性（温度特性）を評価した。その結果を表３に示す。
また、中間層の凸部上の膜厚およびＣ面上の膜厚、Ｃ面上および凸部上の結晶相が単結晶相であるか多結晶相であるかを表２に示す。
「実施例５、比較例１〜比較例２」
サファイア基板の（０００１）Ｃ面上に、表１に示す「基部幅」「高さ」「基部幅／４」「隣接する凸部間の間隔」の複数の凸部を、表２に示す形状で形成し、表２に示す条件で中間層を形成したこと以外は、実施例１と同様にして実施例５、比較例１〜比較例２の発光素子を形成し、実施例１と同様にして発光特性を評価した。その結果を表３に示す。
また、中間層の凸部上の膜厚およびＣ面上の膜厚、Ｃ面上および凸部上の結晶相が単結晶相であるか多結晶相であるかを表２に示す。
表２に示すように、実施例１〜実施例５の発光素子では、中間層のＣ面上の膜厚ｔ１に対する前記凸部上の膜厚ｔ２が６０％以上であり、Ｃ面上において単結晶相であるとともに凸部上において多結晶相であるＡｌＮからなるものであった。また、表３に示すように、実施例１〜実施例５の発光素子では、高温環境下での出力低下がわずかであった。
これに対し、比較例１〜比較例２の発光素子は、実施例１〜実施例５の発光素子と比較して、高温環境下での出力低下が大きいものであった。これは、比較例１〜比較例２の発光素子を構成する中間層が、Ｃ面上の膜厚ｔ１に対する前記凸部上の膜厚ｔ２が６０％以上でなく、Ｃ面上の結晶相に単結晶相でないものが含まれることに起因するものと推定される。
また、実施例１〜実施例５、比較例１〜比較例２の発光素子について、さらに、６０℃、８０℃での環境における発光出力を測定し、室温での発光出力に対する６０℃、８０℃での出力の割合（出力比）（１２０℃での発光出力／室温での出力）×１００＝（％））を算出し、高温環境下での出力低下（温度特性）を評価した。その結果を図９に示す。
図９は、実施例１〜実施例５、比較例１〜比較例２の発光素子の温度と発光出力（出力比）との関係を示したグラフである。
図９に示すように、比較例１〜比較例２の発光素子は、実施例１〜実施例５の発光素子と比較して、高温環境下での出力低下が大きいものであった。
また、図１０は、実施例１を構成する中間層を、透過型電子顕微鏡（ＴＥＭ）を用いて撮影した画像である。図１１は、比較例１を構成する中間層を、透過型電子顕微鏡（ＴＥＭ）を用いて撮影した画像である。
図１０に示すように、実施例１の発光素子を構成する中間層は、ＴＥＭ像において、Ｃ面上では単結晶相であるとともに凸部上（凸部斜面）では多結晶相である原子配列が観測された。また、実施例１の凸部頂上付近の中間層には、多結晶相のほか非晶質相の原子配列が観測された。
また、図１１に示すように、比較例１の発光素子を構成する中間層は、ＴＥＭ像において、Ｃ面上においても凸部上においても多結晶相の原子配列が観測された。
１…半導体発光素子（発光素子）、１０…上面（主面）、１１…Ｃ面、１２…凸部、１２ｃ…表面、２０…ＬＥＤ構造（半導体層）、１０１…基板（単結晶基板）、１０２…中間層（バッファ層）、１０３…ＩＩＩ族窒化物半導体層、１０４…ｎ型半導体層、１０５…発光層、１０６…ｐ型半導体層、１０７…正極ボンディングパッド、１０８…負極ボンディングパッド、３…ランプ。

Claims (2)

  1. 単結晶基板のＣ面からなる主面上に複数の凸部を形成する工程と、
    前記単結晶基板の前記主面上に、Ａｌをターゲットに用いたプラズマスパッタリング法によってＡｌＮからなる中間層を形成する中間層形成工程と、
    前記中間層上にＩＩＩ族窒化物半導体からなる半導体層を形成する工程とを具備し、
    前記中間層形成工程において、前記凸部の高さをｈとし、前記凸部の最大径をｄとし、前記ターゲットの最大径をＤとし、前記ターゲットと前記単結晶基板のＣ面との距離をＨとしたとき、Ｄ／Ｈ＞ｄ／ｈの関係が成立する条件で前記中間層を形成することを特徴とする半導体発光素子の製造方法。
  2. 前記中間層形成工程において、前記単結晶基板のＣ面をプラズマ中に配置して中間層を形成することを特徴とする請求項１に記載の半導体発光素子の製造方法。
JP2010249987A 2010-11-08 2010-11-08 半導体発光素子の製造方法 Active JP5521981B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010249987A JP5521981B2 (ja) 2010-11-08 2010-11-08 半導体発光素子の製造方法
US13/287,309 US8614454B2 (en) 2010-11-08 2011-11-02 Semiconductor light-emitting device, manufacturing method thereof, and lamp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010249987A JP5521981B2 (ja) 2010-11-08 2010-11-08 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2012104564A JP2012104564A (ja) 2012-05-31
JP5521981B2 true JP5521981B2 (ja) 2014-06-18

Family

ID=46018749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010249987A Active JP5521981B2 (ja) 2010-11-08 2010-11-08 半導体発光素子の製造方法

Country Status (2)

Country Link
US (1) US8614454B2 (ja)
JP (1) JP5521981B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011012928A1 (de) * 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Dünnfilm-Halbleiterkörpers und Dünnfilm-Halbleiterkörper
CN103367583B (zh) * 2012-03-30 2016-08-17 清华大学 发光二极管
WO2013187171A1 (ja) * 2012-06-13 2013-12-19 シャープ株式会社 窒化物半導体発光素子及びその製造方法
WO2014008162A1 (en) * 2012-07-02 2014-01-09 Applied Materials, Inc. Aluminum-nitride buffer and active layers by physical vapor deposition
JP6010867B2 (ja) * 2012-09-20 2016-10-19 豊田合成株式会社 Ｉｉｉ 族窒化物系化合物半導体発光素子とその製造方法および半導体発光装置
TW201505205A (zh) * 2013-07-31 2015-02-01 Lextar Electronics Corp 圖案化基板與具有圖案化基板的發光二極體結構
CN104603959B (zh) * 2013-08-21 2017-07-04 夏普株式会社 氮化物半导体发光元件
JP6331572B2 (ja) * 2014-03-28 2018-05-30 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP6229609B2 (ja) * 2014-07-18 2017-11-15 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
KR101645574B1 (ko) * 2014-08-19 2016-08-16 주식회사 소프트에피 3족 질화물 반도체층을 성장하는 방법
CN105449058A (zh) * 2014-09-02 2016-03-30 展晶科技(深圳)有限公司 磊晶基板、磊晶基板的制造方法及发光二极管
JP6415909B2 (ja) 2014-09-17 2018-10-31 住友化学株式会社 窒化物半導体テンプレートの製造方法
JP6436694B2 (ja) * 2014-09-17 2018-12-12 住友化学株式会社 窒化物半導体テンプレートの製造方法
JP2016072388A (ja) * 2014-09-29 2016-05-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2016157734A (ja) * 2015-02-23 2016-09-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2017228695A (ja) 2016-06-23 2017-12-28 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子の製造方法
US9991408B1 (en) 2017-04-13 2018-06-05 International Business Machines Corporation Monolithically integrated high voltage photovoltaics and light emitting diode with textured surface
WO2018212999A1 (en) 2017-05-13 2018-11-22 Applied Materials, Inc. Cyclic flowable deposition and high-density plasma treatment proceses for high quality gap fill solutions
TWI660465B (zh) * 2017-07-28 2019-05-21 新唐科技股份有限公司 半導體元件及其製造方法
TWI774759B (zh) * 2018-04-30 2022-08-21 晶元光電股份有限公司 發光元件及其製造方法
JP6785455B2 (ja) * 2018-05-11 2020-11-18 パナソニックＩｐマネジメント株式会社 発光ダイオード素子、及び発光ダイオード素子の製造方法
JP6595676B1 (ja) * 2018-08-29 2019-10-23 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2690909B2 (ja) * 1987-10-05 1997-12-17 株式会社日立製作所 マグネトロンスパッタ装置、及びその装置による成膜方法
JPH01270321A (ja) * 1988-04-22 1989-10-27 Anelva Corp スパッタリング装置
JP3595277B2 (ja) 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP4908381B2 (ja) * 2006-12-22 2012-04-04 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2010040867A (ja) * 2008-08-06 2010-02-18 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法

Also Published As

Publication number Publication date
US20120112188A1 (en) 2012-05-10
JP2012104564A (ja) 2012-05-31
US8614454B2 (en) 2013-12-24

Similar Documents

Publication Publication Date Title
JP5521981B2 (ja) 半導体発光素子の製造方法
JP5246213B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5556657B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5117596B2 (ja) 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
TWI413279B (zh) Iii族氮化物半導體發光元件及其製造方法、以及燈
JP5673581B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル
KR101071450B1 (ko) Ⅲ족 질화물 반도체층의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
CN102822996B (zh) 半导体发光器件
WO2009142265A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2008034444A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子及びランプ
TWI509831B (zh) 三族氮化物半導體發光元件及其製造方法
JP5304070B2 (ja) Ｉｉｉ族窒化物半導体層の製造装置、ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子の製造方法
JP6124740B2 (ja) 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
JP2003243702A (ja) 半導体発光素子およびその製造方法
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP5449415B2 (ja) 半導体発光素子
JP5449414B2 (ja) 半導体発光素子
KR101072199B1 (ko) 발광소자 및 그 제조방법
JP4282743B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2006156802A (ja) Ｉｉｉ族窒化物半導体素子
JP2011091442A (ja) 窒化ガリウム系化合物半導体発光ダイオード
JP2008306225A (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140324

R150 Certificate of patent or registration of utility model

Ref document number: 5521981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150