CN102822996B - 半导体发光器件 - Google Patents

半导体发光器件 Download PDF

Info

Publication number
CN102822996B
CN102822996B CN201180016978.1A CN201180016978A CN102822996B CN 102822996 B CN102822996 B CN 102822996B CN 201180016978 A CN201180016978 A CN 201180016978A CN 102822996 B CN102822996 B CN 102822996B
Authority
CN
China
Prior art keywords
sapphire substrate
light emitting
layer
face
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180016978.1A
Other languages
English (en)
Other versions
CN102822996A (zh
Inventor
奥野浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN102822996A publication Critical patent/CN102822996A/zh
Application granted granted Critical
Publication of CN102822996B publication Critical patent/CN102822996B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Abstract

为了提高光提取效率，公开了一种半导体发光器件，其中，每层由III族氮化物基化合物半导体形成。发光器件包括：蓝宝石衬底(10)，在该蓝宝石衬底(10)的表面上平行于第一方向(x轴)布置多个条状沟槽(11)；在所述蓝宝石衬底的表面(10a)上和沟槽(11)中沿第一方向不连续地形成的电介质(15)。半导体发光器件具有包含在沟槽的侧面上生长并且覆盖所述蓝宝石衬底的表面(10a)和电介质(15)的顶表面(15a)的III族氮化物基化合物半导体的基层；以及在基层上形成的构成发光器件的器件层。

Description

半导体发光器件
技术领域
本发明涉及一种呈现出提高的光提取效率的III族氮化物基化合物半导体发光器件。
背景技术
III族氮化物基化合物半导体发光器件已经被广泛的应用，并且其特性也被大幅改善。通常，通过在蓝宝石衬底或其他异质衬底上外延生长III族氮化物基化合物半导体来制造III族氮化物基化合物半导体发光器件。在这样的半导体发光器件中，提高光提取效率是重要的课题。为了提高外部光提取效率，专利文件1公开了如下内容：在蓝宝石衬底上以条状图案的形式形成具有低于GaN的折射率的、由SiO2等制成的电介质，并且通过气相外延从衬底的暴露的表面生长GaN以覆盖电介质的顶表面。
专利文件2公开了如下内容：在a面蓝宝石衬底上，沿平行于m轴的方向以条状图案形成多个沟槽，并且GaN从沟槽的c面侧表面、沿着垂直于该侧表面的c轴方向生长，从而形成具有m面主表面的GaN。因此，在专利文件2中，获得了具有非极性面的主面的GaN。
现有技术文件
专利文件
专利文件1：日本公开特许公报(kokai)No.2009-54898
专利文件2：日本公开特许公报(kokai)No.2009-203151
发明内容
本发明要解决的问题
在专利文件1和2二者中，如垂直于条状图案的条纹方向的横截面所示，沟槽形成为条状图案并且凹部或凸部在衬底上周期性地重复。因此，沿着垂直于衬底上条纹方向的方向传播的光在浮凸的表面上被散射并且容易提取到外部。然而，沿着条纹方向传播的光分量通过凸部和凹部，并且被沟槽的侧壁反射和引导。由于在传播方向不存在反射表面，所以光没有被散射和提取到外部。
如果沟槽形成为格状图案，则，与沟槽形成为条状图案的情况相比较，沿着垂直于条纹的方向传播的光也被散射，从而提高了光提取效率。如专利文件2中，如果主表面是非极性面，则可以提高光提取效率。在专利文件2的生长方法中，如果沟槽在衬底上形成为格状图案，则在沟槽的侧壁中的面取向不同，导致不同的生长取向，从而不能获得具有作为主表面的非极性面的均匀的半导体层。因此，在衬底上形成的沟槽必须是条状图案。
已经实现了本发明以解决上述问题，并且本发明的目的是改善其中多个沟槽在衬底上形成为平行的条状图案的半导体发光器件中的外部光提取效率。
用于解决问题的手段
在本发明的第一方面中，提供了一种其中每个层是由III族氮化物基化合物半导体制成的半导体发光器件，该半导体发光器件包括：衬底，在衬底上平行于第一方向布置多个条状图案的沟槽；形成在蓝宝石衬底的表面上和沟槽中的多个电介质，其中，电介质至少在第一方向上是不连续的；包括III族氮化物基化合物半导体的基层，III族氮化物基化合物半导体在沟槽的侧表面上生长并且覆盖蓝宝石衬1底的表面和电介质的顶表面；以及形成于基层上的构成发光器件的器件层。
例如硅氧化物(SiOx)、硅氮化物(SixNy)、钛氧化物(TiOx)以及锆氧化物(ZrOx)的氧化物或氮化物的单层膜或者这些材料的多层膜可以用做电介质。具体地，如果使用具有硅氮化物(SixNy)在硅氧化物(SiOx)上的结构的双层保护膜，优选地，防止SiOx溶解扩散到GaN中。通过使用SiOxNy以改变组成比例x和y可以设置任意折射率。因此，通过适当地设置组成比例x和y，适当地设置电介质的相对于蓝宝石衬底和基层的折射率的折射率，可以提高光提取效率。可以通过气相法如沉积、溅射和CVD等来形成电介质膜。
在本发明中，在衬底的顶表面上，沿着与第一方向相交的第二方向，可以以条状图案连续地形成多个电介质。
在本发明中，在衬底的顶表面上，沿着与第一方向相交的第二方向，可以不连续地形成多个电介质。
在本发明中，第二方向优选地垂直于第一方向。沿着第二方向布置多个电介质，所述第二方向是不平行于条纹延伸的第一方向的方向，即，第二方向是只要与第一方向相交的任意方向即可。最优选地，第二方向垂直于第一方向。
此外，其他发明具有如下特征：基层的其上形成有器件层的主表面是具有在c面的情况下生成的内电场强度的10％或更小的内电场强度的面。通常，基层的主表面是关于c面倾斜90°的非极性面或者关于c面倾斜60°的半极性面。低指数非极性面的示例是m面或a面。低指数半极性面的示例是(11-22)面。如果主表面是c面，则内电场最大。因此，可以使用具有最大值的10％或更小的内电场的任意面(下文中定义为非极性面)。具有10％或更小的内电场的原因是为了在基本不降低光发射效率的情况下消除向较长波长侧的偏移。
在条状图案的沟槽的侧表面上生长晶体以允许主表面的一致的晶体取向，并且主表面可以是与上述相同的非极性面。在这种情况下，降低内电场可以提高发光效率或防止向较长波长侧的偏移。此外，在这种情况下，如果沟槽在蓝宝石衬底上形成为格子图案以提高光提取效率，则在沟槽的侧表面生长晶体时，主表面的晶体取向不一致。因此，本发明对于具有非极性面的主表面的半导体发光器件特别有效。
其他发明具有如下特征：对蓝宝石衬底实施氮化，并且形成氮化铝层。在这种情况下，可以在沟槽的侧表面上沿垂直于侧表面的方向来横向地生长III族氮化物基化合物半导体。在这种情况下，可以仅在沟槽的侧表面上生长晶体，而不在衬底的在与侧表面垂直的方向上的顶表面上生长晶体。氮化铝层可以具有一个单层至若干单层。
优选地在沟槽的侧表面上形成缓冲层。在这种情况下，可以仅在侧表面上生长III族氮化物基化合物半导体，而不在衬底的顶表面上沿着与侧表面垂直的方向上生长III族氮化物基化合物半导体。
本发明的效果
在本发明中，在其上平行地形成多个条状图案沟槽的衬底上，在衬底的顶表面和沟槽上方，在沟槽延伸的方向上不连续地以及在与沟槽延伸的方向交叉的方向上连续地或不连续地形成多个电介质。由于在沟槽延伸的方向上传播的光也确定地被电介质反射，因此，可以提高外部光提取效率。本发明对以下情况特别有效，在基层的其上具有器件层的主表面是具有在c面的情况下内电场的10％或更小的内电场的非极性面。
附图说明
图1用于根据本发明的具体实施方案的半导体发光器件中的蓝宝石衬底的构造的立体图。
图2根据本发明的在其上形成有多个电介质的蓝宝石衬底的构造的立体图。
图3上述具体实施方案的半导体发光器件的构造的横截面图。
图4A至图4D示出上述具体实施方案的半导体发光器件的制造工艺的发光器件的横截面图。
图5用于根据其他实施方案的半导体发光器件中的蓝宝石衬底的构造的立体图。
图6用于根据其他实施方案的半导体发光器件中的蓝宝石衬底的构造的立体图。
具体实施方式
接下来将参照具体实施方案描述本发明，不应该把这些视为是对本发明的限制。
本发明可以用于为所谓的面朝下型的倒装芯片型发光器件中，其中，半导体层侧接合到引线框，同时蓝宝石衬底面朝上。然而，本发明也可以用于为面朝上型的导线接合型发光器件，其中，在蓝宝石衬底的背面上形成反射器，并且从半导体层的顶表面将光输出到外部。
本文所使用的“III族氮化物半导体”包括由式AlxGayInzN(x+y+z＝1，0≤x，y，z≤1)表示的半导体；其中Al、Ga或In的一部分由另外的3B族或13族元素(如B或Tl)替代，或者N的一部分由另外的5B族或15族元素(如P、As、Sb或Bi)替代的半导体。III族氮化物半导体的具体示例包括那些至少包含有Ga的III族氮化物半导体，如GaN、InGaN、AlGaN和AlGaInN。基层不限于此，但是，通常使用未掺杂的GaN作为基层。通常，使用Si作为n型杂质，使用Mg作为p型杂质。器件层不限于此，但是，使用由掺杂Si的n型GaN制成的n型接触层、包括AlGaN和GaN或InGaN多层的n型覆层、MQW(多量子阱)发光层、包括AlGaN和GaN或InGaN多层的p型覆层以及由掺杂Mg的p型GaN制成的p型覆层。这些是示例，添加In或者使用具有任意组成比例的上述化合物半导体。半导体发光器件可以具有任意层结构，并且每层可以具有任意组成比例。分子束外延(MBE)、金属有机气相外延(MOVPE)、氢化物气相外延(HVPE)、液相外延和其他外延方法有效用于III族氮化物半导体层的晶体生长。
实施方案1
图1示出了用于根据本实施方案1的半导体发光器件中的蓝宝石衬底10的构造。在蓝宝石衬底10上，沿第一方向(x轴方向)延伸的多个沟槽11平行地形成为条状图案。在蓝宝石衬底10上，沿垂直于第一方向的第二方向(y轴方向)，以规则的间隔形成多个沟槽11。剩余的面是衬底的顶表面10a。通过表面10a和沟槽11的侧表面11a来限定条状图案凸起部分12。每个沟槽11的沿着y轴方向的宽度为1.5μm，以及每个条状图案凸起部分12的沿着y轴方向的宽度是1.5μm，并且相邻的沟槽11之间的距离是3μm。每个沟槽11的深度是0.1μm。每个沟槽11的深度可以在至3μm的范围内。
如图2所示，在沟槽11的底表面11b和侧表面11a上以及在蓝宝石衬底10的表面10a上，沿第二方向(y轴方向)延伸的多个SiO2电介质15平行地形成为条状图案。每个电介质15的沿着x轴方向的宽度是1.5μm，每个电介质15的厚度是0.1μm。每个电介质15的厚度可以在至1μm的范围内。
图3是根据实施方案1的半导体发光器件1的横截面图。半导体发光器件1为发出具有在蓝光范围内的波长的光的倒装芯片型发光二极管(LED)。在正向电压为3.2V且正向电流为350mA时，该半导体发光器件1发出具有450nm的峰值波长的光。此外，当从上面看时，半导体发光器件1形成为矩形形状。半导体发光器件1具有大约1,000μm的一个边长以及大约500μm的另一边长的平面尺寸。半导体发光器件1可以形成为具有从300μm至1,000μm的边长的正方形。在具有如图2所示的构造的蓝宝石衬底10上，沉积具有10nm的膜厚度的氮化铝(AlN)缓冲层102。即，在沟槽11的底表面11b和侧表面11a、表面10a以及电介质15的顶表面15a和侧表面15b的上方形成缓冲层102。
在缓冲层102上，形成未掺杂的GaN基层103。在基层103上形成作为由具有大约3μm至4μm的膜厚度的掺杂硅(Si)的GaN制成的高载流子浓度n+层的n型接触层104。n型接触层104的电子浓度为8×1018/cm3。优选地，该层的电子浓度是尽可能的高，并且可以增加到2×1019/cm3。在n型接触层104上形成静电放电防护层(ESD层)105。ESD层105具有在n型接触层104上依次沉积第一ESD层、第二ESD层和第三ESD层的三层结构。第一ESD层由具有1×1016/cm3至5×1017/cm3的Si浓度的n-GaN形成。第一ESD层具有200nm至1,000nm的厚度。在第一ESD层的表面上，由于线位错，形成了密度为小于或等于1×108/cm2的少许凹坑。第二ESD层由未掺杂的GaN形成。第二ESD层具有50nm至200nm的厚度。同样，在第二ESD层上，形成具有2×108/cm2或更大的密度的少许凹坑。虽然第二ESD层是未掺杂的，但是由于具有固有载流子，因此具有1×1016/cm3至1×1017/cm3的载流子浓度。在载流子浓度为5×1017/cm3或更小的范围内处，第二ESD层可以掺杂有Si。第三ESD层由掺杂Si的GaN形成。定义为Si浓度(/cm3)和膜厚度(nm)的乘积的特征值是0.9×1020(nm/cm3)到3.6×1020(nm/cm3)。例如，第三ESD层具有30nm的厚度时，Si浓度是3.0×1018/cm3至1.2×1019/cm3。
在ESD层105上形成具有多量子阱(MQW)结构的发光层106，其中，沉积了三个循环的具有20nm的膜厚度的未掺杂的GaN和具有3nm的膜厚度的未掺杂的Ga0.8In0.2N。在发光层106上形成对应于由掺杂镁(Mg)的Al0.15Ga0.85N制成的覆层并且具有大约60nm的膜厚度的P型层107。此外，在p型层107上形成由掺杂Mg的GaN制成的并且具有大约130nm的膜厚度的p型接触层108。
此外，通过MOCVD，在p型接触层108上形成由ITO制成的透明导电膜20。在透明导电膜20上形成由SiO2制成的第一绝缘保护膜21。透明导电膜20具有0.3μm的厚度。第一绝缘保护膜21具有200nm的厚度。在第一绝缘保护膜21上形成由Al或Ag制成的并且具有100nm的厚度的反射器50，并且，在反射器50上方，形成具有200nm厚度的第二绝缘保护膜22。因此，反射器50掩埋在绝缘保护膜中，其中，第一绝缘保护膜21和第二绝缘保护膜22结合成为绝缘保护膜。在穿过第一绝缘保护膜21、第二绝缘保护膜22和反射器50打开的窗口中形成接合到透明导电膜20的第二中间电极40。第二中间电极40具有厚度为0.01μm的钛(Ti)和厚度为0.5μm的金(Au)的双层结构。第二中间电极40可以由Ti和Au的合金构成。
另一方面，第一中间电极30形成在通过从p型接触层108蚀刻而暴露的n型接触层104上。第一中间电极30具有双层结构并且通过在作为n型接触层104的部分暴露的部分的电极形成部16上连续地沉积具有大约18nm的膜厚度的钒(V)层31和具有大约1.8μm的膜厚度的铝(Al)层32而构成。在第二绝缘保护膜22上，矩形第二电极70设置成连接多个第二中间电极40，并且矩形第一电极60设置成连接多个第一中间电极30。第二电极70和第一电极60成为连接到引线框的凸块电极。
根据本实施方案的半导体发光器件1包括上述结构。下面将描述用于制造半导体发光器件1的方法。
(沟槽形成工艺)
首先，通过使用掩模，使具有a面主表面(与本发明的生长衬底对应)的蓝宝石衬底10的表面10a进行ICP蚀刻，从而形成纵向方向(第一方向，x轴方向)对应于蓝宝石衬底10的m轴方向(图4A)的多个沟槽11。假定平行于每个沟槽11的c轴(y轴方向)的a面(yz面)的横截面为矩形形状。蓝宝石衬底的c面在每个沟槽11的侧表面11a处暴露，且蓝宝石衬底的a面在每个沟槽11的底表面11b处暴露。
(电介质形成工艺)
在如上处理的蓝宝石衬底10的表面上，通过溅射均匀地沉积SiO2，随后，沿着垂直于沟槽11延伸的方向的方向(y轴方向)，光刻胶被均匀地施加、曝光和显影为条状图案，从而在光刻胶层中形成沿着垂直于沟槽的方向(y轴方向)延伸的窗口。如图2所示，使用剩余的光刻胶作为掩模，通过蚀刻SiO2，沿着垂直于沟槽11的纵向方向(x轴方向)的方向(y轴方向)形成条状图案的多个电介质15。可以按如下方式形成电介质15：在形成光刻胶之后，其中在蓝宝石衬底10上沿着y轴方向形成条状图案窗口，通过溅射均匀地沉积SiO2，并且剥离光刻胶。
(缓冲层形成工艺)
随后，将其上平行地形成有多个条状沟槽11和在与条状沟槽11相垂直的方向上的电介质15的蓝宝石衬底10放到反应磁控溅射装置中，并且在500℃处形成AlN缓冲层102。此时，不仅在蓝宝石衬底10的表面10a(凸起部分12的顶表面)上形成AlN缓冲层，而且在沟槽11的侧表面11a和底表面11b以及电介质15的顶表面15a和侧表面15b上形成AlN缓冲层。然而，在沟槽11的侧表面11a上形成的AlN缓冲层102的厚度小于在蓝宝石衬底10的表面10a和沟槽11的底表面11b上形成的AlN缓冲层102的厚度。如本文中所使用的，“AlN缓冲层102的厚度”指代在蓝宝石衬底10的表面10a上形成的AlN层的厚度。
通常，在形成AlN缓冲层102之前，将蓝宝石衬底10加热到1,000℃或更高的温度，以修复由ICP蚀刻所导致的蓝宝石衬底10的损伤。相反，在实施方案1中，衬底10没有经受这样的用于修复其损伤的加热处理，并且在其上保留由ICP蚀刻所产生的损伤的沟槽11的侧表面11a和底表面11b上形成AlN层。
用于MOCVD的原材料气体如下：作为氮源的氨(NH3)，作为Ga源的三甲基镓(Ga(CH3)3)，作为In源的三甲基铟(In(CH3)3)，作为Al源的三甲基铝(Al(CH3)3)，作为n型掺杂气体的硅烷(SiH4)，作为p型掺杂气体的环戊二烯基镁(Mg(C5H5)2)以及作为载气的氢气(H2)或氮气(N2)。
(加热工艺)
随后，将在其上形成AlN缓冲层102的蓝宝石衬底10放置在MOCVD装置中并且在包含氢和氨的气氛中将其加热至生长温度。
(晶体生长工艺)
然后，将TMG(三甲基镓)引入到MOCVD装置中，并且在每个沟槽11的侧表面11a上外延生长由GaN晶体制成的基层103(图4C)。基层103的GaN晶体生长成使得蓝宝石衬底10的c轴方向与GaN晶体的c轴方向一致。关于GaN晶体的c轴方向的极性，GaN的-c取向对应于从沟槽11的侧表面11a朝着沟槽11的内部(中心)的方向。即，GaN的生长沿着-c轴方向(即，垂直于侧面11a的方向)进行，并且GaN的生长表面采用-c面。
在这种情况下，调整AlN缓冲层102的厚度和GaN13的生长温度，使得不在蓝宝石衬底10的表面10a或沟槽11的底表面11b上生长基层103的GaN晶体，并且使得在沟槽11的侧表面11a上的GaN晶体的生长优选地沿着c轴方向进行。例如，AlN缓冲层102的厚度可以调整成使得小于通常当GaN晶体沿着c轴方向(即，垂直于蓝宝石衬底的主表面的方向)外延生长时在蓝宝石衬底和平坦GaN晶体之间形成AlN缓冲层的最小厚度；并且，通常，基层103的GaN晶体的生长温度可以调整成使得低于GaN晶体沿着c轴(即，垂直于蓝宝石衬底的主表面的方向)方向外延生长的温度。通过溅射40秒形成普通AlN缓冲层，并且，这样的普通AlN缓冲层具有至的最小厚度。通常，当GaN晶体沿着c轴方向(即，垂直于蓝宝石衬底的主表面的方向)外延生长时，生长温度高于1,100℃。因此，如果将AlN缓冲层102的厚度调整为或更小，并且将GaN生长温度调整为1,100℃或更小，则可以控制晶体生长使得不在蓝宝石衬底10的表面10a或沟槽11b的底表面11b上生长基层103的GaN晶体，并且使得在沟槽11的侧表面11a上的GaN晶体的生长主要沿着c轴方向进行。
当按如上所述的方式生长基层103的GaN晶体时，基层103的GaN晶体的生长沿着c轴方向(-c取向)(即，沿着与蓝宝石衬底10水平的方向)朝着每个沟槽11的内部快速地进行，并且，也沿着垂直于蓝宝石衬底10的方向逐步地进行(图4C)。当晶体生长进一步进行时，沟槽11填充有GaN，并且，通过沿着与蓝宝石衬底10水平的方向(即，-c方向和+c方向二者)的晶体生长，蓝宝石衬底10的表面10a逐渐地覆盖有GaN。最后，在蓝宝石衬底10上形成平坦的GaN晶体(图4D)。由于蓝宝石衬底10具有为主表面的a面，因此，在基层103上形成的GaN晶体具有为主表面的m面，并且沟槽11的侧表面11a呈现为c面。这归因于，例如，GaN与蓝宝石之间的晶格常数的差异。
此外，不在电介质15的顶表面15a或侧表面15b上生长GaN晶体13。在每个条状图案电介质15的第一方向(x轴方向)上的两侧处，在每个沟槽11的侧表面11a上横向地生长的GaN晶体在每个电介质15的顶表面上横向地生长并且合并为连续的层。通过上述制造方法，获得了具有为主表面的m面并且呈现基层103的良好结晶性以及表面平坦的GaN晶体。从而，形成了由GaN晶体制成的基层103。
随后，在基层103的GaN晶体上形成器件层。即，通过MOCVD依次沉积每一层均由III族氮化物半导体制成的n型接触层104、ESD层105、发光层106、p型层107以及p型接触层108，同时将每个III族氮化物半导体的生长温度调整至最佳温度。
上述的器件层的外延生长是众所周知的方法。在基层103上外延地生长器件层。随后，在p型接触层108的整个顶表面上均匀地沉积厚度为0.3μm的ITO，从而形成透明的导电膜20。然后，在透明导电膜20的整个顶表面上施加光刻胶。对与图1所示的n型接触层104的电极形成部16相对应的光刻胶部分进行曝光和显影，从而在其上形成窗口。使用剩余的透明导电膜20和光刻胶作为掩模，实施干法蚀刻以暴露n型接触层104，从而形成电极形成部16。接下来，在除形成第一中间电极30和第二中间电极40之外的区域中，使用包括光刻胶施加、显影以及光刻的众所周知的选择性膜形成技术来依次沉积第一绝缘保护膜21、反射器50以及第二绝缘保护膜22。随后，使用光刻法沉积接合到n型接触层104的第一中间电极30以及接合到透明导电膜20的第二中间电极40。其后，沉积第一电极60使得连接多个第一中间电极30，并且沉积第二电极70使得连接多个第二中间电极40，从而完成半导体发光器件。
在这样的半导体发光器件1中，沿沟槽11的纵向方向传播的光可以被电介质15散射。因此，在半导体发光器件1中实现了外部光提取效率的提高。
在实施方案1中，每个沟槽11的条纹方向(第一方向)和每个电介质15的条纹方向(第二方向)之间的角优选地为30°或更大以及150°或更小，以有效地散射沿着沟槽11的条纹方向传播的光。
实施方案2
实施方案2使用如图5所示的蓝宝石衬底80。蓝宝石衬底80是以与实施方案1相同的方式在其上形成多个条状图案沟槽11的图1所示的蓝宝石衬底。在蓝宝石衬底80上，由SiO2制成的多个电介质85形成为点图案。类似地，使用作为用于基层103的生长衬底的蓝宝石衬底80来形成具有图3所示构造的半导体发光器件1。每个电介质85为具有1.5μm的直径并且在蓝宝石衬底80的顶表面80a上具有0.1μm的厚度的圆柱体。每个电介质85沿着第二方向的整个宽度完全地填充每个沟槽11，并且沿宽度的一半覆盖每个凸起部分12的顶表面，其中，顶表面是蓝宝石衬底的顶表面80a并且每个凸起部分12存在于每个沟槽11的两侧处。沿着在第二方向(y轴方向)上的直线不连续地布置电介质85。因为发出的光被以点图案的方式分布的电介质85有效地散射了，所以，具有这样的构造的半导体发光器件呈现出提高的外部光提取效率。虽然沿着在第二方向上沿伸的直线布置电介质85，但是，也可以在蓝宝石衬底80的平坦表面上不规则地布置电介质85。每个电介质85可以覆盖每个凸起部分12的整个宽度。
实施方案3
实施方案3使用如图6所示的蓝宝石衬底90。蓝宝石衬底90是以与实施方案1相同的方式在其上形成多个条状图案沟槽11的图1所示的蓝宝石衬底。在蓝宝石衬底90上，由SiO2制成的多个电介质95形成为点图案。类似地，使用作为用于基层103的生长衬底的蓝宝石衬底90来形成具有如图3所示构造的半导体发光器件1。每个电介质95为具有1.5μm的直径的并且在蓝宝石衬底90的顶表面90a上具有0.1μm厚度的圆柱体。每个电介质95完全地覆盖每个凸起部分12的在蓝宝石衬底90的顶表面90a上的沿着第二方向的整个宽度，并且填充每个沟槽11的沿第二方向的一半宽度。沿着在第二方向(y轴方向)上的直线不连续地布置电介质95。因为发出的光被以点图案的方式分布的电介质95有效地散射了，所以，具有这样的构造的半导体发光器件呈现出提高的外部光提取效率。虽然沿着在第二方向上沿伸的直线布置电介质95，但是，也可以在蓝宝石衬底80的平坦表面上不规则地布置电介质95。每个电介质95可以填充沿着每个沟槽11的第二方向的整个宽度。
可以采用如下的方法，仅在沟槽11的侧表面11a上并且垂直于该侧表面横向地生长III族氮化物半导体。
(1)一种用于在不加热到1,000℃或更高的温度的情况下通过溅射在蓝宝石衬底上形成缓冲层的方法，其中，加热到1,000℃或更高的温度是用于修复如实施方式1的由ICP蚀刻所引起的对蓝宝石衬底10的损害。
在该方法中，缓冲层102的厚度优选地为或更大以及或更小。如果缓冲层102形成为具有或更大的厚度，则在每个凸起部分12的顶表面10a以及沟槽11的底表面11b上生长III族氮化物半导体，这是不期望的。如果厚度为或更小，则在侧表面11a上生长的III族氮化物半导体的结晶度劣化。因此，如果缓冲层102具有至的厚度，则III族氮化物半导体的结晶度和表面平坦性得到改善，这是所期望的。更加优选地，厚度为至具有该厚度的缓冲层优选地由AlN形成。如果III族氮化物半导体的生长温度在1,020℃到1,100℃的范围内，则可以沿着平行于蓝宝石衬底的主表面的方向，主要在沟槽11的侧表面11a上生长III族氮化物半导体。如果生长温度高于1,100℃，则在每个凸起部分12的顶表面10a和每个沟槽11的底表面11b上生长III族氮化物半导体，这是不期望的。如果生长温度低于1,020℃，则在侧表面11a上生长的III族氮化物半导体的结晶度劣化。因此，III族氮化物半导体的生长温度优选地为1,020℃或更高以及1,100℃或更低。如果生长温度在1,020℃至1,060℃的范围内，则III族氮化物半导体的结晶度和表面平坦性得到进一步改善，这是更优选的。更优选地，生长温度在1,030℃至1,050℃的范围内。
(2)一种不用加热到用于修复由ICP蚀刻所引起的对蓝宝石衬底10的损害的1,000℃或更高的温度、以及在包含有氢和氮的气氛中将其上具有多个条状沟槽的蓝宝石衬底加热至III族氮化物半导体的生长温度之后在蓝宝石衬底上的沟槽的侧表面上生长III族氮化物半导体的方法。
如果III族氮化物半导体的生长温度在1,020℃到1,100℃的范围内，则可以沿着平行于蓝宝石衬底的主表面的方向，主要在沟槽11的侧表面11a上生长III族氮化物半导体。如果生长温度高于1,100℃，则在每个凸起部分12的顶表面10a和每个沟槽11的底表面11b上生长III族氮化物半导体，这是不期望的。如果生长温度低于1,020℃，则在侧表面11a上生长的III族氮化物半导体的结晶度劣化。因此，III族氮化物半导体的生长温度优选地为1,020℃或更高以及1,100℃或更低。如果生长温度在1,020℃至1,060℃的范围内，则III族氮化物半导体的结晶度和表面平坦性进一步改善，这是更优选的。更优选地，生长温度在1,030℃至1,050℃的范围内。
(3)一种用于通过加热其上具有多个沟槽的蓝宝石衬底并且用氨气进行氮化来在蓝宝石衬底的表面上形成氮化铝层的方法。
可以通过在热处理中施加铝或铝化合物来形成厚度为或更大以及或更小的铝层。可以通过在300℃至420℃的范围内的温度下施加三甲基铝来形成铝层。可以通过实施热处理在蓝宝石衬底的表面上形成氮化铝层，其中，在氢气氛中温度增加到从900℃至1200℃的规定温度，并且在该规定温度下保持20分钟或更小，而没有供给代替三甲基铝的、作为III族氮化物半导体的可能氮源的氨和其它反应性氮化合物，之后通过供给氨进行氮化。
在该方法中，蓝宝石衬底仅经受高温氢气处理也是有效的。可以通过积极地供给铝源来形成铝金属层。换句话说，在蓝宝石衬底上的高温氢气处理是通过蚀刻和还原反应来将铝原子从蓝宝石衬底扩散到表面。如果供给铝源，则另外形成新的铝原子。在对蓝宝石衬底的表面的反应控制方面，有机铝化合物特别优选地用作铝源。烷基铝，具体地，三甲基铝，作为有机铝化合物是优选的。如果在不供给铝源的情况下在蓝宝石衬底的表面上实施高温氢气处理，则，将衬底温度降低到300℃至420℃的范围内之后实施氮化是更加优选的。在蓝宝石衬底上进行高温氢气处理时，衬底温度可以保持一段规定的时间或者一达到目标温度就可以冷却。在这种情况下，在达到目标温度之前和之后的时刻，在蓝宝石衬底上实施高温氢气处理。
通过以上方法，可以仅在蓝宝石衬底10上沿着垂直于侧表面11a的方向在沟槽11的侧表面11a上形成III族氮化物半导体。
在每个实施方案中，在生长衬底上采用ICP蚀刻来形成沟槽。然而，可以使用其它干法蚀刻，也可以使用除干法蚀刻之外的其它蚀刻。此外，在每个实施方案中，使用AlN作为缓冲层。然而，可以使用GaN、AlGaN、AlInN、AlGaInN等。具体地，如果使用蓝宝石作为生长衬底，则在晶格匹配方面，缓冲层的Al组成与总的III族原子的摩尔数量的比优选地是尽可能的高，并且AlN是最优选的。在实施方案中，采用反应磁控溅射来形成缓冲层。然而，可以使用任意其它溅射。
在实施方案中，基层由GaN晶体形成。然而，本发明不限于GaN，并且，基层可以由III族氮化物半导体如AlN、AlGaN、InGaN、AlInN以及AlGaInN形成。此外，主表面的面取向不限于III族氮化物半导体m面取向。考虑到生长衬底的主表面的面取向、在生长衬底上形成的沟槽的侧表面的面取向以及生长衬底的晶格常数，可以形成具有除了正好的极性取向之外的、包括非极性面取向或半极性面取向的任意取向的主表面的III族氮化物半导体。例如，可以通过使用具有为主表面的c面的蓝宝石衬底来获得具有为主表面的m面的III族氮化物半导体，其中，在为主表面的c面上，形成具有a面取向的侧表面的沟槽。可以通过使用具有为主表面的c面的蓝宝石衬底来获得具有为主表面的a面的III族氮化物半导体，其中，在为主表面的c面上，形成具有m面取向的侧表面的沟槽。可以通过使用具有为主表面的m面的蓝宝石衬底来获得具有为主表面的m面的III族氮化物半导体，其中，在为主表面的m面上，形成具有a面取向的侧表面的沟槽。此外，可以通过使用具有为主表面的m面的蓝宝石衬底来获得具有作为主表面的a面的III族氮化物半导体，其中，在为主表面的m面上，形成具有c面取向的侧表面的沟槽。
为了避免具有不同极性取向的晶体的生长，沟槽的某些侧表面可以覆盖有例如掩模，使得不在这样覆盖的侧表面上生长III族氮化物半导体晶体。例如，如果沟槽11形成为条状图案，并且每个沟槽11的一个或两个侧表面11a覆盖有掩模使得仅在其它侧表面11a上生长III族氮化物半导体，则最后生成的III族氮化物半导体仅在一个方向呈现极性，并且半导体呈现良好的质量。
或者，为了避免具有不同极性取向的晶体的生长，沟槽11的侧表面11a可以倾斜，使得侧表面11a呈现不太可能发生晶体生长的晶体取向。例如，如果将蓝宝石衬底用作生长衬底，则形成在衬底中的沟槽11的侧表面11a与蓝宝石的c面或a面之间的角越小，晶体越可能在侧表面11a上生长。在这种情况下，当沟槽11的侧面11a采取c面或a面时，晶体更可能在侧表面11a上生长。因此，例如，当沟槽11的其上生长有III族氮化物半导体的侧表面11a为c面，并且期望其上没有晶体生长的其它沟槽侧表面11a关于c面倾斜时，可以避免具有不同极性取向的晶体的生长。
在所有上述的实施方案中，虽然第一绝缘保护膜21和第二绝缘保护膜22由氧化硅(SiO2)形成，但是第一绝缘保护膜21和第二绝缘保护膜22也可以由如氧化钛(TiO2)、氧化铝(Al2O3)和五氧化二钽(Ta2O5)的金属氧化物或者如聚酰亚胺的具有电绝缘性质的树脂材料形成。此外，除由Ag和Al形成反射器50以外，也可以由包含有作为主要成分的Al或Ag的合金来形成反射器50。此外，可以由铑(Rh)、钌(Ru)、铂(Pt)、钯(Pd)或包括这些金属中的至少一种或更多种的合金来形成反射器50。反射器50可以是由具有彼此不同的反射率的两种材料的多个层制成的分布式布拉格反射器(DBR)。
第二中间电极40可以包括Ni层、Au层和Al层的三层，其中，Ni层接合到透明导电膜10。分别经由由Ti制成的第一层、由Ni制成的第二层、由Ti制成的第三层以及由Ni制成的第四层，将作为由AuSn共晶合金制成的凸块电极的第二电极70和第一电极60接合到第二中间电极40和第一中间电极30，其中所述第一电极60和第二电极70的各自表面由Au制成。各第一层中的Ti用于增加凸块电极对第一中间电极30和第二中间电极40的接合强度。第二层至第四层是用于防止焊料Sn的扩散的层。此外，可以将选自Ti、Al、Pd、Pt、V、Ir以及Rh的至少一种金属用作第一中间电极30。可以借助于镀覆、丝网印刷、溅射、真空气相沉积等来形成第一电极60和第二电极70。也可以借助于溅射、CVD、溶胶凝胶等来形成透明的导电膜20。
工业实用性
本发明可用来提高半导体发光器件的光提取效率。
附图标记的描述
1半导体发光器件
10蓝宝石衬底
20透明导电膜
21第一绝缘保护膜
22第二绝缘保护膜
30第一中间电极
40第二中间电极
50反射器
60第一电极
70第二电极
102缓冲层
103基层
104n型接触层
105ESD层
106发光层
107p型层
108p型接触层

Claims (11)

1.一种半导体发光器件，其中，每个层由III族氮化物基化合物半导体制成，所述发光器件包括：
蓝宝石衬底，所述蓝宝石衬底具有在所述衬底的表面上沿第一方向平行地布置的多个条状图案沟槽和凸起部分；
在所述蓝宝石衬底上形成的电介质，所述电介质形成在所述沟槽中并且形成在所述凸起部分的顶表面上，所述电介质至少沿所述第一方向是不连续的；
由在所述沟槽的侧表面上生长并且覆盖所述蓝宝石衬底的表面和所述电介质的顶表面的III族氮化物基化合物半导体制成的基层；以及
在所述基层上形成的构成发光器件的器件层。
2.根据权利要求1所述的半导体发光器件，其中所述电介质在所述衬底的所述表面上沿着与所述第一方向相交的第二方向以条状图案连续地形成。
3.根据权利要求1所述的半导体发光器件，其中所述电介质在所述衬底的所述表面上沿着与所述第一方向相交的第二方向不连续地形成。
4.根据权利要求2所述的半导体发光器件，其中所述第二方向是垂直于所述第一方向的方向。
5.根据权利要求3所述的半导体发光器件，其中所述第二方向是垂直于所述第一方向的方向。
6.根据权利要求1所述的半导体发光器件，其中所述基层的其上形成有所述器件层的主表面是具有在c面的情况下生成的内电场的10％或更小的内电场的面。
7.根据权利要求2所述的半导体发光器件，其中所述基层的其上形成有所述器件层的主表面是具有在c面的情况下生成的内电场的10％或更小的内电场的面。
8.根据权利要求3所述的半导体发光器件，其中所述基层的其上形成有所述器件层的主表面是具有在c面的情况下生成的内电场的10％或更小的内电场的面。
9.根据权利要求4所述的半导体发光器件，其中所述基层的其上形成有所述器件层的主表面是具有在c面的情况下生成的内电场的10％或更小的内电场的面。
10.根据权利要求1至9中任一项所述的半导体发光器件，其中通过对所述蓝宝石衬底实施氮化而形成有氮化铝层。
11.根据权利要求1至9中任一项所述的半导体发光器件，其中在所述沟槽的所述侧表面上形成有缓冲层。
CN201180016978.1A 2010-03-30 2011-03-15 半导体发光器件 Expired - Fee Related CN102822996B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-079190 2010-03-30
JP2010079190A JP5273081B2 (ja) 2010-03-30 2010-03-30 半導体発光素子
PCT/JP2011/001491 WO2011121911A1 (ja) 2010-03-30 2011-03-15 半導体発光素子

Publications (2)

Publication Number Publication Date
CN102822996A CN102822996A (zh) 2012-12-12
CN102822996B true CN102822996B (zh) 2015-05-06

Family

ID=44711681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180016978.1A Expired - Fee Related CN102822996B (zh) 2010-03-30 2011-03-15 半导体发光器件

Country Status (5)

Country Link
US (1) US9054269B2 (zh)
JP (1) JP5273081B2 (zh)
CN (1) CN102822996B (zh)
TW (1) TWI437732B (zh)
WO (1) WO2011121911A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2701183A4 (en) 2011-08-09 2014-07-30 Panasonic Corp STRUCTURE FOR BREEDING A NITRID SEMICONDUCTOR LAYER, STACKING STRUCTURE, NITRID BASE SEMICONDUCTOR ELEMENT, LIGHTING SOURCE AND MANUFACTURING METHOD THEREFOR
DE102012112771A1 (de) * 2012-12-20 2014-06-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
TWI540768B (zh) * 2012-12-21 2016-07-01 鴻海精密工業股份有限公司 發光晶片組合及其製造方法
US10002991B2 (en) 2013-07-10 2018-06-19 Epistar Corporation Light-emitting element
US9318663B2 (en) * 2013-07-10 2016-04-19 Epistar Corporation Light-emitting element
JP2015111649A (ja) * 2013-10-30 2015-06-18 京セラ株式会社 金属体付きサファイア構造体、金属体付きサファイア構造体の製造方法、電子機器、および外装体
US9548419B2 (en) 2014-05-20 2017-01-17 Southern Taiwan University Of Science And Technology Light emitting diode chip having multi microstructure substrate surface
TWI640104B (zh) * 2014-05-30 2018-11-01 日商日亞化學工業股份有限公司 氮化物半導體元件及其製造方法
WO2015181671A1 (en) 2014-05-30 2015-12-03 Koninklijke Philips N.V. Light-emitting device with patterned substrate
US9978724B2 (en) * 2014-06-27 2018-05-22 Bridgelux, Inc. Red flip chip light emitting diode, package, and method of making the same
JP6135751B2 (ja) * 2015-02-18 2017-05-31 日亜化学工業株式会社 発光素子
DE102015225854A1 (de) * 2015-12-18 2017-06-22 Tesa Se Reaktives 2-Komponentenklebesystem in Filmform und Verfahren zur Verklebung
JP6524904B2 (ja) 2015-12-22 2019-06-05 日亜化学工業株式会社 発光装置
JP6798452B2 (ja) * 2017-08-23 2020-12-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
US11271141B2 (en) * 2018-11-26 2022-03-08 Osram Opto Semiconductors Gmbh Light-emitting device with wavelenght conversion layer having quantum dots
TWI725688B (zh) * 2019-12-26 2021-04-21 新唐科技股份有限公司 半導體結構及其製造方法
WO2022140906A1 (en) * 2020-12-28 2022-07-07 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device structures and methods of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379484A (zh) * 2002-05-17 2002-11-13 清华大学 高亮度氮化镓基发光二极管外延片的衬底处理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215031A (ja) 1997-01-30 1998-08-11 Hewlett Packard Co <Hp> 半導体レーザ素子
JP4936598B2 (ja) * 2001-02-15 2012-05-23 シャープ株式会社 窒化物半導体発光素子とその製法
JP4254157B2 (ja) * 2001-08-22 2009-04-15 ソニー株式会社 窒化物半導体素子及び窒化物半導体素子の製造方法
JP2004153090A (ja) * 2002-10-31 2004-05-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
US7615798B2 (en) 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
JP4977957B2 (ja) * 2004-03-29 2012-07-18 日亜化学工業株式会社 半導体発光素子
KR100659373B1 (ko) * 2006-02-09 2006-12-19 서울옵토디바이스주식회사 패터닝된 발광다이오드용 기판 및 그것을 채택하는 발광다이오드
JP2009054898A (ja) * 2007-08-28 2009-03-12 Yamaguchi Univ 発光素子及びその作製方法
JP5353113B2 (ja) * 2008-01-29 2013-11-27 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379484A (zh) * 2002-05-17 2002-11-13 清华大学 高亮度氮化镓基发光二极管外延片的衬底处理方法

Also Published As

Publication number Publication date
US9054269B2 (en) 2015-06-09
US20130015487A1 (en) 2013-01-17
CN102822996A (zh) 2012-12-12
WO2011121911A1 (ja) 2011-10-06
TW201208118A (en) 2012-02-16
TWI437732B (zh) 2014-05-11
JP2011211074A (ja) 2011-10-20
JP5273081B2 (ja) 2013-08-28

Similar Documents

Publication Publication Date Title
CN102822996B (zh) 半导体发光器件
US9911894B2 (en) Nitride-based III-V group compound semiconductor
JP5521981B2 (ja) 半導体発光素子の製造方法
US8354663B2 (en) Micro-pixel ultraviolet light emitting diode
KR101007136B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101324442B1 (ko) Ⅰⅰⅰ족 질화물 반도체 발광 소자 및 그의 제조 방법, 및 램프
JP5343860B2 (ja) ＧａＮ系ＬＥＤ素子用電極およびＧａＮ系ＬＥＤ素子ならびにそれらの製造方法。
JP5037169B2 (ja) 窒化物系半導体発光素子及びその製造方法
US7282741B2 (en) Vertical type nitride semiconductor light emitting diode
US8362506B2 (en) Optoelectronic semiconductor body
US9373750B2 (en) Group III nitride semiconductor light-emitting device
CN102201515B (zh) 半导体发光器件
TWI455304B (zh) 圖案化基板及堆疊發光二極體結構
US20070284590A1 (en) Light Emitting Element And Manufacturing Method Thereof
CN1996630A (zh) 发光二极管及其制造方法以及在电子设备中的应用
JP2011060917A (ja) 半導体発光素子
JP2011119333A (ja) 窒化物半導体発光素子
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
KR20190133417A (ko) 발광 소자 및 이의 제조 방법
KR100586973B1 (ko) 돌기부가 형성된 기판을 구비한 질화물 반도체 발광소자
JP5630276B2 (ja) 半導体発光素子、半導体発光装置
KR100631842B1 (ko) 질화물 반도체 발광소자
KR101072199B1 (ko) 발광소자 및 그 제조방법
US9287450B2 (en) Group III nitride semiconductor light-emitting device
KR101681573B1 (ko) 발광소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150506

Termination date: 20190315