JP2011211074A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2011211074A
JP2011211074A JP2010079190A JP2010079190A JP2011211074A JP 2011211074 A JP2011211074 A JP 2011211074A JP 2010079190 A JP2010079190 A JP 2010079190A JP 2010079190 A JP2010079190 A JP 2010079190A JP 2011211074 A JP2011211074 A JP 2011211074A
Authority
JP
Japan
Prior art keywords
layer
sapphire substrate
groove
light emitting
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010079190A
Other languages
English (en)
Other versions
JP5273081B2 (ja
Inventor
Koji Okuno
浩司 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2010079190A priority Critical patent/JP5273081B2/ja
Priority to CN201180016978.1A priority patent/CN102822996B/zh
Priority to US13/637,955 priority patent/US9054269B2/en
Priority to PCT/JP2011/001491 priority patent/WO2011121911A1/ja
Priority to TW100110174A priority patent/TWI437732B/zh
Publication of JP2011211074A publication Critical patent/JP2011211074A/ja
Application granted granted Critical
Publication of JP5273081B2 publication Critical patent/JP5273081B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Abstract

【課題】光の取り出し効率の向上
【解決手段】各層がIII族窒化物系化合物半導体から成る半導体発光素子である。表面上にとられた第1方向(x軸)に平行に、ストライプ状の溝11を多数、表面上に配列させたサファイア基板10と、サファイア基板の面10aの上及び溝11において、第1方向には不連続に形成された誘電体15を有する。溝の側面から成長し、サファイア基板の面10a上及び誘電体15の上面15aを覆うIII族窒化物系化合物半導体から成る基底層と、基底層上に形成された発光素子を構成する素子層とを有する。
【選択図】図2

Description

本発明は、光の取り出し効率を向上させたIII族窒化物系化合物半導体から成る半導体発光素子に関する。
III族窒化物系化合物半導体発光素子が広く使用される様になり、その特性改良が幅広く行われている。III族窒化物系化合物半導体発光素子の製造方法は、サファイアや、その他の異種基板にIII族窒化物系化合物半導体をエピタキシャル成長させるものが一般的である。この半導体発光素子において、光の取り出し効率を向上させることが課題となっている。外部への光取り出し効率を向上させるために、下記特許文献1には、サファイア基板上に、屈折率がGaNよりも小さいSiO2 等の誘電体をストライプ状に形成して、基板の露出面から誘電体の上面にかけてGaNを気相成長させている。
また、特許文献2には、a面サファイア基板の面上において、溝を、ストライプ状にm軸方向に多数平行に形成し、溝のc面側面から側面に垂直にGaNをc軸方向に成長させることで、m面を主面とするGaNを形成することを開示している。特許文献2は、このようにして、非極性面を主面とするGaNを得るものである。
特開2009−54898号公報 特開2009−203151号公報
ところが、特許文献1、2、共に、ストライプ状の溝を形成するものであり、ストライプの方向に垂直な断面においては、基板表面において、凹凸が周期的繰り返されたものとなる。このため、基板面上において、ストライプの方向に垂直な方向に進行する光は、凹凸面で散乱を受けて、外部への取り出しが容易となる。しかしながら、ストライプの方向に進行する成分の光は、凸部の中、又は、凹部の中を光が進行し、溝の側壁で反射してガイドされて伝搬する。しかし、その伝搬方向に反射面が存在しないために、散乱を受けることがなく、外部への光の取り出しが行われない。
また、格子状に溝を形成すると、ストライプ状に溝を形成した場合に比べて、ストライプに垂直な方向に進行する光も散乱されるので、光の取り出し効率は向上する。特許文献2のように、主面を非極性面とすると、発光効率を向上させることができるが、特許文献2の成長方法において、基板に溝を格子状に形成するとすると、溝の側面の面方位が同一でなくなるため、成長方位が不揃いになり、均一の非極性面を主面とする半導体層が得られない。このため、基板の加工は、ストライプ状とせざるを得なかった。
本発明は、このような課題を解決するために成されたものであり、その目的は、基板面上にストライプ状の溝を多数平行に形成した半導体発光素子において、光の外部への取り出し効率を向上させることである。
第1の発明は、各層がIII族窒化物系化合物半導体から成る半導体発光素子において、表面上にとられた第1方向に平行に、ストライプ状の溝を多数、表面上に配列させたサファイア基板と、サファイア基板の面上及び溝において、第1方向には不連続に形成された誘電体と、溝の側面から成長し、サファイア基板の面上及び誘電体の上面を覆うIII族窒化物系化合物半導体から成る基底層と、基底層上に形成された発光素子を構成する素子層とを有することを特徴とする半導体発光素子である。
誘電体としては、酸化珪素(SiOx )、窒化珪素(Six y )、酸化チタン(TiOx )、酸化ジルコニウム(ZrOx )等の酸化物、窒化物等の単層膜や、これらの多層膜をもちいることができる。特に、酸化硅素(SiOX )上の窒化硅素(SiX Y )とする2重保護膜を用いると、SiOX が分解してGaNに拡散するのが防止されるので望ましい。また、SiOX Y を用いて、組成比x、yを変化させて、屈折率を任意に設定できる。このため、組成比x、yを適正に設定することで、サファイア基板、基底層の屈折率に対して、屈折率を適正に設定することで、光取り出し効率を向上させることができる。誘電体の成膜は、蒸着、スパッタ、CVD等の気相成長法を用いることができる。
上記発明において、誘電体は、基板の面上において、第1方向と交差する第2方向に、ストライプ状に連続して形成されていても良い。
上記発明において、誘電体は、基板の面上において、第1方向と交差する第2方向に沿って、不連続に形成されていても良い。
上記発明において、第2方向は、第1方向に対して直交する方向であることが望ましい。誘電体を配列する第2方向は、ストライプの伸びた方向である第1方向に対して、平行でない方向、すなわち、交差した方向であれば良い。第2方向が第1方向に対して直交することが最も望ましい。
また、他の発明は、基底層の素子層を形成する主面は、c面の場合の内部電界に対して10%以下の内部電界を有する面であることを特徴とする。典型的には、基底層の主面は、c面に対して90度を成す無極性面や、c面との成す角が60度である半極性面である。無極性面で低指数面の一例は、m面、a面である。半極性面の低指数面の一例は、(11−22)面である。これらの面の他、主面がc面である場合に内部電界は最大となるので、この最大値に対して内部電界が10%以下の面(以下、非極性面と定義する)を用いることができる。10%以下とするのは、実質的に、発光効率を低下させることがなく、長波長側への波長シフトをなくするためである。
ストライプ状の溝の側面から成長させることで、主面の結晶方位を揃えて、上記の同一非極性面とすることができる。この場合に、内部電界を小さくすることで、発光効率を向上させることや長波長への波長シフトを防止できる。そして、この場合には、光の取り出し効率を向上させるために、サファイア基板の溝を格子状に形成すると、溝の側面から結晶成長させた時に、主面の結晶方位が揃わない。そのため、主面を非極性面とする半導体発光素子において、本発明を用いることは特に有効である。
他の発明は、サファイア基板は、窒化処理が成されて、窒化アルミニウム層が形成されていることを特徴とする。この場合に、III族窒化物系化合物半導体を、溝の側面から側面に垂直な方向に横方向成長させることができる。この場合に、基板の上面からは、結晶成長させることなく、溝の側面からのみ側面に垂直な方向に結晶成長させることができる。窒化アルミニウム層は、1モノレイヤーから数モノレイヤー程度のものであっても良い。
また、溝の側面には、バッファ層が形成されていることが望ましい。この場合にも、III族窒化物系化合物半導体を、基板の上面からは結晶成長させることなく、溝の側面からのみ側面に垂直な方向に結晶成長させることができる。
本発明は、表面上に、ストライプ状の溝が、多数平行に形成されたサファイア基板において、誘電体が、基板面の上及び溝に、溝の伸びる方向には不連続に、溝の伸びる方向と交差する方向には、連続又は不連続に形成されている。したがって、溝の伸びる方向に進行する光も、誘電体により確実に反射されることから、光の外部への取り出し効率を向上させることができる。基底層の素子層を形成する主面を、内部電界が、c面とした場合の内部電界の10%以下となる非極性面とする場合に、特に、有効となる。
本発明の具体的な実施例にかかる半導体発光素子に用いるサファイア基板の構成を示した斜視図。 本発明に係る誘電体の形成されたサファイア基板の構成を示した斜視図。 同実施例の半導体発光素子の構成を示した断面図。 同実施例の半導体発光素子の製法を示した光素子の断面図。 他の実施例に係る半導体発光素子に使用されるサファイア基板の構成を示した斜視図。 他の実施例に係る半導体発光素子に使用されるサファイア基板の構成を示した斜視図。
以下、本発明を、具体的な実施例に基づいて説明する。本発明は、以下の実施例に限定されるものではない。
本発明は、サファイア基板を上にして半導体層側をリードフレームに接合するいわゆるフェースダウンで用いるフリップチップ型の発光素子に用いることができる。しかし、サファイア基板の裏面に反射膜を形成して、半導体層の上面から外部に光を出力するフェースアップで用いるワイヤボンディング型の発光素子にも用いることができる。
III 族窒化物半導体とは、一般式Alx Gay Inz N(x+y+z=1、0≦x、y、z≦1)で表される半導体であり、Al、Ga、Inの一部を他の第3B族元素(第13族元素)であるBやTlで置換したもの、Nの一部を他の第5B族元素(第15族元素)であるP、As、Sb、Biで置換したものをも含むものとする。より一般的には、Gaを少なくとも含むGaN、InGaN、AlGaN、AlGaInNを示す。限定するものではないが、基底層は、一般的には、ノンドープのGaNが用いられる。n型不純物としてはSi、p型不純物としてはMgが通常用いられる。素子層には、限定されるものではないが、Siドープのn型のGaNのn型コンタクト層、AlGaNとGaN又はInGaNの多層から成るn型クラッド層、MQWの発光層、AlGaNとGaN又はInGaNの多層から成るp型クラッド層、Mgドープのp型のGaNのp型クラッド層が用いられる。しかし、これらは、一例であり、Inが添加されていたり、上記の任意の組成比の化合物半導体が用いられる。半導体発光素子の層構成は任意であり、また、各層の組成比も任意である。III 族窒化物半導体層を結晶成長させる方法としては、分子線気相成長法(MBE)、有機金属気相成長法(MOVPE)、ハイドライド気相成長法(HVPE)、液相成長法等が有効である。
図1は、実施例1に係る半導体発光素子1に用いられるサファイア基板10の構成を示している。サファイア基板10の表面上には、表面上にとられた第1方向(x軸方向)に伸びたストライプ状の溝11が、多数平行に形成されている。溝11は、サファイア基板10の面上において第1方向と直交する第2方向(y軸方向)には、等間隔で多数形成されている。残された面は、基板の上面10aとなり、上面10aと溝11の側面11aとにより、ストライプ状の凸部12を構成している。溝11のy軸方向の幅は、1.5μm、凸部12のy軸方向の幅は1.5μm、溝11の周期は3μmである。溝11の深さは0.1μmである。溝11の深さは、100Å以上、3μm以下の範囲とすることができる。
図2に示すように、第2方向(y軸方向)にストライプ状に伸びたSiO2 から成る誘電体15が、サファイア基板10の溝11の底面11b、側面11a、及びサファイア基板10の上面10aに、多数平行に形成されている。誘電体15のx軸方向の幅は、1.5μm、厚さは0.1μmである。この誘電体15の厚さは、100Å以上、1μm以下の範囲とすることができる。
図3は、本実施例1の半導体発光素子1を示す断面図である。半導体発光素子1は、青色領域の波長の光を発するフリップチップ型の発光ダイオード(LED)である。この半導体発光素子1は、順電圧が3.2Vで、順電流が350mAの場合に、ピーク波長が450nmの光を発する。また、半導体発光素子1は上面視にて長方形状に形成されている。半導体発光素子1の平面寸法は、1辺が略1000μm、他の辺が略500μmである。この他、1辺が300μm以上、1000μm以下の正方形に形成しても良い。図2に示す構成のサファイア基板10の上に、窒化アルミニウム(AlN)から成る膜厚約10nmのバッファ層102が堆積されている。すなわち、溝11の底11b、側面11a、上面10a、誘電体20の上面15a、側面15bに、バッファ層102が形成されている。
そのバッファ層102の上に、ノンドープのGaNから成る基底層103が形成されている。その基底層103の上に、シリコン(Si)ドープのGaNから成る膜厚約3〜4μmの高キャリア濃度n+層であるn型コンタクト層104が形成されている。このn型コンタクト層104の電子濃度は8×1018/cm3である。この層の電子濃度は、高い程、望ましいが、2×1019/cm3まで、増加可能である。そして、n型コンタクト層104の上に、静電耐圧改善層(ESD層)105が形成されている。ESD層105は、n型コンタクト層104側から第1ESD層、第2ESD層、第3ESD層の3層構造である。第1ESD層は、Si濃度が1×1016〜5×1017/cm3 のn−GaNである。第1ESD層の厚さは200〜1000nmである。また、第1ESD層の表面には、貫通転位に起因して少数のピットが生じているが、そのピット密度は、1×108 /cm2 以下である。第2ESD層は、ノンドープのGaNである。第2ESD層の厚さは50〜200nmである。第2ESD層の表面にもピットが生じており、そのピット密度は2×108 /cm2 以上である。第2ESD層はノンドープであるが、残留キャリアによりキャリア濃度が1×1016〜1×1017/cm3 となっている。なお、第2ESD層には、キャリア濃度が5×1017/cm3 以下となる範囲でSiがドープされていてもよい。第3ESD層は、SiがドープされたGaNであり、Si濃度(/cm3 )と膜厚(nm)の積で定義される特性値が0.9×1020〜3.6×1020(nm/cm3 )である。たとえば、第3ESD層の厚さを30nmとする場合にはSi濃度は3.0×1018〜1.2×1019/cm3 である。
そして、そのESD層105の上に、膜厚20nmのノンドープのGaNと膜厚3nmのノンドープのGa0.8In0.2Nからなる3周期分積層した多重量子井戸構造(MQW)の発光層106が形成されている。発光層106の上にはマグネシウム(Mg)ドープのAl0.15Ga0.85Nから成る膜厚約60nmのクラッド層に相当するp型層107が形成されている。さらに、p型層107の上にはマグネシウム(Mg)ドープのGaNから成る膜厚約130nmのp型コンタクト層108が形成されている。
また、p型コンタクト層108の上にはMOCVD法により形成されたITOから成る透明導電膜20が形成されている。その透明導電膜20の上には、SiO2 から成る第1絶縁性保護膜21が形成されている。透明導電膜20の厚さは0.3μmである。第1絶縁性保護膜21は、厚さ、200nmである。第1絶縁性保護膜21の上には、Al又はAgから成る反射膜50が厚さ100nmに形成されている。その上に、第2絶縁性保護膜22が厚さ200nmに形成されている。したがって、反射膜50は、第1絶縁性保護膜21と第2絶縁性保護膜22とが一体となった絶縁性保護膜の中に埋設されていることになる。また、第1絶縁性保護膜21と第2絶縁性保護膜22と反射膜50を貫通して開けられた窓には、透明導電膜20に接合する第2中間電極40が形成されている。第2中間電極40は、厚さ0.01μmのチタン(Ti)と、厚さ0.5μmの金(Au)との2重構造で構成されている。また、第2中間電極40は、TiとAuの合金で構成されていても良い。
一方、p型コンタクト層108からエッチングして、露出したn型コンタクト層104上には、第1中間電極30が形成されている。第1中間電極30は2重構造をしており、膜厚約18nmのバナジウム(V)層31と、膜厚約1.8μmのアルミニウム(Al)層32とをn型コンタクト層104の一部露出された部分である電極形成部16に、順次積層させることにより構成されている。そして、複数の第2中間電極40を接続するように、矩形形状の第2電極70と、複数の第1中間電極30を接続するように、矩形形状の第1電極60とが、第2絶縁性保護膜22の上に配設されている。これらの第2電極70と第1電極60とは、リードフレームに接続されるバンプとなる。
本実施例に係る半導体発光素子1は、上記の構成から成る。次に、本半導体発光素子1の製法について説明する。
(溝形成工程)
まず、a面を主面とするサファイア基板10の表面10aに、マスクを用いてICPエッチングすることで、長手方向(第1方向、x軸方向)がサファイア基板10のm軸方向であり、m軸に平行なストライプ状に多数の溝11を形成する(図4(a))。溝11のc軸(y軸方向)に平行な面(yz面)での断面は矩形であり、溝11の側面11aにはサファイアのc面が露出し、溝11の底面11bには、サファイアのa面が露出する。
(誘電体の形成工程)
上記のように加工されたサファイア基板10の表面に、一様にSiO2 をスパッタリング法により一様に堆積する。その後、フォトレジストを一様に塗布して、溝11の伸びた方向と、直交する方向(y軸方向)にストライプ状に露光して、現像することで、溝11に直交する方向(y軸方向)に伸びた窓をフォトレジストに形成する。残されたフォトレジストをマスクとして、SiO2 をエッチングすることで、図2に示すように、誘電体15を、溝11の長さ方向(x軸方向)に直交する方向(y軸方向)に、ストライプ状に形成した。なお、誘電体15を形成する方法は、y軸方向にストライプ状の窓の形成されたフォトレジストを、サファイア基板10上に形成した後、SiO2 をスパッタリング法により一様に堆積して、フォトレジストをリフトオフすることで形成しても良い。
(バッファ層形成工程)
次に、ストライプ状の溝11とこれに垂直な方向にストライプ状の誘電体15を平行に多数形成したサファイア基板10を、反応性マグネトロンスパッタに導入し、500℃でAlNから成るバッファ層102を形成する(図4(b))。この時、AlNはサファイア基板10の表面10a(凸部12の上面)だけでなく、溝11の側面11aや溝11の底面11b、誘電体15の上面15a、側面15bにも形成される。しかし、溝11の側面11aには、サファイア基板10の表面10aや溝11の底面11bよりもAlNから成るバッファ層102が薄く形成されている。以下でAlNから成るバッファ層102の厚さという場合、サファイア基板10の表面10a上に形成されるAlN層の厚さをいうものとする。
なお、通常は、ICPエッチングによるサファイア基板10のダメージを回復させるために、AlNから成るバッファ層102を形成する前にサファイア基板10を1000℃以上に加熱する処理を行うが、本実施例では、このダメージ回復の熱処理は行わず、溝11の側面11aや溝11の底面11bにICPエッチングによるダメージが残った状態でAlN層を形成する。
以下のMOCVD法において用いる原料ガスは、窒素源として、アンモニア(NH3 )、Ga源として、トリメチルガリウム(Ga(CH3 3 )、In源として、トリメチルインジウム(In(CH3 3 )、Al源として、トリメチルアルミニウム(Al(CH3 3 )、n型ドーピングガスとして、シラン(SiH4 )、p型ドーピングガスとしてシクロペンタジエニルマグネシウム(Mg(C5 5 2 )、キャリアガスとしてH2 またはN2 である。
(昇温工程)
次に、AlNのバッファ層102を形成したサファイア基板10をMOCVD装置に搬入し、水素とアンモニアを含む雰囲気中で、成長温度まで昇温する。
(結晶成長工程)
続いて、MOCVD装置内にTMG(トリメチルガリウム)を導入し、溝11の側面11aにGaN結晶から成る基底層103をエピタキシャル成長させる(図4(c))。基底層103のGaN結晶は、サファイア基板10のc軸方向と、GaN結晶のc軸方向が一致するように成長する。このGaN結晶のc軸方向の極性については、溝11の側面11aから溝11内側(中心側)へと向かう方向が−c方向である。すなわち、側面11aから垂直に、GaNは−c軸方向に成長することになり、その成長面は−c面となる。
ここで、基底層103のGaN結晶がサファイア基板10の表面10aや溝11の底面11bからは成長しないようにし、かつ溝11の側面11aから成長するGaN結晶の成長方向としてc軸方向の成長が支配的となるように、AlNのバッファ層102の厚さと、GaN13の成長温度を調整する。たとえば、AlNのバッファ層102の厚さを、GaNをサファイア基板の主面に垂直な方向をGaNのc軸方向として、そのc軸方向へ平坦にエピタキシャル成長させる際にサファイア基板とGaNとの間に設けるAlNのバッファ層の最小厚さよりも薄くし、基底層103のGaN結晶の成長温度は、通常GaNをサファイア基板の主面に垂直な方向をc軸方向としてエピタキシャル成長させる際の成長温度よりも低い温度とすればよい。このような最小厚さのAlNのバッファ層102は、通常スパッタ時間を40秒として形成しており、これは厚さにして150〜200Åである。また、通常GaNをサファイア基板の主面に垂直な方向をc軸方向としてエピタキシャル成長させる際の成長温度は、1100℃よりも高い温度である。よって、AlNのバッファ層102の厚さを150Å以下、GaNの成長温度を1100℃以下とすることで、基底層103のGaN結晶がサファイア基板10の表面10aや溝11の底面11bからは成長しないようにし、かつ溝11の側面11aから成長するGaN結晶の成長方向としてc軸方向の成長が支配的となるようにすることができる。
このようにして基底層103のGaN結晶を結晶成長させると、GaN結晶はc軸方向(−c方向)、すなわちサファイア基板10に対して水平に溝11の内側方向へ早く成長していき、サファイア基板10に垂直な方向へも少しずつ成長していく(図4(c))。そしてさらに成長が進むと、溝11はGaNによって埋められ、サファイア基板10に水平な方向(−c方向と+c方向の双方)への成長によってサファイア基板10の表面10aも次第にGaNに覆われていき、最後にはサファイア基板10上に平坦なGaN結晶が形成される(図4(d))。この基底層103のGaN結晶の主面は、m面となる。これは、サファイア基板10の溝11の側面11aがc面であるためであり、GaNとサファイアとの格子定数の違いなどに起因するものである。
また、誘電体15の上面15aや、側面15bからは、GaN結晶13は成長しない。ストライプ状の誘電体15の第1方向(x軸方向)の両側において、溝11の側面11aから横方向成長したGaN結晶が、誘電体15の上面15aの上に横方向に成長して、合体する。以上に示した製造方法により、結晶性、表面平坦性の高い、m面を主面とする基底層103のGaN結晶が得られる。このようにして、GaN結晶から成る基底層103を形成した。
次に、基底層103のGaN結晶の上に、各素子層を形成した。すなわち、各III 族窒化物半導体のエピタキシャル成長の、それぞれ、最適温度に調整しつつ、MOCVD法によってIII 族窒化物半導体からなるn型コンタクト層104、ESD層105、発光層106、p型層107、p型コンタクト層108を順に積層させた。
以上の各素子層のエピタキシャル成長については、良く知られた方法である。各層を基底層103の上にエピタキシャル成長させた。次に、p型コンタクト層108の上の全面に、ITOを、厚さ0.3μmで、一様に堆積させて透明導電膜20を形成した。次に、その透明導電膜20の上の全面に、フォトレジストを塗布して、図1のn型コンタクト層104の電極形成部16に該当する部分を露光して、現像することにより、その部分に窓を形成した。そして、残された透明導電膜20とフォトレジストをマスクとして、ドライエッチングして、n型コンタクト層104を露出させて電極形成部16を形成した。次に、フォトレジストの塗布、現像、フォトリソグラフィによる良く知られた選択成膜技術を用いて、第1中間電極30と第2中間電極40を形成する領域を除いて、第1絶縁性保護膜21、反射膜50、第2絶縁性保護膜22を順次、堆積させた。次に、同様にフォトリソグラフィを用いて、n型コンタクト層104に接合する第1中間電極30と、透明導電膜20に接合する第2中間電極40を堆積させた。次に、複数の第1中間電極30を接続するように第1電極60と、複数の第2中間電極40を接続するように第2電極70とを堆積させて、半導体発光素子を完成させた。
このような半導体発光素子1は、溝11の長さ方向に伝搬する光を誘電体15で散乱させることができるため、外部への光取り出し効率が向上する。
実施例1において、溝11のストライプ方向(第1方向)と誘電体15のストライプ方向(第2方向)との成す角は、溝11のストライプ方向に伝搬する光を効果的に散乱させるには、30度以上、150度以下が望ましい。
実施例2として、図5に示すサファイア基板80を用いた。サファイア基板80は、実施例1と同様に、ストライプ状の溝11が多数形成された図1に示すサファイア基板である。このサファイア基板80の上に、SiO2 から成る誘電体85をドット状に形成した。このサファイア基板80を、基底層103の成長基板に用いて、同様に、図3の構成の半導体発光素子1を形成した。この誘電体85は、直径1.5μmの円柱とし、サファイア基板80の表面80a上の厚さを0.1μmとした。誘電体85は、溝11の第2方向の全幅を完全に埋めており、溝11の両側に存在する凸部12の上面であるサファイア基板80の上面80aには、その凸部12の幅の1/2を覆っている。誘電体85は、第2方向(y軸方向)の直線に沿って配列されているが、不連続である。このような構成の半導体発光素子は、発光した光が、ドット状に分散する誘電体85により、効果的に散乱されるために、外部への光取り出し効率が向上する。なお、この誘電体85は、第2方向に伸びた直線上に配列させているが、サファイア基板80の平面上に不規則に配列させても良い。また、誘電体85は凸部12の全幅を覆っていても良い。
実施例3として、図6に示すサファイア基板90を用いた。サファイア基板90は、実施例1と同様に、ストライプ状の溝11が多数形成された図1に示すサファイア基板である。このサファイア基板90の上に、SiO2 から成る誘電体95をドット状に形成した。このサファイア基板90を、基底層103の成長基板に用いて、同様に、図3の構成の半導体発光素子1を形成した。この誘電体95は、直径1.5μmの円柱とし、サファイア基板90の表面90a上の厚さを0.1μmとした。誘電体95は、サファイア基板90の凸部12の表面90aの第2方向の全幅を完全に覆っており、溝11の第2方向の幅の1/2を埋めている。誘電体95は、第2方向(y軸方向)の直線に沿って配列されているが、不連続である。このような構成の半導体発光素子は、発光した光が、ドット状に分散する誘電体95により、効果的に散乱されるために、外部への光取り出し効率が向上する。なお、この誘電体95は、第2方向に伸びた直線上に配列させているが、サファイア基板90の平面上に不規則に配列させても良い。また、誘電体95は溝11の第2方向の全幅を覆っていても良い。
溝11の側面11aからのみ、III 族窒化物半導体を側面に垂直に、成長させる横方向成長としては、以下の方法を用いることができる。
(1)実施例のように、ICPエッチングによるサファイア基板10のダメージを回復させるための1000℃以上に加熱する処理を行うことなく、スパッタリングによるバッファ層をサファイア基板に形成する方法。
この方法においては、バッファ層102の厚さは、55Å以上、150Å以下とすることが望ましい。150Åよりも厚くバッファ層102を形成すると、凸部12の上面10a、溝11の底面11bからもIII 族窒化物半導体が成長するので望ましくない。55Åよりも薄いと、側面11aから成長するIII 族窒化物半導体の結晶性が悪化する。したがって、バッファ層102を、55〜125Åとすれば、III 族窒化物半導体の結晶性、表面平坦性がより良くなるので、望ましい。さらに望ましいのは75〜125Åである。これらの厚さのバッファ層としては、AlNを用いることが望ましい。また、III 族窒化物半導体の成長温度は、1020℃以上、1100℃以下とすれば、III 族窒化物半導体を、主として、溝11の側面11aからサファイア基板の主面に平行な方向へ成長させることができる。1100℃よりも高くすると、凸部12の上面10a、溝11の底面11bからもIII 族窒化物半導体が成長するので望ましくない。成長温度が1020℃よりも低いと、側面11aから成長するIII 族窒化物半導体の結晶性が悪化する。したがって、III 族窒化物半導体の成長温度は、1020以上、1100℃以下とすることが望ましい。成長温度を1020〜1060℃とすれば、III 族窒化物半導体の結晶性、表面平坦性がより良くなるので、さらに望ましい。さらに望ましいのは1030〜1050℃である。
(2)ICPエッチングによるサファイア基板10のダメージを回復させるための1000℃以上に加熱する処理を行うことなく、ストライプ状の溝が形成されたサファイア基板を、水素とアンモニアを含む雰囲気中で、III 族窒化物半導体の成長温度まで昇温させた後に、加工されたサファイア基板の溝の側面からIII 族窒化物半導体を成長させる方法 III 族窒化物半導体の成長温度は、1020℃以上、1100℃以下とすれば、III 族窒化物半導体を、主として、溝11の側面11aからサファイア基板の主面に平行な方向へ成長させることができる。1100℃よりも高くすると、凸部12の上面10a、溝11の底面11bからもIII 族窒化物半導体が成長するので望ましくない。成長温度が1020℃よりも低いと、側面11aから成長するIII 族窒化物半導体の結晶性が悪化する。したがって、III 族窒化物半導体の成長温度は、1020以上、1100℃以下とすることが望ましい。成長温度を1020〜1060℃とすれば、III 族窒化物半導体の結晶性、表面平坦性がより良くなるので、さらに望ましい。さらに望ましいのは1030〜1050℃である。
(3)溝の加工が施されたサファイア基板を加熱処理し、アンモニアを供給して窒化処理することで、表面に窒化アルミニウム層を形成する方法。
加熱処理工程では、アルミニウム又はアルミニウムの化合物を供給することにより厚さ1Å以上40Å以下のアルミニウム層を形成することができる。アルミニウム層は、300℃以上420℃以下の範囲で、トリメチルアルミニウムを供給することにより形成することができる。また、トリメチルアルミニウムに代えて、アンモニアその他のIII族窒化物系化合物半導体の窒素源となりうる反応性窒素化合物を供給せずに、水素雰囲気下、900℃以上1200℃以下の所定温度までの昇温中と当該所定温度での20分以下の保持を行う加熱処理工程を行い、その後に、アンモニアを供給して窒化処理することで、表面に窒化アルミニウム層を形成することができる。
この方法では、サファイア基板の高温水素ガス処理のみも有効であるが、積極的にアルミニウム源を供給して、金属アルミニウム層を形成しても良い。サファイア基板の高温水素ガス処理は言わばエッチングと還元反応によりサファイア基板に存在したアルミニウム原子を表面に出すものであり、アルミニウム源を供給する場合は、新たにアルミニウム原子を付加形成するものである。アルミニウム源としては、特にサファイア基板表面との反応制御の面から、有機アルミニウム化合物が好ましく、アルキルアルミニウム、特にトリメチルアルミニウムが好ましい。アルミニウム源を供給せず、サファイア基板表面の高温水素ガス処理を行う場合、例えばその後一旦基板温度を300〜420℃に下げたのち、窒化処理を行うと、より良い。サファイア基板の高温水素ガス処理は、所定時間保持するほか、目標温度に達したのちすぐに冷却することでも良い。この場合は、目標温度に達する前後の時間でサファイア基板の高温水素ガス処理がされる。
以上の方法により、サファイア基板10の溝11の側面11aからのみ、その側面11aに垂直な方向に、III 族窒化物半導体を成長させることができる。
各実施例では、成長基板の溝形成にICPエッチングを用いているが、他のドライエッチング法を用いてもよく、ドライエッチング以外のエッチング法を用いてもよい。また、各実施例では、バッファ層としてAlNを用いているが、GaN、AlGaN、AlInN、AlGaInNなどを用いてもよい。特に成長基板としてサファイアを用いる場合には、格子整合性などの点からバッファ層材料のAl組成比は高いことが望ましく、AlNが最も望ましい。また、バッファ層形成のスパッタは、実施例では反応性マグネトロンスパッタを用いたが、他の任意のスパッタ法を用いることができる。
また、実施例はGaN結晶を基底層としているが、本発明はGaNに限らず、AlN、AlGaN、InGaN、AlInN、AlGaInNなどIII 族窒化物半導体を基底層としても良い。また、面方位についても、実施例のようにm面を主面とするIII 族窒化物半導体に限らず、成長基板の主面の面方位、成長基板に形成した溝側面の面方位、成長基板の格子定数を考慮することで、任意の無極性面や半極性面を含む非極性面を主面とするIII 族窒化物半導体を形成することができる。たとえば、c面を主面とするサファイア基板を用い、溝側面をa面とすれば、m面を主面とするIII 族窒化物半導体を得ることができる。c面を主面とするサファイア基板を用い、溝側面をm面とすれば、a面を主面とするIII 族窒化物半導体を得ることができる。m面を主面とするサファイア基板を用い、溝側面をa面とすれば、m面を主面とするIII 族窒化物半導体を得ることができる。また、m面を主面とするサファイア基板を用い、溝側面をc面とすれば、a面を主面とするIII 族窒化物半導体を得ることができる。
極性方向が異なる結晶となることを回避するために、溝側面のうち、いくつかの面にマスク等を形成してIII 族窒化物半導体結晶を成長させないようにしてもよい。たとえば、ストライプ状に形成された溝11の2つの側面11aのうち、一方の側面11aにマスクを形成して、他方の側面11aからのみIII 族窒化物半導体を成長させれば、得られるIII 族窒化物半導体の極性方向は一方向のみであり、良質なIII 族窒化物半導体が得られる。
また、溝11の側面11aを傾斜させるなどして結晶成長しづらい面方位とすることで、極性方向の混在を回避してもよい。たとえば、成長基板としてサファイア基板を用いる場合、側面11aがサファイアc面又はa面と成す角が小さいほど成長しやすく、側面aをc面又はa面とするのが最も成長しやすい。そこで、たとえばIII 族窒化物半導体を結晶成長させる溝11の側面11aをc面とし、それ以外の結晶成長させたくない側面11aをc面に対して傾斜させることで、極性方向の混在を回避することが可能である。
上記全実施例において、第1絶縁性保護膜21と第2絶縁性保護膜22とは、二酸化珪素(SiO2 )で形成したが、酸化チタン(TiO2 )、アルミナ(Al2 3 )、五酸化タンタル(Ta2 5 )等の金属酸化物、若しくはポリイミド等の電気絶縁性を有する樹脂材料から形成することもできる。また、反射膜50は、Ag、Alの他、Al又はAgを主成分として含む合金から形成することもできる。その他、反射膜50は、ロジウム(Rh)、ルテニウム(Ru)、白金(Pt)、パラジウム(Pd)、または、これらの金属を少なくとも1種類以上含んだ合金より形成しても良い。また、反射膜50は、屈折率の異なる2つの材料の複数の層から形成される分布ブラッグ反射膜(DBR )であってもよい。
第2中間電極40は、透明導電膜20に接合するNi層と、Au層、Al層の3層で構成しても良い。表面がAuから成り、AuとSnとの合金から成るバンプ電極としての第1電極60及び第2電極70は、Tiから成る第1層、Niから成る第2層、Tiから成る第3層、Niから成る第4層を介して、それぞれ、第1中間電極30と第2中間電極40とに接合されている。それぞれの第1層のTiは、第1中間電極30と第2中間電極40の接合強度を増加させるものである。第2層から第4層は、はんだのSnの拡散を防止するための層である。また、第1中間電極30としては、Ti、Al、Pd、Pt、V、Ir、及びRhの金属よりなる群から選ばれた少なくとも1種の金属を用いることができる。第1電極60と第2電極70とは、めっき法、スクリーン印刷法、スパッタ蒸着法等により形成することができる。透明導電膜20は、スパッタリング法、CVD法、ゾルゲル法等により形成することもできる。
本発明は、半導体発光素子の光取り出し効率の向上に用いることができる。
1…半導体発光素子
10…サファイア基板
20…透明導電膜
21…第1絶縁性保護膜
22…第2絶縁性保護膜
30…第1中間電極
40…第2中間電極
50…反射膜
60…第1電極
70…第2電極
102…バッファ層
103…基底層
104…n型コンタクト層
105…ESD層
106…発光層
107…p型層
108…p型コンタクト層

Claims (7)

  1. 各層がIII族窒化物系化合物半導体から成る半導体発光素子において、
    表面上にとられた第1方向に平行に、ストライプ状の溝を多数、表面上に配列させたサファイア基板と、
    前記サファイア基板の面上及び前記溝において、前記第1方向には不連続に形成された誘電体と、
    前記溝の側面から成長し、前記サファイア基板の面上及び前記誘電体の上面を覆うIII族窒化物系化合物半導体から成る基底層と、
    前記基底層上に形成された発光素子を構成する素子層と
    を有することを特徴とする半導体発光素子。
  2. 前記誘電体は、前記基板の面上において、前記第1方向と交差する第2方向に、ストライプ状に連続して形成されていることを特徴とする請求項1に記載の半導体発光素子。
  3. 前記誘電体は、前記基板の面上において、前記第1方向と交差する第2方向に沿って、不連続に形成されていることを特徴とする請求項1に記載の半導体発光素子。
  4. 前記第2方向は、前記第1方向に対して直交する方向であることを特徴とする請求項2又は請求項3に記載の半導体発光素子。
  5. 前記基底層の前記素子層を形成する主面は、c面の場合の内部電界に対して10%以下の内部電界を有する面であることを特徴とする請求項1乃至請求項4の何れか1項に記載の半導体発光素子。
  6. 前記サファイア基板は、窒化処理が成されて、窒化アルミニウム層が形成されていることを特徴とする請求項1乃至請求項5の何れか1項に記載の半導体発光素子。
  7. 前記溝の側面には、バッファ層が形成されていることを特徴とする請求項1乃至請求項5の何れか1項に記載の半導体発光素子。
JP2010079190A 2010-03-30 2010-03-30 半導体発光素子 Active JP5273081B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010079190A JP5273081B2 (ja) 2010-03-30 2010-03-30 半導体発光素子
CN201180016978.1A CN102822996B (zh) 2010-03-30 2011-03-15 半导体发光器件
US13/637,955 US9054269B2 (en) 2010-03-30 2011-03-15 Semiconductor light-emitting device
PCT/JP2011/001491 WO2011121911A1 (ja) 2010-03-30 2011-03-15 半導体発光素子
TW100110174A TWI437732B (zh) 2010-03-30 2011-03-24 半導體發光元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010079190A JP5273081B2 (ja) 2010-03-30 2010-03-30 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2011211074A true JP2011211074A (ja) 2011-10-20
JP5273081B2 JP5273081B2 (ja) 2013-08-28

Family

ID=44711681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010079190A Active JP5273081B2 (ja) 2010-03-30 2010-03-30 半導体発光素子

Country Status (5)

Country Link
US (1) US9054269B2 (ja)
JP (1) JP5273081B2 (ja)
CN (1) CN102822996B (ja)
TW (1) TWI437732B (ja)
WO (1) WO2011121911A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014095353A1 (de) * 2012-12-20 2014-06-26 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
JP2017517152A (ja) * 2014-05-30 2017-06-22 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. パターン付けされた基板を有する発光デバイス
US10090441B2 (en) 2015-12-22 2018-10-02 Nichia Corporation Light emitting device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2752894A3 (en) 2011-08-09 2014-10-22 Panasonic Corporation Semiconductor light-emitting device and light source device including the same
TWI540768B (zh) * 2012-12-21 2016-07-01 鴻海精密工業股份有限公司 發光晶片組合及其製造方法
US9318663B2 (en) * 2013-07-10 2016-04-19 Epistar Corporation Light-emitting element
US10002991B2 (en) 2013-07-10 2018-06-19 Epistar Corporation Light-emitting element
JP2015111649A (ja) * 2013-10-30 2015-06-18 京セラ株式会社 金属体付きサファイア構造体、金属体付きサファイア構造体の製造方法、電子機器、および外装体
US9548419B2 (en) * 2014-05-20 2017-01-17 Southern Taiwan University Of Science And Technology Light emitting diode chip having multi microstructure substrate surface
CN105280776B (zh) * 2014-05-30 2019-01-01 日亚化学工业株式会社 氮化物半导体元件及其制造方法
US9978724B2 (en) * 2014-06-27 2018-05-22 Bridgelux, Inc. Red flip chip light emitting diode, package, and method of making the same
JP6135751B2 (ja) * 2015-02-18 2017-05-31 日亜化学工業株式会社 発光素子
DE102015225854A1 (de) * 2015-12-18 2017-06-22 Tesa Se Reaktives 2-Komponentenklebesystem in Filmform und Verfahren zur Verklebung
JP6798452B2 (ja) * 2017-08-23 2020-12-09 豊田合成株式会社 Iii族窒化物半導体発光素子の製造方法
US11271141B2 (en) * 2018-11-26 2022-03-08 Osram Opto Semiconductors Gmbh Light-emitting device with wavelenght conversion layer having quantum dots
TWI725688B (zh) * 2019-12-26 2021-04-21 新唐科技股份有限公司 半導體結構及其製造方法
WO2022140906A1 (en) * 2020-12-28 2022-07-07 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device structures and methods of manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215031A (ja) * 1997-01-30 1998-08-11 Hewlett Packard Co <Hp> 半導体レーザ素子
JP2002246694A (ja) * 2001-02-15 2002-08-30 Sharp Corp 窒化物半導体発光素子とその製法
JP2003282942A (ja) * 2001-08-22 2003-10-03 Sony Corp 窒化物半導体素子及び窒化物半導体素子の製造方法
JP2005317931A (ja) * 2004-03-29 2005-11-10 Nichia Chem Ind Ltd 半導体発光素子
JP2009054898A (ja) * 2007-08-28 2009-03-12 Yamaguchi Univ 発光素子及びその作製方法
JP2009203151A (ja) * 2008-01-29 2009-09-10 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体の形成されたウエハ及びiii族窒化物系化合物半導体素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1167140C (zh) * 2002-05-17 2004-09-15 清华大学 高亮度氮化镓基发光二极管外延片的衬底处理方法
JP2004153090A (ja) * 2002-10-31 2004-05-27 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子及びその製造方法
US7615798B2 (en) 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
KR100659373B1 (ko) * 2006-02-09 2006-12-19 서울옵토디바이스주식회사 패터닝된 발광다이오드용 기판 및 그것을 채택하는 발광다이오드

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215031A (ja) * 1997-01-30 1998-08-11 Hewlett Packard Co <Hp> 半導体レーザ素子
JP2002246694A (ja) * 2001-02-15 2002-08-30 Sharp Corp 窒化物半導体発光素子とその製法
JP2003282942A (ja) * 2001-08-22 2003-10-03 Sony Corp 窒化物半導体素子及び窒化物半導体素子の製造方法
JP2005317931A (ja) * 2004-03-29 2005-11-10 Nichia Chem Ind Ltd 半導体発光素子
JP2009054898A (ja) * 2007-08-28 2009-03-12 Yamaguchi Univ 発光素子及びその作製方法
JP2009203151A (ja) * 2008-01-29 2009-09-10 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体の形成されたウエハ及びiii族窒化物系化合物半導体素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014095353A1 (de) * 2012-12-20 2014-06-26 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
JP2017517152A (ja) * 2014-05-30 2017-06-22 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. パターン付けされた基板を有する発光デバイス
US10090441B2 (en) 2015-12-22 2018-10-02 Nichia Corporation Light emitting device
US10553763B2 (en) 2015-12-22 2020-02-04 Nichia Corporation Light emitting device
US11139418B2 (en) 2015-12-22 2021-10-05 Nichia Corporation Light emitting device
US11631789B2 (en) 2015-12-22 2023-04-18 Nichia Corporation Light emitting device

Also Published As

Publication number Publication date
TW201208118A (en) 2012-02-16
TWI437732B (zh) 2014-05-11
CN102822996B (zh) 2015-05-06
US9054269B2 (en) 2015-06-09
WO2011121911A1 (ja) 2011-10-06
US20130015487A1 (en) 2013-01-17
JP5273081B2 (ja) 2013-08-28
CN102822996A (zh) 2012-12-12

Similar Documents

Publication Publication Date Title
JP5273081B2 (ja) 半導体発光素子
JP5468709B2 (ja) 窒化物半導体発光素子、光源及びその製造方法
JPWO2008153130A1 (ja) 窒化物半導体発光素子及び窒化物半導体の製造方法
WO2008041521A1 (en) Light-emitting device
US8598599B2 (en) Group III nitride semiconductor light-emitting device
JPH11219910A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP5098135B2 (ja) 半導体レーザ素子
JP5232338B2 (ja) 窒化物系半導体素子およびその製造方法
JP2011060917A (ja) 半導体発光素子
JP5366518B2 (ja) 半導体発光素子およびその製造方法
JP2008118049A (ja) GaN系半導体発光素子
JP6654069B2 (ja) 半導体発光素子及びその製造方法
JP2011119374A (ja) 窒化物半導体素子及びその製造方法、並びに、半導体装置
JP3847000B2 (ja) 窒化物半導体基板上に活性層を備えた窒化物半導体層を有する窒化物半導体素子及びその成長方法
JP2000196199A (ja) 窒化物半導体レーザ素子
JP4255168B2 (ja) 窒化物半導体の製造方法及び発光素子
JP4628651B2 (ja) 窒化物半導体発光素子の製造方法
JP5640398B2 (ja) 窒化物半導体素子及びその製造方法
JP4788138B2 (ja) 窒化物半導体素子
JP2011187862A (ja) Iii族窒化物半導体発光素子の製造方法
JP2008118048A (ja) GaN系半導体発光素子
JP3906739B2 (ja) 窒化物半導体基板の製造方法
JP2000101193A (ja) 窒化物半導体レーザ素子
JP2000174395A (ja) 窒化物半導体基板およびそれを用いた窒化物半導体素子
JP5319431B2 (ja) 窒化物半導体素子及びその製造方法、並びに、半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130429

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5273081

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150