JP2016072388A - Iii族窒化物半導体発光素子の製造方法 - Google Patents
Iii族窒化物半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP2016072388A JP2016072388A JP2014199094A JP2014199094A JP2016072388A JP 2016072388 A JP2016072388 A JP 2016072388A JP 2014199094 A JP2014199094 A JP 2014199094A JP 2014199094 A JP2014199094 A JP 2014199094A JP 2016072388 A JP2016072388 A JP 2016072388A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- pressure
- forming step
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Led Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】 凸部の占める面積の割合が大きい基板に半導体層を成長させる際にピットの発生を抑制しIII 族窒化物半導体の結晶性の向上を図ったIII 族窒化物半導体発光素子の製造方法を提供することである。
【解決手段】 半導体層形成工程は、第1の圧力でバッファ層120の上にノンドープ層131を形成する第1の半導体層形成工程と、第2の圧力でノンドープ層131の上にノンドープ層132およびn型コンタクト層133を形成する第2の半導体層形成工程と、を有する。基板準備工程では、第1面110aに占める複数の凸部112の面積を、50%以上90%以下の範囲内とする。第1の半導体層形成工程では、第1の圧力として20kPa以上50kPa以下の範囲内とする。第2の半導体層形成工程では、第2の圧力として1kPa以上20kPa以下の範囲内とする。
【選択図】図5
【解決手段】 半導体層形成工程は、第1の圧力でバッファ層120の上にノンドープ層131を形成する第1の半導体層形成工程と、第2の圧力でノンドープ層131の上にノンドープ層132およびn型コンタクト層133を形成する第2の半導体層形成工程と、を有する。基板準備工程では、第1面110aに占める複数の凸部112の面積を、50%以上90%以下の範囲内とする。第1の半導体層形成工程では、第1の圧力として20kPa以上50kPa以下の範囲内とする。第2の半導体層形成工程では、第2の圧力として1kPa以上20kPa以下の範囲内とする。
【選択図】図5
Description
本明細書の技術分野は、III 族窒化物半導体発光素子の製造方法に関する。さらに詳細には、半導体の結晶性の向上を図ったIII 族窒化物半導体発光素子の製造方法に関するものである。
III 族窒化物半導体発光素子の製造方法においては、有機金属化学気相成長法(MOCVD法)や、ハイドライド気相成長法(HVPE法)等がある。また、スパッタリングによりバッファ層等を形成する方法がある。
例えば、特許文献1には、減圧下でIII 族窒化物半導体層を成長させる技術が開示されている(特許文献1の段落[0044]−[0054]参照)。特許文献1には、RFスパッタ装置を用いて、基板温度を1000℃とし、炉内の圧力を0.5Paとする減圧条件下で、サファイア基板の上にGaNを成膜する技術が開示されている。
ところで、成長基板の半導体層成長面に凹凸形状を形成することがある。このような凹凸形状を有する加工基板では、凸部の占める面積が大きいほど、基板の板面に平行に進む光を好適に外部に取り出すことができる。そのため、凸部の占める面積が大きいほど、発光素子の発光効率は高い。
しかし、凸部の占める面積が大きいほど、半導体層にピットが生じやすい。また、凸部の占める面積が大きいほど、半導体層で凸部を埋め込むことが容易ではない。結晶性に優れた半導体発光素子を得るには、もちろん、半導体層の表面にピットがないほうが好ましい。そして、減圧条件下で半導体層を成長させた場合であっても、半導体層の表面にピットが表出するおそれがある。
本明細書の技術は、前述した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは、凸部の占める面積の割合が大きい基板に半導体層を成長させる際にピットの発生を抑制しIII 族窒化物半導体の結晶性の向上を図ったIII 族窒化物半導体発光素子の製造方法を提供することである。
第1の態様におけるIII 族窒化物半導体発光素子の製造方法は、第1面に凹凸形状を備える基板を準備する基板準備工程と、基板の第1面の上にバッファ層を形成するバッファ層形成工程と、バッファ層の上に半導体層を形成する半導体層形成工程と、を有する。半導体層形成工程は、第1の圧力でバッファ層の上に第1のノンドープ層を形成する第1の半導体層形成工程と、第2の圧力で第1のノンドープ層の上に第2のノンドープ層および第1のn型半導体層を形成する第2の半導体層形成工程と、を有する。基板準備工程では、第1面に底面と複数の凸部とを備えるとともに、第1面に占める複数の凸部の面積を、50%以上90%以下の範囲内とする。第1の半導体層形成工程では、第1の圧力として20kPa以上50kPa以下の範囲内とする。第2の半導体層形成工程では、第2の圧力として1kPa以上20kPa以下の範囲内とする。
このIII 族窒化物半導体発光素子の製造方法は、n型半導体層を減圧条件下で成長させる。そのため、n型半導体層は、主に横方向成長する。その結果、転位は横方向に曲げられる。よって、貫通転位密度の低い、結晶性に優れた半導体層を成長させることができる。
第2の態様におけるIII 族窒化物半導体発光素子の製造方法においては、半導体層形成工程は、第3の圧力で第1のn型半導体層の上に第2のn型半導体層を形成する第3の半導体層形成工程と、第3の圧力で第2のn型半導体層の上に発光層を形成する発光層形成工程と、第3の圧力で発光層の上にp型半導体層を形成するp型半導体層形成工程と、を有する。第3の半導体層形成工程および発光層形成工程およびp型半導体層形成工程では、第3の圧力として0.05MPa以上0.2MPa以下の範囲内とする。
第3の態様におけるIII 族窒化物半導体発光素子の製造方法においては、バッファ層形成工程では、バッファ層の膜厚を17nm以上35nm以下の範囲内とする。
第4の態様におけるIII 族窒化物半導体発光素子の製造方法においては、基板準備工程では、複数の凸部の高さを0.5μm以上5.0μm以下の範囲内とする。
本明細書では、凸部の占める面積の割合が大きい基板に半導体層を成長させる際にピットの発生を抑制しIII 族窒化物半導体の結晶性の向上を図ったIII 族窒化物半導体発光素子の製造方法が提供されている。
以下、具体的な実施形態について、III 族窒化物半導体発光素子の製造方法を例に挙げて図を参照しつつ説明する。しかし、これらの実施形態に限定されるものではない。また、後述する半導体発光素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みは、概念的に示したものであり、実際の厚みを示しているわけではない。
1.半導体発光素子
本実施形態に係る発光素子100の概略構成を図1に示す。発光素子100は、フェイスアップ型の半導体発光素子である。発光素子100は、III 族窒化物半導体から成る複数の半導体層を有する。図1に示すように、発光素子100は、基板110と、バッファ層120と、ノンドープ層131と、ノンドープ層132と、n型コンタクト層133と、n側ESD層140と、n側超格子層150と、発光層160と、p側超格子層170と、p型コンタクト層180と、透明電極TE1と、p電極P1と、n電極N1と、を有している。
本実施形態に係る発光素子100の概略構成を図1に示す。発光素子100は、フェイスアップ型の半導体発光素子である。発光素子100は、III 族窒化物半導体から成る複数の半導体層を有する。図1に示すように、発光素子100は、基板110と、バッファ層120と、ノンドープ層131と、ノンドープ層132と、n型コンタクト層133と、n側ESD層140と、n側超格子層150と、発光層160と、p側超格子層170と、p型コンタクト層180と、透明電極TE1と、p電極P1と、n電極N1と、を有している。
基板110の主面上には、バッファ層120と、ノンドープ層131と、ノンドープ層132と、n型コンタクト層133と、n側ESD層140と、n側超格子層150と、発光層160と、p側超格子層170と、p型コンタクト層180とが、この順序で形成されている。n電極N1は、n型コンタクト層133の上に形成されている。p電極P1は、透明電極TE1の上に形成されている。ここで、n型コンタクト層133と、n側ESD層140と、n側超格子層150とは、n型半導体層である。p側超格子層170と、p型コンタクト層180とは、p型半導体層である。ただし、これらの層は、ノンドープの層を部分的に含んでいる場合がある。このように、発光素子100は、n型半導体層と、n型半導体層の上の発光層と、発光層の上のp型半導体層と、p型半導体層の上の透明電極TE1と、透明電極TE1の上のp電極P1と、n型半導体層の上のn電極N1と、を有する。
基板110は、MOCVD法により、主面上に上記の各半導体層を形成するための成長基板である。そして、その主面に凹凸加工がされている。基板110の材質は、サファイアである。また、サファイア以外にも、SiC、ZnO、Si、GaN、AlNなどの材質を用いてもよい。
バッファ層120は、基板110の主面上に形成されている。バッファ層120は、基板110に高密度の結晶核を形成するためのものである。これにより、平坦な表面を有する半導体結晶の成長が促進される。バッファ層120の材質として、例えばAlN、GaN、BN、TiNが挙げられる。バッファ層120の膜厚は、17nm以上35nm以下の範囲内である。
ノンドープ層131およびノンドープ層132は、ノンドープの半導体層である。ノンドープ層131は、第1のノンドープ層である。ノンドープ層132は、第2のノンドープ層である。ノンドープ層131は、バッファ層120の上に形成されている。ノンドープ層131は、ファセット成長させた層である。そのため、ノンドープ層131は、凹凸を有している。ノンドープ層132は、ノンドープ層131の上に形成されている。ノンドープ層132は、平坦な層である。
n型コンタクト層133は、Siをドープされたn型GaNである。n型コンタクト層133は、ノンドープ層132の上に形成されている。n型コンタクト層133は、n電極N1と接触をしている。n型コンタクト層133のSi濃度は1×1018/cm3 以上である。また、n型コンタクト層133を、キャリア濃度の異なる複数の層としてもよい。n型コンタクト層133の厚みは、例えば、1000nm以上10000nm以下の範囲内である。もちろん、これ以外の厚みを用いてもよい。
n側ESD層140は、半導体層の静電破壊を防止するための静電耐圧層である。n側ESD層140は、n型コンタクト層133の上に形成されている。n側ESD層140は、ノンドープのi−GaNから成るi−GaN層と、Siをドープされたn型GaNから成るn型GaN層とを積層したものである。i−GaN層の膜厚は、例えば、5nm以上500nm以下の範囲内である。n型GaN層の膜厚は、例えば、10nm以上50nm以下の範囲内である。n型GaN層におけるSi濃度は、1×1018/cm3 以上5×1019/cm3 以下の範囲内である。これらの数値範囲は、例示であり、これ以外の値を用いてもよい。
n側超格子層150は、発光層160に加わる応力を緩和するための歪緩和層である。より具体的には、n側超格子層150は、超格子構造を有する。n側超格子層150は、InGaN層と、n型GaN層とを繰り返し積層したものである。その繰り返し回数は、3回以上20回以下の範囲内である。ただし、これ以外の回数であってもよい。n側超格子層150のInGaN層におけるIn組成比は、例えば、2%以上20%以下の範囲内である。n側超格子層150におけるInGaN層の厚みは、例えば、0.2nm以上9nm以下の範囲内である。n側超格子層150におけるn型GaN層の厚みは、例えば、1nm以上5nm以下の範囲内である。
発光層160は、電子と正孔とが再結合することにより発光する層である。発光層160は、n側超格子層150の上に形成されている。発光層は、少なくとも井戸層と、障壁層とを有している。井戸層として、例えば、InGaN層もしくはGaN層を用いることができる。障壁層として、例えば、GaN層もしくはAlGaN層を用いることができる。これらは例示であり、その他のAlInGaN層を用いてもよい。
p側超格子層170は、発光層160の上に形成されている。p側超格子層170は、p型クラッド層である。p側超格子層170は、例えば、p型GaN層と、p型AlGaN層と、p型InGaN層とを積層した積層体を、繰り返し形成したものである。繰り返し回数は、例えば、5回である。p側超格子層170のp型GaN層の厚みは、0.5nm以上7nm以下の範囲内である。p側超格子層170のp型AlGaN層のAl組成比は、5%以上40%以下の範囲内である。p側超格子層170のp型AlGaN層の厚みは、0.5nm以上7nm以下の範囲内である。p側超格子層170のp型InGaN層のIn組成比は、1%以上20%以下の範囲内である。p側超格子層170のp型InGaN層の厚みは、1nm以上7nm以下の範囲内である。これらの数値は、あくまで例示である。したがって、これ以外の数値であってもよい。また、異なる構成であってもよい。
p型コンタクト層180は、p電極P1と電気的に接続された半導体層である。そのため、p型コンタクト層180は、p電極P1と接触している。p型コンタクト層180は、p側超格子層170の上に形成されている。p型コンタクト層180は、Mgをドープされたp型GaNから成る層である。
透明電極TE1は、p型コンタクト層180の上に形成されている。透明電極TE1の材質は、ITOである。また、ITOの他に、ICO、IZO、ZnO、TiO2 、NbTiO2 、TaTiO2 の透明な導電性酸化物を用いることができる。
p電極P1は、透明電極TE1の上に形成されている。p電極P1は、透明電極TE1を介してp型コンタクト層180と電気的に接続されている。p電極P1の材質は、例えば、Ni、Au、Ag、Co、In等の金属から成る金属電極である。
n電極N1は、n型コンタクト層133の上に形成されている。n電極N1は、n型コンタクト層133と接触している。n電極N1は、n型コンタクト層133の側から、V、Alを順に形成したものである。また、Ti、Alを順に形成してもよい。また、Ti、Auを順に形成してもよい。
2.基板の凹凸形状
図2は、本実施形態の基板110の凹凸形状を説明するための図である。図2に示すように、基板110は、凹凸形状を有している。基板110は、第1面110aと第2面110bとを有している。第1面110aの側には、凹凸形状が形成されている。基板110の第1面110aは、底面111と凸部112とを有している。
図2は、本実施形態の基板110の凹凸形状を説明するための図である。図2に示すように、基板110は、凹凸形状を有している。基板110は、第1面110aと第2面110bとを有している。第1面110aの側には、凹凸形状が形成されている。基板110の第1面110aは、底面111と凸部112とを有している。
ここで、凸部112の形状は、六角錐形状である。または、円錐形状であってもよい。また、多角錐台形状であってもよい。また、円錐台形状であってもよい。凸部112は、基板110の第1面110aの上にハニカム状に配置されている。すなわち、正六角形の頂点および中心の位置に、凸部112の頂点が配置されている。もちろん、凸部112は、ハニカム状に配置されている必要はない。ただし、ハニカム状であれば、凸部112を密集して配置することができる。
凸部112の高さH1は、0.5μm以上5μm以下の範囲内である。凸部112の幅D1は、1μm以上5μm以下の範囲内である。隣り合う凸部112同士に挟まれた底面111の幅D2は、0.2μm以上3μm以下の範囲内である。隣り合う凸部112同士のピッチ間隔I1は、0.25μm以上10μm以下の範囲内である。これらの数値範囲は、あくまで目安である。
本実施形態において、基板110の第1面110aに占める底面111の面積の割合は、10%以上50%以下の範囲内である。好ましくは、15%以上45%以下の範囲内である。つまり、基板110の第1面110aに占める凸部112の面積の割合は、50%以上90%以下の範囲内である。好ましくは、55%以上85%以下の範囲内である。また、基板110の第1面110aにおける凸部112の個数密度は、8×106 /cm2 以上1×107 /cm2 以下の範囲内である。
このように、基板110の第1面110aに占める凸部112の面積の割合が多い場合には、減圧成長を慎重に行うことが好ましい。半導体製造装置における成長時の内部の圧力が低いほど、半導体層の横方向成長が促進されるからである。
3.半導体層の減圧成長方法
半導体層形成工程では、バッファ層120の上に半導体層を形成する。半導体層形成工程は、第1の圧力でバッファ層の上に第1のノンドープ層を形成する第1の半導体層形成工程と、第2の圧力で第1のノンドープ層の上に第2のノンドープ層および第1のn型半導体層を形成する第2の半導体層形成工程と、第3の圧力で第1のn型半導体層の上に第2のn型半導体層を形成する第3の半導体層形成工程と、第3の圧力で第2のn型半導体層の上に発光層を形成する発光層形成工程と、第3の圧力で発光層の上にp型半導体層を形成するp型半導体層形成工程と、を有する。
半導体層形成工程では、バッファ層120の上に半導体層を形成する。半導体層形成工程は、第1の圧力でバッファ層の上に第1のノンドープ層を形成する第1の半導体層形成工程と、第2の圧力で第1のノンドープ層の上に第2のノンドープ層および第1のn型半導体層を形成する第2の半導体層形成工程と、第3の圧力で第1のn型半導体層の上に第2のn型半導体層を形成する第3の半導体層形成工程と、第3の圧力で第2のn型半導体層の上に発光層を形成する発光層形成工程と、第3の圧力で発光層の上にp型半導体層を形成するp型半導体層形成工程と、を有する。
3−1.第1の半導体層形成工程
第1の半導体層形成工程では、バッファ層120の上にノンドープ層131を形成する。このノンドープ層131は、Si等をドープされていない半導体層である。具体的には、図3に示すように、基板110の底面111の上に位置するバッファ層120の底部121から、ノンドープ層131をファセット成長させる。ノンドープ層131を成長させる際には、Siをドープしない。ノンドープ層131の表面は、平坦ではない。そして、ノンドープ層131は、基板110の複数の凸部112を完全には覆っていない。
第1の半導体層形成工程では、バッファ層120の上にノンドープ層131を形成する。このノンドープ層131は、Si等をドープされていない半導体層である。具体的には、図3に示すように、基板110の底面111の上に位置するバッファ層120の底部121から、ノンドープ層131をファセット成長させる。ノンドープ層131を成長させる際には、Siをドープしない。ノンドープ層131の表面は、平坦ではない。そして、ノンドープ層131は、基板110の複数の凸部112を完全には覆っていない。
3−2.第2の半導体層形成工程
第2の半導体層形成工程では、ノンドープ層132と、n型コンタクト層133と、を形成する。具体的には、図4に示すように、ノンドープ層131の上にノンドープ層132を成長させた後に、ノンドープ層132の上にn型コンタクト層133を成長させる。この際に、n型コンタクト層133のSi濃度が2×1019/cm3 程度となるように、Siをドープする。ノンドープ層132は、基板110の複数の凸部112を覆っている。そして、ノンドープ層132の表面は、平坦である。
第2の半導体層形成工程では、ノンドープ層132と、n型コンタクト層133と、を形成する。具体的には、図4に示すように、ノンドープ層131の上にノンドープ層132を成長させた後に、ノンドープ層132の上にn型コンタクト層133を成長させる。この際に、n型コンタクト層133のSi濃度が2×1019/cm3 程度となるように、Siをドープする。ノンドープ層132は、基板110の複数の凸部112を覆っている。そして、ノンドープ層132の表面は、平坦である。
3−3.圧力プロファイル
図5は、本実施形態の半導体層形成工程における圧力プロファイルを示すタイミングチャートである。図5の横軸は、時間である。図5の縦軸は、半導体層を成長させる半導体製造装置の内圧である。図5に示すように、半導体層形成工程は、第1の半導体層形成工程(K1)と、第2の半導体層形成工程(K2)と、第3の半導体層形成工程(K3)と、発光層形成工程(K4)と、p型半導体層形成工程(K5)と、を有する。
図5は、本実施形態の半導体層形成工程における圧力プロファイルを示すタイミングチャートである。図5の横軸は、時間である。図5の縦軸は、半導体層を成長させる半導体製造装置の内圧である。図5に示すように、半導体層形成工程は、第1の半導体層形成工程(K1)と、第2の半導体層形成工程(K2)と、第3の半導体層形成工程(K3)と、発光層形成工程(K4)と、p型半導体層形成工程(K5)と、を有する。
第1の半導体層形成工程(K1)では、第1の圧力E1でバッファ層120の上にノンドープ層131を形成する。この第1の圧力E1は、20kPa以上50kPa以下の範囲内である。好ましくは、20kPa以上40kPa以下の範囲内である。
第2の半導体層形成工程(K2)では、第2の圧力E2でノンドープ層132とn型コンタクト層133を形成する。この第2の圧力E2は、1kPa以上20kPa以下の範囲内である。好ましくは、5kPa以上20kPa以下の範囲内である。n型コンタクト層133は、第1のn型半導体層である。
第3の半導体層形成工程(K3)では、第3の圧力E3でn側ESD層140とn側超格子層150とを形成する。第3の圧力E3は、0.05MPa以上0.2MPa以下の範囲内である。つまり、第3の圧力E3は、常圧に近い。n側ESD層140およびn側超格子層150は、第2のn型半導体層である。
発光層形成工程(K4)では、第3の圧力E3で発光層160を形成する。p型半導体層形成工程(K4)では、第3の圧力E3でp側超格子層170およびp型コンタクト層180を形成する。
4.半導体層の減圧成長方法の効果
第2の圧力E2を第1の圧力E1より小さくしている。また、第2の圧力E2を1kPa以上20kPa以下の範囲内としているため、成長させるn型半導体層にピットが生じにくい。したがって、結晶性に優れた半導体層を形成することができる。また、減圧条件下では、半導体層が横方向成長しやすい。そのため、転位を横方向に伝播させることができる。その結果、貫通転位密度が減少する。本実施形態では、複数の凸部112の占める面積が多く、半導体層を成長させる底面111が狭い基板110を用いている。そのため、狭い種結晶から半導体層を横方向成長をさせつつ、複数の凸部112を埋めて平坦にするという非常に厳しい条件で半導体層を成長させる必要がある。これにより、光取り出し効率も高く、結晶性にも優れた半導体発光素子を製造することができる。
第2の圧力E2を第1の圧力E1より小さくしている。また、第2の圧力E2を1kPa以上20kPa以下の範囲内としているため、成長させるn型半導体層にピットが生じにくい。したがって、結晶性に優れた半導体層を形成することができる。また、減圧条件下では、半導体層が横方向成長しやすい。そのため、転位を横方向に伝播させることができる。その結果、貫通転位密度が減少する。本実施形態では、複数の凸部112の占める面積が多く、半導体層を成長させる底面111が狭い基板110を用いている。そのため、狭い種結晶から半導体層を横方向成長をさせつつ、複数の凸部112を埋めて平坦にするという非常に厳しい条件で半導体層を成長させる必要がある。これにより、光取り出し効率も高く、結晶性にも優れた半導体発光素子を製造することができる。
5.半導体発光素子の製造方法
ここで、本実施形態に係る発光素子100の製造方法について説明する。本実施形態では、有機金属化学気相成長法(MOCVD法)により、各半導体層の結晶をエピタキシャル成長させる。そのため、この製造方法は、凹凸形状のある基板110の上にバッファ層120を形成するバッファ層形成工程と、バッファ層120の上に半導体層を形成する半導体層形成工程と、を有する。なお、半導体層形成工程では、原料ガスを基板110の第1面110aに交差する向きに吹き付ける。例えば、第1面110aの底面111に垂直な方向から原料ガスを供給する。
ここで、本実施形態に係る発光素子100の製造方法について説明する。本実施形態では、有機金属化学気相成長法(MOCVD法)により、各半導体層の結晶をエピタキシャル成長させる。そのため、この製造方法は、凹凸形状のある基板110の上にバッファ層120を形成するバッファ層形成工程と、バッファ層120の上に半導体層を形成する半導体層形成工程と、を有する。なお、半導体層形成工程では、原料ガスを基板110の第1面110aに交差する向きに吹き付ける。例えば、第1面110aの底面111に垂直な方向から原料ガスを供給する。
ここで用いるキャリアガスとして、水素(H2 )もしくは窒素(N2 )もしくは水素と窒素との混合気体(H2 +N2 )が挙げられる。後述する各工程において、特に言及がない場合には、これらのいずれを用いてもよい。窒素源として、アンモニアガス(NH3 )を用いる。Ga源として、トリメチルガリウム(Ga(CH3 )3 :「TMG」)を用いる。In源として、トリメチルインジウム(In(CH3 )3 :「TMI」)を用いる。Al源として、トリメチルアルミニウム(Al(CH3 )3 :「TMA」)を用いる。n型ドーパントガスとして、シラン(SiH4 )を用いる。p型ドーパントガスとして、ビス(シクロペンタジエニル)マグネシウム(Mg(C5 H5 )2 )を用いる。
5−1.基板準備工程
基板準備工程では、第1面110aに凹凸形状を備える基板110を準備する。具体的には、例えば、ICPによるドライエッチングにより、基板110の第1面110aに底面111と複数の凸部112とを形成する。そして、その際に、第1面110aに占める複数の凸部112の面積を、50%以上90%以下の範囲内とする。また、複数の凸部112の高さを0.5μm以上5.0μm以下の範囲内とする。基板110の材質は、例えば、サファイアである。
基板準備工程では、第1面110aに凹凸形状を備える基板110を準備する。具体的には、例えば、ICPによるドライエッチングにより、基板110の第1面110aに底面111と複数の凸部112とを形成する。そして、その際に、第1面110aに占める複数の凸部112の面積を、50%以上90%以下の範囲内とする。また、複数の凸部112の高さを0.5μm以上5.0μm以下の範囲内とする。基板110の材質は、例えば、サファイアである。
5−2.バッファ層形成工程
そして、水素ガスを用いて基板110をクリーニングする。そして、スパッタリングにより、基板110の第1面110aの上にバッファ層120を形成する。その際に、バッファ層120の膜厚を17nm以上35nm以下の範囲内とする。バッファ層120の膜厚が薄いと、平坦なバッファ層120が得られない。バッファ層120の膜厚が厚いと、バッファ層120内の積層面で結晶欠陥が生じるおそれがある。
そして、水素ガスを用いて基板110をクリーニングする。そして、スパッタリングにより、基板110の第1面110aの上にバッファ層120を形成する。その際に、バッファ層120の膜厚を17nm以上35nm以下の範囲内とする。バッファ層120の膜厚が薄いと、平坦なバッファ層120が得られない。バッファ層120の膜厚が厚いと、バッファ層120内の積層面で結晶欠陥が生じるおそれがある。
5−3.第1の半導体層形成工程(K1)
5−3−1.第1のノンドープ層形成工程
次に、バッファ層120の上にノンドープ層131を形成する。このときの基板温度は、1000℃以上1200℃以下の範囲内である。このときの半導体製造装置の内圧は、第1の圧力E1である。このノンドープ層131の膜厚は、1200nm程度である。ノンドープ層131の膜厚は、500nm以上2000nm以下の範囲内であるとよい。ここで、ノンドープ層131の膜厚とは、ファセット成長させたノンドープ層131の頂部と底面との間の厚みである。
5−3−1.第1のノンドープ層形成工程
次に、バッファ層120の上にノンドープ層131を形成する。このときの基板温度は、1000℃以上1200℃以下の範囲内である。このときの半導体製造装置の内圧は、第1の圧力E1である。このノンドープ層131の膜厚は、1200nm程度である。ノンドープ層131の膜厚は、500nm以上2000nm以下の範囲内であるとよい。ここで、ノンドープ層131の膜厚とは、ファセット成長させたノンドープ層131の頂部と底面との間の厚みである。
5−4.第2の半導体層形成工程(K2)
5−4−1.第2のノンドープ層形成工程
次に、ノンドープ層131の上にノンドープ層132を形成する。このときの基板温度は、1000℃以上1200℃以下の範囲内である。このときの半導体製造装置の内圧は、第2の圧力E2である。ノンドープ層132を形成する際の内圧が十分に低いため、ノンドープ層132は、横方向に成長する。そして、ノンドープ層132の表面は、平坦面になる。
5−4−1.第2のノンドープ層形成工程
次に、ノンドープ層131の上にノンドープ層132を形成する。このときの基板温度は、1000℃以上1200℃以下の範囲内である。このときの半導体製造装置の内圧は、第2の圧力E2である。ノンドープ層132を形成する際の内圧が十分に低いため、ノンドープ層132は、横方向に成長する。そして、ノンドープ層132の表面は、平坦面になる。
5−4−2.n型コンタクト層形成工程
次に、ノンドープ層132の上にn型コンタクト層133を形成する。このときの基板温度は、1000℃以上1200℃以下の範囲内である。このときの半導体製造装置の内圧は、第2の圧力E2である。これにより、n型コンタクト層133が形成される。
次に、ノンドープ層132の上にn型コンタクト層133を形成する。このときの基板温度は、1000℃以上1200℃以下の範囲内である。このときの半導体製造装置の内圧は、第2の圧力E2である。これにより、n型コンタクト層133が形成される。
5−5.第3の半導体層形成工程(K3)
5−5−1.n側ESD層形成工程
そして、n型コンタクト層133の上にn側ESD層140を形成する。i−GaN層を形成するため、シラン(SiH4 )の供給を停止する。このときの基板温度は、750℃以上950℃以下の範囲内である。n型GaNを形成するため、再びシラン(SiH4 )を供給する。このときの基板温度は、i−GaN層を形成する温度と同じ温度、すなわち750℃以上950℃以下の範囲内である。このときの半導体製造装置の内圧は、第3の圧力E3である。
5−5−1.n側ESD層形成工程
そして、n型コンタクト層133の上にn側ESD層140を形成する。i−GaN層を形成するため、シラン(SiH4 )の供給を停止する。このときの基板温度は、750℃以上950℃以下の範囲内である。n型GaNを形成するため、再びシラン(SiH4 )を供給する。このときの基板温度は、i−GaN層を形成する温度と同じ温度、すなわち750℃以上950℃以下の範囲内である。このときの半導体製造装置の内圧は、第3の圧力E3である。
5−5−2.n側超格子層形成工程
次に、n側ESD層140の上にn側超格子層150を形成する。例えば、InGaN層と、n型GaN層と、を繰り返し積層する。その際の基板温度は、700℃以上950℃以下の範囲内である。このときの半導体製造装置の内圧は、第3の圧力E3のままである。
次に、n側ESD層140の上にn側超格子層150を形成する。例えば、InGaN層と、n型GaN層と、を繰り返し積層する。その際の基板温度は、700℃以上950℃以下の範囲内である。このときの半導体製造装置の内圧は、第3の圧力E3のままである。
5−6.発光層形成工程(K4)
次に、n側超格子層150の上に発光層160を形成する。例えば、InGaN層と、GaN層と、AlGaN層と、を繰り返し積層する。このときの基板温度を、700℃以上900℃以下の範囲内とする。このときの半導体製造装置の内圧は、第3の圧力E3である。第3の圧力E3は、例えば、常圧、すなわち1atm程度である。このように、半導体製造装置の内圧が変わるため、第2の半導体層形成工程以前の工程と、第3の半導体層形成工程以降の工程とで、異なる半導体製造装置を用いてもよい。
次に、n側超格子層150の上に発光層160を形成する。例えば、InGaN層と、GaN層と、AlGaN層と、を繰り返し積層する。このときの基板温度を、700℃以上900℃以下の範囲内とする。このときの半導体製造装置の内圧は、第3の圧力E3である。第3の圧力E3は、例えば、常圧、すなわち1atm程度である。このように、半導体製造装置の内圧が変わるため、第2の半導体層形成工程以前の工程と、第3の半導体層形成工程以降の工程とで、異なる半導体製造装置を用いてもよい。
5−7.p型半導体層形成工程(K5)
5−7−1.p側超格子層形成工程(p型クラッド層形成工程)
次に、発光層160の上にp側超格子層170を形成する。例えば、p型GaN層と、p型AlGaN層と、p型InGaN層と、を繰り返し積層する。ドーパントガスとして、ビス(シクロペンタジエニル)マグネシウム(Mg(C5 H5 )2 )を用いればよい。このときの半導体製造装置の内圧は、第3の圧力E3のままである。
5−7−1.p側超格子層形成工程(p型クラッド層形成工程)
次に、発光層160の上にp側超格子層170を形成する。例えば、p型GaN層と、p型AlGaN層と、p型InGaN層と、を繰り返し積層する。ドーパントガスとして、ビス(シクロペンタジエニル)マグネシウム(Mg(C5 H5 )2 )を用いればよい。このときの半導体製造装置の内圧は、第3の圧力E3のままである。
5−7−2.p型コンタクト層形成工程
次に、p側超格子層170の上にp型コンタクト層180を形成する。また、キャリアガスとして、少なくとも水素ガスを供給する。これにより、p型コンタクト層180の表面平坦性は向上する。基板温度を、800℃以上1200℃以下の範囲内とする。これにより、図6に示すように、基板110に各半導体層が積層されることなる。このときの半導体製造装置の内圧は、第3の圧力E3のままである。
次に、p側超格子層170の上にp型コンタクト層180を形成する。また、キャリアガスとして、少なくとも水素ガスを供給する。これにより、p型コンタクト層180の表面平坦性は向上する。基板温度を、800℃以上1200℃以下の範囲内とする。これにより、図6に示すように、基板110に各半導体層が積層されることなる。このときの半導体製造装置の内圧は、第3の圧力E3のままである。
5−8.透明電極形成工程
次に、p型コンタクト層180の上に透明電極TE1を形成する。その際、スパッタリング技術を用いてもよいし、蒸着技術を用いてもよい。
次に、p型コンタクト層180の上に透明電極TE1を形成する。その際、スパッタリング技術を用いてもよいし、蒸着技術を用いてもよい。
5−9.電極形成工程
そして、図7に示すように、レーザーもしくはエッチングにより、p型コンタクト層180の側から半導体層の一部を抉ってn型コンタクト層133を露出させる。そして、その露出箇所に、n電極N1を形成する。また、透明電極TE1の上にp電極P1を形成する。p電極P1の形成工程とn電極N1の形成工程は、いずれを先に行ってもよい。
そして、図7に示すように、レーザーもしくはエッチングにより、p型コンタクト層180の側から半導体層の一部を抉ってn型コンタクト層133を露出させる。そして、その露出箇所に、n電極N1を形成する。また、透明電極TE1の上にp電極P1を形成する。p電極P1の形成工程とn電極N1の形成工程は、いずれを先に行ってもよい。
5−10.その他の工程
また、上記の工程の他、絶縁膜で素子を覆う工程や熱処理工程等、その他の工程を実施してもよい。以上により、図1の発光素子100が製造される。
また、上記の工程の他、絶縁膜で素子を覆う工程や熱処理工程等、その他の工程を実施してもよい。以上により、図1の発光素子100が製造される。
6.実験1(X線ロッキングカーブ)
6−1.実験方法
本実験では、バッファ層120として、AlNを形成した。その際に、種々の膜厚のAlNを作製した。そして、第1の半導体層形成工程および第2の半導体層形成工程において、圧力を変えてn型半導体層を形成した。
6−1.実験方法
本実験では、バッファ層120として、AlNを形成した。その際に、種々の膜厚のAlNを作製した。そして、第1の半導体層形成工程および第2の半導体層形成工程において、圧力を変えてn型半導体層を形成した。
6−2.実験結果
図8は、AlNのバッファ層の膜厚とX線ロッキングカーブとの関係を示すグラフである。図8で観測する面は、(100)面である。図8に示すように、バッファ層の膜厚が140Å未満の領域では、半導体層が白濁する。第1の圧力E1が66kPaの場合には、バッファ層の膜厚によらず、X線ロッキングカーブの値は、200(arcsec)程度で一定であった。一方、第1の圧力E1が33kPaの場合には、バッファ層の膜厚が225Å付近でX線ロッキングカーブの値は、小さい値をとった。この場合には、バッファ層の膜厚が225Åのときに、X線ロッキングカーブの値は、174.5(arcsec)であった。
図8は、AlNのバッファ層の膜厚とX線ロッキングカーブとの関係を示すグラフである。図8で観測する面は、(100)面である。図8に示すように、バッファ層の膜厚が140Å未満の領域では、半導体層が白濁する。第1の圧力E1が66kPaの場合には、バッファ層の膜厚によらず、X線ロッキングカーブの値は、200(arcsec)程度で一定であった。一方、第1の圧力E1が33kPaの場合には、バッファ層の膜厚が225Å付近でX線ロッキングカーブの値は、小さい値をとった。この場合には、バッファ層の膜厚が225Åのときに、X線ロッキングカーブの値は、174.5(arcsec)であった。
図9は、AlNのバッファ層の厚みとX線ロッキングカーブとの関係を示すグラフである。ただし、図9では、図8の面とは異なる面を観測している。図9で観測する面は、(002)面である。図9に示すように、バッファ層の厚みが140Å未満の領域では、半導体層が白濁する。第1の圧力E1が66kPaの場合には、バッファ層の膜厚によらず、X線ロッキングカーブの値は、150(arcsec)程度で一定であった。一方、第1の圧力E1が33kPaの場合には、バッファ層の膜厚が225Å付近でX線ロッキングカーブの値は、小さい値をとった。この場合には、バッファ層の膜厚が225Åのときに、X線ロッキングカーブの値は、113.2(arcsec)であった。
また、図8および図9に共通して、AlNのバッファ層の膜厚が170Å以上300Å以下の範囲内では、第1の圧力E1が33kPaの場合に、X線ロッキングカーブの値は、小さい値をとった。そのため、AlNのバッファ層の膜厚を170Å以上300Å以下の範囲内として、第1の圧力E1を33kPa付近とすると、結晶性のよい半導体層を成長させることができる。すなわち、第1の圧力E1を20kPa以上50kPa以下の範囲内とするとよい。好ましくは、第1の圧力E1は、25kPa以上40kPa以下の範囲内である。
7.実験2(ピットの観察)
7−1.サンプルの作製
第2の半導体層形成工程において、第2の圧力E2を13kPa、20kPa、26kPaとして、n型半導体層を形成した。その後、それぞれのサンプルの表面を観察した。
7−1.サンプルの作製
第2の半導体層形成工程において、第2の圧力E2を13kPa、20kPa、26kPaとして、n型半導体層を形成した。その後、それぞれのサンプルの表面を観察した。
7−2.実験結果
それぞれのサンプルについて、微分干渉顕微鏡によりn型半導体層の表面を観察した。その結果、第2の圧力E2を13kPaとした場合および20kPaとした場合には、ピットは観測されなかった。一方、第2の圧力E2を26kPaとした場合には、n型半導体層の表面にピットが観測された。したがって、第2の圧力E2を1kPa以上25kPa以下の範囲内とするとよい。好ましくは、第2の圧力E2は、5kPa以上20kPa以下の範囲内である。また、第2の圧力E2を13kPaとした場合には、表面の平坦性が改善された。
それぞれのサンプルについて、微分干渉顕微鏡によりn型半導体層の表面を観察した。その結果、第2の圧力E2を13kPaとした場合および20kPaとした場合には、ピットは観測されなかった。一方、第2の圧力E2を26kPaとした場合には、n型半導体層の表面にピットが観測された。したがって、第2の圧力E2を1kPa以上25kPa以下の範囲内とするとよい。好ましくは、第2の圧力E2は、5kPa以上20kPa以下の範囲内である。また、第2の圧力E2を13kPaとした場合には、表面の平坦性が改善された。
8.変形例
8−1.フリップチップ型、基板リフトオフ型
本実施形態では、フェイスアップ型の発光素子100について適用した。しかし、もちろん、その他の半導体発光素子についても適用することができる。例えば、基板側に光取り出し面を有するフリップチップや、成長基板を除去した基板リフトオフ型の半導体発光素子についても、当然に適用することができる。
8−1.フリップチップ型、基板リフトオフ型
本実施形態では、フェイスアップ型の発光素子100について適用した。しかし、もちろん、その他の半導体発光素子についても適用することができる。例えば、基板側に光取り出し面を有するフリップチップや、成長基板を除去した基板リフトオフ型の半導体発光素子についても、当然に適用することができる。
また、p電極P1とn電極N1との少なくとも一方が、発光面に平行に伸びる延伸電極を有していてもよい。また、p電極P1が、延伸電極を介してp型コンタクト層に接触する複数のp型コンタクト電極部を有していてもよい。n電極N1が、延伸電極を介してn型コンタクト層に接触する複数のn型コンタクト電極部を有していてもよい。
9.本実施形態のまとめ
以上詳細に説明したように、本実施形態の発光素子100の製造方法は、バッファ層形成工程と、半導体層形成工程と、を有する。半導体層形成工程は、第1の半導体層形成工程と、第2の半導体層形成工程と、第3の半導体層形成工程と、発光層形成工程と、p型半導体層形成工程と、を有する。第1の半導体層形成工程と、第2の半導体層形成工程とは、減圧条件下で半導体層を成長させる。第1の圧力E1を20kPa以上50kPa以下の範囲内とし、第2の圧力E2を1kPa以上25kPa以下の範囲内とする。このように十分に圧力の低い条件下で半導体成長を行うので、結晶性に優れた半導体層を成長させることができる。
以上詳細に説明したように、本実施形態の発光素子100の製造方法は、バッファ層形成工程と、半導体層形成工程と、を有する。半導体層形成工程は、第1の半導体層形成工程と、第2の半導体層形成工程と、第3の半導体層形成工程と、発光層形成工程と、p型半導体層形成工程と、を有する。第1の半導体層形成工程と、第2の半導体層形成工程とは、減圧条件下で半導体層を成長させる。第1の圧力E1を20kPa以上50kPa以下の範囲内とし、第2の圧力E2を1kPa以上25kPa以下の範囲内とする。このように十分に圧力の低い条件下で半導体成長を行うので、結晶性に優れた半導体層を成長させることができる。
なお、以上に説明した実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。積層体の積層構造については、必ずしも図に示したものに限らない。積層構造や膜厚等、任意に選択してよい。また、有機金属気相成長法(MOCVD法)に限らない。その他の気相エピタキシー法および液相エピタキシー法を用いてもよい。
100…発光素子
110…基板
120…バッファ層
131、132…ノンドープ層
133…n型コンタクト層
140…n側ESD層
150…n側超格子層
160…発光層
170…p側超格子層
180…p型コンタクト層
N1…n電極
P1…p電極
110…基板
120…バッファ層
131、132…ノンドープ層
133…n型コンタクト層
140…n側ESD層
150…n側超格子層
160…発光層
170…p側超格子層
180…p型コンタクト層
N1…n電極
P1…p電極
Claims (4)
- III 族窒化物半導体発光素子の製造方法において、
第1面に凹凸形状を備える基板を準備する基板準備工程と、
前記基板の前記第1面の上にバッファ層を形成するバッファ層形成工程と、
前記バッファ層の上に半導体層を形成する半導体層形成工程と、
を有し、
前記半導体層形成工程は、
第1の圧力で前記バッファ層の上に第1のノンドープ層を形成する第1の半導体層形成工程と、
第2の圧力で前記第1のノンドープ層の上に第2のノンドープ層および第1のn型半導体層を形成する第2の半導体層形成工程と、
を有し、
前記基板準備工程では、
前記第1面に底面と複数の凸部とを備えるとともに、前記第1面に占める前記複数の凸部の面積を、50%以上90%以下の範囲内とし、
前記第1の半導体層形成工程では、
前記第1の圧力として20kPa以上50kPa以下の範囲内とし、
前記第2の半導体層形成工程では、
前記第2の圧力として1kPa以上20kPa以下の範囲内とすること
を特徴とするIII 族窒化物半導体発光素子の製造方法。 - 請求項1に記載のIII 族窒化物半導体発光素子の製造方法において、
前記半導体層形成工程は、
第3の圧力で前記第1のn型半導体層の上に第2のn型半導体層を形成する第3の半導体層形成工程と、
第3の圧力で前記第2のn型半導体層の上に発光層を形成する発光層形成工程と、
第3の圧力で前記発光層の上にp型半導体層を形成するp型半導体層形成工程と、
を有し、
前記第3の半導体層形成工程および前記発光層形成工程および前記p型半導体層形成工程では、
前記第3の圧力として0.05MPa以上0.2MPa以下の範囲内とすること
を特徴とするIII 族窒化物半導体発光素子の製造方法。 - 請求項1または請求項2に記載のIII 族窒化物半導体発光素子の製造方法において、
前記バッファ層形成工程では、
前記バッファ層の膜厚を17nm以上35nm以下の範囲内とすること
を特徴とするIII 族窒化物半導体発光素子の製造方法。 - 請求項1から請求項3までのいずれか1項に記載のIII 族窒化物半導体発光素子の製造方法において、
前記基板準備工程では、
前記複数の凸部の高さを0.5μm以上5.0μm以下の範囲内とすること
を特徴とするIII 族窒化物半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014199094A JP2016072388A (ja) | 2014-09-29 | 2014-09-29 | Iii族窒化物半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014199094A JP2016072388A (ja) | 2014-09-29 | 2014-09-29 | Iii族窒化物半導体発光素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016072388A true JP2016072388A (ja) | 2016-05-09 |
Family
ID=55867282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014199094A Withdrawn JP2016072388A (ja) | 2014-09-29 | 2014-09-29 | Iii族窒化物半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016072388A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018123251A (ja) * | 2017-02-02 | 2018-08-09 | 大日本塗料株式会社 | 塗料組成物及び複層塗膜 |
JPWO2017099171A1 (ja) * | 2015-12-09 | 2019-02-21 | 株式会社ドリームメーカー53 | 断熱性塗膜及び断熱性塗料組成物 |
JP2019040962A (ja) * | 2017-08-23 | 2019-03-14 | 豊田合成株式会社 | Iii族窒化物半導体発光素子の製造方法 |
JP2019079994A (ja) * | 2017-10-26 | 2019-05-23 | 豊田合成株式会社 | テンプレート基板およびその製造方法、発光素子 |
CN109891607A (zh) * | 2016-10-26 | 2019-06-14 | 欧司朗光电半导体有限公司 | 半导体本体 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009123717A (ja) * | 2006-12-22 | 2009-06-04 | Showa Denko Kk | Iii族窒化物半導体層の製造方法、及びiii族窒化物半導体発光素子、並びにランプ |
JP2010040867A (ja) * | 2008-08-06 | 2010-02-18 | Showa Denko Kk | Iii族窒化物半導体積層構造体およびその製造方法 |
JP2012104564A (ja) * | 2010-11-08 | 2012-05-31 | Showa Denko Kk | 半導体発光素子、半導体発光素子の製造方法、ランプ |
-
2014
- 2014-09-29 JP JP2014199094A patent/JP2016072388A/ja not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009123717A (ja) * | 2006-12-22 | 2009-06-04 | Showa Denko Kk | Iii族窒化物半導体層の製造方法、及びiii族窒化物半導体発光素子、並びにランプ |
JP2010040867A (ja) * | 2008-08-06 | 2010-02-18 | Showa Denko Kk | Iii族窒化物半導体積層構造体およびその製造方法 |
JP2012104564A (ja) * | 2010-11-08 | 2012-05-31 | Showa Denko Kk | 半導体発光素子、半導体発光素子の製造方法、ランプ |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2017099171A1 (ja) * | 2015-12-09 | 2019-02-21 | 株式会社ドリームメーカー53 | 断熱性塗膜及び断熱性塗料組成物 |
CN109891607A (zh) * | 2016-10-26 | 2019-06-14 | 欧司朗光电半导体有限公司 | 半导体本体 |
JP2019532515A (ja) * | 2016-10-26 | 2019-11-07 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | 半導体ボディ |
CN109891607B (zh) * | 2016-10-26 | 2022-03-04 | 欧司朗光电半导体有限公司 | 半导体本体 |
JP7034154B2 (ja) | 2016-10-26 | 2022-03-11 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 半導体ボディ |
US11316067B2 (en) | 2016-10-26 | 2022-04-26 | Osram Oled Gmbh | Semiconductor body |
JP2018123251A (ja) * | 2017-02-02 | 2018-08-09 | 大日本塗料株式会社 | 塗料組成物及び複層塗膜 |
JP2019040962A (ja) * | 2017-08-23 | 2019-03-14 | 豊田合成株式会社 | Iii族窒化物半導体発光素子の製造方法 |
JP2019079994A (ja) * | 2017-10-26 | 2019-05-23 | 豊田合成株式会社 | テンプレート基板およびその製造方法、発光素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9029832B2 (en) | Group III nitride semiconductor light-emitting device and method for producing the same | |
JP5995302B2 (ja) | 窒化物半導体発光素子の製造方法 | |
WO2014178248A1 (ja) | 窒化物半導体発光素子 | |
US10217894B2 (en) | Method for producing group III nitride semiconductor light-emitting device | |
US9190268B2 (en) | Method for producing Ga-containing group III nitride semiconductor | |
JP5383880B1 (ja) | 窒化物半導体層の製造方法及び半導体発光素子の製造方法 | |
US9252325B2 (en) | Method for producing group III nitride semiconductor light-emitting device | |
JP5060055B2 (ja) | 窒化化合物半導体基板及び半導体デバイス | |
US20180182916A1 (en) | Group iii nitride semiconductor light-emitting device and production method therefor | |
JP2016072388A (ja) | Iii族窒化物半導体発光素子の製造方法 | |
JP2011176130A (ja) | 結晶成長方法 | |
KR20130120430A (ko) | 질화물 반도체 소자, 질화물 반도체 웨이퍼 및 질화물 반도체층의 제조 방법 | |
JP6048233B2 (ja) | Iii 族窒化物半導体発光素子 | |
TW201310701A (zh) | 三族氮化物半導體發光元件之製造方法 | |
US9601654B2 (en) | Method of producing group III nitride semiconductor light-emitting device | |
US10461214B2 (en) | Method for producing group III nitride semiconductor light-emitting device | |
JP2009141085A (ja) | 窒化物半導体素子 | |
JP6124740B2 (ja) | 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板 | |
JP2015115343A (ja) | 窒化物半導体素子の製造方法 | |
TWI545798B (zh) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP6176141B2 (ja) | Iii 族窒化物半導体発光素子の製造方法 | |
JP4897285B2 (ja) | 半導体装置用基材およびその製造方法 | |
JP6380172B2 (ja) | Iii族窒化物半導体発光素子とその製造方法 | |
JP6071044B2 (ja) | 半導体発光素子及びその製造方法 | |
US9508895B2 (en) | Group III nitride semiconductor light-emitting device and production method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20171031 |