JP2011176130A - 結晶成長方法 - Google Patents

結晶成長方法 Download PDF

Info

Publication number
JP2011176130A
JP2011176130A JP2010039174A JP2010039174A JP2011176130A JP 2011176130 A JP2011176130 A JP 2011176130A JP 2010039174 A JP2010039174 A JP 2010039174A JP 2010039174 A JP2010039174 A JP 2010039174A JP 2011176130 A JP2011176130 A JP 2011176130A
Authority
JP
Japan
Prior art keywords
buffer layer
crystal
substrate
layer
crystal growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010039174A
Other languages
English (en)
Other versions
JP4865047B2 (ja
Inventor
Hajime Nako
肇 名古
Koichi Tachibana
浩一 橘
Toshiteru Hikosaka
年輝 彦坂
Shinya Nunogami
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010039174A priority Critical patent/JP4865047B2/ja
Priority to US12/875,560 priority patent/US8658450B2/en
Publication of JP2011176130A publication Critical patent/JP2011176130A/ja
Application granted granted Critical
Publication of JP4865047B2 publication Critical patent/JP4865047B2/ja
Priority to US14/147,224 priority patent/US9246055B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】凹凸を有する基板上に均一な結晶を成長させる結晶成長方法を提供する。
【解決手段】凹凸が設けられた主面を有する基板の前記主面に窒化物半導体の結晶を成長させる結晶成長方法であって、前記主面に、ＧａｘＡｌ１−ｘＮ（０．１≦ｘ＜０．５）を含み、厚さが２０ナノメートル以上５０ナノメートル以下のバッファ層を、０．１マイクロメートル／時以下の速度で堆積し、前記バッファ層の上に、前記バッファ層の堆積における前記基板の温度よりも高い温度で、窒化物半導体を含む結晶を成長させる。このように、バッファ層の堆積レートＲｔとバッファ層の平均の厚さＴを適切に管理することにより、バッファ層の上に形成された窒化物半導体結晶の表面モフォロジーの良好な平坦性が実現できるとともに、結晶欠陥であるピット発生数Ｎｐをきわめて小さくすることができる。
【選択図】図１

Description

本発明は、結晶成長方法に関する。
発光ダイオード（ＬＥＤ）などの半導体発光素子に用いられる窒化物半導体は、例えば、サファイア基板上に有機金属化合物気相成長法（以下、「ＭＯＣＶＤ法」という。）を用いて結晶成長される。半導体発光素子の発光特性の向上には、窒化物半導体の結晶性を向上させることが重要である。
一方、凹凸を有する基板を用いることで、半導体発光素子における光取り出し効率を向上する方策が提案されている。（例えば特許文献１参照）
しかし、凹凸を有する基板上に窒化物半導体の結晶を成長させると、ピットなどの欠陥が生じやすく、均一に結晶を成長させることは困難である。凹凸を有する基板の上に均一な窒化物半導体を結晶成長させるための特別の技術が必要である。
特開２００７−２５４１７５号公報
本発明は、凹凸を有する基板上に均一な結晶を成長させる結晶成長方法を提供する。
本発明の一態様によれば、凹凸が設けられた主面を有する基板の前記主面に窒化物半導体の結晶を成長させる結晶成長方法であって、前記主面に、ＧａｘＡｌ１−ｘＮ（０．１≦ｘ＜０．５）を含み、厚さが２０ナノメートル以上５０ナノメートル以下のバッファ層を、０．１マイクロメートル／時以下の速度で堆積し、前記バッファ層の上に、前記バッファ層の堆積における前記基板の温度よりも高い温度で、窒化物半導体を含む結晶を成長させることを特徴とする結晶成長方法が提供される。
本発明によれば、凹凸を有する基板上に均一な結晶を成長させる結晶成長方法が提供される。
結晶成長方法に関する実験結果を示すグラフ図である。 結晶成長方法が適用される半導体発光素子を示す模式的断面図である。 結晶成長方法を示すフローチャート図である。 結晶成長方法に関する実験結果を示す顕微鏡写真図である。 結晶成長方法に関する実験結果を示す模式的平面図である。 結晶成長方法に関する実験結果を示すグラフ図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（実施の形態）
図１は、本発明の実施形態に係る結晶成長方法に関する実験結果を例示するグラフ図である。
図２は、本発明の実施形態に係る結晶成長方法が適用される半導体発光素子の構成を例示する模式的断面図である。
図３は、本発明の実施形態に係る結晶成長方法を例示するフローチャート図である。
図４は、結晶成長方法に関する実験結果を例示する顕微鏡写真図である。
まず、図２を用いて本発明の実施形態に係る結晶成長方法が適用される半導体発光素子の構成の例について説明する。
図２に表したように、実施形態に係る結晶成長方法が適用される半導体発光素子１１０は、窒化物半導体を含むｎ型半導体層１０と、窒化物半導体を含むｐ型半導体層２０と、ｎ型半導体層１０とｐ型半導体層２０との間に設けられた発光部３０と、を有する。発光部３０は、例えば複数の障壁層（図示しない）と、複数の障壁層のそれぞれの間に設けられた井戸層（量子井戸層、図示しない）と、を有する。
本具体例では、ｎ型半導体層１０は、ｎ型ＧａＮコンタクト層１１を含む。ｐ型半導体層２０は、ｐ型ＧａＮコンタクト層２２と、ｐ型ＧａＮコンタクト層２２と発光部３０との間に設けられたｐ型ＡｌＧａＮ電子障壁層２１と、を含む。また、本具体例では、発光部３０とｐ型半導体層２０との間には、ＡｌＧａＮ層などの中間層４０がさらに設けられている。
ｎ型半導体層１０には、ｎ側電極７１が設けられ、ｐ型半導体層２０にｐ側電極８１が設けられる。ｎ側電極７１とｐ側電極８１との間に電圧を印加することで、発光部３０において、正孔と電子との再結合により光が放出される。
図１に例示したように、ｎ型半導体層１０、発光部３０及びｐ型半導体層２０は、サファイアなどの基板５の上に結晶成長される。
基板５の主面５ａには、凹凸５ｐが設けられる。この凹凸５ｐにより、発光部３０から放出された光の進行方向が変更され、光の取り出し効率が向上する。
凹凸５ｐは凸部５ｔと、凸部５ｔ以外の部分である凹部５ｂと、を含む。凸部５ｔとして、例えば、直径が３マイクロメートル（μｍ）で、高さが１μｍの円柱状の凸部５ｔが、配設ピッチが例えば５μｍで、基板５の主面５ａに複数設けられる。ただし、本実施形態に係る結晶成長法はこれに限らず、基板５の主面５ａに設けられる凹凸５ｐ（凸部５ｔ及び凹部５ｂ）のパターン形状、サイズ（高さや深さ）、配設ピッチなどは任意である。例えば、光取り出し効率の観点から、凹凸５ｐの高さ（または深さ）は０．５μｍ以上２μｍ以下程度とされ、幅は、０．５μｍ以上５μｍ以下とされ、配設ピッチは１μｍ以上８μｍ以下程度とされる。ただし、本実施形態はこれには限定されない。
このような凹凸５ｐを有する基板５の主面５ａに窒化物半導体の結晶を成長させる際に、本実施形態に係る結晶成長方法は以下を行う。
すなわち、図３に表したように、基板５の主面５ａに、ＧａｘＡｌ１−ｘＮ（０．１≦ｘ＜０．５）を含み、厚さ（例えば平均の厚さ）が２０ナノメートル（ｎｍ）以上５０ｎｍ以下のバッファ層６を、０．１マイクロメートル／時（μｍ／ｈ）以下の速度（以下、堆積レートともいう）で堆積する（ステップＳ１１０）。
そして、バッファ層６の上に、バッファ層の堆積における基板５の温度よりも高い温度で、窒化物半導体を含む結晶を成長させる（ステップＳ１２０）。
この場合の窒化物半導体を含む結晶は、下地層７となるノンドープＧａＮ層を含む。
このように、バッファ層６は、低温成長バッファ層である。バッファ層６の結晶成長の温度（基板５の温度）は、例えば８００℃よりも低く、例えば６００℃程度以下である。さらに具体的には、バッファ層６の結晶成長の温度は、５００℃程度である。
一方、このような低温で成長したバッファ層６の上に、バッファ層６の成長温度よりも高い温度で、窒化物半導体の結晶（例えば下地層７となるノンドープＧａＮ層）が成長される。
すなわち、バッファ層６の上で行われる結晶成長の際の温度（基板５の温度）は、例えば８００℃以上である。
なお、上記の窒化物半導体の結晶には、下地層７となるノンドープＧａＮ層の他に、既に説明したｎ型半導体層１０、発光部３０、ｐ型半導体層２０、及び、中間層４０等の少なくともいずれかを含むことができ、さらに、この他にも、任意の窒化物半導体の結晶層を含むことができる。
バッファ層６の堆積及び窒化物半導体の結晶の成長には、例えば、有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法が用いられる。バッファ層６の堆積及び窒化物半導体の結晶の成長は、例えば、同一の反応室内で、連続して（基板５を反応室から取り出さないで）実施されることができる。
ＧａｘＡｌ１−ｘＮ（０．１≦ｘ＜０．５）を含むバッファ層６を、厚さが２０ｎｍ以上５０ｎｍ以下で、０．１μｍ／ｈ以下の堆積レートで堆積することで、窒化物半導体の結晶におけるピットなどの結晶欠陥の発生を抑制できる。すなわち、本製造方法によれば、凹凸を有する基板上に均一な結晶を成長させることができる。
実施形態に係る上記の結晶成長の条件は、以下のような実験結果から導出された。
発明者は、凹凸５ｐとして、直径が３μｍで、高さが１μｍの円柱状の凸部５ｔが、５μｍの配設ピッチで複数設けられたサファイアの基板５の主面５ａ上に、バッファ層６の堆積条件を変えて堆積させ、そのバッファ層６の上に形成された窒化物半導体の結晶のピットを調べた。
この実験では、まず、有機洗浄及び酸洗浄によって処理した基板５をＭＯＣＶＤ装置の反応室内のサセプタ上に載置した。基板５は、高周波によって加熱されるサセプタにより加熱される。次いで、常圧の水素ガス雰囲気下で、１１００℃の温度まで約１０分間かけて昇温することにより、基板５の主面５ａに気相エッチングを施し、１０分間保持することで表面に形成された自然酸化膜を除去した。
次いで、基板５の温度を５００℃まで降温した後、反応室内に原料ガスを導入しバッファ層６を堆積させた。このとき、アンモニアガスの流量を９．５ｓｌｍ（standard liter / min）、水素ガスの流量を１５．５ｓｌｍ、窒素ガスの流量を５．０ｓｌｍで一定とし、トリメチルガリウム（ＴＭＧ）ガスの流量、及び、トリメチルアルミニウム（ＴＭＡ）ガスの流量を変えて、堆積レートを変えてバッファ層６を堆積させた。
すなわち、ＴＭＧガスの流量を７．６５ｓｃｃｍ（standard cc /min）とし、ＴＭＡガスの流量を４０ｓｃｃｍとする条件と、ＴＭＧガスの流量を１５．３ｓｃｃｍとし、ＴＭＡガスの流量を８０ｓｃｃｍとする条件と、ＴＭＧガスの流量を１９．１ｓｃｃｍとし、ＴＭＡガスの流量を１００ｓｃｃｍとする条件、の３種のガス流量比が用いられた。
なお、このときのＴＭＧガスの分圧は、それぞれ、０．０００２５、０．０００５１及び０．０００６３となる。
そして、ＴＭＧガスの流量が７．６５ｓｃｃｍ、１５．３ｓｃｃｍ及び１９．１ｓｃｃｍの条件のときのバッファ層６の堆積レートは、それぞれ０．１μｍ／ｈ、０．２μｍ／ｈ及び０．２５μｍ／ｈである。そして、この時のバッファ層６の厚さは５０ｎｍ一定とした。すなわち、この時の堆積時間は、それぞれの堆積レートに応じて異なる。
さらに、バッファ層６の堆積レートを０．１μｍ／ｈで一定とし、堆積時間を変えることで、バッファ層６の厚さ（平均の厚さ）を、２０ｎｍ、３５ｎｍ、５０ｎｍ及び８０ｎｍと変えた。
なお、このようにして形成して堆積されるバッファ層６は、多結晶である。
そして、上記のような種々のバッファ層６を堆積させた後、基板５の温度を１１００℃まで昇温させた後、ＴＭＧガスを６０ｓｃｃｍの流量で供給して、下地層７となるアンドープＧａＮ層を厚さ３μｍで形成した。
そして、さらに、ＴＭＧガスをそのままの条件で供給しつつ、ＳｉＨ４を２０ｓｃｃｍでさらに供給することで、ｎ型半導体層１０に含まれるｎ型ＧａＮコンタクト層１１を４μｍの厚さで形成した。半導体発光素子を形成する場合は、この後、ｎ型ＧａＮコンタクト層１１の上に、発光部３０、ｐ型半導体層２０（必要に応じて中間層４０など）を順次形成するが、この実験においては、ｎ型ＧａＮコンタクト層１１を形成した状態の試料を評価した。
図４（ａ）は、バッファ層６の堆積レートＲｔが０．１μｍ／ｈで、バッファ層６の厚さが５０ｎｍの条件２１０ａのときの窒化物半導体の結晶の微分干渉顕微鏡写真図であり、図４（ｂ）は、バッファ層６の堆積レートＲｔが０．２５μｍ／ｈで、バッファ層６の厚さが５０ｎｍの条件２１９ｂのときの窒化物半導体の結晶の微分干渉顕微鏡写真図である。なお、これらの図は、２００μｍ×２００μｍの面積の観察像である。
図４（ｂ）に示したように、堆積レートＲｔが０．２５μｍ／ｈの条件２１９ｂのときには、窒化物半導体の結晶中に多くのピット９１（図中の暗い点）が発生している。
一方、図４（ａ）に示したように、堆積レートＲｔが０．１μｍ／ｈの条件２１０ａのときには、ピット９１は観測されず、ピット９１は実質的に発生していない。このように、ピット９１の発生は、バッファ層６の堆積レートＲｔに大きく依存することが判明した。
図１は、上記のようにバッファ層６の形成条件を変え、そのバッファ層６の上に形成された窒化物半導体の結晶のピットを調べた実験結果を示している。図１（ａ）の横軸は、バッファ層６の堆積レートＲｔであり、縦軸は、基板５の主面５ａに平行な平面内の４００μｍ×４００μｍの面積において観測されたピット９１の発生数Ｎｐを表している。図１（ｂ）の横軸は、バッファ層６の平均の厚さＴであり、縦軸は、４００μｍ×４００μｍの面積において観測されたピット９１の発生数Ｎｐを表している。
図１（ａ）に表したように、バッファ層６の堆積レートＲｔが０．２５μｍ／ｈである条件２１９ｂのときのピット９１の発生数Ｎｐは、３００個以上であり、非常に多い。また、バッファ層６の堆積レートＲｔが０．２０μｍ／ｈである条件２１９ａのときのピット９１の発生数Ｎｐは、６０個程度であり以上であり、条件２１９ｂに比べて少ないものの、ピット９１の発生の抑制は不十分である。
これに対し、バッファ層６の堆積レートＲｔが０．１μｍ／ｈである条件２１０ａのときのピット９１の発生数Ｎｐは、実質的に０である。このように、バッファ層６の堆積レートＲｔを低くし、具体的には、０．１μｍ／ｈ程度にすることで、ピット９１の発生を抑制できる。このように、堆積レートＲｔを０．１μｍ／ｈ程度に低くすることで、表面モフォロジーの良好な平坦性が実現できる。
一方、図１（ｂ）に表したように、バッファ層６の堆積レートＲｔが０．１μｍ／ｈにおいて、バッファ層６の平均の厚さＴを変えた場合、厚さＴが８０ｎｍと大きい条件２１８ａにおいて、ピット９１の発生数Ｎｐは２００個以上になっている。
これに対し、厚さＴが５０ｎｍの条件２１０ａ、及び、厚さＴが３５ｎｍの条件２１０ｂにおいては、ピット９１の発生数Ｎｐは実質的に０である。そして、厚さＴが２０ｎｍの条件２１０ｃにおいては、ピット９１の発生数Ｎｐは、１０個以下であり、この場合も発生数Ｎｐは非常に小さい。
また、バッファ層６の厚さが、２０ｎｍよりも薄い場合は、バッファ層６が基板５の上に不均一に堆積している状態であると推測され、このような不均一なバッファ層６の上に成長させた結晶においては、ピット９１が発生し易い。
図１（ａ）及び図１（ｂ）に例示したように、ピット９１の発生を効果的に抑制するためには、バッファ層６の堆積レートＲｔと、平均の厚さＴと、の両方を適切に管理する必要があることが判明した。本実施形態の結晶成長方法の条件は、この新たに見出された実験事実に基づいている。
すなわち、本実施形態においては、ＧａｘＡｌ１−ｘＮ（０．１≦ｘ＜０．５）を含むバッファ層６を、厚さＴが２０ｎｍ以上５０ｎｍ以下で、０．１μｍ／ｈ以下の堆積レートＲｔで堆積する。これにより、窒化物半導体の結晶におけるピット９１などの結晶欠陥の発生を効果的に抑制できる。
実施形態に係る結晶成長方法を用いることで、基板５の凹凸５ｐを均一な品質のバッファ層６で被覆し、ピット９１の発生が抑制された窒化物半導体の結晶を成長することができる。もし、バッファ層６による基板５の凹凸５ｐの被覆性が悪く、均一に被覆できない箇所が存在すると、その部分では他の部分に比べて結晶が成長し難く、バッファ層６上に形成する例えばアンドープ窒化ガリウム層やｎ型コンタクト窒化ガリウム層などの窒化物半導体によってこの箇所を埋め込み成長して平坦性を確保しなければならず、結果として窒化物半導体の結晶性が劣化する。実施形態に係る結晶成長方法によれば、基板５の凹凸５ｐの表面を均一なバッファ層６で良好に被覆し、表面モフォロジーの平坦性が良好な、結晶性が高い窒化物半導体の結晶を得ることができる。
なお、堆積レートＲｔが過度に小さいと、バッファ層６の堆積に要する時間が長くなり、生産性が劣化することがあるため、堆積レートＲｔは生産性の観点で適切に定められる。堆積レートＲｔは、例えば、０．０３μｍ／ｈ以上０．１μｍ／ｈ以下程度とされる。
図５は、結晶成長方法に関する実験結果を例示する模式的平面図である。
すなわち、図５（ａ）及び図５（ｂ）は、比較例である条件２１９ａ（堆積レートＲｔが０．２０μｍ／ｈ）及び条件２１９ｂ（堆積レートＲｔが０．２５μｍ／ｈ）で成長された結晶を微分干渉顕微鏡で観察したときのピット９１の発生状態を例示している。
図５（ａ）に表したように、堆積レートＲｔが０．２０μｍ／ｈの時は、ピット９１は、基板５の凹凸５ｐの凸部５ｔと凹部５ｂの境界の段差部分から発生し易い。
一方、図５（ｂ）に表したように、堆積レートＲｔが０．２５μｍ／ｈの時は、ピット９１は、基板５の凹凸５ｐの凸部５ｔの上面や凹部５ｂの底面においても発生する。
なお、ピット９１は六角形の境界を有している。
このように、堆積レートＲｔが０．２５μｍ／ｈと非常に高い場合は、バッファ層６が不均一に形成され、バッファ層６内に粗な部分と密な部分とが発生すると考えられ、バッファ層６による基板の被覆状態が不均一であると考えられる。これにより、凸部５ｔの上面や凹部５ｂの底面においても、核が形成されにくく、バッファ層６に形成される多くの不均一な部分を起点にして窒化物半導体の結晶にピット９１が発生するものと考えられる。その結果、表面モフォロジーの極めて悪い窒化物半導体の結晶が形成されるものと考えられる。
一方、堆積レートＲｔが０．２０μｍ／ｈと低くなると、バッファ層６における不均一な部分が抑制され、凸部５ｔと凹部５ｂとの境界の段差部分に限定的に不均一な部分が発生するものと推測される。その結果、凸部５ｔと凹部５ｂとの境界の段差部分にピット９１が局在するものと考えられる。
さらに、本実施形態の場合においては、堆積レートＲｔが０．１μｍ／ｈと低いため、凹凸５ｐがある基板５の上においてもバッファ層６が均一に形成でき、不均一な部分が発生し難い。このため、ピット９１の発生が抑止される。このように、バッファ層６における均一性を確保するために、堆積レートＲｔは小さい方が好ましく、０．１μｍ／ｈ以下が好ましい。
一方、堆積レートＲｔが０．１μｍ／ｈにおいてバッファ層６の平均の厚さＴが８０ｎｍと大きい条件２１８ａにおいて、ピット９１の発生数Ｎｐが多くなる理由は、基板５の凸部５ｔと凹部５ｂとにおけるバッファ層６の厚さの差異が大きくなることが原因であると考えられる。
すなわち、平均の厚さＴが８０ｎｍの条件２１８ａにおいては、凸部５ｔにおけるバッファ層６の厚さは、凹部５ｂにおけるバッファ層６の厚さよりも約１０ｎｍ大きい。そして、平均の厚さＴが５０ｎｍの条件２１０ａにおいては、凸部５ｔにおけるバッファ層６の厚さは、凹部５ｂにおけるバッファ層６の厚さよりも約７ｎｍ大きい。そして、平均の厚さＴが３５ｎｍの条件２１０ａにおいては、凸部５ｔにおけるバッファ層６の厚さは、凹部５ｂにおけるバッファ層６の厚さよりも約２ｎｍ大きい。そして、平均の厚さＴが２０ｎｍの条件２１０ａにおいては、凸部５ｔにおけるバッファ層６の厚さは、凹部５ｂにおけるバッファ層６の厚さと実質的に同じとなる。
なお、バッファ層６の平均の厚さＴが５０ｎｍで堆積レートＲｔが０．２０μｍ／ｈの条件２１９ａにおいては、凸部５ｔにおけるバッファ層６の厚さは、凹部５ｂにおけるバッファ層６の厚さよりも１１ｎｍ大きかった。
このように、バッファ層６の平均の厚さＴが大きくなると、基板５の凸部５ｔと凹部５ｂとにおけるバッファ層６の厚さの差異が大きく、これにより、形成されるバッファ層６の性質が凸部５ｔと凹部５ｂとで異なってくると考えられ、このことがバッファ層６の平均の厚さＴが大きい時にピット９１は発生し易いことの原因の１つであると考えられる。
図６は、結晶成長方法に関する実験結果を例示するグラフ図である。
すなわち、図６（ａ）及び図６（ｂ）は、バッファ層６の形成条件と、窒化物半導体の結晶の結晶性との関係を測定した結果を示している。図６（ａ）及び図６（ｂ）の縦軸は、結晶のＸ線回折ロッキングカーブの半値幅ＷＲＣ−ＦＷＨＭを示している。そして、図６（ａ）の横軸は、バッファ層６の堆積レートＲｔを示し、図６（ｂ）の横軸は、バッファ層６の平均の厚さＴを示している。これらの図においては、ＧａＮ層（０００２）対称面における半値幅ＷＲＣ−ＦＷＨＭが四角印によって示され、（１０−１１）非対称面における半値幅ＷＲＣ−ＦＷＨＭが丸印によって示されている。
図６（ａ）に表したように、バッファ層６の平均の厚さＴが５０ｎｍのときに、バッファ層６の堆積レートＲｔを０．２５μｍ／ｈ、０．２０μｍ／ｈ及び０．１μｍ／ｈと低くすると、半値幅ＷＲＣ−ＦＷＨＭが若干増大し、半値幅ＷＲＣ−ＦＷＨＭで評価される結晶性が若干低くなっている。
一方、図６（ｂ）に表したように、バッファ層６の堆積レートＲｔが０．１μｍ／ｈのときにおいては、バッファ層６の平均の厚さＴが５０ｎｍのときに、半値幅ＷＲＣ−ＦＷＨＭが大きい。そして、厚さＴが８０ｎｍの条件２１８ａでは、半値幅ＷＲＣ−ＦＷＨＭは減少している。そして、厚さＴが３５ｎｍの条件２１０ａ、及び、２０ｎｍの条件２１０ｃでは、半値幅ＷＲＣ−ＦＷＨＭは、厚さＴが５０ｎｍのときによりも減少している。すなわち、厚さＴが５０ｎｍ以下の領域においては、厚さＴが小さくなるに従って半値幅ＷＲＣ−ＦＷＨＭが減少し、結晶性が向上する。
このため、ピット９１の抑制と同時に、良好な結晶性を得るためには、バッファ層６の堆積レートＲｔを０．１μｍ／ｈ以下とし、バッファ層６の平均の厚さＴを５０ｎｍよりも小さく、例えば３５ｎｍ程度に設定することが最も望ましいと考えられる。
なお、基板５の凹凸５ｐにＧａＮ層を埋め込んで、表面が平坦なＧａＮ層を成長させるために、ＧａＮ層の結晶成長条件（ガス種、成長圧力及び、成長温度など）を適正化する方法が考えられる。すなわち、ＧａＮ層の結晶成長条件を制御することによりファセット面を形成し、主面５ａに対して平行な方向に沿って（横方向に）主に成長を促進する方法を採用することが考えられる。
例えば、ガス種に関しては、窒素ガスを主に含む雰囲気下にてＧａＮ層を成長することで、横方向の成長を促進させ、凹凸５ｐを有する基板５の主面５ａに、平坦な埋め込み層であるＧａＮ層を形成することが考えられる。しかし、横方向成長のＧａＮ層の表面モフォロジーは、基板５の凹凸５ｐの影響を受け易く、ＧａＮ層においてマクロな凹凸が発生し易く、ＧａＮ層の表面モフォロジーが極めて悪くなる傾向がある。これに対し、本実施形態に係る結晶成長方法を適用することで、窒素ガスを主に用いる場合に比べて、ＧａＮ層が横方向に成長し難い水素ガスを主に含む雰囲気下でＧａＮを成長させることで、基板５の凹凸５ｐを平坦に埋め込み易くなる効果もある。
既に説明したように、本実施形態に係る結晶成長方法を適用した場合、バッファ層６の凹凸５ｐの凸部５ｔにおけるバッファ層６の厚さと、凹部５ｂにおけるバッファ層６の厚さとの差が小さい。すなわち、本実施形態が適用された半導体発光素子は、凸部５ｔと凹部５ｂとを有する凹凸５ｐが設けられた主面５ａを有する基板５と、基板５の主面５ａに設けられ、ＧａｘＡｌ１−ｘＮ（０．１≦ｘ＜０．５）を含み、平均の厚さが２０ナノメートル以上５０ナノメートル以下で、凸部５ｔにおける厚さと凹部５ｂにおける厚さとの差が７ナノメートル以下のバッファ層６と、バッファ層６の上に設けられた窒化物半導体を含む結晶（ｎ型半導体層１０と、ｐ型半導体層２０と、ｎ型半導体層１０とｐ型半導体層２０との間に設けられた発光部３０と）を備える。
この半導体発光素子においては、凹凸を有する基板を用いつつピットの発生が抑制され、均一な結晶が得られ、光取り出し効率が高い、良好な発光特性を得ることができる。
なお、本実施形態に係る結晶成長方法には、ＭＯＣＶＤ法の他、例えば、ハイドライド気相成長法（ＨＶＰＥ：Halide Vapor Phase Epitaxy）、及び、分子線気相成長法（ＭＢＥ：Molecular Beam Epitaxy）など、窒化物半導体を成長させるために用いられる任意の方法が採用できる。
また、原料としては、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いることができ、ガス原料としては、アンモニア（ＮＨ３）、シラン（ＳｉＨ４）を用いることができ、キャリアガスとして水素及び窒素を用いることができる。ただし、上記に限定されず、窒化物半導体を結晶成長させる任意の材料を適用できる。例えばトリエチルガリウム（ＴＥＧ：Tri Ethyl Gallium）を用いることも可能である。
また、本実施形態において、基板５には、サファイア以外にも、ＧａＮ、ＳｉＣ及びＺｎＯなどの任意の基板を用いることもできる。また、基板５の主面５ａの面方位は、Ｃ面に限定されず、非極性面としても良い。
（実施例）
以下、実施形態に係る結晶成長方法が、半導体発光素子１１０の作製に応用される実施例について説明する。
既に説明したように、直径が３μｍで、高さが１μｍの円柱状の凸部５ｔが、５μｍの配設ピッチで複数設けられたサファイアの基板５を、有機洗浄及び酸洗浄によって処理した後、ＭＯＣＶＤ装置の反応室内のサセプタ上に載置した。
次いで、常圧の水素ガス雰囲気下で、１１００℃の温度まで約１０分間かけて昇温することにより、基板５の主面５ａに気相エッチングを施し、１０分間保持することで表面に形成された自然酸化膜を除去した。
次いで、基板５の温度を５００℃まで降温した後、反応室内に原料ガスを導入し、アンモニアガスの流量を９．５ｓｌｍ、水素ガスの流量を１５．５ｓｌｍ、窒素ガスの流量を５．０ｓｌｍ、ＴＭＡガスの流量４０ｓｃｃｍ、ＴＭＧガスの流量を７．６５ｓｃｃｍとして（ＴＭＧガスの分圧は、０．０００２５）、堆積レートＲｔが０．１μｍ／ｈで、２０ｎｍの厚さのバッファ層６を堆積させた。
次いで、基板５の温度を１１００℃まで昇温させた後、ＴＭＧガスを６０ｓｃｃｍの流量で供給して、下地層７となるアンドープＧａＮ層を厚さ３μｍで形成し、その後、ＴＭＧガスをそのままの条件で供給しつつ、ＳｉＨ４を２０ｓｃｃｍでさらに供給し、ｎ型ＧａＮコンタクト層１１を４μｍの厚さで形成した。
次いで、ＴＭＧガス及びＳｉＨ４ガスの供給を停止して基板５の温度を８００℃まで降温した。そして、発光部３０となる以下の層を形成した。
まず、キャリアガスを窒素のみに切り替え、アンモニアガスを３０ｓｌｍ、ＴＭＧガスを８ｓｃｃｍで導入し、ＧａＮ障壁層を５ｎｍの厚さで形成した。そして、ＴＭＩガスを３０ｓｃｃｍの流量でさらに供給し、ＩｎＧａＮ量子井戸を２．５ｎｍの厚さで形成した。上記のＧａＮ障壁層の形成と、ＩｎＧａＮ量子井戸層の形成と、を交互にさらに７回繰り返して実施して、最後のＩｎＧａＮ量子井戸層の形成の後に、ＧａＮキャップ層を５ｎｍの厚さで形成した。これにより、多重量子井戸構造を有する発光部３０が形成された。
次いで、ＴＭＧガスの供給をそのままにした状態で、ＴＭＡガスを４ｓｃｃｍの流量で供給することで、ＡｌＧａＮ層の中間層４０を１ｎｍの厚さで形成した後、ＴＭＧガス及びＴＭＡガスの供給を停止して、窒素ガスとアンモニアガスの供給はそのままの状態で、１０３０℃まで昇温した。
次いで、温度を１０３０℃で保持し、窒素及び水素を含む雰囲気下で、アンモニアガスを４ｓｌｍの流量に切り替え、その中にＴＭＧガスを１０ｓｃｃｍ、ＴＭＡガスを約１４ｓｃｃｍ、Ｃｐ２Ｍｇガスを５０ｓｃｃｍで、約２分間供給し、ｐ型ＡｌＧａＮ電子障壁層２１を厚さ１０ｎｍで形成した。
次いで、このままの状態からＴＭＡガスの供給のみを停止し、ＴＭＧガスを９０ｓｃｃｍの流量に切り替えて供給することにより、ｐ型ＡｌＧａＮ電子障壁層２１を厚さ１００ｎｍで形成した。
次いで、このままの状態からＣｐ２Ｍｇガスの流量を５００ｓｃｃｍに切り替えて供給することで、ｐ型ＧａＮコンタクト層２２を厚さ１０ｎｍで形成した。
そして、有機金属原料の供給を停止し、キャリアガスのみ引き続き供給して、基板５の温度を自然降温した。但し、アンモニアガスの供給は、基板５の温度が５００℃に達した際に停止した。
次いで、上記の多層構造体の一部を、ｎ型ＧａＮコンタクト層１１に達するまでドライエッチング法により除去し、露出したｎ型ＧａＮコンタクト層１１に、Ｔｉ膜／Ｐｔ膜／Ａｕ膜の積層膜を含むｎ側電極７１を形成した。また、ｐ型ＧａＮコンタクト層２２の上に、Ｎｉ膜／Ａｕ膜の積層膜を含むｐ側電極８１を形成した。
これにより、半導体発光素子１１０が得られる。
半導体発光素子１１０のＩ−Ｖ特性（電流−電圧特性）を測定した。リークすることなく良好なオーミック接触が得られた。また、エピタキシャル層の表面は非常に平坦な表面モフォロジーが得られていることが確認された。この半導体発光素子１１０においては、電流が２０ｍＡ（ミリアンペア）の時の動作電圧は３．２Ｖ（ボルト）〜３．４Ｖであり、光出力は、１５ｍＷ（ミリワット）であった。また、発光される光においては、波長中心が４５０ｎｍのピークが確認された。
実施形態に係る結晶成長方法を適用することで、基板５の凹凸５ｐをバッファ層６によって良好に被覆することで、ピット９１の発生が抑制され、表面平坦性を確保した結晶性が良好な窒化物半導体の結晶を有する半導体発光素子を製造することができる。製造される半導体発光素子においては、リークがなく、動作電圧が良好であり、高効率な発光が得られる。
（比較例）
なお、堆積レートＲｔを０．２μｍ／ｈとし、厚さ２０ｎｍのバッファ層６を形成し、他の構成を上記の実施例と同様とした比較例においては、窒化物半導体の結晶において、ピット９１が発生し、表面モフォロジーが悪かった。このような方法で製造された比較例の半導体発光素子のＩ−Ｖ特性においては、低電流領域にてリークが発生し、良好なオーミック接触が得られなかった。また、電流が２０ｍＡの時の動作電圧は、３．３Ｖ〜３．５Ｖであり、光出力は１２ｍＷであった。
なお、本明細書において「窒化物半導体」とは、Ｂｘ１Ｉｎｙ１Ａｌｚ１Ｇａ１−ｘ１−ｙ１−ｚ１Ｎ（０≦ｘ１≦１，０≦ｙ１≦１，０≦ｚ１≦１，ｘ１＋ｙ１＋ｚ１≦１）なる化学式において組成比ｘ１、ｙ１及びｚ１をそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むものや、導電型などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、結晶成長方法に用いられる装置、ガス原料、キャリアガス、基板、処理条件などに関して当業者が各種の変更を加えたものであっても、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した結晶成長方法を基にして、当業者が適宜設計変更して実施し得る全ての結晶成長方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
５…基板、 ５ａ…主面、 ５ｂ…凹部、 ５ｐ…凹凸、 ５ｔ…凸部、 ６…バッファ層、 ７…下地層、 １０…ｎ型半導体層、 １１…ｎ型ＧａＮコンタクト層、 ２０…ｐ型半導体層、 ２１…ｐ型ＡｌＧａＮ電子障壁層、 ２２…ｐ型ＧａＮ層、 ３０…発光部、 ４０…中間層、 ７１…ｎ側電極、 ８１…ｐ側電極、 ９１…ピット、 １１０…半導体発光素子、 ２１０ａ、２１０ｂ、２１０ｃ、２１８ａ、２１９ａ、２１９ｂ…条件、 Ｎｐ…発生数、 Ｒｔ…堆積レート（速度）、 Ｔ…厚さ、 ＸＲＣ−ＦＷＨＭ…半値幅

Claims (6)

  1. 凹凸が設けられた主面を有する基板の前記主面に窒化物半導体の結晶を成長させる結晶成長方法であって、
    前記主面に、ＧａｘＡｌ１−ｘＮ（０．１≦ｘ＜０．５）を含み、厚さが２０ナノメートル以上５０ナノメートル以下のバッファ層を、０．１マイクロメートル／時以下の速度で堆積し、
    前記バッファ層の上に、前記バッファ層の堆積における前記基板の温度よりも高い温度で、窒化物半導体を含む結晶を成長させることを特徴とする結晶成長方法。
  2. 前記バッファ層の堆積は、分圧が０．０００２５以下のトリメチルガリウムガスを用いることを含むことを特徴とする請求項１記載の結晶成長方法。
  3. 前記バッファ層は、多結晶であることを特徴とする請求項１または２に記載の結晶成長方法。
  4. 前記バッファ層の堆積における前記基板の前記温度は、６００℃以下であり、
    前記窒化物半導体を含む前記結晶の成長における前記基板の温度は、８００℃以上であることを特徴とする請求項１〜３のいずれか１つに記載の結晶成長方法。
  5. 前記基板は、サファイア基板であることを特徴とする請求項１〜４のいずれか１つに記載の結晶成長方法。
  6. 前記窒化物半導体を含む結晶の成長は、前記バッファ層の上にノンドープＧａＮ層を形成し、前記ノンドープＧａＮ層の上にＳｉを含有するＧａＮ層を形成することを含むことを特徴とする請求項１〜５のいずれか１つに記載の結晶成長方法。
JP2010039174A 2010-02-24 2010-02-24 結晶成長方法 Active JP4865047B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010039174A JP4865047B2 (ja) 2010-02-24 2010-02-24 結晶成長方法
US12/875,560 US8658450B2 (en) 2010-02-24 2010-09-03 Crystal growth method and semiconductor light emitting device
US14/147,224 US9246055B2 (en) 2010-02-24 2014-01-03 Crystal growth method and semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010039174A JP4865047B2 (ja) 2010-02-24 2010-02-24 結晶成長方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011244330A Division JP5238867B2 (ja) 2011-11-08 2011-11-08 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2011176130A true JP2011176130A (ja) 2011-09-08
JP4865047B2 JP4865047B2 (ja) 2012-02-01

Family

ID=44475768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010039174A Active JP4865047B2 (ja) 2010-02-24 2010-02-24 結晶成長方法

Country Status (2)

Country Link
US (2) US8658450B2 (ja)
JP (1) JP4865047B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013128103A (ja) * 2011-11-17 2013-06-27 Sanken Electric Co Ltd 窒化物半導体装置及び窒化物半導体装置の製造方法
US9812607B2 (en) 2014-09-17 2017-11-07 Sumitomo Chemical Company, Limited Method for manufacturing nitride semiconductor template
US10062807B2 (en) 2014-09-17 2018-08-28 Sumitomo Chemical Company, Limited Method for manufacturing nitride semiconductor template

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145283A1 (ja) * 2010-05-20 2011-11-24 パナソニック株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
DE102010036180A1 (de) * 2010-09-02 2012-03-08 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자
JP6048233B2 (ja) * 2013-03-12 2016-12-21 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子
JP2015056647A (ja) * 2013-09-13 2015-03-23 株式会社東芝 窒化物半導体発光装置
JP5957771B2 (ja) * 2013-10-11 2016-07-27 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
WO2018180724A1 (ja) * 2017-03-28 2018-10-04 東芝マテリアル株式会社 半導体発光素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283620A (ja) * 2008-05-21 2009-12-03 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2010010363A (ja) * 2008-06-26 2010-01-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法
JP2011077265A (ja) * 2009-09-30 2011-04-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024967A (en) 1989-06-30 1991-06-18 At&T Bell Laboratories Doping procedures for semiconductor devices
JPH08259385A (ja) 1995-03-27 1996-10-08 Sumitomo Electric Ind Ltd エピタキシャルウェハおよびその製造方法
US6472300B2 (en) * 1997-11-18 2002-10-29 Technologies And Devices International, Inc. Method for growing p-n homojunction-based structures utilizing HVPE techniques
JP3592553B2 (ja) 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP3472714B2 (ja) 1999-01-25 2003-12-02 シャープ株式会社 半導体発光素子の製造方法
JP2002075880A (ja) * 2000-09-01 2002-03-15 Sanyo Electric Co Ltd 窒化物系半導体層の形成方法および窒化物系半導体素子の製造方法
JP2002190621A (ja) * 2000-10-12 2002-07-05 Sharp Corp 半導体発光素子およびその製造方法
JP3595277B2 (ja) 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP3898575B2 (ja) 2002-06-12 2007-03-28 ソニー株式会社 ＧａＩｎＮ層の成膜方法
US7683386B2 (en) * 2003-08-19 2010-03-23 Nichia Corporation Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP4652888B2 (ja) 2004-05-27 2011-03-16 昭和電工株式会社 窒化ガリウム系半導体積層構造体の製造方法
US20080048194A1 (en) * 2004-06-14 2008-02-28 Hiromitsu Kudo Nitride Semiconductor Light-Emitting Device
JP2006278616A (ja) 2005-03-29 2006-10-12 Furukawa Electric Co Ltd:The 薄膜製造装置、薄膜の製造方法、および薄膜積層体
JP4963816B2 (ja) * 2005-04-21 2012-06-27 シャープ株式会社 窒化物系半導体素子の製造方法および発光素子
JP4888857B2 (ja) 2006-03-20 2012-02-29 国立大学法人徳島大学 Ｉｉｉ族窒化物半導体薄膜およびｉｉｉ族窒化物半導体発光素子
JP4908381B2 (ja) 2006-12-22 2012-04-04 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
WO2008117627A1 (ja) 2007-03-26 2008-10-02 Tokyo University Of Agriculture And Technology Tlo Co., Ltd シリコン基板上におけるＡｌＧａＮ結晶成長方法
JP2008270689A (ja) 2007-04-25 2008-11-06 Mitsubishi Chemicals Corp ＧａＮ系発光ダイオード素子及びその製造方法
JP5777196B2 (ja) * 2009-04-22 2015-09-09 パナソニック株式会社 窒化物半導体発光素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283620A (ja) * 2008-05-21 2009-12-03 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2010010363A (ja) * 2008-06-26 2010-01-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法
JP2011077265A (ja) * 2009-09-30 2011-04-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013128103A (ja) * 2011-11-17 2013-06-27 Sanken Electric Co Ltd 窒化物半導体装置及び窒化物半導体装置の製造方法
US9812607B2 (en) 2014-09-17 2017-11-07 Sumitomo Chemical Company, Limited Method for manufacturing nitride semiconductor template
US10062807B2 (en) 2014-09-17 2018-08-28 Sumitomo Chemical Company, Limited Method for manufacturing nitride semiconductor template

Also Published As

Publication number Publication date
US20140117309A1 (en) 2014-05-01
US8658450B2 (en) 2014-02-25
US9246055B2 (en) 2016-01-26
JP4865047B2 (ja) 2012-02-01
US20110204411A1 (en) 2011-08-25

Similar Documents

Publication Publication Date Title
JP4865047B2 (ja) 結晶成長方法
US7387678B2 (en) GaN substrate and method of fabricating the same, nitride semiconductor device and method of fabricating the same
US9293646B2 (en) Method of manufacture for nitride semiconductor light emitting element, wafer, and nitride semiconductor light emitting element
US8829489B2 (en) Nitride semiconductor template and light-emitting diode
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
US9190268B2 (en) Method for producing Ga-containing group III nitride semiconductor
US9130069B2 (en) Method for manufacturing nitride semiconductor layer and method for manufacturing semiconductor light emitting device
JP2013062492A (ja) 窒化物半導体テンプレート及び発光ダイオード
JP4647723B2 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
JP5911727B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP6454712B2 (ja) 窒化物半導体テンプレート、発光素子、及び窒化物半導体テンプレートの製造方法
JP2012204540A (ja) 半導体装置およびその製造方法
TW201310701A (zh) 三族氮化物半導體發光元件之製造方法
JP2007201099A (ja) 窒化物半導体発光素子を作製する方法
JP5113305B2 (ja) 窒化ガリウム系化合物半導体発光素子および当該発光素子を備える光源
JP2006128653A (ja) ３−５族化合物半導体、その製造方法及びその用途
US9564552B2 (en) Method for producing group III nitride semiconductor light-emitting device
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP5238867B2 (ja) 半導体発光素子の製造方法
JP2008227103A (ja) ＧａＮ系半導体発光素子
JP2010021360A (ja) Ｉｉｉ族窒化物発光素子を製造する方法、及びｉｉｉ族窒化物発光素子
JP4844596B2 (ja) Ｉｉｉ族窒化物系発光素子を作製する方法、及びエピタキシャルウエハを作製する方法
JP2009267341A (ja) Ｉｉｉ−ｖ族窒化物半導体結晶の製造方法およびｉｉｉ−ｖ族窒化物半導体レーザ素子の製造方法
JP2009152491A (ja) 窒化物半導体素子
US20150236198A1 (en) Group III Nitride Semiconductor Light-Emitting Device And Production Method Therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110802

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110802

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20111012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4865047

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250