JP2013062492A - 窒化物半導体テンプレート及び発光ダイオード - Google Patents

窒化物半導体テンプレート及び発光ダイオード Download PDF

Info

Publication number
JP2013062492A
JP2013062492A JP2012174593A JP2012174593A JP2013062492A JP 2013062492 A JP2013062492 A JP 2013062492A JP 2012174593 A JP2012174593 A JP 2012174593A JP 2012174593 A JP2012174593 A JP 2012174593A JP 2013062492 A JP2013062492 A JP 2013062492A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
group iii
added
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012174593A
Other languages
English (en)
Other versions
JP5879225B2 (ja
Inventor
Taiichiro Konno
泰一郎 今野
Tsuneaki Fujikura
序章 藤倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2012174593A priority Critical patent/JP5879225B2/ja
Publication of JP2013062492A publication Critical patent/JP2013062492A/ja
Application granted granted Critical
Publication of JP5879225B2 publication Critical patent/JP5879225B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】低抵抗（表面比抵抗が２０Ω／□以下）であり、結晶性が良好（ＸＲＤ半値幅が５０秒以上１００秒以下）な窒化物半導体テンプレート、及びそれを用いた発光ダイオードを提供する。
【解決手段】窒化物半導体テンプレート１０は、基板１１と、基板１１上にＯ（酸素）が添加されたＯ添加層としてＯドープＧａＮ層１３を形成し、ＯドープＧａＮ層１３上にＳｉが添加されたＳｉ添加層としてのＳｉドープＧａＮ層１４を形成してなるIII族窒化物半導体層２２とを備え、III族窒化物半導体層の全体の膜厚が４μｍ以上１０μｍ以下であり、ＳｉドープＧａＮ層１４におけるＳｉの平均キャリア濃度が１×１０18ｃｍ-3以上５×１０18ｃｍ-3以下である。
【選択図】図１

Description

本発明は、窒化物半導体テンプレート及び発光ダイオードに関する。
窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）などの窒化物ガリウム化合物半導体は、赤色から紫外の発光が可能な発光素子用材料として注目を集めている。これらの窒化物系化合物半導体の結晶成長法の一つに、金属塩化物ガスとアンモニアを原料とするハイドライド気相成長法（ＨＶＰＥ：Hydride Vapor Phase Epitaxy）がある。
ＨＶＰＥ法の特徴としては、他の成長法（有機金属気相成長法（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）や分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy法）で典型的な数μｍ／ｈｒの成長速度と比較して格段に大きな１０μｍ／ｈｒ以上から１００μｍ／ｈｒ以上の成長速度が得られる点が挙げられる。このため、ＧａＮ自立基板（特許文献１参照）やＡｌＮ自立基板の製造に良く用いられる。ここで、「自立基板」とは、自らの形状を保持でき、ハンドリングに不都合が生じない程度の強度を有する基板をいう。
また、窒化物半導体からなる発光ダイオード（ＬＥＤ）は、通常サファイア上に形成されるが、その結晶成長に際しては、基板の表面にバッファ層を形成した後、その上にｎ型層を含む１０〜１５μｍ程度の厚いＧａＮ層を成長し、その上にＩｎＧａＮ／ＧａＮ多重量子井戸の発光層（合計で数１００ｎｍ厚）、ｐ層（２００〜５００ｎｍ厚）の順に成長が行われる。発光層の下側のＧａＮ層が厚いのは、サファイア基板上のＧａＮの結晶性を改善するなどのためである。その後、電極形成などを行い最終的には後述する図３のような素子構造が形成される。ＭＯＶＰＥ法での成長の場合、結晶成長工程は典型的には６時間程度の時間を要するが、このうちの半分程度は、テンプレート部分と呼ばれる発光層の下側のＧａＮ層を成長するために必要な時間である。
以上のことから、テンプレート部分の成長に成長速度の格段に速いＨＶＰＥ法を適用できれば、大幅な成長時間の短縮が可能となり、ＬＥＤウエハの製造コストを劇的に低減することが可能となる。
一方発光ダイオード（半導体発光素子）の内部への光閉じ込めを低減させて光取り出し効率を改善する方法として、例えば特許文献２が挙げられる。
特許文献２では、第１層に凹凸加工を施して光取り出し効率をアップして高輝度化している。また特許文献２では、基板に凹凸加工を施して、前記と同じ効果を出している。この特許文献２が、いわゆるＰＳＳ基板（Patterned Sapphire Substrate）を用いて光取り出し効率をアップして高輝度化している。
また、上記テンプレート部分は横方向に電流が流れる部分であるため、低抵抗である必要がある。何故ならば、低抵抗でなければＬＥＤの駆動電圧（順方向電圧）が高くなってしまうからである。つまりテンプレート部分は、結晶性を良くして活性層での欠陥を少なくして内部量子効率を高める役割と、順方向電圧を低くする役割をもつ重要な部分である。
特許第３８８６３４１号公報 特開２００２−２８０６１１号公報
一般的な低抵抗化としては、添加する不純物の量を多くしてキャリア濃度を高くする方法がある。しかし、添加する不純物の量を多くし過ぎると、結晶性が悪化してしまい、また移動度が悪化して、逆に抵抗が高くなる。このため、添加する不純物量を多くし過ぎることなく、低抵抗化するのが望ましい。すなわち、キャリア濃度を高くせずに、低抵抗化できるのが望ましい。特に製造コストを低くできるＨＶＰＥ法で、低キャリア濃度で低抵抗化するのは難しいのが現状である。
本明細書や請求項において、「窒化物半導体テンプレート」あるいは単に「テンプレート」とは、基板と発光層の下側を構成するＧａＮ層やバッファ層などの窒化物半導体層を含んだものを意味する。さらに、テンプレート部分とは、「窒化物半導体テンプレート」中の窒化物半導体層を意味する。
本発明の目的は、低抵抗（表面比抵抗が２０Ω／□以下）であり、結晶性が良好（Ｘ線回折（ＸＲＤ）測定による（０００４）面の半値幅（ＦＷＨＭ）が５０秒以上１００秒以下）な窒化物半導体テンプレート、及びそれを用いた発光ダイオードを提供することにある。
本発明者らは、上述の課題を達成すべく鋭意検討を行った結果、窒化物ガリウム半導体を初期成長において島状に成長させることで転位密度を低減できることを見出した。また、島状に成長させている間は、様々な方位の面が現れ、その面が傾斜面であるときは、Ｏ（酸素）の添加効率が良いことも見出した。このような知見に基づき欠陥形成の一つの原因となる添加物の量を少なくできた。ｎ型添加物であるＯ（酸素）を結晶性を悪化させずに良好な状態で添加できたことにより、ある程度の低抵抗化ができた。このため、更に積極的に添加するｎ型添加層の添加物量も減らすことができ、それらによっても転位密度を低減できた。すなわち、ＨＶＰＥ法を用いて、低抵抗であり、かつ欠陥の少ない窒化物半導体テンプレートを提供することに成功した。
本発明の一態様は、上記目的を達成するため、以下の窒化物半導体テンプレート及び発光ダイオードを提供する。
［１］基板と、前記基板上にＯ（酸素）が添加されたＯ添加層を形成し、前記Ｏ添加層上にＳｉが添加されたＳｉ添加層を形成してなるIII族窒化物半導体層とを備え、前記III族窒化物半導体層の全体の膜厚が４μｍ以上１０μｍ以下であり、前記III族窒化物半導体層の前記Ｓｉ添加層におけるＳｉの平均キャリア濃度が１×１０18ｃｍ-3以上５×１０18ｃｍ-3以下である窒化物半導体テンプレート。
［２］前記III族窒化物半導体層の前記Ｏ添加層におけるＯの不純物濃度は、１×１０16ｃｍ-3以上３×１０19ｃｍ-3以下であり、前記Ｏ添加層の平均キャリア濃度は、０．８×１０18ｃｍ-3以上１×１０18ｃｍ-3以下である前記［１］に記載の窒化物半導体テンプレート。
［３］表面比抵抗が１０Ω／□以上２０Ω／□以下である前記［１］又は［２］に記載の窒化物半導体テンプレート。
［４］前記III族窒化物半導体層は、Ｘ線回折（ＸＲＤ）の（０００４）面の半値幅（ＦＷＨＭ）が５０秒以上１００秒以下である前記［１］乃至［３］のいずれかに記載の窒化物半導体テンプレート。
［５］前記III族窒化物半導体層は、ＧａＮを主成分とした層である前記［１］乃至［４］のいずれかに記載の窒化物半導体テンプレート。
［６］前記ＧａＮを主成分とした層と前記基板との間にバッファ層としてＡｌＮが設けられている前記［５］に記載の窒化物半導体テンプレート。
［７］前記ＡｌＮバッファ層の厚さは、１０ｎｍ以上１００ｎｍ以下である前記［６］に記載の窒化物半導体テンプレート。
［８］前記基板は、表面に複数の凸部が形成された前記［１］乃至［７］のいずれかに記載の窒化物半導体テンプレート。
［９］前記III族窒化物半導体層は、ハイドライド気相成長法（ＨＶＰＥ）によって成長された前記［１］乃［８］のいずれかに記載の窒化物半導体テンプレート。
［１０］サファイア基板と、前記サファイア基板上に形成されたＡｌＮバッファ層と、前記ＡｌＮバッファ層上に形成されたｎ型のIII族窒化物半導体層と、前記ｎ型のIII族窒化物半導体層上に形成されたＭＱＷ活性層を含む発光領域と、 前記発光領域上に形成されたｐ型窒化物半導体層と、前記ｐ型窒化物半導体層側からｎ型のIII族窒化物半導体層までエッチングが施されて形成された前記ｎ型のIII族窒化物半導体層の露出部と、前記ｎ型のIII族窒化物半導体層の前記露出部上に形成されたｎ型電極と、前記ｐ型窒化物半導体層側に形成されたｐ型電極とを備え、前記ｎ型のIII族窒化物半導体層は、前記ＡｌＮバッファ層上にＯ（酸素）が添加されたＯ添加層と、前記Ｏ添加層上にＳｉが添加されたＳｉ添加層を形成してなり、前記III族窒化物半導体層全体の膜厚が４μｍ以上１０μｍ以下であり、前記Ｓｉ添加層におけるＳｉの平均キャリア濃度が１×１０18ｃｍ-3以上５×１０18ｃｍ-3以下の積層構造を有する発光ダイオード。
なお、本発明の一態様は、上記の窒化物半導体テンプレートにおいて、以下の構成を有するものでもよい。前記基板の前記複数の凸部の形状は、ピラミッド状、円錐状又は半球状でもよい。前記基板の前記凸部は図１の(ｂ)に示すように、ピッチ(ｐ)が０．５〜６．０μｍであり、高さ(ｈ)が０．５〜３．０μｍが好ましい。
本発明により、低抵抗（表面比抵抗が２０Ω／□以下）であり、結晶性が良好（Ｘ線回折（ＸＲＤ）測定による（０００４）面の半値幅（ＦＷＨＭ）が５０秒以上１００秒以下）な窒化物半導体テンプレート、及びそれを用いた発光ダイオードを提供することができる。
図１（ａ）は、本発明の第１の実施の形態に係る窒化物半導体テンプレートの断面図、図１（ｂ）は、基板の表面の状態を示す要部断面図である。 図２は、本発明の第２の実施の形態に係る発光ダイオード（半導体発光素子）子用エピタキシャルウエハの断面図である。 図３は、本発明の第３の実施の形態に係る発光ダイオード（半導体発光素子）の断面図である。 図４は、実施例に係るＨＶＰＥ装置の概略の構成例を示す図である。 図５は、第１層（Ｏドープ）及び第２層（Ｓｉドープ）のＧａＮ層におけるＳＩＭＳ（Secondary Ion Mass Spectroscopy）分析によるＯ（酸素）濃度のプロファイルを示す図である。 図６は、第１層（Ｏドープ）及び第２層（Ｓｉドープ）のＧａＮ層におけるＳＩＭＳ（Secondary Ion Mass Spectroscopy）分析によるＳｉ（珪素）濃度のプロファイルを示す図である。 図７は、ＡｌＮバッファ層の膜厚とＸＲＤ半値幅との関係を示すグラフである。 図８は、実施例１のテンプレートのＣｌのＳＩＭＳ分析結果を示すグラフである。 図９は、比較例１に係る窒化物半導体テンプレートを示す断面図である。 図１０は、比較例２に係る窒化物半導体テンプレートを示す。
［実施の形態の要約］
本実施の形態の窒化物半導体テンプレートは、基板と、前記基板上にＯ（酸素）が添加されたＯ添加層を形成し、前記Ｏ添加層上にＳｉが添加されたＳｉ添加層を形成してなるIII族窒化物半導体層とを備えた窒化物半導体テンプレートにおいて、前記III族窒化物半導体層の全体の膜厚が４μｍ以上１０μｍ以下であり、前記III族窒化物半導体層の前記Ｓｉ添加層におけるＳｉの平均キャリア濃度が１×１０18ｃｍ-3以上５×１０18ｃｍ-3以下である。
窒化物半導体テンプレートは、異種基板上に、異種基板とは異なる材料であって、互いに同種の材料からなる複数の窒化物半導体層を形成したものである。III族窒化物半導体層の全体の膜厚を４μｍ以上１０μｍ以下とすることで、キャリア濃度が低くても十分に低抵抗化が可能となる。Ｓｉ添加層の平均キャリア濃度を１×１０18ｃｍ-3以上５×１０18ｃｍ-3以下と低濃度にすることで、結晶性の低下を抑制できる。
［第１の実施の形態］
図１（ａ）は、本発明の第１の実施の形態に係る窒化物半導体テンプレートの断面図、図１（ｂ）は、基板の表面の状態を示す要部断面図である。
この窒化物半導体テンプレート１０は、表面がパターニングされたサファイア基板、すなわちＰＳＳ基板（Patterned Sapphire Substrate）１１上に予め窒化アルミニウム（ＡｌＮ）バッファ層１２が形成されたバッファ層付きＰＳＳ基板２１を有し、このバッファ層付きＰＰＳ基板２１上に第１層として酸素（Ｏ）をドープしたＯ添加層としてのＯドープＧａＮ層１３を形成し、ＯドープＧａＮ層１３上に第２層として珪素（Ｓｉ）をドープしたＳｉ添加層としてのＳｉドープＧａＮ層１４を形成したものである。ＯドープＧａＮ層１３及びＳｉドープＧａＮ層１４は、III族窒化物半導体層２２（ＧａＮテンプレート部分）の一例である。
ＰＳＳ基板１１は、島状成長に基づく転位密度の低減等の観点より、図１（ｂ）に示すように、表面に複数の凸部１１ａを有する。凸部１１ａのピッチｐは、０．５〜６．０μｍが好ましく、１．０〜５．０μｍがより好ましい。凸部１１ａの高さｈは、０．５〜３．０μｍが好ましく、１．０〜２．５μｍがより好ましい。凸部１１ａの形状は、凸状であれば良く、例えばピラミッド状、円錐状、半球状でもよい。凸部１１ａの数値範囲の意義については、後述する。
ＡｌＮバッファ層１２の膜厚は、結晶欠陥の抑制等の観点より、１０〜１００ｎｍが好ましい。この膜厚の数値範囲の意義については、後述する。
第１層及び第２層のＧａＮ層（ＯドープＧａＮ層１３、ＳｉドープＧａＮ層１４）の総膜厚は、結晶性、低抵抗化等の観点より、４μｍ以上１０μｍ以下が好ましく、５μｍ以上９μｍ以下がより好ましい。また、窒化物半導体テンプレート１０全体（エピ層全体）の表面比抵抗は、動作電圧の低電圧化等の観点より、１０Ω／□以上２０Ω／□以下が好ましい。
ＯドープＧａＮ層１３中のＯ（酸素）不純物濃度は、結晶性、低抵抗化等の観点より、１×１０16〜３×１０19ｃｍ-3が好ましく、０．９×１０18〜３×１０19ｃｍ-3がより好ましい。特には、ＯドープＧａＮ層１３に含まれるＯ（酸素）の最大不純物濃度が０．９×１０18〜３×１０19ｃｍ-3であると良い。ＯドープＧａＮ層１３の平均キャリア濃度は、０．８×１０18〜１×１０18ｃｍ-3が好ましい。
ＳｉドープＧａＮ層１４の平均キャリア濃度は、結晶性、低抵抗化等の観点より、１×１０18〜５×１０18ｃｍ-3が好ましく、１×１０18〜４×１０18ｃｍ-3がより好ましい。
（基板の凸部の数値範囲の意義）
ＰＳＳ基板１１の表面の凸部１１ａのピッチｐが狭過ぎると、結晶性の指標となる、Ｘ線回折（ＸＲＤ）測定による（０００４）面の半値幅（ＦＷＨＭ）（以下「ＸＲＤ半値幅」という。）が狭くなりにくい。これは初期の島状成長が少なくなり、平坦化が早いためである。また、凸部１１ａのピッチｐが広過ぎると、ピットが発生し易くなる。
凸部１１ａの高さｈは、低過ぎると、ＸＲＤ半値幅が狭くなりにくい。これは凸部１１ａの高さｈが高い方が、島状成長時と同様の効果が生じるためである。逆に凸部１１ａの高さｈが高過ぎると、今度は平坦化しにくくなってしまうため、ピットが発生し易くなる。このため、ピットを無くそうとして膜厚を、厚く成長しなければならなくなる。膜厚を厚くすると、ウエハの反りが大きくなるという問題が生じる。
よって、凸部１１ａのピッチｐは、０．５〜６．０μｍが好ましく、１．０〜５．０μｍがより好ましい。また、凸部１１ａの高さｈは、０．５〜３．０μｍが好ましく、１．０〜２．５μｍがより好ましい。
（ＡｌＮバッファ層に関する数値範囲の意義）
ＡｌＮバッファ層１２の膜厚が薄過ぎたり、厚過ぎすると、結晶欠陥数が増え、結晶性の指標となる、ＸＲＤ半値幅が広くなる傾向（結晶性低下）がある。このため、ＡｌＮバッファ層１２の膜厚には、上述した適正値がある。
（膜厚の数値範囲の意義）
第１層及び第２層のＧａＮ層（ＯドープＧａＮ層１３、ＳｉドープＧａＮ層１４）の総膜厚を規定したのは、以下の理由による。すなわち、第１層及び第２層のＧａＮ層（ＯドープＧａＮ層１３、ＳｉドープＧａＮ層１４）の総膜厚が４μｍよりも薄いと、表面にピット状の凹みが形成される問題が生じ、また、高濃度の添加物を入れなければ、低抵抗になりにくい。すなわち、順方向電圧が十分に低い発光ダイオード（半導体発光素子）を製造することができない。順方向電圧を十分に低くするために、添加物の量を増加して高キャリア濃度にすれば、低抵抗化が可能であるが、添加物量の増加により、結晶性が悪化してしまう問題がある。これはＸＲＤ半値幅が、１００秒より大きくなることからも、欠陥の低減が不十分であることが覗える。
一方、第１層及び第２層のＧａＮ層（ＯドープＧａＮ層１３、ＳｉドープＧａＮ層１４）の総膜厚を１０μｍよりも厚くすると、添加物量を増加することなく、つまりキャリア濃度を高くすることなく、順方向電圧が高くならないような低抵抗化ができる。また、第１層及び第２層のＧａＮ層１３、１４の総膜厚を１０μｍよりも厚くすることにより、ＸＲＤ半値幅を５０秒以上１００秒以下にすることができ、結晶性が良好な窒化物発光ダイオード（半導体発光素子）用テンプレートを製造することができる。しかし、膜厚が厚いことが原因によるウエハの反りが大きくなる問題がある。この反りは、基板とエピ層とが異種材料であることによる。テンプレートの反りが大きくなると、テンプレート上に成長する発光部の成長に問題が生じる。この問題は、例えば発光出力の低下である。また、反りの影響で発光ダイオード（半導体発光素子）の発光波長の面内分布が悪化し、歩留まりの低下が起きる。これはテンプレートの反りによって、活性層であるＭＱＷ層に使用するＩｎ濃度が面内で不均一になるためである。更にまた、膜厚を厚くするので、当然製造コストがアップするという問題もある。
以上のことから、第１層及び第２層のＧａＮ層１３、１４の総膜厚は、４μｍ〜１０μｍが好ましく、再現性等を考慮すると、５〜９μｍがより好ましい。
（キャリア濃度及び不純物濃度の数値範囲の意義）
キャリア濃度すなわち不純物濃度が高過ぎると、結晶性が悪化する原因となり、ＸＲＤ半値幅が狭くならない。つまり結晶欠陥の低減が不十分になる。一方、キャリア濃度が低過ぎると、表面比抵抗が低くならない。よって第１層のＯドープＧａＮ層１３と第２層のＳｉドープＧａＮ層１４の平均キャリア濃度は、上記範囲が好ましい。この平均キャリア濃度は、パウ法による評価に基づくものである。パウ法は、膜全体のキャリア濃度値である。つまりエピ層全体の平均のキャリア濃度になる。例えば膜中でキャリア濃度が変化している場合、パウ法で評価した場合は、その膜中の平均キャリア濃度となる。第２層のＳｉドープＧａＮ層１４のキャリア濃度は、上記の範囲が好ましい。また、不純物濃度は、ＳＩＭＳ（Secondary Ion Mass Spectroscopy）分析から算出することができる。
（テンプレートの表面比抵抗の数値範囲の意義）
窒化物半導体テンプレート１０全体（エピ層全体）の表面比抵抗は、２０Ω／□以下が好ましいが、上記キャリア濃度と上記膜厚の好ましい範囲内で２０Ω／□以下にするのが良い。また、窒化物半導体テンプレート１０全体のより好ましい表面比抵抗は、１０〜２０Ω／□である。表面比抵抗が低過ぎると、結晶性が悪化する。
（製造方法）
窒化物半導体テンプレート１０は、ＨＶＰＥ法によって成長されることが好ましく、成長速度は、３０〜３００μｍ／ｈｒが好ましい。ＨＶＰＥ法で成長することによって、原材料費が安く、且つ成長速度が速い（ＭＯＶＰＥ法との比較）ので、低コスト化できる。成長速度を３０〜３００μｍ／ｈｒとしたのは、あまり速過ぎると、制御するのが難しくなり、再現性が乏しくなるためである。よって最も望ましい成長速度は、５０〜２００μｍ／ｈｒである。ＨＶＰＥ法で成膜した場合には、原料として塩化水素（ＨＣｌ）等のガスを用いてＧａＣｌを生成し、これをＧａ源としている。このためＨＶＰＥ法で成長した場合には、どうしてもエピ層膜中に若干のＣｌが混入してしまう。このためエピ層中のＣｌを分析すれば、ＨＶＰＥ法で成膜されたことは確認できる。何故ならば、ＭＯＶＰＥ法で成長した場合はＣｌは混入しないので、区別することができる。
（実施の形態の効果）
本実施の形態によれば、以下の効果を奏する。
（ａ）低抵抗と欠陥低減を達成できるため、順方向電圧が低く、かつ光取り出し効率を高めることができる。このため、高効率の発光ダイオード（半導体発光素子）用途において、好適に用いることができる窒化物半導体テンプレートを製造することができる。
（ｂ）窒化物半導体テンプレートをＨＶＰＥ法で作製していることから、成長時間を格段に短縮することができる。このため、低コストで高性能の窒化物半導体テンプレートを提供することができる。すなわち、この窒化物半導体テンプレートは、高輝度の半導体発光素子（発光ダイオード）に有用なテンプレートである。
［第２の実施の形態］
図２は、本発明の第２の実施の形態に係る発光ダイオード用エピタキシャルウエハの断面図である。本実施の形態の発光ダイオード用エピタキシャルウエハ３０は、図１に示す窒化物半導体テンプレート１０上にｎ型ＧａＮ層３１を成長し、更にその上にＩｎＧａＮ／ＧａＮ多重量子井戸層３２を６ペア成長し、更にまたその上にｐ型ＡｌＧａＮ層３３及びｐ型ＧａＮコンタクト層３４を成長したものである。ここで、ＯドープＧａＮ１３及びＳｉドープＧａＮ層１４は、ｎ型ＧａＮテンプレート層の一例である。ｐ型ＡｌＧａＮ層３３及びｐ型ＧａＮコンタクト層３４は、ｐ型窒化物半導体層の一例である。
［第３の実施の形態］
図３は、本発明の第３の実施の形態に係る発光ダイオードの断面図である。この発光ダイオードとしての発光ダイオード（青色ＬＥＤ素子）４０は、図２に示す発光ダイオード用エピタキシャルウエハ３０の表面を部分的に除去し、窒化物半導体テンプレート１０のｎ型ＧａＮ層（ＳｉドープＧａＮ層１４）の一部を露出させた露出部上にｎ型電極としてのＴｉ／Ａｌ電極４１を形成し、ｐ型ＧａＮコンタクト層３４上にｐ型電極としてのＮｉ／Ａｕ半透明電極４２及び電極パッド４３を形成したものである。
本発明を以下の実施例によりさらに詳細に説明するが、本発明はそれらに限定されるものではない。
図４は、実施例１に係るＨＶＰＥ装置の概略の構成例を示す図である。実施例１においては、図４に示す構成のＨＶＰＥ装置１を用いてバッファ層付きＰＳＳ基板２１上に、ＯドープＧａＮ層１３を約６μｍ成長し、ＯドープＧａＮ層１３上にＳｉドープＧａＮ層１４を約２μｍ成長した。ＨＶＰＥ装置１は、上流部の原料部３ａと下流部の成長部３ｂに分かれており、それぞれが別々の原料部ヒータ４ａ、成長部ヒータ４ｂによりそれぞれ約８５０℃、１１００℃に加熱される。
原料部３ａから成長部３ｂに向けて、Ｖ族ライン６１、III族ライン６２、ドーピングライン６３の３系統のガス供給ライン６が設置されている。Ｖ族ライン６１からは、窒素原料としてのアンモニア（ＮＨ3）とともに、キャリアガスとして水素、窒素、又はこれらの混合ガスが供給される。III族ライン６２からは、塩化水素（ＨＣｌ）とともに、キャリアガスとして水素、窒素、又はこれらの混合ガスが供給される。III族ライン６２の途中にはガリウム（Ｇａ）融液７ａを収容したタンク７が設置されており、ここでＨＣｌガスと金属ガリウムが反応しIII族原料としてのＧａＣｌガスが生成され、ＧａＣｌガスが成長部３ｂへと送り出される。ドーピングライン６３からは、ドーピングを行わない場合など、例えばアンドープＧａＮ層（ｕｎ−ＧａＮ層）成長時には水素／窒素の混合ガスが導入され、ｎ型ＧａＮ層成長時にはＳｉ源であるジクロロシラン（水素希釈、１００ｐｐｍ）とＨＣｌガスと水素、窒素が導入される。
また、成長後にＨＶＰＥ装置１内に付着したＧａＮ系の付着物を除去するために行うベーキング時には、ドーピングライン６３から塩酸ガス、水素及び窒素が導入される。成長部３ｂには、３〜１００ｒｐｍ程度の回転数で回転するトレー５が設置され、そのガス供給ライン６の出口と対向した面（設置面）５ａ上にバッファ層付きＰＳＳ基板２１が設置される。バッファ層付きＰＳＳ基板２１以降に流れた原料ガスは、最下流部から排気管９を介して排気される。本実施例１での成長は全て常圧（１気圧）にて実施した。
各ライン６１，６２，６３の配管、タンク７、トレー５の回転軸５ｂは、高純度石英製であり、トレー５は、ＳｉＣコートのカーボン製である。
（１）基板の準備
バッファ層付きＰＳＳ基板２１は、厚さ９００μｍ、直径１００ｍｍ（４インチ）、凸部１１ａのピッチｐは２．５μｍ、高さｈは１．５μｍのものを用いた。
（２）ＨＶＰＥ成長
ＨＶＰＥ成長は、以下のように実施した。バッファ層付きＰＳＳ基板２１をＨＶＰＥ装置１のトレー５にセットした後、純窒素を流し、反応炉２内の大気を追い出す。次に、水素３ｓｌｍと窒素７ｓｌｍの混合ガス中で基板温度を１１００℃とし、１０分間保持した。その後、ＯドープＧａＮ層１３を６０μｍ／ｈｒの成長速度で成長した。この際に流すガスとしては、III族ライン６２からＨＣｌを５０ｓｃｃｍ、水素を２ｓｌｍ、窒素を１ｓｌｍ、Ｖ族ライン６１からＮＨ3を２ｓｌｍと水素を１ｓｌｍとした。また、ドーピングライン６３からは、Ｏ（酸素）を導入した。ＯドープＧａＮ層１３を約２μｍ成長させたところで、Ｏ（酸素）の供給を止めた。
成長時間は、６ｍｉｎ間である。第１層のＯドープＧａＮ層１３の成長後、基本の成長
条件は同じで、ドーピングライン６３からＳｉを導入して２ｍｉｎ間第２の層のＳｉドープＧａＮ層１４を成長した。その後、ＮＨ3を２ｓｌｍと窒素を８ｓｌｍ流しつつ、基板温度を室温付近まで冷却した。その後、数１０分間窒素パージを行い、反応炉２内を窒素雰囲気としてから、図１に示す窒化物半導体テンプレート１０を取り出した。
上記のように製作された窒化物半導体テンプレート１０のＸＲＤ半値幅は、７３．８秒であった。また、窒化物半導体テンプレート１０の表面比抵抗を、非接触の比抵抗測定機を用いて測定した結果、表面比抵抗は１５Ω／□であった。
更に窒化物半導体テンプレート１０の第１層のＯドープＧａＮ層１３のみ及び第２層のＳｉドープＧａＮ層１４のみの成長も実施し、パウ法にて平均キャリア濃度の確認を実施した。第１層のみの成長では、平均キャリア濃度が１×１０18ｃｍ-3であることが確認できた。また第２層のみの成長では、平均キャリア濃度が４．５×１０18ｃｍ-3であることが確認できた。
図５は、第１層及び第２層のＧａＮ層１３、１４におけるＳＩＭＳ（Secondary Ion Mass Spectroscopy）分析によるＯ（酸素）不純物濃度のプロファイルを示す。図６は、第１層及び第２層のＧａＮ層１３、１４におけるＳＩＭＳ（Secondary Ion Mass Spectroscopy）分析によるＳｉ（珪素）不純物濃度のプロファイルを示す。Ｏ不純物濃度は、図５に示すように、３×１０19ｃｍ-3以下となった。Ｓｉ不純物濃度は、図６に示すように、５×１０18ｃｍ-3以下となった。
図７は、ＡｌＮバッファ層の膜厚とＸＲＤ半値幅との関係を示すグラフである。ＡｌＮバッファ層１２の膜厚１０〜１００ｎｍにおいてＸＲＤ半値幅が小さくなっていることが分かる。
図８は、実施例１の窒化物半導体テンプレートのＣｌのＳＩＭＳ分析結果を示す。エピ層中にＣｌが現れているので、窒化物半導体テンプレート１０がＨＶＰＥ法によって製造されたことが分かる。
（３）発光ダイオード用のエピタキシャル成長
図１に示す窒化物半導体テンプレート１０上に、ＭＯＶＰＥ法にて発光ダイオード用のエピタキシャル成長を行った。
具体的には窒化物半導体テンプレート１０上にｎ型ＧａＮ層３１を成長し、更にその上にＩｎＧａＮ／ＧａＮ多重量子井戸層３２を６ペア成長した。更にまたその上にｐ−ＡｌＧａＮ層３３及びｐ型ＧａＮコンタクト層３４を成長し、上記の積層構造成長後に、反応炉２の温度を室温付近に下げ、図２に示す発光ダイオード用エピタキシャルウエハ３０が得られた。
（４）発光ダイオード（青色ＬＥＤ素子）の形成
その後、図３に示すように、得られた発光ダイオード用エピタキシャルウエハ３０の表面をＲＩＥ（Reactive Ion Etching）により部分的に除去し、窒化物半導体テンプレート１０のＳｉドープＧａＮ層１４の一部を露出させてＴｉ／Ａｌ電極４１を形成した。さらにｐ型ＧａＮコンタクト層３４上にＮｉ／Ａｕ半透明電極４２及び電極パッド４３を形成して、発光ダイオード（青色ＬＥＤ素子）４０を作製した。
発光ダイオード（青色ＬＥＤ素子）４０の発光特性を通電電流２０ｍＡにて評価した所、発光ピーク波長は約４５０ｎｍであり、順方向電圧３．２５Ｖ、発光出力３０ｍＷを達成した。また、発光ダイオード（青色ＬＥＤ素子）４０の信頼性試験を、室温、５０ｍＡ通電の条件で１０００ｈｒの通電試験を実施した。その結果、相対出力は９８％であり、十分に良い信頼性特性を有していることも確認された。ただし、相対出力＝（１６８時間通電後の発光出力／初期発光出力）×１００である。
ＯドープＧａＮ層１３及びＳｉドープＧａＮ層１４成長時のIII族ラインガスをＨＣｌ５０ｓｃｃｍ、水素３．０ｓｌｍ、窒素なし（又は０ｓｌｍ）とした以外は実施例１と同様の条件で、かつ、窒化物半導体層２２の全体膜厚を、約１０μｍに作製して実施例１と同様の実験を行った。その結果、実施例２の窒化物半導体テンプレート１０のＸＲＤ半値幅は５０秒と狭く、表面比抵抗率については１５Ω／□と実施例１と同様であった。第１層及び第２層のＧａＮ層１３、１４におけるＳＩＭＳによるＯ不純物濃度は１．０×１０19ｃｍ-3以下、Ｓｉ濃度は４．０×１０18ｃｍ-3と実施例１とほぼ同様の結果が得られた。
ＰＳＳ基板１１の凸部１１ａのピッチｐを０．５〜６．０μｍ、高さｈを０．５〜３．０μｍとして実施例１と同様の実験を行った。その結果、実施例１とほぼ同様の結果が得られた。
（比較例１）
図９は、比較例１に係る窒化物半導体テンプレート１００を示す。比較例１に係る窒化物半導体テンプレート１００の基本構造は、図１に示す実施例１の構造と同じである。また、成長条件等も同じである。よって、以下には実施例１と異なる項目についてのみ述べることとする。
第１層のアンドープＧａＮ層１３０を約６μｍ成長し、その上に第２層のＳｉドープＧａＮ層１４０を２μｍ成長した。このときのＳｉドープＧａＮ層１４０の平均キャリア濃度は、８．５×１０18ｃｍ-3になるように設計した。ＳｉドープＧａＮ層１４０の平均キャリア濃度をチェックしたところ、８．５×１０18ｃｍ-3であることを確認した。
比較例１では、窒化物半導体テンプレート１０の第１層をアンドープＧａＮ層１３０としたのは、一般的に結晶欠陥を低減するためにはアンドープＧａＮ層が良いとされているためである。また、第２層のＳｉドープＧａＮ層１４０のキャリア濃度を高くしているのは、第１層がアンドープであるため、第２層のＳｉドープＧａＮ層１４０のキャリア濃度を高くしなければ、表面比抵抗が高くなってしまい、発光ダイオードに用いた場合に、順方向電圧が高くなってしまうという問題があるからである。
上記のように製作された窒化物半導体テンプレート１０のＸＲＤ半値幅は、１１７．６秒であった。つまり実施例１は、比較例１に比べて約４４秒半値幅が狭くなり、比較例１の約６０％になっている。また、窒化物半導体テンプレート１０を、非接触の比抵抗測定機を用いて測定した。その結果、表面比抵抗は１６Ω／□であり、実施例１と同等であることが確認できた。
窒化物半導体テンプレート１０上に、ＭＯＶＰＥ法にて発光素子用のエピタキシャル成長を行った。このＭＯＶＰＥ法による成長も、実施例１と同じ条件である（比較例と実施例１の窒化物半導体テンプレート１０上のＭＯＶＰＥ法による成膜は、多数枚のＭＯＶＰＥ装置にて同時成長）。
比較例１の発光ダイオード（青色ＬＥＤ素子）の発光特性を通電電流２０ｍＡにて評価した所、発光ピーク波長は約４５０ｎｍであり、順方向電圧は３．２２Ｖ、発光出力は１８ｍＷであった。つまりＸＲＤ半値幅が広かったことからも、結晶欠陥によって内部量子効率が悪化しているため、言い換えれば実施例１によって、内部量子効率がアップして、発光出力が高まったことが分かる。
また、比較例１についても発光ダイオード（青色ＬＥＤ素子）の信頼性試験を、室温、５０ｍＡ通電の条件で１０００ｈｒの通電試験を実施した。その結果、相対出力は８７％であり、信頼性があまり良くないことが確認された。ただし、相対出力＝（１６８時間通電後の発光出力／初期発光出力）×１００。
（比較例２）
図１０は、比較例２に係る窒化物半導体テンプレート２００を示す。比較例２に係る窒化物半導体テンプレート２００の基本構造は、図１に示す実施例１や比較例１の構造と同じである。また成長条件等も同じである。よって、以下には実施例１と異なる項目についてのみ述べることとする。
比較例１では、結晶性向上に有利になるという観点から、第１層をアンドープＧａＮ層１３０約６μｍ成長し、その上にＳｉドープＧａＮ層１４０を２μｍ成長した。このときのＳｉドープＧａＮ層１４０の平均キャリア濃度は、８．５×１０18ｃｍ-3であり、最上層のＳｉドープＧａＮ層１４０の平均キャリア濃度が、あまりにも高過ぎて結晶性が悪化したと考えられる。つまり第２層のＳｉドープＧａＮ層１４０が高キャリアのために、結晶が悪化してＸＲＤ半値幅が広くなったと考えられる。
そこで最上層のＳｉドープＧａＮ層２４０のキャリア濃度を低く抑える、一般的な方法でも比較の実験（比較例２）を実施することにした。
最上層のＳｉドープＧａＮ層２４０のキャリア濃度を低くして表面比抵抗を低くするには、第１層にもＳｉを添加して、その分最上層のＳｉドープＧａＮ層２４０のキャリア濃度低くすれば良い。そこで比較例２では、窒化物半導体テンプレート１０の第１層にもＳｉを添加したＳｉドープＧａＮ層２３０とした。このときの第１層の平均キャリア濃度は、１．０×１０18ｃｍ-3になるように設計した。また同時に、第２層のＳｉドープＧａＮ層２４０の平均キャリア濃度は、１．０×１０18ｃｍ-3になるように設計した。つまり、平均キャリア濃度が１．０×１０18ｃｍ-3のＳｉドープＧａＮ層を約８μｍ成長した構造である。当然、キャリア濃度が設計値になっていることは、確認した。
上記のように製作された窒化物半導体テンプレート１０のＸＲＤ半値幅は、１２５．８秒であった。つまり結晶性は、比較例１よりも却って悪化した。また、非接触の比抵抗測定機を用いて測定した表面比抵抗は、１６Ω／□であり、実施例１や比較例１と同等であった。
窒化物半導体テンプレート１０上に、ＭＯＶＰＥ法にて発光素子用のエピタキシャル成
長を行った。このＭＯＶＰＥ法による成長も、実施例１と同じ条件である（比較例１及び２と実施例１の窒化物半導体テンプレート１０上のＭＯＶＰＥ法による成膜は、多数枚のＭＯＶＰＥ装置にて同時成長）。
発光ダイオード（青色ＬＥＤ素子）の発光特性を通電電流２０ｍＡにて評価した所、発光ピーク波長は約４５０ｎｍであり、順方向電圧は３．２３Ｖであった。このため発光ピーク波長と順方向電圧は、実施例１及び比較例１と同じであることが確認された。しかし、発光出力は１６ｍＷであり、実施例１よりも低く、比較例１よりも劣る結果となった。
また、比較例２についても発光ダイオード（青色ＬＥＤ素子）の信頼性試験を、室温、５０ｍＡ通電の条件で１０００ｈｒの通電試験を実施した。その結果、相対出力は８２％であり、信頼性は比較例１よりも悪化した。ただし、相対出力＝（１６８時間通電後の発光出力／初期発光出力）×１００。発光出力と信頼性特性の悪化は、ＸＲＤ半値幅が広くなったことから、結晶欠陥が増加（結晶性悪化）したことで各特性が悪化したものと考えられる。
（変形例１）
本発明は、基本的に窒化物半導体テンプレートであり、特に構造及び成膜条件による物である。このためＰＳＳ基板１１の凸部１１ａの形状が変化しても同様の効果が得られることは明白である。
（変形例２）
本発明は、成長速度として６０μｍ／ｈｒであるが、成長速度は３００μｍ／ｈｒ程度まで上げても、適用可能であることは明白である。
（変形例３）
本発明は、基板上に設けるＧａＮ系膜に関するものであるため、平坦基板を用いても本発明の意図する効果が得られることは容易推考である。
（変形例４）
本発明は、基板上に設けるＧａＮ系膜に関するものであるため、バッファ層がＡｌＮではなくても本発明の意図する効果が得られることは容易推考である。
（変形例５）
III族窒化物半導体層では、酸素濃度とＳｉ濃度を徐々に変化させてもよい。また、ＯドープＧａＮ層１３全体において、酸素を均一にドープしても良い。
なお、本発明は、上記実施の形態及び上記実施例に限定されず、発明の要旨を変更しない範囲で種々に変形実施が可能である。第１のIII族窒化物半導体の厚さ方向におけるＯの不純物濃度は、第１のIII族窒化物半導体におけるＳｉの平均キャリア濃度よりも低くしてもよい。
１…ＨＶＰＥ装置、２…反応炉、３ａ…原料部、３ｂ…成長部、４ａ…原料部ヒータ、４ｂ…成長部ヒータ、５…トレー、５ａ…設置面、５ｂ…回転軸、６…ガス供給ライン、７…タンク、７ａ…Ｇａ融液、９…排気管、１０、１００、２００…窒化物半導体テンプレート、１１…ＰＳＳ基板、１１ａ…凸部、１２…ＡｌＮバッファ層、１３…ＯドープＧａＮ層、１４…ＳｉドープＧａＮ層、２１…バッファ層付きＰＳＳ基板、２２…III族窒化物半導体層、３０…発光ダイオード用エピタキシャルウエハ、３０…発光ダイオード用エピタキシャルウエハ、３１…ｎ型ＧａＮ層、３２…発光領域（ＩｎＧａＮ／ＧａＮ ＭＱＷ活性層（多重量子井戸層））、３３…ｐ型ＡｌＧａＮ層、３４…ｐ型ＧａＮコンタクト層、４０…発光ダイオード（青色ＬＥＤ素子）、４１…Ｔｉ／Ａｌ電極、４２…Ｎｉ／Ａｕ半透明電極、４３…電極パッド、６１…Ｖ族ライン、６２…III族ライン、６３…ドーピングライン、１３０…アンドープＧａＮ層、１４０、２３０、２４０…ＳｉドープＧａＮ層

Claims (10)

  1. 基板と、前記基板上にＯ（酸素）が添加されたＯ添加層を形成し、前記Ｏ添加層上にＳｉが添加されたＳｉ添加層を形成してなるIII族窒化物半導体層とを備え、前記III族窒化物半導体層の全体の膜厚が４μｍ以上１０μｍ以下であり、前記III族窒化物半導体層の前記Ｓｉ添加層におけるＳｉの平均キャリア濃度が１×１０18ｃｍ-3以上５×１０18ｃｍ-3以下である窒化物半導体テンプレート。
  2. 前記III族窒化物半導体層の前記Ｏ添加層におけるＯの不純物濃度は、１×１０16ｃｍ-3以上３×１０19ｃｍ-3以下であり、前記Ｏ添加層の平均キャリア濃度は、０．８×１０18ｃｍ-3以上１×１０18ｃｍ-3以下である請求項１に記載の窒化物半導体テンプレート。
  3. 表面比抵抗が１０Ω／□以上２０Ω／□以下である請求項１又は２に記載の窒化物半導体テンプレート。
  4. 前記III族窒化物半導体層は、Ｘ線回折（ＸＲＤ）の（０００４）面の半値幅（ＦＷＨ
    Ｍ）が５０秒以上１００秒以下である請求項１乃至３のいずれか１項に記載の窒化物半導体テンプレート。
  5. 前記III族窒化物半導体層は、ＧａＮを主成分とした層である請求項１乃至４のいずれか１項に記載の窒化物半導体テンプレート。
  6. 前記ＧａＮを主成分とした層と前記基板との間にバッファ層としてＡｌＮが設けられている請求項５に記載の窒化物半導体テンプレート。
  7. 前記ＡｌＮバッファ層の厚さは、１０ｎｍ以上１００ｎｍ以下である請求項６に記載の窒化物半導体テンプレート。
  8. 前記基板は、表面に複数の凸部が形成された請求項１乃至７のいずれか１項に記載の窒化物半導体テンプレート。
  9. 前記III族窒化物半導体層は、ハイドライド気相成長法（ＨＶＰＥ）によって成長された請求項１乃至８のいずれか１項に記載の窒化物半導体テンプレート。
  10. サファイア基板と、前記サファイア基板上に形成されたＡｌＮバッファ層と、前記ＡｌＮバッファ層上に形成されたｎ型のIII族窒化物半導体層と、前記ｎ型のIII族窒化物半導体層上に形成されたＭＱＷ活性層を含む発光領域と、 前記発光領域上に形成されたｐ型窒化物半導体層と、前記ｐ型窒化物半導体層側からｎ型のIII族窒化物半導体層までエッチングが施されて形成された前記ｎ型のIII族窒化物半導体層の露出部と、前記ｎ型のIII族窒化物半導体層の前記露出部上に形成されたｎ型電極と、前記ｐ型窒化物半導体層側に形成されたｐ型電極とを備え、前記ｎ型のIII族窒化物半導体層は、前記ＡｌＮバッファ層上にＯ（酸素）が添加されたＯ添加層と、前記Ｏ添加層上にＳｉが添加されたＳｉ添加層を形成してなり、前記III族窒化物半導体層全体の膜厚が４μｍ以上１０μｍ以下であり、前記Ｓｉ添加層におけるＳｉの平均キャリア濃度が１×１０18ｃｍ-3以上５×１０18ｃｍ-3以下の積層構造を有する発光ダイオード。
JP2012174593A 2011-08-22 2012-08-07 窒化物半導体テンプレート及び発光ダイオード Active JP5879225B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012174593A JP5879225B2 (ja) 2011-08-22 2012-08-07 窒化物半導体テンプレート及び発光ダイオード

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011180303 2011-08-22
JP2011180303 2011-08-22
JP2012174593A JP5879225B2 (ja) 2011-08-22 2012-08-07 窒化物半導体テンプレート及び発光ダイオード

Publications (2)

Publication Number Publication Date
JP2013062492A true JP2013062492A (ja) 2013-04-04
JP5879225B2 JP5879225B2 (ja) 2016-03-08

Family

ID=47742307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012174593A Active JP5879225B2 (ja) 2011-08-22 2012-08-07 窒化物半導体テンプレート及び発光ダイオード

Country Status (3)

Country Link
US (1) US8664663B2 (ja)
JP (1) JP5879225B2 (ja)
CN (1) CN102956773B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014222691A (ja) * 2013-05-13 2014-11-27 日立金属株式会社 窒化物半導体テンプレートおよびその製造方法、並びに窒化物半導体発光素子

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013145867A (ja) * 2011-12-15 2013-07-25 Hitachi Cable Ltd 窒化物半導体テンプレート及び発光ダイオード
JP5383880B1 (ja) * 2012-08-13 2014-01-08 株式会社東芝 窒化物半導体層の製造方法及び半導体発光素子の製造方法
CN103165771B (zh) * 2013-03-28 2015-07-15 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
CN103346217A (zh) * 2013-07-10 2013-10-09 合肥彩虹蓝光科技有限公司 一种提高led发光二极管亮度的量子垒设计方法
TW201511327A (zh) 2013-09-06 2015-03-16 Ind Tech Res Inst 發光二極體
US9123637B2 (en) * 2013-12-30 2015-09-01 Enkris Semiconductor, Inc. Semiconductor epitaxial structure and method for forming the same
JP2016032038A (ja) * 2014-07-29 2016-03-07 住友化学株式会社 窒化物半導体ウエハおよびその製造方法
US10472715B2 (en) * 2015-02-27 2019-11-12 Sumitomo Chemical Company, Limited Nitride semiconductor template, manufacturing method thereof, and epitaxial wafer
CN104894532B (zh) * 2015-04-23 2018-07-10 安徽三安光电有限公司 一种改善漏电流的发光二极管制备方法
US10529561B2 (en) * 2015-12-28 2020-01-07 Texas Instruments Incorporated Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices
US10418522B2 (en) * 2016-12-20 2019-09-17 Goforward Technology Inc. Optoelectronic device and method for making the same
JP6785455B2 (ja) * 2018-05-11 2020-11-18 パナソニックＩｐマネジメント株式会社 発光ダイオード素子、及び発光ダイオード素子の製造方法
CN111172509A (zh) * 2020-01-19 2020-05-19 镓特半导体科技（上海）有限公司 半导体结构、自支撑掺杂氮化镓层及其制备方法
KR20220133015A (ko) * 2021-03-24 2022-10-04 삼성전자주식회사 저항성 메모리 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026464A (ja) * 2000-07-13 2002-01-25 Sanyo Electric Co Ltd 窒化物系半導体素子
JP2002373864A (ja) * 2001-04-12 2002-12-26 Sumitomo Electric Ind Ltd 窒化ガリウム結晶への酸素ドーピング方法と酸素ドープされたｎ型窒化ガリウム単結晶基板
JP2009123717A (ja) * 2006-12-22 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2010232649A (ja) * 2009-03-06 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3556343B2 (ja) * 1995-07-28 2004-08-18 豊田合成株式会社 ３族窒化物半導体発光素子の製造方法
US6441393B2 (en) * 1999-11-17 2002-08-27 Lumileds Lighting U.S., Llc Semiconductor devices with selectively doped III-V nitride layers
US7053420B2 (en) 2001-03-21 2006-05-30 Mitsubishi Cable Industries, Ltd. GaN group semiconductor light-emitting element with concave and convex structures on the substrate and a production method thereof
JP3595277B2 (ja) 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP3886341B2 (ja) 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
CN101558502A (zh) * 2006-12-22 2009-10-14 昭和电工株式会社 Ⅲ族氮化物半导体层的制造方法以及ⅲ族氮化物半导体发光元件和灯
JP2009081406A (ja) * 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2011071443A (ja) * 2009-09-28 2011-04-07 Toyoda Gosei Co Ltd 発光素子の製造方法
TWI430476B (zh) * 2010-05-24 2014-03-11 Huga Optotech Inc 半導體發光元件
US8895993B2 (en) * 2011-01-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low gate-leakage structure and method for gallium nitride enhancement mode transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026464A (ja) * 2000-07-13 2002-01-25 Sanyo Electric Co Ltd 窒化物系半導体素子
JP2002373864A (ja) * 2001-04-12 2002-12-26 Sumitomo Electric Ind Ltd 窒化ガリウム結晶への酸素ドーピング方法と酸素ドープされたｎ型窒化ガリウム単結晶基板
JP2009123717A (ja) * 2006-12-22 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2010232649A (ja) * 2009-03-06 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014222691A (ja) * 2013-05-13 2014-11-27 日立金属株式会社 窒化物半導体テンプレートおよびその製造方法、並びに窒化物半導体発光素子

Also Published As

Publication number Publication date
JP5879225B2 (ja) 2016-03-08
CN102956773A (zh) 2013-03-06
US8664663B2 (en) 2014-03-04
US20130048942A1 (en) 2013-02-28
CN102956773B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
JP5879225B2 (ja) 窒化物半導体テンプレート及び発光ダイオード
US8829489B2 (en) Nitride semiconductor template and light-emitting diode
JP4462251B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
EP2896725B1 (en) Aluminum nitride substrate and group-iii nitride laminate
TWI689611B (zh) Ｉｉｉ族氮化物積層體及具有該積層體之發光元件
JP4865047B2 (ja) 結晶成長方法
US20130260541A1 (en) METHOD FOR PRODUCING Ga-CONTAINING GROUP III NITRIDE SEMICONDUCTOR
US10472715B2 (en) Nitride semiconductor template, manufacturing method thereof, and epitaxial wafer
WO2017175860A1 (ja) 半導体ウェハ
JP4647723B2 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
US10084113B2 (en) Nitride semiconductor template and light emitting element
JP5025168B2 (ja) Ｉｉｉ族窒化物半導体積層構造体の製造方法
JP6925141B2 (ja) 半導体基板、半導体発光素子および灯具
US9812607B2 (en) Method for manufacturing nitride semiconductor template
US10062807B2 (en) Method for manufacturing nitride semiconductor template
US10290770B2 (en) Nitride semiconductor light-emitting element
JP2014107333A (ja) 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法及び発光素子の製造方法
JP5238867B2 (ja) 半導体発光素子の製造方法
JP2007220745A (ja) ＩＩＩ族窒化物ｐ型半導体の製造方法
JP2016164905A (ja) ｐ型ＧａＮ層の製造方法、及び該製造方法を利用した半導体デバイスの製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130614

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140919

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150924

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20151130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160201

R150 Certificate of patent or registration of utility model

Ref document number: 5879225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350