WO2017175860A1 - 半導体ウェハ - Google Patents

半導体ウェハ Download PDF

Info

Publication number
WO2017175860A1
WO2017175860A1 PCT/JP2017/014519 JP2017014519W WO2017175860A1 WO 2017175860 A1 WO2017175860 A1 WO 2017175860A1 JP 2017014519 W JP2017014519 W JP 2017014519W WO 2017175860 A1 WO2017175860 A1 WO 2017175860A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor wafer
type
sapphire substrate
growth
Prior art date
Application number
PCT/JP2017/014519
Other languages
English (en)
French (fr)
Inventor
俊之 小幡
Original Assignee
スタンレー電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スタンレー電気株式会社 filed Critical スタンレー電気株式会社
Priority to KR1020187028964A priority Critical patent/KR102112249B1/ko
Priority to CN201780021775.9A priority patent/CN109075224B/zh
Priority to US16/092,007 priority patent/US10770621B2/en
Priority to EP17779237.1A priority patent/EP3442038A4/en
Priority to JP2018510677A priority patent/JP6830098B2/ja
Publication of WO2017175860A1 publication Critical patent/WO2017175860A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】本発明の目的は、サファイア基板をベース基板とした場合に、転位密度の低減ではない手法により、出力の高い半導体ウェハ、最終的には該半導体ウェハから得られる半導体チップを提供することにある。 【解決手段】サファイア基板の一方の面上に、ｎ型層、活性層、及びｐ型層を含む素子層を有する半導体ウェハであって、該素子層の表面が凸状に反っており、その曲率が５３０ｋｍ－１以上８００ｋｍ－１以下であることを特徴とする半導体ウェハである。

Description

半導体ウェハ
　本発明は、新規な半導体ウェハに関する。具体的には、ｎ型層、活性層、及びｐ型層を含む素子層をサファイア基板上に有する半導体ウェハにおいて、該素子層の表面が凸状に反っており、その曲率が特定の範囲となる新規な半導体ウェハに関する。
　発光ダイオード等の使用される半導体ウェハは、所望とする機能を発揮するための素子層等を、一般に、有機金属気相成長法（ＭＯＣＶＤ法）、分子線エピタキシー法（ＭＢＥ法）、もしくはハライド気相エピタキシー法（ＨＶＰＥ法）等の化学気相成長法によって、ベース基板上に成長させることにより製造される。その中で、素子層を形成するものが、例えば、窒化インジウム（ＩｎＮ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）の混晶からなるＩＩＩ族窒化物単結晶層からなる場合、ＩＩＩ族元素であるＩｎ、Ｇａ、Ａｌの混晶組成を制御することにより、それぞれのバンドギャップエネルギー（０．７ｅＶ（ＩｎＮ）、３．４ｅＶ（ＧａＮ）、６．１ｅＶ（ＡｌＮ））に相当する赤外領域から紫外領域に至る波長範囲で高効率な発光素子の作製が可能である。そのため、ＩＩＩ族窒化物半導体を用いた青色発光ダイオードは、蛍光体を組み合わせた白色発光ダイオードとして、照明用途を初めとする多岐に渡る用途で用いられている。
　近年、紫外発光ダイオードの開発が進められており、短波長の発光ピーク波長、例えば、３５０ｎｍ以下に発光ピーク波長が存在する紫外発光ダイオードの開発も進んでいる。紫外発光ダイオードにおいては、ＩＩＩ族窒化物結晶が成長できること、および紫外線に対する透過率の関係から、サファイア基板上をベース基板に使用する試みが多数なされている（非特許文献１参照）。
　しかしながら、サファイア基板等の、ＩＩＩ族窒化物と異なる異種材料基板をベース基板として用いた場合、ＩＩＩ族窒化物単結晶層（素子層）とベース基板（サファイア基板）との格子定数差が大きいために、ＩＩＩ族窒化物単結晶層とベース基板との界面で高密度の欠陥（転位密度）がＩＩＩ族窒化物単結晶層中に発生するといった問題があった。その結果、素子層中の欠陥密度も高くなってしまい、光出力が低下するという問題があった。
ｐｈｙｓ．ｓｔａｔ．ｓｏｌ．（ａ）　２０３，（２００６）１８１５
　ＩＩＩ族窒化物単結晶層（素子層）とベース基板（サファイア基板）との格子定数差が大きいことに起因する転位密度の問題は、本質的に不可避的な問題である。そのため、サファイア基板上に、転位密度が低減されたＩＩＩ族窒化物単結晶層（素子層）を成長することは非常に難しい。
　そこで、本発明の目的は、サファイア基板をベース基板とした場合に、出力の高い半導体ウェハ、最終的には該半導体ウェハから得られる半導体発光素子を提供することにある。
　本発明者等は、上記課題を解決するため、鋭意検討を行った。そして、サファイア基板を使用した場合において、様々な成長条件を検討し、素子層の転位密度を低減できなくとも、高い光出力を有する半導体ウェハの製造を試みた。その結果、得られる半導体ウェハが特定方向に、特定の割合で反っている場合に、転位密度は低減できなくとも、高い出力が得られることを見出し、本発明を完成するに至った。
　すなわち、本発明は、サファイア基板の一方の面上に、ｎ型層、活性層、及びｐ型層を含む素子層を有する半導体ウェハであって、該素子層の表面が凸状に反っており、その曲率が５３０ｋｍ－１以上８００ｋｍ－１以下であることを特徴とする半導体ウェハである。なお、素子層の表面とは、サファイア基板側ではなく、最上位の素子層の表面を指す。
　本発明によれば、高い出力の半導体ウェハ、および半導体チップを得ることができる。この半導体ウェハは、異種基板であるサファイア基板上にＩＩＩ族窒化物単結晶層からなる素子層を形成しても、転位密度を低減する効果は低いが、高い出力を発揮する。そのため、汎用なサファイア基板を使用して、紫外領域の発光ピーク波長を有する半導体ウェハを製造することができるため、工業的利用価値は高い。
予備実験において、ｎ型ＡｌＧａＮ層の成長時の曲率と成長後のＰＬ（Ｐｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ）強度と（１０２）面ロッキングカーブ測定における半値幅の関係を求めた図である。 本発明における半導体ウェハの形態のイメージ図である。 本発明における半導体発光素子（チップ）の構成を示す代表図である。
　以下、図面を参照しつつ、本発明の実施の形態について説明する。図３に本発明の方法で得られる半導体チップの代表例を示した。当然のことながら、半導体ウェハは、図３の半導体チップの構成を複数有するものであり、層構成等は、半導体ウェハと半導体チップとは同じである。
　（半導体ウェハの構成）
　本発明の半導体ウェハ１は、サファイア基板１０の一方の面上に、ｎ型層３０、活性層４０、及びｐ型層６０を含む素子層９０を有する半導体ウェハである。そして、該素子層を表面が凸状に反っていることを特徴とする（図２）。
　（半導体ウェハの特徴）
　本発明の半導体ウェハは、該素子層９０の表面が凸状に反っていることを特徴とする。そして、その反りの度合いを示す曲率が５３０ｋｍ－１以上８００ｋｍ－１以下であることを特徴とする。なお、曲率は、ＸＲＤ（Ｘ－Ｒａｙ　Ｄｉｆｆｒaｃｔｉｏｎ）、レーザー変位計、干渉顕微鏡により測定できる。本発明において、曲率は、レーザー変位計で測定した値である。なお、該曲率は、電極を形成する前の半導体ウェハにおける素子層９０の表面から求めた値である。すなわち、ｐ型層６０の最表面の曲率を意味し、ｐ型層６０がｐ型コンタクト層６２を有する場合には、その表面の曲率をいう。また、表面の曲率が測定部位により異なる場合には、３点以上の測定点における曲率の平均値を意味する。
　サファイア基板１０上に素子層９０を形成した場合、例えば、ＩＩＩ族窒化物単結晶からなる素子層９０を形成した場合、格子状数の違いから素子層９０に転位が生じる。この転位は、製造方法を改良したり、バッファ層２０等を設けたりして、低減する試みが多数なされているが、中々改善できないのが現状である。本発明によれば、転位がある程度存在しても、高い出力の半導体ウェハを得ることができる。特に制限されるものではないが、本発明においては、素子層９０の転位密度は、１×１０８～１×１０９［ｃｍ－２］である。なお、この転位密度は、透過電子顕微鏡で測定した値であり、ｎ型層３０の転位密度を確認した値である。
　本発明において、サファイア基板１０の素子層９０の表面が、反っていないか、逆に凹状に反っている場合には、光出力が低下するため好ましくない。該素子層９０の凸状面の曲率が５３０ｋｍ－１以上８００ｋｍ－１以下であることにより優れた効果を発揮する理由は、本発明者等は以下のように推定している。
　本発明者等は、サファイア基板上１０上に、ｎ型ＡｌＧａＮ層を様々な条件で成長させたところ、（１０２）面のＸ線ロッキングカーブが同程度（７００弱から８００強［ａｒｃｓｅｃ］；転位密度が変わらないことを示す。）であるにもかかわらず、得られる積層体（ｎ型ＡｌＧａＮ層表面）の曲率をある程度大きくすることにより、ｎ型ＡｌＧａＮ層のＰＬ強度を高くできることを見出した（図１参照）。この結果から、凸状にある程度反らすことができれば、活性層等において、転位密度を増加させることなく、かつ不純物や点欠陥の取り込みを抑制していること示唆していると考えた。そして、素子層９０の表面の曲率を５３０ｋｍ－１以上８００ｋｍ－１以下とすることにより、光出力を効率よく高めることができることを見出し、本発明を完成した。
　本発明において、素子層９０の表面の曲率が５３０ｋｍ－１未満の場合には、光出力が向上する効果が少ないため好ましくない。一方、８００ｋｍ－１を超える場合には、半導体ウェハ自体の反りが大きすぎて研磨等の後加工が難しくなったり、製品としての使用が困難となり好ましくない。また、８００ｋｍ－１を超える半導体ウェハの製造自体が困難である。光出力の向上、及び取扱性、生産性等を考慮すると、該曲率は６００ｋｍ－１以上８００ｋｍ－１以下とすることが好ましく、６００ｋｍ－１以上７５０ｋｍ－１以下とすることがさらに好ましい。
　以下、基板、各層について順を追って説明する。　
　（サファイア基板）
　サファイア基板１０は、特に制限されるものではなく、公知の方法で製造された、公知の基板を用いることができる。該サファイア基板１０の厚みは、特に制限されるものではなく、通常、３００～６００μｍである。
　該サファイア基板１０は、（０００１）面を成長面（素子層を成長する面）とすることが好ましい。
　（好適な素子層９０について）　
　本発明の半導体ウェハ１は、サファイア基板１０上に、素子層９０が形成される。素子層９０の組成は、特に制限されるものではない。中でも、本発明の効果が顕著に発揮されるのは、該素子層９０が、ＩＩＩ族窒化物単結晶層から構成される場合であり、その中でも、ＡｌｘＩｎｙＧａｚＮ（ｘ、ｙ、ｚは、０．３≦ｘ≦１．０、０≦ｙ≦０．７、０≦ｚ≦０．７を満たす有理数であり、ｘ＋ｙ＋ｚ＝１．０である）で示される組成を満足するＡｌＧａＩｎＮ層で構成される場合である。その理由は、ＩＩＩ族窒化物単結晶層、特に、前記組成のＡｌｘＩｎｙＧａｚＮ層は、特に、サファイア基板と格子定数の差が大きく、転位が入り易く、その結果、光出力が低下し易い傾向にある。本発明は、このような従来では高密度に転位が生じ、出力の低下がみられる半導体ウェハの層構成において、層構成を変更させることなく、光出力を高めることができる。そのため、本発明は、素子層９０がＡｌを含む場合に優れた効果を発揮することができる。具体的には、発光ピーク波長が、紫外領域、具体的には、２００～３５０ｎｍの範囲にある紫外発光ダイオード（ウェハ）に適している。
　本発明においては、サファイア基板１上に直接、素子層９０が形成されてもよいが、図３に示すように、バッファ層２０を形成した後、素子層９０を形成することが好ましい。次に、バッファ層２０について説明する。
　（バッファ層２０）　
　本発明において、バッファ層を設ける場合、バッファ層２０は、ＩＩＩ族窒化物単結晶層からなることが好ましく、ＡｌＸ１ＩｎＹ１ＧａＺ１Ｎ（Ｘ１、Ｙ１、Ｚ１は、０．８≦Ｘ１≦１、０≦Ｙ１≦０．２、０≦Ｚ１≦０．２を満たす有理数であり、Ｘ１＋Ｙ１＋Ｚ１＝１．０である）で示される組成を満足するＡｌＧａＩｎＮ層であることが好ましい。この中でも、本発明の半導体ウェハ１を紫外発光ダイオードに使用する場合には、０．９≦Ｘ１≦１、０≦Ｙ１≦０．１、０≦Ｚ１≦０．１であることが好ましく、生産性を考慮すると、ＡｌＮからなるバッファ層２０を採用することが最も好ましい。
　該バッファ層２０の厚みは、特に制限されるものではないが、０．０１～５μｍであることが好ましい。このバッファ層２０は、単層であってもよいが、下記に詳述する通り、２層以上の複数層であってもよい。この複数層は、組成が異なる層であってもよいし、組成が同じであっても成長条件が異なる層であってもよい。組成が同じで成長条件が異なる層とは、例えば、成長条件の１つであるＩＩＩ族原料ガスのモル数に対する窒素源ガスのモル数の比（Ｖ／ＩＩＩ比）を変化させて成長させた層のことを指す。最も好ましいのは、Ｖ／ＩＩＩを変化させて成長した、ＡｌＮからなる２層以上の層である。また、バッファ層２０は、組成が連続的に変化する傾斜層であってもよい。
　本発明においては、該バッファ層２０上に素子層９０を形成することが好ましい。次に、素子層９０を構成する各層について説明する。
　（ｎ型層３０）
　本発明において、サファイア基板１０上には、必要に応じて前記バッファ層２０を介して、ｎ型層３０を形成する。このｎ型層３０とは、ｎ型のドーパントがドープされている層である。このｎ型層３０は、特に制限されるものではないが、例えば、Ｓｉをドーパントとして不純物濃度が１×１０１６～１×１０２１［ｃｍ－３］となる範囲で含まれることにより、ｎ型層３０がｎ型の導電特性を示すことが好ましい。ドーパント材料は、Ｓｉ以外の材料であってもよい。
　本発明においては、前記の通り、発光ピーク波長が２００～３５０ｎｍの範囲にある紫外発光ダイオードに好適に適用できる。そのため、ｎ型層３０は、ＩＩＩ族窒化物単結晶からなることが好ましく、ＡｌＸ２ＩｎＹ２ＧａＺ２Ｎ（Ｘ２、Ｙ２、Ｚ２は、０．３≦Ｘ２≦１．０、０≦Ｙ２≦０．７、０≦Ｚ２≦０．７を満たす有理数であり、Ｘ２＋Ｙ２＋Ｚ２＝１．０である）で示される組成を満足するＡｌＧａＩｎＮ層からなることが好ましい。ｎ型層３０は組成が連続的に変化する傾斜層であってもよい。また、ｎ型層３０の厚みは、０．１～２０μｍであることが好ましい。
　（活性層４０）
　活性層４０は、前記ｎ型層３０の上に形成される。活性層４０は、例えば、１層以上の井戸層と障壁層により構成されればよい。井戸層と障壁層より構成される井戸数は、１つであってもよいし、２つ以上の複数であってもよい。複数ある場合には、特に制限されるものではないが、窒化物半導体発光素子の生産性を考慮すると、１０以下であることが好ましい。また、ｎ型層３０と接する層は、井戸層、および障壁層の何れであってもよい。
　（障壁層）
　活性層４０は、障壁層と井戸層とからなる。そして、障壁層は、通常、井戸層よりもバンドギャップが大きくなる。つまり、障壁層は、井戸層よりも高いＡｌ組成比のＡｌＧａＩｎＮ層で形成される。前記の通り、本発明の半導体ウェハは、紫外発光ダイオードに好適に適用できる。そのため、障壁層は、ＡｌＸ３ＩｎＹ３ＧａＺ３Ｎ（Ｘ３、Ｙ３、Ｚ３は、０．３≦Ｘ３≦１．０、０≦Ｙ３≦０．７、０≦Ｚ３≦０．７を満たす有理数であり、Ｘ３＋Ｙ３＋Ｚ３＝１．０である）で示される組成を満足するＡｌＧａＩｎＮ層からなることが好ましい。また、障壁層４２の厚みは、２～５０ｎｍであることが好ましい。
　（井戸層）
　井戸層は、障壁層よりもバンドギャップが小さくなる。つまり、井戸層は、障壁層よりも低いＡｌ組成比となるＡｌＧａＮの単結晶から形成される。前記の通り、本発明の半導体ウェハは、紫外発光ダイオードに好適に適用できる。そのため、井戸層は、ＡｌＸ４ＩｎＹ４ＧａＺ３Ｎ（Ｘ４、Ｙ４、Ｚ４は、０．１≦Ｘ４≦０．９、０．１≦Ｙ４≦０．８、０≦Ｚ４≦０．８を満たす有理数であり、Ｘ４＋Ｙ４＋Ｚ４＝１．０である。ただし、Ｘ３＞Ｘ４でありかつＺ３≦Ｚ４である。）で示される組成を満足するＡｌＧａＩｎＮ層からなることが好ましい。また、井戸層４１の厚みは、１～２０ｎｍであることが好ましい。
　（電子ブロック層５０）
　本発明においては、前記活性層４０の上に、直接、ｐ型層６０が形成されてもよいが、電子ブロック層５０を介して、ｐ型層６０が形成されることが好ましい。電子ブロック層５０は、電界をかけたことによりｎ型層３０から活性層４０へと注入された電子の一部がｐ型層６０側に漏れることを抑制する。そのため、電子ブロック層５０は後述するｐ型クラッド層６０で代用することも可能であるが、電子ブロック層５０を設けることにより、ｐ型クラッド層のＡｌ組成を下げる、かつ膜厚を薄くとすることができ、その結果、駆動電圧を低減できるという効果が得られる。
　電子ブロック層５０を設ける場合、電子ブロック層５０のバンドギャップは、前記活性層４０（活性層における最大バンドギャップを有する（最大のＡｌ組成となる）障壁層）、および下記に詳述するｐ型層６０を形成する層のバンドギャップよりも大きいことが好ましい。そのため、電子ブロック層４０は、これらの層よりもＡｌ組成比が高いＡｌＩｎＧａＮからなる単結晶から形成されることが好ましい。つまり、電子ブロック層５０は、他の何れの層よりもＡｌ組成が高いＡｌＧａＮ単結晶層から形成されることが好ましい。そのため、電子ブロック層５０は、ＡｌＸ５ＩｎＹ５ＧａＺ５Ｎ（Ｘ５、Ｙ５、Ｚ５は、０．７≦Ｘ５≦１、０≦Ｙ５≦０．３、０≦Ｚ５≦０．３を満たす有理数とし、Ｘ５＋Ｙ５＋Ｚ５＝１．０である）で示される組成を満足するＡｌＩｎＧａＮ層からなることが好ましく、特に、ＡｌＮ単結晶層からなることが好ましい。電子ブロック層５０は組成が連続的に変化する傾斜層であってもよい。
　また、電子ブロック層５０は、アンドープ層、又はｐ型層であってもよい。ｐ型となる場合には、ｐ型となるドーパント、例えば、Ｍｇをドーパントとして不純物濃度が１×１０１６～１×１０２１［ｃｍ－３］となる範囲で含まれることが好ましい。電子ブロック層５０の厚みは、１～５０ｎｍであることが好ましい。
　（ｐ型層６０）
　本発明においては、前記活性層４０、又は必要の応じて設けられる電子ブロック層５０上に、ｐ型層６０を形成する。このｐ型層６０は、特に制限されるものではないが、ｐ型クラッド層６１、およびその上にｐ電極８０が形成されるｐ型コンタクト層６２からなることが好ましい。
　（ｐ型クラッド層６１）
　本発明の半導体ウェハ１は、前記の通り、２００～３５０ｎｍの範囲にある紫外発光ダイオードに好適に適用できる。そのため、ｐ型クラッド層６１は、ＡｌＸ６ＩｎＹ６ＧａＺ６Ｎ（Ｘ６、Ｙ６、Ｚ６は、０．３≦Ｘ６≦１．０、０≦Ｙ６≦０．７、０≦Ｚ６≦０．７を満たす有理数とし、Ｘ６＋Ｙ６＋Ｚ６＝１．０である）で示される組成を満足するＡｌＩｎＧａＮ層からなることが好ましい。
　ｐ型クラッド層６１は、例えば、Ｍｇをドーパントとして不純物濃度が１×１０１６～１×１０２１［ｃｍ－３］となる範囲で含まれることが好ましい。また、ｐ型クラッド層６１の厚みは、特に制限されるものではないが、１ｎｍ以上１μｍ以下であることが好ましい。
　（ｐ型コンタクト層６２）
　本発明においては、前記ｐ型クラッド層６１上に、ｐ電極と接するｐ型コンタクト層６２を設けることが好ましい。ｐ型コンタクト層６２を形成することにより、ｐ電極８０とのオーミック接触を実現し易くするとともに、その接触抵抗の低減を実現し易くすることができる。
　ｐ型コンタクト層６２を設けた場合には、ｐ型コンタクト層６２のバンドギャップは、ｐ型クラッド層６１のバンドギャップよりも低い値とすることが好ましい。つまり、ｐ型コンタクト層６２のＡｌ組成比は、ｐ型クラッド層６１のＡｌ組成よりも小さくなることが好ましい。そのため、ｐ型コンタクト層６２は、ＡｌＸ７ＩｎＹ７ＧａＺ７Ｎ（Ｘ７、Ｙ７、Ｚ７は、０≦Ｘ７≦０．９９、０≦Ｙ７≦１、０≦Ｚ７≦１を満たす有理数とし、Ｘ７＋Ｙ７＋Ｚ７＝１．０である）で示される組成を満足するＡｌＩｎＧａＮ層からなることが好ましい。最も好ましくはｐ型コンタクト層６２がＧａＮからなる単結晶で形成される場合である。また、例えば、Ｍｇをドーパントとして不純物濃度が１×１０１６～１×１０２１［ｃｍ－３］となる範囲で含まれることが好ましい。ｐ型コンタクト層６２の厚みは、特に制限されるものではないが、１ｎｍ以上１０００ｎｍ以下であることが好ましい。上記の通りにｐ型コンタクト層６２を設けた場合には、本発明においては、このｐ型コンタクト層６２表面の曲率を測定する。
　（ｎ電極７０）
　ｎ電極７０は、ｎ型層３０の露出面に形成される。ｎ電極７０に用いられる材料は、様々挙げられるが公知の材料から選択することができる。たとえば、Ｔｉ、Ａｌ、Ｒｈ、Ｃｒ、Ｖ、Ｉｎ、Ｎｉ、及びＰｔ、Ａｕなどを用いる事ができる。中でも、Ｔｉ、Ａｌ、Ｒｈ、Ｃｒ、Ｖ、Ｎｉ、Ａｕを使用することが好ましい。これら負電極は、これらの金属の合金または酸化物を含む層を有する単層、又は多層構造であってもよく、オーミック性および反射率の観点から好ましい組み合わせは、Ｔｉ／Ａｌ／Ａｕである。厚みは、特に制限されるものではないが、生産の安定性を考えると２ｎｍ以上が好ましく、上限は２μｍである。
　（ｐ電極８０）
　ｐ電極８０は、ｐ型コンタクト層６２上に形成される。このｐ電極８０は、紫外光に対して高い透過性を有するものであることが好ましい。具体的には、２６５ｎｍの光に対して透過率６０％以上、好適には７０％以上である。特に制限されるものではないが、上限は１００％であることが好ましく、工業的には９０％以上であることが好ましい。
　ｐ電極８０に用いられる金属材料は、様々挙げられるが公知の材料から選択することができる。たとえば、Ｎｉ、Ｃｒ、Ａｕ、Ｍｇ、Ｚｎ、及びＰｄ等を用いる事が出来る。また、透光性正電極は、これらの金属の合金または酸化物を含む層を有する単層、又は多層構造であってもよい、好ましい組み合わせは、Ｎｉ／Ａｕである。
　ｐ電極８０は透光性を持たせる必要がある場合においては、膜厚は小さいほど好ましい。具体的には１０ｎｍ以下、さらに好適には５ｎｍ以下であり、下限は０．５ｎｍである。またｐ電極８０が透光性を持たせる必要が無い場合においては、この限りではなく、膜厚は厚くとも良い。具体的には５００ｎｍ以下、さらに好適には１００ｎｍ以下であり、下限は０．５ｎｍである。
　本発明においては、半導体ウェハにｎ電極、ｐ電極を有するものを半導体発光素子とし、該半導体発光素子を切断して得られるものを半導体チップとする。次に、本発明の半導体ウェハ１の好適な製造方法について説明する。
　（半導体ウェハの製造方法）
　（サファイア基板の準備）
　本発明においては、サファイア基板１０上に素子層９０を形成して半導体ウェハ１を製造する。使用するサファイア基板１０は、（０００１）面上に前記素子層を成長させることが好ましい。この（０００１）面は、オフ角を有していてもよく、０～５°に傾斜している（０００１）面上に素子層を形成することが好ましい。さらにｍ軸方向に傾いていることが好ましい。
　また、（０００１）面は平滑であることが好ましく、表面粗さ０．２ｎｍ以下程度であるものを使用することが好ましい。また、素子層９０を成長させる前のサファイア基板１０の反り量（曲率半径）は１０ｍ以上であることが好ましい。曲率半径の上限は、特に制限されるものではない。
　本発明においては、前記サファイア基板１０上に、素子層９０を形成する。本発明の半導体ウェハを製造するための条件は、特に制限されるものではないが、有機金属気相成長（ＭＯＣＶＤ）法で成長することが好ましい。そして、本発明者等の検討によれば、素子層９０を本発明の範囲を満足するように反らすためには、サファイア基板１０上にバッファ層または素子層を成長させる直前の条件が重要であることが分かった。具体的には、サファイア基板１０上にバッファ層または素子層を成長させる前に、ＭＯＣＶＤ装置内にある程度の酸素を導入することが好ましい。ただし、この酸素の導入量は、各装置の容量、形状等によって最適値が異なるため、一概に限定することはできない。通常のＭＯＣＶＤ装置であれば、サファイア基板を装置内にセットする前に、２分間以上１０分間以下程度開放して装置内に酸素（空気）を導入することが好ましい。この操作の後、サファイア基板１０をＭＯＣＶＤ装置にセットし、公知の方法でサーマルクリーニング等を行い、バッファ層２０または素子層９０を形成すればよい。酸素を導入して効果ができることの理由は明らかではないが、少量残存する酸素がサファイア基板１０上に最初に形成される層の成長に影響して、最終的に得られる素子層９０を凸状に反らすことができるものと考えられる。
　また、ＭＯＣＶＤ法において、必要に応じて設けるバッファ層、及びｎ型層を成長する間は、加圧下で実施することでも素子層９０を凸状に反らすことが可能となる。具体的には、サファイア基板１０上に層を成長する際に、５０～２００Ｔｏｒｒの圧力下で実施することが好ましい。この理由も明らかではないが、成長初期段階において、加圧下とすることで形成される層の成長に影響して、最終的に得られる素子層９０を凸状に反らすことができるものと考えられる。
　なお、当然のことであるが、酸素導入する方法、及び加圧下での成長方法の両方の方法を採用することもできる。
　本発明において、素子層９０は、直接、サファイア基板１０上の（０００１）面上に形成されてもよいが、前記の通り、先ずは、バッファ層２０を介することが好ましい。次にバッファ層２０の成長について説明する。
　（バッファ層２０の成長）
　本発明において、バッファ層２０を設ける場合、好ましい組成は前記の通りである。本発明においては、特に制限されるものではないが、有機金属気相成長（ＭＯＣＶＤ）法で成長することが好ましい。
　本発明の半導体ウェハ１において、素子層９０を本発明の範囲の曲率とするためには、上記の酸素導入法、及び／又は５０～２００Ｔｏｒｒの圧力下での成長方法を採用し、バッファ層２０の成長条件において、Ｖ／III比を制御することが好ましい。すなわち、ＩＩＩ族原料ガスのモル数に対する窒素源ガスのモル数の比（Ｖ／III比）を制御することが好ましい。成長後の曲率はＶ／III比が高ければ高いほど素子層９０が凸状に反るようになる。製造条件におけるＶ／III比の範囲は特に制限されるものではないが、５０～１００００とすることが好ましい。Ｖ／III比を上記範囲とすることにより、成長初期段階における核形成サイズが異なるため、その後の成長核同士の会合過程が異なることで、反った半導体ウェハが得られるものと推定している。
　また、特に好ましい方法としては、バッファ層２０を少なくとも２段階で成長させることが好ましい。特に好ましい条件としては、第一成長工程として、Ｖ／III比が２０００以上１００００以下となるように原料ガス流量を調整し、ＡｌＮ単結晶からなる第一バッファ層を形成し、次いで、第一バッファ層上にＶ／III比を５０以上２０００未満となるように原料ガス流量を調整し、さらにＡｌＮ単結晶層を形成することが好ましい。第一成長工程後は、Ｖ／III比を５０以上２０００未満となる範囲で、多段階でＡｌＮ単結晶層を成長することができる。ただし、操作性を考慮すると、第一成長工程後、第二成長工程を行う２段階でバッファ層（第二バッファ層）を形成することが好ましい。この場合、第一バッファ層よりも第二バッファ層の方が厚くなるようにすることが好ましい。具体的には、第一バッファ層の厚みは０．００４μｍ以上０．５μｍ以下とすることが好ましく、第二バッファ層の厚みは０．００６μｍ以上４．５μｍ以下であることが好ましい。
　その他、バッファ層２０を形成する条件は、公知の方法を採用することができ、窒素源ガス（例えば、アンモニア等）と、ＩＩＩ族原料ガス（例えば、トリメチルアルミニウムガス、トリメチルガリウムガス、トリメチルインジウムガス等）とを、所望の組成、厚みとなるように、１１００～１３００℃、水素あるいは窒素ガスの流通下、サファイア基板１０上に供給してやればよい。
　（ｎ型層３０の成長方法）
　ｎ型層３０の成長方法も、特に制限されるものではなく、ＭＯＣＶＤ法で成長することが好ましい。バッファ層２０を設けない場合には、サファイア基板１０上には、このｎ型層３０が直接積層される。ｎ型層３０を成長する条件は、公知の方法を採用することができる。サファイア基板１０上、バッファ層２０上の成長条件は同じ条件とすることができる。
　その他の条件としては、例えば、ｎ型層３０は、Ａｌ、Ｇａ原料ガスとアンモニアに加えて、ｎ型ドーパントを供給して成長すればよい。ｎ型ドーパント元素には、Ｓｉ、Ｏ等の公知の元素を制限なく用いることができるが、制御の容易さなどの観点から、Ｓｉを用いることが好ましい。また、Ｓｉ原料としては、モノシラン（ＳＩＨ４）、テトラエチルシラン（ＴＥＳｉ）などを使用することができる。
　ｎ型層３０を成長する際の成長温度は、特に制限されるものではないが、９００℃以上１１００℃以下とすることが好ましい。成長速度は、０．１～２．０μｍ／ｈであることが好ましい。また、Ｖ／III比は、特に制限されるものではないが、前記温度範囲で前記成長速度を満足するためには、１５００～１００００であることが好ましく、さらに好ましくは２０００～５０００である。
　（活性層４０の成長方法）
　次いで、活性層４０も、前記バッファ層２０、ｎ型層３０と同じく、所望の組成を満足するように、ＭＯＣＶＤ法で成長することができる。活性層４０を形成する条件は、公知の方法を採用することがでる。
　その他の条件としては、活性層４０の成長温度は、特に制限されるものではないが、１０００℃を超え１２００℃以下とすることが好ましく、１０２０℃を超え１１００℃以下とすることが好ましい。また、活性層４０の成長時のＶ／III比は、特に制限されるものではないが、１０００～１００００であることが好ましく、さらに好ましくは１５００～８０００である。また、活性層４０の成長中の成長速度は、０．０５～１．０μｍ／ｈであることが好ましく、さらに好ましくは０．１～０．８μｍ／ｈである。この活性層の成長速度も、量子井戸層、および障壁層の全ての層が０．０５～１．０μｍ／ｈの範囲とすることが好ましい。
　（電子ブロック層５０の成長方法）
　必要に応じて形成される電子ブロック層５０も、ＭＯＣＶＤ法により成長させることができる。電子ブロック層５０を形成する条件は、公知の方法を採用することができる。
　電子ブロック層５０の成長温度は、特に制限されるものではないが、１０２０℃を超え１２００℃以下であることが好ましく、さらに１０５０℃を超え１１５０℃以下であることが好ましい。成長速度は、０．１μｍ～１．０μｍ／ｈであることが好ましく、さらに好ましくは０．１～０．８μｍ／ｈである。また、Ｖ／III比は、特に制限されるものではないが、２０００～２００００の範囲であることが好ましく、さらに２５００～１５０００の範囲内で成長することが好ましい。なお、電子ブロック層５０は、ｐ型不純物を添加してｐ型とすることもできる。
　電子ブロック層５０は、ＡｌおよびＧａ原料ガス、およびアンモニアに加えて、ｐ型不純物を供給することにより製造される。ｐ型不純物には、公知の材料を制限なく使用できるが、ｐ型不純物の活性化エネルギーなどを勘案すると、Ｍｇを使用することが好ましい。
　（ｐ型層６０の成長方法）
　（ｐ型クラッド層６１）
　ｐ型クラッド層６１も、ＭＯＣＶＤ法により成長させることができる。具体的には、ＡｌおよびＧａ原料ガス、およびアンモニアに加えて、ｐ型不純物を供給することにより製造される。ｐ型不純物には、公知の材料を制限なく使用できるが、ｐ型不純物の活性化エネルギーなどを勘案すると、Ｍｇを使用することが好ましい。
　ｐ型クラッド層６１を形成する条件は、公知の方法を採用することができる。成長温度、成長速度、Ｖ／III比については、電子ブロック層５０で説明した条件を採用することが好ましい。
　（ｐ型コンタクト層６２）
　ｐ型コンタクト層６２も同様に、ＭＯＣＶＤ法により成長させることができ、ｐ型クラッド層６１と同じ不純物を添加することができる。
　ｐ型コンタクト層６２を形成する条件は、公知の方法を採用することができる。成長温度は、特に制限されるものではないが、１０００℃以上１０８０℃以下とすることが好ましく、さらに１０２０℃以上１０５０℃以下とすることが好ましい。成長速度も、特に制限されるものではないが、０．０３～１．０μｍ／ｈとすることが好ましい。また、Ｖ／III比は、２０００～１５０００の範囲内で設定することが好ましく、より好ましくは４０００～１２０００、最も好ましくは６０００～１００００である。
　（ｎ電極７０の形成方法）
　ｎ電極７０は、前記ｎ型層３０の露出面上に形成される。ｎ型層３０の露出面は、エッチング等の手段で形成される。エッチングの手法としては、好適には反応性イオンエッチング、誘導結合プラズマエッチング等のドライエッチングが挙げられる。前記ｎ型層３０の露出面を形成後、エッチングのダメージを除去するため、酸またはアルカリの溶液で表面処理を施すことが好ましい。また、ｎ電極のパターンニングは、リフトオフ法を用いて実施することができる。
　また、ｎ電極を形成する金属を堆積する手法は、真空蒸着、スパッタリング、化学気相成長法等が挙げられるが、電極金属中の不純物を排除するため真空蒸着が好ましい。ｎ電極に用いられる材料は、前記の通りである。
　（ｐ電極８０の形成方法）
　ｐ電極８０のパターニングは、リフトオフ法を用いることが好ましい。ｐ電極８０に用いられる金属材料は、前記の通りである。ｐ電極８０の金属を堆積する方法は、真空蒸着、スパッタリング、化学気相成長法等が挙げられるが、電極金属中の不純物を排除するため真空蒸着が好ましい。
　以下、実施例を挙げて本発明を詳細に説明するが、本発明は以下の実施例に限定されるものではない。
　実施例１
　結晶成長用基板にはサファイアＣ面（（０００１）面）単結晶基板（Φ２インチ×厚み３３０μｍ）を用いた。ＭＯＣＶＤ装置を開放して５分間後、該サファイア基板をＭＯＣＶＤ装置内のサセプタ上に設置した後、水素を１３ｓｌｍの流量で流しながら、サファイア基板を１２３０℃まで加熱し、１０分間保持した（熱処理工程）。
　（バッファ層２０の形成）
　次いで、サファイア基板の温度を１１８０℃とし、トリメチルアルミニウム流量を１３．１μｍｏｌ／ｍｉｎ、アンモニア流量を１ｓｌｍとして、この際のＶ／III比３４００となるように原料ガス流量を調整し、全流量が１０ｓｌｍ、圧力が２５Ｔｏｒｒの条件で第一バッファ層としてＡｌＮ単結晶層を厚さ０．１μｍ形成した（第一成長工程；第一バッファ層の成長）。
　次いで、サファイア基板上に第一バッファ層のＡｌＮ単結晶層が積層された基板の温度を１１８０℃とし、トリメチルアルミニウム流量を２６μｍｏｌ／ｍｉｎ、アンモニア流量を０．５ｓｌｍとして、この際のＶ／III比が８５０となるように原料ガス流量を調整し、全流量が１０ｓｌｍ、圧力が２５Ｔｏｒｒの条件で第二バッファ層としてＡｌＮ単結晶層を１．９μｍ形成した（第二成長工程；第二バッファ層の成長）。
　（ｎ型層３０の形成）
　次いで、基板温度を１０５０℃とし、トリメチルアルミニウム流量を３５μｍｏｌ／ｍｉｎ、トリメチルガリウム流量を１８μｍｏｌ／ｍｉｎ、テトラエチルシラン流量を０．０２μｍｏｌ／ｍｉｎ、アンモニア流量を１．５ｓｌｍの条件で、Ａｌ組成７０％、Ｇａ組成３０％、Ｉｎ組成０％のｎ型層３０を２．０μｍ形成した。この間装置内の圧力は３８Ｔｏｒｒとした。このときＸ線ロッキングカーブの半値幅は（１０２）面：７００ａｒｃｓｅｃであった。
　（活性層４０）
　次いで、基板温度を１０６０℃に設定し、温度が一定となった後、テトラエチルシラン流量を０．００２μｍｏｌ／ｍｉｎ、トリメチルアルミニウム流量を１３．３μｍｏｌ／ｍｉｎ、トリメチルガリウム流量を１１．２μｍｏｌ／ｍｉｎ、とした以外は、前記ｎ型層の成長条件と同条件でＡｌ０．７Ｇａ０．３Ｎ障壁層を７ｎｍ形成した。
　次いで、トリメチルガリウム流量を４０μｍｏｌ／ｍｉｎ、トリメチルアルミニウムを２μｍｏｌ／ｍｉｎとした以外は、前記ｎ型層を成長する条件と同条件でＡｌ０．５Ｇａ０．５Ｎ井戸層を２ｎｍ形成した。この井戸層と障壁層の成長を３回繰り返すことにより３重量子井戸層を形成した。この間装置内の圧力は３８Ｔｏｒｒとした。
　（電子ブロック層５０の形成）
　次いで、トリメチルガリウムおよびテトラエチルシランの供給を停止し、基板温度を１１００℃に設定した。温度が一定になった後、ビシシクロペンタジエニルマグネシウムを１．０μｍｏｌ／ｍｉｎで供給した以外は、前記ｎ型層の成長条件と同条件で電子ブロック層５０を２０ｎｍ形成した。このときＡｌ組成は１００％である。この間装置内の圧力は３８Ｔｏｒｒとした。
　（ｐ型層６０の形成）
　（ｐ型クラッド層６１の形成）
　次いで、基板温度を固定したままビシシクロペンタジエニルマグネシウムを１．０μｍｏｌ／ｍｉｎで供給した以外は、前記ｎ型層の成長条件と同条件でｐ型クラッド層６１を３５ｎｍ形成した。このとき、Ａｌ組成７０％、Ｇａ組成３０％、Ｉｎ組成０％であった。この間装置内の圧力は３８Ｔｏｒｒとした。
　（ｐ型コンタクト層６２の形成）
　次いで、基板温度を１０３０℃、圧力を１５０Ｔｏｒｒに変更した後、トリメチルガリウム流量が３６．０μｍｏｌ／ｍｉｎ、アンモニア流量が２．５ｓｌｍ、ビシシクロペンタジエニルマグネシウム流量が０．６６μｍｏｌ／ｍｉｎ、キャリアガス流量（水素）が３．５ｓｌｍの条件で、ｐ型コンタクト層６２としてＧａＮ層を２４０ｎｍ形成した。この間装置内の圧力は１５０Ｔｏｒｒとした。このようにして半導体ウェハを製造した。
　得られた半導体ウェハの素子層９０（ｐ型コンタクト層６２）の表面の曲率をレーザー変位計の方法により測定した。半導体ウェハの曲率は５４３ｋｍ－１であり、結果を表１に示した。
　（ｎ電極７０の形成）
　得られた半導体ウェハを窒素雰囲気中、２０分間、９００℃の条件で熱処理を行った。その後、ｐ型コンタクト層６２の表面にフォトリソグラフィーにより所定のレジストパターンを形成し、レジストパターンの形成されていない窓部を反応性イオンエッチングによりｎ型層３０の表面が露出するまでエッチングした。その後、ｎ型層３０の表面に真空蒸着法によりｎ電極７０として、Ｔｉ（２０ｎｍ）／Ａｌ（２００ｎｍ）／Ａｕ（５ｎｍ）電極（負電極）を形成し、窒素雰囲気中、１分間、８１０℃の条件で熱処理を行った。
　（ｐ電極８０の形成）
　次いで、ｐ型コンタクト層６２の表面に、真空蒸着法によりｐ電極８０として、Ｎｉ（２０ｎｍ）／Ａｕ（５０ｎｍ）電極（正電極）を形成した後、酸素雰囲気中、３分間、５５０℃の条件で熱処理を行い、窒化物半導体発光素子を作製した。
　得られた半導体発光素子は、駆動電流３０ｍＡにおける光出力および波長は０．４４ｍＷ、２７２ｎｍであった。結果を表１にまとめた。
　実施例２
　実施例１においてバッファ層２０における（第一成長工程）のトリメチルアルミニウム流量を１３．１μｍｏｌ／ｍｉｎとし、この際のＶ／III比を５１００とした以外は全て同じ条件にて半導体ウェハ、半導体発光素子を作製した。実施例１と同様の評価を行ったところ、駆動電流３０ｍＡにおける光出力および波長は０．８７ｍＷ、２６９ｎｍであり、半導体ウェハの曲率は６１３ｋｍ－１であった。結果を表１に示した。
　実施例３
　実施例１においてバッファ層２０における（第一成長工程）のトリメチルアルミニウム流量を６．６μｍｏｌ／ｍｉｎとしこの際のＶ／III比を６８００とした以外は全て同じ条件にて半導体ウェハ、半導体発光素子を作製した。実施例１と同様の評価を行ったところ、駆動電流３０ｍＡにおける光出力および波長は１．４８ｍＷ、２６７ｎｍであり、半導体ウェハの曲率は７０１ｋｍ－１であった。結果を表１に示した。
　比較例１
　（バッファ層２０の形成）
　実施例１において、サファイア基板をＭＯＣＶＤ装置に導入する前の開放時間を１分間とし、第一成長工程を実施しなかった以外は第二成長工程と同じ条件でバッファ層２０を２μｍ成長した。
　（ｎ型層３０以降の形成）
　ｎ型層３０以降の成長条件等は、実施例１と同様の操作を行い、半導体ウェハ、半導体発光素子を作製した。また、この条件でｎ型層を形成した際のＸ線ロッキングカーブの半値幅（１０２）面を測定した。
　得られた半導体発光素子は、駆動電流３０ｍＡにおける光出力および波長は０．３２ｍＷ、２６０ｎｍであり、半導体ウェハの曲率は５０７ｋｍ－１であった。表１に結果をまとめた。
Figure JPOXMLDOC01-appb-T000001
１　　　半導体ウェハ
１０　　サファイア基板
２０　　バッファ層
３０　　ｎ型層
４０　　活性層
５０　　電子ブロック層
６０　　ｐ型層
６１　　ｐ型クラッド層
６２　　ｐ型コンタクト層
７０　　ｎ電極
８０　　ｐ電極

Claims (8)

  1. 　サファイア基板の一方の面上に、ｎ型層、活性層、及びｐ型層を含む素子層を有する半導体ウェハであって、
    　該素子層の表面が凸状に反っており、その曲率が５３０ｋｍ－１以上８００ｋｍ－１以下であることを特徴とする半導体ウェハ。
  2. 　前記サファイア基板の素子層を有する面が（０００１）面であることを特徴とする請求項１に記載の半導体ウェハ。
  3. 　前記素子層が、ＩＩＩ族窒化物単結晶層からなることを特徴とする請求項１に記載の半導体ウェハ。
  4. 　前記ＩＩＩ族窒化物単結晶層が、ＡｌｘＩｎｙＧａｚＮ（ｘ、ｙ、ｚは、０．３≦ｘ≦１．０、０≦ｙ≦０．７、０≦ｚ≦０．７を満たす有理数であり、ｘ＋ｙ＋ｚ＝１．０である）で示される組成を満足するＡｌＧａＩｎＮ層からなることを特徴とする請求項３に記載の半導体ウェハ。
  5. 　前記サファイア基板の一方の面上と素子層との間に、ＡｌｘＩｎｙＧａｚＮ（ｘ、ｙ、ｚは、０．８≦ｘ≦１．０、０≦ｙ≦０．２、０≦ｚ≦０．２を満たす有理数であり、ｘ＋ｙ＋ｚ＝１．０である）からなるバッファ層を有することを特徴とする請求項１に記載の半導体ウェハ。
  6. 　前記バッファ層が第一バッファ層、及び第二バッファ層の２層を少なくとも有することを特徴とする請求項５に記載の半導体ウェハ。
  7. 　請求項１～６の何れかに記載の半導体ウェハのｎ型層上にｎ電極を有し、ｐ型層上にｐ電極を有することを特徴とする素子回路付半導体ウェハ。
  8. 　請求項１～６の何れかに記載の半導体ウェハを切断して半導体チップとする工程を含む半導体発光素子の製造方法。
PCT/JP2017/014519 2016-04-08 2017-04-07 半導体ウェハ WO2017175860A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020187028964A KR102112249B1 (ko) 2016-04-08 2017-04-07 반도체 웨이퍼
CN201780021775.9A CN109075224B (zh) 2016-04-08 2017-04-07 半导体晶片
US16/092,007 US10770621B2 (en) 2016-04-08 2017-04-07 Semiconductor wafer
EP17779237.1A EP3442038A4 (en) 2016-04-08 2017-04-07 SEMICONDUCTOR WAFER
JP2018510677A JP6830098B2 (ja) 2016-04-08 2017-04-07 半導体ウェハ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-077829 2016-04-08
JP2016077829 2016-04-08

Publications (1)

Publication Number Publication Date
WO2017175860A1 true WO2017175860A1 (ja) 2017-10-12

Family

ID=60001174

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/014519 WO2017175860A1 (ja) 2016-04-08 2017-04-07 半導体ウェハ

Country Status (6)

Country Link
US (1) US10770621B2 (ja)
EP (1) EP3442038A4 (ja)
JP (1) JP6830098B2 (ja)
KR (1) KR102112249B1 (ja)
CN (1) CN109075224B (ja)
WO (1) WO2017175860A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019110195A (ja) * 2017-12-18 2019-07-04 旭化成株式会社 窒化物半導体発光素子
JP2021174876A (ja) * 2020-04-24 2021-11-01 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
US11637221B2 (en) 2017-11-09 2023-04-25 Asahi Kasei Kabushiki Kaisha Nitride semiconductor element, nitride semiconductor light emitting element, ultraviolet light emitting element
JP7340047B2 (ja) 2022-01-25 2023-09-06 日機装株式会社 窒化物半導体発光素子の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3102302B1 (fr) * 2019-10-17 2023-08-25 Commissariat Energie Atomique DIODE ELECTROLUMINESCENTE COMPRENANT UN SEMI-CONDUCTEUR A BASE D’AlN DOPE P PAR DES ATOMES DE MAGNESIUM
KR102315911B1 (ko) * 2020-01-08 2021-10-22 웨이브로드 주식회사 반도체 발광소자 및 이를 제조하는 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349338A (ja) * 1998-09-30 2000-12-15 Nec Corp ＧａＮ結晶膜、ＩＩＩ族元素窒化物半導体ウェーハ及びその製造方法
JP2002222772A (ja) * 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体基板の製造方法
US20050167683A1 (en) * 2004-01-29 2005-08-04 Lee Chang H. Sapphire/gallium nitride laminate having reduced bending deformation
WO2005099057A1 (ja) * 2004-03-31 2005-10-20 Nec Corporation 窒化物半導体発光素子用ウエハとその製造方法およびそのウエハから得られた窒化物半導体発光素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252261B1 (en) 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
US6946788B2 (en) * 2001-05-29 2005-09-20 Toyoda Gosei Co., Ltd. Light-emitting element
JP2003063897A (ja) * 2001-08-28 2003-03-05 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
JP2005116785A (ja) 2003-10-08 2005-04-28 Nippon Telegr & Teleph Corp <Ntt> 半導体材料薄膜の成長法
WO2011065745A2 (ko) 2009-11-27 2011-06-03 서울옵토디바이스주식회사 발광다이오드 패키지
EP2544220A4 (en) * 2010-03-05 2015-12-02 Namiki Precision Jewel Co Ltd SEMICONDUCTOR SUBSTRATE, PRODUCTION METHOD FOR THE SINGLE CRYSTAL SUBSTRATE, PRODUCTION PROCESS FOR A SINGLE CRYSTAL SUBSTRATE WITH A MULTILAYER FILM AND DEVICE MANUFACTURING METHOD
JP2012009695A (ja) 2010-06-25 2012-01-12 Showa Denko Kk 半導体発光素子の製造方法、半導体発光素子、電子機器及び機械装置
CN103503174A (zh) * 2011-05-02 2014-01-08 松下电器产业株式会社 超辐射发光二极管
JP6655389B2 (ja) 2012-03-21 2020-02-26 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ Ｉｉｉ−ｎテンプレートの製造方法およびｉｉｉ−ｎテンプレート
KR20130107791A (ko) * 2012-03-23 2013-10-02 엘지이노텍 주식회사 발광소자
JP6024533B2 (ja) * 2012-03-28 2016-11-16 日亜化学工業株式会社 サファイア基板及びその製造方法並びに窒化物半導体発光素子
US20160265140A1 (en) * 2012-10-31 2016-09-15 Namiki Seimitsu Houseki Kabushiki Kaisha Single crystal substrate, manufacturing method for single crystal substrate, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method
CN105102695B (zh) 2013-12-18 2018-06-12 日本碍子株式会社 复合基板和功能元件
CN105448852A (zh) * 2014-08-27 2016-03-30 群创光电股份有限公司 曲面电子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349338A (ja) * 1998-09-30 2000-12-15 Nec Corp ＧａＮ結晶膜、ＩＩＩ族元素窒化物半導体ウェーハ及びその製造方法
JP2002222772A (ja) * 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体基板の製造方法
US20050167683A1 (en) * 2004-01-29 2005-08-04 Lee Chang H. Sapphire/gallium nitride laminate having reduced bending deformation
WO2005099057A1 (ja) * 2004-03-31 2005-10-20 Nec Corporation 窒化物半導体発光素子用ウエハとその製造方法およびそのウエハから得られた窒化物半導体発光素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3442038A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637221B2 (en) 2017-11-09 2023-04-25 Asahi Kasei Kabushiki Kaisha Nitride semiconductor element, nitride semiconductor light emitting element, ultraviolet light emitting element
JP2019110195A (ja) * 2017-12-18 2019-07-04 旭化成株式会社 窒化物半導体発光素子
JP7049823B2 (ja) 2017-12-18 2022-04-07 旭化成株式会社 窒化物半導体発光素子
JP2021174876A (ja) * 2020-04-24 2021-11-01 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7340047B2 (ja) 2022-01-25 2023-09-06 日機装株式会社 窒化物半導体発光素子の製造方法

Also Published As

Publication number Publication date
US20190115499A1 (en) 2019-04-18
CN109075224B (zh) 2021-10-26
US10770621B2 (en) 2020-09-08
JP6830098B2 (ja) 2021-02-17
KR20180123084A (ko) 2018-11-14
JPWO2017175860A1 (ja) 2019-02-14
EP3442038A4 (en) 2019-11-06
CN109075224A (zh) 2018-12-21
KR102112249B1 (ko) 2020-05-18
EP3442038A1 (en) 2019-02-13

Similar Documents

Publication Publication Date Title
WO2017175860A1 (ja) 半導体ウェハ
JP4940317B2 (ja) 半導体発光素子及びその製造方法
US9793432B2 (en) Light emitting devices and methods of manufacturing the same
JP5549338B2 (ja) 紫外光放射用窒素化合物半導体ｌｅｄおよびその製造方法
JP5879225B2 (ja) 窒化物半導体テンプレート及び発光ダイオード
KR100568298B1 (ko) 외부양자효율이 개선된 질화물 반도체 및 그 제조방법
JP5145617B2 (ja) ｎ型窒化物半導体積層体およびそれを用いる半導体素子
JP2001160627A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
CN109075226B (zh) Iii族氮化物层叠体及iii族氮化物发光元件
KR20100093872A (ko) 질화물 반도체 발광소자 및 그 제조방법
JPWO2010032423A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子並びにランプ、ｉｉｉ族窒化物半導体発光素子ウエーハの発光波長分布のばらつき低減方法
JP6910341B2 (ja) 縦型紫外発光ダイオード
JP2005019872A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
WO2018051772A1 (ja) Ｉｉｉ族窒化物積層体、及び該積層体を有する半導体デバイス
TW201638378A (zh) Ｉｉｉ族氮化物積層體及具有該積層體之發光元件
WO2009142265A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
WO2010035849A1 (en) Group iii nitride-based compound semiconductor light-emitting device and production method therefor
CN106159052A (zh) 一种发光二极管外延片及其制造方法
JPH11220169A (ja) 窒化ガリウム系化合物半導体素子及びその製造方法
JP5873260B2 (ja) Ｉｉｉ族窒化物積層体の製造方法
JP2008235758A (ja) 化合物半導体エピタキシャル基板の製造方法
WO2010098163A1 (ja) 発光素子の製造方法および発光素子
JP2005085932A (ja) 発光ダイオード及びその製造方法
JP5392885B2 (ja) ＺｎＯ系半導体素子
JP2006100474A (ja) 発光ダイオードの製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018510677

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20187028964

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2017779237

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2017779237

Country of ref document: EP

Effective date: 20181108

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17779237

Country of ref document: EP

Kind code of ref document: A1