CN109075224B - 半导体晶片 - Google Patents

半导体晶片 Download PDF

Info

Publication number
CN109075224B
CN109075224B CN201780021775.9A CN201780021775A CN109075224B CN 109075224 B CN109075224 B CN 109075224B CN 201780021775 A CN201780021775 A CN 201780021775A CN 109075224 B CN109075224 B CN 109075224B
Authority
CN
China
Prior art keywords
layer
ltoreq
semiconductor wafer
type
sapphire substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780021775.9A
Other languages
English (en)
Other versions
CN109075224A (zh
Inventor
小幡俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Publication of CN109075224A publication Critical patent/CN109075224A/zh
Application granted granted Critical
Publication of CN109075224B publication Critical patent/CN109075224B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【课题】本发明的目的在于，在以蓝宝石基板作为基底基板的情况下，利用不降低位错密度的方法提供输出较高的半导体晶片、最终从该半导体晶片可以得到的半导体芯片。【解决方法】本发明涉及一种半导体晶片，在蓝宝石基板的一个面上具有包括n型层、活性层及p型层的元件层，其特征在于，该元件层的表面翘曲成凸状，其曲率为530km‑1以上800km‑1以下。

Description

半导体晶片
技术领域
本发明涉及新型的半导体晶片。具体地说，涉及以下所述的新型的半导体晶片：该半导体晶片在蓝宝石基板上具有包括n型层、活性层及p型层的元件层，该元件层的表面翘曲成凸状，其曲率达到特定的范围。
背景技术
发光二极管等使用的半导体晶片通常是利用金属有机化学气相沉积法(MOCVD法)、分子束外延法(MBE法)、或者氢化物气相外延法(HVPE法)等化学气相沉积法，在基底基板上生长用于发挥预期功能的元件层等制备而成的。其中，在形成元件层的部分例如包括由氮化铟(InN)、氮化镓(GaN)、氮化铝(AlN)的混晶构成的III族氮化物单晶层的情况下，通过控制III族元素即In、Ga、Al的混晶组分，能够制备在与各自的带隙能量(0.7eV(InN)、3.4eV(GaN)、6.1eV(AlN))相当的从红外区域到紫外区域的波长范围中呈高效率的发光元件。因此，使用了III族氮化物半导体的蓝色发光二极管组合荧光体后形成白色发光二极管，在以照明用途为代表的多种用途中被采用。
近年来，紫外发光二极管的研发得到发展，短波长的发光峰值波长例如发光峰值波长在350nm以下的紫外发光二极管的研发也得到发展。在紫外发光二极管中，根据III族氮化物结晶生长及紫外线的透射率的关系，进行了多种将蓝宝石基板用于基底基板的尝试(参照非专利文献1)。
但是，在将蓝宝石基板等与III族氮化物不同的异种材料基板用作基底基板的情况下，由于III族氮化物单晶层(元件层)与基底基板(蓝宝石基板)的晶格常数差较大，因而存在如下问题：在III族氮化物单晶层和基底基板的界面处，在III族氮化物单晶层中产生高密度的缺陷(位错密度)。其结果是，导致元件层中的缺陷密度也提高，存在光输出下降的问题。
【现有技术文献】
【非专利文献】
【非专利文献1】phys.stat.sol.(a)203,(2006)1815
因III族氮化物单晶层(元件层)与基底基板(蓝宝石基板)的晶格常数差较大而引起的位错密度的问题是本质上不可避免的问题。因此，在蓝宝石基板上生长位错密度降低的III族氮化物单晶层(元件层)非常困难。
发明内容
本发明的目的在于提供在以蓝宝石基板作为基底基板的情况下输出较高的半导体晶片，并最终从该半导体晶片可以得到的半导体发光元件。
本发明人等为了解决上述问题而进行了深入研究。并且，在使用蓝宝石基板的情况下研究各种各样的生长条件，并尝试了即使不能降低元件层的位错密度也能具有较高的光输出的半导体晶片的制备。其结果是，当所得到的半导体晶片在特定方向以特定的比率而翘曲的情况下，发现即使位错密度不能降低，也能够得到较高的输出，从而完成了本发明。
即，本发明的半导体晶片在蓝宝石基板的一个面上具有包括n型层、活性层及p型层的元件层，其特征在于，该元件层的表面翘曲成凸状，其曲率为530km-1以上800km-1以下。另外，元件层的表面不是指蓝宝石基板一侧，而是指最上位的元件层的表面。
发明效果
根据本发明，能够得到高输出的半导体晶片及半导体芯片。该半导体晶片即使在作为异种基板的蓝宝石基板上形成由III族氮化物单晶层构成的元件层时，虽然降低位错密度的效果较低，但是发挥较高的输出。因此，能够使用通用的蓝宝石基板制备具有紫外区域的发光峰值波长的半导体晶片，因而工业利用价值高。
附图说明
图1是在预备实验中求出n型AlGaN层的生长时的曲率和生长后的PL(Photoluminescence，光致发光)强度和(102)面摇摆曲线测定的半峰宽的关系的图。
图2是本发明的半导体晶片的形态的示意图。
图3是表示本发明的半导体发光元件(芯片)的结构的代表图。
具体实施方式
下面，参照附图说明本发明的实施方式。图3示出了用本发明的方法得到的半导体芯片的代表例。当然，半导体晶片具有多个图3的半导体芯片的结构，层结构等是半导体晶片和半导体芯片相同。
(半导体晶片的结构)
本发明的半导体晶片1在蓝宝石基板10的一个面上具有元件层90，元件层90包括n型层30、活性层40及p型层60。并且，其特征在于，该元件层将表面翘曲成凸状(图2)。
(半导体晶片的特征)
本发明的半导体晶片的特征在于，该元件层90的表面翘曲成凸状。并且，其特征在于，表示该翘曲的程度的曲率为530km-1以上800km-1以下。另外，曲率可以利用XRD(X-RayDiffraction，X射线衍射)、激光位移计、干涉显微镜进行测量。在本发明中，曲率是利用激光位移计测量的值。另外，该曲率是由形成电极前的半导体晶片中元件层90的表面求得的值。即，是指p型层60的最表面的曲率，在p型层60具有p型接触层62的情况下，是指p型接触层62的表面的曲率。并且，在表面的曲率由于测量部位而不同的情况下，是指三点以上的测量点的曲率的平均值。
当在蓝宝石基板10上形成元件层90时，例如在形成由III族氮化物单晶构成的元件层90的情况下，由于晶格常数的不同，在元件层90产生位错。虽然通过改进制备方法、设置缓冲层20等，进行了多种降低位错的尝试，但实际状况是很难改善。根据本发明，即使是存在某种程度的位错，也能够得到高输出的半导体晶片。虽然没有特别限制，但在本发明中，元件层90的位错密度是1×108～1×109[cm-2]。另外，该位错密度是利用透射电子显微镜测量的值，是确认了n型层30的位错密度的值。
在本发明中，蓝宝石基板10的元件层90的表面没有翘曲或者相反翘曲成凹状的情况下，光输出下降，因此不优选。通过将该元件层90的凸状面的曲率设为530km-1以上800km-1以下，可以发挥良好的效果，关于其理由，本发明人等是按照以下所述进行推定的。
本发明人等发现，当在蓝宝石基板10上以各种条件生长n型AlGaN层时，尽管(102)面的X射线摇摆曲线大致相同(700弱～800强[arcsec]，表示位错密度不变)，但是通过在某种程度上增大所得到的层叠体(n型AlGaN层表面)的曲率，可以提高n型AlGaN层的PL强度(参照图1)。根据该结果认为，表面如果翘曲成某种程度的凸状，则在活性层等中不会增加位错密度，而且抑制了杂质或点缺陷的取入。并且，发现通过将元件层90的表面的曲率设为530km-1以上800km-1以下，可以高效地提高光输出，并完成了本发明。
在本发明中，在元件层90的表面的曲率不足530km-1的情况下，光输出提高的效果较小，因此不优选。另一方面，在超过800km-1的情况下，半导体晶片自身的翘曲过大，研磨等后加工变困难，难以用作产品，因此不优选。并且，超过800km-1的半导体晶片的制备本身就困难。在考虑到光输出的提高及使用操作性、生产性等时，优选该曲率为600km-1以上800km-1以下，更优选600km-1以上750km-1以下。
下面，按照顺序对基板、各个层进行说明。
(蓝宝石基板)
蓝宝石基板10没有特别限制，可以使用利用公知的方法制备的公知的基板。该蓝宝石基板10的厚度没有特别限制，通常是300～600μm。
该蓝宝石基板10优选以(0001)面作为生长面(生长元件层的面)。
(关于适合的元件层90)
本发明的半导体晶片1在蓝宝石基板10上形成元件层90。元件层90的组分没有特别限制。其中，本发明的效果得到显著发挥的是该元件层90由III族氮化物单晶层构成的情况，尤其是其中由满足用AlxInyGazN(x、y、z是满足0.3≤x≤1.0、0≤y≤0.7、0≤z≤0.7的有理数，x+y+z＝1.0)表示的组分的AlGaInN层构成的情况。其理由是，III族氮化物单晶层特别是前述组分的AlxInyGazN层，和蓝宝石基板的晶格常数之差特别大，容易形成位错，其结果是具有光输出容易下降的倾向。本发明是在如以往这样高密度地产生位错、能观察到输出下降的半导体晶片的层结构中，不需变更层结构即可提高光输出。因此，本发明可以在元件层90含有Al的情况下发挥良好的效果。具体地，适合于发光峰值波长位于紫外区域、更具体是200～350nm范围的紫外发光二极管(晶片)。
在本发明中，虽然可以在蓝宝石基板10上直接形成元件层90，但是优选按照图3所示在形成缓冲层20后，形成元件层90。下面，对缓冲层20进行说明。
(缓冲层20)
在本发明中，在设置缓冲层的情况下，缓冲层20优选由III族氮化物单晶层构成，优选是满足用AlX1InY1GaZ1N(X1、Y1、Z1是满足0.8≤X1≤1、0≤Y1≤0.2、0≤Z1≤0.2的有理数，X1+Y1+Z1＝1.0)表示的组分的AlGaInN层。其中，在将本发明的半导体晶片1用于紫外发光二极管的情况下，优选0.9≤X1≤1、0≤Y1≤0.1、0≤Z1≤0.1，在考虑到生产性时，最优选采用由AlN构成的缓冲层20。
该缓冲层20的厚度没有特别限制，但优选0.01～5μm。该缓冲层20可以是单层，但也可以如下面详细叙述的那样是二层以上的多层。该多层可以是组分不同的层，也可以是组分相同但生长条件不同的层。所谓组分相同但生长条件不同的层，例如是指使作为生长条件之一的氮源气体的摩尔数与III族原料气体的摩尔数之比(V/III比)变化而生长的层。最优选的是，使V/III变化而生长的、由AlN构成的二层以上的层。并且，缓冲层20也可以是组分连续变化的倾斜层。
在本发明中，优选在该缓冲层20上形成元件层90。下面，对构成元件层90的各层进行说明。
(n型层30)
在本发明中，在蓝宝石基板10上，根据需要隔着所述缓冲层20形成n型层30。该n型层30是掺杂了n型掺杂剂的层。该n型层30没有特别限制，但优选包含例如Si作为掺杂剂、且杂质浓度达到1×1016～1×1021[cm-3]的范围，由此n型层30显示出n型的导电特性。掺杂剂材料也可以是Si以外的材料。
在本发明中，如前面所述，可以适用于发光峰值波长在200～350nm范围的紫外发光二极管。因此，n型层30优选由III族氮化物单晶体构成，优选由满足用AlX2InY2GaZ2N(X2、Y2、Z2是满足0.3≤X2≤1.0、0≤Y2≤0.7、0≤Z2≤0.7的有理数，X2+Y2+Z2＝1.0)表示的组分的AlGaInN层构成。n型层30可以是组分连续变化的倾斜层。并且，n型层30的厚度优选0.1～20μm。
(活性层40)
活性层40形成在所述n型层30上。活性层40例如只要由一层以上的阱层和势垒层构成即可。由阱层和势垒层构成的阱数可以是一个，也可以是两个以上的多个。在多个的情况下，虽然没有特别限制，但在考虑到氮化物半导体发光元件的生产性时，优选是10以下。并且，与n型层30接触的层，阱层和势垒层中哪个层都可以。
(势垒层)
活性层40由势垒层和阱层构成。并且，通常势垒层的带隙大于阱层。即，势垒层由比阱层高的Al组分比的AlGaInN层形成。如前面所述，本发明的半导体晶片可以适用于紫外发光二极管。因此，势垒层优选由满足用AlX3InY3GaZ3N(X3、Y3、Z3是满足0.3≤X3≤1.0、0≤Y3≤0.7、0≤Z3≤0.7的有理数，X3+Y3+Z3＝1.0)表示的组分的AlGaInN层构成。并且，势垒层42的厚度优选2～50nm。
(阱层)
阱层的带隙小于势垒层。即，阱层由比势垒层低的Al组分比的AlGaN的单晶体形成。如前面所述，本发明的半导体晶片可以适用于紫外发光二极管。因此，阱层优选由满足用AlX4InY4GaZ4N(X4、Y4、Z4是满足0.1≤X4≤0.9、0.1≤Y4≤0.8、0≤Z4≤0.8的有理数，X4+Y4+Z4＝1.0。其中，X3>X4，而且Z3≤Z4)表示的组分的AlGaInN层构成。并且，阱层41的厚度优选1～20nm。
(电子阻挡层50)
在本发明中，虽然可以在所述活性层40上直接形成p型层60，但是优选隔着电子阻挡层50形成p型层60。电子阻挡层50抑制由于施加电场而从n型层30向活性层40注入的电子的一部分泄露到p型层60一侧。因此，虽然电子阻挡层50也可以用后述的p型包层61替代，但是通过设置电子阻挡层50，能够降低p型包层的Al组分、而且使膜厚变薄，其结果是，可以得到降低驱动电压的效果。
在设置电子阻挡层50的情况下，优选电子阻挡层50的带隙大于所述活性层40(活性层中具有最大带隙的(最大的Al组分的)势垒层)及形成下面详述的p型层60的层的带隙。因此，优选电子阻挡层50由Al组分比高于这些层的AlInGaN所构成的单晶体形成。即，优选电子阻挡层50由Al组分高于其它任何层的AlInGaN单晶层构成。因此，电子阻挡层50优选由满足用AlX5InY5GaZ5N(X5、Y5、Z5是满足0.7≤X5≤1、0≤Y5≤0.3、0≤Z5≤0.3的有理数，X5+Y5+Z5＝1.0)表示的组分的AlInGaN层构成，特别优选由AlN单晶层构成。电子阻挡层50可以是组分连续变化的倾斜层。
并且，电子阻挡层50可以是非掺杂层或者p型层。在p型的情况下，优选包含p型的掺杂剂，例如Mg作为掺杂剂、且杂质浓度达到1×1016～1×1021[cm-3]的范围。电子阻挡层50的厚度优选1～50nm。
(p型层60)
在本发明中，在所述活性层40或者根据需要而设置的电子阻挡层50上形成p型层60。该p型层60没有特别限制，但是优选由p型包层61、及在上面形成有p电极80的p型接触层62构成。
(p型包层61)
本发明的半导体晶片1如前面所述可以适用于200～350nm范围的紫外发光二极管。因此，p型包层61优选由满足用AlX6InY6GaZ6N(X6、Y6、Z6是满足0.3≤X6≤1.0、0≤Y6≤0.7、0≤Z6≤0.7的有理数，X6+Y6+Z6＝1.0)表示的组分的AlInGaN层构成。
优选p型包层61中例如Mg作为掺杂剂、且杂质浓度达到1×1016～1×1021[cm-3]的范围。并且，p型包层61的厚度没有特别限制，但是优选在1nm以上1μm以下。
(p型接触层62)
在本发明中，优选在所述p型包层61上设置与p电极接触的p型接触层62。通过形成p型接触层62，能够容易实现与p电极80的欧姆接触，并且能够容易实现该接触阻值的降低。
在设置p型接触层62的情况下，优选p型接触层62的带隙是比p型包层61的带隙低的值。即，优选p型接触层62的Al组分比小于p型包层61的Al组分比。因此，优选p型接触层62由满足用AlX7InY7GaZ7N(X7、Y7、Z7是满足0≤X7≤0.99、0≤Y7≤1、0≤Z7≤1的有理数，X7+Y7+Z7＝1.0)表示的组分的AlInGaN层构成。最优选的是，p型接触层62用由GaN构成的单晶体形成。并且，优选例如Mg作为掺杂剂、且杂质浓度达到1×1016～1×1021[cm-3]的范围。p型接触层62的厚度没有特别限制，但是优选在1nm以上1000nm以下。在按照以上所述设置p型接触层62的情况下，在本发明中，测量该p型接触层62表面的曲率。
(n电极70)
n电极70形成在n型层30的露出面上。n电极70使用的材料可以举出各种材料，可以从公知的材料中选择。例如，可以使用Ti、Al、Rh、Cr、V、In、Ni及Pt、Au等。其中，优选使用Ti、Al、Rh、Cr、V、Ni、Au。该负电极可以是具有包括这些金属的合金或者氧化物的层的单层构造或者多层构造，基于欧姆特性及反射率的观点，优选的组合是Ti/Al/Au。厚度没有特别限制，但在考虑到生产的稳定性时，优选在2nm以上，上限是2μm。
(p电极80)
p电极80形成在p型接触层62上。优选该p电极80是对于紫外光具有较高透射性的p电极。具体地，对于265nm的光，透射率在60％以上，更优选70％以上。虽然没有特别限制，但是优选上限是100％，在工业上优选是90％以上。
p电极80使用的金属材料可以举出各种材料，可以从公知的材料中选择。例如，可以使用Ni、Cr、Au、Mg、Zn及Pd等。并且，透光性正电极可以是具有包括这些金属的合金或者氧化物的层的单层构造或者多层构造，优选的组合是Ni/Au。
在需要使p电极80具有透光性的情况下，膜厚越小越优选。具体是10nm以下，更优选5nm以下，下限是0.5nm。并且，在不需要使p电极80具有透光性的情况下，则不在此限，膜厚可以增厚。具体是500nm以下，更优选100nm以下，下限是0.5nm。
在本发明中，在半导体晶片具有n电极、p电极的部件作为半导体发光元件，把该半导体发光元件切割得到的部件作为半导体芯片。下面，对本发明的半导体晶片1的优选的制备方法进行说明。
(半导体晶片的制备方法)
(蓝宝石基板的准备)
本发明中，在蓝宝石基板10上形成元件层90来制备半导体晶片1。优选所使用的蓝宝石基板10在(0001)面上生长所述元件层。该(0001)面可以具有偏角，优选在倾斜0～5°的(0001)面上形成元件层。更优选沿m轴方向倾斜。
并且，优选(0001)面是平滑的，优选使用表面粗糙度约为0.2nm以下的面。并且，优选生长元件层90前的蓝宝石基板10的翘曲量(曲率半径)为10m以上。曲率半径的上限没有特别限制。
在本发明中，在所述蓝宝石基板10上形成元件层90。用于制备本发明的半导体晶片的条件没有特别限制，但是优选利用金属有机化学气相沉积法(MOCVD)法进行生长。并且，根据本发明人等的研究可知，为了使元件层90以满足本发明的范围的方式翘曲，在蓝宝石基板10上生长缓冲层或者元件层之前的条件很重要。具体地，优选当在蓝宝石基板10上生长缓冲层或者元件层之前，向MOCVD装置内导入某种程度的氧气。但是，该氧气的导入量的最佳值根据各装置的容量、形状等而不同，因而不能一概地限定。对于通常的MOCVD装置，优选在将蓝宝石基板设置在装置内之前，将装置敞开大约2分钟以上10分钟以下，从而向装置内导入氧气(空气)。在该操作之后，将蓝宝石基板10设置在MOCVD装置内，利用公知的方法进行热清洗等，形成缓冲层20或者元件层90即可。虽然导入氧气能够产生效果的理由尚不明确，但是认为少量残留的氧气影响到在蓝宝石基板10上最先形成的层的生长，可以使最终得到的元件层90翘曲成凸状。
并且，在MOCVD法中，在生长根据需要设置的缓冲层及n型层的期间，即使在加压状态下实施，也能够使元件层90翘曲成凸状。具体地，当在蓝宝石基板10上生长层时，优选在50～200Torr的压力下实施。虽然其理由尚不明确，但是认为在生长初期阶段将影响到在加压状态下形成的层的生长，可以使最终得到的元件层90翘曲成凸状。
另外，当然也可以采用导入氧气的方法及加压下的生长方法这两种方法。
在本发明中，元件层90可以直接形成在蓝宝石基板10上的(0001)面上，但是优选按照前面所述隔着缓冲层20来生长元件层90。下面，对缓冲层20的生长进行说明。
(缓冲层20的生长)
在本发明中，在设置缓冲层20的情况下，优选的组分如前面所述。在本发明中，虽然没有特别限制，但是优选利用金属有机化学气相沉积法(MOCVD)法进行生长。
在本发明的半导体晶片1中，为了将元件层90设为本发明的范围的曲率，优选采用上述的氧气导入法及/或50～200Torr的压力下的生长方法，并在缓冲层20的生长条件中控制V/III比。即，优选控制氮源气体的摩尔数与III族原料气体的摩尔数之比(V/III比)。关于生长后的曲率，V/III比越高则元件层90越翘曲成凸状。制备条件的V/III比的范围没有特别限制，但是优选设为50～10000。通过将V/III比设为上述范围，生长初期阶段的核形成尺寸不同，因而以后的生长核彼此的会合过程不同，由此推定可以得到翘曲的半导体晶片。
并且，作为特别优选的方法，优选至少通过两个阶段使缓冲层20生长。作为特别优选的条件，在第一生长工序中，调整原料气体流量使得V/III比达到2000以上10000以下，形成由AlN单晶体构成的第一缓冲层，然后，调整原料气体流量使得在第一缓冲层上V/III比达到50以上且小于2000，形成AlN单晶层。在第一生长工序之后，能够在使V/III比达到50以上且小于2000的范围中通过多个阶段生长AlN单晶层。但是，在考虑到操作性时，优选通过在第一生长工序之后进行第二生长工序这两个阶段形成缓冲层(第二缓冲层)。在这种情况下，优选使第二缓冲层比第一缓冲层厚。具体地，优选第一缓冲层的厚度为0.004μm以上0.5μm以下，优选第二缓冲层的厚度为0.006μm以上4.5μm以下。
另外，形成缓冲层20的条件可以采用公知的方法，可以在1100～1300℃、氢气或者氮气的流通状态下向蓝宝石基板10上供给氮源气体(例如氨气等)和III族原料气体(例如，三甲基铝气体、三甲基镓气体、三甲基铟气体等)，使得成为所期望的组分、厚度。
(n型层30的生长方法)
n型层30的生长方法也没有特别限制，优选利用MOCVD法进行生长。在不设置缓冲层20的情况下，在蓝宝石基板10上直接层叠该n型层30。生长n型层30的条件可以采用公知的方法。可以将在蓝宝石基板10上、缓冲层20上的生长条件设为相同的条件。
作为其它条件，例如n型层30除了Al、Ga原料气体和氨气以外，还可以供给n型掺杂剂进行生长。n型掺杂剂元素可以没有限制地使用Si、O等公知的元素，但是从容易控制等的观点讲，优选使用Si。并且，作为Si原料，可以使用甲硅烷(SiH4)、四乙基硅烷(TESi)等。
生长n型层30时的生长温度没有特别限制，但是优选900℃以上1100℃以下。生长速度优选0.1～2.0μm/h。并且，V/III比没有特别限制，但是为了在所述温度范围满足所述生长速度，优选1500～10000，更优选2000～5000。
(活性层40的生长方法)
然后，活性层40也可以与所述缓冲层20、n型层30一样利用MOCVD法进行生长，使得满足所期望的组分。形成活性层40的条件可以采用公知的方法。
作为其它条件，活性层40的生长温度没有特别限制，但是优选超过1000℃且在1200℃以下，优选超过1020℃且在1100℃以下。并且，活性层40生长时的V/III比没有特别限制，但是优选1000～10000，更优选1500～8000。并且，活性层40生长时的生长速度优选0.05～1.0μm/h，更优选0.1～0.8μm/h。优选该活性层的生长速度也设成使量子阱层及势垒层的层全部达到0.05～1.0μm/h的范围。
(电子阻挡层50的生长方法)
根据需要而形成的电子阻挡层50也可以利用MOCVD法进行生长。形成电子阻挡层50的条件可以采用公知的方法。
电子阻挡层50的生长温度没有特别限制，但是优选超过1020℃且在1200℃以下，优选超过1050℃且在1150℃以下。生长速度优选0.1μm～1.0μm/h，更优选0.1～0.8μm/h。并且，V/III比没有特别限制，但是优选2000～20000的范围，更优选在2500～15000的范围内进行生长。另外，电子阻挡层50也可以添加p型杂质而形成为p型。
电子阻挡层50除了Al及Ga原料气体和氨气以外，还可以供给p型杂质进行制备。p型杂质可以没有限制地使用公知的材料，但在考虑到p型杂质的活化能量等时，优选使用Mg。
(p型层60的生长方法)
(p型包层61)
p型包层61也可以利用MOCVD法进行生长。具体地，除了Al及Ga原料气体和氨气以外，还可以供给p型杂质进行制备。p型杂质可以没有限制地使用公知的材料，但在考虑到p型杂质的活化能量等时，优选使用Mg。
形成p型包层61的条件可以采用公知的方法。关于生长温度、生长速度、V/III比，优选采用对电子阻挡层50说明的条件。
(p型接触层62)
p型接触层62同样也可以利用MOCVD法进行生长，可以添加与p型包层61相同的杂质。
形成p型接触层62的条件可以采用公知的方法。生长温度没有特别限制，但是优选1000℃以上1080℃以下，更优选1020℃以上1050℃以下。生长速度也没有特别限制，但是优选0.03～1.0μm/h。并且，V/III比优选设定在2000～15000的范围内，更优选4000～12000，最优选6000～10000。
(n电极70的形成方法)
n电极70形成在所述n型层30的露出面上。n型层30的露出面通过蚀刻等方法形成。作为蚀刻的方法，可以适当举出反应性离子蚀刻、感应耦合等离子蚀刻等干式蚀刻。优选在形成所述n型层30的露出面后，利用酸或碱的溶液实施表面处理，以便去除蚀刻的损伤。并且，n电极的图案加工可以使用剥离法进行实施。
并且，将形成n电极用的金属进行沉积的方法，可以举出真空蒸镀、溅射、化学气相沉积法等，但优选真空蒸镀，以便排除电极金属中的杂质。n电极使用的材料如前面所述。
(p电极80的形成方法)
p电极80的图案加工优选使用剥离法。p电极80使用的金属材料如前面所述。将p电极80的金属进行沉积的方法，可以举出真空蒸镀、溅射、化学气相沉积法等，但优选真空蒸镀，以便排除电极金属中的杂质。
【实施例】
下面，举出实施例来详细地说明本发明，但本发明不限于以下的实施例。
实施例1
晶体生长用基板使用蓝宝石C面((0001)面)单晶体基板(Φ2英寸×厚度330μm)。在将MOCVD装置敞开5分钟后，将该蓝宝石基板设置在MOCVD装置内的基座上，然后流过13slm流量的氢气，同时将蓝宝石基板加热至1230℃，保持10分钟(热处理工序)。
(缓冲层20的形成)
然后，将蓝宝石基板的温度设为1180℃，设三甲基铝的流量为13.1μmol/min，设氨气的流量为1slm，调整原料气体的流量使得此时的V/III比达到3400，在总流量为10slm、压力为25Torr的条件下，形成厚度0.1μm的AlN单晶层作为第一缓冲层(第一生长工序，第一缓冲层的生长)。
然后，将在蓝宝石基板上层叠了第一缓冲层的AlN单晶层的基板的温度设为1180℃，设三甲基铝的流量为26μmol/min，设氨气的流量为0.5slm，调整原料气体的流量使得此时的V/III比达到850，在总流量为10slm、压力为25Torr的条件下，形成1.9μm的AlN单晶层作为第二缓冲层(第二生长工序，第二缓冲层的生长)。
(n型层30的形成)
然后，将基板温度设定为1050℃，设三甲基铝的流量为35μmol/min，设三甲基镓的流量为18μmol/min，设四乙基硅烷的流量为0.02μmol/min，设氨气的流量为1.5slm，在这样的条件下，形成Al组分70％、Ga组分30％、In组分0％的2.0μm的n型层30。在此期间装置内的压力为38Torr。此时，X射线摇摆曲线的半峰宽的值为(102)面：700arcsec。
(活性层40)
然后，将基板温度设定为1060℃，在温度固定后，设四乙基硅烷的流量为0.002μmol/min，设三甲基铝的流量为13.3μmol/min，设三甲基镓的流量为11.2μmol/min，除此之外是以与所述n型层的生长条件相同的条件，形成了7nm的Al0.7Ga0.3N势垒层。
然后，设三甲基镓的流量为40μmol/min，设三甲基铝的流量为2μmol/min，除此之外是以与生长所述n型层的条件相同的条件，形成了2nm的Al0.5Ga0.5N阱层。通过反复三次进行该阱层和势垒层的生长，形成了三重量子阱层。在此期间装置内的压力为38Torr。
(电子阻挡层50的形成)
然后，停止三甲基镓及四乙基硅烷的供给，将基板温度设定为1100℃。在温度固定后，按照1.0μmol/min供给双环戊二烯镁，除此之外是与所述n型层的生长条件相同的条件，形成了20nm的电子阻挡层50。此时，Al组分是100％。在此期间装置内的压力为38Torr。
(p型层60的形成)
(p型包层61的形成)
然后，在基板温度固定的状态下，按照1.0μmol/min供给双环戊二烯镁，除此之外是与所述n型层的生长条件相同的条件，形成了35nm的p型包层61。此时，Al组分为70％，Ga组分为30％，In组分为0％。在此期间装置内的压力为38Torr。
(p型接触层62的形成)
然后，在将基板温度变更为1030℃、将压力变更为150Torr后，设三甲基镓的流量为36.0μmol/min，设氨气的流量为2.5slm，设双环戊二烯镁的流量为0.66μmol/min，设载气流量(氢气)为3.5slm，在这样的条件下，形成了240nm的GaN层作为p型接触层62。在此期间装置内的压力为150Torr。这样，制备了半导体晶片。
利用激光位移计的方法测量了所得到的半导体晶片的元件层90(p型接触层62)的表面的曲率。半导体晶片的曲率是543km-1，结果在表1中示出。
(n电极70的形成)
在氮气氛围中、900℃的条件下，对所得到的半导体晶片进行了20分钟的热处理。然后，通过光刻在p型接触层62的表面形成预定的抗蚀剂图案，通过反应性离子蚀刻对未形成抗蚀剂图案的窗口部进行蚀刻，一直到n型层30的表面露出为止。然后，利用真空蒸镀法在n型层30的表面形成Ti(20nm)/Al(200nm)/Au(5nm)电极(负电极)作为n电极70，在氮气氛围中、810℃的条件下进行了1分钟的热处理。
(p电极80的形成)
然后，利用真空蒸镀法在p型接触层62的表面形成Ni(20nm)/Au(50nm)电极(正电极)作为p电极80，然后在氧气氛围中、550℃的条件下进行了3分钟的热处理，制备了氮化物半导体发光元件。
所得到的半导体发光元件在驱动电流30mA时的光输出及波长是0.44mW、272nm。在表1中汇总了结果。
实施例2
将实施例1中缓冲层20中(第一生长工序)的三甲基铝的流量设为13.1μmol/min，将此时的V/III比设为5100，除此之外是全部相同的条件，制备了半导体晶片、半导体发光元件。通过进行与实施例1一样的评价，在驱动电流30mA时的光输出及波长是0.87mW、269nm，半导体晶片的曲率是613km-1。结果在表1中示出。
实施例3
将实施例1中缓冲层20中(第一生长工序)的三甲基铝的流量为6.6μmol/min，将此时的V/III比设为6800，除此之外是全部相同的条件，制备了半导体晶片、半导体发光元件。通过进行与实施例1一样的评价，在驱动电流30mA时的光输出及波长是1.48mW、267nm，半导体晶片的曲率是701km-1。结果在表1中示出。
比较例1
(缓冲层20的形成)
将实施例1中把蓝宝石基板导入MOCVD装置前的敞开时间设为1分钟，不实施第一生长工序，除此之外是与第二生长工序相同的条件，生长了2μm的缓冲层20。
(n型层30及其后的层的形成)
n型层30及其后的层的生长条件等是进行与实施例1相同的操作，制备了半导体晶片、半导体发光元件。并且，测量了在该条件下形成n型层时的X射线摇摆曲线的半峰宽(102)面。
所得到的半导体发光元件在驱动电流30mA时的光输出及波长是0.32mW、260nm，半导体晶片的曲率是507km-1。在表1中汇总了结果。
【表1】
Figure GDA0002860673280000181
附图标记列表
1 半导体晶片
10 蓝宝石基板
20 缓冲层
30 n型层
40 活性层
50 电子阻挡层
60 p型层
61 p型包层
62 p型接触层
70 n电极
80 p电极

Claims (7)

1.一种半导体晶片，在蓝宝石基板的一个面上具有包括n型层、活性层及p型层的元件层，其特征在于，
该元件层的表面翘曲成凸状，其曲率为530km-1以上800km-1以下，
所述元件层由III族氮化物单晶层构成，
所述III族氮化物单晶层由满足用AlxInyGazN表示的组分的AlGaInN层构成，其中，x、y、z是满足0.3≤x≤1.0、0≤y≤0.7、0≤z≤0.7的有理数，x+y+z＝1.0。
2.根据权利要求1所述的半导体晶片，其特征在于，
所述蓝宝石基板的具有元件层的面是(0001)面。
3.根据权利要求1所述的半导体晶片，其特征在于，
在所述蓝宝石基板的一个面上和元件层之间，具有由Alx1Iny1Gaz1N构成的缓冲层，其中，x1、y1、z1是满足0.8≤x1≤1.0、0≤y1≤0.2、0≤z1≤0.2的有理数，x1+y1+z1＝1.0。
4.根据权利要求3所述的半导体晶片，其特征在于，
所述缓冲层至少具有第一缓冲层及第二缓冲层这两层。
5.一种带元件电路的半导体晶片，其特征在于，
在根据权利要求1～4中任意一项所述的半导体晶片的n型层上具有n电极，在p型层上具有p电极。
6.一种半导体发光元件的制备方法，其特征在于，
包括在制造了权利要求5所述的带元件电路的半导体晶片之后将该带元件电路的半导体晶片切割而作为半导体芯片的工序。
7.根据权利要求6所述的半导体发光元件的制备方法，其特征在于，
所述半导体发光元件是发光峰值波长在200～350nm范围的紫外发光二极管。
CN201780021775.9A 2016-04-08 2017-04-07 半导体晶片 Active CN109075224B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016077829 2016-04-08
JP2016-077829 2016-04-08
PCT/JP2017/014519 WO2017175860A1 (ja) 2016-04-08 2017-04-07 半導体ウェハ

Publications (2)

Publication Number Publication Date
CN109075224A CN109075224A (zh) 2018-12-21
CN109075224B true CN109075224B (zh) 2021-10-26

Family

ID=60001174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780021775.9A Active CN109075224B (zh) 2016-04-08 2017-04-07 半导体晶片

Country Status (6)

Country Link
US (1) US10770621B2 (zh)
EP (1) EP3442038A4 (zh)
JP (1) JP6830098B2 (zh)
KR (1) KR102112249B1 (zh)
CN (1) CN109075224B (zh)
WO (1) WO2017175860A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7049823B2 (ja) * 2017-12-18 2022-04-07 旭化成株式会社 窒化物半導体発光素子
US10937928B2 (en) 2017-11-09 2021-03-02 Asahi Kasei Kabushiki Kaisha Nitride semiconductor element, nitride semiconductor light emitting element, ultraviolet light emitting element
FR3102302B1 (fr) * 2019-10-17 2023-08-25 Commissariat Energie Atomique DIODE ELECTROLUMINESCENTE COMPRENANT UN SEMI-CONDUCTEUR A BASE D’AlN DOPE P PAR DES ATOMES DE MAGNESIUM
KR102315911B1 (ko) * 2020-01-08 2021-10-22 웨이브로드 주식회사 반도체 발광소자 및 이를 제조하는 방법
JP6814902B1 (ja) * 2020-04-24 2021-01-20 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7340047B2 (ja) 2022-01-25 2023-09-06 日機装株式会社 窒化物半導体発光素子の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045103A1 (en) * 2001-08-28 2003-03-06 Yasuhiko Suzuki Nitride III-V compound semiconductor substrate, its manufacturing method, manufacturing method of a semiconductor light emitting device, and manufacturing method of a semiconductor device
US20050167683A1 (en) * 2004-01-29 2005-08-04 Lee Chang H. Sapphire/gallium nitride laminate having reduced bending deformation
WO2005099057A1 (ja) * 2004-03-31 2005-10-20 Nec Corporation 窒化物半導体発光素子用ウエハとその製造方法およびそのウエハから得られた窒化物半導体発光素子
WO2011065745A2 (ko) * 2009-11-27 2011-06-03 서울옵토디바이스주식회사 발광다이오드 패키지
CN105448852A (zh) * 2014-08-27 2016-03-30 群创光电股份有限公司 曲面电子装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252261B1 (en) 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
JP2000349338A (ja) 1998-09-30 2000-12-15 Nec Corp ＧａＮ結晶膜、ＩＩＩ族元素窒化物半導体ウェーハ及びその製造方法
JP4595207B2 (ja) 2001-01-29 2010-12-08 パナソニック株式会社 窒化物半導体基板の製造方法
US6946788B2 (en) * 2001-05-29 2005-09-20 Toyoda Gosei Co., Ltd. Light-emitting element
JP2005116785A (ja) 2003-10-08 2005-04-28 Nippon Telegr & Teleph Corp <Ntt> 半導体材料薄膜の成長法
CN102792420B (zh) * 2010-03-05 2016-05-04 并木精密宝石株式会社 单晶衬底、单晶衬底的制造方法、带多层膜的单晶衬底的制造方法以及元件制造方法
JP2012009695A (ja) * 2010-06-25 2012-01-12 Showa Denko Kk 半導体発光素子の製造方法、半導体発光素子、電子機器及び機械装置
JP5958916B2 (ja) * 2011-05-02 2016-08-02 パナソニックＩｐマネジメント株式会社 スーパールミネッセントダイオード
JP6349298B2 (ja) 2012-03-21 2018-06-27 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ Ｉｉｉ−ｎ単結晶製造方法およびｉｉｉ−ｎ単結晶
KR20130107791A (ko) * 2012-03-23 2013-10-02 엘지이노텍 주식회사 발광소자
JP6024533B2 (ja) * 2012-03-28 2016-11-16 日亜化学工業株式会社 サファイア基板及びその製造方法並びに窒化物半導体発光素子
US20160265140A1 (en) * 2012-10-31 2016-09-15 Namiki Seimitsu Houseki Kabushiki Kaisha Single crystal substrate, manufacturing method for single crystal substrate, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method
WO2015093447A1 (ja) * 2013-12-18 2015-06-25 日本碍子株式会社 複合基板および機能素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045103A1 (en) * 2001-08-28 2003-03-06 Yasuhiko Suzuki Nitride III-V compound semiconductor substrate, its manufacturing method, manufacturing method of a semiconductor light emitting device, and manufacturing method of a semiconductor device
US20050167683A1 (en) * 2004-01-29 2005-08-04 Lee Chang H. Sapphire/gallium nitride laminate having reduced bending deformation
WO2005099057A1 (ja) * 2004-03-31 2005-10-20 Nec Corporation 窒化物半導体発光素子用ウエハとその製造方法およびそのウエハから得られた窒化物半導体発光素子
WO2011065745A2 (ko) * 2009-11-27 2011-06-03 서울옵토디바이스주식회사 발광다이오드 패키지
CN105448852A (zh) * 2014-08-27 2016-03-30 群创光电股份有限公司 曲面电子装置

Also Published As

Publication number Publication date
EP3442038A4 (en) 2019-11-06
CN109075224A (zh) 2018-12-21
JPWO2017175860A1 (ja) 2019-02-14
EP3442038A1 (en) 2019-02-13
KR102112249B1 (ko) 2020-05-18
WO2017175860A1 (ja) 2017-10-12
JP6830098B2 (ja) 2021-02-17
US10770621B2 (en) 2020-09-08
US20190115499A1 (en) 2019-04-18
KR20180123084A (ko) 2018-11-14

Similar Documents

Publication Publication Date Title
CN109075224B (zh) 半导体晶片
CN107851689B (zh) Ⅲ族氮化物半导体发光元件及其制造方法
CN107275187B (zh) 自支撑氮化镓层及其制备方法、退火方法
CN110112273B (zh) 一种深紫外led外延结构及其制备方法和深紫外led
US9224909B2 (en) GaN based light emitting devices utilizing dispersion bragg reflection layer
WO2011125449A1 (ja) 窒素化合物半導体発光素子およびその製造方法
JP6910341B2 (ja) 縦型紫外発光ダイオード
CN109075226B (zh) Iii族氮化物层叠体及iii族氮化物发光元件
US9246055B2 (en) Crystal growth method and semiconductor light emitting device
JPWO2010032423A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子並びにランプ、ｉｉｉ族窒化物半導体発光素子ウエーハの発光波長分布のばらつき低減方法
WO2018051772A1 (ja) Ｉｉｉ族窒化物積層体、及び該積層体を有する半導体デバイス
TW201638378A (zh) Ｉｉｉ族氮化物積層體及具有該積層體之發光元件
CN106653970A (zh) 一种发光二极管的外延片及其生长方法
WO2010035849A1 (en) Group iii nitride-based compound semiconductor light-emitting device and production method therefor
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP2017028076A (ja) Ｉｉｉ族窒化物発光素子の製造方法
JP2008244074A (ja) 窒化物半導体発光素子の製造方法
CN117199203A (zh) 发光二极管外延片及其制备方法、发光二极管
JP2005085932A (ja) 発光ダイオード及びその製造方法
CN107316800B (zh) 自支撑氮化镓层及其制备方法
JP7089176B2 (ja) 窒化アルミニウム膜の形成方法
CN108695416A (zh) 一种发光二极管外延片及其制备方法
WO2023286574A1 (ja) 紫外線発光素子用エピタキシャルウェーハ及びその製造方法
JP5648446B2 (ja) 半導体発光素子の製造方法
CN117810324A (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant