JP5648446B2 - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP5648446B2 JP5648446B2 JP2010265514A JP2010265514A JP5648446B2 JP 5648446 B2 JP5648446 B2 JP 5648446B2 JP 2010265514 A JP2010265514 A JP 2010265514A JP 2010265514 A JP2010265514 A JP 2010265514A JP 5648446 B2 JP5648446 B2 JP 5648446B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- type semiconductor
- regrowth
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
本発明は、半導体発光素子の製造方法に関する。
近年、短波長の光を発光する半導体発光素子用の半導体材料として、ＩＩＩ族窒化物半導体が注目を集めている。一般にＩＩＩ族窒化物半導体は、サファイア単結晶を始めとする種々の酸化物結晶、炭化珪素単結晶またはＩＩＩ−Ｖ族化合物半導体単結晶等を基板として、その上に有機金属気相化学反応法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）あるいは水素化物気相エピタキシー法（ＨＶＰＥ法）等によって積層されて形成される。
現在のところ広く一般に採用されている結晶成長方法は、基板としてサファイアやＳｉＣ、ＧａＮ、ＡｌＮ等を用い、その上に有機金属気相化学反応法（ＭＯＣＶＤ法）を用いて作製する方法である。たとえば、前述の基板を設置した反応管内にＩＩＩ族の有機金属化合物とＶ族の原料ガスを用い、温度７００℃〜１２００℃程度の領域でｎ型半導体層、発光層およびｐ型半導体層を成長させる。
そして、各半導体層の成長後、基板もしくはｎ型半導体層に負極を形成し、ｐ型半導体層に正極を形成することによって発光素子が得られる。
そして、各半導体層の成長後、基板もしくはｎ型半導体層に負極を形成し、ｐ型半導体層に正極を形成することによって発光素子が得られる。
しかしながら、基板上にｎ型半導体層と発光層とｐ型半導体層とを連続して順次積層する場合、これらの層が同一の成長室内で形成されるため、ｎ型半導体層を形成する際に用いた不純物が成長室内に付着する。そのため、成長室内に付着した不純物がｐ型半導体層に混入し、ｐ型半導体層の結晶性を低下させるという問題が生じていた。
このような問題を解決する技術としては、形成する半導体層の導電型に対応した複数の独立した成長室を用いて、導電型の異なる複数の半導体層を基板上に成膜する方法が提案されている（特許文献１）。
このような問題を解決する技術としては、形成する半導体層の導電型に対応した複数の独立した成長室を用いて、導電型の異なる複数の半導体層を基板上に成膜する方法が提案されている（特許文献１）。
また、ｎ型半導体層は一般的に、負極を設けるための層である第一ｎ型半導体層と、第一ｎ型半導体層と発光層との間の結晶格子の不整合を緩和させる機能を有する第二ｎ型半導体層と、から構成されている。また、発光層は、発光波長を調整するために組成を調整したＩｎＧａＮから構成されているため、発光層の格子定数と第一ｎ型半導体層の格子定数とは大きく異なる。このため、第二ｎ型半導体層は、第一ｎ型半導体層と発光層との間の結晶格子の不整合を緩和させることが求められる。このため、第二ｎ型半導体層は膜厚が大きく、かつ、高濃度のインジウムが含有されていることが求められる。
しかし、第二ｎ型半導体層の組成は第一ｎ型半導体層の組成と異なるため、互いの格子定数も異なる。また、高濃度のインジウムを第二ｎ型半導体層に含有させると、インジウムにより電子状態が変化するため、結晶中の原子間力が変化（格子緩和）する。このため、高濃度のインジウムを含有させた第二ｎ型半導体層を、臨界膜厚を超える厚さで第一ｎ型半導体層上に成長させると、第二ｎ型半導体層を構成する原子に原子間力の変化を回避する方向の力が働く。また、第二ｎ型半導体層を構成する結晶中に転位が発生することによって、第二ｎ型半導体層中の歪みエネルギーが放出され、格子緩和が生じる。このため、第二ｎ型半導体層の膜厚を大きくすると、第二ｎ型半導体層は本来の格子定数に近づいた状態で成長する。このため、第二ｎ型半導体層の結晶性が低下し、その後の工程において、結晶性の高い発光層を形成することができない。
一方、第二ｎ型半導体層の膜厚を薄くすると、第一ｎ型半導体層と発光層との間の結晶格子の不整合を十分に緩和することができないため、その後の工程において、結晶性の高い発光層を形成することができない。また、第二ｎ型半導体層のＩｎ組成を低くすると、第二ｎ型半導体層は本来の格子定数に近づいた状態で成長するため、第一ｎ型半導体層と発光層との間の結晶格子の不整合を十分に緩和することができない。そのため、その後の工程において、結晶性の高い発光層を形成することができない。このため、発光層の結晶性低下に起因する半導体発光素子の発光出力の低下が問題となっていた。
一方、第二ｎ型半導体層の膜厚を薄くすると、第一ｎ型半導体層と発光層との間の結晶格子の不整合を十分に緩和することができないため、その後の工程において、結晶性の高い発光層を形成することができない。また、第二ｎ型半導体層のＩｎ組成を低くすると、第二ｎ型半導体層は本来の格子定数に近づいた状態で成長するため、第一ｎ型半導体層と発光層との間の結晶格子の不整合を十分に緩和することができない。そのため、その後の工程において、結晶性の高い発光層を形成することができない。このため、発光層の結晶性低下に起因する半導体発光素子の発光出力の低下が問題となっていた。
本発明は上記課題に鑑みてなされたものであり、第二ｎ型半導体層の格子緩和に起因する発光層の結晶性の低下が生じにくく、高出力、かつ、低動作電圧の半導体発光素子およびその製造方法を提供することを課題とする。
上記の目的を達成するために、本発明は以下の手段を提供する。
〔１〕 基板上にＡｌｘＩｎｙＧａ１−ｘ−ｙＮなる組成（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）の下地層、第一ｎ型半導体層および第二ｎ型半導体層を順次積層した後に、前記基板温度を４００℃以下に降温する第一工程と、前記第二ｎ型半導体層上に、前記第二ｎ型半導体層よりもＩｎ組成の高い、前記第二ｎ型半導体層の再成長層を形成した後に、発光層およびｐ型半導体層を順次積層する第二工程と、を具備してなることを特徴とする半導体発光素子の製造方法。
〔２〕 前記第一工程が第一有機金属化学気相成長装置において行われ、前記第二工程が第二有機金属化学気相成長装置において行われることを特徴とする〔１〕に記載の半導体発光素子の製造方法。
〔３〕 前記第一工程において、窒素とアンモニアを含む雰囲気中で前記基板温度を４００℃以下に降温することを特徴とする〔１〕または〔２〕のいずれかに記載の半導体発光素子の製造方法。
〔４〕 前記再成長層を形成する前に、前記第二有機金属化学気相成長装置において、窒素とアンモニアを含む雰囲気中で、圧力１５ｋＰａ〜１００ｋＰａ、前記基板温度５００℃〜９００℃の条件下で熱処理を行うことを特徴とする〔２〕または〔３〕のいずれかに記載の半導体発光素子の製造方法。
〔５〕 前記再成長層を、１０ｎｍ〜２００ｎｍの膜厚で形成することを特徴とする〔１〕乃至〔４〕のいずれか一項に記載の半導体発光素子の製造方法。
〔６〕 前記再成長層に、Ｉｎを１％〜５％の組成で含有させることを特徴とする〔１〕乃至〔５〕のいずれか一項に記載の半導体発光素子の製造方法。
〔７〕 前記再成長層を形成する際の基板温度を、６００℃〜９００℃とすることを特徴とする〔１〕乃至〔６〕のいずれか一項に記載の半導体発光素子の製造方法。
〔８〕 基板上に下地層と第一ｎ型半導体層と第二ｎ型半導体層と、前記第二ｎ型半導体層よりもＩｎ組成の高い、前記第二ｎ型半導体層の再成長層と、発光層と、ｐ型半導体層とが積層されてなる半導体発光素子。
〔９〕 前記再成長層が、１０ｎｍ〜２００ｎｍの膜厚で形成されていることを特徴とする〔８〕に記載の半導体発光素子。
〔１０〕 前記再成長層に、Ｉｎが１％〜５％の組成で含有されていることを特徴とする〔７〕または〔９〕に記載の半導体発光素子。
〔１１〕 〔８〕乃至〔１０〕のいずれか一項に記載の半導体発光素子を備えることを特徴とするランプ。
〔１２〕 〔１１〕に記載のランプが組み込まれていることを特徴とする電子機器。
〔１３〕 〔１２〕に記載の電子機器が組み込まれていることを特徴とする機械装置。
〔１〕 基板上にＡｌｘＩｎｙＧａ１−ｘ−ｙＮなる組成（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）の下地層、第一ｎ型半導体層および第二ｎ型半導体層を順次積層した後に、前記基板温度を４００℃以下に降温する第一工程と、前記第二ｎ型半導体層上に、前記第二ｎ型半導体層よりもＩｎ組成の高い、前記第二ｎ型半導体層の再成長層を形成した後に、発光層およびｐ型半導体層を順次積層する第二工程と、を具備してなることを特徴とする半導体発光素子の製造方法。
〔２〕 前記第一工程が第一有機金属化学気相成長装置において行われ、前記第二工程が第二有機金属化学気相成長装置において行われることを特徴とする〔１〕に記載の半導体発光素子の製造方法。
〔３〕 前記第一工程において、窒素とアンモニアを含む雰囲気中で前記基板温度を４００℃以下に降温することを特徴とする〔１〕または〔２〕のいずれかに記載の半導体発光素子の製造方法。
〔４〕 前記再成長層を形成する前に、前記第二有機金属化学気相成長装置において、窒素とアンモニアを含む雰囲気中で、圧力１５ｋＰａ〜１００ｋＰａ、前記基板温度５００℃〜９００℃の条件下で熱処理を行うことを特徴とする〔２〕または〔３〕のいずれかに記載の半導体発光素子の製造方法。
〔５〕 前記再成長層を、１０ｎｍ〜２００ｎｍの膜厚で形成することを特徴とする〔１〕乃至〔４〕のいずれか一項に記載の半導体発光素子の製造方法。
〔６〕 前記再成長層に、Ｉｎを１％〜５％の組成で含有させることを特徴とする〔１〕乃至〔５〕のいずれか一項に記載の半導体発光素子の製造方法。
〔７〕 前記再成長層を形成する際の基板温度を、６００℃〜９００℃とすることを特徴とする〔１〕乃至〔６〕のいずれか一項に記載の半導体発光素子の製造方法。
〔８〕 基板上に下地層と第一ｎ型半導体層と第二ｎ型半導体層と、前記第二ｎ型半導体層よりもＩｎ組成の高い、前記第二ｎ型半導体層の再成長層と、発光層と、ｐ型半導体層とが積層されてなる半導体発光素子。
〔９〕 前記再成長層が、１０ｎｍ〜２００ｎｍの膜厚で形成されていることを特徴とする〔８〕に記載の半導体発光素子。
〔１０〕 前記再成長層に、Ｉｎが１％〜５％の組成で含有されていることを特徴とする〔７〕または〔９〕に記載の半導体発光素子。
〔１１〕 〔８〕乃至〔１０〕のいずれか一項に記載の半導体発光素子を備えることを特徴とするランプ。
〔１２〕 〔１１〕に記載のランプが組み込まれていることを特徴とする電子機器。
〔１３〕 〔１２〕に記載の電子機器が組み込まれていることを特徴とする機械装置。
本発明の半導体発光素子の製造方法によれば、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮなる組成（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）の下地層、第一ｎ型半導体層および第二ｎ型半導体層を順次積層した後に前記基板温度を４００℃以下に降温することにより、第二ｎ型半導体層の成長を停止するとともに、第一ｎ型半導体層と第二ｎ型半導体層の熱膨張係数差に起因した熱的歪みを緩和できる。また、第二ｎ型半導体層の表面マイグレーションが増加し、第二ｎ型半導体層の結晶性が向上する。また、第二ｎ型半導体層の成長を停止する際に基板温度を４００℃以下に降温することにより、第二ｎ型半導体層表面からの窒素の昇華が防がれ、第二ｎ型半導体層表面の結晶性低下を防ぐことができる。
また、第二ｎ型半導体層上に、前記第二ｎ型半導体層の再成長層を形成することにより、第二ｎ型半導体層全体の膜厚を大きくできる。また、第二ｎ型半導体層上に前記第二ｎ型半導体層よりもＩｎ組成の高い（Ｉｎ濃度の高い）再成長層を形成することにより、第一ｎ型半導体層と発光層との間の結晶格子の不整合を緩和できる。このため、第二ｎ型半導体層形成後の工程において、結晶性の高い発光層を第二ｎ型半導体層上に形成できる。このため、半導体発光素子の発光出力を向上できる。
また、第二ｎ型半導体層上に、前記第二ｎ型半導体層の再成長層を形成することにより、第二ｎ型半導体層全体の膜厚を大きくできる。また、第二ｎ型半導体層上に前記第二ｎ型半導体層よりもＩｎ組成の高い（Ｉｎ濃度の高い）再成長層を形成することにより、第一ｎ型半導体層と発光層との間の結晶格子の不整合を緩和できる。このため、第二ｎ型半導体層形成後の工程において、結晶性の高い発光層を第二ｎ型半導体層上に形成できる。このため、半導体発光素子の発光出力を向上できる。
本発明の半導体発光素子によれば、第二ｎ型半導体層上に、前記第二ｎ型半導体層の再成長層が形成されていることにより、第二ｎ型半導体層全体の膜厚が臨界膜厚を超える厚さで形成されていても、第二ｎ型半導体層の格子緩和を防ぐことができる。また、第二ｎ型半導体層上に前記第二ｎ型半導体層よりもＩｎ組成の高い再成長層が形成されているため、第一ｎ型半導体層と発光層との間の結晶格子の不整合を緩和できる。このため、結晶性の高い発光層が形成され、半導体発光素子の発光出力を向上できる。
以下、本発明の半導体発光素子１について、図１を用いて詳細に説明する。なお、以下の説明において参照する図面は、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
図１は、本発明の半導体発光素子１の一例を示した断面模式図である。
図１に示す本実施形態の半導体発光素子１は、基板１１と、基板１１上に積層された積層半導体層２０と、積層半導体層２０の上面に積層された透光性電極１５と、透光性電極１５上に積層されたｐ型ボンディングパッド電極１６と、積層半導体層２０の露出面２０ａ上に積層されたｎ型電極１７とを具備している。
図１に示す本実施形態の半導体発光素子１は、基板１１と、基板１１上に積層された積層半導体層２０と、積層半導体層２０の上面に積層された透光性電極１５と、透光性電極１５上に積層されたｐ型ボンディングパッド電極１６と、積層半導体層２０の露出面２０ａ上に積層されたｎ型電極１７とを具備している。
積層半導体層２０は、基板１１側から、少なくともｎ型半導体層１２、発光層１３、ｐ型半導体層１４がこの順に積層されている。また、図１に示すように、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４は、その一部がエッチング等の手段によって除去されており、除去された部分からｎ型半導体層１２の一部が露出されている。そして、ｎ型半導体層１２の露出面２０ａには、ｎ型電極１７が積層されている。
また、ｐ型半導体層１４の上面には、透光性電極１５およびｐ型ボンディングパッド電極１６が積層されている。これら、透光性電極１５およびｐ型ボンディングパッド電極１６によって、ｐ型電極１８が構成されている。
また、ｐ型半導体層１４の上面には、透光性電極１５およびｐ型ボンディングパッド電極１６が積層されている。これら、透光性電極１５およびｐ型ボンディングパッド電極１６によって、ｐ型電極１８が構成されている。
ｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する半導体としては、ＩＩＩ族窒化物半導体を用いることが好ましく、窒化ガリウム系化合物半導体を用いることがより好ましい。本発明におけるｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する窒化ガリウム系化合物半導体としては、一般式ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）で表わされる各種組成の半導体を何ら制限なく用いることができる。
本実施形態の半導体発光素子１は、ｐ型電極１８とｎ型電極１７との間に電流を通じることで、積層半導体層２０を構成する発光層１３から発光を発せられるようになっており、発光層１３からの光を、ｐ型ボンディングパッド電極１６の形成された側から取り出すフェイスアップマウント型の発光素子である。なお、本発明の半導体発光素子は、フリップチップ型の発光素子であってもよい。
以下、それぞれの構成について詳細に説明する。
以下、それぞれの構成について詳細に説明する。
＜基板１１＞
基板１１としては、例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、酸化ハフニウム、酸化タングステン、酸化モリブデン等からなる基板を用いることができる。上記基板の中でも、特に、ｃ面を主面とするサファイア基板を用いることが好ましい。また、基板１１の主面側に少なくとも規則的な凹凸形状を設けてもよい。
基板１１としては、例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、酸化ハフニウム、酸化タングステン、酸化モリブデン等からなる基板を用いることができる。上記基板の中でも、特に、ｃ面を主面とするサファイア基板を用いることが好ましい。また、基板１１の主面側に少なくとも規則的な凹凸形状を設けてもよい。
（バッファ層２１）
バッファ層２１は、設けられていなくてもよいが、基板１１と下地層２２との格子定数の違いを緩和して、基板１１の（０００１）Ｃ面上にＣ軸配向した単結晶層の形成を容易にするために、設けられていることが好ましい。
バッファ層２１は、設けられていなくてもよいが、基板１１と下地層２２との格子定数の違いを緩和して、基板１１の（０００１）Ｃ面上にＣ軸配向した単結晶層の形成を容易にするために、設けられていることが好ましい。
バッファ層２１は、単結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものが特に好ましいが、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものであってもかまわない。
バッファ層２１は、例えば、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１μｍ〜０．５μｍのものとすることができる。バッファ層２１の膜厚が０．０１μｍ未満であると、バッファ層２１により基板１１と下地層２２との格子定数の違いを緩和することができない場合がある。また、バッファ層２１の膜厚が０．５μｍを超えると、バッファ層２１としての機能には変化が無いのにも関わらず、バッファ層２１の成膜処理時間が長くなり、生産性が低下する問題がある。
バッファ層２１は、例えば、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１μｍ〜０．５μｍのものとすることができる。バッファ層２１の膜厚が０．０１μｍ未満であると、バッファ層２１により基板１１と下地層２２との格子定数の違いを緩和することができない場合がある。また、バッファ層２１の膜厚が０．５μｍを超えると、バッファ層２１としての機能には変化が無いのにも関わらず、バッファ層２１の成膜処理時間が長くなり、生産性が低下する問題がある。
バッファ層２１は、多結晶構造又は単結晶構造を有するものとすることができる。このような多結晶構造又は単結晶構造を有するバッファ層２１を基板１１上にＭＯＣＶＤ法またはスパッタ法にて成膜した場合、バッファ層２１のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
（下地層２２）
下地層２２の材料としては、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）を用いると結晶性の良い下地層２２を形成できるため特に好ましいが、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いてもかまわない。
下地層２２の膜厚は０．１μｍ以上であることが好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上であることが最も好ましい。下地層（ＡｌｘＧａ１−ｘＮ層）２２は１μｍ以上の膜厚で形成されることにより、結晶性が良好となる。また、半導体発光素子の小型化や、形成時間の短縮の観点により、下地層２２の膜厚は１０μｍ以下であることが好ましい。
下地層２２の材料としては、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）を用いると結晶性の良い下地層２２を形成できるため特に好ましいが、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いてもかまわない。
下地層２２の膜厚は０．１μｍ以上であることが好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上であることが最も好ましい。下地層（ＡｌｘＧａ１−ｘＮ層）２２は１μｍ以上の膜厚で形成されることにより、結晶性が良好となる。また、半導体発光素子の小型化や、形成時間の短縮の観点により、下地層２２の膜厚は１０μｍ以下であることが好ましい。
また、下地層２２の結晶性を良くするために、下地層２２には不純物をドーピングしないことが望ましい。
＜積層半導体層２０＞
（ｎ型半導体層１２）
ｎ型半導体層１２はさらに、後述する第１工程において形成されたｎコンタクト層（第一ｎ型半導体層）１２ａと、ｎクラッド層（第二ｎ型半導体層）１２ｂと、後述する第２工程において形成された、ｎクラッド層１２ｂの再成長層１２ｃと、から構成されている。
（ｎ型半導体層１２）
ｎ型半導体層１２はさらに、後述する第１工程において形成されたｎコンタクト層（第一ｎ型半導体層）１２ａと、ｎクラッド層（第二ｎ型半導体層）１２ｂと、後述する第２工程において形成された、ｎクラッド層１２ｂの再成長層１２ｃと、から構成されている。
（ｎコンタクト層１２ａ）
ｎコンタクト層１２ａは、ｎ型電極１７を設けるための層であり、図１に示すように、ｎ型電極１７を設けるための露出面２０ａが形成されている。
ｎコンタクト層１２ａの膜厚は、０．５〜５μｍであることが好ましく、２μｍ〜４μｍの範囲であることがより好ましい。ｎコンタクト層１２ａの膜厚が上記範囲内であると、ｎコンタクト層１２ａの結晶性が良好に維持される。
ｎコンタクト層１２ａは、ｎ型電極１７を設けるための層であり、図１に示すように、ｎ型電極１７を設けるための露出面２０ａが形成されている。
ｎコンタクト層１２ａの膜厚は、０．５〜５μｍであることが好ましく、２μｍ〜４μｍの範囲であることがより好ましい。ｎコンタクト層１２ａの膜厚が上記範囲内であると、ｎコンタクト層１２ａの結晶性が良好に維持される。
ｎコンタクト層１２ａは、ＡｌｘＧａ１−ｘＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましく、また、この層にはｎ型不純物（不純物）がドープされている。また、ｎコンタクト層１２ａにｎ型不純物が１×１０１７〜１×１０２０／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有されていることが好ましい。ｎ型不純物がｎコンタクト層１２ａにこの範囲内の濃度で含有されていることにより、ｎコンタクト層１２ａとｎ型電極１７との間の障壁の幅が狭くなりトンネル電流が生じやすくなる。そのため、ｎコンタクト層１２ａとｎ型電極１７との間の接触抵抗を低くできる。また、ｎコンタクト層１２ａに用いられるｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、Ｇｅ、Ｓｎ等が挙げられ、ＳｉおよびＧｅが好ましく、Ｓｉが最も好ましい。なお、本実施形態ではｎ型不純物（不純物）として５×１０１８／ｃｍ３程度のＳｉが含有されている。
（ｎクラッド層１２ｂ）
ｎクラッド層１２ｂは、ｎコンタクト層１２ａと発光層１３との間の結晶格子の不整合を緩和させる機能を有する。また、ｎクラッド層１２ｂは、発光層１３へのキャリアの注入とキャリアの閉じ込めを行なう層である。また、ｎクラッド層１２ｂは、再成長層１２ｃからｎコンタクト層１２ａへのＩｎの拡散を防ぐ機能を有する。
ｎクラッド層１２ｂは、ｎコンタクト層１２ａと発光層１３との間の結晶格子の不整合を緩和させる機能を有する。また、ｎクラッド層１２ｂは、発光層１３へのキャリアの注入とキャリアの閉じ込めを行なう層である。また、ｎクラッド層１２ｂは、再成長層１２ｃからｎコンタクト層１２ａへのＩｎの拡散を防ぐ機能を有する。
また、ｎクラッド層１２ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。なお、明細書中各元素の組成比を省略してＡｌＧａＮ、ＧａＩｎＮと記述する場合がある。
ｎクラッド層１２ｂは、単層または超格子構造のどちらの構造であっても構わない。また、ｎクラッド層１２ｂの膜厚は、５ｎｍ〜５００ｎｍであることが好ましい。ｎクラッド層１２ｂの膜厚が上記範囲内であると、ｎコンタクト層１２ａと発光層１３との間の結晶格子の不整合を十分に緩和できる。
一方、ｎクラッド層１２ｂの膜厚が５ｎｍ未満であると、ｎコンタクト層１２ａと発光層１３との間の結晶格子の不整合を十分に緩和できず、好ましくない。
また、ｎクラッド層１２ｂの膜厚が５００ｎｍを超えると、ｎクラッド層１２ｂの膜厚が臨界膜厚を超えるため、ｎクラッド層１２ｂを構成する結晶中に格子緩和が生じる。このため、ｎクラッド層１２ｂの結晶性が低下し、好ましくない。
また、ｎクラッド層１２ｂの膜厚が５００ｎｍを超えると、ｎクラッド層１２ｂの膜厚が臨界膜厚を超えるため、ｎクラッド層１２ｂを構成する結晶中に格子緩和が生じる。このため、ｎクラッド層１２ｂの結晶性が低下し、好ましくない。
本実施形態においては、ｎクラッド層１２ｂは、単層であってもよいが、組成の異なる２つの薄膜層を繰り返し成長させて１０ペア数（２０層）〜４０ペア数（８０層）からなる超格子構造であることが好ましい。ｎクラッド層１２ｂが超格子構造からなるものである場合、薄膜層の積層数が２０層以上であると、ｎコンタクト層１２ａと発光層１３との結晶格子の不整合をより効果的に緩和することができ、半導体発光素子１の出力を向上させる効果がより顕著となる。しかし、薄膜層の積層数が８０層を超えると、超格子構造が乱れやすくなる場合もあり、発光層１３に悪影響を来たす恐れが生じる。さらに、ｎクラッド層１２ｂの成膜処理時間が長くなり、生産性が低下する問題がある。
また、薄膜層の厚さはそれぞれ１０ｎｍ以下であることが好ましく、６ｎｍ以下であることがより好ましく、４ｎｍ以下であることがさらに好ましく、それぞれ１ｎｍ〜４ｎｍの範囲であることが最も好ましい。薄膜層がこの範囲内の膜厚で形成されていることにより、結晶欠陥の発生を防ぐことができる。一方、薄膜層の膜厚が１０ｎｍ超であると、結晶欠陥が入りやすくなるため好ましくない。
（再成長層１２ｃ）
再成長層１２ｃは、ｎクラッド層１２ｂの再成長層であり、ｎクラッド層１２ｂよりも高濃度（高組成）のＩｎが含有されている。
また、再成長層１２ｃは、１０ｎｍ〜２００ｎｍの膜厚で形成されていることが好ましい。再成長層１２ｃの膜厚が上記範囲内であると、第一ｎ型半導体層１２ａと発光層１３との間の結晶格子の不整合を十分緩和できる。また、ｎクラッド層１２ｂ表面の平坦性を向上することができる。また、ｎクラッド層１２ｂの成長を中断して第二ＭＯＣＶＤ装置の成長室内に移動し、その後ｎクラッド層１２ｂの成長を再開することによるｎクラッド層１２ｂの結晶性への影響を少なくすることができる。そのため、半導体発光素子の出力を向上させる効果がより顕著となる。
再成長層１２ｃは、ｎクラッド層１２ｂの再成長層であり、ｎクラッド層１２ｂよりも高濃度（高組成）のＩｎが含有されている。
また、再成長層１２ｃは、１０ｎｍ〜２００ｎｍの膜厚で形成されていることが好ましい。再成長層１２ｃの膜厚が上記範囲内であると、第一ｎ型半導体層１２ａと発光層１３との間の結晶格子の不整合を十分緩和できる。また、ｎクラッド層１２ｂ表面の平坦性を向上することができる。また、ｎクラッド層１２ｂの成長を中断して第二ＭＯＣＶＤ装置の成長室内に移動し、その後ｎクラッド層１２ｂの成長を再開することによるｎクラッド層１２ｂの結晶性への影響を少なくすることができる。そのため、半導体発光素子の出力を向上させる効果がより顕著となる。
一方、再成長層１２ｃの膜厚が１０ｎｍ未満であると、ｎコンタクト層１２ａと発光層１３との間の結晶格子の不整合を十分に緩和できず、再成長層１２ｃ（ｎクラッド層１２ｂ）上に結晶性の高い発光層１３を形成することができない。
また、再成長層１２ｃの膜厚が２００ｎｍを超えると、ｐ型半導体層１４を形成する際に用いられる第２有機金属化学気相成長装置の成長室内に、ｎ型半導体層１２を形成した後に残されるドーパントや堆積物の量が多くなり、ｎ型半導体層１２を形成する際に用いたドーパントや堆積物に起因するｐ型半導体層１４の不良が生じやすくなる。さらに再成長層１２ｃ成膜の際の処理時間が長くなり、生産性が低下する。
また、再成長層１２ｃの膜厚が２００ｎｍを超えると、ｐ型半導体層１４を形成する際に用いられる第２有機金属化学気相成長装置の成長室内に、ｎ型半導体層１２を形成した後に残されるドーパントや堆積物の量が多くなり、ｎ型半導体層１２を形成する際に用いたドーパントや堆積物に起因するｐ型半導体層１４の不良が生じやすくなる。さらに再成長層１２ｃ成膜の際の処理時間が長くなり、生産性が低下する。
また、再成長層１２ｃに含有されるＩｎ組成は、１％〜５％であることが好ましい。
再成長層１２ｃのＩｎ組成が上記範囲内であると、ｎコンタクト層１２ａと発光層１３との間の結晶格子の不整合を緩和できる。このため、結晶性の高い発光層１３が、再成長層１２ｃ（ｎクラッド層１２ｂ）上に形成される。
一方、再成長層１２ｃのＩｎ組成が１％未満であると、ｎコンタクト層１２ａと発光層１３との間の結晶格子の不整合を十分に緩和できず、好ましくない。
また、再成長層１２ｃのＩｎ組成が５％を超えると、再成長層１２ｃを構成する結晶中に格子緩和が生じる。このため、再成長層１２ｃの結晶性が低下し、好ましくない。
再成長層１２ｃのＩｎ組成が上記範囲内であると、ｎコンタクト層１２ａと発光層１３との間の結晶格子の不整合を緩和できる。このため、結晶性の高い発光層１３が、再成長層１２ｃ（ｎクラッド層１２ｂ）上に形成される。
一方、再成長層１２ｃのＩｎ組成が１％未満であると、ｎコンタクト層１２ａと発光層１３との間の結晶格子の不整合を十分に緩和できず、好ましくない。
また、再成長層１２ｃのＩｎ組成が５％を超えると、再成長層１２ｃを構成する結晶中に格子緩和が生じる。このため、再成長層１２ｃの結晶性が低下し、好ましくない。
＜発光層１３＞
発光層１３は、障壁層１３ａと井戸層１３ｂとが交互に複数積層された多重量子井戸構造からなる。また、多重量子井戸構造における積層数は３層から１０層であることが好ましく、４層から７層であることがさらに好ましい。
発光層１３は、障壁層１３ａと井戸層１３ｂとが交互に複数積層された多重量子井戸構造からなる。また、多重量子井戸構造における積層数は３層から１０層であることが好ましく、４層から７層であることがさらに好ましい。
（井戸層１３ｂ）
井戸層１３ｂの膜厚は、１５オングストローム以上５０オングストローム以下の範囲であることが好ましい。井戸層１３ｂの膜厚が上記範囲内であることにより、より高い発光出力を得ることができる。
また、井戸層１３ｂは、Ｉｎを含む窒化ガリウム系化合物半導体であることが好ましい。Ｉｎを含む窒化ガリウム系化合物半導体は、青色の波長領域の強い光を発光するものであるため、好ましい。また、井戸層１３ｂには、不純物をドープすることができる。また、本実施形態における不純物としてはＳｉを用いることが好ましい。ドープ量は１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３程度が好適である。
井戸層１３ｂの膜厚は、１５オングストローム以上５０オングストローム以下の範囲であることが好ましい。井戸層１３ｂの膜厚が上記範囲内であることにより、より高い発光出力を得ることができる。
また、井戸層１３ｂは、Ｉｎを含む窒化ガリウム系化合物半導体であることが好ましい。Ｉｎを含む窒化ガリウム系化合物半導体は、青色の波長領域の強い光を発光するものであるため、好ましい。また、井戸層１３ｂには、不純物をドープすることができる。また、本実施形態における不純物としてはＳｉを用いることが好ましい。ドープ量は１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３程度が好適である。
（障壁層１３ａ）
障壁層１３ａの膜厚は、２０オングストローム以上１００オングストローム未満の範囲であることが好ましい。障壁層１３ａの膜厚が薄すぎると、障壁層１３ａ上面の平坦化を阻害し、発光効率の低下やエージング特性の低下を引き起こす。また、障壁層１３ａの膜厚が厚すぎると、駆動電圧の上昇や発光の低下を引き起こす。このため、障壁層１３ａの膜厚は７０オングストローム以下であることがより好ましい。
また、障壁層１３ａは、ＧａＮやＡｌＧａＮのほか、井戸層を構成するＩｎＧａＮよりもＩｎ組成比の小さいＩｎＧａＮで形成することができる。中でも、ＧａＮが好適である。また、障壁層１３ａには、不純物をドープすることができる。本実施形態における不純物としてはＳｉを用いることが好ましい。ドープ量は１×１０１７ｃｍ−３〜１×１０１８ｃｍ−３程度が好適である。
障壁層１３ａの膜厚は、２０オングストローム以上１００オングストローム未満の範囲であることが好ましい。障壁層１３ａの膜厚が薄すぎると、障壁層１３ａ上面の平坦化を阻害し、発光効率の低下やエージング特性の低下を引き起こす。また、障壁層１３ａの膜厚が厚すぎると、駆動電圧の上昇や発光の低下を引き起こす。このため、障壁層１３ａの膜厚は７０オングストローム以下であることがより好ましい。
また、障壁層１３ａは、ＧａＮやＡｌＧａＮのほか、井戸層を構成するＩｎＧａＮよりもＩｎ組成比の小さいＩｎＧａＮで形成することができる。中でも、ＧａＮが好適である。また、障壁層１３ａには、不純物をドープすることができる。本実施形態における不純物としてはＳｉを用いることが好ましい。ドープ量は１×１０１７ｃｍ−３〜１×１０１８ｃｍ−３程度が好適である。
＜ｐ型半導体層１４＞
ｐ型半導体層１４は、通常、ｐクラッド層１４ａおよびｐコンタクト層１４ｂから構成される。また、ｐコンタクト層１４ｂがｐクラッド層１４ａを兼ねることも可能である。
ｐ型半導体層１４は、通常、ｐクラッド層１４ａおよびｐコンタクト層１４ｂから構成される。また、ｐコンタクト層１４ｂがｐクラッド層１４ａを兼ねることも可能である。
（ｐクラッド層１４ａ）
本実施形態におけるｐクラッド層１４ａは、発光層１３の上に形成されている。ｐクラッド層１４ａは、発光層１３へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐクラッド層１４ａとしては、発光層１３のバンドギャップエネルギーより大きくなる組成であり、発光層１３へのキャリアの閉じ込めができるものであれば特に限定されないが、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．４）からなるものであることが好ましい。ｐクラッド層１４ａが、このようなＡｌＧａＮからなるものである場合、発光層１３へのキャリアの閉じ込めの点で好ましい。
本実施形態におけるｐクラッド層１４ａは、発光層１３の上に形成されている。ｐクラッド層１４ａは、発光層１３へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐクラッド層１４ａとしては、発光層１３のバンドギャップエネルギーより大きくなる組成であり、発光層１３へのキャリアの閉じ込めができるものであれば特に限定されないが、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．４）からなるものであることが好ましい。ｐクラッド層１４ａが、このようなＡｌＧａＮからなるものである場合、発光層１３へのキャリアの閉じ込めの点で好ましい。
ｐクラッド層１４ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐクラッド層１４ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３であることが好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。また、ｐクラッド層１４ａは、組成の異なる薄膜を複数回積層してなる超格子構造であってもよいし、組成が一定の単層構造であってもよい。
（ｐコンタクト層１４ｂ）
ｐコンタクト層１４ｂは、正極（ｐ型電極）を設けるための層である。ｐコンタクト層１４ｂは、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．４）からなるものであることが、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。また、ｐコンタクト層１４ｂがｐ型不純物（不純物）を１×１０１８〜１×１０２１／ｃｍ３を５×１０１９〜５×１０２０／ｃｍ３の濃度で含有しているものである場合、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えばＭｇを用いることが特に好ましい。
ｐコンタクト層１４ｂは、正極（ｐ型電極）を設けるための層である。ｐコンタクト層１４ｂは、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．４）からなるものであることが、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。また、ｐコンタクト層１４ｂがｐ型不純物（不純物）を１×１０１８〜１×１０２１／ｃｍ３を５×１０１９〜５×１０２０／ｃｍ３の濃度で含有しているものである場合、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えばＭｇを用いることが特に好ましい。
また、ｐコンタクト層１４ｂは、ｐコンタクト下層とｐコンタクト上層とが積層してなり、ｐコンタクト下層にＭｇが１×１０１９／ｃｍ３〜１×１０２０／ｃｍ３程度の濃度で含有され、ｐコンタクト上層にＭｇが２×１０２０／ｃｍ３〜５×１０２０／ｃｍ３程度の濃度で含有されることが特に好ましい。これにより、透光性電極１５と接する部分（ｐコンタクト上層）は高濃度でＭｇが含有され、かつ、その表面は平坦に形成される。そのため、半導体発光素子１の発光出力をより向上させることが可能となる。
また、ｐコンタクト層１４ｂの膜厚は、特に限定されないが、１０〜５００ｎｍであることが好ましく、より好ましくは５０〜２００ｎｍである。ｐコンタクト層１４ｂの膜厚がこの範囲であると、発光出力の点で好ましい。
＜ｎ型電極１７＞
ｎ型電極１７は、ボンディングパットを兼ねており、積層半導体層２０のｎ型半導体層１２（ｎコンタクト層１２ａ）に接するように形成されている。このため、ｎ型電極１７を形成する際には、少なくともｐ半導体層１４および発光層１３の一部を除去してｎ型半導体層１２を露出させ、ｎ型半導体層１２の露出面２０ａ上にボンディングパッドを兼ねるｎ型電極１７を形成する。ｎ型電極１７としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
ｎ型電極１７は、ボンディングパットを兼ねており、積層半導体層２０のｎ型半導体層１２（ｎコンタクト層１２ａ）に接するように形成されている。このため、ｎ型電極１７を形成する際には、少なくともｐ半導体層１４および発光層１３の一部を除去してｎ型半導体層１２を露出させ、ｎ型半導体層１２の露出面２０ａ上にボンディングパッドを兼ねるｎ型電極１７を形成する。ｎ型電極１７としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
（透光性電極１５）
透光性電極１５は、ｐ型半導体層１４の上に積層されるものであり、ｐ型半導体層１４との接触抵抗が小さいものであることが好ましい。また、透光性電極１５は、発光層１３からの光を効率良く半導体発光素子１の外部に取り出すために、光透過性に優れたものであることが好ましい。また、透光性電極１５は、ｐ型半導体層１４の全面に渡って均一に電流を拡散させるために、優れた導電性を有していることが好ましい。
透光性電極１５は、ｐ型半導体層１４の上に積層されるものであり、ｐ型半導体層１４との接触抵抗が小さいものであることが好ましい。また、透光性電極１５は、発光層１３からの光を効率良く半導体発光素子１の外部に取り出すために、光透過性に優れたものであることが好ましい。また、透光性電極１５は、ｐ型半導体層１４の全面に渡って均一に電流を拡散させるために、優れた導電性を有していることが好ましい。
透光性電極１５の構成材料としては、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料が挙げられる。導電性の酸化物としては、ＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３−ＳｎＯ２））、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ））、ＡＺＯ（酸化アルミニウム亜鉛（ＺｎＯ−Ａｌ２Ｏ３））、ＧＺＯ（酸化ガリウム亜鉛（ＺｎＯ−Ｇａ２Ｏ３））、フッ素ドープ酸化錫、酸化チタン等があげられる。
また、透光性電極１５の構造は、従来公知の構造を含めて如何なる構造であってもよい。透光性電極１５は、ｐ型半導体層１４のほぼ全面を覆うように形成してもよく、また、隙間を開けて格子状や樹形状に形成してもよい。
（ｐ型ボンディングパッド電極１６）
ｐ型ボンディングパッド電極１６はボンディングパットを兼ねており、透光性電極１５の上に積層されている。ｐ型ボンディングパッド電極１６としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
ｐ型ボンディングパッド電極１６はボンディングパットを兼ねており、透光性電極１５の上に積層されている。ｐ型ボンディングパッド電極１６としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
また、ｐ型ボンディングパッド電極１６の電極面積としては、できるだけ大きい方がボンディング作業はしやすいが、発光の取り出しの妨げになる。具体的には、ボンディングボールの直径よりもわずかに大きい程度が好ましく、直径１００μｍの円形程度であることが一般的である。
（保護膜層）
図示しない保護膜層は、必要に応じて透光性電極１５の上面および側面と、ｎ型半導体層１２の露出面２０ａ、発光層１３およびｐ型半導体層１４の側面、ｎ型電極１７およびｐ型ボンディングパッド電極１６の側面や周辺部を覆うよう形成される。保護膜層を形成することにより、半導体発光素子１の内部への水分等の浸入を防止でき、半導体発光素子１の劣化を抑制することができる。
保護膜層としては、絶縁性を有し、３００〜５５０ｎｍの範囲の波長において８０％以上の透過率を有する材料を用いることが好ましく、例えば、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ニオブ（Ｎｂ２Ｏ５）、酸化タンタル（Ｔａ２Ｏ５）、窒化シリコン（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）等を用いることができる。このうちＳｉＯ２、Ａｌ２Ｏ３は、ＣＶＤ成膜で緻密な膜が容易に作製でき、より好ましい。
図示しない保護膜層は、必要に応じて透光性電極１５の上面および側面と、ｎ型半導体層１２の露出面２０ａ、発光層１３およびｐ型半導体層１４の側面、ｎ型電極１７およびｐ型ボンディングパッド電極１６の側面や周辺部を覆うよう形成される。保護膜層を形成することにより、半導体発光素子１の内部への水分等の浸入を防止でき、半導体発光素子１の劣化を抑制することができる。
保護膜層としては、絶縁性を有し、３００〜５５０ｎｍの範囲の波長において８０％以上の透過率を有する材料を用いることが好ましく、例えば、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ニオブ（Ｎｂ２Ｏ５）、酸化タンタル（Ｔａ２Ｏ５）、窒化シリコン（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）等を用いることができる。このうちＳｉＯ２、Ａｌ２Ｏ３は、ＣＶＤ成膜で緻密な膜が容易に作製でき、より好ましい。
本実施形態の半導体発光素子１によれば、ｎクラッド層１２ｂ上に、ｎクラッド層１２ｂの再成長層１２ｃが形成されていることにより、ｎクラッド層１２ｂ全体の膜厚が臨界膜厚を超える厚さで形成されていても、ｎクラッド層１２ｂの格子緩和を防ぐことができる。また、ｎクラッド層１２ｂ上に、ｎクラッド層１２ｂよりもＩｎ組成の高い再成長層１２ｃが形成されているため、ｎコンタクト層１２ａと発光層１３との間の結晶格子の不整合を緩和できる。このため、結晶性の高い発光層１３が形成され、半導体発光素子１の発光出力を向上できる。
また再成長層１２ｃが、１０ｎｍ〜２００ｎｍの膜厚で形成されていることにより、ｎコンタクト層１２ａと発光層１３との間の結晶格子の不整合を十分に緩和できる。
また、再成長層１２ｃにＩｎが、１％〜５％の組成で含有されていることにより、ｎコンタクト層１２ａと発光層１３との間の結晶格子の不整合を緩和できる。このため、再成長層１２ｃ（ｎクラッド層１２ｂ）上に、結晶性の高い発光層１３を形成できる。
また、再成長層１２ｃにＩｎが、１％〜５％の組成で含有されていることにより、ｎコンタクト層１２ａと発光層１３との間の結晶格子の不整合を緩和できる。このため、再成長層１２ｃ（ｎクラッド層１２ｂ）上に、結晶性の高い発光層１３を形成できる。
また、ｎクラッド層１２ｂが、ｎコンタクト層１２ａと、ｎクラッド層１２ｂよりもＩｎ組成の高い再成長層１２ｃとの間に位置していることにより、再成長層１２ｃからｎコンタクト層１２ａへのインジウムの拡散が防がれる。このため、再成長層１２ｃからのＩｎの拡散による、ｎコンタクト層１２の結晶性低下を防ぐことができる。
以上により、半導体発光素子１の発光出力の向上および動作電圧の低減を実現することができる。
以上により、半導体発光素子１の発光出力の向上および動作電圧の低減を実現することができる。
以下、半導体発光素子１の製造方法について、図面を適宜参照しながら詳細に説明する。
なお、以下の説明において参照する図面は、本発明を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子１の寸法関係とは異なっている。
なお、以下の説明において参照する図面は、本発明を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子１の寸法関係とは異なっている。
図１に示す、本発明の半導体発光素子１の製造方法は、一例として、まず、図２に示す積層半導体層２０を製造する。積層半導体層２０の製造方法は、基板１１上にバッファ層２１と下地層２２と第一ｎ型半導体層（ｎコンタクト層）１２ａと第二ｎ型半導体層（ｎクラッド層）１２ｂを順次積層する第一工程と、ｎクラッド層１２ｂ上にｎクラッド層１２ｂの再成長層１２ｃを形成した後に、発光層１３とｐ型半導体層１４とを順次積層する第二工程と、から概略構成されている。
以下、図２を用いて各工程について詳細に説明する。
以下、図２を用いて各工程について詳細に説明する。
＜第一工程＞
はじめに、例えば、サファイア等からなる基板１１を用意する。
次に、基板１１を第一ＭＯＣＶＤ装置（第一有機金属化学気相成長装置）の成長室内に設置し、ＭＯＣＶＤ法によって、基板１１上に、バッファ層２１を形成する。また、バッファ層２１をスパッタ法によって形成して、その後基板１１を第一ＭＯＣＶＤ装置の成長室内に移して下地層２２を形成してもよい。
はじめに、例えば、サファイア等からなる基板１１を用意する。
次に、基板１１を第一ＭＯＣＶＤ装置（第一有機金属化学気相成長装置）の成長室内に設置し、ＭＯＣＶＤ法によって、基板１１上に、バッファ層２１を形成する。また、バッファ層２１をスパッタ法によって形成して、その後基板１１を第一ＭＯＣＶＤ装置の成長室内に移して下地層２２を形成してもよい。
（下地層２２形成工程）
次いで、第一ＭＯＣＶＤ装置内でバッファ層２１上に下地層２２を積層する。なお、本発明では、一例として、サファイア等からなる基板１１上に、ＲＦスパッタリング法を用いてＡｌＮからなるバッファ層２１を形成し、さらに第一ＭＯＣＶＤ装置の成長室内で当該基板上に下地層２２を順次積層してもよい。
次いで、第一ＭＯＣＶＤ装置内でバッファ層２１上に下地層２２を積層する。なお、本発明では、一例として、サファイア等からなる基板１１上に、ＲＦスパッタリング法を用いてＡｌＮからなるバッファ層２１を形成し、さらに第一ＭＯＣＶＤ装置の成長室内で当該基板上に下地層２２を順次積層してもよい。
下地層２２は０．１μｍ以上の膜厚で形成することが好ましく、０．５μｍ以上とすることがより好ましく、１μｍ以上とすることが最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌｘＧａ１−ｘＮ層が得られやすい。また、半導体発光素子の小型化や、形成時間の短縮の観点により、下地層２２の膜厚は１０μｍ以下とすることが好ましい。
また、下地層２２の結晶性を良くするために、下地層２２には不純物をドーピングしないことが望ましい。
また、下地層２２の結晶性を良くするために、下地層２２には不純物をドーピングしないことが望ましい。
（ｎコンタクト層１２ａ形成工程）
次いで、前記下地層２２を有する基板上に、ｎコンタクト層（第一ｎ型半導体層）１２ａを積層する。
ｎコンタクト層１２ａを成長させる際には、水素雰囲気で、基板１１の温度を１０００℃〜１２００℃の範囲とすることが好ましい。
また、ｎコンタクト層１２ａを成長させる原料としては、トリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）などのＩＩＩ族金属の有機金属原料とアンモニア（ＮＨ３）などの窒素原料とを用い、熱分解によりバッファ層上にＩＩＩ族窒化物半導体層を堆積させる。ＭＯＣＶＤ装置の成長室内の圧力は１５〜８０ｋＰａとすることが好ましい。
次いで、前記下地層２２を有する基板上に、ｎコンタクト層（第一ｎ型半導体層）１２ａを積層する。
ｎコンタクト層１２ａを成長させる際には、水素雰囲気で、基板１１の温度を１０００℃〜１２００℃の範囲とすることが好ましい。
また、ｎコンタクト層１２ａを成長させる原料としては、トリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）などのＩＩＩ族金属の有機金属原料とアンモニア（ＮＨ３）などの窒素原料とを用い、熱分解によりバッファ層上にＩＩＩ族窒化物半導体層を堆積させる。ＭＯＣＶＤ装置の成長室内の圧力は１５〜８０ｋＰａとすることが好ましい。
（ｎクラッド層１２ｂ形成工程）
次いで、ｎコンタクト層１２ａ上に、ｎクラッド層１２ｂを形成する。ここで、超格子構造のｎクラッド層１２ｂを形成する工程では、膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｎ側第１層と、ｎ側第１層と組成が異なる膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｎ側第２層とを交互に２０層〜８０層繰返し積層する。また、ｎ側第一層および／またはｎ側第二層は、Ｉｎを含む窒化ガリウム系化合物半導体からなるものであることが好ましい。
また、ｎクラッド層１２ｂは、５ｎｍ〜５００ｎｍの膜厚で形成することが好ましい。
次いで、ｎコンタクト層１２ａ上に、ｎクラッド層１２ｂを形成する。ここで、超格子構造のｎクラッド層１２ｂを形成する工程では、膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｎ側第１層と、ｎ側第１層と組成が異なる膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｎ側第２層とを交互に２０層〜８０層繰返し積層する。また、ｎ側第一層および／またはｎ側第二層は、Ｉｎを含む窒化ガリウム系化合物半導体からなるものであることが好ましい。
また、ｎクラッド層１２ｂは、５ｎｍ〜５００ｎｍの膜厚で形成することが好ましい。
また、ｎクラッド層１２ｂを成長させる際の基板１１の温度は、６００℃〜８００℃の範囲とすることが好ましい。
また、ｎクラッド層１２ｂを成長させる際に用いるキャリアガスは窒素ガスのみであってもよいし、水素ガスと窒素ガスとの混合ガスであってもよい。
また、ｎクラッド層１２ｂを成長させる際に用いるキャリアガスは窒素ガスのみであってもよいし、水素ガスと窒素ガスとの混合ガスであってもよい。
また、ｎクラッド層１２ｂを成長させる原料としては、Ｇａ源としてたとえば、トリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）を用いることができる。また、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）を用いることができる。
また、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）を用いることができる。また、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などを用いることができる。また、ｎ型不純物（ドーパント）原料としては、たとえば、Ｓｉ原料であるモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）などを用いることができる。
また、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）を用いることができる。また、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などを用いることができる。また、ｎ型不純物（ドーパント）原料としては、たとえば、Ｓｉ原料であるモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）などを用いることができる。
また、ｎクラッド層１２ｂを成長させる際のＭＯＣＶＤ装置の成長室内の圧力は、特に限定されないが、結晶性の良好なｎクラッド層１２ｂを得るために、１５〜１００ｋＰａとすることが好ましく、１５〜８０ｋＰａとすることがより好ましい。
次いで、ＩＩＩ族窒化物の原料の供給を止め、ｎクラッド層１２ｂの成長を停止する。その後、基板１１の温度を、ｎクラッド層１２ｂの成長温度から４００℃以下の温度まで、６０℃／分以下の速度で降温する。
このとき、基板１１の温度を４００℃以下に降温することにより、ｎクラッド層１２ｂの成長を停止するとともに、ｎコンタクト層１２ａとｎクラッド層１２ｂの熱膨張係数差に起因した熱的歪みを緩和できる。また、基板１１の降温により、ｎクラッド層１２ｂの表面マイグレーションが増加するため、ｎクラッド層１２ｂの結晶性が向上する。このとき、窒素とアンモニアを含む雰囲気中で基板１１を降温することにより、ｎクラッド層１２ｂ表面からの窒素の昇華が防がれる。このため、ｎクラッド層１２ｂ表面の結晶性低下を防ぐことができる。基板の降温時のアンモニアの供給は基板温度４００℃まで行う。４００℃以下の基板温度ではアンモニアは供給してもよいし、供給しなくともよい。
また、ｎクラッド層１２ｂの成長温度から４００℃まで降温する際の降温速度を６０℃／分以下に制御することにより、降温中に基板１１に温度分布が生じることを防ぐことができる。そのため、ｎクラッド層１２ｂに熱的歪みが発生することを防止できる。
また、ｎクラッド層１２ｂの成長を停止する際に、成長室内にアンモニアを供給しながら基板１１の温度を４００℃以下に降温することにより、ｎクラッド層１２ｂ表面からの窒素の昇華が防がれる。このため、ｎクラッド層１２ｂ表面の結晶性低下を防ぐことができる。
また、ｎクラッド層１２ｂの成長を停止する際に、成長室内にアンモニアを供給しながら基板１１の温度を４００℃以下に降温することにより、ｎクラッド層１２ｂ表面からの窒素の昇華が防がれる。このため、ｎクラッド層１２ｂ表面の結晶性低下を防ぐことができる。
＜第二工程＞
第二工程は、第二ＭＯＣＶＤ装置（第二有機金属化学気相成長装置）において行うことが好ましい。第二ＭＯＣＶＤ装置において第二工程を行う場合は、まず、第一ＭＯＣＶＤ装置の成長室内からｎクラッド層１２ｂの形成された基板１１を取り出して、第二ＭＯＣＶＤ装置の成長室内に設置する。
第二工程は、第二ＭＯＣＶＤ装置（第二有機金属化学気相成長装置）において行うことが好ましい。第二ＭＯＣＶＤ装置において第二工程を行う場合は、まず、第一ＭＯＣＶＤ装置の成長室内からｎクラッド層１２ｂの形成された基板１１を取り出して、第二ＭＯＣＶＤ装置の成長室内に設置する。
また、第二ＭＯＣＶＤ装置において第二工程を行う場合は、再成長層１２ｃを形成する前に、ｎクラッド層１２ｂまでの各層の形成された基板１１に、窒素とアンモニアを含む雰囲気で熱処理温度５００℃〜９００℃の熱処理（サーマルクリーニング）を行うことが好ましい。ここで、熱処理の雰囲気は、窒素とアンモニアを含む雰囲気に代えて、例えば、窒素のみの雰囲気としてもよい。なお、水素のみの雰囲気中では、ｎクラッド層１２の表面が昇華し、結晶性の悪化を招くため好ましくない。また、このときの第二ＭＯＣＶＤ装置の成長室内の圧力は１５〜１００ｋＰａとすることが好ましく、７５〜９５ｋＰａとすることがより好ましい。成長室内の圧力が上記範囲内である場合、ｎクラッド層１２ｂ表面からのｎクラッド層１２ｂ構成成分の昇華を防止できる。
また、このような熱処理を行った場合、第一工程終了後に、ｎクラッド層１２ｂまでの各層の形成された基板１１が第一ＭＯＣＶＤ装置の成長室内から取り出されることによって、ｎクラッド層１２ｂの表面が汚染されたとしても、再成長層１２ｃを形成する前に汚染物質を除去することができる。その結果、結晶性の高い再成長層１２ｃを形成することができ、再成長層１２ｃ上に形成されるや発光層１３の結晶性がより一層良好なものとなる。
なお、ｎクラッド層１２ｂの表面が汚染されたままである場合、逆方向電流（ＩＲ）が十分に低くならなかったり、静電気放電（ＥＳＤ）耐圧が不足したりする恐れがあり、半導体発光素子１の信頼性が低下する。
なお、ｎクラッド層１２ｂの表面が汚染されたままである場合、逆方向電流（ＩＲ）が十分に低くならなかったり、静電気放電（ＥＳＤ）耐圧が不足したりする恐れがあり、半導体発光素子１の信頼性が低下する。
（再成長層１２ｃ形成工程）
次いで、ＭＯＣＶＤ法によって、ｎクラッド層１２ｂ上に、ｎクラッド層１２ｂの再成長層１２ｃを形成する。このとき、ｎクラッド層１２ｂ形成工程におけるｎクラッド層１２ｂの成長条件と、再成長層１２ｃの成長条件は、基板１１の温度とＩｎ含有組成以外は同一とすることが好ましい。
また、再成長層１２ｃは、１０ｎｍ〜２００ｎｍの膜厚で形成することが好ましい。
次いで、ＭＯＣＶＤ法によって、ｎクラッド層１２ｂ上に、ｎクラッド層１２ｂの再成長層１２ｃを形成する。このとき、ｎクラッド層１２ｂ形成工程におけるｎクラッド層１２ｂの成長条件と、再成長層１２ｃの成長条件は、基板１１の温度とＩｎ含有組成以外は同一とすることが好ましい。
また、再成長層１２ｃは、１０ｎｍ〜２００ｎｍの膜厚で形成することが好ましい。
また、再成長層１２ｃを成長させる際の基板１１の温度は、６００℃〜９００℃の範囲内とすることが好ましい。再成長層１２ｃ形成の際の基板１１の温度をこの範囲内とすることにより、結晶性の高い再成長層１２ｃを形成できる。
一方、再成長層１２ｃを成長させる際の基板１１の温度が６００℃未満であると、再成長層１２ｃの成長速度が低下するため、製造効率上好ましくない。また、再成長層１２ｃを成長させる際の基板１１の温度が９００℃を超えると、再成長層１２ｃ中のＩｎが昇華して再成長層１２ｃの結晶性が低下する。
一方、再成長層１２ｃを成長させる際の基板１１の温度が６００℃未満であると、再成長層１２ｃの成長速度が低下するため、製造効率上好ましくない。また、再成長層１２ｃを成長させる際の基板１１の温度が９００℃を超えると、再成長層１２ｃ中のＩｎが昇華して再成長層１２ｃの結晶性が低下する。
また、再成長層１２ｃを成長させる原料としては、ｎクラッド層１２ｂ形成工程における原料と同じものを用いることができる。また、再成長層１２ｃ成長の際には、Ｉｎ源をｎクラッド層１２ｂ成長の際よりも多く用いることにより、ｎクラッド層１２ｂよりもＩｎ組成の高い再成長層１２ｃを形成する。このとき、再成長層１２ｃのＩｎ含有組成が１％〜５％となるように、Ｉｎ源の供給量を調整することが好ましい。
（発光層１３形成工程）
次いで、多重量子井戸構造の発光層１３を形成する。まず、井戸層１３ｂと障壁層１３ａとを交互に繰返し積層する。このとき、ｎ型半導体層１２側及びｐ型半導体層１４側に障壁層１３ａが配されるように積層する。
井戸層１３ｂおよび障壁層１３ａの組成や膜厚は、所定の発光波長になるように適宜設定することができる。また、発光層１３の成長させる際の基板温度は６００〜９００℃とすることができ、キャリアガスとしては窒素ガスを用いる。
次いで、多重量子井戸構造の発光層１３を形成する。まず、井戸層１３ｂと障壁層１３ａとを交互に繰返し積層する。このとき、ｎ型半導体層１２側及びｐ型半導体層１４側に障壁層１３ａが配されるように積層する。
井戸層１３ｂおよび障壁層１３ａの組成や膜厚は、所定の発光波長になるように適宜設定することができる。また、発光層１３の成長させる際の基板温度は６００〜９００℃とすることができ、キャリアガスとしては窒素ガスを用いる。
（ｐ型半導体層１４形成工程）
次いで、ｐ型半導体層１４を形成する。ｐ型半導体層１４の形成は、発光層１３上にｐクラッド層１４ａと、ｐコンタクト層１４ｂとを順次積層すればよい。なお、ｐクラッド層１４ａを、超格子構造を含む層とする場合には、膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｐ側第一層と、ｐ側第一層と組成が異なる膜厚１００オングストローム以下ＩＩＩ族窒化物半導体からなるｐ側第二層とを交互に繰返し積層すればよい。
次いで、ｐ型半導体層１４を形成する。ｐ型半導体層１４の形成は、発光層１３上にｐクラッド層１４ａと、ｐコンタクト層１４ｂとを順次積層すればよい。なお、ｐクラッド層１４ａを、超格子構造を含む層とする場合には、膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｐ側第一層と、ｐ側第一層と組成が異なる膜厚１００オングストローム以下ＩＩＩ族窒化物半導体からなるｐ側第二層とを交互に繰返し積層すればよい。
その後、積層半導体層２０のｐ型半導体層１４上に透光性電極１５を積層し、例えば一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透光性電極１５を除去する。
続いて、例えばフォトリソグラフィーの手法によりパターニングして、所定の領域の積層半導体層２０の一部をエッチングしてｎコンタクト層１２ａの一部を露出させ、ｎコンタクト層１２ａの露出面２０ａにｎ型電極１７を形成する。
その後、透光性電極１５の上にｐ型ボンディングパッド電極１６を形成する。
以上のようにして、図１に示す半導体発光素子１が製造される。
続いて、例えばフォトリソグラフィーの手法によりパターニングして、所定の領域の積層半導体層２０の一部をエッチングしてｎコンタクト層１２ａの一部を露出させ、ｎコンタクト層１２ａの露出面２０ａにｎ型電極１７を形成する。
その後、透光性電極１５の上にｐ型ボンディングパッド電極１６を形成する。
以上のようにして、図１に示す半導体発光素子１が製造される。
本発明の半導体発光素子の製造方法によれば、基板１１上に下地層２１、ｎコンタクト層１２ａ、ｎクラッド層１２ｂを順次積層した後に基板１１の温度を４００℃以下に降温することにより、ｎクラッド層１２ｂの成長を停止するとともに、ｎコンタクト層１２ａとｎクラッド層１２ｂの熱膨張係数差に起因した熱的歪みを緩和できる。また、基板１１を降温することにより、ｎクラッド層１２ｂの表面マイグレーションが増加するため、ｎクラッド層１２ｂの結晶性を向上できる。
また、ｎクラッド層１２ｂの成長温度から４００℃まで降温する際の降温速度を６０℃／分以下に制御することにより、降温中に基板１１に温度分布が生じることを防ぐことができる。そのため、ｎクラッド層１２ｂに熱的歪みが発生することを防止できる。
また、ｎクラッド層１２ｂの成長を停止する際に、成長室内にアンモニアを供給しながら基板１１の温度を４００℃以下に降温することにより、ｎクラッド層１２ｂ表面からの窒素の昇華を防ぐことができる。このため、ｎクラッド層１２ｂ表面の結晶性低下を防ぐことができる。
また、ｎクラッド層１２ｂの成長を停止する際に、成長室内にアンモニアを供給しながら基板１１の温度を４００℃以下に降温することにより、ｎクラッド層１２ｂ表面からの窒素の昇華を防ぐことができる。このため、ｎクラッド層１２ｂ表面の結晶性低下を防ぐことができる。
また、ｎクラッド層１２ｂ上に、ｎクラッド層１２ｂの再成長層１２ｃを形成することにより、ｎクラッド層１２ｂ全体の膜厚を大きくできる。また、ｎクラッド層１２ｂ上にｎクラッド層１２ｂよりもＩｎ組成の高い再成長層１２ｃを形成することにより、ｎコンタクト層１２ａと発光層１３との間の結晶格子の不整合を緩和できる。また再成長層１２ｃを、１０ｎｍ〜２００ｎｍの膜厚で形成することにより、ｎコンタクト層１２ａと発光層１３との間の結晶格子の不整合を十分に緩和できる。
このため、ｎクラッド層１２ｂ形成後の工程において、結晶性の高い発光層１３をｎクラッド層１２ｂ上に形成できる。以上により、半導体発光素子１の発光出力を向上できる。
このため、ｎクラッド層１２ｂ形成後の工程において、結晶性の高い発光層１３をｎクラッド層１２ｂ上に形成できる。以上により、半導体発光素子１の発光出力を向上できる。
また、再成長層１２ｃを成長させる際の基板１１の温度は、６００℃〜９００℃の範囲内とすることにより、結晶性の高い再成長層１２ｃを形成できる。
また、再成長層１２ｃ成長の際に、再成長層１２ｃのＩｎ含有組成が１％〜５％となるようにＩｎ源の供給量を調整することにより、ｎコンタクト層１２ａと発光層１３との間の結晶格子の不整合を緩和できる。このため、再成長層１２ｃ（ｎクラッド層１２ｂ）上に、結晶性の高い発光層１３を形成できる。
また、再成長層１２ｃ成長の際に、再成長層１２ｃのＩｎ含有組成が１％〜５％となるようにＩｎ源の供給量を調整することにより、ｎコンタクト層１２ａと発光層１３との間の結晶格子の不整合を緩和できる。このため、再成長層１２ｃ（ｎクラッド層１２ｂ）上に、結晶性の高い発光層１３を形成できる。
以上により、再成長層１２ｃ上に結晶性の高い発光層１３を形成できる。そのため、半導体発光素子１の発光出力の向上を実現することができる。
＜ランプ３＞
本実施形態のランプ３は、本発明の半導体発光素子１を備えるものであり、上記の半導体発光素子１と蛍光体とを組み合わせてなるものである。本実施形態のランプ３は、当業者周知の手段によって当業者周知の構成とすることができる。例えば、本実施形態のランプ３においては、半導体発光素子１と蛍光体と組み合わせることによって発光色を変える技術を何ら制限されることなく採用できる。
本実施形態のランプ３は、本発明の半導体発光素子１を備えるものであり、上記の半導体発光素子１と蛍光体とを組み合わせてなるものである。本実施形態のランプ３は、当業者周知の手段によって当業者周知の構成とすることができる。例えば、本実施形態のランプ３においては、半導体発光素子１と蛍光体と組み合わせることによって発光色を変える技術を何ら制限されることなく採用できる。
図３は、図１に示した半導体発光素子１を備えるランプの一例を示した断面模式図である。図３に示すランプ３は、砲弾型のものであり、図１に示す半導体発光素子１が用いられている。図３に示すように、半導体発光素子１のｐ型ボンディングパッド電極１６がワイヤー３３で２本のフレーム３１、３２の内の一方（図３ではフレーム３１）に接続され、半導体発光素子１のｎ型電極１７（ボンディングパッド）がワイヤー３４で他方のフレーム３２に接続されることにより、半導体発光素子１が実装されている。また、半導体発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。
本実施形態のランプ３は、上記の半導体発光素子１が用いられてなるものであるので、高い発光出力が得られるものとなる。
また、本実施形態のランプ３を組み込んだバックライト、携帯電話、ディスプレイ、各種パネル類、コンピュータ、ゲーム機、照明などの電子機器や、それらの電子機器を組み込んだ自動車などの機械装置は、高い発光出力が得られる半導体発光素子１を備えたものとなる。特に、バックライト、携帯電話、ディスプレイ、ゲーム機、照明などのバッテリ駆動させる電子機器においては、高い発光出力が得られる半導体発光素子１を具備した優れた製品を提供することができるため、好ましい。
以下に、本発明の半導体発光素子の製造方法を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
（実施例１）
以下に示す方法により、図１に示す半導体発光素子１を製造した。
実施例１の半導体発光素子１では、第一ＭＯＣＶＤ炉の成長室内において、ＡｌＮからなるバッファ層２１を予め形成したサファイア基板１１上に、厚さ６μｍのアンドープＧａＮからなる下地層２２を形成した。このとき、下地層２２の形成の際の基板温度は１１００℃とした。
（実施例１）
以下に示す方法により、図１に示す半導体発光素子１を製造した。
実施例１の半導体発光素子１では、第一ＭＯＣＶＤ炉の成長室内において、ＡｌＮからなるバッファ層２１を予め形成したサファイア基板１１上に、厚さ６μｍのアンドープＧａＮからなる下地層２２を形成した。このとき、下地層２２の形成の際の基板温度は１１００℃とした。
その後、下地層２２上に厚さ２μｍのＳｉドープｎ型ＧａＮからなるｎコンタクト層１２ａを形成した。ｎコンタクト層１２ａのＳｉ不純物濃度は、５×１０１８／ｃｍ３程度とした。また、ｎコンタクト層１２ａ形成の際の基板温度は１０８０℃、成長室内の圧力は４０ｋＰａとした。
次に、ｎコンタクト層１２ａ上に、厚さ８０ｎｍの超格子構造からなるｎクラッド層１２ｂを形成した。なお、ｎクラッド層１２ｂを成長させる際の基板温度は７１０℃とした。
次に、ｎコンタクト層１２ａ上に、厚さ８０ｎｍの超格子構造からなるｎクラッド層１２ｂを形成した。なお、ｎクラッド層１２ｂを成長させる際の基板温度は７１０℃とした。
次に、ｎクラッド層１２ｂまで形成された基板１１を６０℃／分の降温速度で３００℃まで降温した。このとき、成長室内に窒素とアンモニアを供給しながら基板１１を降温した。
次いで、第一ＭＯＣＶＤ炉から取り出して、第二ＭＯＣＶＤ炉の成長室内に移した。次いで、ｎクラッド層１２ｂまでの各層の形成された基板１１を、窒素とアンモニアを含む雰囲気中で７５０℃の熱処理（サーマルクリーニング）を行った。また、このときの第二ＭＯＣＶＤ装置の成長室内の圧力は９５ｋＰａとした。
次いで、第一ＭＯＣＶＤ炉から取り出して、第二ＭＯＣＶＤ炉の成長室内に移した。次いで、ｎクラッド層１２ｂまでの各層の形成された基板１１を、窒素とアンモニアを含む雰囲気中で７５０℃の熱処理（サーマルクリーニング）を行った。また、このときの第二ＭＯＣＶＤ装置の成長室内の圧力は９５ｋＰａとした。
次いで、ｎクラッド層１２ｂ上に、クラッド層１２ｂの再成長層１２ｃを形成した。ここで、再成長層１２ｃは、以下に示す成長条件で成長させた。
「再成長層１２ｃの成長条件」
ｎクラッド層１２ｂ上に、超格子構造からなる、膜厚８０ｎｍの再成長層１２ｃを形成した。また、再成長層１２ｃを成長させる際の基板温度は７００℃とした。再成長層１２ｃはＩｎ組成が２％、膜厚が２ｎｍのＧａＩｎＮと膜厚２ｎｍのＧａＮとの超格子構造とした。
ｎクラッド層１２ｂ上に、超格子構造からなる、膜厚８０ｎｍの再成長層１２ｃを形成した。また、再成長層１２ｃを成長させる際の基板温度は７００℃とした。再成長層１２ｃはＩｎ組成が２％、膜厚が２ｎｍのＧａＩｎＮと膜厚２ｎｍのＧａＮとの超格子構造とした。
次いで、再成長層１２ｃ上に障壁層１３ａおよび井戸層１３ｂを５回積層し、最後に障壁層を設けた多重量子井戸構造の発光層１３を形成した。
その後、発光層１３上に厚さ２０ｎｍのＭｇドープ単層Ａｌ0.07Ｇａ0.93Ｎからなるｐクラッド層１４ａ、厚さ１７０ｎｍのＭｇドープｐ型ＧａＮからなるｐコンタクト層１４ｂを順に積層した。ｐコンタクト層１４ｂはｐコンタクト下層と、ｐコンタクト上層とを積層した構成とした。また、ｐコンタクト下層にはＭｇを５×１０１９／ｃｍ３の濃度で含有させ、ｐコンタクト上層にはＭｇを２×１０２０／ｃｍ３程度の濃度で含有させた。次いで、ｐコンタクト層１４ｂ上に、厚さ２００ｎｍのＩＴＯからなる透光性電極１５を一般に知られたフォトリソグラフィの手法により形成した。
次に、フォトリソグラフィの手法を用いてエッチングを施し、所望の領域にｎコンタクト層１２ａの露出面２０ａを形成し、その上にＴｉ／Ａｕの二層構造のｎ型電極１７を形成した。
また、透光性電極１５の上に、２００ｎｍのＡｌからなる金属反射層と８０ｎｍのＴｉからなるバリア層と１１００ｎｍのＡｕからなるボンディング層とからなる３層構造のｐ型ボンディングパッド構造１６を、フォトリソグラフィの手法を用いて形成した。
以上のようにして、実施例１の半導体発光素子１を得た。
また、透光性電極１５の上に、２００ｎｍのＡｌからなる金属反射層と８０ｎｍのＴｉからなるバリア層と１１００ｎｍのＡｕからなるボンディング層とからなる３層構造のｐ型ボンディングパッド構造１６を、フォトリソグラフィの手法を用いて形成した。
以上のようにして、実施例１の半導体発光素子１を得た。
このようにして得られた実施例１の半導体発光素子１の特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝２５ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１μＡであった。
（実施例２）
ｎクラッド層１２ｂを形成した後、基板１１を４００℃まで降温した以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝２５ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１μＡであった。
ｎクラッド層１２ｂを形成した後、基板１１を４００℃まで降温した以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝２５ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１μＡであった。
（参考例１）
実施例１の基板１１の降温において、基板１１を窒素のみの雰囲気中で降温した以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝２３ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．９μＡであった。
実施例１の基板１１の降温において、基板１１を窒素のみの雰囲気中で降温した以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝２３ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．９μＡであった。
（実施例３）
実施例１の熱処理（サーマルクリーニング）の際の圧力を１００ｋＰａとした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝２５ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．３μＡであった。
実施例１の熱処理（サーマルクリーニング）の際の圧力を１００ｋＰａとした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝２５ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．３μＡであった。
（実施例４）
実施例１の熱処理（サーマルクリーニング）の際の圧力を５０ｋＰａとした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝２４ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．５μＡであった。
実施例１の熱処理（サーマルクリーニング）の際の圧力を５０ｋＰａとした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝２４ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．５μＡであった。
（実施例５）
実施例１の熱処理（サーマルクリーニング）の際の基板温度を８５０℃とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．８Ｖ、発光出力Ｐｏ＝２４ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．４μＡであった。
実施例１の熱処理（サーマルクリーニング）の際の基板温度を８５０℃とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．８Ｖ、発光出力Ｐｏ＝２４ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．４μＡであった。
（実施例６）
実施例１の熱処理（サーマルクリーニング）の際の基板温度を６５０℃とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝２３ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．２μＡであった。
実施例１の熱処理（サーマルクリーニング）の際の基板温度を６５０℃とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝２３ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．２μＡであった。
（参考例２）
実施例１の再成長層１２ｃを膜厚１２０ｎｍで形成した以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．８Ｖ、発光出力Ｐｏ＝２３ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．７μＡであった。
実施例１の再成長層１２ｃを膜厚１２０ｎｍで形成した以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．８Ｖ、発光出力Ｐｏ＝２３ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．７μＡであった。
（実施例７）
実施例１の再成長層１２ｃを膜厚４０ｎｍで形成した以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝２２ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．２μＡであった。
実施例１の再成長層１２ｃを膜厚４０ｎｍで形成した以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝２２ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．２μＡであった。
（参考例３）
実施例１の再成長層１２ｃ形成の際の基板温度を８００℃とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝２４ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．９μＡであった。
実施例１の再成長層１２ｃ形成の際の基板温度を８００℃とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝２４ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．９μＡであった。
（実施例８）
実施例１の再成長層１２ｃ形成の際の基板温度を６００℃とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝２３ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．３μＡであった。
実施例１の再成長層１２ｃ形成の際の基板温度を６００℃とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝２３ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．３μＡであった。
（参考例４）
実施例１の再成長層１２ｃのＩｎ組成を３％とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．８Ｖ、発光出力Ｐｏ＝２２ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．８μＡであった。
実施例１の再成長層１２ｃのＩｎ組成を３％とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．８Ｖ、発光出力Ｐｏ＝２２ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．８μＡであった。
（実施例９）
実施例１の再成長層１２ｃのＩｎ組成を１％とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝２３ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．２μＡであった。
実施例１の再成長層１２ｃのＩｎ組成を１％とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝２３ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．２μＡであった。
（参考例５）
実施例１の熱処理（サーマルクリーニング）を行わなかったこと以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝２３ｍＷ、逆方向電流IR（＠２０Ｖ）＝１．０μＡであった。
実施例１の熱処理（サーマルクリーニング）を行わなかったこと以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝２３ｍＷ、逆方向電流IR（＠２０Ｖ）＝１．０μＡであった。
（参考例６）
半導体層２０を第一ＭＯＣＶＤ炉で一貫成長させ、熱処理（サーマルクリーニング）を行わなかったこと以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝２２ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１μＡであった。
半導体層２０を第一ＭＯＣＶＤ炉で一貫成長させ、熱処理（サーマルクリーニング）を行わなかったこと以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝２２ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１μＡであった。
（比較例１）
半導体層２０を第一ＭＯＣＶＤ炉で一貫成長させて熱処理（サーマルクリーニング）を行わず、また、再成長層１２ｃを形成しなかった以外は実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝１５ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．８μＡであった。
半導体層２０を第一ＭＯＣＶＤ炉で一貫成長させて熱処理（サーマルクリーニング）を行わず、また、再成長層１２ｃを形成しなかった以外は実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝１５ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．８μＡであった。
（比較例２）
ｎクラッド層１２ｂを形成した後、基板１１を５００℃まで降温した以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．８Ｖ、発光出力Ｐｏ＝１０ｍＷ、逆方向電流IR（＠２０Ｖ）＝５μＡであった。
ｎクラッド層１２ｂを形成した後、基板１１を５００℃まで降温した以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．８Ｖ、発光出力Ｐｏ＝１０ｍＷ、逆方向電流IR（＠２０Ｖ）＝５μＡであった。
（比較例３）
実施例１の再成長層１２ｃを膜厚３００ｎｍで形成した以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．８Ｖ、発光出力Ｐｏ＝１０ｍＷ、逆方向電流IR（＠２０Ｖ）＝５．０μＡであった。
実施例１の再成長層１２ｃを膜厚３００ｎｍで形成した以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．８Ｖ、発光出力Ｐｏ＝１０ｍＷ、逆方向電流IR（＠２０Ｖ）＝５．０μＡであった。
（比較例４）
実施例１の再成長層１２ｃを膜厚５ｎｍで形成した以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝３．１Ｖ、発光出力Ｐｏ＝１８ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．２μＡであった。
実施例１の再成長層１２ｃを膜厚５ｎｍで形成した以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝３．１Ｖ、発光出力Ｐｏ＝１８ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．２μＡであった。
（比較例５）
実施例１の再成長層１２ｃ形成の際の基板温度を１０００℃とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝１４ｍＷ、逆方向電流IR（＠２０Ｖ）＝２．３μＡであった。
実施例１の再成長層１２ｃ形成の際の基板温度を１０００℃とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝１４ｍＷ、逆方向電流IR（＠２０Ｖ）＝２．３μＡであった。
（比較例６）
実施例１の再成長層１２ｃ形成の際の基板温度を５００℃とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝１７ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．３μＡであった。
実施例１の再成長層１２ｃ形成の際の基板温度を５００℃とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝１７ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．３μＡであった。
（比較例７）
実施例１の再成長層１２ｃのＩｎ組成を７％とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．８Ｖ、発光出力Ｐｏ＝１３ｍＷ、逆方向電流IR（＠２０Ｖ）＝１０．０μＡであった。
実施例１の再成長層１２ｃのＩｎ組成を７％とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝２．８Ｖ、発光出力Ｐｏ＝１３ｍＷ、逆方向電流IR（＠２０Ｖ）＝１０．０μＡであった。
（比較例８）
実施例１の再成長層１２ｃのＩｎ組成を０．０５％とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝１６ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１μＡであった。
実施例１の再成長層１２ｃのＩｎ組成を０．０５％とした以外は、実施例１と同様な操作を行った。得られた半導体発行素子１の特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝１６ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１μＡであった。
実施例１〜実施例９、参考例１〜６、比較例１〜比較例８の半導体発光素子の順方向電圧、発光出力（Ｐｏ）、逆方向電流（ＩＲ）の結果を表１に示す。
なお、実施例及び比較例の半導体発光素子１についての順方向電圧Ｖｆは、プローブ針による通電で電流印加値２０ｍＡにおける電圧を測定したものである。同じく、実施例及び比較例の半導体発光素子１についての発光出力（Ｐｏ）は、それぞれＴＯ−１８缶パッケージに実装し、テスターによって印加電流２０ｍＡにおける発光出力を測定したものである。また、逆方向電流（ＩＲ）は、発光素子に対して端子を逆方向に２０Ｖ印加した時の漏れ電流を測定した時の値である。
なお、実施例及び比較例の半導体発光素子１についての順方向電圧Ｖｆは、プローブ針による通電で電流印加値２０ｍＡにおける電圧を測定したものである。同じく、実施例及び比較例の半導体発光素子１についての発光出力（Ｐｏ）は、それぞれＴＯ−１８缶パッケージに実装し、テスターによって印加電流２０ｍＡにおける発光出力を測定したものである。また、逆方向電流（ＩＲ）は、発光素子に対して端子を逆方向に２０Ｖ印加した時の漏れ電流を測定した時の値である。
表１に示すように、実施例１〜実施例９の半導体発光素子１はいずれも、逆方向電流（ＩＲ）が低く、また、比較的低い順方向電圧が得られた。また、いずれの半導体発光素子１も、発光出力（Ｐｏ）が２０ｍＷ以上となり、高輝度で低消費電力であった。また、サーマルクリーニングを行った実施例１〜実施例１３の半導体発光素子１では特に高い効果が見られた。
一方、比較例１〜比較例８で得られた半導体発光素子１では、実施例１〜実施例９と比較して発光出力（Ｐｏ）が低く、順方向電圧が比較的高く、かつ、逆方向電流（ＩＲ）の値が大きかった。特に、再成長層を形成しなかった比較例１では、その差が顕著となった。
一方、比較例１〜比較例８で得られた半導体発光素子１では、実施例１〜実施例９と比較して発光出力（Ｐｏ）が低く、順方向電圧が比較的高く、かつ、逆方向電流（ＩＲ）の値が大きかった。特に、再成長層を形成しなかった比較例１では、その差が顕著となった。
以上により、実施例１〜実施例９で得られた半導体発光素子１は、効果的に発光出力を向上させることができた。また、比較例１〜比較例８の半導体発光素子１と比較して、漏れ電流が小さく高い発光出力が得られることが確認できた。
１…半導体発光素子、３…ランプ、１２…ｎ型半導体層、１２ａ…ｎコンタクト層、１２ｂ…ｎクラッド層、１２ｃ…再成長層、１３…発光層、１４…ｐ型半導体層、２２…下地層
Claims (2)
- 基板上にＡｌｘＩｎｙＧａ１−ｘ−ｙＮなる組成（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）の下地層、第一ｎ型半導体層および第二ｎ型半導体層を順次積層した後に、窒素とアンモニアを含む雰囲気中で前記基板温度を４００℃以下に６０℃／分以下の降温速度で降温する、第一有機金属化学気相成長装置において行われる第一工程と、
前記第二ｎ型半導体層上に、前記第二ｎ型半導体層よりもＩｎ組成の高い、前記第二ｎ型半導体層の再成長層を１０ｎｍ以上１２０ｎｍ未満の膜厚で形成した後に、発光層およびｐ型半導体層を順次積層する、第二有機金属化学気相成長装置において行われる第二工程と、を具備し、
前記再成長層を形成する前に、前記第二有機金属化学気相成長装置において、熱処理を行い、
前記再成長層にＩｎを１％以上３％未満の組成で含有させ、さらに前記再成長層を形成する際の基板温度を６００℃以上８００℃未満とすることを特徴とする半導体発光素子の製造方法。 - 前記熱処理を窒素とアンモニアを含む雰囲気中で、圧力１５ｋＰａ〜１００ｋＰａ、前記基板温度５００℃〜９００℃の条件下で行うことを特徴とする請求項１に記載の半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010265514A JP5648446B2 (ja) | 2010-11-29 | 2010-11-29 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010265514A JP5648446B2 (ja) | 2010-11-29 | 2010-11-29 | 半導体発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012119390A JP2012119390A (ja) | 2012-06-21 |
| JP5648446B2 true JP5648446B2 (ja) | 2015-01-07 |
Family
ID=46501932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010265514A Active JP5648446B2 (ja) | 2010-11-29 | 2010-11-29 | 半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5648446B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7137539B2 (ja) * | 2019-08-06 | 2022-09-14 | 日機装株式会社 | 窒化物半導体発光素子の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2735057B2 (ja) * | 1994-12-22 | 1998-04-02 | 日亜化学工業株式会社 | 窒化物半導体発光素子 |
| JP2919788B2 (ja) * | 1995-08-31 | 1999-07-19 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、及び窒化ガリウム系半導体の成長方法 |
| JPH09295890A (ja) * | 1996-04-26 | 1997-11-18 | Mitsubishi Chem Corp | 半導体製造装置および半導体製造方法 |
| JP2004165564A (ja) * | 2002-11-15 | 2004-06-10 | Showa Denko Kk | 窒化ガリウム結晶基板の製造方法と窒化ガリウム結晶基板及びそれを備えた窒化ガリウム系半導体素子 |
| JP4196767B2 (ja) * | 2003-07-01 | 2008-12-17 | ソニー株式会社 | 成長装置 |
| GB2407701A (en) * | 2003-10-28 | 2005-05-04 | Sharp Kk | Manufacture of a semiconductor light-emitting device |
| JP5094488B2 (ja) * | 2008-03-18 | 2012-12-12 | 昭和電工株式会社 | Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ |
-
2010
- 2010-11-29 JP JP2010265514A patent/JP5648446B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012119390A (ja) | 2012-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5310604B2 (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
| TWI591851B (zh) | Iii族氮化物半導體發光元件及其製造方法、與燈 | |
| TWI447958B (zh) | 半導體發光元件之製造方法及燈、電子機器、及機械裝置 | |
| JP5504618B2 (ja) | Ｉｉｉ族窒化物半導体発光素子及びその製造方法 | |
| TWI455352B (zh) | 半導體發光元件之製造方法、半導體發光元件、電子機器及機器裝置 | |
| JP5648510B2 (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法 | |
| JP5353802B2 (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 | |
| JP5601281B2 (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法 | |
| JP5353821B2 (ja) | 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置 | |
| JP5533093B2 (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法 | |
| JP2012084667A (ja) | 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置 | |
| JP2010010444A (ja) | 半導体発光素子、ランプ及び半導体発光素子の製造方法 | |
| JP5648446B2 (ja) | 半導体発光素子の製造方法 | |
| JP5429196B2 (ja) | 半導体発光素子用テンプレート基板、半導体発光素子及びその製造方法、並びにランプ、電子機器、機械装置 | |
| JP5246081B2 (ja) | 半導体発光素子の製造方法 | |
| JP5246079B2 (ja) | 半導体素子の製造方法 | |
| JP5353827B2 (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
| JP5304605B2 (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 | |
| JP2012028495A (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
| JP5636693B2 (ja) | 半導体素子の製造方法 | |
| JP5633154B2 (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
| CN107482093A (zh) | 一种发光二极管的外延片及其制备方法 | |
| JP5549546B2 (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 | |
| JP2011138893A (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
| JP2011060900A (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130206 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141014 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141027 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5648446 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |