JP5648510B2 - Iii族窒化物半導体発光素子の製造方法 - Google Patents
Iii族窒化物半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP5648510B2 JP5648510B2 JP2011022826A JP2011022826A JP5648510B2 JP 5648510 B2 JP5648510 B2 JP 5648510B2 JP 2011022826 A JP2011022826 A JP 2011022826A JP 2011022826 A JP2011022826 A JP 2011022826A JP 5648510 B2 JP5648510 B2 JP 5648510B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- group iii
- iii nitride
- type semiconductor
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
そして、各半導体層の成長後、基板もしくはn型半導体層に負極を形成し、p型半導体層に正極を形成することによって発光素子が得られる。
しかし、基板を第一有機金属化学気相成長装置から第二有機金属化学気相成長装置に移す際に第一n型半導体層の表面が劣化するため、発光層とp型半導体層の結晶性が低下するという問題があった。
また、従来のIII族窒化物半導体発光素子は、大電流を印加すると、電流が拡散しづらいという問題があった。電流を拡散させるためには、第一n型半導体層のドーパント濃度を高くし、第一n型半導体層のシート抵抗を低くすることが望ましいが、第一n型半導体層全体のドーパント濃度を高めると、第一n型半導体層の結晶性が低下する。このため、第一n型半導体層に孔があいてリーク電流が発生し、III族窒化物半導体発光素子の不良の原因となる。また、ドーパント濃度を高めると第一n型半導体層の応力が高まるため、第一n型半導体層上に、結晶性の高い発光層とp型半導体層を形成することができない。また、大口径基板上に第一n型半導体層を成長させる場合に応力が大きくなり、さらに、基板のそり量も大きくなるので結晶性の低下を招きやすい。直径4インチ、特に、6インチ以上の基板に対して重要な課題である。このため、十分な発光出力のIII族窒化物半導体発光素子を形成することができなかった。
〔1〕 第一有機金属化学気相成長装置において、基板上に第一n型半導体層を形成する第一工程と、第二有機金属化学気相成長装置において、前記第一n型半導体層上に、前記第一n型半導体層のドーパント濃度よりも高いドーパント濃度を有する前記第一n型半導体層の再成長層、第二n型半導体層、発光層およびp型半導体層を順次積層する第二工程と、を有することを特徴とするIII族窒化物半導体発光素子の製造方法。
〔2〕 前記第一n型半導体層と前記再成長層のドーパントがSiであることを特徴とする〔1〕に記載のIII族窒化物半導体発光素子の製造方法。
〔3〕 前記第一n型半導体層のドーパント濃度が1×1018cm−3〜1×1019cm−3であり、前記再成長層のドーパント濃度が5×1018cm−3〜1×1020cm−3であることを特徴とする〔2〕に記載のIII族窒化物半導体発光素子の製造方法。
〔4〕 前記再成長層を形成する前に、前記有機金属化学気相成長装置内において窒素とアンモニアを含む雰囲気中で、圧力15kPa〜100kPa、前記基板温度500℃〜1000℃の条件下で熱処理を行うことを特徴とする〔1〕乃至〔3〕のいずれか一項に記載のIII族窒化物半導体発光素子の製造方法。
〔5〕 基板上に、第一n型半導体層と、前記第一n型半導体層のドーパント濃度よりも高いドーパント濃度を有する前記第一n型半導体層の再成長層と、第二n型半導体層と、発光層と、p型半導体層とが積層されてなるIII族窒化物半導体発光素子。
〔6〕 前記p型半導体層および発光層の一部が切り欠けられて前記再成長層の一部が露出され、露出された前記再成長層上にn型電極が形成されていることを特徴とする〔5〕に記載のIII族窒化物半導体発光素子。
〔7〕 〔5〕または〔6〕に記載のIII族窒化物半導体発光素子を備えることを特徴とするランプ。
〔8〕 〔7〕に記載のランプが組み込まれていることを特徴とする電子機器。
〔9〕 〔8〕に記載の電子機器が組み込まれていることを特徴とする機械装置。
また、第一n型半導体層上に当該第一n型半導体層の再成長層を形成することにより、第一n型半導体層表面の劣化による影響を抑えることができる。また、第一n型半導体層全体のドーパント濃度を高めるのではなく、再成長層の部分のみ高めることにより、結晶性の高い第一n型半導体層を形成できる。このため、ドーパント濃度に起因する第一n型半導体層の応力増加や結晶性低下を防ぐことができる。このため、第一n型半導体層への孔の発生を抑えることができる。このため、III族窒化物半導体発光素子の不良発生を抑えることができる。また、その後の工程において、再成長層上に、結晶性の高い発光層およびp型半導体層を形成できる。
また、再成長層のドーパント濃度を高めることにより、再成長層のシート抵抗が低下する。このため、III族窒化物半導体発光素子へ大電流を印加した際に、電流を再成長層において効果的に拡散できる。このため、発光層における発光が均一となり、特に大電流を印加した場合のIII族窒化物半導体発光素子の発光出力を向上することができる。
また、当該第一n型半導体層よりもドーパント濃度の高い再成長層が、第一n型半導体層と発光層との間に形成されているため、電流が再成長層において拡散される。このため、発光層における発光が均一となり、特に大電流をIII族窒化物半導体発光素子に印加した場合の発光出力を高めることができる。
図1に示す本実施形態のIII族窒化物半導体発光素子1は、基板11と、基板11上に積層された積層半導体層20と、積層半導体層20の上面に積層された透光性電極15と、透光性電極15上に積層されたp型ボンディングパッド電極16と、積層半導体層20の露出面20a上に積層されたn型電極17と、から概略構成されている。
また、p型半導体層14の上面には、透光性電極15およびp型ボンディングパッド電極16が積層されている。また、p型電極18が、透光性電極15およびp型ボンディングパッド電極16によって構成されている。
また、上記p型半導体層14は、第一p型半導体層としてのpクラッド層14aと、第二p型半導体層としてのpコンタクト層14bと、から構成されている。
また、前記積層半導体層20は、後述のバッファ層21と下地層22とを含めてもよい。
以下、それぞれの構成について詳細に説明する。
基板11としては、例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、酸化ハフニウム、酸化タングステン、酸化モリブデン等からなる基板を用いることができる。上記基板の中でも、特に、c面を主面とするサファイア基板を用いることが好ましい。また、基板11の主面側に少なくとも規則的な凹凸形状を設けてもよい。
バッファ層21は、設けられていなくてもよいが、基板11と下地層22との格子定数の違いを緩和して、基板11の(0001)C面上にC軸配向した単結晶層の形成を容易にするために、設けられていることが好ましい。バッファ層21の上に単結晶の下地層22を積層すると、より一層結晶性の良い下地層22が積層できる。
バッファ層21は、例えば、多結晶のAlxGa1−xN(0≦x≦1)からなる厚さ0.01μm〜0.5μmのものとすることができる。バッファ層21の膜厚が0.01μm未満であると、バッファ層21により基板11と下地層22との格子定数の違いを緩和することができない場合がある。また、バッファ層21の膜厚が0.5μmを超えると、バッファ層21としての機能には変化が無いのにも関わらず、バッファ層21の成膜処理時間が長くなり、生産性が低下する問題がある。
下地層22の材料としては、AlxGa1−xN(0≦x<1)を用いると結晶性の良い下地層22を形成できるため特に好ましいが、AlxGayInzN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)を用いてもかまわない。
下地層22の膜厚は0.1μm以上であることが好ましく、より好ましくは0.5μm以上であり、1μm以上であることが最も好ましい。下地層(AlxGa1−xN層)22は1μm以上の膜厚で形成されることにより、結晶性が良好となる。また、III族窒化物半導体発光素子の小型化や、形成時間の短縮の観点により、下地層22の膜厚は10μm以下であることが好ましい。
本実施形態の下地層22は後述するn型半導体層12、発光層13、p型半導体層14とは、異なる成長室で形成されたものである。そのため、下地層22には、n型半導体層12およびp型半導体層14形成で用いられたSi、Mg、Inなどの不純物は混入しない。そのため、結晶性の高い下地層22が形成される。
(n型半導体層12)
n型半導体層12はさらに、nコンタクト層12aと、nクラッド層(第二n型半導体層)12bとから構成されている。
また、nコンタクト層12aは、第一n型半導体層12cと、第一n型半導体層12cの再成長層12dとから構成されている。
また、ドーパントとしてSiを用いる場合、第一n型半導体層12cに含有されるドーパント濃度は、1×1018〜1×1019cm−3の範囲内であることが好ましい。
再成長層12dは、第一n型半導体層12cと同一の材料からなり、第一n型半導体層12cよりも高濃度のドーパントが含有されている。また、ドーパントとしてSiを用いる場合、再成長層12dに含有されるドーパント濃度は、5×1018〜1×1020cm−3の範囲内であることが好ましい。ドーパント濃度が上記範囲内であることにより、再成長層12dのシート抵抗は、十分に低い値を保つことができる。また、再成長層12dとn型電極17との間の障壁の幅が狭くなるため、トンネル電流が生じやすくなる。このため、再成長層12dとn型電極17との間で、良好なオーミック接触が維持される。
発光層13は、障壁層13aと井戸層13bとが交互に複数積層された多重量子井戸構造からなる。また、多重量子井戸構造における積層数は3層から10層であることが好ましく、4層から7層であることがさらに好ましい。
井戸層13bの膜厚は、15オングストローム以上50オングストローム以下の範囲であることが好ましい。井戸層13bの膜厚が上記範囲内であることにより、より高い発光出力を得ることができる。
また、井戸層13bは、Inを含む窒化ガリウム系化合物半導体であることが好ましい。Inを含む窒化ガリウム系化合物半導体は、青色の波長領域の強い光を発光するものであるため、好ましい。また、井戸層13bには、不純物をドープすることができる。また、本実施形態における不純物としてはSiを用いることが好ましい。ドープ量は1×1016cm−3〜1×1017cm−3程度が好適である。
障壁層13aの膜厚は、20オングストローム以上100オングストローム未満の範囲であることが好ましい。障壁層13aの膜厚が薄すぎると、障壁層13a上面の平坦化を阻害し、発光効率の低下やエージング特性の低下を引き起こす。また、障壁層13aの膜厚が厚すぎると、駆動電圧の上昇や発光の低下を引き起こす。このため、障壁層13aの膜厚は70オングストローム以下であることがより好ましい。
また、障壁層13aは、GaNやAlGaNのほか、井戸層を構成するInGaNよりもIn比率の小さいInGaNで形成することができる。中でも、GaNが好適である。また、障壁層13aには、不純物をドープすることができる。本実施形態における不純物としてはSiを用いることが好ましい。ドープ量は1×1017cm−3〜1×1018cm−3程度が好適である。
p型半導体層14は、通常、pクラッド層14aおよびpコンタクト層14bから構成される。また、pコンタクト層14bがpクラッド層14aを兼ねることも可能である。
本実施形態におけるpクラッド層14aは、発光層13の上に形成されている。pクラッド層14aは、発光層13へのキャリアの閉じ込めとキャリアの注入を行なう層である。pクラッド層14aとしては、発光層13のバンドギャップエネルギーより大きくなる組成であり、発光層13へのキャリアの閉じ込めができるものであれば特に限定されないが、AlxGa1−xN(0≦x≦0.4)からなるものであることが好ましい。pクラッド層14aが、このようなAlGaNからなるものである場合、発光層13へのキャリアの閉じ込めの点で好ましい。
pコンタクト層14bは、正極(p型電極)を設けるための層である。pコンタクト層14bは、AlxGa1−xN(0≦x≦0.4)からなるものであることが、良好な結晶性の維持およびpオーミック電極との良好なオーミック接触の点で好ましい。また、pコンタクト層14bがp型不純物(不純物)を1×1018〜1×1021/cm3を5×1019〜5×1020/cm3の濃度で含有しているものである場合、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。p型不純物としては、特に限定されないが、例えばMgを用いることが特に好ましい。
n型電極17は、ボンディングパットを兼ねており、積層半導体層20の再成長層12dの露出面20aに接するように形成されている。このため、n型電極17を形成する際には、少なくともp半導体層14および発光層13の一部を除去して再成長層12dを露出させたのちに、露出面20a上にn型電極17を形成する。n型電極17としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
透光性電極15は、p型半導体層14の上に積層されるものであり、p型半導体層14との接触抵抗が小さいものであることが好ましい。また、透光性電極15は、発光層13からの光を効率良くIII族窒化物半導体発光素子1の外部に取り出すために、光透過性に優れたものであることが好ましい。また、透光性電極15は、p型半導体層14の全面に渡って均一に電流を拡散させるために、優れた導電性を有していることが好ましい。
p型ボンディングパッド電極16はボンディングパットを兼ねており、透光性電極15の上に積層されている。p型ボンディングパッド電極16としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
p型ボンディングパッド電極16は、透光性電極15上であれば、どこへでも形成することができる。例えばn型電極17から最も遠い位置に形成してもよいし、III族窒化物半導体発光素子1の中心などに形成してもよい。
図示しない保護膜層は、必要に応じて透光性電極15の上面および側面と、n型半導体層12の露出面20a、発光層13およびp型半導体層14の側面、n型電極17およびp型ボンディングパッド電極16の側面や周辺部を覆うよう形成される。保護膜層を形成することにより、III族窒化物半導体発光素子1の内部への水分等の浸入を防止でき、III族窒化物半導体発光素子1の劣化を抑制することができる。
保護膜層としては、絶縁性を有し、300〜550nmの範囲の波長において80%以上の透過率を有する材料を用いることが好ましく、例えば、酸化シリコン(SiO2)、酸化アルミニウム(Al2O3)、酸化ニオブ(Nb2O5)、酸化タンタル(Ta2O5)、窒化シリコン(Si3N4)、窒化アルミニウム(AlN)等を用いることができる。このうちSiO2、Al2O3は、CVD成膜で緻密な膜が容易に作製でき、より好ましい。
n型半導体層12全体ではなく、再成長層12dの部分のみ、高濃度のドーパントが含有されているため、ドーパント濃度に起因するn型半導体層12の応力増加や結晶性低下が防がれる。
なお、以下の説明において参照する図面は、本発明を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際のIII族窒化物半導体発光素子1の寸法関係とは異なっている。
以下、図2を用いて各工程について詳細に説明する。
はじめに、例えば、サファイア等からなる基板11を用意する。
次に、基板11を第一MOCVD装置(第一有機金属化学気相成長装置)の成長室内に設置し、MOCVD法によって、基板11上に、バッファ層21を形成する。
次いで、バッファ層21上に下地層22を第一MOCVD装置内で積層する。なお、本発明では、一例として、サファイア等からなる基板11上に、RFスパッタリング法を用いてAlNからなるバッファ層21を形成し、さらに第一MOCVD装置の成長室内で当該基板上に下地層22を順次積層してもよい。
また、下地層22の結晶性を良くするために、下地層22には不純物をドーピングしないことが望ましい。
次いで前記下地層22を有する基板上に、第一n型半導体層12cを積層する。
第一n型半導体層12cを成長させる際には、水素雰囲気で、基板11の温度を1000℃〜1200℃の範囲とすることが好ましく、1080℃程度の温度とすることが特に好ましい。
また、第一n型半導体層12cを成長させる原料としては、トリメチルガリウム(TMG)などのIII族金属の有機金属原料とアンモニア(NH3)などの窒素原料とを用い、熱分解によりバッファ層上にIII族窒化物半導体層を堆積させる。また、このときの第一MOCVD装置の成長室内の圧力は15〜80kPaとすることが好ましく、15〜60kPaとすることが特に好ましい。また、このときのキャリアガスは水素ガスのみであってもよいし、水素ガスと窒素ガスとの混合ガスであってもよい。
第二工程はさらに、第二MOCVD装置(第二有機金属化学気相成長装置)において、第一n型半導体層12c上に第一n型半導体層12cの再成長層12dを形成する工程と、nクラッド層(第二n型半導体層)12bを形成する工程と、発光層13を形成する工程と、p型半導体層14を形成する工程と、から構成されている。以下それぞれについて詳細を説明する。
まず、第一n型半導体層12cまでの各層の形成された基板11を第二MOCVD装置の成長室内に設置する。次いで、MOCVD法によって第一n型半導体層12c上に、第一n型半導体層12cの再成長層12dを形成する。このように、第一n型半導体層12c上に再成長層12dを形成することにより、第一n型半導体層12cの成長を中断し第一有機金属化学気相成長装置の成長室内から取り出して、その後第二有機金属化学気相成長装置の成長室内で第一n型半導体層12cの成長を再開することによる、第一n型半導体層12cの結晶性への影響を少なくすることができる。
また、再成長層12dを形成することにより、第一n型半導体層12c(再成長層12d)表面の平坦性を向上させることができる。そのため、再成長層12d上に結晶性の高いnクラッド層12bを形成することができる。このため、III族窒化物半導体発光素子1の出力を向上させる効果がより顕著となる。
次いで、再成長層12d上にnクラッド層12bを形成する。また、n型クラッド層12bを超格子構造とする場合は、膜厚100オングストローム以下のIII族窒化物半導体からなるn側第一層と、n側第一層と組成が異なる膜厚100オングストローム以下のIII族窒化物半導体からなるn側第二層とを交互に20層〜80層繰返し積層すればよい。また、超格子構造のnクラッド層12bを形成する場合は、MOCVD法が生産効率の面で好ましい。また、上記n側第一層及びn側第二層には、それぞれドーパントを添加してもよい。また、ドープ構造/未ドープ構造の組み合わせとしてもよい。また、ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。
次いで、多重量子井戸構造の発光層13を形成する。まず、井戸層13bと障壁層13aとを交互に繰返し積層する。このとき、n型半導体層12側及びp型半導体層14側に障壁層13aが配されるように積層する。
井戸層13bおよび障壁層13aの組成や膜厚は、所定の発光波長になるように適宜設定することができる。また、発光層13の成長させる際の基板温度は600〜900℃とすることができ、キャリアガスとしては窒素ガスを用いる。
次いで、p型半導体層14を形成する。p型半導体層14の形成は、発光層13上にpクラッド層14aと、pコンタクト層14bとを順次積層すればよい。なお、pクラッド層14aを、超格子構造を含む層とする場合には、膜厚100オングストローム以下のIII族窒化物半導体からなるp側第一層と、p側第一層と組成が異なる膜厚100オングストローム以下III族窒化物半導体からなるp側第二層とを交互に繰返し積層すればよい。
続いて、例えばフォトリソグラフィーの手法によりパターニングして、所定の領域の積層半導体層20の一部をエッチングして再成長層12dの一部を露出させ、再成長層12dの露出面20aにn型電極17を形成する。
その後、透光性電極15の上にp型ボンディングパッド電極16を形成する。
以上のようにして、図1に示すIII族窒化物半導体発光素子1が製造される。
また、第一n型半導体層12cが、発光層13及びp型半導体層14とは別の成長室内で形成されるため、第一n型半導体層12cを形成する際に用いたドーパントに起因する発光層13及びp型半導体層14の不良を生じにくくすることができる。
また、第一n型半導体層12c上に再成長層12dを形成することにより、再成長層12d上に、結晶性の高いnクラッド層12bを形成できる。このため、nクラッド層12b上に、結晶性の高い発光層13およびp型半導体層14を形成でき、III族窒化物半導体発光素子1の発光出力を向上できる。
また、再成長層12dは第一n型半導体層12cよりもSi濃度が高いため、第一n型半導体層12c上にn型電極17を形成する場合よりも、再成長層12dとn型電極17との間の障壁の幅が狭くなる。このため、再成長層12dとn型電極17との間にトンネル電流が生じやすく、再成長層12dとn型電極17との間で、良好なオーミック接触が維持される。
本実施形態のランプ3は、本発明のIII族窒化物半導体発光素子1を備えるものであり、上記のIII族窒化物半導体発光素子1と蛍光体とを組み合わせてなるものである。本実施形態のランプ3は、当業者周知の手段によって当業者周知の構成とすることができる。例えば、本実施形態のランプ3においては、III族窒化物半導体発光素子1と蛍光体と組み合わせることによって発光色を変える技術を何ら制限されることなく採用できる。
(参考例1)
以下に示す方法により、図1に示すIII族窒化物半導体発光素子1を製造した。
参考例1のIII族窒化物半導体発光素子1では、まず、第一MOCVD炉の成長室内において、直径150mmのサファイア基板11上に、AlNからなるバッファ層21、厚さ8μmのアンドープGaNからなる下地層22を積層した。次いで、厚さ3μmのSiドープn型GaNからなる第一n型半導体層12cを形成した。このとき、第一n型半導体層12cの形成の際の基板温度は1080℃、成長室内の圧力は40kPaとした。また、原料ガスと共に、ドーパントガスとしてSiH4を供給し、4.0×1018/cm3の濃度でSiを含有する第一n型半導体層12cを形成した。
また、透光性電極15の上に、200nmのAlからなる金属反射層と80nmのTiからなるバリア層と1100nmのAuからなるボンディング層とからなる3層構造のp型ボンディングパッド構造16を、フォトリソグラフィの手法を用いて形成した。
以上のようにして、参考例1のIII族窒化物半導体発光素子1を得た。
参考例1の第一n型半導体層12cに1.0×1018/cm3の濃度でSiを含有させた以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は280MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で32arcsec、(10−10)回折で160arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3.1V、発光出力Po=22mW、逆方向電流IR(@20V)=0.1μAであった。
参考例1の第一n型半導体層12cに1.0×1019/cm3の濃度でSiを含有させた以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は310MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で36arcsec、(10−10)回折で168arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=2.9V、発光出力Po=23mW、逆方向電流IR(@20V)=0.2μAであった。
参考例1の再成長層12dに5.0×1018/cm3の濃度でSiを含有させた以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は300MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で35arcsec、(10−10)回折で162arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3.1V、発光出力Po=22mW、逆方向電流IR(@20V)=0.1μAであった。
参考例1の再成長層12dに1.0×1020/cm3の濃度でSiを含有させた以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は320MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で38arcsec、(10−10)回折で169arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=2.9V、発光出力Po=23mW、逆方向電流IR(@20V)=0.3μAであった。
参考例1の第一n型半導体層12cを1μmの膜厚で形成した以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は250MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で36arcsec、(10−10)回折で170arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3.0V、発光出力Po=22mW、逆方向電流IR(@20V)=0.2μAであった。
参考例1の第一n型半導体層12cを4μmの膜厚で形成した以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は300MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で39arcsec、(10−10)回折で164arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=2.9V、発光出力Po=22mW、逆方向電流IR(@20V)=0.1μAであった。
参考例1の再成長層12dを0.2μmの膜厚で形成した以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は270MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で33arcsec、(10−10)回折で170arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3.0V、発光出力Po=23mW、逆方向電流IR(@20V)=0.1μAであった。
参考例1の再成長層12dを3μmの膜厚で形成した以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は290MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で35arcsec、(10−10)回折で158arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=2.9V、発光出力Po=22mW、逆方向電流IR(@20V)=0.1μAであった。
参考例1の熱処理(サーマルクリーニング)の際の第二MOCVD装置の成長室内の圧力を15kPaとした以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は290MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で34arcsec、(10−10)回折で167arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3.0V、発光出力Po=22mW、逆方向電流IR(@20V)=0.1μAであった。
参考例1の熱処理(サーマルクリーニング)の際の第二MOCVD装置の成長室内の圧力を100kPaとした以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は280MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で35arcsec、(10−10)回折で165arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3.0V、発光出力Po=22mW、逆方向電流IR(@20V)=0.1μAで
あった。
参考例1の熱処理(サーマルクリーニング)の際の第二MOCVD装置の成長室内の温度を500℃とした以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は290MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で40arcsec、(10−10)回折で172arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3.0V、発光出力Po=21mW、逆方向電流IR(@20V)=0.1μAであった。
参考例1の熱処理(サーマルクリーニング)の際の第二MOCVD装置の成長室内の温度を1000℃とした以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は300MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で38arcsec、(10−10)回折で168arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3.0V、発光出力Po=22mW、逆方向電流IR(@20V)=0.1μAであった。
参考例1の熱処理(サーマルクリーニング)を行わなかったこと以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は310MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で40arcsec、(10−10)回折で173arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3.0V、発光出力Po=21mW、逆方向電流IR(@20V)=0.5μAであった。
参考例1のドーパントガスとしてGeを供給したこと以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は320MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で42arcsec、(10−10)回折で175arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3.0V、発光出力Po=21mW、逆方向電流IR(@20V)=0.8μAであった。
参考例1の第一n型半導体層12cに露出面20aを形成し、その上にn型電極17を形成した以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は300MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で38arcsec、(10−10)回折で166arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=2.9V、発光出力Po=22mW、逆方向電流IR(@20V)=0.3μAであった。
参考例1の熱処理(サーマルクリーニング)の際の第二MOCVD装置の成長室内の温度を400℃とした以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は280MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で39arcsec、(10−10)回折で167arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3.0V、発光出力Po=22mW、逆方向電流IR(@20V)=0.3μAであった。
参考例1の熱処理(サーマルクリーニング)の際の第二MOCVD装置の成長室内の温度を1100℃とした以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は290MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で35arcsec、(10−10)回折で152arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3.0V、発光出力Po=23mW、逆方向電流IR(@20V)=0.3μAであった。
半導体層20を第一MOCVD炉で一貫成長させて熱処理(冷却、サーマルクリーニング)を行わず、また、再成長層12dを形成しなかった以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は420MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で50arcsec、(10−10)回折で190arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3.1V、発光出力Po=18mW、逆方向電流IR(@20V)=1μAであった。
参考例1の第一n型半導体層12cに5.0×1017/cm3の濃度でSiを含有させた以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は300MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で40arcsec、(10−10)回折で160arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3.3V、発光出力Po=19mW、逆方向電流IR(@20V)=0.6μAであった。
参考例1の第一n型半導体層12cに5.0×1019/cm3の濃度でSiを含有させた以外は実施例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は350MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で44arcsec、(10−10)回折で185arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3.0V、発光出力Po=19mW、逆方向電流IR(@20V)=2μAであった。
参考例1の再成長層12dに1.0×1018/cm3の濃度でSiを含有させた以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は300MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で35arcsec、(10−10)回折で165arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3.3V、発光出力Po=20mW、逆方向電流IR(@20V)=0.1μAであった。
参考例1の再成長層12dに2.0×1020/cm3の濃度でSiを含有させた以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は370MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で45arcsec、(10−10)回折で184arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=2.9V、発光出力Po=18mW、逆方向電流IR(@20V)=3μAであった。
参考例1の第一n型半導体層12cを0.1μmの膜厚で形成した以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は270MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で33arcsec、(10−10)回折で170arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3.3V、発光出力Po=19mW、逆方向電流IR(@20V)=0.1μAであった。
参考例1の第一n型半導体層12cを5μmの膜厚で形成した以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は330MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で35arcsec、(10−10)回折で158arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=2.9V、発光出力Po=18mW、逆方向電流IR(@20V)=2μAであった。
参考例1の第一n型半導体層12cを0.5μmの膜厚で形成した以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は250MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で36arcsec、(10−10)回折で190arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3.3V、発光出力Po=19mW、逆方向電流IR(@20V)=0.2μAであった。
参考例1の第一n型半導体層12cを5μmの膜厚で形成した以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は380MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で43arcsec、(10−10)回折で164arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=2.9V、発光出力Po=15mW、逆方向電流IR(@20V)=3μAであった。
参考例1の熱処理(サーマルクリーニング)の際の第二MOCVD装置の成長室内の圧力を10kPaとした以外は参考例1と同様な操作を行い、III族窒化物半導体発光素子1を得た。得られたIII族窒化物半導体発光素子1の、nコンタクト層12aのnクラッド層12b側から深さ2μmの部分での残留応力は290MPaであった。また、nコンタクト層12aのXRC半値幅は、(0002)回折で34arcsec、(10−10)回折で167arcsecであった。また、III族窒化物半導体発光素子1の特性は、順方向電圧Vf=3V、発光出力Po=22mW、逆方向電流IR(@20V)=3μAであった。
なお、実施例、参考例及び比較例のIII族窒化物半導体発光素子1についての順方向電圧Vfは、プローブ針による通電で電流印加値20mAにおける電圧を測定したものである。同じく、実施例、参考例及び比較例のIII族窒化物半導体発光素子1についての発光出力(Po)は、それぞれTO−18缶パッケージに実装し、テスターによって印加電流20mAにおける発光出力を測定したものである。また、逆方向電流(IR)は、発光素子に対して端子を逆方向に20V印加した時の漏れ電流を測定した時の値である。
一方、比較例1〜比較例10で得られたIII族窒化物半導体発光素子1では、実施例1および参考例1〜参考例17と比較して発光出力(Po)が低く、順方向電圧が比較的高く、かつ、漏れ電流(逆方向電流(IR)の値が大きかった。また、nコンタクト層12aの残留応力が高かった。また、nコンタクト層12aのXRC半値幅の値が高かった。
Claims (4)
- 第一有機金属化学気相成長装置において、基板上に0.5〜1μmの膜厚の第一n型半導体層を形成する第一工程と、
第二有機金属化学気相成長装置において、前記第一n型半導体層上に、前記第一n型半導体層のドーパント濃度よりも高いドーパント濃度を有する前記第一n型半導体層の再成長層、第二n型半導体層、発光層およびp型半導体層を順次積層する第二工程と、を有することを特徴とするIII族窒化物半導体発光素子の製造方法。 - 前記第一n型半導体層と前記再成長層のドーパントがSiであることを特徴とする請求項1に記載のIII族窒化物半導体発光素子の製造方法。
- 前記第一n型半導体層のドーパント濃度が1×1018cm−3〜1×1019cm−3であり、前記再成長層のドーパント濃度が5×1018cm−3〜1×1020cm−3であることを特徴とする請求項2に記載のIII族窒化物半導体発光素子の製造方法。
- 前記再成長層を形成する前に、前記有機金属化学気相成長装置内において窒素とアンモニアを含む雰囲気中で、圧力15kPa〜100kPa、前記基板温度500℃〜1000℃の条件下で熱処理を行うことを特徴とする請求項1乃至3のいずれか一項に記載のIII族窒化物半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011022826A JP5648510B2 (ja) | 2011-02-04 | 2011-02-04 | Iii族窒化物半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011022826A JP5648510B2 (ja) | 2011-02-04 | 2011-02-04 | Iii族窒化物半導体発光素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012164749A JP2012164749A (ja) | 2012-08-30 |
JP5648510B2 true JP5648510B2 (ja) | 2015-01-07 |
Family
ID=46843876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011022826A Active JP5648510B2 (ja) | 2011-02-04 | 2011-02-04 | Iii族窒化物半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5648510B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012137783A1 (ja) * | 2011-04-08 | 2012-10-11 | 株式会社タムラ製作所 | 半導体積層体及びその製造方法、並びに半導体素子 |
US11322643B2 (en) | 2014-05-27 | 2022-05-03 | Silanna UV Technologies Pte Ltd | Optoelectronic device |
JP6636459B2 (ja) | 2014-05-27 | 2020-01-29 | シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd | 半導体構造と超格子とを用いた高度電子デバイス |
JP6986349B2 (ja) | 2014-05-27 | 2021-12-22 | シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd | n型超格子及びp型超格子を備える電子デバイス |
WO2015181648A1 (en) | 2014-05-27 | 2015-12-03 | The Silanna Group Pty Limited | An optoelectronic device |
JP2016032038A (ja) * | 2014-07-29 | 2016-03-07 | 住友化学株式会社 | 窒化物半導体ウエハおよびその製造方法 |
US20170317235A1 (en) * | 2014-11-06 | 2017-11-02 | Sharp Kabushiki Kaisha | Nitride semiconductor light-emitting element |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268581A (ja) * | 2004-03-19 | 2005-09-29 | Matsushita Electric Ind Co Ltd | 窒化ガリウム系化合物半導体発光素子 |
JP2010087217A (ja) * | 2008-09-30 | 2010-04-15 | Toyoda Gosei Co Ltd | Iii族窒化物半導体発光素子およびその製造方法 |
JP5246079B2 (ja) * | 2009-07-10 | 2013-07-24 | 豊田合成株式会社 | 半導体素子の製造方法 |
-
2011
- 2011-02-04 JP JP2011022826A patent/JP5648510B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012164749A (ja) | 2012-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5310604B2 (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
JP5648510B2 (ja) | Iii族窒化物半導体発光素子の製造方法 | |
WO2011004890A1 (ja) | 半導体発光素子の製造方法およびランプ、電子機器、及び機械装置 | |
JP5504618B2 (ja) | Iii族窒化物半導体発光素子及びその製造方法 | |
WO2011162332A1 (ja) | 半導体発光素子の製造方法、半導体発光素子、電子機器及び機械装置 | |
JP5353802B2 (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 | |
JP5353821B2 (ja) | 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置 | |
JP5601281B2 (ja) | Iii族窒化物半導体発光素子の製造方法 | |
WO2010100900A1 (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ | |
JP5533093B2 (ja) | Iii族窒化物半導体発光素子の製造方法 | |
JP2011159801A (ja) | 半導体発光素子及びその製造方法、並びにランプ | |
JP5429196B2 (ja) | 半導体発光素子用テンプレート基板、半導体発光素子及びその製造方法、並びにランプ、電子機器、機械装置 | |
JP2010010444A (ja) | 半導体発光素子、ランプ及び半導体発光素子の製造方法 | |
JP5246081B2 (ja) | 半導体発光素子の製造方法 | |
JP5246079B2 (ja) | 半導体素子の製造方法 | |
JP2012028495A (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
JP5648446B2 (ja) | 半導体発光素子の製造方法 | |
JP5353827B2 (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
JP5304605B2 (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 | |
JP5633154B2 (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
JP5636693B2 (ja) | 半導体素子の製造方法 | |
JP5549546B2 (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 | |
JP2012138465A (ja) | Iii族窒化物半導体発光素子の製造方法およびiii族窒化物半導体発光素子、ランプ、電子機器、機械装置 | |
JP2011138893A (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
JP2011060900A (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130206 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141014 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141027 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5648510 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |