CN102956773A - 氮化物半导体模板及发光二极管 - Google Patents

氮化物半导体模板及发光二极管 Download PDF

Info

Publication number
CN102956773A
CN102956773A CN2012102955003A CN201210295500A CN102956773A CN 102956773 A CN102956773 A CN 102956773A CN 2012102955003 A CN2012102955003 A CN 2012102955003A CN 201210295500 A CN201210295500 A CN 201210295500A CN 102956773 A CN102956773 A CN 102956773A
Authority
CN
China
Prior art keywords
layer
nitride semiconductor
nitride
based semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102955003A
Other languages
English (en)
Other versions
CN102956773B (zh
Inventor
今野泰一郎
藤仓序章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Publication of CN102956773A publication Critical patent/CN102956773A/zh
Application granted granted Critical
Publication of CN102956773B publication Critical patent/CN102956773B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明的课题是提供一种低电阻、结晶性良好的氮化物半导体模板以及使用该氮化物半导体模板的发光二极管。氮化物半导体模板(10)具备：基板(11)；在基板(11)上形成作为添加了O（氧）的O添加层的O掺杂GaN层(12)、在O掺杂GaN层(12)上形成作为添加了Si的Si添加层的Si掺杂GaN层(14)而成的Ⅲ族氮化物半导体层，Ⅲ族氮化物半导体层的整体的膜厚为4μm以上10μm以下，Si掺杂GaN层(14)中的Si的平均载流子浓度为1×1018cm-3以上5×1018cm-3以下。

Description

氮化物半导体模板及发光二极管
技术领域
本发明涉及氮化物半导体模板以及发光二极管。
背景技术
氮化镓（GaN）、氮化铝镓（AlGaN）、氮化铟镓（InGaN）等氮化物镓化合物半导体作为可实现红色至紫外发光的发光元件用材料而引人注目。作为这些氮化物系化合物半导体的晶体生长法之一，有将金属氯化物气体和氨作为原料的氢化物气相生长法（HVPE:Hydride Vapor Phase Epitaxy）。
作为HVPE法的特征，可以举出如下方面：与其他的生长法（有机金属气相生长法（MOVPE:Metal-Organic Vapor Phase Epitaxy））、分子束外延法（MBE:Molecular Beam Epitaxy法）中典型的几μm/hr的生长速度相比，可得到非常大的从10μm/hr以上到100μm/hr以上的生长速度。因此，可经常用于GaN自立基板（参照专利文献1）、AlN自立基板的制造。这里，“自立基板”是指能够保持自身的形状，具有不会对操作产生不便的程度的强度的基板。
此外，包含氮化物半导体的发光二极管（LED）通常在蓝宝石上形成，但在其晶体生长时，在基板的表面形成缓冲层后，在其上生长含有n型层的10~15μm左右厚度的GaN层，在其上按照InGaN/GaN多量子阱的发光层（合计为几百nm厚）、p层（200~500nm厚）的顺序进行生长。发光层的下侧的GaN层厚是为了改善蓝宝石基板上的GaN的结晶性等。然后，进行电极形成等，最终形成后述图3那样的元件结构。在采用MOVPE法生长时，晶体生长工序典型地要求6小时左右的时间，但其中的一半左右是为了生长被称为模板的发光层的下侧的GaN层所需要的时间。
由以上所述，如果在模板部分的生长中能够应用生长速度非常快的HVPE法，则可以大幅缩短生长时间，可以显著地降低LED片的制造成本。
另一方面，作为降低在半导体发光元件内部的光限制而改善光取出效率的方法，可以举出例如专利文献2。
在专利文献2中，对第1层实施凹凸加工而提高光取出效率，从而高亮度化。此外在专利文献2中，对基板实施凹凸加工，产生与上述相同的效果。该专利文献2使用所谓的PSS基板（Patterned Sapphire Substrate）来提高光取出效率从而高亮度化。
此外，上述模板部分是沿横向流过电流的部分，因此有必要为低电阻。这是因为，如果不是低电阻，则LED的驱动电压（正向电压）就会变高。即，模板部分为具有使结晶性良好而减少活性层中的缺陷从而提高内量子效率的作用和降低正向电压的作用的重要部分。
现有技术文献
专利文献
专利文献1：日本特许第3886341号公报
专利文献2：日本特开2002-280611号公报
发明内容
发明要解决的课题
作为一般的低电阻化，有增多添加的杂质的量而提高载流子浓度的方法。但是，如果使添加的杂质的量过多，则结晶性就会恶化，而且迁移率恶化，电阻反而变高。因此，期望不使添加的杂质量过多而低电阻化。即，期望不提高载流子浓度而能够低电阻化。现状是，特别是采用能够降低制造成本的HVPE法，在低载流子浓度下难以低电阻化。
本发明的目的在于提供低电阻、结晶性良好的氮化物半导体模板以及使用该氮化物半导体模板的发光二极管。
用于解决课题的方法
本发明人等为了解决上述课题而进行了深入研究，结果发现，通过在初期生长中使氮化物镓半导体生长成岛状，可以降低位错密度。此外也发现，在生长为岛状期间，出现多种方位的面，该面为倾斜面时，O（氧）的添加效率良好。基于这样的认识，可以减少成为缺陷形成的一个原因的添加物的量。通过将作为n型添加物的O（氧）在不使结晶性恶化的情况下以良好的状态添加，可以实现一定程度的低电阻化。因此，还能够更积极地减少添加的n型添加层的添加物量，由此也可以降低位错密度。即，成功地使用HVPE法，提供低电阻且缺陷少的氮化物半导体模板。
本发明的一方式为了实现上述目的，从而提供以下的氮化物半导体模板以及发光二极管。
[1]一种氮化物半导体模板，其具备：基板；在所述基板上形成添加了O（氧）的O添加层、在所述O添加层上形成添加了Si的Si添加层而成的Ⅲ族氮化物半导体层，所述Ⅲ族氮化物半导体层的整体的膜厚为4μm以上10μm以下，所述Si添加层中的Si的平均载流子浓度为1×1018cm-3以上5×1018cm-3以下。
[2]上述[1]所述的氮化物半导体模板，其中，所述O添加层中的O的杂质浓度为1×1016cm-3以上3×1019cm-3以下，O的平均载流子浓度为0.8×1018cm-3以上1×1018cm-3以下。
[3]上述[1]或[2]所述的氮化物半导体模板，其表面电阻率为10Ω/□以上20Ω/□以下。
[4]上述[1]～[3]的任一项所述的氮化物半导体模板，其中，所述Ⅲ族氮化物半导体层的通过X射线衍射（XRD）得到的（0004）面的半峰宽（FWHM）为50秒以上100秒以下。
[5]上述[1]～[4]的任一项所述的氮化物半导体模板，其中，所述Ⅲ族氮化物半导体层为将GaN作为主成分的层。
[6]上述[5]所述的氮化物半导体模板，其中，在所述将GaN作为主成分的层与所述基板之间设置有AlN作为缓冲层。
[7]上述[6]所述的氮化物半导体模板，其中，所述AlN缓冲层的厚度为10nm以上100nm以下。
[8]上述[1]～[7]的任一项所述的氮化物半导体模板，其中，所述基板在表面上形成有多个凸部。
[9]上述[1]～[8]的任一项所述的氮化物半导体模板，其中，所述Ⅲ族氮化物半导体层为通过氢化物气相生长法（HVPE）进行生长而得的。
[10]一种发光二极管，其具有下述叠层结构：具备蓝宝石基板、在所述蓝宝石基板上形成的AlN缓冲层、在所述AlN缓冲层上形成的n型Ⅲ族氮化物半导体层、在所述n型Ⅲ族氮化物半导体层上形成的多量子阱层、在所述多量子阱层上形成的p型氮化物半导体层、从所述p型氮化物半导体层侧到n型Ⅲ族氮化物半导体层实施蚀刻而形成的所述n型Ⅲ族氮化物半导体层的露出部、在所述n型Ⅲ族氮化物半导体层的所述露出部上形成的n型电极、在所述p型氮化物半导体层侧形成的p型电极，所述n型Ⅲ族氮化物半导体层是在所述AlN缓冲层上形成添加了O（氧）的O添加层、在所述O添加层上形成添加了Si的Si添加层而成的，所述Ⅲ族氮化物半导体层整体的膜厚为4μm以上10μm以下，所述Si添加层中的Si的平均载流子浓度为1×1018cm-3以上5×1018cm-3以下。
此外，本发明的一方式中，上述氮化物半导体模板具有以下的构成。上述基板的上述多个凸部的形状可以是金字塔状、圆锥状或半球状。上述基板的上述凸部，如图1（b）所示，间距（p）为0.5~6.0μm、高度（h）优选为0.5~3.0μm。
发明的效果
通过本发明，可以提供低电阻（表面电阻率为20Ω/□以下）、结晶性良好（通过X射线衍射（XRD）测定得到的（0004）面的半峰宽（FWHM）为50秒以上100秒以下）的氮化物半导体模板以及使用该氮化物半导体模板的发光二极管。
附图说明
图1（a）为本发明的第1实施方式涉及的氮化物半导体模板的剖视图，图1（b）为表示基板表面状态的主要部分剖视图。
图2为本发明的第2实施方式涉及的发光二极管用外延片的剖视图。
图3为本发明的第3实施方式涉及的发光二极管的剖视图。
图4为表示实施例涉及的HVPE装置的概略的构成例的图。
图5为表示第1层(O掺杂)和第2层(Si掺杂)的GaN层中的通过SIMS（Secondary Ion Mass Spectroscopy）分析得到的O（氧）浓度分布的图。
图6为表示第1层(O掺杂)和第2层(Si掺杂)的GaN层中的通过SIMS（Secondary Ion Mass Spectroscopy）分析得到的Si（硅）浓度分布的图。
图7为表示AlN缓冲层的膜厚与XRD半峰宽的关系的图。
图8为表示实施例1的模板的Cl的SIMS分析结果的图。
图9为表示比较例1涉及的氮化物半导体模板的剖视图。
图10表示比较例2涉及的氮化物半导体模板。
具体实施方式
实施方式的概要
本实施方式的氮化物半导体模板具备：基板；在所述基板上形成添加了O（氧）的O添加层、在所述O添加层上形成添加了Si的Si添加层而成的Ⅲ族氮化物半导体层，其中，所述Ⅲ族氮化物半导体层的整体的膜厚为4μm以上10μm以下，所述Ⅲ族氮化物半导体层的所述Si添加层中的Si的平均载流子浓度为1×1018cm-3以上5×1018cm-3以下。
氮化物半导体模板是在异种基板上形成由与异种基板不同且相互同种的材料构成的多个氮化物半导体层而成的。通过使Ⅲ族氮化物半导体层的整体的膜厚为4μm以上10μm以下，即使载流子浓度低，也可以充分地低电阻化。通过使Si添加层的平均载流子浓度为1×1018cm-3以上5×1018cm-3以下的低浓度，可以抑制结晶性降低。
第1实施方式
图1（a）为本发明的第1实施方式涉及的氮化物半导体模板的剖视图，图1（b）为表示基板表面状态的主要部分剖视图。
该氮化物半导体模板10具有在表面形成了图案的蓝宝石基板，即PSS基板（Patterned Sapphire Substrate）11上预先形成了氮化铝（AlN）缓冲层12的带有缓冲层的PSS基板21，是在该带有缓冲层的PSS基板21上形成作为掺杂有氧（O）的O添加层的O掺杂GaN层13作为第1层、在O掺杂GaN层13上形成作为掺杂有硅（Si）的Si添加层的Si掺杂GaN层14作为第2层而成的。O掺杂GaN层13和Si掺杂GaN层14为Ⅲ族氮化物半导体层22的一例。
从基于岛状生长的位错密度降低等观点出发，如图1（b）所示，PSS基板11在表面具有多个凸部11a。凸部11a的间距p优选为0.5~6.0μm，更优选为1.0~5.0μm。凸部11a的高度h优选为0.5~3.0μm，更优选为1.0~2.5μm。凸部11a的形状只要为凸状即可，可以为例如金字塔状、圆锥状、半球状。关于凸部11a的数值范围的意义，在下文中叙述。
从晶体缺陷的抑制等观点出发，AlN缓冲层12的膜厚优选为10~100nm。关于该膜厚的数值范围的意义，在下文中叙述。
从结晶性、低电阻化等观点出发，第1层的O掺杂GaN层13和第2层的Si掺杂GaN层14的总膜厚优选为4μm以上10μm以下，更优选为5~9μm。此外，从工作电压的低电压化等观点出发，氮化物半导体模板10整体（外延层整体）的表面电阻率优选为10Ω/□以上20Ω/□以下。
从结晶性、低电阻化等观点出发，O掺杂GaN层13中的O（氧）杂质浓度优选为1×1016~3×1019cm-3，更优选为0.9×1018~3×1019cm-3。尤其是，O掺杂GaN层13所含的O（氧）的最大杂质浓度优选为0.9×1018~3×1019cm-3。O掺杂GaN层13的平均载流子浓度优选为0.8×1018～1×1018cm-3。
从结晶性、低电阻化等观点出发，Si掺杂GaN层14的平均载流子浓度优选为1×1018~5×1018cm-3，更优选为1×1018~4×1018cm-3。
（基板的凸部的数值范围的意义）
如果PSS基板11的表面的凸部11a的间距p过窄，则作为结晶性的指标的通过X射线衍射（XRD）测定得到的（0004）面的半峰宽（FWHM）（以下称为“XRD半峰宽”）不易变窄。这是因为，初期的岛状生长变少，平坦化早。此外，如果凸部11a的间距p过宽，则容易产生凹点。
如果凸部11a的高度h过低，则XRD半峰宽不易变窄。这是因为，凸部11a的高度h高则产生与岛状生长时同样的效果。相反地，如果凸部11a的高度h过高，则此次由于不易平坦化，因此容易产生凹点。因此，要使凹点消失，必须使膜厚生长得厚。如果加厚膜厚，则产生片的翘曲变大这样的问题。
因此，凸部11a的间距p优选为0.5~6.0μm，更优选为1.0~5.0μm。此外，凸部11a的高度h优选为0.5~3.0μm，更优选为1.0~2.5μm。
（关于AlN缓冲层的数值范围的意义）
如果AlN缓冲层12的膜厚过薄或过厚，则晶体缺陷数增加，作为结晶性的指标的XRD半峰宽倾向于变宽（结晶性降低）。因此，AlN缓冲层12的膜厚有上述的合适值。
（膜厚的数值范围的意义）
规定第1层的O掺杂GaN层13和第2层的Si掺杂GaN层14的总膜厚是根据以下理由。即，如果第1层的O掺杂GaN层13和第2层的Si掺杂GaN层14的总膜厚比4μm薄、则产生表面形成凹点状的凹陷的问题，此外，如果不添加高浓度的添加物，则不易成为低电阻。即，不能制造正向电压充分低的半导体发光元件。为了使正向电压充分低，如果增加添加物的量而形成高载流子浓度，则虽然能够低电阻化，但由于添加物量的增加，因此有结晶性恶化的问题。这表示，因为XRD半峰宽大于100秒，所以缺陷的降低也是不充分的。
另一方面，如果第1层的O掺杂GaN层13和第2层的Si掺杂GaN层14的总膜厚比10μm厚，则不增加添加物量，即不提高载流子浓度，就可以实现正向电压不升高那样的低电阻化。此外，通过使第1层和第2层的GaN层13、14的总膜厚比10μm厚，可以使XRD半峰宽为50秒以上100秒以下，可以制造结晶性良好的发光二极管用模板。但是，有由于膜厚厚所造成的片的翘曲变大的问题。该翘曲是因为基板与外延层为异种材料。如果模板的翘曲变大，则在模板上生长的发光部的生长产生问题。该问题为例如发光输出的降低。此外，由于翘曲的影响，因此发光二极管的发光波长的面内分布恶化，引起成品率降低。这是因为，由于模板的翘曲，因此在作为活性层的MQW层中使用的In浓度在面内变得不均匀。此外，由于加厚膜厚，因此当然也有制造成本上升这样的问题。
由以上所述，第1层和第2层的GaN层13、14的总膜厚优选为4μm~10μm、如果考虑再现性等，则更优选为5~9μm。
（载流子浓度和杂质浓度的数值范围的意义）
如果载流子浓度即杂质浓度过高，则成为结晶性恶化的原因，XRD半峰宽不变窄。即晶体缺陷的减少变得不充分。另一方面，如果载流子浓度过低，则表面电阻率不变低。由此，第1层的O掺杂GaN层13和第2层的Si掺杂GaN层14的平均载流子浓度优选为上述范围。厚度方向的平均载流子浓度基于范德堡法的评价。范德堡法为膜整体的载流子浓度值。即成为外延层整体的平均的载流子浓度。例如，膜中载流子浓度变化时，用范德堡法评价时成为该膜中的平均载流子浓度。此外，杂质浓度可以由SIMS（Secondary Ion MassSpectroscopy）分析算出。
（模板的表面电阻率的数值范围的意义）
氮化物半导体模板10整体（外延层整体）的表面电阻率优选为20Ω/□以下，但优选在上述载流子浓度和上述膜厚的优选范围内为20Ω/□以下。此外，氮化物半导体模板10整体的更优选的表面电阻率为10~20Ω/□。如果表面电阻率过低，则结晶性恶化。
（制造方法）
氮化物半导体模板10优选通过HVPE法生长，生长速度优选为30~300μm/hr。通过采用HVPE法生长，原材料费便宜并且生长速度快（与MOVPE法相比），因此可以低成本化。使生长速度为30~300μm/hr是由于如果过快，则难以控制，缺乏再现性。因此最期望的生长速度为50~200μm/hr。采用HVPE法成膜时，使用氯化氢（HCl）等气体作为原料而生成GaCl，将其作为Ga源。因此，在采用HVPE法生长时，一定会在外延层膜中混入若干的Cl。因此，如果分析外延层中的Cl，则可以确认是采用HVPE法成膜。其原因是，采用MOVPE法生长时不混入Cl，因此可以区别。
（实施方式的效果）
根据本实施方式，可以达到以下效果。
（a）由于可以实现低电阻和减少缺陷，因此正向电压低、且可以提高光取出效率。因此，在高效率的半导体发光元件用途中，可以制造可以适宜使用的氮化物半导体模板。
（b）由于采用HVPE法制作氮化物半导体模板，因此可以显著地缩短生长时间。因此，可以以低成本提供高性能的氮化物半导体模板。即，该氮化物半导体模板为对高亮度的半导体发光元件（发光二极管）有用的模板。
第2实施方式
图2为本发明的第2实施方式涉及的发光二极管用外延片的剖视图。本实施方式的发光二极管用外延片30为在图1所示的氮化物半导体模板10上生长n型GaN层31，进而在其上生长6对InGaN/GaN多量子阱层32，进而再在其上生长p型AlGaN层33和p型GaN接触层34而成的。这里，O掺杂GaN层13和Si掺杂GaN层14为n型GaN模板层的一例。p型AlGaN层33和p型GaN接触层34为p型氮化物半导体层的一例。
第3实施方式
图3为本发明的第3实施方式涉及的发光二极管的剖视图。作为该发光二极管的发光二极管40为将图2所示的发光二极管用外延片30的表面部分地除去，在露出氮化物半导体模板10的Si掺杂GaN层14的一部分的露出部上形成作为n型电极的Ti/Al电极41，在p型GaN接触层34上形成作为p型电极的Ni/Au半透明电极42和电极焊盘43而成的。
通过以下实施例进一步详细地说明本发明，但本发明不限于此。
实施例1
图4为表示实施例1涉及的HVPE装置的概略的构成例的图。在实施例1中，使用图4所示构成的HVPE装置1，在带有缓冲层的PSS基板21上生长约6μm的O掺杂GaN层13，在O掺杂GaN层13上生长约2μm的Si掺杂GaN层14。HVPE装置1分为上游部的原料部3a和下游部的生长部3b，分别通过各自的原料部加热器4a、生长部加热器4b而分别被加热到约850℃、1100℃。
从原料部3a向生长部3b设置有V族管线61、Ⅲ族管线62、掺杂管线63的3系统的气体供给管线6。从V族管线61供给作为氮原料的氨（NH3）和作为载气的氢气、氮气或它们的混合气体。从III族管线62供给氯化氢（HCl）和作为载气的氢气、氮气或它们的混合气体。在Ⅲ族管线62的中途设置有容纳镓（Ga）熔融液7a的槽7，在这里HCl气体与金属镓反应而生成作为Ⅲ族原料的GaCl气体，将GaCl气体送出至生长部3b。在不进行掺杂的情形等，例如在非掺杂GaN层（un-GaN层）生长时，从掺杂管线63导入氢气/氮气的混合气体，在n型GaN层生长时从掺杂管线63导入作为Si源的二氯甲硅烷（氢气稀释，100ppm）、HCl气体和氢气、氮气。
此外，为了除去生长后附着在HVPE装置1内的GaN系附着物而进行烘烤时，从掺杂管线63导入盐酸气体、氢气和氮气。在生长部3b中设置有以3～100rpm左右的转速进行旋转的盘5，在与该气体供给管线6的出口相对的面（设置面）5a上设置有带有缓冲层的PSS基板21。在带有缓冲层的PSS基板21以后流动的原料气体从最下游部介由排气管9被排气。本实施例1中的生长全部在常压（1个大气压）下实施。
各管线61、62、63的配管、槽7、盘5的旋转轴5b为高纯度石英制，盘5为SiC涂层的碳制。
（1）基板的准备
带有缓冲层的PSS基板21使用厚度900μm、直径100mm（4英寸）、凸部11a的间距p为2.5μm、高度h为1.5μm的基板。
（2）HVPE生长
HVPE生长如下实施。将带有缓冲层的PSS基板21放置在HVPE装置1的盘5中后，流动纯氮，赶出反应炉2内的大气。接着，在氢气3slm和氮气7slm的混合气体中使基板温度为1100℃，保持10分钟。然后，以60μm/hr的生长速度生长O掺杂GaN层13。作为此时流动的气体，使来自Ⅲ族管线62的HCl为50sccm、氢气为2slm、氮气为1slm，使来自V族管线61的NH3为2slm和氢气为1slm。此外，从掺杂管线63导入O（氧）。使O掺杂GaN层13生长约2μm时，停止O（氧）的供给。
生长时间为6分钟。在第1层的O掺杂GaN层13的生长后，与基本的生长条件相同地，从掺杂管线63导入Si，使第2层的Si掺杂GaN层14生长2分钟。然后，流动2slm的NH3和8slm的氮气，同时将基板温度冷却至室温附近。然后，进行几十分钟氮气吹扫，使反应炉2内为氮气气氛后取出图1所示的氮化物半导体模板10。
如上所述制作的氮化物半导体模板10的XRD半峰宽为73.8秒。此外，使用非接触的电阻率测定仪对氮化物半导体模板10的表面电阻率进行测定得到的结果是，表面电阻率为15Ω/□。
进一步实施氮化物半导体模板10的仅第1层的O掺杂GaN层13和仅第2层的Si掺杂GaN层14的生长，采用范德堡法实施平均载流子浓度的确认。可以确认仅第1层的生长时，平均载流子浓度为1×1018cm-3。而且可以确认仅第2层的生长时，平均载流子浓度为4.5×1018cm-3。
图5表示第1层和第2层的GaN层13、14中的通过SIMS（Secondary IonMass Spectroscopy）分析得到的O（氧）杂质浓度的分布。图6表示第1层和第2层的GaN层13、14中的通过SIMS（Secondary Ion Mass Spectroscopy）分析得到的Si（硅）杂质浓度的分布。O杂质浓度如图5所示为3×1019cm-3。Si杂质浓度如图6所示为5×1018cm-3。
图7为表示AlN缓冲层的膜厚与XRD半峰宽的关系的图。可知AlN缓冲层12的膜厚10~100nm中XRD半峰宽变小。
图8表示实施例1的氮化物半导体模板的Cl的SIMS分析结果。由于在外延层中出现Cl，因此可知氮化物半导体模板10是通过HVPE法制造的。
（3）发光二极管用的外延生长
在图1所示的氮化物半导体模板10上，采用MOVPE法进行发光二极管用的外延生长。
具体来讲，在氮化物半导体模板10上生长n型GaN层31，进而在其上生长6对InGaN/GaN多量子阱层32。进而再在其上生长p-AlGaN层33和p型GaN接触层34，在上述叠层结构生长后，将反应炉2的温度降至室温附近，得到图2所示的发光二极管用外延片30。
（4）发光二极管的形成
然后，如图3所示，将所得的发光二极管用外延片30的表面通过RIE（Reactive Ion Etching）部分地除去，露出氮化物半导体模板10的Si掺杂GaN层14的一部分，形成Ti/Al电极41。进而在p型GaN接触层34上形成Ni/Au半透明电极42和电极焊盘43，制作发光二极管40。
以通电电流20mA评价发光二极管40的发光特性时，发光峰波长为约450nm，达到正向电压3.25V、发光输出30mW。此外，对于发光二极管40的可靠性试验，在室温、50mA通电条件下实施1000hr的通电试验。其结果是，也确认了相对输出为98%，具有充分良好的可靠性特性。其中，相对输出=（168小时通电后的发光输出/初期发光输出）×100。
实施例2
使O掺杂GaN层13和Si掺杂GaN层14生长时的Ⅲ族管线气体为HCl50sccm、氢气3.0slm、无氮气（或0slm），除此以外，在与实施例1同样的条件下，且将氮化物半导体层22的整体膜厚制作成约10μm，进行与实施例1同样的实验。其结果是，实施例2的氮化物半导体模板10的XRD半峰宽窄，为50秒，关于表面电阻率，为15Ω/□，与实施例1同样。第1层和第2层的GaN层13、14中的通过SIMS得到的O杂质浓度为1.0×1019cm-3以下，Si浓度为4.0×1018cm-3，得到与实施例1几乎同样的结果。
实施例3
使PSS基板11的凸部11a的间距p为0.5~6.0μm、使高度h为0.5~3.0μm，进行与实施例1同样的实验。其结果是，得到与实施例1几乎同样的结果。
（比较例1）
图9表示比较例1涉及的氮化物半导体模板。比较例1涉及的氮化物半导体模板100的基本结构与图1所示的实施例1的结构相同。此外，生长条件等也相同。由此，以下仅对与实施例1不同的项目进行说明。
生长约6μm的第1层的非掺杂GaN层130，在其上生长2μm的第2层的Si掺杂GaN层140。以使此时的Si掺杂GaN层140的平均载流子浓度为8.5×1018cm-3的方式进行设计。检查Si掺杂GaN层140的平均载流子浓度，结果确认为8.5×1018cm-3。
在比较例1中，将氮化物半导体模板100的第1层设为非掺杂GaN层130是因为，一般而言为了减少晶体缺陷，非掺杂GaN层是良好的。此外，提高第2层的Si掺杂GaN层140的载流子浓度是因为，由于第1层是非掺杂的，因此如果不提高第2层的Si掺杂GaN层140的载流子浓度，则表面电阻率变高，在使用发光二极管时，就会有正向电压变高这样的问题。
如上所述制作的氮化物半导体模板100的XRD半峰宽为117.6秒。即，实施例1与比较例1相比半峰宽窄约44秒，为比较例1的约60%。此外，使用非接触的电阻率测定仪对氮化物半导体模板100进行测定。其结果是，确认了表面电阻率为16Ω/□，与实施例1同等。
在氮化物半导体模板100上，采用MOVPE法进行发光元件用的外延生长。该MOVPE法的生长也为与实施例1相同的条件（比较例和实施例1的氮化物半导体模板100上的通过MOVPE法的成膜利用多个MOVPE装置同时生长）。
以通电电流20mA评价比较例1的发光二极管的发光特性时，发光峰波长为约450nm，正向电压为3.22V，发光输出为18mW。即，由于XRD半峰宽宽，因此晶体缺陷而内量子效率恶化，换言之，由实施例1可知，内量子效率提高，发光输出提高。
此外，关于比较例1，对于发光二极管的可靠性试验，也在室温、50mA通电条件下实施1000hr的通电试验。其结果是，确认了相对输出为87%，可靠性不太好。其中，相对输出=（168小时通电后的发光输出/初期发光输出）×100。
（比较例2）
图10表示比较例2涉及的氮化物半导体模板。比较例2涉及的氮化物半导体模板200的基本结构与图1所示的实施例1、比较例1的结构相同。此外生长条件等也相同。因此，以下仅对与实施例1不同的项目进行说明。
在比较例1中，从有利于结晶性提高这样的观点出发，使第1层的非掺杂GaN层130生长约6μm，在其上生长2μm的Si掺杂GaN层140。认为此时的Si掺杂GaN层140的平均载流子浓度为8.5×1018cm-3，最上层的Si掺杂GaN层140的平均载流子浓度过高，从而结晶性恶化。即认为由于第2层的Si掺杂GaN层140为高载流子，因此结晶恶化，XRD半峰宽变宽。
因此，实施最上层的Si掺杂GaN层240的载流子浓度抑制地低而生长的比较实验（比较例2）。
为了降低最上层的Si掺杂GaN层240的载流子浓度而降低表面电阻率，只要在第1层也添加Si，相应地降低最上层的Si掺杂GaN层240的载流子浓度即可。因此在比较例2中，制成在氮化物半导体模板200的第1层中也添加了Si的Si掺杂GaN层230。以使此时的第1层的平均载流子浓度为1.0×1018cm-3的方式进行设计。而且同时，以使第2层的Si掺杂GaN层240的平均载流子浓度为1.0×1018cm-3的方式进行设计。即，是将平均载流子浓度为1.0×1018cm-3的Si掺杂GaN层生长约8μm的结构。当然，确认了平均载流子浓度成为设计值。
如上所述制作的氮化物半导体模板200的XRD半峰宽为125.8秒。即，结晶性与比较例1相比反而恶化。此外，使用非接触的电阻率测定仪测定得到的表面电阻率为16Ω/□，与实施例1、比较例1同等。
在氮化物半导体模板10上，采用MOVPE法进行发光元件用的外延生长。该MOVPE法的生长也为与实施例1相同的条件（比较例1和比较例2与实施例1的氮化物半导体模板10、100、200上的通过MOVPE法的成膜利用多个MOVPE装置同时生长）。
以通电电流20mA评价发光二极管的发光特性时，发光峰波长为约450nm，正向电压为3.23V。因此，确认了发光峰波长和正向电压与实施例1和比较例1相同。但是，发光输出为16mW，为比实施例1低、比比较例1差的结果。
此外，关于比较例2，对于发光二极管的可靠性试验，也在室温、50mA通电条件下实施1000hr的通电试验。其结果是，相对输出为82%，可靠性与比较例相比恶化。其中，相对输出=（168小时通电后的发光输出/初期发光输出）×100。认为发光输出和可靠性特性的恶化是由于XRD半峰宽变宽，因此晶体缺陷增加（结晶性恶化），所以各特性恶化。
（变形例1）
本发明基本上为氮化物半导体模板，特别是取决于结构和成膜条件的物体。因此，即使PSS基板11的凸部11a的形状变化，也可得到同样的效果，这是显而易见的。
（变形例2）
本发明中，作为生长速度为60μm/hr，但即使生长速度提高至300μm/hr左右也能够应用，这是显而易见的。
（变形例3）
本发明涉及设置在基板上的GaN系膜，因此容易推测即使使用平坦基板也可得到本发明要实现的效果。
（变形例4）
本发明涉及设置在基板上的GaN系膜，因此容易推测即使缓冲层不是AlN也可得到本发明要实现的效果。
（变形例5）
在n型Ⅲ族氮化物半导体层中，也可以逐渐地改变氧浓度和Si浓度。此外，在O掺杂GaN层13整体中，也可以均匀地掺杂氧。
此外，本发明不限定于上述实施方式和上述实施例，在不改变发明的主旨的范围内能够进行多种变形实施。第1的Ⅲ族氮化物半导体的厚度方向的O的杂质浓度可以低于第1的Ⅲ族氮化物半导体中的Si的载流子浓度。
符号说明
1为HVPE装置；2为反应炉；3a为原料部；3b为生长部；4a为原料部加热器；4b为生长部加热器；5为盘；5a为设置面；5b为旋转轴；6为气体供给管线；7为槽；7a为Ga熔融液；9为排气管；10、100、200为氮化物半导体模板；11为PSS基板；11a为凸部；12为AlN缓冲层；13为O掺杂GaN层；14为Si掺杂GaN层；21为带有缓冲层的PSS基板；22为Ⅲ族氮化物半导体层；30为发光二极管用外延片；31为n型GaN层；32为InGaN/GaN多量子阱层；33为p型AlGaN层；34为p型GaN接触层；40为发光二极管；41为Ti/Al电极；42为Ni/Au半透明电极；43为电极焊盘；61为V族管线；62为Ⅲ族管线；63为掺杂管线；130为非掺杂GaN层；140、230、240为Si掺杂GaN层。

Claims (10)

1.一种氮化物半导体模板，其具备：基板；在所述基板上形成添加了O（氧）的O添加层、在所述O添加层上形成添加了Si的Si添加层而成的Ⅲ族氮化物半导体层，
所述Ⅲ族氮化物半导体层的整体的膜厚为4μm以上10μm以下，所述Si添加层中的Si的平均载流子浓度为1×1018cm-3以上5×1018cm-3以下。
2.根据权利要求1所述的氮化物半导体模板，其中，所述O添加层中的O的杂质浓度为1×1016cm-3以上3×1019cm-3以下，O的平均载流子浓度为0.8×1018cm-3以上1×1018cm-3以下。
3.根据权利要求1或2所述的氮化物半导体模板，其表面电阻率为10Ω/□以上20Ω/□以下。
4.根据权利要求1～3的任一项所述的氮化物半导体模板，其中，所述Ⅲ族氮化物半导体层的通过X射线衍射得到的（0004）面的半峰宽为50秒以上100秒以下。
5.根据权利要求1～4的任一项所述的氮化物半导体模板，其中，所述Ⅲ族氮化物半导体层为将GaN作为主成分的层。
6.根据权利要求5所述的氮化物半导体模板，其中，在所述将GaN作为主成分的层与所述基板之间设置有AlN作为缓冲层。
7.根据权利要求6所述的氮化物半导体模板，其中，所述AlN缓冲层的厚度为10nm以上100nm以下。
8.根据权利要求1～7的任一项所述的氮化物半导体模板，其中，所述基板在表面上形成有多个凸部。
9.根据权利要求1～8的任一项所述的氮化物半导体模板，其中，所述Ⅲ族氮化物半导体层为通过氢化物气相生长法进行生长而得的。
10.一种发光二极管，其具有下述叠层结构：
具备蓝宝石基板、在所述蓝宝石基板上形成的AlN缓冲层、在所述AlN缓冲层上形成的n型Ⅲ族氮化物半导体层、在所述n型Ⅲ族氮化物半导体层上形成的多量子阱层、在所述多量子阱层上形成的p型氮化物半导体层、从所述p型氮化物半导体层侧到n型Ⅲ族氮化物半导体层实施蚀刻而形成的所述n型Ⅲ族氮化物半导体层的露出部、在所述n型Ⅲ族氮化物半导体层的所述露出部上形成的n型电极、在所述p型氮化物半导体层侧形成的p型电极，
所述n型Ⅲ族氮化物半导体层是在所述AlN缓冲层上形成添加了O的O添加层、在所述O添加层上形成添加了Si的Si添加层而成的，所述Ⅲ族氮化物半导体层整体的膜厚为4μm以上10μm以下，所述Si添加层中的Si的平均载流子浓度为1×1018cm-3以上5×1018cm-3以下。
CN201210295500.3A 2011-08-22 2012-08-17 氮化物半导体模板及发光二极管 Active CN102956773B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-180303 2011-08-22
JP2011180303 2011-08-22

Publications (2)

Publication Number Publication Date
CN102956773A true CN102956773A (zh) 2013-03-06
CN102956773B CN102956773B (zh) 2016-06-08

Family

ID=47742307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210295500.3A Active CN102956773B (zh) 2011-08-22 2012-08-17 氮化物半导体模板及发光二极管

Country Status (3)

Country Link
US (1) US8664663B2 (zh)
JP (1) JP5879225B2 (zh)
CN (1) CN102956773B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165771A (zh) * 2013-03-28 2013-06-19 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
CN104894532A (zh) * 2015-04-23 2015-09-09 安徽三安光电有限公司 一种改善漏电流的发光二极管制备方法
CN108352324A (zh) * 2015-12-28 2018-07-31 德州仪器公司 用于族iiia-n装置的非蚀刻性气体冷却外延堆叠
CN110473943A (zh) * 2018-05-11 2019-11-19 松下知识产权经营株式会社 发光二极管元件、以及发光二极管元件的制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013145867A (ja) * 2011-12-15 2013-07-25 Hitachi Cable Ltd 窒化物半導体テンプレート及び発光ダイオード
JP5383880B1 (ja) * 2012-08-13 2014-01-08 株式会社東芝 窒化物半導体層の製造方法及び半導体発光素子の製造方法
JP2014222691A (ja) * 2013-05-13 2014-11-27 日立金属株式会社 窒化物半導体テンプレートおよびその製造方法、並びに窒化物半導体発光素子
CN103346217A (zh) * 2013-07-10 2013-10-09 合肥彩虹蓝光科技有限公司 一种提高led发光二极管亮度的量子垒设计方法
TW201511327A (zh) 2013-09-06 2015-03-16 Ind Tech Res Inst 發光二極體
US9123637B2 (en) * 2013-12-30 2015-09-01 Enkris Semiconductor, Inc. Semiconductor epitaxial structure and method for forming the same
JP2016032038A (ja) * 2014-07-29 2016-03-07 住友化学株式会社 窒化物半導体ウエハおよびその製造方法
US10472715B2 (en) * 2015-02-27 2019-11-12 Sumitomo Chemical Company, Limited Nitride semiconductor template, manufacturing method thereof, and epitaxial wafer
US10418522B2 (en) * 2016-12-20 2019-09-17 Goforward Technology Inc. Optoelectronic device and method for making the same
CN111172509A (zh) * 2020-01-19 2020-05-19 镓特半导体科技（上海）有限公司 半导体结构、自支撑掺杂氮化镓层及其制备方法
KR20220133015A (ko) * 2021-03-24 2022-10-04 삼성전자주식회사 저항성 메모리 소자

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945962A (ja) * 1995-07-28 1997-02-14 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子およびその製造方法
JP2002026464A (ja) * 2000-07-13 2002-01-25 Sanyo Electric Co Ltd 窒化物系半導体素子
US6441393B2 (en) * 1999-11-17 2002-08-27 Lumileds Lighting U.S., Llc Semiconductor devices with selectively doped III-V nitride layers
CN101558502A (zh) * 2006-12-22 2009-10-14 昭和电工株式会社 Ⅲ族氮化物半导体层的制造方法以及ⅲ族氮化物半导体发光元件和灯
CN101874306A (zh) * 2007-09-27 2010-10-27 昭和电工株式会社 Ⅲ族氮化物半导体发光元件及其制造方法以及灯
TW201044637A (en) * 2009-03-06 2010-12-16 Showa Denko Kk Group III nitride compound semiconductor light emitting device and production method thereof, and lamp
JP2011071443A (ja) * 2009-09-28 2011-04-07 Toyoda Gosei Co Ltd 発光素子の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053420B2 (en) 2001-03-21 2006-05-30 Mitsubishi Cable Industries, Ltd. GaN group semiconductor light-emitting element with concave and convex structures on the substrate and a production method thereof
JP3595277B2 (ja) 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP3826825B2 (ja) * 2001-04-12 2006-09-27 住友電気工業株式会社 窒化ガリウム結晶への酸素ドーピング方法と酸素ドープされたｎ型窒化ガリウム単結晶基板
JP3886341B2 (ja) 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4908381B2 (ja) * 2006-12-22 2012-04-04 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
TWI430476B (zh) * 2010-05-24 2014-03-11 Huga Optotech Inc 半導體發光元件
US8895993B2 (en) * 2011-01-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low gate-leakage structure and method for gallium nitride enhancement mode transistor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945962A (ja) * 1995-07-28 1997-02-14 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子およびその製造方法
US6441393B2 (en) * 1999-11-17 2002-08-27 Lumileds Lighting U.S., Llc Semiconductor devices with selectively doped III-V nitride layers
JP2002026464A (ja) * 2000-07-13 2002-01-25 Sanyo Electric Co Ltd 窒化物系半導体素子
CN101558502A (zh) * 2006-12-22 2009-10-14 昭和电工株式会社 Ⅲ族氮化物半导体层的制造方法以及ⅲ族氮化物半导体发光元件和灯
CN101874306A (zh) * 2007-09-27 2010-10-27 昭和电工株式会社 Ⅲ族氮化物半导体发光元件及其制造方法以及灯
TW201044637A (en) * 2009-03-06 2010-12-16 Showa Denko Kk Group III nitride compound semiconductor light emitting device and production method thereof, and lamp
JP2011071443A (ja) * 2009-09-28 2011-04-07 Toyoda Gosei Co Ltd 発光素子の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165771A (zh) * 2013-03-28 2013-06-19 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
CN103165771B (zh) * 2013-03-28 2015-07-15 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
CN104894532A (zh) * 2015-04-23 2015-09-09 安徽三安光电有限公司 一种改善漏电流的发光二极管制备方法
CN104894532B (zh) * 2015-04-23 2018-07-10 安徽三安光电有限公司 一种改善漏电流的发光二极管制备方法
CN108352324A (zh) * 2015-12-28 2018-07-31 德州仪器公司 用于族iiia-n装置的非蚀刻性气体冷却外延堆叠
CN108352324B (zh) * 2015-12-28 2022-08-09 德州仪器公司 用于族iiia-n装置的非蚀刻性气体冷却外延堆叠
CN110473943A (zh) * 2018-05-11 2019-11-19 松下知识产权经营株式会社 发光二极管元件、以及发光二极管元件的制造方法

Also Published As

Publication number Publication date
JP5879225B2 (ja) 2016-03-08
US8664663B2 (en) 2014-03-04
US20130048942A1 (en) 2013-02-28
JP2013062492A (ja) 2013-04-04
CN102956773B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
CN102956773B (zh) 氮化物半导体模板及发光二极管
US8829489B2 (en) Nitride semiconductor template and light-emitting diode
CN104919604B (zh) 氮化物半导体发光元件
US8415654B2 (en) Low resistance ultraviolet light emitting device and method of fabricating the same
US20080308815A1 (en) GaN Substrate, Substrate with an Epitaxial Layer, Semiconductor Device, and GaN Substrate Manufacturing Method
US20110254048A1 (en) Group iii nitride semiconductor epitaxial substrate
US9190268B2 (en) Method for producing Ga-containing group III nitride semiconductor
US20110220867A1 (en) Superlattice free ultraviolet emitter
JP4865047B2 (ja) 結晶成長方法
CN102956446A (zh) 金属氯化物气体发生装置、氢化物气相生长装置和氮化物半导体模板
WO2013042297A1 (ja) 窒化ガリウム系化合物半導体発光素子及びそれを用いた光源装置
WO2006035852A2 (en) A group iii-v compound semiconductor and a method for producing the same
US8513645B2 (en) Gallium nitride-based epitaxial wafer and method of producing gallium nitride-based semiconductor light-emitting device
US10084113B2 (en) Nitride semiconductor template and light emitting element
CN108400205B (zh) 氮化物半导体发光元件的制造方法
EP1869717B1 (en) Production method of group iii nitride semioconductor element
JP5105738B2 (ja) 窒化ガリウム系化合物半導体積層物の製造方法
US8957426B2 (en) Laminate substrate and method of fabricating the same
US9564552B2 (en) Method for producing group III nitride semiconductor light-emitting device
JP6785455B2 (ja) 発光ダイオード素子、及び発光ダイオード素子の製造方法
JP4793132B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
JP2007036113A (ja) 窒化ガリウム系化合物半導体積層物の製造方法
JP5238867B2 (ja) 半導体発光素子の製造方法
JP4725436B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
JP2014107333A (ja) 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法及び発光素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: HITACHI METALS, LTD.

Free format text: FORMER OWNER: HITACHI CABLE CO., LTD.

Effective date: 20140225

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20140225

Address after: Tokyo, Japan, Japan

Applicant after: Hitachi Metals Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Cable Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SCIOCS COMPANY LIMITED

Free format text: FORMER OWNER: HITACHI METALS, LTD.

Effective date: 20150807

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150807

Address after: Ibaraki

Applicant after: Hitachi Cable

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Metals Co., Ltd.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160315

Address after: Tokyo, Japan, Japan

Applicant after: Sumitomo Chemical Co., Ltd.

Address before: Ibaraki

Applicant before: Hitachi Cable

C14 Grant of patent or utility model
GR01 Patent grant