JP4793132B2 - Iii族窒化物系化合物半導体の製造方法 - Google Patents

Iii族窒化物系化合物半導体の製造方法 Download PDF

Info

Publication number
JP4793132B2
JP4793132B2 JP2006177864A JP2006177864A JP4793132B2 JP 4793132 B2 JP4793132 B2 JP 4793132B2 JP 2006177864 A JP2006177864 A JP 2006177864A JP 2006177864 A JP2006177864 A JP 2006177864A JP 4793132 B2 JP4793132 B2 JP 4793132B2
Authority
JP
Japan
Prior art keywords
group iii
compound semiconductor
ratio
nitride compound
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006177864A
Other languages
English (en)
Other versions
JP2008010543A (ja
Inventor
史郎 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2006177864A priority Critical patent/JP4793132B2/ja
Publication of JP2008010543A publication Critical patent/JP2008010543A/ja
Application granted granted Critical
Publication of JP4793132B2 publication Critical patent/JP4793132B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、一般式AlxGayIn1-x-yN(0≦x,y,x+y≦1)で表されるIII族窒化物系化合物半導体に関する。
近年、III族窒化物系化合物半導体素子、特にIII族窒化物系化合物半導体発光素子は、サファイア基板をエピタキシャル成長基板とする場合に、当該サファイア基板のA面又はC面を主面とするものが主流である。それらのサファイア基板面上に、六方晶系のIII族窒化物系化合物半導体がc軸方向にエピタキシャル成長する(成長により厚さが増す方向がc軸方向である)。これにより、表面の凹凸が少なく、平坦性が良いC面エピタキシャル膜が得られる。
しかし、III族窒化物系化合物半導体では、組成が異なる層間での格子不整合が無視できない。このため、例えば多重量子井戸構造を有する発光素子を形成すると、応力歪のために井戸層において膜厚方向にピエゾ電界が生じ、バンドにゆがみ(傾斜)が生じ得る。この時、この電界のために、各井戸層の厚さ全体にキャリアの電子と正孔が分散せず、電子が集中する伝導帯の底と、正孔が集中する価電子帯の底とが厚さ方向で一致しない。このため、電子と正孔の厚さ方向における空間分離が生じ、電子と正孔のキャリア結合の確率が減少するため、発光効率が低下する一因となっているのではないかと本願発明者らは考えた。
一方、良く知られているように、サファイア基板のR面を主面としてIII族窒化物系化合物半導体をエピタキシャル成長させると、そのエピタキシャル膜は、厚さ方向がa軸方向となり、表面がA面となる。しかし、一般にそのようなエピタキシャル膜表面は平坦性が悪いとされていた。
さて、例えば特許文献1には、R面からのオフ角αが5度以下の正の値であるサファイア基板を用いることで、その上に高温成長によるAlN層及び更にその上に形成される層の平坦性を向上できることが示されている。また、特許文献2には、R面からのオフ角αが−0.75〜−0.25度であるサファイア基板を用いることで、その上に高温成長によるAlN層及び更にその上に形成される層の平坦性を向上できることが示されている。尚、オフ角αの定義について、特許文献2の図3を、図7として示す。
特開2005−285869号公報 特開2006−066787号公報
以下に示す通り、サファイア基板のR面を主面としてIII族窒化物系化合物半導体をエピタキシャル成長させる際、エピタキシャル成長条件、特にV/III比、オフ角、成長速度の関係が複雑であり、エピタキシャル膜表面を平滑とするような良好な成長条件の範囲が極めて狭く、上記3条件のうちの1条件を変化させると他の2条件が大きく変化することが分かった。一方、本発明者は、当該良好な範囲が極めて狭い理由が、サファイア基板のR面を主面として、III族窒化物系化合物半導体をa軸方向にエピタキシャル成長させる際に、III族窒化物系化合物半導体膜のA面内でのc軸方向の成長とm軸方向の成長のバランスが取りにくく、特に成長速度を遅くした場合に、V/III比とオフ角の適切な範囲が狭いことが分かった。
ここで本発明者は、適切なV/III比を挟んで、A面内でc軸方向により成長が進むようなV/III比と、A面内でよりm軸方向に成長が進むようなV/III比とで交互にエピタキシャル成長を行うことを着想し、本願発明を完成させた。
請求項1に係る発明は、サファイア基板のR面にIII族窒化物系化合物半導体をエピタキシャル成長させるIII族窒化物系化合物半導体の製造方法において、1つの半導体層をエピタキシャル成長させる工程で、V族元素の供給量とIII族元素の供給量の比であるV/III比ρは、ρ1<ρ2であるρ1とρ2の間に、平滑なエピタキシャル膜を成長させうるV/III比があり、ρ1以下の値とρ2以上の値とが複数回ずつ生じるようにV/III比ρを変化させることを特徴とするIII族窒化物系化合物半導体の製造方法である。ρ1以下の値とρ2以上の値とが複数回ずつ生じるとは、例えばρ1とρ2とにρが繰り返し達することを言い、例えば連続的に増減する場合、ρ1とρ2とを交互に切り替える場合を含む。この際、通常の意味のあるエピタキシャル成長となるように有限時間ρ1とρ2に留まる、或いはρ1近傍とρ2近傍にρが存在するものとする。
請求項2に係る発明は、ρ1とρ2は、比ρ2/ρ1が2以上20以下であることを特徴とする。請求項3に係る発明は、比ρ2/ρ1が3以上10以下であることを特徴とする。
請求項4に係る発明は、V/III比ρを変化させる間、III族原料の供給量を一定とすることで、厚さ方向のエピタキシャル成長の速度を実質的に一定とすることを特徴とする。請求項5に係る発明は、厚さ方向のエピタキシャル成長の速度を1μm/h以上10μm/h以下とすることを特徴とする。
請求項6に係る発明は、アンモニアとIII族元素の有機金属化合物を用いることを特徴とする。
一定のV/III比ρにより平坦なエピ膜を得ようとすると、当該V/III比ρの最適値を探索するためには多数回の試行錯誤を繰り返さなければならない。また、一旦V/III比ρの最適値を決定しても、精度の良いR面のサファイア基板、又は精度良くオフ角の揃ったサファイア基板を常に用いる必要がある。一方本願発明によれば、3回程度の試行錯誤により、サファイアR面上に成長するIII族窒化物系化合物半導体の表面であるA面が、c軸指向の成長となるV/III比ρと、m軸指向の成長となるV/III比ρとを見つけると、その間でV/III比ρを変化させて成長させることで、極めて容易に平坦なエピ膜を得ることができる。また、サファイア基板のオフ角は±0.5度程度の誤差が許容範囲となり、サファイア基板の製造コストを抑制することができる。
本発明を適用するにあたり、バッファ層を形成することが好ましい。バッファ層は、III族窒化物系化合物半導体が好ましく、特にAlN、GaN若しくはAlGaNが好ましい。バッファ層は単結晶層でも、非結晶でもかまわない。その形成方法は公知の任意の方法を取りうる。尚、MOVPEによることが好ましい。
本発明のエピタキシャル成長は、公知の任意の方法で行える。尚、MOVPEによることが好ましい。サファイア基板のR面からのオフ角αに応じてV/III比ρを調整するほか、成長速度も調整することが好ましい。この際、III族原料の供給量の調整により成長速度が実質的に調整可能である。成長速度は2〜8μm/hがより好ましい。尚、ドーパントを任意に加えて良い。尚、以下の記載においては、オフ角αの定義は特許文献2と同様に図7の通りである。
アンモニアをV族原料とする場合、アンモニアとそれを希釈するキャリアガスの合計流量は、例えば10L/minとして調整すると、成長条件の設定が容易である。
まず、サファイアR面上に成長するIII族窒化物系化合物半導体の表面であるA面がc軸指向の成長となるV/III比ρとm軸指向の成長となるV/III比ρが存在することを示す。R面からのオフ角がα(単位deg)であるサファイア基板のオフ面に、次の通りの成長条件で、GaNを成長させた際の表面の写真を図1乃至図6に示す。各図には、20μmの長さ又は50μmの長さと、サファイア基板のa軸方向とc軸方向、エピタキシャル成長させたGaN膜のm軸方向とc軸方向を示した。このうち、サファイア基板のc軸方向のみはサファイアのR面又はオフ面への「投影」であって、各図の平面内にはサファイア基板のc軸は存在しない。尚、各図で、明度の高い部分は照明により反射した平滑部を示し、暗部は凹部その他の非平滑部を示す。
エピタキシャル成長条件は次の通り。
成長温度1140℃。
成長速度2.5、5、10μm/h。
トリメチルガリウム(TMG)の流量は、TMGを飽和させたH2流量で50、100、200sccm/min。
III族原料側のキャリアは5L/min窒素と2L/minの水素。
V族原料側は、キャリアである窒素とV族原料であるアンモニアの流量の合計を10L/minの一定とし、NH3の流量比を変えてV/III比ρ(モル比/分圧の比)を変化させてエピタキシャル成長を行った。
尚、上記エピタキシャル成長に先立って、バッファとしてAlN膜を成長温度400℃で50nm成長させた。
図1乃至図4に、TMGの流量を200sccm/min、成長速度10μm/hとした場合を示す。図1、図2、図3、図4はそれぞれオフ角αを−0.25、0、0.25、0.5度としたものであり、それらの各図の枝番号A、B、C、D、E、FはV/III比を608、456、304、152、73、36.5としたものである。
図1.A、1.B、1.C、2.A、2.B、3.Aの場合は、成長速度とオフ角に対してV/III比ρが大き過ぎる場合であり、いずれも、GaN膜に極めて多数のc軸方向の不連続(m軸方向に延びた凹部等の非平滑部)が表面に表れ、使用に耐えないエピタキシャル膜となった。一方、図2.F、図3.F、図4.Fの場合は、成長速度とオフ角に対してV/III比ρが小さ過ぎる場合であり、いずれも、GaN膜に極めて多数のm軸方向の不連続(c軸方向に延びた凹部等の非平滑部)が表面に表れ、使用に耐えないエピタキシャル膜となった。各オフ角α毎に、V/III比ρの適正値が存在する。それらは、図1.E、1.Fのように成長速度が10μm/h、オフ角αが−0.25の場合はV/III比ρが73や36.5の付近である。図2.Eのように成長速度が10μm/h、オフ角αが0度の場合はV/III比ρが73の付近である。図3.D、3.Eのように成長速度が10μm/h、オフ角αが0.25度の場合はV/III比ρが146、73の付近である。図4.D、4.Eのように成長速度が10μm/h、オフ角αが0.5度の場合はV/III比ρが146、73の付近である。
図5に、TMGの流量を50sccm/min、成長速度2.5μm/hとし、オフ角αを−0.25、0、0.25、0.5度の4通り、V/III比ρを292と1168の2通りとした場合の結果を示す。
図5.A乃至図5.Dのように、成長速度2.5μm/h、V/III比ρを292とすると、オフ角αを−0.25、0、0.25、0.5度のいずれとした場合も、GaN膜に極めて多数のm軸方向の不連続(c軸方向に延びた凹部等の非平滑部)が表面に表れ、使用に耐えないエピタキシャル膜となった。一方、図5.E乃至図5.Hのように、成長速度2.5μm/h、V/III比ρを1168とすると、オフ角αを−0.25、0、0.25、0.5度のいずれとした場合も、GaN膜に極めて多数のc軸方向の不連続(m軸方向に延びた凹部等の非平滑部)が表面に表れ、やはり使用に耐えないエピタキシャル膜となった。このように、成長速度2.5μm/hの場合、V/III比ρは292では小さすぎ、1168では大きすぎた。即ち、これらの間にエピタキシャル成長膜を平滑にするV/III比ρの最適値がある。
次に、図6にTMGの流量を100sccm/min、成長速度5μm/hとし、オフ角αを−0.25、0、0.25、0.5度の4通り、V/III比ρを292、146、73の3通りとした場合の結果を示す。図6.A及び図6.Bのように、成長速度5μm/hでオフ角αが−0.25度であると、V/III比ρが292、146の場合はGaN膜に極めて多数のc軸方向の不連続(m軸方向に延びた凹部等の非平滑部)が表面に表れ、使用に耐えないエピタキシャル膜となった。一方、図6.Cのように、成長速度5μm/hでオフ角αが−0.25度であると、V/III比ρが73の場合はGaN膜に極めて多数のm軸方向の不連続(c軸方向に延びた凹部等の非平滑部)が表面に表れ、使用に耐えないエピタキシャル膜となった。
図6.D及び図6.Eのように、成長速度5μm/hでオフ角αが0度であると、V/III比ρが292、146の場合はGaN膜が平坦となった。しかし図6.Fのように、V/III比ρが73の場合はGaN膜にm軸方向の不連続(c軸方向に延びた凹部等の非平滑部)が散見され、使用に適さないエピタキシャル膜となった。
図6.G及び図6.Hのように、成長速度5μm/hでオフ角αが0.25度であると、V/III比ρが292、146の場合はGaN膜が平坦となった。しかし図6.Iのように、V/III比ρが73の場合はGaN膜にm軸方向の不連続(c軸方向に延びた凹部等の非平滑部)が散見され、使用に適さないエピタキシャル膜となった。
図6.J及び図6.Kのように、成長速度5μm/hでオフ角αが0.5度であると、V/III比ρが292、146の場合はGaN膜に極めて多数のc軸方向の不連続(m軸方向に延びた凹部等の非平滑部)が表面に表れ、使用に耐えないエピタキシャル膜となった。一方、図6.Lのように、成長速度5μm/hでオフ角αが0.5度であると、V/III比ρが73の場合はGaN膜に極めて多数のm軸方向の不連続(c軸方向に延びた凹部等の非平滑部)が表面に表れ、使用に耐えないエピタキシャル膜となった。
図5の結果に基づき、TMGの流量を50sccm/min、成長速度2.5μm/hとし、V/III比ρを292と1168とで各々5分ずつ、10サイクル切り替えてエピタキシャル膜を形成した。即ち、ρ1=292、ρ2=1168とした。オフ角αを−0.25、0、0.25、0.5度の4通り行ったが、いずれも表面が平坦なA面のエピタキシャルGaN膜が得られた。
図6の結果に基づき、TMGの流量を100sccm/min、成長速度5μm/hとし、V/III比ρを292と73とで各々5分ずつ、5サイクル切り替えてエピタキシャル膜を形成した。即ち、ρ1=73、ρ2=292とした。オフ角αを−0.25、0、0.25、0.5度の4通り行ったが、いずれも表面が平坦なA面のエピタキシャルGaN膜が得られた。
図1乃至図3の結果に基づき、TMGの流量を200sccm/min、成長速度10μm/hとし、V/III比ρを608と36.5とで各々2分ずつ、6サイクル切り替えてエピタキシャル膜を形成した。即ち、ρ1=36.5、ρ2=608とした。オフ角αを−0.25、0、0.25度の3通り行ったが、いずれも表面が平坦なA面のエピタキシャルGaN膜が得られた。
実施例4乃至実施例6をまとめると、次のように言える。
10≦ρ1≦292、1168≦ρ2≦40000、成長速度2.5μm/h、−0.25≦α≦0.5において、本願発明が適用できた。
10≦ρ1≦73、292≦ρ2≦40000、成長速度5μm/h、−0.25≦α≦0.5において、本願発明が適用できた。
10≦ρ1≦36.5、608≦ρ2≦40000、成長速度10μm/h、−0.25≦α≦0.25において、本願発明が適用できた。
尚、V/III比ρを10以上40000以下としたのは、当業者の常識的な範囲において、V/III比ρがその範囲外であると、1〜十数インチ程度のウエハ上に厚さの均一なエピタキシャル成長が望めないことによる。
実施例1における、成長速度を10μm/h、R面からのオフ角−0.25度のサファイア基板を用いた場合の、V/III比を608〜36.5の6通りで行ったエピタキシャル成長GaN膜の表面写真。 実施例1における、成長速度を10μm/h、R面からのオフ角0度のサファイア基板を用いた場合の、V/III比を608〜36.5の6通りで行ったエピタキシャル成長GaN膜の表面写真。 実施例1における、成長速度を10μm/h、R面からのオフ角0.25度のサファイア基板を用いた場合の、V/III比を608〜36.5の6通りで行ったエピタキシャル成長GaN膜の表面写真。 実施例1における、成長速度を10μm/h、R面からのオフ角0.5度のサファイア基板を用いた場合の、V/III比を608〜36.5の6通りで行ったエピタキシャル成長GaN膜の表面写真。 実施例2における、成長速度を2.5μm/h、R面からのオフ角−0.25、0、0.25、0.5度の4通りのサファイア基板を用いた場合の、V/III比を292と1168の2通りで行ったエピタキシャル成長GaN膜の表面写真。 実施例3における、成長速度を5μm/h、R面からのオフ角−0.25、0、0.25、0.5度の4通りのサファイア基板を用いた場合の、V/III比を292、146、73の3通りで行ったエピタキシャル成長GaN膜の表面写真。 オフ角αの定義を示す斜視図。
符号の説明
ρ:V/III比
α:オフ角、r軸からc軸に近づく側を正とし、単位は度

Claims (6)

  1. サファイア基板のR面にIII族窒化物系化合物半導体をエピタキシャル成長させるIII族窒化物系化合物半導体の製造方法において、
    1つの半導体層をエピタキシャル成長させる工程で、
    V族元素の供給量とIII族元素の供給量の比であるV/III比ρは、ρ1<ρ2であるρ1とρ2の間に、平滑なエピタキシャル膜を成長させうるV/III比があり、
    ρ1以下の値とρ2以上の値とが交互に複数回ずつ生じるようにV/III比ρを変化させることを特徴とするIII族窒化物系化合物半導体の製造方法。
  2. 前記ρ1とρ2は、比ρ2/ρ1が2以上20以下であることを特徴とする請求項1に記載のIII族窒化物系化合物半導体の製造方法。
  3. 前記ρ1とρ2は、比ρ2/ρ1が3以上10以下であることを特徴とする請求項1に記載のIII族窒化物系化合物半導体の製造方法。
  4. V/III比ρを変化させる間、III族原料の供給量を一定とすることで、厚さ方向のエピタキシャル成長の速度を実質的に一定とすることを特徴とする請求項1乃至請求項3のいずれか1項に記載のIII族窒化物系化合物半導体の製造方法。
  5. 厚さ方向のエピタキシャル成長の速度を1μm/h以上10μm/h以下とすることを特徴とする請求項4に記載のIII族窒化物系化合物半導体の製造方法。
  6. アンモニアとIII族元素の有機金属化合物を用いることを特徴とする請求項1乃至請求項5のいずれか1項に記載のIII族窒化物系化合物半導体の製造方法。
JP2006177864A 2006-06-28 2006-06-28 Iii族窒化物系化合物半導体の製造方法 Active JP4793132B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006177864A JP4793132B2 (ja) 2006-06-28 2006-06-28 Iii族窒化物系化合物半導体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006177864A JP4793132B2 (ja) 2006-06-28 2006-06-28 Iii族窒化物系化合物半導体の製造方法

Publications (2)

Publication Number Publication Date
JP2008010543A JP2008010543A (ja) 2008-01-17
JP4793132B2 true JP4793132B2 (ja) 2011-10-12

Family

ID=39068506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006177864A Active JP4793132B2 (ja) 2006-06-28 2006-06-28 Iii族窒化物系化合物半導体の製造方法

Country Status (1)

Country Link
JP (1) JP4793132B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032958B2 (en) 2012-12-20 2018-07-24 Ngk Insulators, Ltd. Seed crystal substrates, composite substrates and functional devices

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5170051B2 (ja) * 2009-09-30 2013-03-27 豊田合成株式会社 Iii族窒化物半導体の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032958B2 (en) 2012-12-20 2018-07-24 Ngk Insulators, Ltd. Seed crystal substrates, composite substrates and functional devices

Also Published As

Publication number Publication date
JP2008010543A (ja) 2008-01-17

Similar Documents

Publication Publication Date Title
JP4462251B2 (ja) Iii−v族窒化物系半導体基板及びiii−v族窒化物系発光素子
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
JP5879225B2 (ja) 窒化物半導体テンプレート及び発光ダイオード
JP4991828B2 (ja) 窒化ガリウム系化合物半導体の作製方法
JP5051455B2 (ja) エピタキシャル成長用窒化物半導体基板の製造方法
JP2006232639A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
JP6019541B2 (ja) 半導体発光素子
US8513645B2 (en) Gallium nitride-based epitaxial wafer and method of producing gallium nitride-based semiconductor light-emitting device
JP4952616B2 (ja) 窒化物半導体基板の製造方法
US8163573B2 (en) Method for manufacturing nitride semiconductor element
JP6925141B2 (ja) 半導体基板、半導体発光素子および灯具
JP2009238772A (ja) エピタキシャル基板及びエピタキシャル基板の製造方法
JP6226627B2 (ja) Iii族窒化物半導体エピタキシャル基板およびその製造方法
JP5146626B2 (ja) 半導体積層基板、半導体チップおよび半導体積層基板の製造方法
JP2010168274A (ja) Iii族窒化物半導体の製造方法およびテンプレート基板
JP4793132B2 (ja) Iii族窒化物系化合物半導体の製造方法
JP5557180B2 (ja) 半導体発光素子の製造方法
JP2007227803A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
JP2015032730A (ja) 窒化物半導体構造およびそれを製造する方法
JP2009027022A (ja) 窒化物半導体発光素子
JP5488562B2 (ja) 窒化物半導体基板の製造方法
CN106206869A (zh) 一种GaN基发光二极管外延片的生长方法
JP5435646B2 (ja) 半導体基板及びその製造方法
JP4725436B2 (ja) Iii族窒化物系化合物半導体の製造方法
JP5402505B2 (ja) 窒素化合物半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4793132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3