JP3898575B2 - ＧａＩｎＮ層の成膜方法 - Google Patents
ＧａＩｎＮ層の成膜方法 Download PDFInfo
- Publication number
- JP3898575B2 JP3898575B2 JP2002171137A JP2002171137A JP3898575B2 JP 3898575 B2 JP3898575 B2 JP 3898575B2 JP 2002171137 A JP2002171137 A JP 2002171137A JP 2002171137 A JP2002171137 A JP 2002171137A JP 3898575 B2 JP3898575 B2 JP 3898575B2
- Authority
- JP
- Japan
- Prior art keywords
- inn
- temperature
- substrate
- layer
- gainn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、Ｇａ1-x Ｉｎx Ｎ混晶半導体層の成膜方法に関し、更に詳細には優れた光学的特性を備え、かつバンドギャップエネルギーが正確に特定できるＧａ1-x Ｉｎx Ｎ混晶半導体層の成膜方法に関するものである。
【０００２】
【従来の技術】
窒化物半導体であるＧａ1-x Ｉｎx Ｎ混晶半導体を発光層として用いることにより、３６０ｎｍから６６０ｎｍ程度の発光波長を有する発光デバイスを実現できることが、広く知られている。
これは、これまでに行われた実験結果から算出されたＧａＮ及びＩｎＮのバンドギャップエネルギーに基づいて算出されたＧａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーの幅が広いことにある。
つまり、Ｇａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーＥGaInN は、ボーイングパラメータを２．６ｅＶ（C.Wetzel et al., Appl.Phys.Lett. 73 （1998） 1994. ）として、ＧａＮのバンドギャップエネルギーＥGaN とＩｎＮのバンドギャップエネルギーＥInN の間の値を取ることに基づいている。ここで、ＧａＮのバンドギャップエネルギーＥGaN は室温で３．３９ｅＶ（H.P.Maruska et al., Appl.Phys.Lett. 15 （1969）327.）であり、ＩｎＮのバンドギャップエネルギーＥInN は室温で１．９５ｅＶ（K.Osamura et al.（Solid State Commun.11（1972） 617.）である。
【０００３】
【発明が解決しようとする課題】
しかし、Ｉｎ組成Ｘが０．２未満のＧａ1-x Ｉｎx Ｎ混晶半導体のエピタキシャル成長は比較的容易であるものの、Ｘ＞０．２の高いＩｎ組成を有しながら、結晶性及び光学的特性に優れたＧａ1-x Ｉｎx Ｎ混晶半導体を作製することは、極めて難しかった。
また、従来のＩｎＮ層は単結晶層ではなく多結晶層であるために、従来使用されてきた上述のＩｎＮのバンドギャップエネルギーＥInN の数値には信頼性がなく、従って高いＩｎ組成のＧａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーＥGaInN にも大きな不確かさがあった。
これでは、Ｇａ1-x Ｉｎx Ｎ混晶半導体を使って所望の光学特性を有する半導体発光素子を作製することが難しい。
【０００４】
そこで、Ｘ＞０．２の高いＩｎ組成を有し、かつ良好な結晶性及び優れた光学的特性を有するＧａ1-x Ｉｎx Ｎ混晶半導体層を成膜する方法の確立、及びＧａ1-x Ｉｎx Ｎ混晶半導体の正確なバンドギャップエネルギーＥGaInN の算定式の確立が求められていた。
以上の事情に照らして、本発明の目的は、高いＩｎ組成を有し、かつ良好な結晶性及び優れた光学的特性を有するＧａ1-x Ｉｎx Ｎ混晶半導体層を成膜する方法を提供し、更にその方法で成膜されたＧａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーＥGaInN の算定式を提供することである。
【０００５】
【課題を解決するための手段】
本発明者は、結晶性及び光学的特性に優れたＧａ1-x Ｉｎx Ｎ混晶半導体層をエピタキシャル成長させる方法を確立するために、種々の実験を行った結果、ＭＢＥ法によりサファイア基板上に成長温度２００℃から４５０℃の範囲で窒素プラズマ及びＩｎ金属の分子線ビームを照射することにより、約７０ｎｍ／時間の成長速度で厚さ３０ｎｍ程度のＩｎＮ層を低温成長バッファ層として設けて表面の極性を窒素極性に制御する。次いで窒素プラズマ及びＩｎ金属の分子線ビームの照射をシャッタの閉止により停止して５５０℃の温度でアニーリングすることにより、低温ＩｎＮバッファ層の表面を原子層オーダで平坦化する。
次いで、アニール処理した低温ＩｎＮバッファ層上に５５０℃でＧａ1-x Ｉｎx Ｎ混晶半導体層をＭＢＥ法により成長させることにより、本発明で規定した算出式でＩｎx Ｎ混晶半導体のバンドギャップエピタキシャルＥGaInN を特定できる良好な結晶性及び優れた光学的特性を有するＧａ1-x Ｉｎx Ｎ混晶半導体層を形成できることを見い出した。
【０００６】
以下に、図２及び図３を参照して、本発明者が行った実験の一つを詳しく説明する。図２はＩｎＮ層又はＧａＩｎＮ層の成膜実験のタイムチャート、及び図３（ａ）から（ｄ）はＩｎＮ層又はＧａＩｎＮ層を成膜する際の工程毎の基板断面図である。
先ず、ｃ面サファイア基板を有機洗浄液により洗浄し、ＭＢＥ装置の成長室に導入し、図２に示すように、真空中で８００℃の温度でサーマルクリーニングを１０分間施した。
次いで、図２に示すように、基板温度を５５０℃まで下げ、ＲＦガンに流量１sccmの窒素ガスと出力３００Ｗの高周波（周波数１３．５６ＭＨｚ）を導入することにより窒素プラズマを生成させてサファイア基板に１時間照射して、図３（ａ）に示すように、サファイア基板１２の基板面を窒化した。
【０００７】
サファイア基板１２の基板面の窒化処理後、基板温度を３００℃まで降温して、Ｉｎビーム量が８×１０-8 Torr 、窒素ガス流量が２sccm、ＲＦパワーが３３０Ｗの条件で成長室内にサファイア基板１２を１０分間維持し、図３（ｂ）に示すように、膜厚３０ｎｍの低温ＩｎＮバッファ層１４をサファイア基板１２上に成長させた。尚、低温ＩｎＮバッファ層の最適成長温度は２００℃から４５０℃であり、成長速度の平均値は、約７０ｎｍ／時間であった。但し、成長開始当初の成長速度は７０ｎｍ／時間より大きい。
このような成長条件を用いることにより、低温ＩｎＮバッファ層１４の表面を窒素極性に制御することができた。窒素極性になっていることは、ＣＡＩＣＩＳＳ（Coaxial Impact Ion Scattering Spectroscopy）で直接評価することと、低温ＩｎＮバッファ層上に膜厚５０ｎｍ程度のＧａＮ層を成長させ、そのＲＨＥＥＤが３×３のパターンになることとで確認している。
【０００８】
次いで、窒素プラズマ及びＩｎビームのシャッタを閉じ、図２に示すように、基板温度を２０℃／分の昇温レートで５５０℃に上げ、その温度で３分間保持してアニール処理を施し、低温ＩｎＮバッファ層１４の表面を原子層オーダに平坦化した。
低温ＩｎＮバッファ層１４の表面が平坦化されていることは、低温ＩｎＮ層１４からの１×１のＲＨＥＥＤがより鮮明なストリーク状になることで確認している。
アニール処理後、Ｉｎと窒素プラズマとを成長室に供給して、成長レートが２５０ｎｍ／時間、成長温度が５５０℃、Ｉｎビーム量が３．２×１０-7 Torr 、窒素ガス流量が２sccm、ＲＦパワーが２００Ｗから４００Ｗの条件で、膜厚２５０ｎｍのＩｎＮ層１６を低温ＩｎＮバッファ層１４上にエピタキシャル成長させた。成長時間は１時間であった。
【０００９】
低温ＩｎＮバッファ層１４上に成長させたＩｎＮ層１６をフォトルミネッセンス法で評価したところ、図４に示すようなスペクトルを得ることが出来た。図４は横軸にエネルギー（ｅＶ）を、縦軸に光強度（任意目盛）を取ってフォトルミネッセンススペクトルを示した図である。
図４に示すグラフ（１）は、温度７７Ｋでの光強度であり、グラフ（２）は室温での光強度である。図４に示すように、ＩｎＮのバンドギャップエネルギーＥInN は、Ｔ＝７７ＫでＥInN ＝０．７７５ｅＶ、Ｔ＝室温でＥInN ＝０．７８ｅＶであった。
これらの数値は、これまでに報告されている室温でのＩｎＮのバンドギャップエネルギーＥInN ＝１．９５ｅＶ（K.Osamura et al.（Solid State Commun.11（1972） 617.）とは大きく異なっていることが分かった。
【００１０】
次に、低温ＩｎＮバッファ層１４のアニール処理後、低温ＩｎＮバッファ層１４上にＧａ1-x Ｉｎx Ｎ混晶半導体層をエピタキシャル成長させる別の実験を行った。
Ｇａ、Ｉｎ及び窒素プラズマを供給し、ＩｎＮ層のエピタキシャル成長条件と同じ条件、つまり、成長レートが２５０ｎｍ／時間、成長温度が５５０℃、Ｉｎビーム量及びＧａビーム量の総和が３．０×１０-7 Torr 、窒素ガス流量が２sccm、ＲＦパワーが２００Ｗから４００Ｗの条件で、図３（ｄ）に示すように、膜厚２５０ｎｍでＩｎ組成（Ｘ）が０を超え、かつ１．０未満の範囲で異なる種々のＧａ1-x Ｉｎx Ｎ混晶半導体層１８を低温ＩｎＮバッファ層１４上にエピタキシャル成長させた。各Ｇａ1-x Ｉｎx Ｎ混晶半導体層の成長時間は１時間であった。
【００１１】
Ｉｎ組成は、図６に示すように、ＭＢＥ装置でのＧａビームに対するＩｎビームのビームフラックス比を変えることにより、線形に制御することができる。図６は横軸にＩｎビーム及びＧａビームのインプットの比率ＩｎＮ／（ＩｎＮ＋Ｇａ）を取り、縦軸にＩｎ組成を取ったグラフである。
ＭＯＣＶＤ法では、気相比に対する固相比（Ｉｎ組成比）が非線形で与えられることから、Ｉｎ組成比制御が難しい（T.Matsuoka et al. ;J.Electron Mater. 21（1992）157.）ことと対照的であり、これが本方法の優位点である。
【００１２】
成膜したＧａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーをフォトルミネッセンス（ＰＬ、Photoluminescence ）法及びカソードルミネッセンス（ＣＬ）法によりＴ＝７７Ｋで測定をしたところ、図５に示すような、Ｇａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーＥGaInN とＩｎ組成（Ｘ）の関係を得ることができた。
図５は横軸にＩｎ組成を、縦軸にＧａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーを取って、Ｔ＝７７Ｋで測定したフォトルミネッセンススペクトル及びカソードルミネッセンススペクトルのピークエネルギーをバンドギャップエネルギーとして示した図である。
尚、このとき、ＰＬおよびＣＬ法で得られたスペクトルのピークエネルギーをＧａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーとした。
【００１３】
以上の実験により、低温ＩｎＮバッファ層上に成長させたＧａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップＥGaInN が
ＥGaInN ＝（１−Ｘ）ＥGaN ＋ＸＥInN −ｂＸ（１−Ｘ）
で規定されることを見い出した。
また、ボーイングパラメータｂは、上式を実験値に対して最小二乗法によりフィッティングすることで、ｂ＝２．３ｅＶと得ることができた。但し、ＥInN はＩｎＮのバンドギャップエネルギーであって、０．７８ｅＶ、ＥGaN はＧａＮのバンドギャップエネルギーであって、３．４ｅＶである。
【００１４】
この関係式と、Ｇａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーＥGaInN と発光波長λ（ｎｍ） の関係、つまり
λ（ｎｍ） ＝１２３９．８／ＥGaInN （ｅＶ）
から、Ｉｎ組成（Ｘ）を変えたＧａ1-x Ｉｎx Ｎ混晶半導体を発光層として使うことにより、３６０ｎｍから１．５９μｍもの長波長領域までをカバーする半導体発光素子を実現することができる。
【００１５】
上述の実験では、窒素プラズマを用いて低温ＩｎＮバッファ層を低成長速度で成長させることにより、低温ＩｎＮバッファ層の表面極性を窒素極性に制御し、続くアニール処理により表面の平坦化を行うことにより、Ｉｎ組成Ｘが大きく、結晶性の良好なＧａ1-x Ｉｎx Ｎ混晶半導体、或いはＩｎＮ層をエピタキシャル成長させることができた。
サファイア基板上に直接ＩｎＮ層又はＧａＩｎＮ層を成長させたとき、その極性は、通常、３族元素、例えばＧａ、Ｉｎ等の極性になり易い。表面極性が３族元素の極性を有している場合、高いＩｎ組成のＧａ1-x Ｉｎx Ｎ混晶半導体層又はＩｎＮ層をエピタキシャル成長させる際には、蒸気圧の高いＩｎを多く取り込むために、低い成長温度でＧａ1-x Ｉｎx Ｎ混晶半導体層又はＩｎＮ層を成長させることが必要になる。
この結果、Ｇａ1-x Ｉｎx Ｎ混晶半導体又はＩｎＮの結晶性が低下する。
【００１６】
本実験のように窒素プラズマを用いて低成長速度で低温ＩｎＮバッファ層を成長させ、低温ＩｎＮバッファ層上にＧａ1-x Ｉｎx Ｎ混晶半導体又はＩｎＮ層を成長させ、その表面を窒素極性にすることにより、高温でのエピタキシャル成長が可能となり、Ｉｎ組成が高く、かつ結晶性の良好なＧａ1-x Ｉｎx Ｎ混晶半導体又はＩｎＮを成長させることができる。
また、低温ＩｎＮバッファ層をアニール処理することにより、表面を平坦化し、続いて成長させるＧａ1-x Ｉｎx Ｎ混晶半導体又はＩｎＮ層との界面に発生する結晶欠陥を抑制することができる。
本実験では、窒素プラズマを用いて低温バッファ層を成長させているが、その理由は、低温バッファ層が成長するような低温でも効率的に成長に寄与できる原子状の活性窒素を供給するためである。ＭＯＣＶＤ法で使われる窒素源であるアンモニア（ＮＨ3 ）は、５００℃以下のような低温では、分解効率が著しく低下するために、ＭＯＣＶＤ法を用いることができない。
【００１７】
上記目的を達成するために、上述の知見に基づいて、２００℃以上４５０℃以下の成長温度でＭＢＥ法（Molecular Beam Epitaxial Growth 、分子線エピタキシャル成長法）により窒素プラズマを使って低温ＩｎＮバッファ層を基板上に成長させる工程と、
低温バッファ層の成長温度より高い基板温度で低温ＩｎＮバッファ層にアニール処理を施す工程と、
ＭＢＥ法によりアニール処理の温度と同じか又は高い温度で低温ＩｎＮバッファ層上にＧａ1-x Ｉｎx Ｎ混晶半導体層をエピタキシャル成長させる工程と
を備えることを特徴としている。
【００１８】
これまで、K.Osamura et al.（Solid State Commun.11（1972）617）などによって、ＩｎＮの基礎物性、例えば基礎吸収端がＥ＝１．８〜１．９ｅＶに存在することが報告されているが、現在のようなＭＢＥ法やＭＯＣＶＤ法のような高い結晶成長技術が開発されていなかったために、測定したＩｎＮ試料が多結晶であり、単結晶ＩｎＮ本来のバンドギャップエネルギーを反映した発光端を観測した例は報告されていない。
【００１９】
一方、本発明方法で成膜したＧａ1-x Ｉｎx Ｎ混晶半導体層及びＩｎＮ層は単結晶であって、従来のものに比べて結晶欠陥が少なく、高品質の結晶性を有する。
実際に、上述の実験で得たＩｎＮ層では、吸収スペクトルで得られる吸収端近傍に、ＰＬ法により得られる発光端が、Ｔ＝７７Ｋのみならず室温でも観測することができる。このことは、上述の実験で得たＩｎＮ層には結晶欠陥に起因した非発光中心が少ないことを意味し、光学的結晶性が向上していることが判る。
また、Ｅ＝０．８ｅＶ近傍に吸収端と発光端の双方が観測できるということは、ＩｎＮ本来のバンドギャップエネルギーを反映した高品質の結晶が成長している証左にもなる。尚、成膜したＩｎＮ層の室温での吸収スペクトルを測定し、その結果を図７に示している。
本発明方法では、低温ＩｎＮバッファ層の成長速度は、低いほうが望ましく、例えば３００ｎｍ／時間以下の平均速度である。
本発明方法によれば、上述の実験から判るように、Ｉｎ組成Ｘが大きく、しかも優れた光学的特性を有するＧａ1-x Ｉｎx Ｎ混晶半導体層を成膜することができる。
【００２０】
本発明方法に従って低温ＩｎＮバッファ層上に成長させたＩｎ組成ＸのＧａ1-x Ｉｎx Ｎ混晶半導体は、バンドギャップＥGaInN が
ＥGaInN ＝（１−Ｘ）ＥGaN ＋ＸＥInN −ｂＸ（１−Ｘ）
で規定される。
但し、ＥInN はＩｎＮのバンドギャップエネルギーであって、０．７８ｅＶ、ＥGaN はＧａＮのバンドギャップエネルギーであって、３．４ｅＶ、及びｂはボーイングパラメータであって、２．３ｅＶである。また、上記の式は、Ｔ＝７７Ｋにおいて測定された実験データに基づいたものである。
【００２１】
低温ＩｎＮバッファ層の成長工程の前に、基板上で窒素プラズマを生成させて基板の基板面を窒化する工程を備えている。これにより、良好な低温ＩｎＮバッファ層を成長させることができる。
本発明方法では、基板として、サファイア基板、ＧａＮ基板、ＳｉＣ基板、Ｓｉ基板、ＧａＡｓ基板、ＧａＰ基板、ＺｒＢ2 基板、及びＭｇＡｌ2 Ｏ4 基板のいずれかを使用する。
【００２２】
【発明の実施の形態】
以下に、添付図面を参照し、実施形態例を挙げて本発明の実施の形態を具体的かつ詳細に説明する。
実施形態例
本実施形態例は本発明に係るＧａＩｎＮ層の成膜方法の実施形態の一例であって、図１（ａ）から図１（ｃ）は、それぞれ、本実施形態例の方法に従ってＧａ1-x Ｉｎx Ｎ混晶半導体層を成膜する際の工程毎の基板断面図である。
本実施形態例では、基本的には、前述の実験例と同じような手順でＧａ1-x Ｉｎx Ｎ混晶半導体層を成膜する。即ち、先ず、図１（ａ）に示すような、ｃ面サファイア基板２２を有機洗浄液により洗浄し、ＭＢＥ装置の成長室に導入し、真空中で８００℃の温度でサーマルクリーニングを１０分間施す。
次いで、基板温度を５５０℃まで下げ、ＲＦガンに流量１sccmの窒素ガスと出力３００Ｗの高周波（周波数：１３．５６ＭＨｚ）を導入することにより窒素プラズマを生成させてサファイア基板２２に１時間照射して、サファイア基板２２の基板面を窒化する。
【００２３】
サファイア基板２２の基板面の窒化処理後、２００℃以上４５０℃以下の温度、例えば３００℃に基板温度を降温し、基板温度が３００℃、Ｉｎビーム量が８×１０-8 Torr 、窒素ガス流量が２sccm、ＲＦパワーが３３０Ｗの条件でＭＢＥ装置の成長室に１０分間サファイア基板を維持し、図１（ｂ）に示すように、ＭＢＥ法により窒素プラズマを使って平均成長速度７０ｎｍ／時間で、膜厚３０ｎｍの低温ＩｎＮバッファ層２４をサファイア基板２２上に成長させる。これにより、低温ＩｎＮバッファ層２４の表面を窒素極性にすることができる。
【００２４】
次いで、基板温度を２０℃／分の昇温レートで４００℃以上７００℃以下の温度、例えば５５０℃に上げ、真空中で１分間以上１０分間以下、例えば３分間保持し、アニール処理を施して、低温ＩｎＮバッファ層２４の表面を原子層オーダに平坦化する。
アニール処理後、Ｇａ、Ｉｎ及び窒素プラズマを成長室に供給して、成長レートが２５０ｎｍ／時間、成長温度Ｔが５５０℃、Ｇａビーム量とＩｎビーム量との総和が３．０×１０-7 Torr 、窒素ガス流量が２sccm、ＲＦパワーが２００Ｗから４００Ｗの条件で、図１（ｃ）に示すように、ＭＢＥ法により膜厚２５０ｎｍでＩｎ組成Ｘが０．７３のＧａ1-x Ｉｎx Ｎ混晶半導体層２６を低温ＩｎＮバッファ層２４上にエピタキシャル成長させる。成長時間は１時間である。
【００２５】
成長させたＧａ1-x Ｉｎx Ｎ混晶半導体層のバンドギャップエネルギーＥGaInN は、ＥGaInN ＝（１−Ｘ）ＥGaN ＋ＸＥInN −ｂＸ（１−Ｘ）で規定され、Ｘ＝０．７３であるから、
に近いものであった。
従って、λ（ｎｍ）＝１２３９．８／ＥGaInN であるから、λは１２００ｎｍとなる。
【００２６】
【発明の効果】
本発明方法によれば、基板上に窒素プラズマを用いて低成長速度で低温ＩｎＮバッファ層を成長させることで、その表面を窒素極性にすることができ、アニール処理を施して表面を平坦化した後、ＧａＩｎＮ層を成長させることにより、本発明方法で特定したバンドギャップエネルギーを有する、優れた光学的特性のＧａＩｎＮ層を成膜することができる。
本発明方法により成膜したＧａＩｎＮ層を発光層に用いることにより、３６０ｎｍから１．５９μｍまでの広い波長領域をカバーする半導体発光素子を実現することができる。
また、本発明方法によって成膜したＧａＩｎＮ層を電界効果トランジスタのチャネル層に用いることによりバリア層とのバンドギャップエネルギー差を大きくとることができるので、電流増幅率の高い電子デバイスを実現することができる。
【図面の簡単な説明】
【図１】図１（ａ）から図１（ｃ）は、それぞれ、本実施形態例の方法に従ってＧａ1-x Ｉｎx Ｎ混晶半導体層を成膜する際の工程毎の基板断面図である。
【図２】ＩｎＮ層又はＧａＩｎＮ層の成膜実験のタイムチャートである。
【図３】図３（ａ）から（ｄ）はＩｎＮ層又はＧａＩｎＮ層を成膜する際の工程毎の基板断面図である。
【図４】横軸にエネルギー（ｅＶ）を、縦軸に光強度（任意目盛）を取ってフォトルミネッセンススペクトルを示す図である。
【図５】横軸にＩｎ組成を、縦軸にＧａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーを取って、Ｔ＝７７Ｋで測定したフォトルミネッセンススペクトル及びカソードルミネッセンススペクトルのピークエネルギーをバンドギャップエネルギーとして示した図である。
【図６】Ｉｎビーム及びＧａビームのインプットの比率ＩｎＮ／（ＩｎＮ＋Ｇａ）とＩｎ組成との関係を示すグラフである。
【図７】ＩｎＮの室温での吸収スペクトルを示す。
【符号の説明】
１２……サファイア基板、１４……低温ＩｎＮバッファ層、１６……ＩｎＮ層、１８……Ｇａ1-x Ｉｎx Ｎ混晶半導体層、２２……サファイア基板、２４……低温ＩｎＮバッファ層、２６……Ｇａ1-x Ｉｎx Ｎ混晶半導体層。
【発明の属する技術分野】
本発明は、Ｇａ1-x Ｉｎx Ｎ混晶半導体層の成膜方法に関し、更に詳細には優れた光学的特性を備え、かつバンドギャップエネルギーが正確に特定できるＧａ1-x Ｉｎx Ｎ混晶半導体層の成膜方法に関するものである。
【０００２】
【従来の技術】
窒化物半導体であるＧａ1-x Ｉｎx Ｎ混晶半導体を発光層として用いることにより、３６０ｎｍから６６０ｎｍ程度の発光波長を有する発光デバイスを実現できることが、広く知られている。
これは、これまでに行われた実験結果から算出されたＧａＮ及びＩｎＮのバンドギャップエネルギーに基づいて算出されたＧａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーの幅が広いことにある。
つまり、Ｇａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーＥGaInN は、ボーイングパラメータを２．６ｅＶ（C.Wetzel et al., Appl.Phys.Lett. 73 （1998） 1994. ）として、ＧａＮのバンドギャップエネルギーＥGaN とＩｎＮのバンドギャップエネルギーＥInN の間の値を取ることに基づいている。ここで、ＧａＮのバンドギャップエネルギーＥGaN は室温で３．３９ｅＶ（H.P.Maruska et al., Appl.Phys.Lett. 15 （1969）327.）であり、ＩｎＮのバンドギャップエネルギーＥInN は室温で１．９５ｅＶ（K.Osamura et al.（Solid State Commun.11（1972） 617.）である。
【０００３】
【発明が解決しようとする課題】
しかし、Ｉｎ組成Ｘが０．２未満のＧａ1-x Ｉｎx Ｎ混晶半導体のエピタキシャル成長は比較的容易であるものの、Ｘ＞０．２の高いＩｎ組成を有しながら、結晶性及び光学的特性に優れたＧａ1-x Ｉｎx Ｎ混晶半導体を作製することは、極めて難しかった。
また、従来のＩｎＮ層は単結晶層ではなく多結晶層であるために、従来使用されてきた上述のＩｎＮのバンドギャップエネルギーＥInN の数値には信頼性がなく、従って高いＩｎ組成のＧａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーＥGaInN にも大きな不確かさがあった。
これでは、Ｇａ1-x Ｉｎx Ｎ混晶半導体を使って所望の光学特性を有する半導体発光素子を作製することが難しい。
【０００４】
そこで、Ｘ＞０．２の高いＩｎ組成を有し、かつ良好な結晶性及び優れた光学的特性を有するＧａ1-x Ｉｎx Ｎ混晶半導体層を成膜する方法の確立、及びＧａ1-x Ｉｎx Ｎ混晶半導体の正確なバンドギャップエネルギーＥGaInN の算定式の確立が求められていた。
以上の事情に照らして、本発明の目的は、高いＩｎ組成を有し、かつ良好な結晶性及び優れた光学的特性を有するＧａ1-x Ｉｎx Ｎ混晶半導体層を成膜する方法を提供し、更にその方法で成膜されたＧａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーＥGaInN の算定式を提供することである。
【０００５】
【課題を解決するための手段】
本発明者は、結晶性及び光学的特性に優れたＧａ1-x Ｉｎx Ｎ混晶半導体層をエピタキシャル成長させる方法を確立するために、種々の実験を行った結果、ＭＢＥ法によりサファイア基板上に成長温度２００℃から４５０℃の範囲で窒素プラズマ及びＩｎ金属の分子線ビームを照射することにより、約７０ｎｍ／時間の成長速度で厚さ３０ｎｍ程度のＩｎＮ層を低温成長バッファ層として設けて表面の極性を窒素極性に制御する。次いで窒素プラズマ及びＩｎ金属の分子線ビームの照射をシャッタの閉止により停止して５５０℃の温度でアニーリングすることにより、低温ＩｎＮバッファ層の表面を原子層オーダで平坦化する。
次いで、アニール処理した低温ＩｎＮバッファ層上に５５０℃でＧａ1-x Ｉｎx Ｎ混晶半導体層をＭＢＥ法により成長させることにより、本発明で規定した算出式でＩｎx Ｎ混晶半導体のバンドギャップエピタキシャルＥGaInN を特定できる良好な結晶性及び優れた光学的特性を有するＧａ1-x Ｉｎx Ｎ混晶半導体層を形成できることを見い出した。
【０００６】
以下に、図２及び図３を参照して、本発明者が行った実験の一つを詳しく説明する。図２はＩｎＮ層又はＧａＩｎＮ層の成膜実験のタイムチャート、及び図３（ａ）から（ｄ）はＩｎＮ層又はＧａＩｎＮ層を成膜する際の工程毎の基板断面図である。
先ず、ｃ面サファイア基板を有機洗浄液により洗浄し、ＭＢＥ装置の成長室に導入し、図２に示すように、真空中で８００℃の温度でサーマルクリーニングを１０分間施した。
次いで、図２に示すように、基板温度を５５０℃まで下げ、ＲＦガンに流量１sccmの窒素ガスと出力３００Ｗの高周波（周波数１３．５６ＭＨｚ）を導入することにより窒素プラズマを生成させてサファイア基板に１時間照射して、図３（ａ）に示すように、サファイア基板１２の基板面を窒化した。
【０００７】
サファイア基板１２の基板面の窒化処理後、基板温度を３００℃まで降温して、Ｉｎビーム量が８×１０-8 Torr 、窒素ガス流量が２sccm、ＲＦパワーが３３０Ｗの条件で成長室内にサファイア基板１２を１０分間維持し、図３（ｂ）に示すように、膜厚３０ｎｍの低温ＩｎＮバッファ層１４をサファイア基板１２上に成長させた。尚、低温ＩｎＮバッファ層の最適成長温度は２００℃から４５０℃であり、成長速度の平均値は、約７０ｎｍ／時間であった。但し、成長開始当初の成長速度は７０ｎｍ／時間より大きい。
このような成長条件を用いることにより、低温ＩｎＮバッファ層１４の表面を窒素極性に制御することができた。窒素極性になっていることは、ＣＡＩＣＩＳＳ（Coaxial Impact Ion Scattering Spectroscopy）で直接評価することと、低温ＩｎＮバッファ層上に膜厚５０ｎｍ程度のＧａＮ層を成長させ、そのＲＨＥＥＤが３×３のパターンになることとで確認している。
【０００８】
次いで、窒素プラズマ及びＩｎビームのシャッタを閉じ、図２に示すように、基板温度を２０℃／分の昇温レートで５５０℃に上げ、その温度で３分間保持してアニール処理を施し、低温ＩｎＮバッファ層１４の表面を原子層オーダに平坦化した。
低温ＩｎＮバッファ層１４の表面が平坦化されていることは、低温ＩｎＮ層１４からの１×１のＲＨＥＥＤがより鮮明なストリーク状になることで確認している。
アニール処理後、Ｉｎと窒素プラズマとを成長室に供給して、成長レートが２５０ｎｍ／時間、成長温度が５５０℃、Ｉｎビーム量が３．２×１０-7 Torr 、窒素ガス流量が２sccm、ＲＦパワーが２００Ｗから４００Ｗの条件で、膜厚２５０ｎｍのＩｎＮ層１６を低温ＩｎＮバッファ層１４上にエピタキシャル成長させた。成長時間は１時間であった。
【０００９】
低温ＩｎＮバッファ層１４上に成長させたＩｎＮ層１６をフォトルミネッセンス法で評価したところ、図４に示すようなスペクトルを得ることが出来た。図４は横軸にエネルギー（ｅＶ）を、縦軸に光強度（任意目盛）を取ってフォトルミネッセンススペクトルを示した図である。
図４に示すグラフ（１）は、温度７７Ｋでの光強度であり、グラフ（２）は室温での光強度である。図４に示すように、ＩｎＮのバンドギャップエネルギーＥInN は、Ｔ＝７７ＫでＥInN ＝０．７７５ｅＶ、Ｔ＝室温でＥInN ＝０．７８ｅＶであった。
これらの数値は、これまでに報告されている室温でのＩｎＮのバンドギャップエネルギーＥInN ＝１．９５ｅＶ（K.Osamura et al.（Solid State Commun.11（1972） 617.）とは大きく異なっていることが分かった。
【００１０】
次に、低温ＩｎＮバッファ層１４のアニール処理後、低温ＩｎＮバッファ層１４上にＧａ1-x Ｉｎx Ｎ混晶半導体層をエピタキシャル成長させる別の実験を行った。
Ｇａ、Ｉｎ及び窒素プラズマを供給し、ＩｎＮ層のエピタキシャル成長条件と同じ条件、つまり、成長レートが２５０ｎｍ／時間、成長温度が５５０℃、Ｉｎビーム量及びＧａビーム量の総和が３．０×１０-7 Torr 、窒素ガス流量が２sccm、ＲＦパワーが２００Ｗから４００Ｗの条件で、図３（ｄ）に示すように、膜厚２５０ｎｍでＩｎ組成（Ｘ）が０を超え、かつ１．０未満の範囲で異なる種々のＧａ1-x Ｉｎx Ｎ混晶半導体層１８を低温ＩｎＮバッファ層１４上にエピタキシャル成長させた。各Ｇａ1-x Ｉｎx Ｎ混晶半導体層の成長時間は１時間であった。
【００１１】
Ｉｎ組成は、図６に示すように、ＭＢＥ装置でのＧａビームに対するＩｎビームのビームフラックス比を変えることにより、線形に制御することができる。図６は横軸にＩｎビーム及びＧａビームのインプットの比率ＩｎＮ／（ＩｎＮ＋Ｇａ）を取り、縦軸にＩｎ組成を取ったグラフである。
ＭＯＣＶＤ法では、気相比に対する固相比（Ｉｎ組成比）が非線形で与えられることから、Ｉｎ組成比制御が難しい（T.Matsuoka et al. ;J.Electron Mater. 21（1992）157.）ことと対照的であり、これが本方法の優位点である。
【００１２】
成膜したＧａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーをフォトルミネッセンス（ＰＬ、Photoluminescence ）法及びカソードルミネッセンス（ＣＬ）法によりＴ＝７７Ｋで測定をしたところ、図５に示すような、Ｇａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーＥGaInN とＩｎ組成（Ｘ）の関係を得ることができた。
図５は横軸にＩｎ組成を、縦軸にＧａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーを取って、Ｔ＝７７Ｋで測定したフォトルミネッセンススペクトル及びカソードルミネッセンススペクトルのピークエネルギーをバンドギャップエネルギーとして示した図である。
尚、このとき、ＰＬおよびＣＬ法で得られたスペクトルのピークエネルギーをＧａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーとした。
【００１３】
以上の実験により、低温ＩｎＮバッファ層上に成長させたＧａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップＥGaInN が
ＥGaInN ＝（１−Ｘ）ＥGaN ＋ＸＥInN −ｂＸ（１−Ｘ）
で規定されることを見い出した。
また、ボーイングパラメータｂは、上式を実験値に対して最小二乗法によりフィッティングすることで、ｂ＝２．３ｅＶと得ることができた。但し、ＥInN はＩｎＮのバンドギャップエネルギーであって、０．７８ｅＶ、ＥGaN はＧａＮのバンドギャップエネルギーであって、３．４ｅＶである。
【００１４】
この関係式と、Ｇａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーＥGaInN と発光波長λ（ｎｍ） の関係、つまり
λ（ｎｍ） ＝１２３９．８／ＥGaInN （ｅＶ）
から、Ｉｎ組成（Ｘ）を変えたＧａ1-x Ｉｎx Ｎ混晶半導体を発光層として使うことにより、３６０ｎｍから１．５９μｍもの長波長領域までをカバーする半導体発光素子を実現することができる。
【００１５】
上述の実験では、窒素プラズマを用いて低温ＩｎＮバッファ層を低成長速度で成長させることにより、低温ＩｎＮバッファ層の表面極性を窒素極性に制御し、続くアニール処理により表面の平坦化を行うことにより、Ｉｎ組成Ｘが大きく、結晶性の良好なＧａ1-x Ｉｎx Ｎ混晶半導体、或いはＩｎＮ層をエピタキシャル成長させることができた。
サファイア基板上に直接ＩｎＮ層又はＧａＩｎＮ層を成長させたとき、その極性は、通常、３族元素、例えばＧａ、Ｉｎ等の極性になり易い。表面極性が３族元素の極性を有している場合、高いＩｎ組成のＧａ1-x Ｉｎx Ｎ混晶半導体層又はＩｎＮ層をエピタキシャル成長させる際には、蒸気圧の高いＩｎを多く取り込むために、低い成長温度でＧａ1-x Ｉｎx Ｎ混晶半導体層又はＩｎＮ層を成長させることが必要になる。
この結果、Ｇａ1-x Ｉｎx Ｎ混晶半導体又はＩｎＮの結晶性が低下する。
【００１６】
本実験のように窒素プラズマを用いて低成長速度で低温ＩｎＮバッファ層を成長させ、低温ＩｎＮバッファ層上にＧａ1-x Ｉｎx Ｎ混晶半導体又はＩｎＮ層を成長させ、その表面を窒素極性にすることにより、高温でのエピタキシャル成長が可能となり、Ｉｎ組成が高く、かつ結晶性の良好なＧａ1-x Ｉｎx Ｎ混晶半導体又はＩｎＮを成長させることができる。
また、低温ＩｎＮバッファ層をアニール処理することにより、表面を平坦化し、続いて成長させるＧａ1-x Ｉｎx Ｎ混晶半導体又はＩｎＮ層との界面に発生する結晶欠陥を抑制することができる。
本実験では、窒素プラズマを用いて低温バッファ層を成長させているが、その理由は、低温バッファ層が成長するような低温でも効率的に成長に寄与できる原子状の活性窒素を供給するためである。ＭＯＣＶＤ法で使われる窒素源であるアンモニア（ＮＨ3 ）は、５００℃以下のような低温では、分解効率が著しく低下するために、ＭＯＣＶＤ法を用いることができない。
【００１７】
上記目的を達成するために、上述の知見に基づいて、２００℃以上４５０℃以下の成長温度でＭＢＥ法（Molecular Beam Epitaxial Growth 、分子線エピタキシャル成長法）により窒素プラズマを使って低温ＩｎＮバッファ層を基板上に成長させる工程と、
低温バッファ層の成長温度より高い基板温度で低温ＩｎＮバッファ層にアニール処理を施す工程と、
ＭＢＥ法によりアニール処理の温度と同じか又は高い温度で低温ＩｎＮバッファ層上にＧａ1-x Ｉｎx Ｎ混晶半導体層をエピタキシャル成長させる工程と
を備えることを特徴としている。
【００１８】
これまで、K.Osamura et al.（Solid State Commun.11（1972）617）などによって、ＩｎＮの基礎物性、例えば基礎吸収端がＥ＝１．８〜１．９ｅＶに存在することが報告されているが、現在のようなＭＢＥ法やＭＯＣＶＤ法のような高い結晶成長技術が開発されていなかったために、測定したＩｎＮ試料が多結晶であり、単結晶ＩｎＮ本来のバンドギャップエネルギーを反映した発光端を観測した例は報告されていない。
【００１９】
一方、本発明方法で成膜したＧａ1-x Ｉｎx Ｎ混晶半導体層及びＩｎＮ層は単結晶であって、従来のものに比べて結晶欠陥が少なく、高品質の結晶性を有する。
実際に、上述の実験で得たＩｎＮ層では、吸収スペクトルで得られる吸収端近傍に、ＰＬ法により得られる発光端が、Ｔ＝７７Ｋのみならず室温でも観測することができる。このことは、上述の実験で得たＩｎＮ層には結晶欠陥に起因した非発光中心が少ないことを意味し、光学的結晶性が向上していることが判る。
また、Ｅ＝０．８ｅＶ近傍に吸収端と発光端の双方が観測できるということは、ＩｎＮ本来のバンドギャップエネルギーを反映した高品質の結晶が成長している証左にもなる。尚、成膜したＩｎＮ層の室温での吸収スペクトルを測定し、その結果を図７に示している。
本発明方法では、低温ＩｎＮバッファ層の成長速度は、低いほうが望ましく、例えば３００ｎｍ／時間以下の平均速度である。
本発明方法によれば、上述の実験から判るように、Ｉｎ組成Ｘが大きく、しかも優れた光学的特性を有するＧａ1-x Ｉｎx Ｎ混晶半導体層を成膜することができる。
【００２０】
本発明方法に従って低温ＩｎＮバッファ層上に成長させたＩｎ組成ＸのＧａ1-x Ｉｎx Ｎ混晶半導体は、バンドギャップＥGaInN が
ＥGaInN ＝（１−Ｘ）ＥGaN ＋ＸＥInN −ｂＸ（１−Ｘ）
で規定される。
但し、ＥInN はＩｎＮのバンドギャップエネルギーであって、０．７８ｅＶ、ＥGaN はＧａＮのバンドギャップエネルギーであって、３．４ｅＶ、及びｂはボーイングパラメータであって、２．３ｅＶである。また、上記の式は、Ｔ＝７７Ｋにおいて測定された実験データに基づいたものである。
【００２１】
低温ＩｎＮバッファ層の成長工程の前に、基板上で窒素プラズマを生成させて基板の基板面を窒化する工程を備えている。これにより、良好な低温ＩｎＮバッファ層を成長させることができる。
本発明方法では、基板として、サファイア基板、ＧａＮ基板、ＳｉＣ基板、Ｓｉ基板、ＧａＡｓ基板、ＧａＰ基板、ＺｒＢ2 基板、及びＭｇＡｌ2 Ｏ4 基板のいずれかを使用する。
【００２２】
【発明の実施の形態】
以下に、添付図面を参照し、実施形態例を挙げて本発明の実施の形態を具体的かつ詳細に説明する。
実施形態例
本実施形態例は本発明に係るＧａＩｎＮ層の成膜方法の実施形態の一例であって、図１（ａ）から図１（ｃ）は、それぞれ、本実施形態例の方法に従ってＧａ1-x Ｉｎx Ｎ混晶半導体層を成膜する際の工程毎の基板断面図である。
本実施形態例では、基本的には、前述の実験例と同じような手順でＧａ1-x Ｉｎx Ｎ混晶半導体層を成膜する。即ち、先ず、図１（ａ）に示すような、ｃ面サファイア基板２２を有機洗浄液により洗浄し、ＭＢＥ装置の成長室に導入し、真空中で８００℃の温度でサーマルクリーニングを１０分間施す。
次いで、基板温度を５５０℃まで下げ、ＲＦガンに流量１sccmの窒素ガスと出力３００Ｗの高周波（周波数：１３．５６ＭＨｚ）を導入することにより窒素プラズマを生成させてサファイア基板２２に１時間照射して、サファイア基板２２の基板面を窒化する。
【００２３】
サファイア基板２２の基板面の窒化処理後、２００℃以上４５０℃以下の温度、例えば３００℃に基板温度を降温し、基板温度が３００℃、Ｉｎビーム量が８×１０-8 Torr 、窒素ガス流量が２sccm、ＲＦパワーが３３０Ｗの条件でＭＢＥ装置の成長室に１０分間サファイア基板を維持し、図１（ｂ）に示すように、ＭＢＥ法により窒素プラズマを使って平均成長速度７０ｎｍ／時間で、膜厚３０ｎｍの低温ＩｎＮバッファ層２４をサファイア基板２２上に成長させる。これにより、低温ＩｎＮバッファ層２４の表面を窒素極性にすることができる。
【００２４】
次いで、基板温度を２０℃／分の昇温レートで４００℃以上７００℃以下の温度、例えば５５０℃に上げ、真空中で１分間以上１０分間以下、例えば３分間保持し、アニール処理を施して、低温ＩｎＮバッファ層２４の表面を原子層オーダに平坦化する。
アニール処理後、Ｇａ、Ｉｎ及び窒素プラズマを成長室に供給して、成長レートが２５０ｎｍ／時間、成長温度Ｔが５５０℃、Ｇａビーム量とＩｎビーム量との総和が３．０×１０-7 Torr 、窒素ガス流量が２sccm、ＲＦパワーが２００Ｗから４００Ｗの条件で、図１（ｃ）に示すように、ＭＢＥ法により膜厚２５０ｎｍでＩｎ組成Ｘが０．７３のＧａ1-x Ｉｎx Ｎ混晶半導体層２６を低温ＩｎＮバッファ層２４上にエピタキシャル成長させる。成長時間は１時間である。
【００２５】
成長させたＧａ1-x Ｉｎx Ｎ混晶半導体層のバンドギャップエネルギーＥGaInN は、ＥGaInN ＝（１−Ｘ）ＥGaN ＋ＸＥInN −ｂＸ（１−Ｘ）で規定され、Ｘ＝０．７３であるから、
従って、λ（ｎｍ）＝１２３９．８／ＥGaInN であるから、λは１２００ｎｍとなる。
【００２６】
【発明の効果】
本発明方法によれば、基板上に窒素プラズマを用いて低成長速度で低温ＩｎＮバッファ層を成長させることで、その表面を窒素極性にすることができ、アニール処理を施して表面を平坦化した後、ＧａＩｎＮ層を成長させることにより、本発明方法で特定したバンドギャップエネルギーを有する、優れた光学的特性のＧａＩｎＮ層を成膜することができる。
本発明方法により成膜したＧａＩｎＮ層を発光層に用いることにより、３６０ｎｍから１．５９μｍまでの広い波長領域をカバーする半導体発光素子を実現することができる。
また、本発明方法によって成膜したＧａＩｎＮ層を電界効果トランジスタのチャネル層に用いることによりバリア層とのバンドギャップエネルギー差を大きくとることができるので、電流増幅率の高い電子デバイスを実現することができる。
【図面の簡単な説明】
【図１】図１（ａ）から図１（ｃ）は、それぞれ、本実施形態例の方法に従ってＧａ1-x Ｉｎx Ｎ混晶半導体層を成膜する際の工程毎の基板断面図である。
【図２】ＩｎＮ層又はＧａＩｎＮ層の成膜実験のタイムチャートである。
【図３】図３（ａ）から（ｄ）はＩｎＮ層又はＧａＩｎＮ層を成膜する際の工程毎の基板断面図である。
【図４】横軸にエネルギー（ｅＶ）を、縦軸に光強度（任意目盛）を取ってフォトルミネッセンススペクトルを示す図である。
【図５】横軸にＩｎ組成を、縦軸にＧａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップエネルギーを取って、Ｔ＝７７Ｋで測定したフォトルミネッセンススペクトル及びカソードルミネッセンススペクトルのピークエネルギーをバンドギャップエネルギーとして示した図である。
【図６】Ｉｎビーム及びＧａビームのインプットの比率ＩｎＮ／（ＩｎＮ＋Ｇａ）とＩｎ組成との関係を示すグラフである。
【図７】ＩｎＮの室温での吸収スペクトルを示す。
【符号の説明】
１２……サファイア基板、１４……低温ＩｎＮバッファ層、１６……ＩｎＮ層、１８……Ｇａ1-x Ｉｎx Ｎ混晶半導体層、２２……サファイア基板、２４……低温ＩｎＮバッファ層、２６……Ｇａ1-x Ｉｎx Ｎ混晶半導体層。
Claims (5)
- ２００℃以上４５０℃以下の成長温度でＭＢＥ法（Molecular Beam Epitaxial Growth 、分子線エピタキシャル成長法）により窒素プラズマを使って低温ＩｎＮバッファ層を基板上に成長させる工程と、
低温バッファ層の成長温度より高い基板温度で低温ＩｎＮバッファ層にアニール処理を施す工程と、
ＭＢＥ法によりアニール処理の温度と同じか又は高い温度で低温ＩｎＮバッファ層上にＧａ1-x Ｉｎx Ｎ混晶半導体層をエピタキシャル成長させる工程と
を備えることを特徴とするＧａＩｎＮ層の成膜方法。 - 低温ＩｎＮバッファ層の成長工程の前に、基板上で窒素プラズマを生成させて基板の基板面を窒化する工程を備えていることを特徴とする請求項１に記載のＧａＩｎＮ層の成膜方法。
- 基板として、サファイア基板、ＧａＮ基板、ＳｉＣ基板、Ｓｉ基板、ＧａＡｓ基板、ＧａＰ基板、ＺｒＢ2 基板、及びＭｇＡｌ2 Ｏ4 基板のいずれかを使用することを特徴とする請求項１又は２に記載のＧａＩｎＮ層の成膜方法。
- アニール処理の処理温度が４００℃以上７００℃以下であり、アニール処理の処理時間が１分間以上１０分間以下であることを特徴とする請求項１から３のうちのいずれか１項に記載のＧａＩｎＮ層の成膜方法。
- 低温ＩｎＮバッファ層上に成長させたＩｎ組成ＸのＧａ1-x Ｉｎx Ｎ混晶半導体のバンドギャップＥGaInN が
ＥGaInN ＝（１−Ｘ）ＥGaN ＋ＸＥInN −ｂＸ（１−Ｘ）
で規定されることを特徴とする請求項１から４のうちのいずれか１項に記載のＧａＩｎＮ層の成膜方法。
但し、ＥInN はＩｎＮのバンドギャップエネルギーであって、０．７８ｅＶ、ＥGaN はＧａＮのバンドギャップエネルギーであって、３．４ｅＶ、及びｂはボーイングパラメータであって、２．３ｅＶである。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002171137A JP3898575B2 (ja) | 2002-06-12 | 2002-06-12 | ＧａＩｎＮ層の成膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002171137A JP3898575B2 (ja) | 2002-06-12 | 2002-06-12 | ＧａＩｎＮ層の成膜方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022563A JP2004022563A (ja) | 2004-01-22 |
| JP3898575B2 true JP3898575B2 (ja) | 2007-03-28 |
Family
ID=31171069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002171137A Expired - Fee Related JP3898575B2 (ja) | 2002-06-12 | 2002-06-12 | ＧａＩｎＮ層の成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3898575B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4342853B2 (ja) | 2003-07-01 | 2009-10-14 | 独立行政法人科学技術振興機構 | 基板上への窒化物薄膜の成長方法及び窒化物薄膜装置 |
| US7714359B2 (en) | 2005-02-17 | 2010-05-11 | Panasonic Corporation | Field effect transistor having nitride semiconductor layer |
| EP1885918B1 (en) | 2005-05-11 | 2017-01-25 | North Carolina State University | Methods of preparing controlled polarity group iii-nitride films |
| JP2009253047A (ja) * | 2008-04-07 | 2009-10-29 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物発光素子及びエピタキシャルウエハ |
| JP4865047B2 (ja) | 2010-02-24 | 2012-02-01 | 株式会社東芝 | 結晶成長方法 |
| JP5238867B2 (ja) * | 2011-11-08 | 2013-07-17 | 株式会社東芝 | 半導体発光素子の製造方法 |
| JP2015525484A (ja) * | 2012-06-18 | 2015-09-03 | アメリカ合衆国 | 低温における、立方晶系及び六方晶系ＩｎＮ並びにＡｌＮを伴うその合金のプラズマ支援原子層エピタキシー法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2350927A (en) * | 1999-06-12 | 2000-12-13 | Sharp Kk | A method growing nitride semiconductor layer by molecular beam epitaxy |
| JP2001093834A (ja) * | 1999-09-20 | 2001-04-06 | Sanyo Electric Co Ltd | 半導体素子および半導体ウエハならびにその製造方法 |
| JP2002029896A (ja) * | 2000-07-05 | 2002-01-29 | National Institute Of Advanced Industrial & Technology | 窒化物半導体の結晶成長方法 |
-
2002
- 2002-06-12 JP JP2002171137A patent/JP3898575B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004022563A (ja) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100988126B1 (ko) | 이온주입을 통한 질화물 반도체 형성 방법 및 이를 이용하여 제조한 발광다이오드 | |
| JP2006237556A (ja) | ＧａＮ膜生成方法及び半導体素子並びにＩＩＩ族窒化物の薄膜生成方法及びＩＩＩ族窒化物の薄膜を有する半導体素子 | |
| JP4452252B2 (ja) | 窒化ガリウム系半導体の製造方法 | |
| JP2005320237A (ja) | 非極性ａ面窒化物半導体単結晶基板およびその製造方法 | |
| JP2002241191A (ja) | 半導体の結晶成長方法 | |
| KR20090081879A (ko) | 질화물 반도체 기판의 제조방법 | |
| JP2004111848A (ja) | サファイア基板とそれを用いたエピタキシャル基板およびその製造方法 | |
| JP3898575B2 (ja) | ＧａＩｎＮ層の成膜方法 | |
| US20150255308A1 (en) | Stress modulation of semiconductor thin film | |
| JP4408509B2 (ja) | Ｉｉｉ族窒化物薄膜の形成方法 | |
| JP4940928B2 (ja) | 窒化物半導体の製造方法 | |
| JP2003332234A (ja) | 窒化層を有するサファイア基板およびその製造方法 | |
| JP2005303250A (ja) | 半導体装置及びその製造方法 | |
| CN111341645A (zh) | 氮化铝半导体薄膜的制作方法及其结构 | |
| US20230141370A1 (en) | Semiconductor growth-anneal cycling | |
| JP7296614B2 (ja) | 窒化物半導体の製造方法、窒化物半導体、及び発光素子 | |
| JP4421830B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| JP4549573B2 (ja) | Ｉｉｉ族窒化物薄膜の形成方法 | |
| JP2004099405A (ja) | 窒化物半導体積層体及びその成長方法 | |
| JP4873705B2 (ja) | 窒化インジウム（ＩｎＮ）あるいは高インジウム組成を有する窒化インジウムガリウム（ＩｎＧａＮ）エピタキシャル薄膜の形成方法 | |
| JP4733904B2 (ja) | Ｇａ窒化物半導体用基板及びその製造方法、Ｇａ窒化物半導体及びその製造方法、並びに該Ｇａ窒化物半導体を用いた発光ダイオード | |
| JP2005260093A (ja) | 窒化ガリウムのヘテロエピタキシャル成長方法 | |
| JP5023267B2 (ja) | Ｉｉｉ族窒化物薄膜の形成方法 | |
| JP3841201B2 (ja) | 半導体装置の製造方法 | |
| JP5510467B2 (ja) | 窒化物半導体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040316 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040412 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040604 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041224 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |